KR20180007028A - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20180007028A
KR20180007028A KR1020160087406A KR20160087406A KR20180007028A KR 20180007028 A KR20180007028 A KR 20180007028A KR 1020160087406 A KR1020160087406 A KR 1020160087406A KR 20160087406 A KR20160087406 A KR 20160087406A KR 20180007028 A KR20180007028 A KR 20180007028A
Authority
KR
South Korea
Prior art keywords
layer
sub
color filter
electrode
forming
Prior art date
Application number
KR1020160087406A
Other languages
English (en)
Other versions
KR102584638B1 (ko
Inventor
김태우
김은정
안문정
조국래
조형빈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160087406A priority Critical patent/KR102584638B1/ko
Priority to US15/632,156 priority patent/US10211227B2/en
Publication of KR20180007028A publication Critical patent/KR20180007028A/ko
Application granted granted Critical
Publication of KR102584638B1 publication Critical patent/KR102584638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3211—
    • H01L27/322—
    • H01L27/3248—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L51/502—
    • H01L51/504—
    • H01L51/5293—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—

Abstract

표시 기판은 베이스 기판, 상기 베이스 기판 상에 배치되고, 게이트 전극, 상기 게이트 전극과 중첩하는 소스 전극 및 드레인 전극을 포함하는 스위칭 소자, 상기 스위칭 소자 상에 배치되며, 자발광 QD(Photoluminescence Quantum dot)를 포함하는 발광층, 상기 발광층에 형성되는 제1 컨택홀을 통해 드레인 전극에 전기적으로 연결되는 브릿지 전극, 상기 발광층 상에 배치되는 평탄화층 및 상기 평탄화층에 형성되는 제2 컨택홀을 통해 상기 브릿지 전극에 전기적으로 연결되는 화소 전극을 포함한다.

Description

표시 기판 및 이의 제조 방법 {DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 불량이 감소될 수 있는 표시 기판 및 표시 기판의 제조 방법에 관한 것이다.
근래 정보화 사회의 발전과 더불어, 표시 기판에 대한 다양한 형태의 요구가 증대되면서, 액정 표시 기판(Liquid Crystal Display Device; LCD), 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 전계 방출 장치(Field Emission Display Device; FED), 전기 영동 표시 기판(Electrophoretic Display Device: EPD), 유기 전계 발광 표시 기판(Organic Electroluminescence emitting device: OLED) 등 표시 기판에 대한 연구가 활발히 진행되고 있다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 서브 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부를 포함한다.
표시 장치는 컬러 필터층 상에 배치되는 발광층을 포함할 수 있다. 상기 발광층은 자발광 QD(Photoluminescence Quantum dot)를 포함할 수 있다. 상기 자발광층 상에 평탄화 층이 형성되고, 그 위에 나노 임프린트 패턴을 포함하는 편광층이 형성된다. 따라서, 화소 전극이 컬러 필터층, 발광층 평탄화층을 관통하여 드레인 전극과 연결되는 경우 컨택홀이 형성하는 식각 공정에서 불량이 발생될 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 불량을 감소 시킬 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상술한 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 베이스 기판, 상기 베이스 기판 상에 배치되고, 게이트 전극, 상기 게이트 전극과 중첩하는 소스 전극 및 드레인 전극을 포함하는 스위칭 소자, 상기 스위칭 소자 상에 배치되며, 자발광 QD(Photoluminescence Quantum dot)를 포함하는 발광층, 상기 발광층에 형성되는 제1 컨택홀을 통해 드레인 전극에 전기적으로 연결되는 브릿지 전극, 상기 발광층 상에 배치되는 평탄화층 및 상기 평탄화층에 형성되는 제2 컨택홀을 통해 상기 브릿지 전극에 전기적으로 연결되는 화소 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 발광층과 상기 스위칭 소자 사이에 배치되는 컬러 필터층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광층은 적색 물질을 포함하는 제1 서브 발광층, 녹색 물질을 포함하는 제2 서브 발광층 및 청색 물질을 포함하는 제3 서브 발광층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컬러 필터층은 적색 물질을 포함하는 제1 서브 컬러 필터층, 녹색 물질을 포함하는 제2 서브 컬러 필터층 및 청색 물질을 포함하는 제3 서브 컬러 필터층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 발광층은 상기 제1 서브 컬러 필터층과 중첩하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 서브 발광층은 상기 제2 서브 컬러 필터층과 중첩하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 서브 발광층은 상기 제3 서브 컬러 필터층과 중첩하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 평탄화층과 상기 화소 전극 사이에 배치되는 편광층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 편광층은 나노 임프린트 패턴을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 브릿지 전극과 상기 화소 전극은 동일한 물질을 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 게이트 전극, 상기 게이트 전극과 중첩하는 소스 전극 및 드레인 전극을 포함하는 스위칭 소자를 형성하는 단계, 상기 스위칭 소자 상에 자발광 QD(Photoluminescence Quantum dot)를 포함하고, 상기 드레인 전극을 부분적으로 노출시키는 제1 컨택홀을 갖는 발광층을 형성하는 단계, 상기 제1 컨택홀을 통해 노출되는 드레인 전극 상에 브릿지 전극을 형성하는 단계, 상기 브릿지 전극 상에 평탄화 층을 형성하는 단계, 상기 평탄화 층에 상기 브릿지 전극을 부분적으로 노출시키는 제2 컨택홀을 형성하는 단계 및 상기 제2 컨택홀을 통해 노출되는 브릿지 전극 상에 화소 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 제조 방법은 상기 스위칭 소자를 형성한 후, 상기 스위칭 소자 상에 컬러 필터층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컬러 필터층을 형성하는 단계는 적색 물질을 포함하는 제1 서브 컬러 필터층을 형성하는 단계, 녹색 물질을 포함하는 제2 서브 컬러 필터층을 형성하는 단계 및 청색 물질을 포함하는 제3 서브 컬러 필터층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광층을 형성하는 단계는 적색 물질을 포함하는 제1 서브 발광층을 형성하는 단계, 녹색 물질을 포함하는 제2 서브 발광층을 형성하는 단계 및 청색 물질을 포함하는 제3 서브 발광층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 발광층은 상기 제1 서브 컬러 필터층 상에 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 서브 발광층은 상기 제2 서브 컬러 필터층 상에 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 서브 발광층은 상기 제3 서브 컬러 필터층 상에 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 제조 방법은 상기 평탄화층을 형성하는 단계 이후 상기 평탄화 층 상에 편광층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 편광층은 나노 임프린트 패턴을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 브릿지 전극과 상기 화소 전극은 동일한 물질을 포함할 수 있다.
본 발명의 실시예에 따르면, 표시 기판은 스위칭 소자 상에 배치되는 컬러 필터층과 발광층을 포함하며, 상기 컬러 필터층과 상기 발광층을 관통하는 제1 컨택홀을 통해 드레인 전극과 전기적으로 연결되는 브릿지 전극을 포함한다. 또한, 상기 발광층 상에 형성되는 평탄화층을 관통하는 제2 컨택홀을 통해 화소 전극이 상기 브릿지 전극에 연결되어, 상기 화소 전극이 상기 드레인 전극에 전기적으로 연결될 수 있다.
따라서, 컬러 필터층 및 발광층을 관통하는 제1 컨택홀과 평탄화층을 관통하는 제2 컨택홀을 형성하므로 컬러 필터층, 발광층 및 평탄화층을 한번에 관통하는 컨택홀을 형성하는 공정에 비해 공정의 난이도가 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 개략적인평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 3 내지 도 11은 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 표시 기판의 화소들을 나타내는 개략적인 평면도이다.
도 13은 도 12의 II-II'선을 따라 절단한 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 개략적인평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 기판(10)은 게이트 라인(GL), 상기 게이트 라인(GL)과 교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW), 브릿지 전극(BE) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결된다. 상기 브릿지 전극(BE)은 제1 컨택홀(CNT1)을 통해 드레인 전극(DE)과 전기적으로 연결되고, 상기 화소 전극(PE)은 제2 콘택홀(CNT2)을 통해 상기 스위칭 소자(SW)과 전기적으로 연결된다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 스위칭 소자(SW)의 게이트 전극(GE)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 게이트 전극(GE)을 형성할 수 있다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 상에는 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에는 제2 절연층(125)이 형성된다. 상기 제2 절연층(125)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(125)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제2 절연층(125)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(125)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(125) 상에는 컬러 필터층(130)이 형성된다.
도 13을 참조하면, 상기 컬러 필터층(130)은 제1 서브 컬러 필터층(130a), 제2 서브 컬러 필터층(130b) 및 제3 서브 컬러 필터층(130c)을 포함한다.
상기 제1 서브 컬러 필터층(130a)은 적색 물질을 포함하고, 상기 제2 서브 컬러 필터층(130b)은 녹색 물질을 포함하고, 상기 제3 서브 컬러 필터층(130c)은 청색 물질을 포함할 수 있다. 상기 제2 서브 컬러 필터층(130b)은 상기 제1 서브 컬러 필터층(130a)과 인접하게 배치되고, 상기 제3 서브 컬러 필터층(130c)은 상기 제2 서브 컬러 필터층(130b)과 인접하게 배치될 수 있다. 상기 제1 서브 컬러 필터층(130a), 상기 제2 서브 컬러 필터층(130b) 및 제3 서브 컬러 필터층(130c)이 순차적으로 형성되어 상기 컬러 필터층(130)을 형성할 수 있다.
상기 컬러 필터층(130) 상에는 발광층(140)이 형성된다. 상기 발광층(140)은 광여기 부재 및 산란 부재를 포함할 수 있다. 상기 광여기 부재 및상기 산란 부재는 수지층 내에 배치될 수 있다. 예를 들어, 상기 수지층은 실리콘 수지 또는 감 광성(Photoresist; PR) 수지로 형성될 수 있다.
상기 광여기 부재는 일정한 파장대의 광을 흡수하여 여기 상태가 되었다가 바닥 상태로 돌아가면서 상기 흡수한 광 에너지를 방출한다. 상기 광여기 부재는 양자점(QD)을 포함할 수 있다.
상기 광여기 부재가 양자점(QD)인 경우, 상기 광여기 부재는 CdSe/ZnS, CdSe/CdS/ZnS, ZnSe/ZnS 또는 ZnTe/ZnSe 을 포함하는 II-VI 계 양자점일 수 있다. 또는, 상기 광여기 부재는 InP/ZnS 를 포함하는 III-V 계 양자점이거나, CuInS(2)/ZnS를 포함하는 양자점일 수 있다. 이 경우, 상기 광여기 부재는 상기 색전환층 내에 약 4 내지 5 g/cm3의 농도로 분포될 수 있다. 상기 광여기 부재는 입자 크기가 약 10 nm 이하일 수 있다. 상기 광여기 부재가 양자점(QD)을 포함하는 경우, 상기 양자점(QD)의 크기에 따라 상기 여기광의 파장대역이 달라질 수 있다. 예를 들어, 상기 양자점(QD)의 여기광은 상기 양자점(QD)의 크기에 따라, 적색광, 녹색광 또는 청색광일 수 있다. 예를 들어, 상기 양자점(QD)으로 CdSe/ZnS 가 사용되는 경우, 상기 양자점(QD)은 상기 색전환층(147) 내에 약 4.43 g/cm3의 농도로 분포될 수 있다.
상기 산란 부재는 상기 광여기 부재로부터 방출된 상기 여기광을 산란한다. 상기 산란 부재는 티타늄 산화물 또는 규소 산화물을 포함할 수 있다. 예를 들어, 상기 산란 부재는 TiO2 또는 SiO2를 포함할 수 있다. 상기 산란 부재는 입자 크기가 약 1 μm 이하 일 수 있다. 상기 산란 부재는 상기 색전환층 내에, 예를 들어, 약 4. 23 g/cm3 의 농도로 분포될 수 있다.
도 13을 참조하면, 상기 발광층(140)은 제1 서브 발광층(140a), 제2 서브 발광층(140b) 및 제3 서브 발광층(140c)을 포함한다.
상기 제1 서브 발광층(140a)은 적색 물질을 포함하고, 상기 제2 서브 발광층(140b)은 녹색 물질을 포함하고, 상기 제3 서브 발광층(140c)은 청색 물질을 포함할 수 있다. 상기 제2 서브 발광층(140b)은 상기 제1 서브 발광층(140a)과 인접하게 배치되고, 상기 제3 서브 발광층(140c)은 상기 제2 서브 발광층(140b)과 인접하게 배치될 수 있다. 상기 제1 서브 발광층(140a), 상기 제2 서브 발광층(140b) 및 제3 서브 발광층(140c)이 순차적으로 형성되어 상기 발광층(140)을 형성할 수 있다.
상기 제1 서브 발광층(140a)은 상기 제1 서브 컬러 필터층(130a)상에 형성되고, 상기 제2 서브 발광층(140b)은 상기 제2 서브 컬러 필터층(130b)상에 형성되고, 상기 제3 서브 발광층(140c)은 상기 제3 서브 컬러 필터층(130c)상에 형성된다.
상기 발광층(140) 상에는 브릿지 전극(BE)이 형성된다. 상기 브릿지 전극(BE)은 투명 도전성 물질을 포함할 수 있다. 예를 들어, 상기 브릿지 전극(BE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
상기 브릿지 전극(BE)은 상기 제2 절연층(125), 상기 컬러 필터층(130) 및 상기 발광층(140)을 관통하는 제1 컨택홀(CNT1)을 통해 부분적으로 노출되는 드레인 전극(DE)과 전기적으로 연결된다.
상기 브릿지 전극(BE)이 형성된 상기 발광층(140) 상에는 평탄화층(150)이 형성된다. 상기 평탄화층(150)은 상기 표시 기판(10)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 평탄화층(150)은 유기 물질을 포함하는 절연층일 수 있다.
상기 평탄화층(150) 상에는 편광층(160)이 형성된다. 상기 편광층(160)은 나노 임프린트 패턴으로 형성될 수 있다. 예를 들어, 상기 편광층은 와이어 그리드 편광판(Wire grid polarizer, WGP)으로 형성될 수 있다. 상기 와이어 그리드 편광판은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 또는 몰리브덴(Mo)과 같은 금속물질로 형성될 수 있다.
상기 편광층(160) 상에는 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 투명 도전성 물질을 포함할 수 있다. 예를 들면, 상기 화소 전극(PE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 상기 화소 전극(PE)은 상기 브릿지 전극(BE)과 동일한 물질을 포함할 수 있다.
상기 화소 전극(PE)은 상기 평탄화층(150) 및 상기 편광층(160)을 관통하여 형성되는 제2 컨택홀(CNT2)을 통해 부분적으로 노출되는 상기 브릿지 전극(BE)에 전기적으로 연결된다. 이에 따라, 상기 화소 전극(PE)은 상기 드레인 전극(DE)에 전기적으로 연결될 수 있다.
도 3 내지 도 11은 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 3을 참조하면, 베이스 기판(110) 상에 게이트 전극(GE) 및 제1 절연층(120)을 형성한다.
예를 들어, 상기 베이스 기판(110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 제1 절연층(120)을 형성한다. 상기 제1 절연층(120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 제1 절연층(120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
도 4를 참조하면, 상기 제1 절연층(120)이 형성된 베이스 기판(110) 상에 액티브 패턴(AP), 소스 전극(SE), 드레인 전극(DE) 및 제2 절연층(125)을 형성한다.
상기 제1 절연층(120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 전극(DE) 및 드레인 전극(DE) 상에는 제2 절연층(125)이 형성된다. 상기 제2 절연층(125)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(125)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제2 절연층(125)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(125)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 5를 참조하면, 상기 제2 절연층(125)이 형성된 베이스 기판(110) 상에 컬러 필터층(130)이 형성된다.
상기 제2 절연층(125) 상에는 컬러 필터층(130)이 형성된다.
도 13을 참조하면, 상기 컬러 필터층(130)은 제1 서브 컬러 필터층(130a), 제2 서브 컬러 필터층(130b) 및 제3 서브 컬러 필터층(130c)을 포함한다.
상기 제1 서브 컬러 필터층(130a)은 적색 물질을 포함하고, 상기 제2 서브 컬러 필터층(130b)은 녹색 물질을 포함하고, 상기 제3 서브 컬러 필터층(130c)은 청색 물질을 포함할 수 있다. 상기 제2 서브 컬러 필터층(130b)은 상기 제1 서브 컬러 필터층(130a)과 인접하게 배치되고, 상기 제3 서브 컬러 필터층(130c)은 상기 제2 서브 컬러 필터층(130b)과 인접하게 배치될 수 있다. 상기 제1 서브 컬러 필터층(130a), 상기 제2 서브 컬러 필터층(130b) 및 제3 서브 컬러 필터층(130c)이 순차적으로 형성되어 상기 컬러 필터층(130)을 형성할 수 있다.
도 6을 참조하면, 상기 컬러 필터층(130)이 형성된 베이스 기판(110) 상에 발광층(140)이 형성된다. 또한, 상기 발광층(140)을 형성하는 과정에서 상기 발광층(140), 상기 컬러 필터층(130) 및 상기 제2 절연층(125)을 관통하여 상기 드레인 전극(DE)을 부분적으로 노출하는 제1 컨택홀(CNT1)이 형성된다.
상기 컬러 필터층(130) 상에는 발광층(140)이 형성된다.
도 13을 참조하면, 상기 발광층(140)은 제1 서브 발광층(140a), 제2 서브 발광층(140b) 및 제3 서브 발광층(140c)을 포함한다.
상기 제1 서브 발광층(140a)은 적색 물질을 포함하고, 상기 제2 서브 발광층(140b)은 녹색 물질을 포함하고, 상기 제3 서브 발광층(140c)은 청색 물질을 포함할 수 있다. 상기 제2 서브 발광층(140b)은 상기 제1 서브 발광층(140a)과 인접하게 배치되고, 상기 제3 서브 발광층(140c)은 상기 제2 서브 발광층(140b)과 인접하게 배치될 수 있다. 상기 제1 서브 발광층(140a), 상기 제2 서브 발광층(140b) 및 제3 서브 발광층(140c)이 순차적으로 형성되어 상기 발광층(140)을 형성할 수 있다.
상기 제1 서브 발광층(140a)은 상기 제1 서브 컬러 필터층(130a)상에 형성되고, 상기 제2 서브 발광층(140b)은 상기 제2 서브 컬러 필터층(130b)상에 형성되고, 상기 제3 서브 발광층(140c)은 상기 제3 서브 컬러 필터층(130c)상에 형성된다.
상기 제1 서브 발광층(140a)을 형성하는 과정에서 상기 제1 서브 발광층(140a)이 상기 제1 서브 컬러 필터층(130a)상에만 형성되도록 패터닝을 한다. 이때, 상기 드레인 전극(DE)을 부분적으로 노출시키는 제1 컨택홀(CNT)을 동시에 형성할 수 있다.
도 7을 참조하면, 상기 제1 컨택홀(CNT)이 형성된 베이스 기판(110) 상에 브릿지 전극(BE)이 형성된다.
상기 발광층(140) 상에는 브릿지 전극(BE)이 형성된다. 상기 브릿지 전극(BE)은 투명 도전성 물질을 포함할 수 있다. 예를 들어, 상기 브릿지 전극(BE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
상기 브릿지 전극(BE)은 상기 제2 절연층(125), 상기 컬러 필터층(130) 및 상기 발광층(140)을 관통하는 제1 컨택홀(CNT1)을 통해 부분적으로 노출되는 드레인 전극(DE)과 전기적으로 연결된다.
도 8을 참조하면, 상기 브릿지 전극(BE)이 형성된 베이스 기판(110) 상에 평탄화층(150)이 형성된다.
상기 브릿지 전극(BE)이 형성된 상기 발광층(140) 상에는 평탄화층(150)이 형성된다. 상기 평탄화층(150)은 상기 표시 기판(10)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 평탄화층(150)은 유기 물질을 포함하는 절연층일 수 있다.
도 9를 참조하면, 상기 평탄화층(150)이 형성된 베이스 기판(110) 상에 편광층(160)이 형성된다.
상기 평탄화층(150) 상에는 편광층(160)이 형성된다. 상기 편광층(160)은 나노 임프린트 패턴으로 형성될 수 있다. 예를 들어, 상기 편광층은 와이어 그리드 편광판(Wire grid polarizer, WGP)으로 형성될 수 있다. 상기 와이어 그리드 편광판은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 또는 몰리브덴(Mo)과 같은 금속물질로 형성될 수 있다.
도 10을 참조하면, 상기 편광층(160)이 형성된 베이스 기판(110) 상에 상기 브릿지 전극(BE)을 부분적으로 노출시키는 제2 컨택홀(CNT2)을 형성한다.
상기 제2 컨택홀(CNT2)은 평탄화층(150) 및 상기 편광층(160)을 패터닝하여 형성될 수 있다. 상기 제2 컨택홀(CNT2)은 상기 브릿지 전극(BE)을 부분적으로 노출시킬 수 있다.
도 11을 참조하면, 상기 제2 컨택홀(CNT2)이 형성된 베이스 기판(110) 상에 투명 전극층(PEL)을 형성한다.
상기 제2 컨택홀(CNT2)이 형성된 베이스 기판(110) 상에 투명 전극층(PEL)이 형성된다. 상기 투명 전극층(PEL)은 투명 도전성 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(PEL)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 상기 투명 전극층(PEL)은 상기 브릿지 전극(BE)과 동일한 물질을 포함할 수 있다.
도 2를 참조하면, 상기 투명 전극층(PEL)패터닝하여 화소 전극(PE)을 형성한다.
상기 화소 전극(PE)은 투명 도전성 물질을 포함할 수 있다. 예를 들면, 상기 화소 전극(PE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 상기 화소 전극(PE)은 상기 브릿지 전극(BE)과 동일한 물질을 포함할 수 있다.
상기 화소 전극(PE)은 상기 평탄화층(150) 및 상기 편광층(160)을 관통하여 형성되는 제2 컨택홀(CNT2)을 통해 부분적으로 노출되는 상기 브릿지 전극(BE)에 전기적으로 연결된다. 이에 따라, 상기 화소 전극(PE)은 상기 드레인 전극(DE)에 전기적으로 연결될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 기판의 화소들을 나타내는 개략적인 평면도이다. 도 13은 도 12의 II-II'선을 따라 절단한 단면도이다.
도 12 및 도 13을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 복수개의 화소를 포함할 수 있다.
예를 들어, 본 발명의 일 실시예에 따른 표시 기판은 제1 화소(P1), 상기 제1 화소(P1)에 인접하는 제2 화소(P2) 및 상기 제2 화소(P2)에 인접하는 제3 화소(P3)를 포함할 수 있다.
상기 제1 화소(P1)에는 제1 서브 컬러 필터층(130a)이 배치되고, 상기 제2 화소(P2)에는 제2 서브 컬러 필터층(130b)이 배치되고, 상기 제3 화소(P3)에는 제3 서브 컬러 필터층(130c)이 배치될 수 있다.
상기 제1 서브 컬러 필터층(130a)은 적색 물질을 포함하고, 상기 제2 서브 컬러 필터층(130b)은 녹색 물질을 포함하고, 상기 제3 서브 컬러 필터층(130c)은 청색 물질을 포함할 수 있다. 상기 제2 서브 컬러 필터층(130b)은 상기 제1 서브 컬러 필터층(130a)과 인접하게 배치되고, 상기 제3 서브 컬러 필터층(130c)은 상기 제2 서브 컬러 필터층(130b)과 인접하게 배치될 수 있다. 상기 제1 서브 컬러 필터층(130a), 상기 제2 서브 컬러 필터층(130b) 및 제3 서브 컬러 필터층(130c)이 순차적으로 형성되어 상기 컬러 필터층(130)을 형성할 수 있다.
상기 제1 서브 발광층(140a)은 상기 제1 서브 컬러 필터층(130a)상에 형성되고, 상기 제2 서브 발광층(140b)은 상기 제2 서브 컬러 필터층(130b)상에 형성되고, 상기 제3 서브 발광층(140c)은 상기 제3 서브 컬러 필터층(130c)상에 형성된다.
상기 제1 서브 발광층(140a)은 적색 물질을 포함하고, 상기 제2 서브 발광층(140b)은 녹색 물질을 포함하고, 상기 제3 서브 발광층(140c)은 청색 물질을 포함할 수 있다. 상기 제2 서브 발광층(140b)은 상기 제1 서브 발광층(140a)과 인접하게 배치되고, 상기 제3 서브 발광층(140c)은 상기 제2 서브 발광층(140b)과 인접하게 배치될 수 있다. 상기 제1 서브 발광층(140a), 상기 제2 서브 발광층(140b) 및 제3 서브 발광층(140c)이 순차적으로 형성되어 상기 발광층(140)을 형성할 수 있다.
본 발명의 실시예에 따르면, 표시 기판은 스위칭 소자 상에 배치되는 컬러 필터층과 발광층을 포함하며, 상기 컬러 필터층과 상기 발광층을 관통하는 제1 컨택홀을 통해 드레인 전극과 전기적으로 연결되는 브릿지 전극을 포함한다. 또한, 상기 발광층 상에 형성되는 평탄화층을 관통하는 제2 컨택홀을 통해 화소 전극이 상기 브릿지 전극에 연결되어, 상기 화소 전극이 상기 드레인 전극에 전기적으로 연결될 수 있다.
따라서, 컬러 필터층 및 발광층을 관통하는 제1 컨택홀과 평탄화층을 관통하는 제2 컨택홀을 형성하므로 컬러 필터층, 발광층 및 평탄화층을 한번에 관통하는 컨택홀을 형성하는 공정에 비해 공정의 난이도가 감소될 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 GL: 게이트 라인
DL: 데이터 라인 SE: 소스 전극
DE: 드레인 전극 AP: 액티브 패턴
PE: 화소 전극 130: 컬러 필터층
140: 발광층 150: 평탄화층
160: 편광층

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 게이트 전극, 상기 게이트 전극과 중첩하는 소스 전극 및 드레인 전극을 포함하는 스위칭 소자;
    상기 스위칭 소자 상에 배치되며, 자발광 QD(Photoluminescence Quantum dot)를 포함하는 발광층;
    상기 발광층에 형성되는 제1 컨택홀을 통해 드레인 전극에 전기적으로 연결되는 브릿지 전극;
    상기 발광층 상에 배치되는 평탄화층; 및
    상기 평탄화층에 형성되는 제2 컨택홀을 통해 상기 브릿지 전극에 전기적으로 연결되는 화소 전극을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 발광층과 상기 스위칭 소자 사이에 배치되는 컬러 필터층을 더 포함하는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서, 상기 발광층은,
    적색 물질을 포함하는 제1 서브 발광층;
    녹색 물질을 포함하는 제2 서브 발광층; 및
    청색 물질을 포함하는 제3 서브 발광층을 포함하는 것을 특징으로 하는 표시 기판.
  4. 제3항에 있어서, 상기 컬러 필터층은
    적색 물질을 포함하는 제1 서브 컬러 필터층;
    녹색 물질을 포함하는 제2 서브 컬러 필터층; 및
    청색 물질을 포함하는 제3 서브 컬러 필터층을 포함하는 것을 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서,
    상기 제1 서브 발광층은 상기 제1 서브 컬러 필터층과 중첩하여 배치되는 것을 특징으로 하는 표시 기판.
  6. 제4항에 있어서,
    상기 제2 서브 발광층은 상기 제2 서브 컬러 필터층과 중첩하여 배치되는 것을 특징으로 하는 표시 기판.
  7. 제4항에 있어서,
    상기 제3 서브 발광층은 상기 제3 서브 컬러 필터층과 중첩하여 배치되는 것을 특징으로 하는 표시 기판.
  8. 제1항에 있어서,
    상기 평탄화층과 상기 화소 전극 사이에 배치되는 편광층을 더 포함하는 것을 특징으로 하는 표시 기판.
  9. 제8항에 있어서,
    상기 편광층은 나노 임프린트 패턴을 포함하는 것을 특징으로 하는 표시 기판.
  10. 제1항에 있어서, 상기 브릿지 전극과 상기 화소 전극은 동일한 물질을 포함하는 것을 특징으로 하는 표시 기판.
  11. 베이스 기판 상에 게이트 전극, 상기 게이트 전극과 중첩하는 소스 전극 및 드레인 전극을 포함하는 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자 상에 자발광 QD(Photoluminescence Quantum dot)를 포함하고, 상기 드레인 전극을 부분적으로 노출시키는 제1 컨택홀을 갖는 발광층을 형성하는 단계;
    상기 제1 컨택홀을 통해 노출되는 드레인 전극 상에 브릿지 전극을 형성하는 단계;
    상기 브릿지 전극 상에 평탄화 층을 형성하는 단계;
    상기 평탄화 층에 상기 브릿지 전극을 부분적으로 노출시키는 제2 컨택홀을 형성하는 단계; 및
    상기 제2 컨택홀을 통해 노출되는 브릿지 전극 상에 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 스위칭 소자를 형성한 후, 상기 스위칭 소자 상에 컬러 필터층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 컬러 필터층을 형성하는 단계는,
    적색 물질을 포함하는 제1 서브 컬러 필터층을 형성하는 단계;
    녹색 물질을 포함하는 제2 서브 컬러 필터층을 형성하는 단계; 및
    청색 물질을 포함하는 제3 서브 컬러 필터층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 발광층을 형성하는 단계는,
    적색 물질을 포함하는 제1 서브 발광층을 형성하는 단계;
    녹색 물질을 포함하는 제2 서브 발광층을 형성하는 단계; 및
    청색 물질을 포함하는 제3 서브 발광층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제14항에 있어서, 상기 제1 서브 발광층은 상기 제1 서브 컬러 필터층 상에 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제14항에 있어서, 상기 제2 서브 발광층은 상기 제2 서브 컬러 필터층 상에 형성되는 특징으로 하는 표시 기판의 제조 방법.
  17. 제14항에 있어서, 상기 제3 서브 발광층은 상기 제3 서브 컬러 필터층 상에 형성되는 특징으로 하는 표시 기판의 제조 방법.
  18. 제11항에 있어서,
    상기 평탄화층을 형성하는 단계 이후,
    상기 평탄화 층 상에 편광층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제18항에 있어서,
    상기 편광층은 나노 임프린트 패턴을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  20. 제11항에 있어서,
    상기 브릿지 전극과 상기 화소 전극은 동일한 물질을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020160087406A 2016-07-11 2016-07-11 표시 기판 및 이의 제조 방법 KR102584638B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160087406A KR102584638B1 (ko) 2016-07-11 2016-07-11 표시 기판 및 이의 제조 방법
US15/632,156 US10211227B2 (en) 2016-07-11 2017-06-23 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160087406A KR102584638B1 (ko) 2016-07-11 2016-07-11 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180007028A true KR20180007028A (ko) 2018-01-22
KR102584638B1 KR102584638B1 (ko) 2023-10-06

Family

ID=60911238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160087406A KR102584638B1 (ko) 2016-07-11 2016-07-11 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US10211227B2 (ko)
KR (1) KR102584638B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115160A (ko) * 2018-03-30 2019-10-11 삼성디스플레이 주식회사 표시 장치
KR20200100181A (ko) * 2018-09-30 2020-08-25 윤구(구안) 테크놀로지 컴퍼니 리미티드 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기
US10969619B2 (en) 2018-06-20 2021-04-06 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102516131B1 (ko) * 2018-09-21 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069368A (ko) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR20150078331A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US20160091757A1 (en) * 2014-09-26 2016-03-31 Japan Display Inc. Display device
KR20160054076A (ko) * 2014-11-05 2016-05-16 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
WO2016098570A1 (ja) * 2014-12-15 2016-06-23 Jsr株式会社 有機ｅｌ素子、硬化性樹脂組成物、波長変換部の形成方法および有機ｅｌ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080020312A (ko) 2006-08-31 2008-03-05 삼성전자주식회사 자발광 액정 표시 장치
KR101941984B1 (ko) * 2011-09-27 2019-04-12 삼성디스플레이 주식회사 액정표시장치
KR102132631B1 (ko) 2013-11-19 2020-07-13 엘지디스플레이 주식회사 터치 스크린이 내장된 액정표시장치
KR102465381B1 (ko) * 2015-12-14 2022-11-10 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069368A (ko) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR20150078331A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US20160091757A1 (en) * 2014-09-26 2016-03-31 Japan Display Inc. Display device
KR20160054076A (ko) * 2014-11-05 2016-05-16 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
WO2016098570A1 (ja) * 2014-12-15 2016-06-23 Jsr株式会社 有機ｅｌ素子、硬化性樹脂組成物、波長変換部の形成方法および有機ｅｌ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115160A (ko) * 2018-03-30 2019-10-11 삼성디스플레이 주식회사 표시 장치
US11798975B2 (en) 2018-03-30 2023-10-24 Samsung Display Co., Ltd. Display device
US10969619B2 (en) 2018-06-20 2021-04-06 Samsung Display Co., Ltd. Display device
KR20200100181A (ko) * 2018-09-30 2020-08-25 윤구(구안) 테크놀로지 컴퍼니 리미티드 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기
US11263964B2 (en) 2018-09-30 2022-03-01 Yungu (Gu'an) Technology Co., Ltd. Display panel, display screen, and display terminal

Also Published As

Publication number Publication date
US10211227B2 (en) 2019-02-19
KR102584638B1 (ko) 2023-10-06
US20180012909A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
KR101978783B1 (ko) 플렉서블 유기전계발광소자 및 그 제조방법
US9548331B2 (en) Manufacturing method of quantum dot light emitting diode
US10873048B2 (en) Quantum-dot light emitting diode, method of fabricating the quantum-dot light emitting diode and quantum-dot light emitting display device
KR101813492B1 (ko) 유기발광 표시장치 및 그 제조방법
KR102122518B1 (ko) 고 투과율 투명 유기발광 다이오드 표시장치 및 그 제조 방법
KR102584638B1 (ko) 표시 기판 및 이의 제조 방법
JP2010287559A (ja) 有機電界発光素子及びその製造方法
TWI760011B (zh) 顯示裝置及其製造方法
KR102395919B1 (ko) 유기발광 표시장치
KR20140080235A (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
CN113130548A (zh) 显示装置及其制造方法
US20220173198A1 (en) Display apparatus
KR102122401B1 (ko) 유기전계 발광소자 및 이의 제조 방법
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
KR20210084869A (ko) 표시 장치
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20220149132A1 (en) Display apparatus
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
US11004872B2 (en) Display substrate including a nano-imprint pattern and method of manufacturing the same
KR20220072067A (ko) 표시 장치 및 이의 제조 방법
KR102517447B1 (ko) 유기전계 발광표시장치 및 그 제조방법
JP2006154494A (ja) 表示装置及びその製造方法
US20220199745A1 (en) Display device
KR102173492B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US20230320136A1 (en) Display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant