KR20180004268A - 기준 전압들 - Google Patents

기준 전압들 Download PDF

Info

Publication number
KR20180004268A
KR20180004268A KR1020177035592A KR20177035592A KR20180004268A KR 20180004268 A KR20180004268 A KR 20180004268A KR 1020177035592 A KR1020177035592 A KR 1020177035592A KR 20177035592 A KR20177035592 A KR 20177035592A KR 20180004268 A KR20180004268 A KR 20180004268A
Authority
KR
South Korea
Prior art keywords
voltage
current
threshold voltage
reference circuit
threshold
Prior art date
Application number
KR1020177035592A
Other languages
English (en)
Inventor
카르스텐 울프
피오렐라 인치 벨레즈모로
Original Assignee
노르딕 세미컨덕터 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노르딕 세미컨덕터 에이에스에이 filed Critical 노르딕 세미컨덕터 에이에스에이
Publication of KR20180004268A publication Critical patent/KR20180004268A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

전압 기준 회로는 전압-제어 전류원; 제 1 임계 전압을 갖는 제 1 기준 금속-산화물-반도체 전계 효과 트랜지스터; 제 2 임계 전압을 갖는 제 2 기준 금속-산화물-반도체 전계 효과 트랜지스터로서, 제 2 임계 전압은 제 1 임계 전압과 상이한, 제 2 기준 금속-산화물-반도체 전계 효과 트랜지스터; 전류 미러; 및 부하를 포함한다. 전압-제어 전류원은 제 1 임계 전압과 제 2 임계 전압간의 차이에 비례한 제 1 전류를 생성하도록 배열되고, 전류 미러는 기준 전압을 생성하기 위해서 부하를 통과하는 제 1 전류의 스케일링된 버전인 제 2 전류를 발생시키도록 배열된다.

Description

기준 전압들
본 발명은 기준 전압들의 생성에 관한 것으로, 보다 상세하게는, 배타적은 아니지만, 아날로그-디지털 컨버터(그래서 ADC(analogue-to-digital)로 지칭된다)내 사용에 적절한 기준 전압들의 생성에 관한 것이다. 기준 전압 회로는 올바른 디지털 값을 할당하기 위해 아날로그 입력이 비교되는 기준 값을 그것이 제공하기 때문에 ADC내에서 키 컴포넌트이다.
기준 전압은 충분한 이득 에러 성능(gain error performance)을 달성하기 위해서 높은 절대 정확도를 가질 필요가 있다. 이것은 물리적으로 구현된 때 ADC의 전달함수가 가능한 한 근접하게 디자인된 이상적인 전달 함수에 일치하여야만 한다는 것을 의미한다. 기준 전압에 관련한 중요성의 추가적 요인은 그것이 이득 에러 드리프트(gain error drift)에 온도의 영향을 줄이기 위해서 낮은 온도 계수를 갖는 것이다.
통상 온도-안정 전압 기준 회로들은 일반적으로 밴드갭 기준 회로를 제공하도록 배열된 양극성 접합 트랜지스터들(BJT들)을 이용하여 구성되어, 그래서 절대 제로(absolute zero)에서 실리콘과 관련된 1.22 eV 밴드갭을 극복하기 위해서 전하 캐리어(즉, 전자 또는 홀)에 대하여 요구되는 전압에 가까운 1.25 V 출력 전압을 생성하는 것에서 이름을 따서 붙인다. 이른 밴드갭 기준 회로는 상이한 전류 밀도들에서 동작되는 두 개의 p-n 접합들 사이의 전압 차이를 이용하여 동작하여 낮은 온도 의존성을 갖는 출력 전압을 생성한다. 그러나, 이런 밴드갭 기준 회로들은 전형적으로 실리콘으로 구현될 때 상당한 물리적 면적을 점유하여, 일부 구현예들에서는 전압 기준 회로에 ADC의 이용가능한 면적의 20% 정도를 들인다.
제 1 측면에서 보았을 때, 본 발명은 전압 기준 회로를 제공하고, 상기 기준 전압 회로는:
전압-제어 전류원(voltage-controlled current source);
제 1 임계 전압을 갖는 제 1 기준 MOSFET;
제 2 임계 전압을 갖는 제 2 기준 MOSFET으로서, 상기 제 2 임계 전압은 상기 제 1 임계 전압과 상이한, 상기 제 2 기준 MOSFET ;
전류 미러; 및
부하(load);를 포함하되,
상기 전압-제어 전류원은 상기 제 1 임계 전압과 제 2 임계 전압간의 차이에 비례한 제 1 전류를 생성하도록 배열되고, 상기 전류 미러는 기준 전압을 생성하기 위해서 상기 부하를 통과하는 상기 제 1 전류의 스케일링된 버전(scaled version)인 제 2 전류를 발생시키도록 배열된다.
따라서 본 발명은 두 개의 금속-산화물-반도체 전계 효과 트랜지스터들(MOSFET들)의 개별 임계 전압들 간의 차이를 이용함으로써 동작하는 전압 기준 회로를 제공한다는 것이 당해 기술분야의 통상의 기술자들에 의해 인식될 것이다. 이것은 물리적 구현 면적 요건들을 최소화하면서 온도-안정(temperature-stable) 기준 전압 출력을 생성한다. 전형적인 구현예들에서, 본 발명은 예를 들어 통상의 전압 기준 회로들을 이용하여 요구될 면적의 단지 1/4를 필요로 할 수 있다. 상기 전류 미러는 옴의 법칙에 따라 상기 부하에 걸친 전압 강하를 생성하기 위하여 특정 부하를 통과하여 상기 전류를 전달하기 전에 상기 전압-제어 전류원(VCCS)으로부터의 출력 전류에 의존하는 차동 임계 전압을 희망하는 레벨로 스케일링하는 역할을 하고, 상기 전압 강하는 상기 회로로부터 기준 전압 출력으로서 역할을 한다.
그 자체로서 관련 기술 분야에서 알려진 전압-제어 전류원을 구현하는 많은 방법들이 있다. 그러나, 선호되는 실시예들의 셋에서, 상기 전압-제어 전류원은 연산 트랜스컨덕턴스 증폭기(operational transconductance amplifier)이다. 그것의 동작 범위내에서, 연산 트랜스컨덕턴스 증폭기(OTA)는 두 개의 입력 전압들 간의 차이에 비례하는 출력 전류를 생성한다. 이상적인 OTA는 상기 차동 입력 전압과 상기 출력 전류 사이에 선형 관계를 보유하고, 여기서 상기 두 개의 양들에 관련한 일정한 인자(factor)는 상기 증폭기, gm의 트랜스컨덕턴스(transconductance)로 지칭된다.
상기 회로는 상기 임계 전압들 간의 차리를 이용하여 동작하기 때문에 상기 전압 제어 전류원에 대한 입력들은 제 1 및 제 2 임계 전압들의 어느것이 더 크도록 구성될 수 있다. 그러나, 선호되는 실시예들의 셋에서, 상기 제 1 임계 전압은 상기 제 2 임계 전압보다 더 크다.
관련 기술 분야에서 통상의 기술자들은 이들 트랜지스터들과 관련된 특정 임계 전압들이 제조 프로세스에 따라 변할 수 있다는 것을 인식할 것이다. 그러나, 일련의 실시예들에서, 상기 제 1 임계 전압은 300 mV와 800 mV 사이에 있다. 실시예들의 중복 셋들에서, 상기 제 2 임계 전압은 200 mV와 700 mV 사이에 있다.
현대 반도체 디자인은 흔히 애플리케이션-특정 집적 회로(ASIC) 디자인에 대한 표준 라이브러리 접근법을 이용하고, 표준 “빌딩 블럭들” 또는 “셀들”의 라이브러리(library)는 ASIC 예컨대 ADC 내에서 희망하는 기능들을 구현하는데 사용된다. 임계 전압 트랜지스터들은 이런 라이브러리들의 공통 컴포넌트들이고, 일반적으로 트리플릿(triplets), 예컨대 고전압 임계값(HVT), 표준 전압 임계값(SVT), 및 저 전압 임계값(LVT)에 존재하고 - 디자이너가 아는 애플리케이션들에서 사용될 특정 특성 파워 소모 및 임계 타이밍 경로에 따라 각각은 맞는다. 출원인은 이들 트랜지스터들을 이용하는 장점들을 인식하고, 따라서 일련의 실시예들에서, 상기 제 1 기준 MOSFET은 고전압 임계값 트랜지스터이다. 실시예들의 다른 중복 셋들에서, 상기 제 2 기준 MOSFET은 표준 전압 임계값 트랜지스터이다.
임계 전압 비교는 앞서 언급한 HVT 또는 SVT 트랜지스터들 중 어느 것 대신에 LVT, 또는 다른 유형의 임계값 트랜지스터 예컨대 초 고 임계 전압(VHVT : very high threshold voltage) 또는 극 저 전압 임계값 eLVT(extremely low voltage threshold)를 이용하여 동등하게 수행될 수 있다. 따라서, 대안 실시예들의 셋들에서, 상기 제 1 기준 MOSFET은 표준 전압 임계값 트랜지스터이다. 실시예들의 추가 대안 셋들에서, 상기 제 2 기준 MOSFET은 저 전압 임계값 트랜지스터이다.
전형적인 구현예들에서, eLVT는 200 mV 와 400mV 사이의 임계 전압을 가질 수 있고; LVT는 300 mV과 500 mV 사이의 임계 전압을 가질 수 있고; SVT는 400 mV과 600 mV 사이의 임계 전압을 가질 수 있고; HVT는 500 mV과 700 mV사이의 임계 전압을 가질 수 있고; 및 VHVT는 600 mV과 800 mV사이의 임계 전압을 가질 수 있다.
상기 전압-제어 전류원으로부터의 출력 전류가 통과되는 부하는 임의 유형의 부하일 수 있지만, 그러나 바람직하게는 저항성일 수 있다. 선호되는 실시예들의 셋에서, 상기 부하는 가변 저항기이다. 가변 부하를 제공함으로써, 상기 기준 전압(즉, 상기 부하에 걸친 전압 강하)은 옴의 법칙에 따라 상기 저항을 변경함으로써 제어될 수 있다. 선호되는 실시예들의 셋에서, 상기 가변 저항기는 디지털 방식으로(digitally) 제어될 수 있다. 이것은 런-타임에서 마이크로컨트롤러 또는 임의의 다른 이런 디바이스에 의한 상기 저항의 미세한 튜닝을 허용하고, 상기 동일한 회로를 이용하여 생성될 많은 상이한 기준 전압들을 허용하고, 외부 요인들 예컨대 온도 변동들에 기인한 오프셋 변형들에 대하여 상기 기준 전압에 정정들이 이루어지는 것을 허용한다.
본 발명에 적절한 관련 기술 분야에 알려진 많은 전류 미러 배열들이 있다. 그러나, 일련의 선호되는 실시예들에서, 상기 전류 미러는 제 1 미러 트랜지스터 및 제 2 미러 트랜지스터를 포함한다. 바람직하게는, 이들은 그것들의 개별 게이트 단자들이 공유 게이트 전압에 연결되도록 배열된다. 이런 배열들에서, 상기 제 1 미러 트랜지스터는 다이오드-연결 구성(즉, 상기 게이트 및 드레인 단자들이 서로에 연결된다)에 있고 상기 제 2 미러 트랜지스터는 공통 소스 구성에 있다(즉, 상기 게이트 단자가 입력으로서 역할을 하고 상기 드레인 단자가 출력으로서 역할을 한다). 이들 트랜지스터들에서의 차이는 상기 제 1 미러 전류에 비례하는 상기 제 2 미러 트랜지스터를 통과하는 제 2 미러 전류를 발생시키기 위해서 상기 제 1 미러 트랜지스터를 통과하는 제 1 미러 전류가 인자(fator)만큼 스케일링되는 것을 허용한다. 선호되는 실시예들의 셋에서, 상기 제 1 미러 트랜지스터는 제 1 폭을 갖고 상기 제 2 미러 트랜지스터는 제 2 폭을 갖고, 상기 제 1 및 제 2 폭들은 상이하다. 이런 실시예들에서, 상기 제 1 폭과 제 2 폭 사이의 비율은 상기 제 1 미러 전류와 제 2 미러 전류 간의 전류 비율을 제공한다. 다른 실시예들에서, 상기 제 1 및 제 2 폭들은 동일하다. 상기 제 1 미러 트랜지스터의 드레인 단자는 고정 저항기를 통하여 상기 제 1 및 제 2 기준 MOSFET들 중 어느 하나의 드레인 단자에 연결될 수 있어서, 상기 고정 저항기를 가로지르는 전압 강하가 상기 전압-제어 전류원에 고정 입력 전압을 제공한다.
본 발명의 실시예는 첨부한 도면들을 참고로 하여 단지 예제의 방식으로 이제 설명될 것이다.
도 1은 본 발명의 실시예에 따른 전압 기준 회로의 회로도를 도시한다.
도 2는 전형적인 동작 범위에 걸쳐 온도의 함수로서 기준 전압의 시뮬레이션된 그래프를 도시한다.
도 1은 본 발명의 실시예에 따른 전압 기준 회로(1)의 회로도를 도시한다. 전압 기준 회로(1)는 연산 트랜스컨덕턴스 증폭기로 구성된 연산 증폭기(2); HVT 트랜지스터(4); SVT 트랜지스터(6); 제 1 및 제 2 전류원 트랜지스터들(8, 10); 전류 미러 트랜지스터(12), 고정 저항기(14), 및 디지털 제어 입력(18)을 갖는 디지털 방식으로 제어 가능한 가변 저항기(16)를 포함한다.
제 1 및 제 2 전류원 트랜지스터들(8, 10)은 HVT 및 SVT 트랜지스터들(4, 6)에 개별적으로 전류를 공급하고, 이는 차례로 연산 증폭기(2)에 공급되는 입력 전압들(20, 22)을 발생시킨다. HVT 및 SVT 트랜지스터들(4, 6)은 그것들의 개별 게이트 및 드레인 단자들이 연결되고, 추가로 개별적으로 연산 증폭기(2)의 비-반전 및 반전 입력들에 연결되도록 배열된다. SVT 트랜지스터(6)의 경우에, 공통 게이트 및 드레인 단자들이 고정 저항기(14)를 통하여 연산 증폭기(2)의 반전 입력에 연결된다.
제 2 전류원 트랜지스터(10)에 의해 공급되는 전류는 고정 저항기(14) 통과하고 옴의 법칙에 따라 그것을 가로질러 전압 강하를 발생시킨다. 이 전압 강하는 반전 입력(22)을 연산 증폭기(2)에 제공한다. As 연산 증폭기(2)로부터의 증폭기 출력 전압(26)은 제 1 및 제 2 전류원 트랜지스터들(8, 10)의 게이트들에 연결되고, 상기 트랜지스터들의 채널 폭들은 수렴(convergence)쪽으로 비-반전 및 반전 입력 전압들(20, 22)을 드라이브(drive)하도록 변경된다. HVT 및 SVT 트랜지스터들(4, 6)은 그것들의 물리적 차이들 때문에 상이한 임계 전압들을 가지기 때문에, 전압들(20, 22)에서의 차이는 고정 저항기(14)를 가로지르는 전압 강하를 변경함으로써 보상되어야만 한다.
전류 미러 트랜지스터(12)는 인자 B만큼 제 2 전류원 트랜지스터(10)보다 물리적으로 더 넓다. 폭들에서의 이 차이 때문에, 전류 미러 트랜지스터(12)를 통과하는 전류는 제 2 전류원 트랜지스터(10)보다 B배 만큼 더 크다. 이 더 큰 미러링된(mirrored) 전류는 이어 가변 저항기(16)를 통과하게 되고, 기준 전압 출력(24)을 생성한다.
n-비트 디지털 제어 신호(18)가 가변 저항기(16)에 공급되고, 이는 차례로 저항이 원하는 만큼 변화하게 한다. 이 가변 저항은 런-타임(run-time)에서 기준 전압 출력(24)의 미세한 튜닝(fine tuning)을 허용한다.
따라서 기준 전압 출력(24)은 HVT 과 SVT 트랜지스터들(4, 6) 사이의 임계 전압 차이에 근거한다는 것이 알려질 수 있다.
여기서 HVT 및 SVT 트랜지스터들(4, 6)은 약한 인버전(weak inversion)상태에 있다고 가정된다. 이것은 각각의 트랜지스터의 게이트 및 소스 단자들에 걸친 전위차(potential difference)는 상기 트랜지스터의 임계 전압보다 작다는 것을 의미한다(즉, VGS < Vth ). 이와 같이, 트랜지스터들은 그것들의 개별 서브임계 영역들내에서 동작되고 그것들의 개별 드레인 전류들은 고체 상태 전자 디바이스들(Solid State Electronic Device)(Streetman Banerjee, 페이지 311)에 열거된 수학식 1에 의해 주어진다.
Figure pct00001
여기서, n은 채널 Cd의 공핍 정전 용량에 의존하는 변수이고, 인터페이스-상태 MOS 정전 용량 Cit 및 절연체 정전 용량(insulator capacitance) Ci는 아래의 수학식 2 에 의해 주어진다.
Figure pct00002
ID를 간단히 하기 위해, 제 1 항(term)은 수학식 3에서 I0로 정의된다.
Figure pct00003
만약
Figure pct00004
라고 가정되면, 그러면
Figure pct00005
이다. 이 근사치를 만들어서 수학식 3을 수학식 1에 대입함으로써, 드레인 전류 ID는 아래의 수학식 4로 표현될 수 있다.
Figure pct00006
각각의 HVT 및 SVT 트랜지스터들(4, 6)에 대한 게이트-소스 전압들 VGS은 아래에 보여지는 바와 같이 개별적으로 수학식들 5 및 6로 표현될 수 있다.
Figure pct00007
Figure pct00008
수학식 7은 파라미터 s를 도입하여, 여기서 s는 서브임계 기울기(subthreshold slope)를 나타내고 다음과 같이 주어진다.
Figure pct00009
수학식 2를 수학식 7에 대입하고 n에 대하여 풀어봄으로써, 수학식 8의 표현이 획득된다.
Figure pct00010
수학식 8을 수학식들 5 및 6에 대입함으로써, 개별적으로 수학식들 9 및 10로 제공되는 V_ GS _ HVT 및 V_ GS _ SVT 에 대한 다음 표현들이 찾아진다.
Figure pct00011
Figure pct00012
도 1에 연산 트랜스컨덕턴스 증폭기가 전압들(20 및 22) 같다는 것을 보장하기 때문에, HVT 트랜지스터(4)의 게이트-소스 전압은 SVT 트랜지스터(6)의 게이트-소스 전압과 고정 저항기(14)에 걸친 전압 강하의 합과 같아야만 한다(즉, VGS_HVT = VGS _ SVT + VR0). 따라서 표시된 저항기(14)에 걸친 전압은 VR0은 아래의 수학식 11 에 의해 주어진다.
Figure pct00013
양쪽 트랜지스터들(4, 6)의 서브임계 기울기가 유사하다고 가정하면(즉, sHVT
Figure pct00014
sSVT), 고정 저항기(14)에 걸친 전압 강하 VRO는 수학식 12에 의해 주어진다.
Figure pct00015
이것은 또한 관계
Figure pct00016
를 이용하여 수학식 13으로 아래에 로그 형태(logarithmic form)로 표현될 수 있다.
Figure pct00017
I0를
Figure pct00018
로 대체함으로써 VR0는 아래의 수학식 14를 생성한다.
Figure pct00019
이제 HVT 및 SVT 트랜지스터들(4, 6)의 길이들이 같다고 가정된다. 가변 저항기(16)는 고정 트랜지스터(14)에 전류의 스케일링된 버전을 보기 때문에, VREF로 표시된 기준 전압 출력(24)은 수학식 15로 표현된다.
Figure pct00020
도 2는 전형적인 동작 범위에 걸쳐 온도의 함수(26)로서 기준 전압(24)의 시뮬레이션된 그래프를 도시한다. 시뮬레이션으로부터 HVT 및 SVT 트랜지스터들(4, 6)의 임계 전압들 간의 차이(즉,
Figure pct00021
)는 온도에 따라 축소될 것이지만, 반면 제 2 항(
Figure pct00022
)은 로그 항이 1보다 더 크면 온도에 따라 증가할 것이라는 것이 관측될 수 있다.
도 2내에 트레이스(28)는 각각의 이들 영향들은 온도가 최소 지점(30)의 양쪽 측면에서 변화할 때 기준 전압(24)을 증가시키는 반대 극단에서 가장 두드러진다는 것을 보여준다.
따라서 전압 기준 회로가 설명된 것을 인지할 것이다. 비록 특정 실시예가 상세하게 설명되었지만, 많은 변형예들 및 수정예들이 본 발명의 범위내에서 가능하다.

Claims (12)

  1. 전압 기준 회로로서,
    전압-제어 전류원(voltage-controlled current source);
    제 1 임계 전압을 갖는 제 1 기준 금속-산화물-반도체 전계 효과 트랜지스터;
    제 2 임계 전압을 갖는 제 2 기준 금속-산화물-반도체 전계 효과 트랜지스터로서, 상기 제 2 임계 전압은 상기 제 1 임계 전압과 상이한, 상기 제 2 기준 금속-산화물-반도체 전계 효과 트랜지스터;
    전류 미러; 및
    부하(load)를 포함하되;
    상기 전압-제어 전류원은 상기 제 1 임계 전압과 제 2 임계 전압간의 차이에 비례한 제 1 전류를 생성하도록 배열되고, 상기 전류 미러는 기준 전압을 생성하기 위해서 상기 부하를 통과하는 상기 제 1 전류의 스케일링된 버전(scaled version)인 제 2 전류를 발생시키도록 배열된,
    전압 기준 회로.
  2. 제 1 항에 있어서,
    상기 전압-제어 전류원은 연산 트랜스컨덕턴스 증폭기(operational transconductance amplifier)인,
    전압 기준 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 임계 전압은 상기 제 2 임계 전압보다 더 큰,
    전압 기준 회로.
  4. 제 3 항에 있어서,
    상기 제 1 임계 전압은 300 mV와 800 mV 사이에 있는,
    전압 기준 회로.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 2 임계 전압은 200 mV와 700 mV 사이에 있는,
    전압 기준 회로.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 부하는 저항성인,
    전압 기준 회로.
  7. 제 6 항에 있어서,
    상기 부하는 가변 저항기인,
    전압 기준 회로.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 전류 미러는 제 1 미러 트랜지스터 및 제 2 미러 트랜지스터를 포함하여 그것들의 개별 게이트 단자들이 공유된 게이트 전압에 연결되도록 배열된,
    전압 기준 회로.
  9. 제 10 항에 있어서,
    상기 제 1 미러 트랜지스터는 다이오드-연결된 구성에 있는,
    전압 기준 회로.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 2 미러 트랜지스터는 공통 소스 구성에 있는,
    전압 기준 회로.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 미러 트랜지스터는 제 1 폭을 갖고 상기 제 2 미러 트랜지스터는 제 2 폭을 갖고, 상기 제 1 및 제 2 폭들은 상이한,
    전압 기준 회로.
  12. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 폭들은 동일한,
    전압 기준 회로.
KR1020177035592A 2015-05-12 2016-05-11 기준 전압들 KR20180004268A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1508085.6 2015-05-12
GB1508085.6A GB2538258A (en) 2015-05-12 2015-05-12 Reference voltages
PCT/GB2016/051338 WO2016181130A1 (en) 2015-05-12 2016-05-11 Reference voltages

Publications (1)

Publication Number Publication Date
KR20180004268A true KR20180004268A (ko) 2018-01-10

Family

ID=53489487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177035592A KR20180004268A (ko) 2015-05-12 2016-05-11 기준 전압들

Country Status (8)

Country Link
US (1) US20180143659A1 (ko)
EP (1) EP3295273A1 (ko)
JP (1) JP2018514877A (ko)
KR (1) KR20180004268A (ko)
CN (1) CN107624172A (ko)
GB (1) GB2538258A (ko)
TW (1) TW201643591A (ko)
WO (1) WO2016181130A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107664711B (zh) * 2017-09-01 2019-12-13 新茂国际科技股份有限公司 掉电侦测器
US10991426B2 (en) 2019-01-25 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device current limiter
DE102019132067A1 (de) 2019-01-25 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strombegrenzer für speichervorrichtung
IT202000001630A1 (it) * 2020-01-28 2021-07-28 St Microelectronics Srl Circuito di generazione della tensione di bit line per un dispositivo di memoria non volatile e relativo metodo
CN114690842A (zh) * 2020-12-29 2022-07-01 圣邦微电子（北京）股份有限公司 一种用于偏置双极型晶体管的电流源电路
CN113504405A (zh) * 2021-06-22 2021-10-15 瀚昕微电子(无锡)有限公司 电压波动检测电路
US11614763B1 (en) * 2022-01-04 2023-03-28 Qualcomm Incorporated Reference voltage generator based on threshold voltage difference of field effect transistors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955874A (en) * 1994-06-23 1999-09-21 Advanced Micro Devices, Inc. Supply voltage-independent reference voltage circuit
JP2002270768A (ja) * 2001-03-08 2002-09-20 Nec Corp Ｃｍｏｓ基準電圧回路
WO2009014155A1 (en) * 2007-07-25 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
TWI335496B (en) * 2007-08-22 2011-01-01 Faraday Tech Corp Bandgap reference circuit
US7777475B2 (en) * 2008-01-29 2010-08-17 International Business Machines Corporation Power supply insensitive PTAT voltage generator
US7560979B1 (en) * 2008-02-18 2009-07-14 Mediatek Inc. Reference voltage devices and methods thereof
JP5242367B2 (ja) * 2008-12-24 2013-07-24 セイコーインスツル株式会社 基準電圧回路
US8878511B2 (en) * 2010-02-04 2014-11-04 Semiconductor Components Industries, Llc Current-mode programmable reference circuits and methods therefor

Also Published As

Publication number Publication date
JP2018514877A (ja) 2018-06-07
WO2016181130A1 (en) 2016-11-17
TW201643591A (zh) 2016-12-16
EP3295273A1 (en) 2018-03-21
GB2538258A (en) 2016-11-16
GB201508085D0 (en) 2015-06-24
CN107624172A (zh) 2018-01-23
US20180143659A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
KR20180004268A (ko) 기준 전압들
CN108351662B (zh) 具有曲率补偿的带隙参考电路
US9319013B2 (en) Operational amplifier input offset correction with transistor threshold voltage adjustment
US20160252923A1 (en) Bandgap reference circuit
US8067975B2 (en) MOS resistor with second or higher order compensation
US9853629B2 (en) Oscillator circuit
Gupta et al. BSIM-BULK: Accurate compact model for analog and RF circuit design
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
US20110199069A1 (en) Band Gap Reference Circuit
Biryukov Template modeling of a p-channel MOSFET
KR101352410B1 (ko) 온도 의존성을 무효화하기 위한 방법 및 그 회로
US10359799B2 (en) Bandgap reference voltage generation circuit and bandgap reference voltage generation system
KR101892069B1 (ko) 밴드갭 전압 기준 회로
US4059811A (en) Integrated circuit amplifier
US3675143A (en) All-fet linear voltage amplifier
US10862480B2 (en) Controlled active resistance
CN110568902B (zh) 一种基准电压源电路
US20030111698A1 (en) Current reference apparatus
Babu et al. A floating gate MOSFET based current reference with subtraction technique
US20200218304A1 (en) Butterfly Universal Temperature Profile
US20190033907A1 (en) Butterfly Universal Temperature Profile
Ida et al. MOS Reference Current Source Insensitive to Temperature Variation
US11480988B2 (en) Voltage control device
US20240143012A1 (en) Reference voltage generation within a temperature range
CN115437448B (zh) 电流源电路、基准电压电路及芯片