JP2018514877A - 基準電圧 - Google Patents
基準電圧 Download PDFInfo
- Publication number
- JP2018514877A JP2018514877A JP2017557996A JP2017557996A JP2018514877A JP 2018514877 A JP2018514877 A JP 2018514877A JP 2017557996 A JP2017557996 A JP 2017557996A JP 2017557996 A JP2017557996 A JP 2017557996A JP 2018514877 A JP2018514877 A JP 2018514877A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- threshold voltage
- reference circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
電圧基準回路は、電圧制御電流源と、第1閾値電圧を有する第1基準金属酸化膜電界効果トランジスタと、第1閾値電圧とは異なる第2閾値電圧を有する第2基準金属酸化膜電界効果トランジスタと、電流ミラーと、負荷と、を含む。基準電圧を作るために、電圧制御電流源は、第1閾値電圧と第2閾値電圧との間の差異に比例する第1電流を生成するよう構成され、電流ミラーは、負荷を流れる第1電流の縮小版である第2電流を生成するよう構成されている。【選択図】図1
Description
本発明は、特に限定されたものではないが、アナログ・デジタル変換器(以後、ADCと呼ぶ)内における使用に適した基準電圧の生成に関する。基準電圧回路はADC内における重要な構成要素である。なぜなら基準電圧回路により基準値が提供され、正確なデジタル値を割り当てるために、アナログ入力と基準値との比較が行われるためである。
基準電圧は十分な利得誤差性能を達成するために高い絶対精度を有することが必要である。これは、物理的に実装されたときのADCの伝達関数が、設計時の理想的伝達関数と可能な限り厳密に合致すべきであることを意味する。基準電圧に関するさらなる重要な要因は、利得誤差ドリフトに対する温度の効果が小さくなるよう基準電圧が低い温度係数を有することである。
従来の温度安定性を有する電圧基準回路は、通常は、バンドギャップリファレンス回路(絶対零度においてシリコンに関連付けられた1.22eVのバンドギャップを電荷担体(すなわち電子または正孔)が克服するために要求される電圧に近い1.25V出力電圧を発生させるためにバンドギャップリファレンス回路と名付けられている)を提供するよう構成されたバイポーラ接合トランジスタ(BJT)を使用して構築される。係るバンドギャップリファレンス回路は、低い温度依存性を有する出力電圧を生成するために、異なる電流密度で動作する2つのp−n接合間の電圧差を使用して動作する。一方、係るバンドギャップリファレンス回路は通常、シリコンにおいて実装された場合にはかなりの物理的面積が占有される。実装によっては、ADCの利用可能な面積のうちの20%もが電圧基準回路により占められることとなる。
第1の態様によれば、本発明では、
電圧制御電流源と、
第1閾値電圧を有する第1基準MOSFETと、
前記第1閾値電圧とは異なる第2閾値電圧を有する第2基準MOSFETと、
電流ミラーと、
負荷と、
を含み、
基準電圧を作るために、電圧制御電流源は、第1閾値電圧と第2閾値電圧との間の差異に比例する第1電流を生成するよう構成され、電流ミラーは、負荷を流れる第1電流の縮小版である第2電流を生成するよう構成されている、
電圧基準回路が提供される。
電圧制御電流源と、
第1閾値電圧を有する第1基準MOSFETと、
前記第1閾値電圧とは異なる第2閾値電圧を有する第2基準MOSFETと、
電流ミラーと、
負荷と、
を含み、
基準電圧を作るために、電圧制御電流源は、第1閾値電圧と第2閾値電圧との間の差異に比例する第1電流を生成するよう構成され、電流ミラーは、負荷を流れる第1電流の縮小版である第2電流を生成するよう構成されている、
電圧基準回路が提供される。
したがって、本発明が、2つの金属酸化膜電界効果トランジスタ(MOSFET)のそれぞれの閾値電圧間の差異を利用して動作する電圧基準回路を提供することが当業者には明らかであろう。これにより、物理的実装面積要求値を最小化する一方で温度安定的である基準電圧出力が生成される。通常の実装では、本発明は、例えば従来の電圧基準回路を使用した場合に必要となるであろう面積の1/4のみを必要とし得る。電流ミラーは、電圧制御電流源(VCCS)からの差動閾値電圧に依存する出力電流を所望のレベルに縮小させ、その後、特定の負荷に対して、オームの法則にしたがって前記負荷の両端間で電圧降下を生成するために、電流を流すよう作用する。前記電圧降下は、回路から出力される基準電圧として作用する。
当該技術分野で周知の電圧制御電流源を実装する方法は本質的にいくつか存在する。一方、好適な組の実施形態では、電圧制御電流源は演算相互コンダクタンス増幅器である。その動作範囲内で、演算相互コンダクタンス増幅器(OTA:operational transconductance amplifier)は、2つの入力電圧の差異に比例する出力電流を生成する。理想的なOTAでは、差動入力電圧と出力電流との間には線形関係が存在する。これら2つの量に関連する定数係数は増幅器の相互コンダクタンスgmとよばれる。
電圧制御電流源に対する入力は、第1閾値電圧および第2閾値電圧のいずれかが大きくなるよう、構成され得る。なぜならこの回路は前記閾値電圧間の差異を利用して動作するためである。一方、好適な組の実施形態では、前記第1閾値電圧は前記第2閾値電圧よりも大きい。
当業者は、これらのトランジスタに関連付けられた特定の閾値電圧が製造プロセスに応じて変化することを理解するであろう。一方、1組の実施形態では第1閾値電圧は300mV〜800mVの範囲である。重なり合う組の実施形態では、第2閾値電圧は200mV〜700mVの範囲である。
現代の半導体設計ではしばしば、特定用途集積回路(ASIC)設計に対して標準ライブラリアプローチが利用される。係るアプローチでは、標準的な「ビルディングブロック」または「セル」のライブラリが、ASIC内でADCなどの所望の機能を実装するために使用される。閾値電圧トランジスタは、係るライブラリに対する一般的な構成要素であり、通常は、高電圧閾値(HVT)、標準電圧閾値(SVT)、および低電圧閾値(LVT)などの三つ揃いの形で存在する。これらの閾値電圧トランジスタは、設計者が好適であるとみなす、アプリケーションにおいて使用される特定の特徴的な電力消費およびクリティカルタイミングパスを有する。出願者は、これらのトランジスタを利用する利点を理解しているため、1組の実施形態では、第1基準MOSFETは高電圧閾値トランジスタである。他の重なり合う組の実施形態では、第2基準MOSFETは標準電圧閾値トランジスタである。
閾値電圧比較は、前述のHVTまたはSVTトランジスタのいずれかに代わって、LVT、または、超高閾値電圧(VHVT:very high threshold voltage)もしくは極低電圧閾値(eLVT:extremely low voltage threshold)などの他種類の閾値トランジスタを使用しても等しく実施され得る。したがって代替的な組の実施形態では、第1基準MOSFETは標準電圧閾値トランジスタである。さらに代替的な組の実施形態では、第2基準MOSFETは低電圧閾値トランジスタである。
典型的な実装では、eLVTは、200mV〜400mVの範囲の閾値電圧を有し得、LVTは300mV〜500mVの範囲の閾値電圧を有し得、SVTは400mV〜600mVの範囲の閾値電圧を有し得、HVTは500mV〜700mVの範囲の閾値電圧を有し得、VHVTは600mV〜800mVの範囲の閾値電圧を有し得る。
電圧制御電流源からの出力電流が流れる負荷は、任意種類の負荷であり得るが、好適には抵抗性である。好適な組の実施形態では、負荷は可変抵抗器である。可変負荷を提供することにより、基準電圧(すなわち、前記負荷における電圧降下)は、オームの法則にしたがって抵抗を変化させることにより制御が可能となる。好適な組の実施形態では、可変抵抗器はデジタル的に制御され得る。これにより、実行時においてマイクロコントローラまたは任意の他の係る装置による抵抗の微調整が可能となる。その結果、同一回路を使用していくつかの異なる基準電圧を生成することと、前記基準電圧を修正してそれにより温度変動などの外的要因に起因する変動を相殺することと、が可能となる。
本発明に好適ないくつかの電流ミラー構成が当該技術分野で周知である。一方、1組の好適な実施形態では、電流ミラーは第1ミラートランジスタおよび第2ミラートランジスタを含む。好適には、これらのミラートランジスタは、それぞれのゲート端子が共有ゲート電圧に接続されるよう、構成される。係る構成では、第1ミラートランジスタはダイオード接続構成(すなわちゲート端子およびドレイン端子が互いに接続された状態)であり、第2ミラートランジスタは共通ソース構成(すなわちゲート端子が入力として機能し、ドレイン端子が出力として機能する状態)である。これらのトランジスタにおける相違により、第1ミラートランジスタを流れる第1ミラー電流が、特定因数分の1に縮小され、それにより、第1ミラー電流に比例する、第2ミラートランジスタを流れる第2ミラー電流の生成が可能となる。好適な組の実施形態では、第1ミラートランジスタは第1幅を有し、第2ミラートランジスタは第2幅を有する。なお前記第1幅および前記第2幅は異なる。係る実施形態では、前記第1幅と前記第2幅との間の比は、前記第1ミラー電流と前記第2ミラー電流との間の電流比を提供する。他の実施形態では、第1幅および第2幅は同一である。第1ミラートランジスタのドレイン端子は、固定抵抗を介して第1基準MOSFETおよび第2基準MOSFETのいずれかのドレイン端子に接続され得る。それにより固定抵抗の両端間の電圧降下は、固定入力電圧を電圧制御電流源に提供する。
本発明の一実施形態について単に例示として、以下の添付の図面を参照して、ここで説明する。
図1では、本発明に係る電圧基準回路1の回路図が示されている。電圧基準回路1は、演算相互コンダクタンス増幅器として構成された演算増幅器2と、HVTトランジスタ4と、SVTトランジスタ6と、第1電流源トランジスタ8および第2電流源トランジスタ10と、電流ミラートランジスタ12と、固定抵抗14と、デジタル制御入力18を有するデジタル制御可能な可変抵抗16と、を含む。
第1電流源トランジスタ8および第2電流源トランジスタ10はそれぞれHVTトランジスタ4およびSVTトランジスタ6に電流を供給し、次にHVTトランジスタ4およびSVTトランジスタトランジスタ6はそれぞれ入力電圧20および入力電圧22を生成し、入力電圧20および入力電圧22は演算増幅器2に供給される。HVTトランジスタ4およびSVTトランジスタ6は、個々のゲート端子およびドレイン端子が接続され、さらに演算増幅器2の非反転入力および反転入力にそれぞれ接続されるよう、構成される。SVTトランジスタ6の場合、共通のゲート端子およびドレイン端子は固定抵抗14を介して演算増幅器2の反転入力に接続される。
第2電流源トランジスタ10により供給される電流が固定抵抗14を流れると、オームの法則にしたがって固定抵抗14の両端間に電圧降下が生じる。この電圧降下は反転入力22を演算増幅器2に提供する。演算増幅器2からの増幅器出力電圧26が第1電流源トランジスタ8および第2電源流トランジスタ10のゲートに接続されているため、前記トランジスタのチャネル幅は、非反転入力電圧20および反転入力電圧22が収束に向かって駆動されるよう、変化される。HVTトランジスタ4およびSVTトランジスタ6が各トランジスタの物理的差異のために異なる閾値電圧を有するため、電圧20と電圧22との間の差異は、固定抵抗14の両端間における電圧降下を変化させることにより、補償されなければならない。
電流ミラートランジスタ12は、第2電流源トランジスタ10の因数B倍の物理的広さとなる。幅がこのように異なるため、電流ミラートランジスタ12を流れる電流は第2電流源トランジスタ10を流れる電流のB倍の大きさとなる。次に、このより大きいミラー電流が可変抵抗16を流れ、その結果、基準電圧出力24が生じる。
nビットデジタル制御信号18が可変抵抗16に供給され、その結果、抵抗値が所望の値に変化する。この可変抵抗により、基準電圧出力24の実行時微調整が可能となる。
したがって、基準電圧出力24がHVTトランジスタ4とSVTトランジスタ6との間の閾値電圧差に基づくものであることが理解され得る。
ここで、HVTトランジスタ4およびSVTトランジスタ6が弱反転であると仮定する。このことは、各トランジスタのゲート端子およびソース端子間の電位差が前記トランジスタの閾値電圧より小さい(すなわちVGS<Vth)ことを意味する。したがって、これらのトランジスタはそれぞれの閾値下領域内で動作しており、それぞれのドレイン電流は、Solid State Electronic Devices (Streetman Banerjee, page 311)に記載の式1により求められる。
式中、nは、次の式2により求められるように、チャネルの空乏静電容量Cd、界面準位MOS静電容量Cit、および絶縁体静電容量Ciに依存する変数である。
図1における演算相互コンダクタンス増幅器では電圧20および電圧22が等しいことが保証されるため、HVTトランジスタ4のゲート・ソース電圧は、SVTトランジスタ6のゲート・ソース電圧と、固定抵抗14の両端間の電圧降下と、の合計に等しくなければならない(すなわちVGS_HVT=VGS_SVT+VR0)。したがって、VR0として示される抵抗14の両端間の電圧は次の式11により与えられる。
ここで、HVTトランジスタ4およびSVTトランジスタ6の長さが同一であると仮定する。可変抵抗16は固定トランジスタ14における電流の縮小版を見るため、VREFとして示される基準電圧出力24は式15として表される。
図2では、典型的な作動範囲における温度26の関数としての基準電圧24のシミュレーショングラフが示されている。シミュレーションから、対数項が1よりも大きい場合には第2項
が温度とともに増加する一方で、HVTトランジスタ4の閾値電圧とSVTトランジスタ6の閾値電圧との間の差異(すなわち)
が温度とともに減少することが観察され得る。
図2内の軌跡28は、これらの効果のそれぞれが両極端において優勢であり、極小点30の両側で温度が変化するにつれて基準電圧24が増加することを示す。
したがって、電圧基準回路が説明されたことが理解されるであろう。特定の実施形態について詳細に説明してきたが、多数の変形および変更が本発明の範囲内で可能である。
Claims (12)
- 電圧制御電流源と、
第1閾値電圧を有する第1基準金属酸化膜電界効果トランジスタと、
前記第1閾値電圧とは異なる第2閾値電圧を有する第2基準金属酸化膜電界効果トランジスタと、
電流ミラーと、
負荷と、
を含み、
基準電圧を作るために、前記電圧制御電流源は、前記第1閾値電圧と前記第2閾値電圧との間の差異に比例する第1電流を生成するよう構成され、前記電流ミラーは、前記負荷を流れる第1電流の縮小版である第2電流を生成するよう構成されている、
電圧基準回路。 - 前記電圧制御電流源は演算相互コンダクタンス増幅器である、請求項1に記載の電圧基準回路。
- 前記第1閾値電圧は前記第2閾値電圧よりも大きい、請求項1または2に記載の電圧基準回路。
- 前記第1閾値電圧は300mV〜800mVの範囲である、請求項3に記載の電圧基準回路。
- 前記第2閾値電圧は200mV〜700mVの範囲である、請求項3または4に記載の電圧基準回路。
- 前記負荷は抵抗性である、請求項1〜5のうちのいずれか1項に記載の電圧基準回路。
- 前記負荷は可変抵抗である、請求項6に記載の電圧基準回路。
- 前記電流ミラーは、それぞれのゲート端子が共有ゲート電圧に接続されるよう構成された第1ミラートランジスタおよび第2ミラートランジスタを含む、請求項1〜7のうちのいずれか1項に記載の電圧基準回路。
- 前記第1ミラートランジスタはダイオード接続構成である、請求項10に記載の電圧基準回路。
- 前記第2ミラートランジスタは共通ソース構成である、請求項8または9に記載の電圧基準回路。
- 前記第1ミラートランジスタは第1幅を有し、前記第2ミラートランジスタは第2幅を有し、前記第1幅および前記第2幅は異なる、請求項8〜10のうちのいずれか1項に記載の電圧基準回路。
- 前記第1幅および前記第2幅は同一である、請求項8〜10のうちのいずれか1項に記載の電圧基準回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1508085.6 | 2015-05-12 | ||
GB1508085.6A GB2538258A (en) | 2015-05-12 | 2015-05-12 | Reference voltages |
PCT/GB2016/051338 WO2016181130A1 (en) | 2015-05-12 | 2016-05-11 | Reference voltages |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018514877A true JP2018514877A (ja) | 2018-06-07 |
Family
ID=53489487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017557996A Pending JP2018514877A (ja) | 2015-05-12 | 2016-05-11 | 基準電圧 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20180143659A1 (ja) |
EP (1) | EP3295273A1 (ja) |
JP (1) | JP2018514877A (ja) |
KR (1) | KR20180004268A (ja) |
CN (1) | CN107624172A (ja) |
GB (1) | GB2538258A (ja) |
TW (1) | TW201643591A (ja) |
WO (1) | WO2016181130A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107664711B (zh) * | 2017-09-01 | 2019-12-13 | 新茂国际科技股份有限公司 | 掉电侦测器 |
US10991426B2 (en) | 2019-01-25 | 2021-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device current limiter |
DE102019132067A1 (de) | 2019-01-25 | 2020-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strombegrenzer für speichervorrichtung |
IT202000001630A1 (it) * | 2020-01-28 | 2021-07-28 | St Microelectronics Srl | Circuito di generazione della tensione di bit line per un dispositivo di memoria non volatile e relativo metodo |
CN114690842A (zh) * | 2020-12-29 | 2022-07-01 | 圣邦微电子(北京)股份有限公司 | 一种用于偏置双极型晶体管的电流源电路 |
CN113504405A (zh) * | 2021-06-22 | 2021-10-15 | 瀚昕微电子(无锡)有限公司 | 电压波动检测电路 |
US11614763B1 (en) * | 2022-01-04 | 2023-03-28 | Qualcomm Incorporated | Reference voltage generator based on threshold voltage difference of field effect transistors |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5955874A (en) * | 1994-06-23 | 1999-09-21 | Advanced Micro Devices, Inc. | Supply voltage-independent reference voltage circuit |
JP2002270768A (ja) * | 2001-03-08 | 2002-09-20 | Nec Corp | Cmos基準電圧回路 |
WO2009014155A1 (en) * | 2007-07-25 | 2009-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
TWI335496B (en) * | 2007-08-22 | 2011-01-01 | Faraday Tech Corp | Bandgap reference circuit |
US7777475B2 (en) * | 2008-01-29 | 2010-08-17 | International Business Machines Corporation | Power supply insensitive PTAT voltage generator |
US7560979B1 (en) * | 2008-02-18 | 2009-07-14 | Mediatek Inc. | Reference voltage devices and methods thereof |
JP5242367B2 (ja) * | 2008-12-24 | 2013-07-24 | セイコーインスツル株式会社 | 基準電圧回路 |
US8878511B2 (en) * | 2010-02-04 | 2014-11-04 | Semiconductor Components Industries, Llc | Current-mode programmable reference circuits and methods therefor |
-
2015
- 2015-05-12 GB GB1508085.6A patent/GB2538258A/en not_active Withdrawn
-
2016
- 2016-04-29 TW TW105113371A patent/TW201643591A/zh unknown
- 2016-05-11 JP JP2017557996A patent/JP2018514877A/ja active Pending
- 2016-05-11 KR KR1020177035592A patent/KR20180004268A/ko unknown
- 2016-05-11 EP EP16723455.8A patent/EP3295273A1/en not_active Withdrawn
- 2016-05-11 CN CN201680027072.2A patent/CN107624172A/zh active Pending
- 2016-05-11 WO PCT/GB2016/051338 patent/WO2016181130A1/en active Application Filing
- 2016-05-11 US US15/572,952 patent/US20180143659A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2016181130A1 (en) | 2016-11-17 |
TW201643591A (zh) | 2016-12-16 |
EP3295273A1 (en) | 2018-03-21 |
KR20180004268A (ko) | 2018-01-10 |
GB2538258A (en) | 2016-11-16 |
GB201508085D0 (en) | 2015-06-24 |
CN107624172A (zh) | 2018-01-23 |
US20180143659A1 (en) | 2018-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018514877A (ja) | 基準電圧 | |
US7636009B2 (en) | Bias current generating apparatus with adjustable temperature coefficient | |
CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
US11086348B2 (en) | Bandgap reference circuit | |
US9319013B2 (en) | Operational amplifier input offset correction with transistor threshold voltage adjustment | |
JP2006277360A (ja) | 定電流回路、および定電流生成方法 | |
US20160252923A1 (en) | Bandgap reference circuit | |
US8933683B2 (en) | Band gap reference circuit | |
KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
US6693332B2 (en) | Current reference apparatus | |
US3663888A (en) | All-fet linear voltage difference amplifier | |
CN110568902B (zh) | 一种基准电压源电路 | |
US3675143A (en) | All-fet linear voltage amplifier | |
CN108628379B (zh) | 偏压电路 | |
US10509430B2 (en) | Reference circuits | |
US5815028A (en) | Method and apparatus for frequency controlled bias current | |
US11480988B2 (en) | Voltage control device | |
US20240143012A1 (en) | Reference voltage generation within a temperature range | |
TWI818350B (zh) | 類比開關電路及其控制電路與控制方法 | |
CN115437448B (zh) | 电流源电路、基准电压电路及芯片 | |
JPH03139873A (ja) | 温度検出回路 | |
US20230221191A1 (en) | Temperature sensing device and calibration method thereof | |
JP2008235974A (ja) | 定電流制御回路および該回路を備えた半導体集積回路 | |
KR100942275B1 (ko) | 기준 전압 발생기 | |
Tiwari et al. | An overview of the technical development of the current mirror used in analog CMOS circuits |