KR20170137582A - Flat-typed device - Google Patents

Flat-typed device Download PDF

Info

Publication number
KR20170137582A
KR20170137582A KR1020160104374A KR20160104374A KR20170137582A KR 20170137582 A KR20170137582 A KR 20170137582A KR 1020160104374 A KR1020160104374 A KR 1020160104374A KR 20160104374 A KR20160104374 A KR 20160104374A KR 20170137582 A KR20170137582 A KR 20170137582A
Authority
KR
South Korea
Prior art keywords
via hole
electrode
material layer
electrode pattern
functional material
Prior art date
Application number
KR1020160104374A
Other languages
Korean (ko)
Inventor
최광휘
정병선
이승진
조성호
Original Assignee
조인셋 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조인셋 주식회사 filed Critical 조인셋 주식회사
Publication of KR20170137582A publication Critical patent/KR20170137582A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

The present invention provides a flat plate type element having resistance with respect to electrostatic discharge. The flat plate type element has a dielectric ceramic and electrode patterns which are formed each of an upper surface and a lower surface of the dielectric ceramic. An edge of the electrode pattern is inwardly formed from an edge of the dielectric ceramic and has a pull back margin. Also, the flat plate type element has a via hole vertically passing through the dielectric ceramic and each of the electrode patterns.

Description

평판형 소자{Flat-typed device}[0001] Flat-typed device [0002]

본 발명은 평판형 소자에 관한 것으로, 특히 정전기 방전에 대해 높은 내성을 가지는 표면 실장이 가능한 소자에 관련한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planar element, and more particularly to a surface mountable element having high resistance to electrostatic discharge.

평판형 소자는 한 쌍의 전극과 전극 사이에 개재되는 기능성 물질로 구성된다. 기능성 물질로서, 전기 절연의 특징을 가지는 절연체, 전기 축적이 가능한 유전체, 전압 및 전류 또는 온도에 의해 저항이 변화되는 반도체 등이 있을 수 있다.A flat panel device is composed of a pair of electrodes and a functional material interposed between the electrodes. As the functional material, there may be an insulator having a characteristic of electric insulation, a dielectric capable of storing electricity, a semiconductor whose resistance is changed by voltage and current or temperature.

한 예로서, 기능성 물질로 유전체가 사용되는 경우, 평판형 소자는 커패시터(Capacitor)로 사용 가능하며, 이러한 형태의 대표적인 소자로서 MOS 커패시터 (Metal Oxide Silicon Capacitor, 이하 MOS CAP)와 단판형 세라믹 커패시터 (Single Layer Ceramic Capacitor, 이하 SLC) 등이 있다.For example, when a dielectric material is used as a functional material, a flat plate type device can be used as a capacitor. As a representative device of this type, a metal oxide silicon capacitor (hereinafter, referred to as MOS CAP) and a single plate type ceramic capacitor Single Layer Ceramic Capacitor, SLC).

일반적으로 커패시터에 사용되는 유전체는 기본적으로 절연 특성을 구비하며, 응용하고자 하는 회로에 직렬 또는 병렬 연결되어 AC/DC 전압 차단, 전원 노이즈 제거 또는 주파수 필터 등 다양한 목적으로 사용된다. 특히, 상기와 같은 MOS CAP이나 SLC 등은 상부면과 하부면에 각각 전극이 평면으로 구성되어 있어, 일반적인 MLCC 또는 리드 부착형 커패시터와는 다른 전극 구조를 가진다. 따라서, 회로에 적용하고자 하는 경우에는 상부 또는 하부 전극에 전기적으로 접촉되는 연장된 전도체 등이 추가로 요구되기도 한다. Generally, a dielectric used for a capacitor has insulation characteristics basically and is connected to a circuit to be applied in series or parallel to be used for various purposes such as AC / DC voltage cutoff, power supply noise removal, or frequency filter. In particular, the MOS CAP or SLC as described above has electrodes on the upper and lower surfaces in plan view, and has an electrode structure different from that of a general MLCC or lead-attached capacitor. Therefore, in the case of applying to a circuit, an extended conductor or the like which is in electrical contact with the upper or lower electrode may be additionally required.

예를 들어, 반도체 집적 회로 내에서 평판형 소자는 필터 등의 목적으로 사용되고 있으며, 이 경우에는 연장된 전도체로서 얇은 금(Au) 실선이 와이어 본딩되어 적용되고 있다. 한편, 인쇄회로기판에 하부 전극이 고정되고 상부의 접점 연장이 필요한 부위에 사용되는 경우, 전도성 개스킷 또는 핑거 클립 등의 탄성 접촉단자를 평판형 소자의 전극 위에 접합하여 연장된 전도체로서 사용할 수 있다.For example, in a semiconductor integrated circuit, a flat plate type device is used for the purpose of a filter or the like. In this case, a thin gold (Au) solid line is applied as an elongated conductor by wire bonding. On the other hand, when the lower electrode is fixed to the printed circuit board and the upper contact is used at a portion where contact extension is required, an elastic contact terminal such as a conductive gasket or a finger clip may be used as the extended conductor by being bonded onto the electrode of the flat element.

상기와 같은 평판형 소자는 세라믹 유전체를 적용하기 때문에, 고주파 특성 또는 절연 저항 등의 전기적인 특성에서 우수하며, 일정 전압 이상에 대한 내전압을 보유한다는 큰 장점을 가지고 있다. 하지만, 정전기 방전 등과 같은 순간적인 과전압이 유입되는 경우에 대한 기능은 별도로 보유하고 있지 않다. 따라서, 평판형 소자의 상부로 유입되는 정전기 등은 상부 전극으로부터 소자의 외곽 부위를 통해 하부 전극으로 이동하는 방전 경로가 형성되거나 또는 유전체 층의 절연 내력이 약한 경우 유전체 내부를 통해 절연 파괴를 발생시키면서 방전이 나타날 수 있다. Since such a flat plate type device is applied with a ceramic dielectric, it has excellent electrical characteristics such as high frequency characteristics or insulation resistance, and has a great advantage that it holds an withstand voltage for a predetermined voltage or more. However, there is no separate function for the momentary overvoltage such as the electrostatic discharge. Therefore, the static electricity or the like that flows into the upper portion of the flat plate-like element may have a discharge path that moves from the upper electrode to the lower electrode through the outer portion of the element, or may cause dielectric breakdown through the dielectric when the dielectric strength of the dielectric layer is weak Discharge may occur.

평판형 소자의 외곽을 통한 정전기 방전은 평판형 소자 자체와 일정 거리 이상 이격되어 위치한 타 부품 등에는 큰 영향을 미치지 않을 수 있으나, 회로 내의 부품 실장이 밀접하게 구성되는 경우에는 상기와 같은 방전 경로는 적합하지 않을 수 있다.The electrostatic discharge through the outer periphery of the flat plate type device may not have a great influence on the other parts located apart from the flat plate type device itself by a predetermined distance or the like. However, when the component mounting in the circuit is closely formed, It may not be appropriate.

따라서, 본 발명의 목적은 정전기 방전에 대한 내성을 구비한 평판형 소자를 제공하는 것이다.It is therefore an object of the present invention to provide a planar element having resistance to electrostatic discharge.

본 발명의 다른 목적은 구조적으로 간단하고 작은 사이즈를 구비하면서도 충분한 방전 경로를 형성하여, 유입되는 정전기를 신뢰성 있게 제거할 수 있는 평판형 소자를 제공하는 것이다.Another object of the present invention is to provide a flat plate-like element which is structurally simple, has a small size, and forms a sufficient discharge path to reliably remove the static electricity that flows therein.

본 발명의 다른 목적은 유입되는 정전기를 평판형 소자 안쪽으로 유도하도록 하므로써, 방전 경로를 최단 거리로 형성하여 회로 내에서 다른 부품에 이차적인 영향을 미치지 않도록 하는데 있다.Another object of the present invention is to induce the introduced static electricity to the inside of the flat plate type device so that the discharge path is formed at the shortest distance so as not to have a secondary influence on other parts in the circuit.

본 발명의 일 측면에 의하면, 기능성 물질층, 상기 물질층의 상부면과 하부면에 각각 형성되는 전극패턴을 구비하고, 상기 전극패턴의 가장자리는 상기 기능성 물질층의 가장자리로부터 안쪽으로 들어와 형성되어 풀백 마진(pull back margin)을 가지며, 상기 기능성 물질층과 상기 각 전극패턴을 상하 관통하는 비어 홀을 구비하는 것을 특징으로 하는 평판형 소자이 제공된다.According to an aspect of the present invention, there is provided a semiconductor device, comprising: a functional material layer; and electrode patterns formed on upper and lower surfaces of the material layer, the edge of the electrode pattern being formed inwardly from an edge of the functional material layer, And a via hole penetrating the functional material layer and each of the electrode patterns through the top and bottom.

바람직하게, 상기 비어 홀의 양쪽 입구의 가장자리에서 상기 각 전극패턴은 상기 비어 홀의 안쪽으로 구부러져 전극 팁(tip)이 연장 형성된다.Preferably, each of the electrode patterns is bent inward of the via hole at the edges of the respective openings of the via hole to extend an electrode tip.

바람직하게, 상기 전극 팁 사이의 거리는 상기 기능성 물질층의 두께와 같거나 이보다 작게 형성될 수 있으며, 더욱 바람직하게, 상기 전극 팁 사이의 거리는 상기 기능성 물질층의 두께의 95% 이하로 형성될 수 있다.Preferably, the distance between the electrode tips may be less than or equal to the thickness of the functional material layer, and more preferably, the distance between the electrode tips may be less than 95% of the thickness of the functional material layer .

바람직하게, 상기 비어 홀의 형상은 상부면의 직경이 하부면의 직경보다 크게 형성되어 수직 단면이 호퍼 형상이며, 상기 전극 팁은 각각 경사면에 형성된다.Preferably, the shape of the via hole is formed such that the diameter of the upper surface is larger than the diameter of the lower surface, and the vertical cross section is a hopper shape, and the electrode tips are formed on the inclined surfaces, respectively.

바람직하게, 중앙에 관통구멍을 갖는 판 형상의 내부 전극이 상기 기능성 물질층의 내부에 형성되고, 상기 내부 전극의 관통구멍의 가장자리는 상기 비어 홀의 벽면으로 노출되어 상기 각 전극 팁에 전기적으로 연결된다.Preferably, a plate-shaped internal electrode having a through hole at the center is formed in the functional material layer, and an edge of the through hole of the internal electrode is exposed to the wall surface of the via hole and is electrically connected to the electrode tips .

바람직하게, 상기 비어 홀의 양쪽 입구의 가장자리에서 상기 각 전극패턴은 상기 비어 홀의 안쪽으로 유입되어 상기 비어 홀을 막도록 구성된다.Preferably, each of the electrode patterns at an edge of each of the openings of the via hole flows into the via hole to close the via hole.

바람직하게, 상기 기능성 물질층은 유전체로 구성되고, 상기 유전체는 세라믹 소재, 세라믹/폴리머 복합소재 또는 폴리머 소재일 수 있다.Preferably, the functional material layer is composed of a dielectric material, and the dielectric material may be a ceramic material, a ceramic / polymer composite material, or a polymer material.

바람직하게, 상기 비어 홀은 적어도 둘 이상이 서로 이격되어 형성될 수 있다.Preferably, at least two of the via holes are spaced apart from each other.

바람직하게, 상기 비어 홀의 일부에서 직경을 크게 하여 확장부가 형성될 수 있다.Preferably, the enlarged portion may be formed at a portion of the via hole.

바람직하게, 상기 비어 홀에 수평으로 연장되는 오프셋부를 형성하여 상기 비어 홀의 상부 입구와 하부 입구가 수직방향에서 같은 선상에 위치하지 않도록 할 수 있다.Preferably, offset portions extending horizontally in the via holes are formed so that the upper and lower inlets of the via holes are not located on the same line in the vertical direction.

바람직하게, 상부면 전극패턴의 가장자리에서 일정 폭 부분은 코팅층으로 덮일 수 있다.Preferably, the constant width portion at the edge of the top surface electrode pattern may be covered with a coating layer.

바람직하게, 상기 기능성 물질층의 노출부분과 상기 상부면 전극패턴의 가장자리에서 일정 폭 부분은 코팅층으로 덮일 수 있다.Preferably, the exposed portion of the functional material layer and the constant width portion at the edge of the top surface electrode pattern may be covered with a coating layer.

바람직하게, 상기 노출부분은 상기 기능성 물질층의 상면과 측면 및 하면을 포함할 수 있다.Preferably, the exposed portion may include an upper surface, a side surface, and a lower surface of the functional material layer.

바람직하게, 상기 코팅층은 절연체 글래스 페이스트로 디핑하고 열처리하여 형성할 수 있다.Preferably, the coating layer can be formed by dipping into an insulator glass paste and heat treating the coating layer.

본 발명의 다른 측면에 의하면, 기능성 물질층, 상기 기능성 물질층의 상부면과 하부면에 각각 형성되는 전극패턴을 구비하는 평판형 소자; 및 상기 평판형 소자의 상부면 전극패턴에 전기적으로 접합된 전기전도성 탄성부재를 포함하며, 상기 전극패턴의 가장자리는 상기 기능성 물질층의 가장자리로부터 안쪽으로 들어와 형성되어 풀백 마진(pull back margin)을 가지며, 상기 기능성 물질층과 상기 각 전극패턴을 상하 관통하는 비어 홀을 구비하는 것을 특징으로 하는 복합 필터가 제공된다.According to another aspect of the present invention, there is provided a semiconductor device comprising: a functional material layer; a planar element having electrode patterns formed on upper and lower surfaces of the functional material layer; And an electrically conductive elastic member electrically connected to the upper surface electrode pattern of the flat plate type element, wherein an edge of the electrode pattern is formed inwardly from an edge of the functional material layer and has a pull back margin And a via hole penetrating the functional material layer and the electrode patterns.

상기한 구조에 의하면, 평판형 소자 자체의 고유 기능 구현과 더불어 정전기 방전에 대한 높은 내성 기능을 부여할 수 있다.According to the above-described structure, it is possible to impart a high resistance function against electrostatic discharge in addition to realizing a unique function of the flat plate type device itself.

또한, 정전기 방전 경로를 평판형 소자의 안쪽으로 형성하도록 할 수 있어, 인접한 다른 부품으로 정전기 방전 경로가 이탈하는 문제를 미연에 방지할 수 있다.In addition, the electrostatic discharge path can be formed inside the flat plate-like element, and the problem that the electrostatic discharge path deviates from other adjacent parts can be prevented in advance.

또한, 평판형 소자에 형성되는 방전 경로를 따라 전극을 연장하여 정전기 방전이 발생하는 거리를 조정할 수 있어, 정전기 방전이 배출되는 시간을 최소화할 수 있다.In addition, it is possible to extend the electrode along the discharge path formed in the flat plate-like element to adjust the distance for generating the electrostatic discharge, so that the discharge time of the electrostatic discharge can be minimized.

도 1(a)은 본 발명의 일 실시 예에 따른 평판형 소자를 보여주는 사시도이고, 1(b)은 A-A에 따른 단면도이다.
도 2는 평판형 소자가 적용된 일 예를 나타낸다.
도 3은 본 발명의 다른 실시 예에 따른 평판형 소자의 단면도이다.
도 4는 본 발명의 다른 실시 예에 따른 평판형 소자의 단면도이다.
도 5(a)와 5(b)는 각각 본 발명의 다른 실시 예에 따른 평판형 소자의 단면도이다.
도 6(a) 내지 6(c)은 각각 본 발명의 변형 예에 따른 평판형 소자의 단면도이다.
도 7(a)은 본 발명의 다른 실시 예에 따른 평판형 소자를 보여주는 단면도이고, 7(b)은 사시도이다.1 (a) is a perspective view showing a planar type device according to an embodiment of the present invention, and 1 (b) is a sectional view according to AA.
Fig. 2 shows an example in which a flat plate-shaped element is applied.
3 is a cross-sectional view of a planar element according to another embodiment of the present invention.
4 is a cross-sectional view of a planar element according to another embodiment of the present invention.
5 (a) and 5 (b) are sectional views of a planar element according to another embodiment of the present invention, respectively.
6 (a) to 6 (c) are cross-sectional views of a planar element according to a modification of the present invention, respectively.
7 (a) is a cross-sectional view showing a planar element according to another embodiment of the present invention, and FIG. 7 (b) is a perspective view.

본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.It is noted that the technical terms used in the present invention are used only to describe specific embodiments and are not intended to limit the present invention. In addition, the technical terms used in the present invention should be construed in a sense generally understood by a person having ordinary skill in the art to which the present invention belongs, unless otherwise defined in the present invention, Should not be construed as interpreted or interpreted in an excessively reduced sense. In addition, when a technical term used in the present invention is an erroneous technical term that does not accurately express the concept of the present invention, it should be understood that technical terms can be understood by those skilled in the art. In addition, the general terms used in the present invention should be interpreted according to a predefined or prior context, and should not be construed as being excessively reduced.

또한, 본 발명에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 발명에서, '구성된다' 또는 '포함한다' 등의 용어는 발명에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.Furthermore, the singular expressions used in the present invention include plural expressions unless the context clearly dictates otherwise. In the present invention, the terms such as " comprises " or " comprising " and the like should not be construed as encompassing various elements or various steps of the invention, Or may further include additional components or steps.

이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시 예를 상세하게 설명한다.Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1(a)은 본 발명의 일 실시 예에 따른 평판형 소자를 보여주는 사시도이고, 1(b)은 A-A에 따른 단면도이다.FIG. 1 (a) is a perspective view showing a planar element according to an embodiment of the present invention, and FIG. 1 (b) is a sectional view taken along line A-A.

본 발명에 대한 이해를 쉽게 하기 위해, 평판형 소자를 구성하는 기능성 물질로 유전체를 적용한 평판형 커패시터를 일 예로 들며, 유전체로는 세라믹 소재, 세라믹과 폴리머의 복합소재 그리고 폴리머 소재가 있으며, 이 중에서 세라믹을 예로 든다.In order to facilitate understanding of the present invention, a planar capacitor in which a dielectric material is applied as a functional material constituting a planar element is taken as an example. The dielectric material includes a ceramic material, a composite material of ceramic and polymer, and a polymer material. Ceramics, for example.

도 1을 참조하면, 일 실시 예에 따른 평판형 소자(100)는, 유전체 세라믹(110), 유전체 세라믹(110)의 상부면과 하부면에 각각 형성된 전극패턴(120, 130) 및 유전체 세라믹(110)과 전극패턴(120, 130)을 상하 관통하는 비어 홀(112)을 포함한다.1, a planar type device 100 according to an embodiment includes dielectric ceramics 110, electrode patterns 120 and 130 formed on the upper and lower surfaces of the dielectric ceramic 110, And a via hole 112 passing through the electrode patterns 120 and 130.

전극패턴(120, 130)의 가장자리는 유전체 세라믹(110)의 가장자리로부터 안쪽으로 들어와 형성되어 풀백 마진(pull back margin)을 가지며, 비어 홀(112)의 가장자리에서 전극패턴(120, 130)은 비어 홀(112)의 안쪽으로 구부러져 전극 팁(tip, 122, 132)을 연장 형성한다.The edges of the electrode patterns 120 and 130 are formed inwardly from the edge of the dielectric ceramic 110 and have a pullback margin. At the edge of the via hole 112, And bent to the inside of the hole 112 to form the electrode tip tip (122, 132).

전극패턴(120, 130)은 스퍼터링이나 도금 또는 인쇄법 등으로 구성할 수 있으며, 비어 홀(112)은 레이저가공이나 금형 펀칭 가공을 이용하여 형성할 수 있고, 전극 팁(122, 132)은 액상 금속 페이스트를 인쇄하여 형성할 수 있다.The electrode patterns 120 and 130 can be formed by sputtering, plating, or printing. The via holes 112 can be formed by laser processing or die punching. The electrode tips 122 and 132 can be formed by liquid- It can be formed by printing a metal paste.

풀백 마진의 거리는 최소 0.01㎜ 이상으로 형성되도록 하여, 표면 실장이 필요한 경우 상부면 전극패턴(120)과 하부면 전극패턴(130) 사이의 전기적인 쇼트를 방지하도록 할 수 있다.The distance of the full back margin is formed to be at least 0.01 mm or more so that electrical shorting between the top surface electrode pattern 120 and the bottom surface electrode pattern 130 can be prevented when surface mounting is required.

이러한 구조에 의하면, 유전체 세라믹(110)은 한 쌍의 전극패턴(120, 130) 사이에 개재되어 형성되므로, 하나의 독립적인 평판형 소자(100)를 구성한다. According to this structure, since the dielectric ceramic 110 is interposed between the pair of electrode patterns 120 and 130, it constitutes one independent plate-like element 100.

또한, 비어 홀(112)의 안쪽으로 연장된 전극 팁(122, 132)은 비어 홀(112)을 이격 공간으로 하여 수직으로 대면하는 구조를 가진다. The electrode tips 122 and 132 extended to the inside of the via hole 112 have a structure in which the via hole 112 faces vertically with a spacing space.

평판형 소자(100)의 상부면 전극패턴(120)을 통해 정전기가 유입되는 경우, 정전기는 상부면 전극패턴(120)의 전극 팁(122)으로부터 하부면 전극패턴(130)의 전극 팁(132)으로 전달되며 빛 에너지로 소멸되며, 이때 비어 홀(112)은 일종의 방전 경로를 제공하게 된다.The static electricity flows from the electrode tip 122 of the upper surface electrode pattern 120 to the electrode tip 132 of the lower surface electrode pattern 130 And is destroyed by the light energy. At this time, the via hole 112 provides a kind of discharge path.

상부면 전극패턴(120)의 전극 팁(122)과 하부면 전극패턴(130)의 전극 팁(132) 사이의 거리는 유전체 세라믹(110)의 두께와 같거나 이보다 작게 형성하는 것이 중요하다. 이는 정전기 방전의 경로를 평판형 소자의 안쪽의 비어 홀 (112)로 유도하기 위한 설계 조건이며, 상부면의 전극 팁(122)과 하부면의 전극 팁(132) 사이의 거리는 유전체 세라믹(110)의 두께의 95% 이하로 형성하는 것이 바람직하다.It is important that the distance between the electrode tip 122 of the upper surface electrode pattern 120 and the electrode tip 132 of the lower surface electrode pattern 130 is equal to or less than the thickness of the dielectric ceramic 110. The distance between the electrode tip 122 on the upper surface and the electrode tip 132 on the lower surface of the dielectric ceramic 110 is a design condition for guiding the path of the electrostatic discharge to the inner via hole 112 of the plate- Of the thickness of the film.

도 2는 평판형 소자가 적용된 복합 필터의 일 예를 나타낸다.Fig. 2 shows an example of a composite filter to which a planar element is applied.

복합 필터(500)는, 평판형 소자(100)와 평판형 소자(100) 위에 솔더 크림(30)에 의해 접합된 전기전도성 탄성부재(20)로 이루어진다.The composite filter 500 is composed of a planar element 100 and an electrically conductive elastic member 20 joined by a solder cream 30 on the planar element 100.

평판형 소자(100)의 하부면 전극패턴(130)은 솔더 크림(30)을 개재하여 인쇄회로기판(10)의 도전패턴(12)에 접착되어 복합 필터(500)가 실장된다.The lower surface electrode pattern 130 of the flat plate type element 100 is bonded to the conductive pattern 12 of the printed circuit board 10 via the solder cream 30 and the composite filter 500 is mounted.

탄성부재(20)는 상부에 위치하는 전기전도성 대상물의 가압에 의해 눌려 탄성을 제공하는데, 이 실시 예와 같이, 탄성 코어와 이를 감싸 형성된 금속층이나 전기전도성 폴리머 코팅층으로 구성되는 탄성부재 이외에, 발포체와 고무 튜브를 포함하는 탄성 코어와 이를 감싸 접착된 전기전도성 천으로 구성되는 탄성부재, 금속 판 스프링이나 금속 코일 스프링, 또는 전기전도성 탄성고무일 수 있다.The elastic member 20 is pressed by the pressing of the electrically conductive object located at the upper part to provide elasticity. In this embodiment, in addition to the elastic member composed of the elastic core and the metal layer or the electroconductive polymer coating layer formed by wrapping the elastic core, An elastic member composed of an elastic core including a rubber tube and an electrically conductive cloth wrapped around it, a metal plate spring or a metal coil spring, or an electrically conductive elastic rubber.

복합 필터(500)에서 탄성부재(20)는 평판형 소자(100)의 상부면 전극패턴(120)을 연장한 것으로 해석할 수 있으며, 평판형 소자(100)는 절연체로서 전기의 유입을 막는 것은 물론 일정 주파수 대역에서의 신호에 대해 필터링하는 등의 기능을 구현할 수 있다. 이러한 응용 환경에서, 탄성부재(20)를 통해 정전기가 유입되는 경우, 정전기는 평판형 소자(100)의 비어 홀(112)을 통해 상부면 전극패턴(120)으로부터 하부면 전극패턴(130)으로 방전하게 되면서 빛 에너지로 변환되어 소멸하게 된다.In the composite filter 500, the elastic member 20 can be interpreted as an extension of the upper surface electrode pattern 120 of the planar element 100, and the planar element 100 is an insulator, Of course, it is possible to implement functions such as filtering on signals in a certain frequency band. In this application environment, when static electricity flows through the elastic member 20, the static electricity flows from the upper surface electrode pattern 120 to the lower surface electrode pattern 130 through the via hole 112 of the planar element 100 As it discharges, it is converted into light energy and it is annihilated.

한편, 평판형 소자(100)의 상부면 전극패턴(120)에 탄성부재(20)를 접합하거나, 평판형 소자(100)의 하부면 전극패턴(130)을 인쇄회로기판(10)에 전기적으로 접합하는 경우, 솔더 또는 전도성 에폭시를 도포하는 패턴이 비어 홀(112)을 덮지 않도록 디자인할 수 있다.The elastic member 20 may be bonded to the upper surface electrode pattern 120 of the planar element 100 or the lower surface electrode pattern 130 of the planar element 100 may be electrically connected to the printed circuit board 10 When bonding, it is possible to design so that the pattern for applying the solder or the conductive epoxy does not cover the via hole 112.

가령, 탄성부재(20)의 하면에서 폴리머 필름과 금속층의 양단이 일정 간격으로 이격되어 비어 홀(112)의 입구가 일정 간격에 위치하도록 하거나, 솔더(30)의 랜드 패턴이 평판형 소자(100)의 비어 홀(112)에 대향하는 부분에는 형성되지 않도록 설계함으로써 비어 홀(112)을 덮지 않도록 할 수 있다.For example, both ends of the polymer film and the metal layer are spaced apart from each other by a predetermined distance at the lower surface of the elastic member 20 so that the openings of the via holes 112 are positioned at regular intervals, The via hole 112 may be formed so as not to be formed in a portion opposed to the via hole 112, thereby preventing the via hole 112 from being covered.

도 3은 본 발명의 다른 실시 예에 따른 평판형 소자의 단면도이다.3 is a cross-sectional view of a planar element according to another embodiment of the present invention.

이 실시 예에 의하면, 유전체 세라믹(210)에 형성되는 비어 홀(212)의 형상이 도 1의 실시 예와는 상이하다.According to this embodiment, the shape of the via hole 212 formed in the dielectric ceramic 210 is different from the embodiment of FIG.

구체적으로, 도 3을 참조하면, 비어 홀(212)의 형상은 상부면의 직경이 하부면의 직경보다 크게 형성되어 수직 단면이 호퍼 형상이며, 전극 팁(222, 232)은 각각 경사면에 존재하게 된다.3, the shape of the via hole 212 is formed such that the diameter of the upper surface is larger than the diameter of the lower surface so that the vertical cross section is a hopper shape, and the electrode tips 222 and 232 are present on the inclined surface do.

이 실시 예와 같이, 비어 홀의 형상은 제조 공법 등에 의해 다양하게 구성될 수 있으며, 부가적인 목적 등에 적합하도록 선택적으로 적용 가능하다.As in this embodiment, the shape of the via hole may be variously formed by a manufacturing method or the like, and may be selectively applied to meet additional purposes or the like.

도 4는 본 발명의 다른 실시 예에 따른 평판형 소자의 단면도이다.4 is a cross-sectional view of a planar element according to another embodiment of the present invention.

유전체 세라믹(310) 내부에는 내부 전극(420, 430)이 형성되어 있으며, 내측에 비어 홀(312)의 직경과 동일한 직경을 갖는 관통구멍(423, 433)이 형성된 원판 형상인데, 원판 형상에 한정되지 않는다.The inner electrodes 420 and 430 are formed in the dielectric ceramic 310 and the through holes 423 and 433 having the same diameter as the diameter of the via hole 312 are formed on the inner side. It does not.

또한, 내부전극(420, 430)은 평판형 소자의 정전용량 또는 기타 전기적인 특성에 따라 다양한 크기와 형상으로 구성될 수 있다.In addition, the internal electrodes 420 and 430 may be formed in various sizes and shapes according to the electrostatic capacity or other electrical characteristics of the planar type device.

내부 전극(420, 430)의 관통구멍(423, 433)의 가장자리는 비어 홀(312)의 벽면으로 노출되도록 내부 전극(420, 430)이 유전체 세라믹(310) 내부에 형성됨으로써 내부 전극(420, 430)은 상부면 전극패턴(320)의 전극 팁(322)과 하부면 전극패턴(330)의 전극 팁(332)에 전기적으로 연결된다.The internal electrodes 420 and 430 are formed in the dielectric ceramic 310 so that the edges of the through holes 423 and 433 of the internal electrodes 420 and 430 are exposed to the wall surface of the via hole 312, 430 are electrically connected to the electrode tip 322 of the top surface electrode pattern 320 and the electrode tip 332 of the bottom surface electrode pattern 330.

이러한 구조에 의하면, 상부면 전극패턴(320)의 전극 팁(322)과 하부면 전극패턴(330)의 전극 팁(332)과 물리적으로 결합하여 전극 팁(322, 332)의 비어 홀(312) 내에서의 고착 강도를 증가시킬 수 있다.According to this structure, the electrode tip 322 of the upper surface electrode pattern 320 and the electrode tip 332 of the lower surface electrode pattern 330 physically engage with the via hole 312 of the electrode tips 322 and 332, It is possible to increase the strength of the adhesion in the inside.

또한, 내부 전극(420, 430)의 크기나 개수 등을 조정하여 평판형 소자의 용량을 조정할 수 있다는 부가적인 효과도 있다.Further, there is an additional effect that the capacitance of the flat plate-shaped element can be adjusted by adjusting the size and the number of the internal electrodes 420 and 430, and the like.

또한, 비어 홀(312)을 통하여 상하로 대향하는 상부면 전극패턴(320)의 전극 팁(322)과 하부면 전극패턴(330)의 전극 팁(332)에 의해 정전기 방전의 경로가 형성되는 것에 더하여 상부면 전극 팁(322)과 하부면 전극 팁(332)에 전기적으로 연결된 내부 전극(420, 430)에 의해 정전기 방전 경로를 안정적으로 형성할 수 있다.The path of the electrostatic discharge is formed by the electrode tip 322 of the upper surface electrode pattern 320 and the electrode tip 332 of the lower surface electrode pattern 330 which are vertically opposed to each other via the via hole 312 In addition, the electrostatic discharge path can be stably formed by the internal electrodes 420 and 430 electrically connected to the upper surface electrode tip 322 and the lower surface electrode tip 332.

이 실시 예에서는, 상부면 전극패턴(320)의 전극 팁(322)과 하부면 전극패턴(330)의 전극 팁(332)에 각각 연결되는 내부 전극(420, 430)가 하나인 것으로 도시하고 있지만, 이에 한정되지 않고 다수 개의 내부 전극을 형성할 수 있다.Although one internal electrode 420 and one internal electrode 430 are shown connected to the electrode tip 322 of the upper surface electrode pattern 320 and the electrode tip 332 of the lower surface electrode pattern 330 , But a plurality of internal electrodes can be formed.

상기한 것처럼, 복합 기능소자로서 본 발명의 평판형 소자와 평판형 소자 위에 솔더 크림에 의해 접합된 전기전도성 탄성부재로 이루어진 복합 필터를 구성할 수 있다.As described above, a composite filter composed of the planar element of the present invention and the electrically conductive elastic member bonded by the solder cream on the planar element can be constituted as a composite functional element.

이때, 평판형 소자와 탄성부재의 전기적 및 기계적 접합은 솔더 크림 및 리플로우 솔더링 등의 방식이 적용될 수 있는데, 평판형 소자의 정전기 방전 경로를 제공하는 비어 홀이 오픈된 형태로 존재하기 때문에 솔더링 과정 중 솔더 크림 내에 존재하는 플럭스 등 절연 유기물이 비어 홀 내부로 유입될 수 있다.At this time, the electrical and mechanical bonding between the flat plate type element and the elastic member can be performed by a method such as solder cream and reflow soldering. Since the via hole providing the electrostatic discharge path of the flat plate type device is opened, The insulating organic material such as flux existing in the solder cream may be introduced into the via hole.

그 결과, 플럭스는 정전기 방전을 위한 평판형 소자의 전극 위에 절연 코팅막의 형태로 나타나기 때문에, 정전기 방전 경로가 평판형 소자의 비어 홀이 아닌 측면으로 경로 이탈이 발생할 수 있다.As a result, since the flux appears in the form of an insulating coating film on the electrode of the flat plate-like element for electrostatic discharge, the electrostatic discharge path may deviate to the side of the flat plate-like element other than the via hole.

이를 방지하기 위해서는 플럭스를 제거하는 공정이 추가로 필요하기 때문에 구조적인 접근이 필요하다.In order to prevent this, a structural approach is needed because an additional process is required to remove the flux.

도 5(a)와 5(b)는 각각 본 발명의 다른 실시 예에 따른 평판형 소자의 단면도이다.5 (a) and 5 (b) are sectional views of a planar element according to another embodiment of the present invention, respectively.

이 실시 예에 의하면, 도 5(a)와 같이, 비어 홀(512)의 상부 입구가 전극패턴(520)에 의해 막혀 전극 팁(522)을 구성하고, 도 5(b)와 같이 비어 홀(512)의 양측 입구가 전극패턴(520, 530)에 의해 막혀 전극 팁(522, 532)을 구성한다.5A, the upper entrance of the via hole 512 is blocked by the electrode pattern 520 to form the electrode tip 522, and as shown in FIG. 5B, 512 are clogged by the electrode patterns 520, 530 to constitute the electrode tips 522, 532.

전극 팁(522, 532)은, 가령 액상의 금속 페이스트를 유전체 세라믹(510)의 상부면과 하부면에 인쇄하여 전극패턴(520, 530)을 형성하는 과정에서 일부 페이스트가 비어 홀(512)로 유입되어 형성될 수 있다.The electrode tips 522 and 532 may be formed by printing a paste of liquid metal on the upper and lower surfaces of the dielectric ceramic 510 to form electrode patterns 520 and 530, Can be introduced and formed.

이 실시 예에서, 전극 팁(522, 532)이 전극패턴(520, 530)에 비해 약간 아래로 꺼진 형상이지만, 이에 한정되지 않고 전극패턴(520, 530)과 같은 수평 레벨을 유지하도록 형성될 수 있다.In this embodiment, although the electrode tips 522 and 532 are shaped to be slightly lowered relative to the electrode patterns 520 and 530, the present invention is not limited thereto, and the electrode patterns 520 and 530 may be formed to maintain the same horizontal level as the electrode patterns 520 and 530 have.

이러한 구조에 의하면, 전극 팁(522, 532)이 서로 대면하게 됨으로써 방전 경로가 더욱 안정적으로 형성될 수 있다는 이점이 있다.According to this structure, the electrode tips 522 and 532 face each other, and the discharge path can be formed more stably.

또한, 평판형 소자의 비어 홀(512)이 전극패턴(520)에 의해 막혀 있기 때문에, 복합 소자 구성을 위한 솔더링 공정에 매우 유용하며, 별도의 플럭스 세척 공정 등이 필요하지 않아 공정이 단축되는 효과를 갖는다.In addition, since the via hole 512 of the flat plate-like element is clogged by the electrode pattern 520, it is very useful for a soldering process for a composite device structure, and a separate flux cleaning process is not required, .

도 6(a) 내지 6(c)은 각각 본 발명의 변형 예에 따른 평판형 소자의 단면도이다.6 (a) to 6 (c) are cross-sectional views of a planar element according to a modification of the present invention, respectively.

도 6(a)을 참조하면, 이격된 한 쌍의 비어 홀(612, 164)을 형성하여 정전기 방전 경로를 2개 이상으로 구성할 수 있다.Referring to FIG. 6A, a pair of spaced via holes 612 and 164 may be formed to form two or more electrostatic discharge paths.

이러한 구조에 의하면, 외부에서 유입되는 정전기에 대해 하나의 비어 홀을 형성한 경우와 비교하여 상대적으로 안정된 방전 경로 제공하는 효과를 갖는다.According to this structure, it is possible to provide a relatively stable discharge path as compared with the case where one via hole is formed for the static electricity flowing from the outside.

한편, 도 5에서, 액상의 금속 페이스트를 유전체 세라믹(510)의 상부면과 하부면에 인쇄하여 전극패턴(520, 530)을 형성하는 과정에서 일부 페이스트가 비어 홀(512)로 유입되어 전극 팁(522, 532)이 형성되는데, 페이스트의 흐름이 과도한 때, 상부면 전극패턴(520)과 하부면 전극패턴(530)이 비어 홀(512) 내부에서 서로 연결되어 평판형 소자(500)의 전기적인 쇼트가 발생될 위험이 있다. 5, in the process of forming the electrode patterns 520 and 530 by printing the liquid metal paste on the upper and lower surfaces of the dielectric ceramic 510, some of the paste flows into the via holes 512, The top surface electrode pattern 520 and the bottom surface electrode pattern 530 are connected to each other inside the via hole 512 to form a gap between the top surface electrode pattern 520 and the bottom surface electrode pattern 530, There is a risk that a short circuit will occur.

이러한 현상은 일종의 모세관 효과와 유사하며, 인쇄하는 과정을 통해 페이스트 중에 포함된 유기물 바인더 및 솔벤트와 전도성 입자가 얇은 비어 홀로 빠르게 유입되는 것과 관련된다.This phenomenon is similar to a kind of capillary effect, and involves the rapid flow of organic binder and solvent and conductive particles contained in the paste into a thin via hole during the printing process.

상기와 같은 현상은, 전극 페이스트의 점도 및 인쇄 조건과 연관될 수 있어, 이에 대한 최적 조건으로 경감시킬 수 있지만, 제조 신뢰성을 확보하기 위해서 구조적인 대안이 필요할 수 있다.Such a phenomenon can be related to the viscosity of the electrode paste and the printing conditions and can be reduced to an optimal condition therefor, but a structural alternative may be required to secure manufacturing reliability.

도 6(b)을 참조하면, 비어 홀(712)의 일부에서 직경을 크게 하여 형성된 확장부(712a)를 구비하고 있다.Referring to FIG. 6 (b), a portion of the via hole 712 is provided with an enlarged portion 712a having a larger diameter.

이러한 구조에 의하면, 평판형 소자(700) 내부의 비어 홀(712) 일부에 형성된 확장부(712a)에 의해 모세관 효과를 완화할 수 있다.According to this structure, the capillary effect can be alleviated by the extended portion 712a formed in a part of the via hole 712 in the flat plate-like element 700.

더욱이, 종래 반복적인 정전기 유입에 따른 잦은 방전으로 인해 비어 홀 내부 벽면에 오염물이 퇴적하여 점차 비어 홀 내부의 절연 저항이 감소되면서 평판형 소자 자체의 누설 전류가 상승할 수 있는데, 이 실시 예에 의하면, 상부 전극패턴(720)으로부터 비어 홀(712)로 유입되는 정전기가 비어 홀(712)을 통해 하부 전극패턴(730)으로 유도되어 방전되는 반복적인 과정에서 비어 홀(712) 내부 벽면에 오염물이 퇴적하는데, 확장부(712a)의 내측면에 오염물이 퇴적하기 때문에 방전 내성이 향상되고 수명을 연장하는 효과를 갖는다.Further, due to frequent discharge due to repeated static charge, contaminants accumulate on the inner wall surface of the via hole, and the insulation resistance inside the via hole gradually decreases, so that the leakage current of the flat type device itself can be increased. The static electricity introduced into the via hole 712 from the upper electrode pattern 720 is guided to the lower electrode pattern 730 through the via hole 712 and is discharged to repeatedly discharge contaminants to the inner wall surface of the via hole 712 Since the contaminants accumulate on the inner surface of the expanding portion 712a, the discharge resistance is improved and the lifetime is extended.

도 6(c)을 참조하면, 비어 홀(812)에 수평으로 연장되는 오프셋부(812a)를 형성하여 비어 홀(812)의 상부 입구와 하부 입구가 수직방향에서 같은 선상에 위치하지 않도록 하여 페이스트의 흐름이 과도하더라도 비어 홀(812)을 통한 페이스트의 연결과 이에 의한 전기적인 쇼트 현상을 미연에 방지할 수 있다.6 (c), offset portions 812a extending horizontally in the via holes 812 are formed so that the upper and lower inlets of the via holes 812 are not located on the same line in the vertical direction, The connection of the paste through the via hole 812 and the electrical short circuit due to the connection can be prevented in advance.

이상에서 설명한 것처럼, 본 발명에 의하면, 평판형 소자 자체의 고유 기능 구현과 더불어 높은 정전기 방전 내성 기능을 부여할 수 있다.As described above, according to the present invention, it is possible to provide a high electrostatic discharge immunity function in addition to realizing a unique function of the flat plate type device itself.

또한, 정전기 방전 경로를 평판형 소자의 안쪽으로 형성하도록 할 수 있어, 인접한 다른 부품으로 정전기 방전 경로가 이탈하는 문제를 미연에 방지할 수 있다.In addition, the electrostatic discharge path can be formed inside the flat plate-like element, and the problem that the electrostatic discharge path deviates from other adjacent parts can be prevented in advance.

또한, 평판형 소자에 형성되는 방전 경로를 따라 전극을 연장하여 정전기 방전이 발생하는 거리를 조정할 수 있어, 정전기 방전이 배출되는 시간을 최소화할 수 있다.In addition, it is possible to extend the electrode along the discharge path formed in the flat plate-like element to adjust the distance for generating the electrostatic discharge, so that the discharge time of the electrostatic discharge can be minimized.

본 발명에 따른 평판형 소자는 커패시터 또는 바리스터로 사용되며 솔더링 조건을 만족한다.The planar element according to the present invention is used as a capacitor or a varistor and satisfies soldering conditions.

도 7(a)은 본 발명의 다른 실시 예에 따른 평판형 소자를 보여주는 단면도이고, 7(b)은 사시도이다.7 (a) is a cross-sectional view showing a planar element according to another embodiment of the present invention, and FIG. 7 (b) is a perspective view.

평판형 소자에 형성되는 방전 경로는 내부 방전 경로와 외부 방전 경로를 포함하는데, 상기의 실시 예에서, 내부 방전 저항이 외부 방전 저항보다 작기 때문에 주로 내부 방전 경로를 통한 내부 방전이 발생함으로써 높은 정전기 방전 내성 기능을 구비할 수 있다.The discharge path formed in the flat plate-shaped element includes an internal discharge path and an external discharge path. In the above embodiment, since the internal discharge resistance is smaller than the external discharge resistance, an internal discharge is generated mainly through the internal discharge path, Resistant function can be provided.

여기서, 내부 방전 저항을 줄이는 방법 외에 외부 방전 저항을 크게 하기 위한 방법으로 가령 풀백 마진을 확보하고 있으나, 풀백 마진의 치수상 한계가 있을 수밖에 없다.Here, in addition to the method of reducing the internal discharge resistance, a method of increasing the external discharge resistance, for example, a pullback margin is secured, but there is a limit to the value of the pullback margin.

그런데, 외부 방전 저항은 온도와 습도 및 사용환경에 따라 다양하게 변화하며, 주변에 실장되는 부품에 따라 영향을 받는다.However, the external discharge resistance varies depending on the temperature, humidity, and usage environment, and is influenced by the peripheral components.

이 실시 예에 의하면, 평판형 소자(800)의 유전체 세라믹(810)과 상부면 및 하부면 전극패턴(820, 830)의 가장자리를 덮는 코팅층(850)에 의해 외부 방전 저항을 증가시킬 수 있다.According to this embodiment, the external discharge resistance can be increased by the dielectric ceramic 810 of the planar element 800 and the coating layer 850 covering the edges of the upper and lower surface electrode patterns 820 and 830.

즉, 도 7(a)과 7(b)을 참조하면, 코팅층(850)이 유전체 세라믹(810)의 모든 노출 부분과 상부면 전극패턴(820) 및 하부면 전극패턴(830)의 가장자리에서 일정 폭 부분에 형성되어, 결과적으로 상부면 전극패턴(820)과 하부면 전극패턴(830)만이 외부로 노출되도록 한다.7 (a) and 7 (b), the coating layer 850 is formed on all the exposed portions of the dielectric ceramic 810 and on the edges of the upper surface electrode pattern 820 and the lower surface electrode pattern 830 So that only the upper surface electrode pattern 820 and the lower surface electrode pattern 830 are exposed to the outside.

여기서, 하부면 전극패턴(830) 위에는 솔더링을 고려하여 코팅층(850)이 형성되지 않을 수 있다.Here, the coating layer 850 may not be formed on the lower surface electrode pattern 830 in consideration of soldering.

이러한 구조에 의하면, 코팅층(850)에 의해 외부 방전 거리가 길어짐으로써 외부 방전 저항이 증가하게 됨으로써, 외부 방전 Aout은 일어나기 어렵고 내부 방전 Ain이 더 쉽게 일어나도록 할 수 있다.According to this structure, since the outer discharge resistance is increased by increasing the outer discharge distance by the coating layer 850, the outer discharge Aout is hard to occur and the inner discharge Ain can be more easily generated.

코팅층(850)은, 가령 절연 글래스 페이스트로 디핑한 후 열처리하여 형성할 수 있으며, 이에 한정되지 않는다.The coating layer 850 can be formed by, for example, dipping into an insulating glass paste, followed by heat treatment, but is not limited thereto.

코팅층(850)은 절연층인 것이 바람직하지만, 이에 한정하지 않는다.The coating layer 850 is preferably an insulating layer, but is not limited thereto.

이 실시 예에서는, 평판형 소자(800)의 상면과 측면 및 하면에 형성된 유전체 세라믹(810)의 노출부분에 코팅층(850)이 형성되는 것을 예로 들었지만, 제조 방법에서 효율성이 확보될 수 있으면, 상기한 구조에 한정되지 않고 코팅층(850)이 상부면 전극패턴(820)의 가장자리에서 일정한 폭 부분만 덮도록 형성하여도 동일한 효과를 얻을 수 있다.In this embodiment, the coating layer 850 is formed on the exposed portions of the dielectric ceramic 810 formed on the upper and lower surfaces of the flat plate-like element 800. However, if efficiency can be ensured in the manufacturing method, The same effect can be obtained by forming the coating layer 850 so as to cover only a certain width portion at the edge of the upper surface electrode pattern 820. [

또한, 유전체 세라믹(810)의 상면 노출부분과 하면 노출부분, 상부면 전극패턴(820)의 가장자리에서 일정한 폭 부분을 적절하게 조합하여 코팅층(850)을 형성할 수 있다.In addition, the coating layer 850 can be formed by appropriately combining the upper surface exposed portion of the dielectric ceramic 810, the lower surface exposed portion, and the constant width portion at the edge of the upper surface electrode pattern 820.

전술한 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or essential characteristics thereof. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100: 평판형 소자
110: 유전체 세라믹
112: 비어 홀(via hole)
120, 130: 전극패턴
122, 132: 전극 팁(tip)100: Plate type device
110: dielectric ceramic
112: via hole
120, and 130: electrode pattern
122, 132: electrode tip (tip)

Claims (19)

기능성 물질층, 상기 물질층의 상부면과 하부면에 각각 형성되는 전극패턴을 구비하는 평판형 소자로서,
상기 전극패턴의 가장자리는 상기 기능성 물질층의 가장자리로부터 안쪽으로 들어와 형성되어 풀백 마진(pull back margin)을 가지며,
상기 기능성 물질층과 상기 각 전극패턴을 상하 관통하는 비어 홀을 구비하는 것을 특징으로 하는 평판형 소자.A functional material layer, and an electrode pattern formed on upper and lower surfaces of the material layer, respectively,
The edge of the electrode pattern is formed inwardly from an edge of the functional material layer and has a pull back margin,
And a via hole penetrating the functional material layer and the electrode patterns vertically. 청구항 1에서,
상기 비어 홀의 양쪽 입구의 가장자리에서 상기 각 전극패턴은 상기 비어 홀의 안쪽으로 구부러져 전극 팁(tip)이 연장 형성되는 것을 특징으로 하는 평판형 소자.In claim 1,
Wherein each electrode pattern is bent inside the via hole at an edge of each of the openings of the via hole to extend an electrode tip. 청구항 1에서,
상기 전극 팁 사이의 거리는 상기 기능성 물질층의 두께와 같거나 이보다 작게 형성되는 것을 특징으로 하는 평판형 소자.In claim 1,
Wherein a distance between the electrode tips is equal to or less than a thickness of the functional material layer. 청구항 3에서,
상기 전극 팁 사이의 거리는 상기 기능성 물질층의 두께의 95% 이하로 형성되는 것을 특징으로 하는 평판형 소자.In claim 3,
And the distance between the electrode tips is less than 95% of the thickness of the functional material layer. 청구항 1에서,
상기 비어 홀의 형상은 상부면의 직경이 하부면의 직경보다 크게 형성되어 수직 단면이 호퍼 형상이며, 상기 전극 팁은 각각 경사면에 형성되는 것을 특징으로 하는 평판형 소자.In claim 1,
Wherein the shape of the via hole is formed such that the diameter of the upper surface is larger than the diameter of the lower surface, and the vertical cross section is a hopper shape, and the electrode tip is formed on each of the inclined surfaces. 청구항 1에서,
중앙에 관통구멍을 갖는 판 형상의 내부 전극이 상기 기능성 물질층의 내부에 형성되고,
상기 내부 전극의 관통구멍의 가장자리는 상기 비어 홀의 벽면으로 노출되어 상기 각 전극 팁에 전기적으로 연결되는 것을 특징으로 하는 평판형 소자.In claim 1,
A plate-shaped internal electrode having a through hole at the center is formed inside the functional material layer,
And the edge of the through hole of the internal electrode is exposed to the wall surface of the via hole and is electrically connected to the electrode tips. 청구항 1에서,
상기 비어 홀의 양쪽 입구의 가장자리에서 상기 각 전극패턴은 상기 비어 홀의 안쪽으로 유입되어 상기 비어 홀을 막는 것을 특징으로 하는 평판형 소자.In claim 1,
Wherein each of the electrode patterns at an edge of each of the openings of the via hole flows into the via hole to close the via hole. 청구항 1에서,
상기 기능성 물질층은 유전체로 구성되는 것을 특징으로 하는 평판형 소자.In claim 1,
Wherein the functional material layer is made of a dielectric material. 청구항 8에서,
상기 유전체는 세라믹 소재, 세라믹/폴리머 복합소재 또는 폴리머 소재인 것을 특징으로 하는 평판형 소자.In claim 8,
Wherein the dielectric material is a ceramic material, a ceramic / polymer composite material, or a polymer material. 청구항 1에서,
상기 비어 홀은 적어도 둘 이상이 서로 이격되어 형성되는 것을 특징으로 하는 평판형 소자.In claim 1,
Wherein at least two of the via holes are spaced apart from each other. 청구항 1에서,
상기 비어 홀의 일부에서 직경을 크게 하여 확장부가 형성되는 것을 특징으로 하는 평판형 소자.In claim 1,
And an enlarged portion is formed in a portion of the via hole to enlarge the diameter. 청구항 1에서,
상기 비어 홀에 수평으로 연장되는 오프셋부를 형성하여 상기 비어 홀의 상부 입구와 하부 입구가 수직방향에서 같은 선상에 위치하지 않는 것을 특징으로 하는 평판형 소자.In claim 1,
Wherein an offset portion horizontally extending in the via hole is formed so that the upper inlet and the lower inlet of the via hole are not located on the same line in the vertical direction. 청구항 1에서,
상기 상부면 전극패턴의 가장자리에서 일정 폭 부분은 코팅층으로 덮인 것을 특징으로 하는 평판형 소자.In claim 1,
And a predetermined width portion at an edge of the upper surface electrode pattern is covered with a coating layer. 청구항 1에서,
상기 기능성 물질층의 노출부분과 상기 상부면 전극패턴의 가장자리에서 일정 폭 부분은 코팅층으로 덮인 것을 특징으로 하는 평판형 소자.In claim 1,
Wherein a portion of the exposed portion of the functional material layer and a portion of the edge of the upper surface electrode pattern are covered with a coating layer. 청구항 14에서,
상기 노출부분은 상기 기능성 물질층의 상면과 측면 및 하면을 포함하는 것을 특징으로 하는 평판형 소자.In claim 14,
Wherein the exposed portion includes an upper surface, side surfaces, and a lower surface of the functional material layer. 청구항 13 내지 15 중 어느 한 항에서,
상기 코팅층은 절연체 글래스 페이스트로 디핑하고 열처리하여 형성하는 것을 특징으로 하는 평판형 소자.15. The method according to any one of claims 13 to 15,
Wherein the coating layer is formed by dipping with an insulator glass paste and by heat treatment. 기능성 물질층, 상기 기능성 물질층의 상부면과 하부면에 각각 형성되는 전극패턴을 구비하는 평판형 소자; 및
상기 평판형 소자의 상부면 전극패턴에 전기적으로 접합된 전기전도성 탄성부재를 포함하며,
상기 전극패턴의 가장자리는 상기 기능성 물질층의 가장자리로부터 안쪽으로 들어와 형성되어 풀백 마진(pull back margin)을 가지며,
상기 기능성 물질층과 상기 각 전극패턴을 상하 관통하는 비어 홀을 구비하는 것을 특징으로 하는 복합 필터.A planar element having an electrode pattern formed on an upper surface and a lower surface of the functional material layer, respectively; And
And an electrically conductive elastic member electrically connected to the upper surface electrode pattern of the planar element,
The edge of the electrode pattern is formed inwardly from an edge of the functional material layer and has a pull back margin,
And a via hole vertically passing through the functional material layer and the electrode pattern. 청구항 17에서,
상기 상부면 전극패턴의 가장자리에서 일정 폭 부분은 절연 코팅층으로 덮인 것을 특징으로 하는 평판형 소자.In claim 17,
And a constant width portion at an edge of the upper surface electrode pattern is covered with an insulating coating layer. 청구항 1 또는 17에서,
상기 평판형 소자는 커패시터 또는 바리스터로 사용되며 솔더링 조건을 만족하는 것을 특징으로 하는 평판형 소자.In claim 1 or 17,
Wherein the flat plate-like element is used as a capacitor or a varistor and satisfies soldering conditions.
KR1020160104374A 2016-06-03 2016-08-17 Flat-typed device KR20170137582A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160069352 2016-06-03
KR1020160069352 2016-06-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180009392A Division KR101934580B1 (en) 2018-01-25 2018-01-25 Flat-typed device

Publications (1)

Publication Number Publication Date
KR20170137582A true KR20170137582A (en) 2017-12-13

Family

ID=60944232

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160104374A KR20170137582A (en) 2016-06-03 2016-08-17 Flat-typed device
KR1020160118157A KR20170137586A (en) 2016-06-03 2016-09-13 Flat-typed device

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160118157A KR20170137586A (en) 2016-06-03 2016-09-13 Flat-typed device

Country Status (1)

Country Link
KR (2) KR20170137582A (en)

Also Published As

Publication number Publication date
KR20170137586A (en) 2017-12-13

Similar Documents

Publication Publication Date Title
KR101701022B1 (en) Multi layered ceramic electronic component, manufacturing method thereof and circuit board for mounting the same
US9704651B2 (en) Electronic component
JP3863777B2 (en) Low-capacity multilayer varistor
US10236857B2 (en) Elastic composite filter
US8526162B2 (en) Feedthrough multilayer capacitor
US10594047B2 (en) Functional contactor
KR101229557B1 (en) Electrical multilayer component with reduced parasitic capacitance
US10332680B2 (en) Composite electronic component
KR20190019724A (en) MLCC having attenuation function for vibration energy and composite functional assembly using the same
KR101740825B1 (en) Multilayer capacitor and board having the same
KR102027129B1 (en) Elastic composite filter
KR101934580B1 (en) Flat-typed device
KR20170137582A (en) Flat-typed device
US10999916B2 (en) Functional contactor for an electronic device
KR20140133003A (en) Multilayer ceramic capacitor
KR101813612B1 (en) Flat-typed device
JP5994097B2 (en) Manufacturing method of anti-static parts and anti-static parts
JP5741416B2 (en) Electronic component mounting structure
KR20160026943A (en) Flat typed capacitor
US20160260548A1 (en) Tantalum capacitor
KR102003059B1 (en) Multi Functional Device
KR101677741B1 (en) Capacitor having a tolerance to esd
KR20080077759A (en) Surface mounting device type ceramic disk capacitor
KR101677738B1 (en) Polymer capacitor having a tolerance to esd
KR101600504B1 (en) Flat typed capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment