JP5741416B2 - Electronic component mounting structure - Google Patents

Electronic component mounting structure Download PDF

Info

Publication number
JP5741416B2
JP5741416B2 JP2011269077A JP2011269077A JP5741416B2 JP 5741416 B2 JP5741416 B2 JP 5741416B2 JP 2011269077 A JP2011269077 A JP 2011269077A JP 2011269077 A JP2011269077 A JP 2011269077A JP 5741416 B2 JP5741416 B2 JP 5741416B2
Authority
JP
Japan
Prior art keywords
power supply
jumper chip
chip component
region
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011269077A
Other languages
Japanese (ja)
Other versions
JP2013120894A (en
Inventor
青木　崇
崇 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2011269077A priority Critical patent/JP5741416B2/en
Publication of JP2013120894A publication Critical patent/JP2013120894A/en
Application granted granted Critical
Publication of JP5741416B2 publication Critical patent/JP5741416B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電子部品の実装構造に関する。   The present invention relates to an electronic component mounting structure.

ジャンパーチップ部品として、絶縁物の内部に導電層を埋設するとともに、この絶縁物の外部両端には導電層と電気的に接続された電極を設けたものが知られている（たとえば、特許文献１参照）。特許文献１に記載されたジャンパーチップ部品は、分断された一対の回路配線間を電気的に接続するために用いられる。   A jumper chip component is known in which a conductive layer is embedded in an insulator, and electrodes that are electrically connected to the conductive layer are provided at both external ends of the insulator (for example, Patent Document 1). reference). The jumper chip component described in Patent Document 1 is used to electrically connect a pair of divided circuit wires.

実開平０３−６２４５９号公報Japanese Utility Model Publication No. 03-62459

電子機器では、ノイズ成分の除去などを目的として、電源配線に貫通コンデンサが実装されることがある。電源配線は、貫通コンデンサが実装される領域で分断されている。ところで、所望の特性を実現するために設計当初は必要であると判断されていたものの、静電容量などの特性が改善された貫通コンデンサの開発などに伴い、設計の途中又は最終段階において不要と判断されてしまう貫通コンデンサが存在することがある。この場合、不要な貫通コンデンサを実装しておくことも考えられる。しかしながら、不要な貫通コンデンサが実装されていると、要求以上の静電容量が発生して、必要な信号成分までが除去されてしまう懼れがあり、電子機器の動作が不安定になる場合がある。   In an electronic device, a feedthrough capacitor may be mounted on a power supply wiring for the purpose of removing noise components. The power supply wiring is divided in the region where the feedthrough capacitor is mounted. By the way, although it was judged that it was necessary at the beginning of the design in order to realize the desired characteristics, it was not necessary during the design or at the final stage due to the development of feedthrough capacitors with improved characteristics such as capacitance. There may be feedthrough capacitors that are judged. In this case, it may be possible to mount an unnecessary feedthrough capacitor. However, if an unnecessary feedthrough capacitor is mounted, there is a possibility that a capacitance more than required may be generated and even necessary signal components may be removed, and the operation of the electronic device may become unstable. is there.

一方、不要と判断された貫通コンデンサを実装しないために、電源配線を含む回路配線パターン全体の設計を見直すことも考えられる。この場合、開発期間やコストなどが増加する要因となるため、回路配線のパターン設計を見直すことなく、上記分断された領域で電源配線が電気的に接続される構成の実現が望まれている。そこで、貫通コンデンサに代えて、特許文献１に記載されたようなジャンパーチップ部品を実装することにより、上記分断された領域で電源配線を電気的に接続することが考えられる。しかしながら、この場合には、ジャンパーチップ部品が自己の抵抗により発熱し、ジャンパーチップ部品で発生した熱が貫通コンデンサに伝わり、実装されている他の電子部品の特性に悪影響を及ぼす懼れがある。たとえば、貫通コンデンサに熱が伝わると、静電容量の低下といった悪影響が生じてしまう。   On the other hand, it may be possible to review the design of the entire circuit wiring pattern including the power supply wiring in order not to mount the feedthrough capacitor determined to be unnecessary. In this case, since the development period, cost, and the like increase, it is desired to realize a configuration in which the power supply wiring is electrically connected in the divided region without reviewing the circuit wiring pattern design. In view of this, it is conceivable that the power supply wiring is electrically connected in the divided region by mounting a jumper chip component as described in Patent Document 1 instead of the feedthrough capacitor. However, in this case, the jumper chip component generates heat due to its own resistance, and the heat generated in the jumper chip component is transmitted to the feedthrough capacitor, which may adversely affect the characteristics of other mounted electronic components. For example, when heat is transmitted to the feedthrough capacitor, an adverse effect such as a decrease in capacitance occurs.

本発明は、このような課題を解決するためになされたものであり、貫通コンデンサを実装しない場合でも、分断された領域で電源配線を簡単且つ低コストで電気的に接続することができると共に、ジャンパーチップ部品の発熱により悪影響が生じるのを抑制することが可能な電子部品の実装構造を提供することを目的とする。   The present invention has been made to solve such a problem, and even when a feedthrough capacitor is not mounted, the power supply wiring can be electrically connected easily and at low cost in the divided region, It is an object of the present invention to provide an electronic component mounting structure capable of suppressing adverse effects caused by heat generated by jumper chip components.

本発明に係る電子部品の実装構造は、電源に接続され、第一及び第二領域それぞれにおいて分断された電源配線と、第一領域と第二領域とを通過して延びる接地配線と、第一素体と、互いに対向するように第一素体内に配置された信号用内部電極及び接地用内部電極と、第一素体の外表面にそれぞれ配置され、信号用内部電極に接続された信号用端子電極及び接地用内部電極に接続された接地用端子電極と、を有する貫通コンデンサと、第二素体と、第二素体の外表面に配置された第一及び第二端子電極と、第二素体に配置され、第一及び第二端子電極に接続された導体と、を有するジャンパーチップ部品と、を備えており、貫通コンデンサは、信号用端子電極が電源配線に接続されると共に接地用端子電極が接地配線に接続されて第一領域に配置され、ジャンパーチップ部品は、分断された電源配線を電気的に接続するように第一及び第二端子電極が電源配線に接続されて第二領域に配置され、ジャンパーチップ部品の抵抗値は、貫通コンデンサの直流抵抗値以下であることを特徴とする。   A mounting structure for an electronic component according to the present invention includes a power supply wiring connected to a power supply and divided in each of the first and second regions, a ground wiring extending through the first region and the second region, The signal element and the signal internal electrode and the grounding internal electrode disposed in the first element body so as to face each other, and the signal element disposed on the outer surface of the first element element and connected to the signal internal electrode A feedthrough capacitor having a terminal electrode and a grounding terminal electrode connected to the grounding internal electrode, a second element body, first and second terminal electrodes disposed on an outer surface of the second element body, And a jumper chip component having a conductor connected to the first and second terminal electrodes, the feedthrough capacitor is connected to the power supply wiring and grounded. The terminal electrode is connected to the ground wiring and the first area The jumper chip component is disposed in the second region with the first and second terminal electrodes connected to the power supply wiring so as to electrically connect the divided power supply wiring, and the resistance value of the jumper chip component is It is less than the direct current resistance value of the feedthrough capacitor.

本発明では、電源配線が分断された第二領域に上記ジャンパーチップ部品が配置されて、分断された電源配線が電気的に接続される。したがって、設計当初は必要とされていた貫通コンデンサが不要となり、当該貫通コンデンサが実装されない場合でも、分断された第二領域で電源配線を簡単且つ低コストで電気的に接続することができる。また、ジャンパーチップ部品の抵抗値が貫通コンデンサの直流抵抗値以下であるため、ジャンパーチップ部品の発熱が比較的低く抑えられる。したがって、ジャンパーチップ部品で発生した熱が第一領域に配置された貫通コンデンサを含む他の電子部品に到達し難く、たとえ到達したとしても、他の電子部品に悪影響を及ぼすのを抑制できる。   In the present invention, the jumper chip component is arranged in the second region where the power supply wiring is divided, and the divided power supply wiring is electrically connected. Therefore, the feedthrough capacitor that was required at the beginning of the design becomes unnecessary, and even when the feedthrough capacitor is not mounted, the power supply wiring can be electrically connected to the divided second region easily and at low cost. Moreover, since the resistance value of the jumper chip component is equal to or less than the DC resistance value of the feedthrough capacitor, the heat generation of the jumper chip component can be suppressed to a relatively low level. Therefore, it is difficult for the heat generated in the jumper chip component to reach other electronic components including the feedthrough capacitor arranged in the first region, and even if it reaches, it is possible to suppress adverse effects on the other electronic components.

ジャンパーチップ部品は、第二素体内に複数の導体が配置されており、導体の数が、信号用内部電極の数以上であってもよい。この場合、ジャンパーチップ部品の抵抗値を貫通コンデンサの直流抵抗値以下に比較的容易に設定することができる。   In the jumper chip component, a plurality of conductors may be arranged in the second element body, and the number of conductors may be equal to or greater than the number of signal internal electrodes. In this case, the resistance value of the jumper chip component can be set relatively easily below the direct current resistance value of the feedthrough capacitor.

電源配線の経路上において、貫通コンデンサが配置される第一領域は、ジャンパーチップ部品が配置される第二領域よりも電源側に位置していてもよい。この場合、電源配線の経路上において、貫通コンデンサがジャンパーチップ部品よりも電源側に実装されることとなる。したがって、電源から供給される電流の交流成分が貫通コンデンサにより除去され、直流成分がジャンパーチップ部品に流れる。すなわち、電源から供給される電流が貫通コンデンサにより整流されて、ジャンパーチップ部品に供給されるので、ジャンパーチップ部品に高周波電流が流れ込むことによる負荷を抑制することができる。   On the path of the power supply wiring, the first region where the feedthrough capacitor is disposed may be located on the power supply side with respect to the second region where the jumper chip component is disposed. In this case, the feedthrough capacitor is mounted on the power supply side of the jumper chip component on the path of the power supply wiring. Therefore, the AC component of the current supplied from the power source is removed by the feedthrough capacitor, and the DC component flows to the jumper chip component. That is, since the current supplied from the power supply is rectified by the feedthrough capacitor and supplied to the jumper chip component, it is possible to suppress a load caused by the high-frequency current flowing into the jumper chip component.

電源配線が、複数の第一領域において分断されており、第二領域に配置されるジャンパーチップ部品の抵抗値は、複数の第一領域に配置される各貫通コンデンサの直流抵抗値以下であってもよい。この場合、貫通コンデンサが複数実装されている場合でも、ジャンパーチップ部品の発熱を確実に比較的低く抑えることができる。   The power supply wiring is divided in the plurality of first regions, and the resistance value of the jumper chip component disposed in the second region is equal to or less than the direct current resistance value of each feedthrough capacitor disposed in the plurality of first regions. Also good. In this case, even when a plurality of feedthrough capacitors are mounted, it is possible to reliably suppress the heat generation of the jumper chip component relatively low.

本発明によれば、貫通コンデンサを実装しない場合でも、分断された領域で電源配線を簡単且つ低コストで電気的に接続することができると共に、ジャンパーチップ部品の発熱により悪影響が生じるのを抑制することが可能な電子部品の実装構造を提供することができる。   According to the present invention, even when a feedthrough capacitor is not mounted, the power supply wiring can be electrically connected in a divided region easily and at low cost, and an adverse effect caused by the heat generated by the jumper chip component is suppressed. It is possible to provide a mounting structure for electronic components that can be used.

本実施形態に係る貫通コンデンサの斜視図である。It is a perspective view of the feedthrough capacitor concerning this embodiment. 本実施形態に係る貫通コンデンサの断面図である。It is sectional drawing of the feedthrough capacitor which concerns on this embodiment. 本実施形態に係るジャンパーチップ部品の斜視図である。It is a perspective view of the jumper chip component which concerns on this embodiment. 本実施形態に係るジャンパーチップ部品の断面図である。It is sectional drawing of the jumper chip component which concerns on this embodiment. 本実施形態に係る電子部品の実装構造を説明するための図である。It is a figure for demonstrating the mounting structure of the electronic component which concerns on this embodiment. 本実施形態に係る電子部品の実装構造を説明するための斜視図である。It is a perspective view for demonstrating the mounting structure of the electronic component which concerns on this embodiment. 変形例に係る電子部品の実装構造を説明するための図である。It is a figure for demonstrating the mounting structure of the electronic component which concerns on a modification. 変形例に係る電子部品の実装構造を説明するための斜視図である。It is a perspective view for demonstrating the mounting structure of the electronic component which concerns on a modification.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

図１及び図２を参照して、本実施形態に係る貫通コンデンサ１の構成について説明する。図１は、本実施形態に係る貫通コンデンサの斜視図である。図２は、本実施形態に係る貫通コンデンサの断面図である。   With reference to FIG.1 and FIG.2, the structure of the feedthrough capacitor 1 which concerns on this embodiment is demonstrated. FIG. 1 is a perspective view of the feedthrough capacitor according to the present embodiment. FIG. 2 is a cross-sectional view of the feedthrough capacitor according to the present embodiment.

貫通コンデンサ１は、図１及び図２に示されているように、素体２と素体２内に配置された信号用内部電極３及び接地用内部電極４と、素体２の外表面に配置された一対の信号用端子電極３０及び一対の接地用端子電極４０と、を有している。信号用内部電極３は、信号用端子電極３０に接続されている。接地用内部電極４は、接地用端子電極４０に接続されている。   As shown in FIGS. 1 and 2, the feedthrough capacitor 1 is formed on the outer surface of the element body 2, the signal inner electrode 3 and the grounding inner electrode 4 disposed in the element body 2, and the outer surface of the element body 2. A pair of signal terminal electrodes 30 and a pair of ground terminal electrodes 40 are disposed. The signal internal electrode 3 is connected to the signal terminal electrode 30. The grounding internal electrode 4 is connected to the grounding terminal electrode 40.

素体２は、略直方体状であり、第１及び第２の主面２ａ，２ｂ並びに第１〜第４の側面２ｃ，２ｄ，２ｅ，２ｆを有している。第１及び第２の主面２ａ，２ｂは、互いに対向しており、長方形状を呈している。第１及び第２の側面２ｃ，２ｄは、第１及び第２の主面２ａ，２ｂを連結するように第１及び第２の主面２ａ，２ｂの短辺方向に沿って伸び且つ互いに対向している。第３及び第４の側面２ｅ，２ｆは、第１及び第２の主面２ａ，２ｂを連結するように第１及び第２の主面２ａ，２ｂの長辺方向に沿って伸び且つ互いに対向している。第２の主面２ｂが、他の部品（たとえば、回路基板や電子部品など）に対する実装面となる。   The element body 2 has a substantially rectangular parallelepiped shape, and has first and second main surfaces 2a and 2b and first to fourth side surfaces 2c, 2d, 2e and 2f. The first and second main surfaces 2a and 2b are opposed to each other and have a rectangular shape. The first and second side surfaces 2c and 2d extend along the short side direction of the first and second main surfaces 2a and 2b so as to connect the first and second main surfaces 2a and 2b and face each other. doing. The third and fourth side surfaces 2e and 2f extend along the long side direction of the first and second main surfaces 2a and 2b so as to connect the first and second main surfaces 2a and 2b and face each other. doing. The second main surface 2b is a mounting surface for other components (for example, a circuit board or an electronic component).

素体２は、図２に示されるように、複数の誘電体層５が積層されて形成されている。誘電体層５はたとえば誘電体セラミック（ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、又は（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際の貫通コンデンサ１では、各誘電体層５は、互いの間の境界が視認できない程度に一体化されている。 As shown in FIG. 2, the element body 2 is formed by laminating a plurality of dielectric layers 5. The dielectric layer 5 is composed of a sintered body of a ceramic green sheet containing a dielectric ceramic (dielectric ceramic such as BaTiO 3 series, Ba (Ti, Zr) O 3 series, or (Ba, Ca) TiO 3 series), for example. Is done. In the actual feedthrough capacitor 1, the dielectric layers 5 are integrated so that the boundary between them cannot be visually recognized.

信号用端子電極３０は、素体２において、第１及び第２の側面２ｃ，２ｄを覆うようにそれぞれ形成され、素体２の長手方向で互いに対向している。接地用端子電極４０は、素体２において、第３及び第４の側面２ｅ，２ｆの略中央部分にそれぞれ形成され、素体２の短手方向で互いに対向している。信号用端子電極３０と接地用端子電極４０とは、素体２の外表面上において、互いに電気的に絶縁されている。信号用端子電極３０と接地用端子電極４０とは、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体２の外表面に付与し、焼き付けることによって形成される。必要に応じて、形成された信号用端子電極３０と接地用端子電極４０との上にめっき層が形成されることもある。   The signal terminal electrode 30 is formed so as to cover the first and second side surfaces 2 c and 2 d in the element body 2, and is opposed to each other in the longitudinal direction of the element body 2. The grounding terminal electrode 40 is formed at substantially the center part of the third and fourth side faces 2e and 2f in the element body 2, and is opposed to each other in the lateral direction of the element body 2. The signal terminal electrode 30 and the ground terminal electrode 40 are electrically insulated from each other on the outer surface of the element body 2. The signal terminal electrode 30 and the ground terminal electrode 40 are formed, for example, by applying a conductive paste containing conductive metal powder and glass frit to the outer surface of the element body 2 and baking it. If necessary, a plating layer may be formed on the signal terminal electrode 30 and the ground terminal electrode 40 formed.

信号用内部電極３及び接地用内部電極４は、素体２内において、少なくとも１層の誘電体層５を挟むようにして交互に積層されている。貫通コンデンサ１では、信号用内部電極３の積層数を変更することにより、貫通コンデンサ１の直流抵抗値を所望の値に設定することができる。信号用内部電極３及び接地用内部電極４は、積層型の電気素子の内部電極として通常用いられる導電性材料（例えば、卑金属であるＮｉやＣｕなど）からなる。信号用内部電極３及び接地用内部電極４は、上記導電性材料を含む導電性ペーストの焼結体として構成される。   The signal internal electrodes 3 and the ground internal electrodes 4 are alternately stacked in the element body 2 with at least one dielectric layer 5 interposed therebetween. In the feedthrough capacitor 1, the DC resistance value of the feedthrough capacitor 1 can be set to a desired value by changing the number of stacked signal internal electrodes 3. The signal internal electrode 3 and the ground internal electrode 4 are made of a conductive material (for example, Ni or Cu which is a base metal) that is usually used as an internal electrode of a laminated electric element. The signal internal electrode 3 and the ground internal electrode 4 are configured as a sintered body of a conductive paste containing the conductive material.

次に、図３及び図４を参照して、本実施形態に係るジャンパーチップ部品６の構成について説明する。図３は、本実施形態に係るジャンパーチップ部品の斜視図である。図４は、本実施形態に係るジャンパーチップ部品の断面図である。   Next, the configuration of the jumper chip component 6 according to the present embodiment will be described with reference to FIGS. 3 and 4. FIG. 3 is a perspective view of the jumper chip component according to the present embodiment. FIG. 4 is a cross-sectional view of the jumper chip component according to the present embodiment.

ジャンパーチップ部品６は、素体７と、素体７の外表面に配置された複数の端子電極（本実施形態では、一対の端子電極）８と、素体７に配置された内部導体９と、を有している。内部導体９は、その両端において、一対の端子電極８に接続されている。   The jumper chip component 6 includes an element body 7, a plurality of terminal electrodes (in this embodiment, a pair of terminal electrodes) 8 disposed on the outer surface of the element body 7, an internal conductor 9 disposed on the element body 7, ,have. The inner conductor 9 is connected to a pair of terminal electrodes 8 at both ends thereof.

素体７は、略直方体状であり、第１及び第２の主面７ａ，７ｂ並びに第１〜第４の側面７ｃ，７ｄ，７ｅ，７ｆを有している。第１及び第２の主面７ａ，７ｂは、互いに対向しており、長方形状を呈している。第１及び第２の側面７ｃ，７ｄは、第１及び第２の主面７ａ，７ｂを連結するように第１及び第２の主面７ａ，７ｂの短辺方向に沿って伸び且つ互いに対向している。第３及び第４の側面７ｅ，７ｆは、第１及び第２の主面７ａ，７ｂを連結するように第１及び第２の主面７ａ，７ｂの長辺方向に沿って伸び且つ互いに対向している。第２の主面７ｂが、他の部品（たとえば、回路基板や電子部品など）に対する実装面となる。   The element body 7 has a substantially rectangular parallelepiped shape, and has first and second main surfaces 7a and 7b and first to fourth side surfaces 7c, 7d, 7e, and 7f. The first and second main surfaces 7a and 7b are opposed to each other and have a rectangular shape. The first and second side surfaces 7c and 7d extend along the short side direction of the first and second main surfaces 7a and 7b so as to connect the first and second main surfaces 7a and 7b and face each other. doing. The third and fourth side surfaces 7e and 7f extend along the long side direction of the first and second main surfaces 7a and 7b so as to connect the first and second main surfaces 7a and 7b and face each other. doing. The second main surface 7b is a mounting surface for other components (for example, a circuit board or an electronic component).

素体７は、図４に示されるように、複数の絶縁体層１０が積層されて形成されている。絶縁体層１０は、絶縁体（たとえば、非磁性フェライト材料、セラミック材料、ガラス材料、プラスチック（樹脂）材料、又はアルミナ材料など）からなる。   As shown in FIG. 4, the element body 7 is formed by laminating a plurality of insulator layers 10. The insulator layer 10 is made of an insulator (for example, a nonmagnetic ferrite material, a ceramic material, a glass material, a plastic (resin) material, or an alumina material).

端子電極８は、素体７における第１及び第２の側面７ｃ，７ｄを覆うようにそれぞれ形成され、素体７の長手方向で互いに対向している。端子電極８は、端子電極３０，４０と同様に、導電性ペーストを素体７の外表面に付与し、焼き付けることによって形成される。必要に応じて、形成された端子電極８の上にめっき層が形成されることもある。   The terminal electrode 8 is formed so as to cover the first and second side surfaces 7 c and 7 d of the element body 7, and is opposed to each other in the longitudinal direction of the element body 7. Similarly to the terminal electrodes 30 and 40, the terminal electrode 8 is formed by applying a conductive paste to the outer surface of the element body 7 and baking it. If necessary, a plating layer may be formed on the formed terminal electrode 8.

内部導体９は、素体７に複数積層されて配置されている。ジャンパーチップ部品６では、内部導体９の積層数を変更することにより、ジャンパーチップ部品６の抵抗値を所望の値に設定することができる。本実施形態では、内部導体９の積層数は、信号用内部電極３の積層数以上に設定されている。内部導体９は、内部電極３，４と同様に、導電性材料（例えば、卑金属であるＮｉやＣｕなど）からなる。   A plurality of internal conductors 9 are arranged on the element body 7. In the jumper chip component 6, the resistance value of the jumper chip component 6 can be set to a desired value by changing the number of laminated inner conductors 9. In the present embodiment, the number of laminated inner conductors 9 is set to be equal to or greater than the number of laminated signal internal electrodes 3. Similarly to the internal electrodes 3 and 4, the internal conductor 9 is made of a conductive material (for example, Ni or Cu which is a base metal).

続いて、図５及び図６を参照して、上述した構成の貫通コンデンサ１及びジャンパーチップ部品６の実装構造について説明する。図５は、本実施形態に係る貫通コンデンサ及びジャンパーチップ部品の実装構造を説明するための図である。図６は、本実施形態に係る貫通コンデンサ及びジャンパーチップ部品の実装構造を説明するための斜視図である。   Subsequently, a mounting structure of the feedthrough capacitor 1 and the jumper chip component 6 having the above-described configuration will be described with reference to FIGS. 5 and 6. FIG. 5 is a view for explaining the mounting structure of the feedthrough capacitor and the jumper chip component according to the present embodiment. FIG. 6 is a perspective view for explaining the mounting structure of the feedthrough capacitor and the jumper chip component according to the present embodiment.

図５に示されるように、本実施形態に係る実装構造では、電源１２と、負荷（たとえば、ＩＣチップなど）１８と、電源配線１３と、接地配線１６と、が備えられている。電源配線１３は、電源１２と負荷１８とに接続されており、電源１２から電流を負荷１８に供給する配線である。電源配線１３は、第一領域１４及び第二領域１５それぞれにおいて分断されている。接地配線１６は、第一領域１４と第二領域１５とを通過して延びており、接地電位に接続されている。電源１２、負荷１８、電源配線１３、及び接地配線１６は、上述した他の部品（たとえば、回路基板や電子部品など）に配置されている。   As shown in FIG. 5, the mounting structure according to the present embodiment includes a power supply 12, a load (for example, an IC chip) 18, a power supply wiring 13, and a ground wiring 16. The power supply wiring 13 is connected to the power supply 12 and the load 18 and supplies current from the power supply 12 to the load 18. The power supply wiring 13 is divided in each of the first region 14 and the second region 15. The ground wiring 16 extends through the first region 14 and the second region 15 and is connected to the ground potential. The power supply 12, the load 18, the power supply wiring 13, and the ground wiring 16 are arranged on the above-described other components (for example, a circuit board or an electronic component).

本実施形態では、電源配線１３は、２箇所の第一領域１４と１箇所の第二領域１５において分断されている。第二領域１５は、電源配線１３の経路に沿って見て、第一領域１４の間に位置している。すなわち、一つの第一領域１４は、電源配線１３の経路上において、第二領域１５よりも電源１２側に位置している。接地配線１６は、各領域１４，１５を通過して延びることにより、電源配線１３を分断するように延びている。各配線１３，１６は、銅箔などの導電体で構成されている。   In the present embodiment, the power supply wiring 13 is divided into two first regions 14 and one second region 15. The second region 15 is located between the first regions 14 when viewed along the path of the power supply wiring 13. That is, one first region 14 is located closer to the power supply 12 than the second region 15 on the path of the power supply wiring 13. The ground wiring 16 extends so as to divide the power supply wiring 13 by extending through the regions 14 and 15. Each wiring 13 and 16 is comprised with conductors, such as copper foil.

各第一領域１４には、貫通コンデンサ１がそれぞれ配置されている。各貫通コンデンサ１は、第２の主面２ｂが実装面とされて実装されている。具体的には、図６にも示されるように、各貫通コンデンサ１は、信号用端子電極３０が電源配線１３に接続されると共に接地用端子電極４０が接地配線１６に接続されて、対応する第一領域１４に配置されている。信号用端子電極３０と電源配線１３との接続、及び、接地用端子電極４０と接地配線１６との接続は、はんだ付けにより実現される。図６は、図５において破線Ａで囲まれる箇所を拡大して示した分解斜視図である。   In each first region 14, the feedthrough capacitor 1 is arranged. Each feedthrough capacitor 1 is mounted with the second main surface 2b as a mounting surface. Specifically, as shown in FIG. 6, each feedthrough capacitor 1 corresponds to the signal terminal electrode 30 connected to the power supply wiring 13 and the ground terminal electrode 40 connected to the ground wiring 16. Arranged in the first region 14. The connection between the signal terminal electrode 30 and the power supply wiring 13 and the connection between the grounding terminal electrode 40 and the ground wiring 16 are realized by soldering. FIG. 6 is an exploded perspective view showing an enlarged portion surrounded by a broken line A in FIG.

第二領域１５には、設計当初において貫通コンデンサ１が配置されていたが、一つの貫通コンデンサ１が設計の途中又は最終段階において不要とされたため、ジャンパーチップ部品６が配置されている。ジャンパーチップ部品６は、第２の主面７ｂが実装面とされて実装されている。具体的には、図６にも示されるように、ジャンパーチップ部品６は、分断された電源配線１３を電気的に接続するように、各端子電極８が電源配線１３に接続されて第二領域１５に配置されている。ジャンパーチップ部品６は、接地配線１６を跨ぐように配置されており、各端子電極８は接地配線１６に接続されていない。端子電極８と電源配線１３との接続も、はんだ付けにより実現される。   In the second region 15, the feedthrough capacitor 1 is arranged at the beginning of the design. However, since one feedthrough capacitor 1 is not required in the middle of the design or in the final stage, the jumper chip component 6 is arranged. The jumper chip component 6 is mounted with the second main surface 7b as a mounting surface. Specifically, as shown in FIG. 6, the jumper chip component 6 is connected to the power supply wiring 13 so that each of the terminal electrodes 8 is electrically connected to the divided power supply wiring 13. 15 is arranged. The jumper chip component 6 is disposed so as to straddle the ground wiring 16, and each terminal electrode 8 is not connected to the ground wiring 16. Connection between the terminal electrode 8 and the power supply wiring 13 is also realized by soldering.

本実施形態の実装構造では、電源１２と負荷１８との間に、二つの貫通コンデンサ１と一つのジャンパーチップ部品６とが挿入されている。電源配線１３の経路上において、少なくとも一つの貫通コンデンサ１が、ジャンパーチップ部品６よりも電源１２側に位置している。そして、ジャンパーチップ部品６の抵抗値は、各貫通コンデンサ１の直流抵抗値以下に設定されている。   In the mounting structure of the present embodiment, two feedthrough capacitors 1 and one jumper chip component 6 are inserted between the power supply 12 and the load 18. On the path of the power supply wiring 13, at least one feedthrough capacitor 1 is located closer to the power supply 12 than the jumper chip component 6. The resistance value of the jumper chip component 6 is set to be equal to or less than the DC resistance value of each feedthrough capacitor 1.

以上のように、本実施形態では、電源配線１３が分断された第二領域１５に上記ジャンパーチップ部品６が配置されて、分断された電源配線１３が電気的に接続されている。したがって、設計当初は必要とされていた貫通コンデンサ１が不要となり、当該貫通コンデンサ１が実装されない場合でも、分断された第二領域１５で電源配線１３を簡単且つ低コストで電気的に接続することができる。また、ジャンパーチップ部品６の抵抗値が貫通コンデンサ１の直流抵抗値以下であるため、ジャンパーチップ部品６の発熱が比較的低く抑えられる。したがって、ジャンパーチップ部品６で発生した熱が第一領域１４に配置された貫通コンデンサ１を含む他の電子部品に到達し難く、たとえ到達したとしても、他の電子部品に悪影響を及ぼすのを抑制できる。ジャンパーチップ部品６で発生した熱の悪影響が及ぶのをより一層抑制するためには、ジャンパーチップ部品６の抵抗値が貫通コンデンサ１の直流抵抗値未満に設定されていることが好ましい。   As described above, in the present embodiment, the jumper chip component 6 is disposed in the second region 15 where the power supply wiring 13 is divided, and the divided power supply wiring 13 is electrically connected. Therefore, the feedthrough capacitor 1 that was necessary at the beginning of the design is unnecessary, and even when the feedthrough capacitor 1 is not mounted, the power supply wiring 13 can be electrically connected to the divided second region 15 easily and at low cost. Can do. Further, since the resistance value of the jumper chip component 6 is equal to or less than the DC resistance value of the feedthrough capacitor 1, the heat generation of the jumper chip component 6 can be suppressed to be relatively low. Therefore, it is difficult for the heat generated in the jumper chip component 6 to reach other electronic components including the feedthrough capacitor 1 arranged in the first region 14, and even if it reaches, the adverse influence on other electronic components is suppressed. it can. In order to further suppress the adverse effect of the heat generated in the jumper chip component 6, it is preferable that the resistance value of the jumper chip component 6 is set to be less than the DC resistance value of the feedthrough capacitor 1.

本実施形態では、ジャンパーチップ部品６は、素体７内に複数の内部導体９が積層されて配置されており、内部導体９の数（積層数）が、信号用内部電極３の積層数以上に設定されている。これにより、ジャンパーチップ部品６の抵抗値を貫通コンデンサ１の直流抵抗値以下に比較的容易に設定することができる。   In the present embodiment, the jumper chip component 6 has a plurality of internal conductors 9 stacked in an element body 7, and the number of internal conductors 9 (the number of stacked layers) is equal to or greater than the number of stacked signal internal electrodes 3. Is set to Thereby, the resistance value of the jumper chip component 6 can be set relatively easily below the direct current resistance value of the feedthrough capacitor 1.

本実施形態では、電源配線１３の経路上において、貫通コンデンサ１が配置される第一領域１４は、ジャンパーチップ部品６が配置される第二領域１５よりも電源１２側に位置している。すなわち、電源配線１３の経路上において、少なくとも一つの貫通コンデンサ１がジャンパーチップ部品６よりも電源１２側に実装されている。したがって、電源１２から供給される電流の交流成分が貫通コンデンサ１により除去され、直流成分がジャンパーチップ部品６に流れることとなる。この結果、電源１２から供給される電流が貫通コンデンサ１により整流されて、ジャンパーチップ部品６に供給されるので、ジャンパーチップ部品６に高周波電流が流れ込むことによる負荷を抑制することができる。   In the present embodiment, on the path of the power supply wiring 13, the first region 14 where the feedthrough capacitor 1 is disposed is located closer to the power supply 12 than the second region 15 where the jumper chip component 6 is disposed. That is, on the path of the power supply wiring 13, at least one feedthrough capacitor 1 is mounted closer to the power supply 12 than the jumper chip component 6. Therefore, the AC component of the current supplied from the power source 12 is removed by the feedthrough capacitor 1, and the DC component flows to the jumper chip component 6. As a result, the current supplied from the power supply 12 is rectified by the feedthrough capacitor 1 and supplied to the jumper chip component 6, so that a load caused by the high-frequency current flowing into the jumper chip component 6 can be suppressed.

本実施形態では、電源配線１３が、複数の第一領域１４において分断されており、第二領域１５に配置されるジャンパーチップ部品６の抵抗値は、複数の第一領域１４に配置される各貫通コンデンサ１の直流抵抗値以下に設定されている。これにより、貫通コンデンサ１が複数実装されている場合でも、ジャンパーチップ部品６の発熱を確実に比較的低く抑えることができる。   In the present embodiment, the power supply wiring 13 is divided in the plurality of first regions 14, and the resistance value of the jumper chip component 6 disposed in the second region 15 is set in each of the plurality of first regions 14. It is set below the direct current resistance value of the feedthrough capacitor 1. Thereby, even when a plurality of feedthrough capacitors 1 are mounted, the heat generation of the jumper chip component 6 can be reliably suppressed to be relatively low.

続いて、図７及び図８を参照して、本実施形態の変形例に係る貫通コンデンサ１及びジャンパーチップ部品６の実装構造について説明する。図７は、変形例に係る貫通コンデンサ及びジャンパーチップ部品の実装構造を説明するための図である。図８は、変形例に係る貫通コンデンサ及びジャンパーチップ部品の実装構造を説明するための斜視図である。図８は、図７において破線Ｂで囲まれる箇所を拡大して示した分解斜視図である。   Subsequently, a mounting structure of the feedthrough capacitor 1 and the jumper chip component 6 according to a modification of the present embodiment will be described with reference to FIGS. FIG. 7 is a view for explaining a mounting structure of feedthrough capacitors and jumper chip components according to a modification. FIG. 8 is a perspective view for explaining a mounting structure of feedthrough capacitors and jumper chip components according to a modification. FIG. 8 is an exploded perspective view showing an enlarged portion surrounded by a broken line B in FIG.

本変形例では、電源配線１３は、上述した実施形態と同じく、２箇所の第一領域１４と１箇所の第二領域１５において分断されている。第二領域１５は、電源配線１３の経路に沿って見て、２箇所の第一領域１４よりも電源１２側に位置している。すなわち、電源配線１３の経路上において、ジャンパーチップ部品６が二つの貫通コンデンサ１よりも電源１２側に実装されている。   In this modification, the power supply wiring 13 is divided into two first regions 14 and one second region 15 as in the above-described embodiment. The second region 15 is located on the power supply 12 side with respect to the two first regions 14 when viewed along the path of the power supply wiring 13. That is, the jumper chip component 6 is mounted closer to the power supply 12 than the two feedthrough capacitors 1 on the path of the power supply wiring 13.

本変形例においても、電源配線１３が分断された第二領域１５に上記ジャンパーチップ部品６が配置されて、分断された電源配線１３が電気的に接続されているので、第二領域１５に貫通コンデンサ１が実装されない場合でも、分断された第二領域１５で電源配線１３を簡単且つ低コストで電気的に接続することができる。また、ジャンパーチップ部品６で発生した熱が第一領域１４に配置された貫通コンデンサ１を含む他の電子部品に到達し難く、たとえ到達したとしても、他の電子部品に悪影響を及ぼすのを抑制できる。   Also in this modified example, the jumper chip component 6 is arranged in the second region 15 where the power supply wiring 13 is divided, and the divided power supply wiring 13 is electrically connected. Even when the capacitor 1 is not mounted, the power supply wiring 13 can be electrically connected to the divided second region 15 easily and at low cost. Further, it is difficult for the heat generated in the jumper chip component 6 to reach other electronic components including the feedthrough capacitor 1 arranged in the first region 14, and even if it reaches, it is possible to suppress adverse effects on the other electronic components. it can.

なお、上述した実施形態及びその変形例は、本発明に係る実装構造の実施形態を説明したものであり、本発明に係る実装構造は本実施形態及びその変形例に記載したものに限定されるものではない。本発明に係る実装構造は、各請求項に記載した要旨を変更しないように実施形態に係る実装構造を変形し、又は他のものに適用したものであってもよい。   Note that the above-described embodiment and its modification are examples of the mounting structure according to the present invention, and the mounting structure according to the present invention is limited to that described in this embodiment and its modification. It is not a thing. The mounting structure according to the present invention may be modified from the mounting structure according to the embodiment or applied to other things without changing the gist described in each claim.

第一領域１４及び第二領域１５の数及び位置は、すなわち、貫通コンデンサ１及びジャンパーチップ部品６の数及び実装位置は、上述した実施形態及びその変形例に示された数及び位置に限られない。たとえば、第一領域１４及び第二領域１５の数がそれぞれ複数であってもよい。   The numbers and positions of the first regions 14 and the second regions 15, that is, the numbers and positions of the feedthrough capacitors 1 and the jumper chip components 6 are limited to the numbers and positions shown in the above-described embodiment and its modifications. Absent. For example, the number of the first regions 14 and the second regions 15 may be plural.

ジャンパーチップ部品６は、端子電極８に接続された導体として内部導体９を有しているが、これに限られない。ジャンパーチップ部品６は、内部導体９の代わりに、素体７の外表面上に配置された外部導体を有していてもよい。また、貫通コンデンサ１及びジャンパーチップ部品６は、いわゆるアレイ品であってもよい。   The jumper chip component 6 has the internal conductor 9 as a conductor connected to the terminal electrode 8, but is not limited thereto. The jumper chip component 6 may have an outer conductor disposed on the outer surface of the element body 7 instead of the inner conductor 9. Further, the feedthrough capacitor 1 and the jumper chip component 6 may be so-called array products.

１…貫通コンデンサ、２…素体、３…信号用内部電極、４…接地用内部電極、５…誘電体層、６…ジャンパーチップ部品、７…素体、８…端子電極、９…内部導体、１０…絶縁体層、１２…電源、１３…電源配線、１４…第一領域、１５…第二領域、１６…接地配線、３０…信号用端子電極、４０…接地用端子電極。   DESCRIPTION OF SYMBOLS 1 ... Feed-through capacitor, 2 ... Element, 3 ... Signal internal electrode, 4 ... Ground internal electrode, 5 ... Dielectric layer, 6 ... Jumper chip component, 7 ... Element, 8 ... Terminal electrode, 9 ... Internal conductor DESCRIPTION OF SYMBOLS 10 ... Insulator layer, 12 ... Power supply, 13 ... Power supply wiring, 14 ... 1st area | region, 15 ... 2nd area | region, 16 ... Ground wiring, 30 ... Signal terminal electrode, 40 ... Ground terminal electrode.

Claims (4)

電源に接続され、第一及び第二領域それぞれにおいて分断された電源配線と、
前記第一領域と前記第二領域とを通過して延びる接地配線と、
第一素体と、互いに対向するように前記第一素体内に配置された信号用内部電極及び接地用内部電極と、前記第一素体の外表面にそれぞれ配置され、前記信号用内部電極に接続された信号用端子電極及び前記接地用内部電極に接続された接地用端子電極と、を有する貫通コンデンサと、
第二素体と、前記第二素体の外表面に配置された第一及び第二端子電極と、前記第二素体に配置され、前記第一及び第二端子電極に接続された導体と、を有するジャンパーチップ部品と、を備えており、
前記貫通コンデンサは、前記信号用端子電極が前記電源配線に接続されると共に前記接地用端子電極が前記接地配線に接続されて前記第一領域に配置され、
前記ジャンパーチップ部品は、分断された前記電源配線を電気的に接続するように前記第一及び第二端子電極が前記電源配線に接続されて前記第二領域に配置され、
前記ジャンパーチップ部品の抵抗値は、前記貫通コンデンサの直流抵抗値以下であることを特徴とする電子部品の実装構造。 Power supply wiring connected to the power supply and divided in each of the first and second regions;
A ground wiring extending through the first region and the second region;
A first element body, a signal internal electrode and a ground internal electrode disposed in the first element body so as to face each other, and an outer surface of the first element body, respectively, A feedthrough capacitor having a connected signal terminal electrode and a ground terminal electrode connected to the ground internal electrode;
A second element body, first and second terminal electrodes disposed on an outer surface of the second element body, conductors disposed on the second element body and connected to the first and second terminal electrodes; A jumper chip part having
The feedthrough capacitor is disposed in the first region with the signal terminal electrode connected to the power supply wiring and the ground terminal electrode connected to the ground wiring,
The jumper chip component is disposed in the second region with the first and second terminal electrodes connected to the power supply wiring so as to electrically connect the divided power supply wiring.
The electronic component mounting structure, wherein the jumper chip component has a resistance value equal to or less than a DC resistance value of the feedthrough capacitor. 前記ジャンパーチップ部品は、前記第二素体内に複数の前記導体が配置されており、
前記導体の数が、前記信号用内部電極の数以上であることを特徴とする請求項１に記載の電子部品の実装構造。 The jumper chip component has a plurality of the conductors arranged in the second element body,
The electronic component mounting structure according to claim 1, wherein the number of the conductors is equal to or greater than the number of the signal internal electrodes. 前記電源配線の経路上において、前記貫通コンデンサが配置される前記第一領域は、前記ジャンパーチップ部品が配置される前記第二領域よりも電源側に位置していること特徴とする請求項１又は２に記載の電子部品の実装構造。   2. The first region in which the feedthrough capacitor is disposed on a path of the power supply wiring is located on a power source side with respect to the second region in which the jumper chip component is disposed. 2. A mounting structure of the electronic component according to 2. 前記電源配線が、複数の前記第一領域において分断されており、
前記第二領域に配置される前記ジャンパーチップ部品の抵抗値は、複数の前記第一領域に配置される各前記貫通コンデンサの直流抵抗値以下であることを特徴とする請求項１〜３のいずれか一項に記載の電子部品の実装構造。 The power supply line is divided in the plurality of first regions;
The resistance value of the jumper chip component disposed in the second region is equal to or less than the direct current resistance value of each of the feedthrough capacitors disposed in the plurality of first regions. The electronic component mounting structure according to claim 1.
JP2011269077A 2011-12-08 2011-12-08 Electronic component mounting structure Active JP5741416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011269077A JP5741416B2 (en) 2011-12-08 2011-12-08 Electronic component mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011269077A JP5741416B2 (en) 2011-12-08 2011-12-08 Electronic component mounting structure

Publications (2)

Publication Number Publication Date
JP2013120894A JP2013120894A (en) 2013-06-17
JP5741416B2 true JP5741416B2 (en) 2015-07-01

Family

ID=48773387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011269077A Active JP5741416B2 (en) 2011-12-08 2011-12-08 Electronic component mounting structure

Country Status (1)

Country Link
JP (1) JP5741416B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494324B1 (en) * 2016-07-27 2023-02-01 삼성전기주식회사 Multi-layered capacitor and board having the same mounted thereon
JP6942039B2 (en) * 2017-12-12 2021-09-29 キオクシア株式会社 Semiconductor storage device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02153590A (en) * 1988-12-05 1990-06-13 Mitsubishi Electric Corp Hybrid integrated circuit device
JPH06349678A (en) * 1993-06-07 1994-12-22 Tdk Corp Feed-through type capacitor, electronic device using it, and its mounting method
JPH0955335A (en) * 1995-08-10 1997-02-25 Murata Mfg Co Ltd Laminated type through capacitor
JP2001332924A (en) * 2000-05-22 2001-11-30 Sharp Corp Antenna device
JP2006100451A (en) * 2004-09-28 2006-04-13 Taiyo Yuden Co Ltd Three-terminal multilayer capacitor and packaging structure

Also Published As

Publication number Publication date
JP2013120894A (en) 2013-06-17

Similar Documents

Publication Publication Date Title
US8526162B2 (en) Feedthrough multilayer capacitor
JP4354475B2 (en) Multilayer capacitor
JP6107080B2 (en) Multilayer capacitor
US10622146B2 (en) Multilayer capacitor and electronic component device
JP6520398B2 (en) Electronic parts
JPWO2008044483A1 (en) Composite electrical element
JP2022174322A (en) Multilayer ceramic electronic component and board having the same
JP2016149426A (en) Stack penetration capacitor
US8395881B2 (en) Multilayer feedthrough capacitor and mounted structure of multilayer feedthrough capacitor
US8031460B2 (en) Multilayer capacitor
JP4428446B2 (en) Multilayer capacitor
JP5741416B2 (en) Electronic component mounting structure
JP6136507B2 (en) Multilayer capacitor array
JP5861531B2 (en) Multilayer capacitor
JP5042892B2 (en) Feedthrough capacitor
JP2014220377A (en) Laminated feedthrough capacitor
JP6167872B2 (en) Electronic components
JP2017139403A (en) Multilayer penetration capacitor and electronic component device
JP5929524B2 (en) Multilayer capacitor
JP2008270638A (en) Electrical circuit apparatus
JP2018014430A (en) Laminated feedthrough capacitor and electronic component device
JP2016136562A (en) Multilayer capacitor
JP5857871B2 (en) Multilayer capacitor
JP2010124010A (en) Feedthrough capacitor
JP2012191006A (en) Stacked capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R150 Certificate of patent or registration of utility model

Ref document number: 5741416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150