KR20170136802A - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20170136802A
KR20170136802A KR1020160068794A KR20160068794A KR20170136802A KR 20170136802 A KR20170136802 A KR 20170136802A KR 1020160068794 A KR1020160068794 A KR 1020160068794A KR 20160068794 A KR20160068794 A KR 20160068794A KR 20170136802 A KR20170136802 A KR 20170136802A
Authority
KR
South Korea
Prior art keywords
metal foil
electrode
semiconductor substrate
foil
semiconductor
Prior art date
Application number
KR1020160068794A
Other languages
English (en)
Inventor
김기수
윤주환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160068794A priority Critical patent/KR20170136802A/ko
Publication of KR20170136802A publication Critical patent/KR20170136802A/ko

Links

Images

Classifications

    • H01L31/04—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H01L31/02167—
    • H01L31/022425—
    • H01L31/02366—
    • H01L31/0288—
    • H01L31/0392—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H10F77/1223—Active materials comprising only Group IV materials characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다.
본 발명에 따른 태양 전지의 일례는 반도체 기판; 반도체 기판의 전면 또는 후면에 위치하며, 제1 도전성 타입의 불순물이 도핑되는 제1 반도체부; 제1 반도체부에 연결되는 제1 전극; 및 반도체 기판에 연결되는 제2 전극;을 포함하고, 제1, 2 전극 각각의 위에는 제1, 2 전극 각각과 동일한 패턴을 가지는 박막 형태의 금속 포일을 포함한다.
본 발명의 제1 실시예에 따른 태양 전지 제조 방법은 반도체 기판의 표면 위에 제1, 2 전극을 형성하는 단계; 전극이 형성된 반도체 기판의 일면 위에 스페이서를 형성하는 단계; 스페이서가 패터닝된 반도체 기판 위에 금속 포일을 배치하는 단계; 금속 포일의 제1 영역을 열처리하여, 금속 포일과 전극을 선택적으로 접속시키는 단계; 및 금속 포일에서 제2 영역을 열처리하여 제거하는 단계;를 포함한다.
또한, 본 발명에 따른 태양 전지 제조 방법의 제2 실시예는 전극 형성 단계; 전극과 동일한 패턴으로 패터닝된 금속 포일이 임시 부착된 절연 기판을 반도체 기판에 얼라인하여 배치하는 단계; 금속 포일을 열처리하여 전극에 접속시키는 단계; 절연 기판을 금속 포일로부터 박리하는 단계;를 포함한다.

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.
본 발명은 태양 전지 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 태양 전지의 일례는 반도체 기판; 반도체 기판의 전면 또는 후면에 위치하며, 제1 도전성 타입의 불순물이 도핑되는 제1 반도체부; 제1 반도체부에 연결되는 제1 전극; 및 반도체 기판에 연결되는 제2 전극;을 포함하고, 제1, 2 전극 각각의 위에는 제1, 2 전극 각각과 동일한 패턴을 가지는 박막 형태의 금속 포일을 포함한다.
여기서, 금속 포일은 알루미늄(Al), 구리(Cu) 또는 알루미늄(Al)층과 구리(Cu)층이 적층된 형태의 금속 포일 중 어느 하나일 수 있다.
일례로, 금속 포일은 알루미늄층과 구리층이 순차적으로 적층되어 형성되는 경우, 구리층이 제1, 2 전극에 접촉될 수 있다.
아울러, 제1 반도체부는 반도체 기판의 전면에 전체적으로 위치하고, 반도체 기판의 후면에는 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물이 도핑되는 제2 반도체부가 더 구비되고, 제2 전극은 제2 반도체부에 연결될 수 있다.
또는 이와 다르게, 제1 반도체부는 반도체 기판의 후면에 어느 한 방향으로 길게 위치하고, 반도체 기판의 후면에는 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물이 도핑되어, 제1 반도체부와 이격되어 제1 반도체부와 나란한 방향으로 길게 위치하는 제2 반도체부가 더 포함되며, 제2 전극은 제2 반도체부에 연결될 수 있다.
또한, 본 발명의 제1 실시예에 따른 태양 전지 제조 방법은 반도체 기판의 표면 위에 제1, 2 전극을 형성하는 전극 형성 단계; 제1 전극 또는 제2 전극 중 적어도 하나의 전극이 형성된 반도체 기판의 일면 위에 유전체 재질의 스페이서를 형성하는 스페이서(spacer) 형성 단계; 스페이서가 패터닝된 반도체 기판 위에 금속 포일을 배치하는 포일 배치 단계; 금속 포일의 제1 영역을 국부적으로 열처리하여, 금속 포일의 제1 영역과 적어도 하나의 전극을 선택적으로 접속시키는 포일 접속 단계; 및 금속 포일에서 제1 영역을 제외한 제2 영역을 국부적으로 열처리하여, 금속 포일의 제2 영역을 선택적으로 제거하는 포일 패터닝 단계;를 포함한다.
여기서, 전극 형성 단계에서, 제1, 2 전극은 도금법, 스퍼터링 법 또는 금속 패이스트를 도포한 후 소성시키는 방법 중 적어도 어느 하나의 방법에 의해 형성될 수 있다.
아울러, 스페이서 형성 단계에서, 스페이서는 반도체 기판 상에서 적어도 하나의 전극이 형성된 이외의 영역에 스테이서가 형성될 수 있다.
또한, 포일 배치 단계에서 금속 포일은 스페이서를 포함한 반도체 기판 위를 전체적으로 덮도록 배치될 수 있다.
여기서, 금속 포일은 알루미늄(Al), 구리(Cu) 또는 알루미늄(Al)층과 구리(Cu)층이 적층된 형태의 금속 포일 중 어느 하나일 수 있으며, 일례로, 금속 포일은 알루미늄층과 구리층이 순차적으로 적층되어 형성되는 경우, 포일 배치 단계에서 금속 포일의 구리층이 적어도 하나의 전극과 마주보도록 배치될 수 있다.
또한, 포일 접속 단계에서 금속 포일의 제1 영역은 스페이서 사이로 노출되는 적어도 하나의 전극과 중첩되는 금속 포일의 일부 영역일 수 있으며, 일례로, 포일 접속 단계의 국부적 열처리 방법은 레이저 조사에 의해 수행될 수 있다.
또한, 포일 패터닝 단계에서 금속 포일의 제2 영역은 금속 포일과 스페이서가 중첩되는 영역일 수 있다.
여기서, 포일 패터닝 단계의 국부적 열처리 방법은 레이저 조사에 의해 수행될 수 있다.
또한, 포일 패터닝 단계의 레이저 파워는 포일 접속 단계의 레이저 파워보다 클 수 있다.
아울러, 포일 패터닝 단계에 의해 노출되는 스페이서는 식각되어 제거될 수 있다.
또한, 본 발명에 따른 태양 전지 제조 방법의 제2 실시예는 반도체 기판의 표면 위에 제1, 2 전극을 형성하는 전극 형성 단계; 제1 전극 또는 제2 전극 중 적어도 하나의 전극과 동일한 패턴으로 패터닝된 금속 포일이 임시 부착된 절연 기판을 반도체 기판의 표면 위에 얼라인하여 배치하는 얼라인 단계; 금속 포일을 열처리하여, 금속 포일을 적어도 하나의 전극에 접속시키는 포일 접속 단계; 금속 포일에 임시 부착된 절연 기판을 금속 포일로부터 박리하는 박리 단계;를 포함한다.
여기서, 전극 형성 단계에서, 적어도 하나의 전극은 도금법, 스퍼터링 법 또는 금속 패이스트를 도포한 후 소성시키는 방법 중 적어도 어느 하나의 방법에 의해 형성될 수 있다.
여기서, 금속 포일은 알루미늄(Al), 구리(Cu) 또는 알루미늄(Al)층과 구리(Cu)층이 적층된 형태의 금속 포일 중 어느 하나일 수 있다. 일례로, 금속 포일은 알루미늄층과 구리층이 순차적으로 적층되어 형성되는 경우, 얼라인 단계에서 금속 포일의 구리층이 적어도 하나의 전극에 마주보도록 배치될 수 있다.
여기서, 절연 기판은 투명할 수 있으며, 일례로, 폴리에틸렌 텔레프타레이트(Polyethylene Terephthalate; PET) 또는 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN) 재질 중 적어도 하나로 형성될 수 있다.
아울러, 얼라인 단계에서 패터닝된 금속 포일과 적어도 하나의 전극은 서로 중첩되어 얼라인될 수 있다.
또한, 포일 접속 단계에서는 절연 기판의 배면에 레이저를 조사하여 절연 기판의 전면에 임시 부착된 금속 포일을 열처리하여, 적어도 하나의 전극에 접속시킬 수 있다.
본 발명에 따른 태양 전지 및 그 제조 방법은 제1, 2 전극 각각의 위에 제1, 2 전극 각각과 동일한 패턴을 가지는 박막 형태의 금속 포일을 형성시킴으로써, 제1, 2 전극의 저항을 보다 감소시키고, 태양 전지의 제조 공정 시간을 보다 단축시킬 수 있다.
도 1은 본 발명에 따른 태양 전지의 제1 실시예의 일부 사시도이다.
도 2는 본 발명에 따른 태양 전지의 제2 실시예의 일부 사시도이다.
도 3 및 도 4a 내지 도 4h는 본 발명에 따른 태양 전지 제조 방법의 제1 실시예를 설명하기 위한 도이다.
도 5 및 도 6a 내지 도 6d는 본 발명에 따른 태양 전지 제조 방법의 제2 실시예를 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.
아울러, 이하의 설명에서, 서로 다른 두 구성 요소의 길이나 폭이 동일하다는 의미는 10%의 오차 범위 이내에서 서로 동일한 것을 의미한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지 모듈에 대하여 설명한다.
도 1은 본 발명에 따른 태양 전지의 제1 실시예의 일부 사시도이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 태양 전지는 반도체 기판(110), 제1 반도체부(120), 반사 방지막(130), 제1 전극(140), 제2 반도체부(170), 제2 전극(150) 및 후면 패시베이션층(190)을 구비할 수 있다.
여기서, 반사 방지막(130), 제2 반도체부(170) 및 후면 패시베이션층(190)은 생략될 수도 있으나, 구비된 경우, 태양 전지의 효율이 더 향상되므로, 구비된 경우를 일례로 설명한다.
반도체 기판(110)은 제 1 도전성 타입 또는 제2 도전성 타입의 불순물이 도핑되는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나의 결정질 실리콘 재질로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼로 형성될 수 있다.
여기서, 반도체 기판(110)에 함유된 제 1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물은 n형 또는 p형 도전성 타입 중 어느 하나일 수 있다.
반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.
이하에서는 이와 같은 반도체 기판(110)의 함유된 불순물이 제2 도전성 타입의 불순물이고, n형인 경우를 일례로 설명한다. 그러나, 반드시 이에 한정되는 것은 아니다.
이러한 반도체 기판(110)의 전면에 복수의 요철면을 가질 수 있다. 이로 인해 반도체 기판(110)의 전면 위에 위치한 제1 반도체부(120) 역시 요철면을 가질 수 있다.
이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다.
제1 반도체부(120)는 도 1에 도시된 바와 같이, 반도체 기판(110)의 입사면인 전면에 전체적으로 형성될 수 있으며, 구체적으로, 제1 반도체부(120)는 결정질 실리콘 재질의 반도체 기판(110)의 전면에 제1 도전성 타입의 불순물이 도핑되어 형성될 수 있다.
여기서, 반도체 기판(110)에 함유된 제2 도전성 타입의 불순물이 n형인 경우, 제1 반도체부(120)에 도핑된 제1 도전성 타입의 불순물은 p형일 수 있고, 이에 따라 제1 반도체부(120)는 반도체 기판(110)과 p-n 접합을 형성할 수 있다.
이와 같은 반도체 기판(110)에 입사된 빛은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 분리된 정공은 제1 반도체부(120)로 이동할 수 있고, 전자는 반도체 기판(110)의 후면 쪽으로 이동할 수 있다.
이와 같이, 반도체 기판(110)에 제2 도전성 타입의 불순물이 도핑되고, 제1 반도체부(120)에 반도체 기판(110)에 도핑된 제2 도전성 타입의 불순물과 반대인 제1 도전성 타입의 불순물이 도핑되는 경우, 제1 반도체부(120)는 에미터부로서 역할을 수행할 수 있다.
반사 방지막(130)은 반도체 기판(110)의 입사면 쪽에 위치하되, 제1 반도체부(120) 위에 위치할 수 있다.
이와 같은 반사 방지막(130)은 알루미늄 산화막(AlOx), 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 및 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나가 복수의 층으로 형성될 수도 있다.
이와 같이 함으로써, 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다.
제1 전극(140)은 도 1에 도시된 바와 같이 반도체 기판(110)의 전면 위에 복수 개가 서로 이격되어 위치하며, 각각이 제1 방향(x)으로 길게 뻗어 위치할 수 있다.
이때, 복수의 제1 전극(140)은 반사 방지막(130)을 뚫고 제1 반도체부(120)에 전기적으로 연결될 수 있다.
이에 따라, 복수의 제1 전극(140)은 제1 반도체부(120) 쪽으로 이동하는 캐리어를 수집할 수 있다.
제2 반도체부(170)는 반도체 기판(110) 입사면의 반대면인 후면에 위치할 수 있으며, 구체적으로 제2 반도체부(170)는 결정질 실리콘 재질의 반도체 기판(110)의 후면에 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물이 도핑되어 형성될 수 있다.
여기서, 전술한 바와 같이, 반도체 기판(110)에 제2 도전성 타입의 불순물이 도핑된 경우, 제2 반도체부(170)에 도핑되는 제2 도전성 타입의 불순물 도핑 농도는 반도체 기판(110)에 도핑되는 제2 도전성 타입의 불순물 도핑 농도보다 높을 수 있으며, 이와 같은 경우, 제2 반도체부(170)는 후면 전계부로서 역할을 수행할 수 있다.
더불어, 후면 전계부로서 역할을 수행하는 제2 반도체부(170)는 반도체 기판(110)의 후면에 전체적으로 형성되되, 제2 전극(150)이 접속되는 부분의 불순물 도핑 농도는 제2 전극(150)이 접속되지 않은 부분의 불순물 도핑 농도보다 높을 수 있다.
이러한 반도체 기판(110)과 제2 반도체부(170)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 전자의 이동 방향인 제2 반도체부(170) 쪽으로 정공의 이동을 방해하는 반면, 제2 반도체부(170) 쪽으로의 전자의 이동을 용이하게 할 수 있다.
따라서, 반도체 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 캐리어의 양을 감소시키고, 제2 전극(150) 방향으로 원하는 캐리어의 이동을 가속화시켜, 이동량을 증가시킬 수 있다.
제2 전극(150)은 반도체 기판(110)의 후면에 전기적으로 연결되어, 제2 반도체부(170)쪽으로부터 이동하는 캐리어를 수집할 수 있다.
이때, 제2 전극(150)은 반도체 기판(110)보다 높은 불순물 농도로 도핑된 제2 반도체부(170)와 접촉하고 있어, 반도체 기판(110)으로부터 제2 전극(150)으로의 전하 전송 효율이 향상될 수 있다.
이와 같은 제1, 2 전극(140, 150)은 도금법, 스퍼터링 법 또는 금속 패이스트를 도포한 후 소성시키는 방법 중 적어도 어느 하나의 방법에 의해 형성될 수 있다.
이와 같은 태양 전지의 제1 전극(140) 및 제2 전극(150)에는 도선이 연결될 수 있으며, 도선을 통해 복수의 태양 전지가 서로 전기적으로 연결되거나, 외부의 회로 장치에 연결되어, 태양 전지로부터 발생되는 전력이 사용될 수 있다.
지금까지는 반도체 기판(110)에 제2 도전성 타입의 불순물로서 n타입 불순물이 도핑되고, 제1 반도체부(120)에 제1 도전성 타입의 불순물로 p타입 불순물이 도핑되어 에미터부로서 역할을 수행하고, 제2 반도체부(170)에 제2 도전성 타입의 불순물이 도핑되어 후면 전계부로서 역할을 수행하는 경우를 일례로 설명하였다.
그러나, 이와 다르게 제2 도전성 타입의 불순물이 p형이고, 제1 도전성 타입의 불순물이 n형인 경우도 가능하다.
또한, 전술한 제1 실시예와 다르게, 반도체 기판(110) 및 제1 반도체부(120)에 제1 도전성 타입의 불순물이 도핑되고, 제2 반도체부(170)에 제2 도전성 타입의 불순물이 도핑되는 것도 가능하다. 이와 같은 경우, 반도체 기판(110)의 전면에 위치한 제1 반도체부(120)는 전면 전계부로서 역할을 수행할 수 있으며, 반도체 기판(110)의 후면에 위치한 제2 반도체부(170)가 에미터부로서 역할을 수행할 수 있다.
이와 같은 경우에는 반도체 기판(110)의 후면에 위치한 제2 반도체부(170)가 반도체 기판(110)과 p-n접합을 형성할 수 있다.
후면 패시베이션층(190)은 반도체 기판(110)의 후면에 위치하며, 복수의 제2 전극(150) 사이로 노출되는 반도체 기판(110) 및 제2 반도체부(170)의 후면에 형성된 뎅글링 본드(dangling bond)에 의한 결함을 제거하여, 반도체 기판(110)으로부터 생성된 캐리어가 뎅글링 본드(dangling bond)에 의해 재결합되어 소멸되는 것을 방지하는 역할을 할 수 있다.
이와 같은 후면 패시베이션층(190)은 SiNx, SiOx, SiOxNy 또는 AlOx 중 적어도 하나가 단층 또는 복수의 층으로 형성될 수 있다.
한편, 본 발명에 따른 태양 전지에서, 제1, 2 전극(140, 150) 각각의 위에는 제1, 2 전극(140, 150) 각각과 동일한 패턴을 가지는 박막 형태의 금속 포일(300)을 포함할 수 있다.
이와 같은 금속 포일(300)은 제1, 2 전극(140, 150) 각각의 위에 박막 형태의 층으로 직접 접속되어 형성될 수 있으며, 알루미늄(Al), 구리(Cu) 또는 알루미늄(Al)층과 구리(Cu)층이 적층된 형태의 금속 포일(300) 중 어느 하나로 형성될 수 있다.
일례로, 금속 포일(300)은 알루미늄층과 구리층이 순차적으로 적층되어 형성되는 경우, 구리층이 제1, 2 전극(140, 150)에 직접 접촉될 수 있다.
이와 같이, 태양 전지의 제1, 2 전극(140, 150) 각각의 위에 제1, 2 전극(140, 150) 각각과 동일한 패턴을 가지는 박막 형태의 금속 포일(300)을 더 형성하는 경우, 제1, 2 전극(140, 150)의 길이 방향으로의 선저항을 보다 줄일 수 있어, 태양 전지의 효율을 더 개선할 수 있다.
보다 구체적으로, 제1, 2 전극(140, 150)을 형성하기 위해서는 전술한 바와 같이, 도금법, 스퍼터링 법 또는 금속 패이스트를 도포한 후 소성시키는 방법 중 적어도 어느 하나의 방법으로 형성해야 하는데, 이와 같은 경우, 제조 공정의 특성상 제1, 2 전극(140, 150)의 두께를 증가시키는데, 공정 시간이 오래 걸리는 단점이 있었다.
그러나, 본 발명과 같이, 제1, 2 전극(140, 150) 각각의 위에 금속 포일(300)을 형성시킨 구조에서는 도금법, 스퍼터링 법 또는 금속 패이스트를 도포한 후 소성시키는 방법 중 적어도 어느 하나의 방법을 사용하더라도, 제1, 2 전극(140, 150)의 두께를 상대적으로 작게 형성하고, 제1, 2 전극(140, 150) 각각의 위에 금속 포일(300)을 더 형성하여, 전체적으로 제조 공정 시간을 단축시키면서, 제1, 2 전극(140, 150)의 두께를 충분히 확보하여, 제1, 2 전극(140, 150)의 저항을 충분히 낮게 확보할 수 있다.
이와 같이, 태양 전지의 전극 위에 금속 포일(300)을 추가적으로 더 형성시키는 구조는 도 1에 도시된 바와 같은 컨벤셔널 구조의 태양 전지 뿐만 아니라 전극이 태양 전지의 후면에만 위치하는 후면 컨택 태양 전지 구조에도 동일하게 적용할 수 있다.
이하에서는 금속 포일(300)이 후면 컨택 태양 전지 구조에 적용된 예를 간략히 설명한다.
도 2는 본 발명에 따른 태양 전지의 제2 실시예의 일부 사시도이다.
도 2에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 태양 전지는 반도체 기판(110), 반사 방지막(130), 터널층(180), 제1 반도체부(120’), 제2 반도체부(170’), 진성 반도체부(200), 제1 전극(140’), 제2 전극(150’) 및 후면 패시베이션층(190)을 포함할 수 있다.
여기서, 반도체 기판(110), 반사 방지막(130)은 제1 실시예에서 설명한 바와 동일하므로, 구체적인 설명은 생략하고, 제1 실시예와 다른 부분을 위주로 설명한다.
본 발명의 제2 실시예에 따른 태양 전지에서 반도체 기판(110)에는 제2 도전성 타입의 불순물이 도핑된 경우를 일례로 설명한다.
제2 실시예에서는, 도 2에 도시된 바와 같이, 터널층(180)은 반도체 기판(110)의 후면 전체에 직접 접촉하여 배치될 수 있다.
이와 같은 터널층(180)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다. 이를 위해, 터널층(180)의 두께는 0.5nm ~ 5nm 사이로 형성될 수 있다.
이와 같은, 터널층(180)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다.
제1 반도체부(120’)는 반도체 기판(110)의 후면에 위치하며, 제1 도전성 타입의 불순물이 도핑된 다결정 실리콘 재질로 형성될 수 있다. 따라서, 제1 반도체부(120’)는 에미터부로서 역할을 수행할 수 있다.
이와 같은 제1 반도체부(120’)는 반도체 기판(110)의 후면에 형성된 터널층(180) 후면의 일부에 직접 접촉하여, 복수 개가 제1 방향(x)으로 길게 배치되며, 터널층(180)을 사이에 두고 반도체 기판(110)과 p-n 접합을 형성할 수 있다.
제2 반도체부(170’)는 반도체 기판(110)의 후면에 위치하며, 제 2 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑된 다결정 실리콘 재질로 형성될 수 있다. 따라서, 제2 반도체부(170’)는 후면 전계부로서 역할을 수행할 수 있다.
이와 같은 제2 반도체부(170’)는 반도체 기판(110)의 후면에 형성된 터널층(180)의 후면 중에서 전술한 복수의 제1 반도체부(120’) 각각과 이격된 일부 영역에 직접 접촉하여, 복수 개가 제1 반도체부(120’)와 나란한 제1 방향(x)으로 길게 위치하도록 형성될 수 있다.
여기의 도 2에서는 제1 반도체부(120’)와 제2 반도체부(170’)가 터널층(180)의 후면에 다결정 실리콘 재질로 형성된 경우를 일례로 설명하였으나, 이와 다르게, 터널층(180)이 생략된 경우, 제1 반도체부(120’)와 제2 반도체부(170’)는 반도체 기판(110)의 후면 내에 불순물이 확산되어 도핑될 수도 있다. 이와 같은 경우, 제1 반도체부(120’)와 제2 반도체부(170’)는 반도체 기판(110)과 동일한 실리콘 재질로 형성될 수도 있다.
진성 반도체부(200)는 제1 반도체부(120’)와 제2 반도체부(170’) 사이에 노출된 터널층(180)의 후면에 형성될 수 있고, 이와 같은 진성 반도체부(200)는 제1 반도체부(120’) 및 제2 반도체부(170’)와 다르게 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물이 도핑되지 않은 진성 다결정 실리콘층으로 형성될 수 있다.
아울러, 도 2에 도시된 바와 같이, 진성 반도체부(200)의 양측면 각각은 제1 반도체부(120’)의 측면 및 제2 반도체부(170’)의 측면에 직접 접촉되는 구조를 가질 수 있다.
그러나, 이와 같은 진성 반도체부(200)는 필수적인 것은 아니며, 경우에 따라서 생략될 수도 있다. 이와 같이 진성 반도체부(200)가 생략되는 경우에 제1 반도체부(120’)와 제2 반도체부(170’)는 이격되거나 제1, 2 반도체부(120’, 170’)가 서로 직접 접속된 구조를 가질 수 있다.
제1 전극(140’)은 반도체 기판(110)의 후면에 위치하여 제1 반도체부(120’)에 연결되며, 제1 방향(x)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제1 전극(140’)은 제1 반도체부(120’) 쪽으로 이동한 캐리어를 수집할 수 있다.
제2 전극(150’)은 반도체 기판(110)의 후면에 위치하여 제2 반도체부(170’)에 연결되며, 제1 전극(140’)과 나란하게 제1 방향(x)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제2 전극(150’)은 제2 반도체부(170’) 쪽으로 이동한 캐리어를 수집할 수 있다.
이와 같은 제1, 2 전극(140’, 150’) 각각은 제1 방향(x)으로 길게 뻗어 형성될 수 있고, 제1 전극(140’)과 제2 전극(150’)이 제2 방향(y)으로 교번하여 배치될 수 있다.
후면 패시베이션층(190)은 제2 반도체부(170’), 진성 반도체부(200) 및 제1 반도체부(120’)에 형성되는 다결정 실리콘 재질의 층의 후면에 형성된 뎅글링 본드(dangling bond)에 의한 결함을 제거하여, 반도체 기판(110)으로부터 생성된 캐리어가 뎅글링 본드(dangling bond)에 의해 재결합되어 소멸되는 것을 방지하는 역할을 할 수 있다.
그러나, 이와 같은 후면 패시베이션층(190)은 필수적인 것은 아니며, 경우에 따라서 생략될 수도 있다.
이와 같은 구조로 제조된 본 발명에 따른 태양 전지에서 제1 전극(140’)을 통하여 수집된 정공과 제2 전극(150’)을 통하여 수집된 전자는 외부의 회로 장치를 통하여 외부 장치의 전력으로 이용될 수 있다.
본 발명에 따른 태양 전지 모듈에 적용된 태양 전지는 반드시 도 2에만 한정하지 않으며, 태양 전지에 구비되는 제1, 2 전극(140’, 150’)이 반도체 기판(110)의 후면에만 형성되는 점을 제외하고 다른 구성 요소는 얼마든지 변경이 가능하다.
예를 들어 본 발명의 태양 전지 모듈에는 제1 전극(140’)의 일부 및 제1 반도체부(120’)가 반도체 기판(110)의 전면에 위치하고, 제1 전극(140’)의 일부가 반도체 기판(110)에 형성된 홀을 통해 반도체 기판(110)의 후면에 형성된 제1 전극(140’)의 나머지 일부와 연결되는 MWT 타입의 태양 전지도 적용이 가능하다.
한편, 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 제1 전극(140’) 및 제2 전극(150’) 각각의 위에는 제1, 2 전극(140’, 150’) 각각과 동일한 패턴을 가지는 박막 형태의 금속 포일(300)이 더 형성될 수 있다.
이와 같은 경우, 제1, 2 전극(140’, 150’)의 선저항을 보다 줄일 수 있어, 태양 전지의 효율을 더 개선할 수 있고, 공정 시간을 보다 단축할 수 있다.
이하에서는 앞선 제1 실시예에 따른 태양 전지를 일례로 태양 전지를 제조하는 방법에 대해 설명한다.
도 3 및 도 4a 내지 도 4h는 본 발명에 따른 태양 전지 제조 방법의 제1 실시예를 설명하기 위한 도로서, 도 3은 본 발명에 따른 태양 전지 제조 방법의 제1 실시예에 대한 플로우 차트이고, 도 4a 내지 도 4h는 도 3에 도시된 플로우 차트를 보다 구체적으로 설명하기 위한 도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 태양 전지 제조 방법의 제1 실시예는 전극 형성 단계(S1), 스페이서 형성 단계(S2), 포일 배치 단계(S3), 포일 접속 단계(S4), 포일 패터닝 단계(S5), 스페이서 제거 단계(S6)를 포함할 수 있다.
여기서, 스페이서 제거 단계(S6)는 경우에 따라 생략될 수도 있으나, 구비된 경우를 일례로 설명한다.
아울러, 도 3 및 도 4a 내지 도 4h에 따른 태양 전지 제조 방법의 제1 실시예는 도 1에 도시된 태양 전지의 제1 실시예를 일례로 설명하였지만, 도 2에 도시된 태양 전지의 제2 실시예에도 동일한 공정으로 적용될 수 있다.
전극 형성 단계(S1)는 도 4a에 도시된 바와 같이, 반도체 기판(110)의 표면, 즉 전면 및 후면 위에 각각 제1, 2 전극(140, 150)을 형성할 수 있다.
이와 같은 전극 형성 단계(S1)는 반도체 기판(110)의 전면 및 후면 각각에 제1 반도체부(120)와 제2 반도체부(170)가 형성된 이후에 형성될 수도 있으나, 이와 다르게, 반도체 기판(110)의 전면에 제1 반도체부(120)만 형성된 상태에서, 제2 반도체부(170)는 반도체 기판(110)의 후면에 제2 전극(150)이 형성될 때 함께 형성될 수도 있다.
이와 같은 전극 형성 단계(S1)에서, 제1, 2 전극(140, 150)은 도금법, 스퍼터링 법 또는 금속 패이스트를 도포한 후 소성시키는 방법 중 적어도 어느 하나의 방법에 의해 형성될 수 있다.
아울러, 도 4a에서는 제1, 2 전극(140, 150)이 반사 방지막(130)이나 후면 패시베이션층(190)이 없는 상태에서 형성되는 경우를 일례로 설명하였으나, 반사 방지막(130)이나 후면 패시베이션층(190)이 형성된 이후에 형성되는 것도 가능하다.
이하에서는 제1, 2 전극(140, 150)이 반사 방지막(130)이나 후면 패시베이션층(190)이 없는 상태에서 형성되는 경우를 일례로 설명한다.
이와 같은 전극 형성 단계(S1) 이후, 스페이서 형성 단계(S2)가 수행될 수 있다.
스페이서 형성 단계(S2)에서는 제1 전극(140) 또는 제2 전극(150) 중 적어도 하나의 셀 전극(140 및/또는 150)이 형성된 반도체 기판(110)의 일면 위에 유전체 재질의 스페이서(400)를 형성할 수 있다.
일례로, 도 4b에 도시된 바와 같이, 반도체 기판(110)의 전면에 제1 전극(140)이 패터닝되어 형성되고, 반도체 기판(110)의 후면에 제2 전극(150)이 패터닝되어 형성된 경우, 스페이서 형성 단계(S2)에서 스페이서(400)는 반도체 기판(110)의 전면 및 후면 위에 형성될 수 있다.
이때, 스페이서(400)는 반도체 기판(110)의 전면 및 후면 상에서 제1, 2 전극(140, 150)이 형성된 이외의 영역에 형성될 수 있다.
따라서, 스페이서(400)는 반도체 기판(110)의 전면 전체 영역 중 제1 전극(140)이 형성된 이외의 영역 위에 형성될 수 있으며, 반도체 기판(110)의 후면 전체 영역 중 제2 전극(150)이 형성된 이외의 영역 위에 형성될 수 있다.
이때, 형성되는 스페이서(400)의 높이는 제1 전극(140)이나 제2 전극(150)의 높이보다 높거나 낮을 수 있으며, 또는 동일할 수도 있다.
이와 같은 스페이서 형성 단계(S2)에 의해, 반도체 기판(110)의 전면에서는 스페이서(400)가 형성된 부분 사이로 제1 전극(140)이 노출될 수 있으며, 반도체 기판(110)의 후면에서는 스페이서(400)가 형성된 부분 사이로 제2 전극(150)이 노출될 수 있다.
이와 같은 스페이서(400)는 SiNx 또는 SiOx와 같은 유전체 재질로 형성될 수 있다.
이후, 포일 배치 단계(S3)에서 스페이서(400)가 패터닝된 반도체 기판(110) 위에 금속 포일(300)을 배치할 수 있다.
여기서, 금속 포일(300)은 알루미늄(Al), 구리(Cu) 또는 알루미늄(Al)층과 구리(Cu)층이 적층된 형태의 금속 포일(300) 중 어느 하나일 수 있다.
이때, 금속 포일(300)은 스페이서(400)를 포함한 반도체 기판(110) 위를 전체적으로 덮도록 배치될 수 있으며, 금속 포일(300)이 도 4c에 도시된 화살표 방향을 따라 반도체 기판(110)의 표면에 근접하여 위치될 수 있다.
보다 구체적으로, 포일 배치 단계(S3)에서는 도 4c에 도시된 바와 같이, 반도체 기판(110)의 전면 및 후면 각각 상부를 전체적으로 덮도록 금속 포일(300)이 배치될 수 있다.
여기서, 금속 포일(300)은 알루미늄층(301)과 구리층(303)이 순차적으로 적층되어 형성되는 경우, 포일 배치 단계(S3)에서 금속 포일(300)의 구리층(303)이 적어도 하나의 셀 전극(140 및/또는 150), 일례로 제1 전극(140) 또는 제2 전극(150)과 마주보도록 배치될 수 있다.
이와 같이, 금속 포일(300)이 반도체 기판(110)의 표면에 근접하여 배치된 상태에서, 포일 접속 단계(S4)가 수행될 수 있다.
포일 접속 단계(S4)는 금속 포일(300)의 제1 영역(AL1)을 국부적으로 열처리하여, 금속 포일(300)의 제1 영역(AL1)과 셀 전극(140 및/또는 150)을 선택적으로 접속시킬 수 있다.
여기서, 금속 포일(300)의 제1 영역(AL1)은 도 4d에 도시된 바와 같이, 스페이서(400) 사이로 노출되는 셀 전극(140 및/또는 150)과 중첩되는 금속 포일(300)의 일부 영역(AL1)일 수 있다.
이와 같은 금속 포일(300)의 제1 영역(AL1)에 레이저(L1)를 조사하여 금속 포일(300)을 국부적으로 열처리할 수 있고, 이에 따라 금속 포일(300)의 제1 영역(AL1)은 셀 전극(140 및/또는 150)에 전기적으로 접속될 수 있다.
이와 같은 포일 접속 단계(S4)에서, 금속 포일(300)의 제1 영역(AL1)이 셀 전극(140 및/또는 150)에 접속된 상태에서 포일 패터닝 단계(S5)가 수행될 수 있다.
포일 패터닝 단계(S5)는 도 4e에서 금속 포일(300)에서 제1 영역(AL1)을 제외한 제2 영역(AL2)을 국부적으로 열처리하여, 도 4f와 같이 금속 포일(300)의 제2 영역(AL2)을 선택적으로 제거할 수 있다.
이와 같은 포일 패터닝 단계(S5)에서 금속 포일(300)의 제2 영역(AL2)은 스페이서(400)와 중첩되는 금속 포일(300)의 일부 영역(AL2)일 수 있다.
이와 같은 포일 패터닝 단계(S5)의 국부적 열처리 방법은 레이저(L2) 조사에 의해 수행될 수 있다.
이와 같은 포일 패터닝 단계(S5)에서는 금속 포일(300)의 제2 영역(AL2)을 제거해야 하므로, 포일 패터닝 단계(S5)의 레이저(L2) 파워는 포일 접속 단계(S4)의 레이저(L1) 파워보다 클 수 있다.
이와 같은 포일 패터닝 단계(S5)에 의해, 제1, 2 전극(140, 150) 각각의 위에는 제1, 2 전극(140, 150)각각과 동일한 패턴을 가지는 금속 포일(300)이 형성될 수 있다.
이후, 스페이서 제거 단계(S6)가 수행되어, 도 4g에 도시된 바와 같이, 포일 패터닝 단계(S5)에 의해 노출되는 스페이서(400)가 식각되어 제거될 수 있다.
이와 같은 스페이서 제거 단계(S6)는 습식 식각에 의해 유전체 재질로 형성되는 스페이서(400)만 선택적으로 제거될 수 있다.
이후, 도 4h에 도시된 바와 같이, 반도체 기판(110)의 전면에는 반사 방지막(130)이 형성되고, 반도체 기판(110)의 후면에는 후면 패시베이션층(190)을 형성할 수 있다.
본 발명에 따른 태양 전지 제조 방법의 제1 실시예에서는 스페이서 제거 단계(S6)가 포함된 경우를 일례로 설명하였지만, 생략될 수도 있으며, 생략되는 경우, 스페이서(400)는 반사 방지막(130) 및 후면 패시베이션층(190)으로 활용될 수도 있다.
아울러, 본 발명에 따른 태양 전지 제조 방법의 제1 실시예에서는 태양 전지의 제1 실시예를 일례로 설명하였지만, 본 발명에 따른 태양 전지의 제2 실시예에도 동일하게 적용될 수 있다.
구체적으로, 본 발명에 따른 태양 전지의 제2 실시예에 본 발명에 따른 태양 전지 제조 방법의 제1 실시예를 적용할 경우, 제1, 2 전극(140’, 150’)이 모두 반도체 기판(110)의 후면에 위치하므로, 반도체 기판(110)의 후면 중에서 제1, 2 전극(140’, 150’)이 형성된 나머지 영역에 스페이서(400)를 형성하고, 금속 포일(300)을 반도체 기판(110)의 후면에 배치한 상태에서, 제1, 2 전극(140’, 150’)과 중첩되는 금속 포일(300)의 제1 영역(AL1)을 국부적으로 열처리한 후, 스페이서(400)와 중첩되는 금속 포일(300)의 제2 영역(AL2)을 레이저로 제거하여 금속 포일(300)을 패터닝하여, 본 발명에 따른 태양 전지의 제2 실시예를 형성할 수 있다.
도 5 및 도 6a 내지 도 6d는 본 발명에 따른 태양 전지 제조 방법의 제2 실시예를 설명하기 위한 도로서, 도 5는 본 발명에 따른 태양 전지 제조 방법의 제2 실시예에 대한 플로우 차트이고, 도 6a 내지 도 6d는 도 5에 도시된 플로우 차트를 보다 구체적으로 설명하기 위한 도이다.
아울러, 도 5 및 도 6a 내지 도 6d에 따른 태양 전지 제조 방법의 제2 실시예는 도 1에 도시된 태양 전지의 제1 실시예를 일례로 설명하였지만, 도 2에 도시된 태양 전지의 제2 실시예에도 동일한 공정으로 적용될 수 있다.
도 5에 도시된 바와 같이, 본 발명에 따른 태양 전지 제조 방법의 제2 실시예는 전극 형성 단계(S1), 얼라인 단계(S22), 포일 접속 단계(S23) 및 박리 단계(S24)를 포함할 수 있다.
이와 같이 본 발명에 따른 태양 전지 제조 방법의 제2 실시예를 적용하기 위해서는 도 6a의 (a) 및 (b)에 도시된 바와 같이, 제1 전극(140) 또는 제2 전극(150) 중 적어도 하나의 셀 전극(140 및/또는 150)과 동일한 패턴으로 패터닝된 금속 포일(300)이 임시 부착된 절연 기판(500)이 사용될 수 있다.
여기서, 금속 포일(300)의 패턴은 도 1에 도시된 반도체 기판(110)의 전면에 형성된 제1 전극(140) 또는 반도체 기판(110)의 후면에 형성된 제2 전극(150)의 패턴과 동일하거나, 앞선 도 2에 도시된 반도체 기판(110)의 후면에 형성된 제1, 2 전극(140’, 150’)의 패턴과 동일할 수 있다.
일례로, 금속 포일(300)의 패턴은 제1 방향으로 길게 뻗은 스프라이트 패턴을 가질 수 있다. 이때, 금속 포일(300) 각각의 선폭과 간격은 도 1에 도시된 제1 전극(140) 또는 제2 전극(150)의 선폭 및 간격과 동일하거나, 도 2에 도시된 제1, 2 전극(140’, 150’)의 선폭 및 간격과 동일할 수 있다.
아울러, 이와 같은 금속 포일(300)은 알루미늄(Al), 구리(Cu) 또는 알루미늄(Al)층과 구리(Cu)층이 적층된 형태의 금속 포일(300) 중 어느 하나로 형성될 수 있고, 금속 포일(300)이 알루미늄(Al)층과 구리(Cu)층이 적층된 형태를 갖는 경우, 구리층(303)이 알루미늄층(301)의 상부에 위치할 수 있다.
아울러, 금속 포일(300)은 접착층(501)에 의해 절연 기판(500)에 임시 접착된 상태일 수 있다. 따라서, 금속 포일(300)이 알루미늄(Al)층과 구리(Cu)층이 적층된 형태를 갖는 경우, 알루미늄층(301)이 절연 기판(500)의 접착층(501)에 부착될 수 있다.
여기서, 절연 기판(500)은 폴리에틸렌 텔레프타레이트(Polyethylene Terephthalate; PET) 또는 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN) 재질 중 적어도 하나로 형성될 수 있다.
더불어, 금속 포일(300)을 국부적으로 열처리하여 셀 전극(140 및/또는 150)에 접착하기 위해서는 공정의 편의상 절연 기판(500)은 투명한 것이 사용될 수 있다.
이와 같이, 금속 포일(300)이 패터닝된 절연 기판(500)이 준비된 상태에서, 본 발명에 따른 태양 전지 제조 방법의 제2 실시예가 적용될 수 있다.
본 발명에 따른 태양 전지 제조 방법의 제2 실시예에서, 전극 형성 단계(S1)는 도 6b에 도시된 바와 같이, 반도체 기판(110)의 표면 위에 제1, 2 전극(140, 150)을 형성할 수 있다.
이와 같은 전극 형성 단계(S1)는 반도체 기판(110)의 전면에 반사 방지막(130)이 형성되고, 반도체 기판(110)의 후면에 후면 패시베이션층(190)이 형성된 상태에서 적용될 수 있다.
이와 같은 전극 형성 단계(S1)에서, 금속 포일(300)이 형성되는 적어도 하나의 셀 전극(140 및/또는 150)은 도금법, 스퍼터링 법 또는 금속 패이스트를 도포한 후 소성시키는 방법 중 적어도 어느 하나의 방법에 의해 형성될 수 있다.
이후, 얼라인 단계(S22)에서는 금속 포일(300)이 형성되는 적어도 하나의 셀 전극(140 및/또는 150)과 동일한 패턴으로 패터닝된 금속 포일(300)이 부착된 절연 기판(500)이 반도체 기판(110)의 표면 위에 얼라인하여 배치될 수 있다.
도 6b에서는 금속 포일(300)이 부착된 절연 기판(500)이 반도체 기판(110)의 전면 및 후면 위에 각각 얼라인하여 배치된 모습을 도시하였다.
여기서, 금속 포일(300)이 알루미늄층(301)과 구리층(303)이 순차적으로 적층되어 형성된 경우, 얼라인 단계(S22)에서 금속 포일(300)의 구리층(303)이 셀 전극(140 및/또는 150)에 마주보도록 배치되되, 금속 포일(300)이 셀 전극(140 및/또는 150)과 서로 중첩되어 얼라인될 수 있다.
이후, 도 6c에 도시된 바와 같이, 포일 접속 단계(S23)가 수행될 수 있다.
이와 같은 포일 접속 단계(S23)는 금속 포일(300)을 열처리하여, 금속 포일(300)을 적어도 하나의 셀 전극(140 및/또는 150)에 접속시킬 수 있다.
이를 위해, 포일 접속 단계(S23)에서는 절연 기판(500)의 배면 중 제1 영역(AL1)에 레이저(L1)를 조사하여 절연 기판(500)의 전면에 임시 부착된 금속 포일(300)을 열처리하여, 금속 포일(300)을 셀 전극(140 및/또는 150)에 접속시킬 수 있다.
여기서, 절연 기판(500)의 배면 중 제1 영역(AL1)은 절연 기판(500)의 배면 중 금속 포일(300)과 중첩되는 일부 영역일 수 있다.
이와 같이, 절연 기판(500)에 패터닝된 금속 포일(300)이 셀 전극(140 및/또는 150)에 접속된 상태에서, 박리 단계(S24)에서, 금속 포일(300)에 임시 부착된 절연 기판(500)을 금속 포일(300)로부터 박리하여, 도 6d에 도시된 바와 같이, 제1, 2 전극(140, 150) 각각의 위에 금속 포일(300)을 형성할 수 있다.
이와 같이, 본 발명에 따른 태양 전지 제조 방법은 금속 포일(300)을 이용하여, 제1 전극(140) 및/또는 제2 전극(150) 위에 금속 포일(300)을 형성함으로써, 제1, 2 전극(140, 150)의 선저항을 보다 줄일 수 있으며, 더불어, 태양 전지의 제조 공정을 단순화할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (25)

  1. 반도체 기판;
    상기 반도체 기판의 전면 또는 후면에 위치하며, 제1 도전성 타입의 불순물이 도핑되는 제1 반도체부;
    상기 제1 반도체부에 연결되는 제1 전극; 및
    상기 반도체 기판에 연결되는 제2 전극;을 포함하고,
    상기 제1, 2 전극 각각의 위에는 상기 제1, 2 전극 각각과 동일한 패턴을 가지는 박막 형태의 금속 포일을 포함하는 태양 전지.
  2. 제1 항에 있어서,
    상기 금속 포일은 알루미늄(Al), 구리(Cu) 또는 알루미늄(Al)층과 구리(Cu)층이 적층된 형태의 금속 포일 중 어느 하나인 태양 전지.
  3. 제2 항에 있어서,
    상기 금속 포일은 상기 알루미늄층과 구리층이 순차적으로 적층되어 형성되되, 상기 구리층이 상기 제1, 2 전극에 접촉되는 태양 전지.
  4. 제1 항에 있어서,
    상기 제1 반도체부는 상기 반도체 기판의 전면에 전체적으로 위치하고,
    상기 반도체 기판의 후면에는 상기 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물이 도핑되는 제2 반도체부가 더 구비되고,
    상기 제2 전극은 상기 제2 반도체부에 연결되는 태양 전지.
  5. 제1 항에 있어서,
    상기 제1 반도체부는 상기 반도체 기판의 후면에 어느 한 방향으로 길게 위치하고,
    상기 반도체 기판의 후면에는 상기 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물이 도핑되어, 상기 제1 반도체부와 이격되어 상기 제1 반도체부와 나란한 방향으로 길게 위치하는 제2 반도체부가 더 포함되며,
    상기 제2 전극은 상기 제2 반도체부에 연결되는 태양 전지.
  6. 반도체 기판의 표면 위에 제1, 2 전극을 형성하는 전극 형성 단계;
    상기 제1 전극 또는 상기 제2 전극 중 적어도 하나의 전극이 형성된 상기 반도체 기판의 일면 위에 유전체 재질의 스페이서를 형성하는 스페이서(spacer) 형성 단계;
    상기 스페이서가 패터닝된 상기 반도체 기판 위에 금속 포일을 배치하는 포일 배치 단계;
    상기 금속 포일의 제1 영역을 국부적으로 열처리하여, 상기 금속 포일의 제1 영역과 상기 적어도 하나의 전극을 선택적으로 접속시키는 포일 접속 단계; 및
    상기 금속 포일에서 상기 제1 영역을 제외한 제2 영역을 국부적으로 열처리하여, 상기 금속 포일의 제2 영역을 선택적으로 제거하는 포일 패터닝 단계;를 포함하는 태양 전지 제조 방법.
  7. 제6 항에 있어서,
    상기 전극 형성 단계에서, 상기 제1, 2 전극은 도금법, 스퍼터링 법 또는 금속 패이스트를 도포한 후 소성시키는 방법 중 적어도 어느 하나의 방법에 의해 형성되는 태양 전지 제조 방법.
  8. 제6 항에 있어서,
    상기 스페이서 형성 단계에서,
    상기 스페이서는 상기 반도체 기판 상에서 상기 적어도 하나의 전극이 형성된 이외의 영역에 상기 스테이서가 형성되는 태양 전지 제조 방법.
  9. 제6 항에 있어서,
    상기 포일 배치 단계에서 상기 금속 포일은 상기 스페이서를 포함한 상기 반도체 기판 위를 전체적으로 덮도록 배치되는 태양 전지 제조 방법.
  10. 제9 항에 있어서,
    상기 금속 포일은 알루미늄(Al), 구리(Cu) 또는 알루미늄(Al)층과 구리(Cu)층이 적층된 형태의 금속 포일 중 어느 하나인 태양 전지 제조 방법.
  11. 제10 항에 있어서,
    상기 금속 포일은 상기 알루미늄층과 구리층이 순차적으로 적층되어 형성되되,
    상기 포일 배치 단계에서 상기 금속 포일의 구리층이 상기 적어도 하나의 전극과 마주보도록 배치되는 태양 전지 제조 방법.
  12. 제6 항에 있어서,
    상기 포일 접속 단계에서 상기 금속 포일의 제1 영역은 상기 스페이서 사이로 노출되는 상기 적어도 하나의 전극과 중첩되는 상기 금속 포일의 일부 영역인 태양 전지 제조 방법.
  13. 제6 항에 있어서,
    상기 포일 접속 단계의 국부적 열처리 방법은 레이저 조사에 의해 수행되는 태양 전지 제조 방법.
  14. 제6 항에 있어서,
    상기 포일 패터닝 단계에서 상기 금속 포일의 제2 영역은 상기 금속 포일과 상기 스페이서가 중첩되는 영역인 태양 전지 제조 방법.
  15. 제6 항에 있어서,
    상기 포일 패터닝 단계의 국부적 열처리 방법은 레이저 조사에 의해 수행되는 태양 전지 제조 방법.
  16. 제6 항에 있어서,
    상기 포일 패터닝 단계의 레이저 파워는 상기 포일 접속 단계의 레이저 파워보다 큰 태양 전지 제조 방법.
  17. 제6 항에 있어서,
    상기 포일 패터닝 단계에 의해 노출되는 상기 스페이서는 식각되어 제거되는 태양 전지 제조 방법.
  18. 반도체 기판의 표면 위에 제1, 2 전극을 형성하는 전극 형성 단계;
    상기 제1 전극 또는 상기 제2 전극 중 적어도 하나의 전극과 동일한 패턴으로 패터닝된 금속 포일이 임시 부착된 절연 기판을 상기 반도체 기판의 표면 위에 얼라인하여 배치하는 얼라인 단계;
    상기 금속 포일을 열처리하여, 상기 금속 포일을 상기 적어도 하나의 전극에 접속시키는 포일 접속 단계;
    상기 금속 포일에 임시 부착된 절연 기판을 상기 금속 포일로부터 박리하는 박리 단계;를 포함하는 태양 전지 제조 방법.
  19. 제18 항에 있어서,
    상기 전극 형성 단계에서, 상기 적어도 하나의 전극은 도금법, 스퍼터링 법 또는 금속 패이스트를 도포한 후 소성시키는 방법 중 적어도 어느 하나의 방법에 의해 형성되는 태양 전지 제조 방법.
  20. 제18 항에 있어서,
    상기 금속 포일은 알루미늄(Al), 구리(Cu) 또는 알루미늄(Al)층과 구리(Cu)층이 적층된 형태의 금속 포일 중 어느 하나인 태양 전지 제조 방법.
  21. 제20 항에 있어서,
    상기 금속 포일은 상기 알루미늄층과 구리층이 순차적으로 적층되어 형성되되,
    상기 얼라인 단계에서 상기 금속 포일의 구리층이 상기 적어도 하나의 전극에 마주보도록 배치되는 태양 전지 제조 방법.
  22. 제18 항에 있어서,
    상기 절연 기판은 투명한 태양 전지 제조 방법.
  23. 제18 항에 있어서,
    상기 절연 기판은 폴리에틸렌 텔레프타레이트(Polyethylene Terephthalate; PET) 또는 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN) 재질 중 적어도 하나로 형성되는 태양 전지 제조 방법.
  24. 제18 항에 있어서,
    상기 얼라인 단계에서 상기 패터닝된 금속 포일과 상기 적어도 하나의 전극은 서로 중첩되어 얼라인 되는 태양 전지 제조 방법.
  25. 제18 항에 있어서,
    상기 포일 접속 단계에서는 상기 절연 기판의 배면에 레이저를 조사하여 상기 절연 기판의 전면에 임시 부착된 금속 포일을 열처리하여, 상기 적어도 하나의 전극에 접속시키는 태양 전지 제조 방법.
KR1020160068794A 2016-06-02 2016-06-02 태양 전지 및 그 제조 방법 KR20170136802A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160068794A KR20170136802A (ko) 2016-06-02 2016-06-02 태양 전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160068794A KR20170136802A (ko) 2016-06-02 2016-06-02 태양 전지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170136802A true KR20170136802A (ko) 2017-12-12

Family

ID=60943674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160068794A KR20170136802A (ko) 2016-06-02 2016-06-02 태양 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20170136802A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161428A (zh) * 2021-04-23 2021-07-23 江苏日托光伏科技股份有限公司 一种mwt组件用导电箔及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161428A (zh) * 2021-04-23 2021-07-23 江苏日托光伏科技股份有限公司 一种mwt组件用导电箔及其制备方法

Similar Documents

Publication Publication Date Title
KR101745683B1 (ko) 태양 전지 및 그 제조 방법
JP2015130527A (ja) 太陽電池及びその製造方法
JP6437582B2 (ja) 太陽電池及び太陽電池モジュール
KR101925928B1 (ko) 태양 전지 및 그의 제조 방법
KR101699312B1 (ko) 태양 전지 및 그 제조 방법
KR101699309B1 (ko) 태양 전지의 제조 방법
US11515436B2 (en) Photovoltaic device and photovoltaic unit
JP6611786B2 (ja) 光電変換素子および光電変換装置
KR101630130B1 (ko) 태양 전지 및 태양 전지 모듈
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR20160020859A (ko) 태양 전지
KR20170136802A (ko) 태양 전지 및 그 제조 방법
KR101755624B1 (ko) 태양 전지의 제조 방법
KR101656622B1 (ko) 태양 전지 모듈 및 그 제조 방법
KR20120082664A (ko) 태양 전지의 제조 방법
KR101690333B1 (ko) 태양 전지 및 그 제조 방법
KR20130013289A (ko) 태양 전지 및 그의 제조 방법
KR101760011B1 (ko) 태양 전지 및 그 제조 방법
KR20170095131A (ko) 태양 전지 및 이의 제조 방법
KR101760008B1 (ko) 태양 전지 모듈 및 그 제조 방법
KR20170136806A (ko) 태양 전지 모듈 및 그 제조 방법
KR102367369B1 (ko) 태양 전지 모듈
KR101890286B1 (ko) 양면형 태양 전지의 제조 방법
KR102455606B1 (ko) 태양 전지
KR102044464B1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160602

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination