KR20170135322A - 전력증폭회로 및 통신장치 - Google Patents

전력증폭회로 및 통신장치 Download PDF

Info

Publication number
KR20170135322A
KR20170135322A KR1020160067072A KR20160067072A KR20170135322A KR 20170135322 A KR20170135322 A KR 20170135322A KR 1020160067072 A KR1020160067072 A KR 1020160067072A KR 20160067072 A KR20160067072 A KR 20160067072A KR 20170135322 A KR20170135322 A KR 20170135322A
Authority
KR
South Korea
Prior art keywords
layer metal
power amplifier
emitter
metal
wiring
Prior art date
Application number
KR1020160067072A
Other languages
English (en)
Other versions
KR102585867B1 (ko
Inventor
타다마사 무라카미
조호윤
김윤석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160067072A priority Critical patent/KR102585867B1/ko
Publication of KR20170135322A publication Critical patent/KR20170135322A/ko
Application granted granted Critical
Publication of KR102585867B1 publication Critical patent/KR102585867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Bipolar Transistors (AREA)

Abstract

[과제]에미터와 컬렉터의 사이에 기생용량을 억제함과 함께, 고주파이고 고전력의 출력을 행하여도 열 상승을 억제하는 것이 가능한 전력증폭회로를 제공한다.
[해결 수단]에미터 또는 컬렉터가 배선되는 하층 메탈과, 컬렉터 또는 에미터가 배선되는 상층 메탈을 구비하고, 상기 상층 메탈을 면적적으로 솎아내고, 상기 상층 메탈을 솎아낸 영역에 상기 하층 메탈의 배선을 상기 상층 메탈의 높이까지 인출한 것을 특징으로 하는, 고주파 증폭회로가 제공된다.

Description

전력증폭회로 및 통신장치 {POWER AMPLIFIER CIRCUIT AND COMMUNICATION APPARATUS}
[0001]
본 발명은, 전력증폭회로 및 통신장치에 관한 것이다.
[0002]
다이오드(diode)나 트랜지스터(transistor), MOS-FET(metal-oxide-semiconductor field-effect transistor) 등의 반도체소자, 및, 이들 반도체소자의 구동 제어회로를 하나의 실리콘 기판 상에 집적한 반도체 집적회로((Integrated Circuit; IC)가 개발되어 있다.
[0003]
휴대전화 등으로, 무선통신을 행하는 안테나에 접속되는 전력증폭기의 트랜지스터는, 고주파이고 고전력의 출력이 요구된다. 고주파이고 고전력의 출력을 실현하기 위한 반도체 IC에서는, 작은 치수로 동일 레이아웃 패턴(layout pattern)의 바이폴라 트랜지스터(bipolar transistor)를 복수개 배열함으로써, 고전력의 출력을 얻는 것이 많다. 그 바이폴라 트랜지스터에 있어서 고전력을 출력할 때에, 큰 열이 발생한다. 그 열이 복수개 배열한 바이폴라 트랜지스터간에 불균일이 되어, 일부의 트랜지스터만 열적으로 발진하는 것과 같은 동작상 불안정해지는 문제가 알려져 있다.
[0004]
이에, 바이폴라 트랜지스터에서 발생한 열을, 바이폴라 트랜지스터간에 균일하게 하기 위한 기술이 제안되어 있다. 예를 들어 비특허문헌 1에는, 바이폴라 트랜지스터의 에미터(emitter) 배선을, 바이폴라 트랜지스터의 패턴영역의 바로 위 최상층에 후막 메탈(metal)층을 형성함으로써, 균일하게 배열된 바이폴라 트랜지스터군을 열적으로 균일하게 하고, 또한 열을 억제하는 기술이 개시되어 있다.
[0005] [비특허문헌 1]Microwave Symposium Digest, 1997., IEEE MTT-S International, pp949-952 vol.2, Power performance of thermally-shunted heterojunction bipolar transistors, Jenkins, T. et.al.,
[0006]
그러나, 상기 비특허문헌 1에서 개시된 종래 기술을 이용해도, 비용상이나 실장상의 요구로부터, 반도체 IC의 치수를 작게 하기 위하여 트랜지스터의 밀도를 높여야 하고, 트랜지스터의 밀도의 상승에 수반하여, 열 상승을 억제하기 어렵다는 문제가 있었다. 또한 바이폴라 트랜지스터의 집적회로를 이용하여 실현하는 전력증폭기에 있어서, 고전력을 출력할 때는 에미터와 컬렉터에는 대전류가 흐르기 때문에, 에미터와 컬렉터는 비교적 굵은 배선으로 할 필요가 있다. 그러나, 에미터와 컬렉터를 굵은 배선으로 함으로써, 에미터와 컬렉터의 사이에는 큰 기생용량이 발생한다는 문제도 있었다.
[0007]
이에, 본 발명은, 상기 문제를 감안하여 이루어진 것이며, 본 발명의 목적으로 하는 바는, 에미터와 컬렉터간의 기생용량을 억제함과 함께, 고주파이고 고전력의 출력을 행하여도 열 상승을 억제하는 것이 가능한, 신규하고 개량된 전력증폭회로 및 통신장치를 제공하는 것에 있다.
[0008]
상기 과제를 해결하기 위하여, 본 발명의 하나의 관점에 의하면, 에미터 또는 컬렉터가 배선되는 하층 메탈과, 컬렉터 또는 에미터가 배선되는 상층 메탈을 구비하고, 상기 상층 메탈을 면적적으로 솎아내고, 상기 상층 메탈을 솎아낸 영역에 상기 하층 메탈의 배선을 인출한 것을 특징으로 하는, 고주파 증폭회로가 제공된다.
[0009]
상기 하층 메탈로부터 인출되는 배선은, 그라운드의 백비어 상에 위치하고 있을 수도 있다.
[0010]
상기 하층 메탈로부터 인출되는 배선은, 솎아내진 상기 상층 메탈에 적어도 3방이 둘러싸인 영역에 배치되어 있을 수도 있다.
[0011]
상기 하층 메탈로부터 인출되는 배선은, 상기 상층 메탈의 높이까지 인출되도록 할 수도 있다.
[0012]
상기 하층 메탈로부터 인출되는 배선에 패드를 형성하고, 상기 패드간을 와이어 본드로 접속할 수도 있다.
[0013]
상기 하층 메탈로부터 인출되는 배선에 패드를 형성하고, 상기 패드간을 메탈 배선으로 접속할 수도 있다.
[0014]
또한, 상기 과제를 해결하기 위하여, 본 발명의 다른 관점에 의하면, 상기 고주파 증폭회로를 구비하는 것을 특징으로 하는, 통신장치가 제공된다.
[0015]
이상 설명한 바와 같이 본 발명에 의하면, 에미터와 컬렉터간의 기생용량을 억제함과 함께, 고주파이고 고전력의 출력을 행하여도 열 상승을 억제하는 것이 가능한, 신규하고 개량된 전력증폭회로 및 통신장치를 제공할 수 있다.
[0016]
[도 1]본 발명의 일 실시 형태에 따른 고주파전력 증폭기(10)를 평면도로 나타낸 설명도이다.
[도 2]본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 평면도로 나타낸 설명도이다.
[도 3]도 2에 나타낸 고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다.
[도 4]고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다.
[도 5]고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다.
[도 6]본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치(1000)의 구성 예를 나타낸 설명도이다.
[0017]
이하에 첨부 도면을 참조하면서, 본 발명의 호적한 실시의 형태에 대하여 상세하게 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 가지는 구성 요소에 대해서는, 동일한 부호를 부여함으로써 중복설명을 생략한다.
[0018]
<1. 배경>
우선, 본 발명의 실시의 형태에 대하여 상세하게 설명하기 전에, 본 발명의 실시의 형태의 배경에 대하여 설명한다.
[0019]
상기 서술한 바와 같이, 휴대전화 등에서, 무선통신을 행하는 안테나에 접속되는 전력증폭기의 트랜지스터는, 고주파이고 고전력의 출력이 요구된다. 고주파이고 고전력의 출력을 실현하기 위한 반도체 IC에서는, 작은 치수로 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열함으로써, 고전력의 출력을 얻고 있다.
[0020]
바이폴라 트랜지스터의 집적회로를 이용하여 실현하는 전력증폭기에 있어서, 그 고주파이고 고전력을 출력하는 바이폴라 트랜지스터를, 동일 레이아웃 패턴으로 복수개 배열한 회로에 있어서, 고전력을 출력할 때는 에미터 및 컬렉터에 대전류가 흐른다. 에미터 및 컬렉터에 대전류를 흘리기 위해서는, 에미터 및 컬렉터는 비교적 굵은 배선으로 할 필요가 있다.
[0021]
그러나, 에미터 및 컬렉터의 배선을 굵게 함으로써, 에미터와 컬렉터의 사이에는 큰 기생용량이 발생한다. 출력 정합회로의 임피던스 최적화에 의해 전력특성을 인출할 때에, 그 에미터와 컬렉터간의 기생용량이 원인으로, 전력특성이 제한되는 경우가 있다.
[0022]
또한, 고주파이고 고전력의 출력을 실현하기 위한 반도체 IC에서는, 작은 치수로 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열함으로써, 고전력의 출력을 얻는 경우가 많다. 그 바이폴라 트랜지스터에 있어서 고전력을 출력할 때, 큰 열이 발생한다. 그 열이 복수개 배열한 바이폴라 트랜지스터간에서 불균일하게 되어, 일부의 트랜지스터만 열적으로 발진하는 것과 같은, 동작상 불안정해지는 문제가 알려져 있다.
[0023]
바이폴라 트랜지스터로 발생한 열을, 바이폴라 트랜지스터간에 균일하게 하기 위한 기술로서, 상기 비특허문헌 1에 개시된 종래기술을 이용해도, 비용상이나 실장상의 요구로부터, 반도체 IC의 치수를 작게 하기 위하여 트랜지스터의 밀도를 높여야 하므로, 열 상승을 억제하기 어렵다는 문제가 있었다.
[0024]
이에 본건 발명자는, 고주파이고 고전력의 출력을 실현하기 위하여, 작은 치수로 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열한 경우에, 바이폴라 트랜지스터간에 열을 균일하게 함으로써 특정 바이폴라 트랜지스터의 열 상승을 억제함과 함께, 에미터와 컬렉터간의 기생용량도 억제함으로써, 최대 출력전력이나 전력효율과 같은 전력특성을 향상시키는 것이 가능한 고주파 증폭회로의 기술에 대하여 예의 검토를 행하였다.
[0025]
그 결과, 본건 발명자는, 이하에서 설명하는 바와 같이, 컬렉터의 상층 메탈을 소정의 범위에서 솎아냄으로써, 고주파이고 고전력의 출력을 실현하기 위하여, 작은 치수로 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열한 경우에, 바이폴라 트랜지스터간에 열을 균일하게 함으로써 특정 바이폴라 트랜지스터의 열 상승을 억제함과 함께, 에미터와 컬렉터간의 기생용량도 억제함으로써, 최대 출력전력이나 전력효율과 같은 전력특성을 향상시키는 것이 가능한 고주파 증폭회로를 고안하기에 이르렀다.
[0026]
이상, 본 발명의 실시의 형태의 배경에 대하여 설명하였다. 계속해서, 본 발명의 실시의 형태에 대하여 상세하게 설명한다.
[0027]
<2. 본 발명의 일실시형태>
이하에 있어서, 본 발명의 실시의 형태에 따른 고주파 증폭회로의 예를 설명한다. 우선, 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열한 경우에, 컬렉터의 상층 메탈을 간단히 직사각형으로 솎아냄으로써, 에미터와 컬렉터간의 기생용량을 억제함과 함께, 바이폴라 트랜지스터간에 열을 균일하게 하는 것을 가능하게 한 고주파 증폭회로의 예를 나타낸다.
[0028]
도 1은, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(10)를 평면도로 나타낸 설명도이다. 도 1에 나타낸 것은, 실리콘 등의 반도체기판 상에 하층 메탈(11)을 형성하고, 하층 메탈(11)의 상부에 상층 메탈(12)을 형성한 고주파전력 증폭기(10)이다. 도 1에 나타낸 고주파전력 증폭기(10)는, 하층 메탈(11)을 바이폴라 트랜지스터의 에미터 배선, 상층 메탈(12)을 컬렉터 배선으로 하고 있다.
[0029]
또한 도 1에는, 하층 메탈(11)에 의한 에미터 및 베이스(14)와, 상층 메탈(12)에 의한 컬렉터로 이루어진, 바이폴라 트랜지스터 패턴영역(13)을 나타내고 있다.
[0030]
도 1에 나타낸 고주파전력 증폭기(10)는, 상층 메탈(12)이 하층 메탈(11) 상에서 전부 덮여 있는 것이 아니라, 상층 메탈(12)을 소정의 범위에서 솎아내고 있다. 도 1에 나타낸 예에서는, 형상이 직사각형이 되도록 상층 메탈(12)을 솎아내고 있다. 물론, 도면 중에 나타낸 각 메탈의 크기나, 상층 메탈(12)을 솎아낼 때의 형상이나 면적은, 도 1에 나타낸 예로 한정되는 것은 아니다.
[0031]
바이폴라 트랜지스터 패턴영역(13)에서 형성되는 복수의 바이폴라 트랜지스터에 있어서, 고전력을 출력할 때에 큰 열이 발생한다. 이 열은, 고주파전력 증폭기(10)의 양단(도면의 상하단)에서는 그다지 발생하지 않고, 중앙 부분으로 갈수록 보다 많이 발생하게 된다.
[0032]
상층 메탈(12)을 솎아낼 때는, 도 1에 나타낸 바와 같이, 도면의 상하 방향으로, 솎아내진 영역과 솎아내지 않은 영역이 교대로 나타나도록 솎아내는 것이 바람직하다. 이와 같이 상층 메탈(12)을 솎아냄으로써, 바이폴라 트랜지스터 패턴영역(13)에서 형성되는 바이폴라 트랜지스터간에 열을 균일하게 하는 것이 가능해진다. 또한 도 1에 나타낸 바와 같이 상층 메탈(12)을 솎아냄으로써, 에미터와 컬렉터간의 기생용량을 억제할 수 있게 되어 있다.
[0033]
또한 도 1에서는, 도면의 우측에 바이폴라 트랜지스터 패턴영역(13)이 마련된 고주파전력 증폭기(10)를 나타내고 있으나, 도시되지 않은 도면의 좌측에도, 마찬가지로, 하층 메탈(11)에 의한 에미터 및 베이스(14)와, 상층 메탈(12)에 의한 컬렉터로 이루어진, 바이폴라 트랜지스터 패턴영역이 마련될 수도 있다.
[0034]
도 1에 나타낸 바와 같이, 상층 메탈(12)을 소정의 범위에서 솎아냄으로써, 도 1에 나타낸 고주파전력 증폭기(10)는, 에미터와 컬렉터간의 기생용량을 억제할 수 있다. 이 도 1에 나타낸 바와 같은, 상층 메탈(12)이 소정의 범위에서 솎아내진 고주파전력 증폭기(10)에서도, 바이폴라 트랜지스터간의 열을 균일하게 함과 함께, 에미터와 컬렉터간의 기생용량을 억제하는 것이 가능하게 된다.
[0035]
다른 고주파 증폭회로의 예를 나타낸다. 도 2는, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 평면도로 나타낸 설명도이다. 도 2에 나타낸 것은, 실리콘 등의 반도체기판 상에 하층 메탈(101)을 형성하고, 하층 메탈(101)의 상부에 상층 메탈(102)을 형성한 고주파전력 증폭기(100)이다. 도 2에 나타낸 고주파전력 증폭기(100)는, 하층 메탈(101)을 바이폴라 트랜지스터의 에미터 배선, 상층 메탈(102)을 컬렉터 배선으로 하고 있다.
[0036]
또한 도 2에는, 하층 메탈(101)에 의한 에미터 및 베이스(104)와, 상층 메탈(102)에 의한 컬렉터로 이루어진, 바이폴라 트랜지스터 패턴영역(103)을 나타내고 있다.
[0037]
도 2에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)이 하층 메탈(101) 상에서 전부 덮여 있는 것이 아니라, 상층 메탈(102)을 소정의 범위에서 솎아내고 있다. 도 2에 나타낸 예에서는, 형상이 직사각형이 되도록 상층 메탈(102)을 솎아내고 있다. 물론, 도면 중에 나타낸 각 메탈의 크기나, 상층 메탈(102)을 솎아낼 때의 형상이나 면적은, 도 2에 나타낸 예로 한정되는 것은 아니다.
[0038]
나아가 도 2에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출하고 있다. 이와 같이, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출함으로써, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을, 도 1에 나타낸 고주파전력 증폭기(10)와 비교했을 때, 더욱 효율적으로 외부에 방출시키는 것이 가능해진다.
[0039]
또한 도 2에 나타낸 예에서는, 상층 메탈(102)의 높이까지 인출되어 있는 에미터 배선은, 상층 메탈(102)의 컬렉터 배선에 사방을 둘러싸여 있지만, 에미터 배선은, 적어도 3방이 컬렉터 배선에 둘러싸여 있는 것과 같은 형태일 수도 있다.
[0040]
또한 도 2에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출하고 있으나, 그 상층 메탈(102)의 높이까지 인출하는 에미터 배선은, 백비어(105)의 바로 위가 되도록 인출되어 있다.
[0041]
도 3은, 도 2에 나타낸 고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다. 도 3에 나타낸 바와 같이, 고주파전력 증폭기(100)는, 상층 메탈(102)이 소정의 범위에서 솎아내져 있으며, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출하고 있다. 물론, 도면 중에 나타낸 각 메탈의 크기나 폭은, 도면에 나타낸 것으로 한정되는 것은 아니다.
[0042]
나아가 도 3에 나타낸 바와 같이, 고주파전력 증폭기(100)는, 상층 메탈(102)의 높이까지 인출하는 에미터 배선은, 반도체기판(110)에 형성되는 백비어(105)의 바로 위가 되도록 인출되어 있다.
[0043]
도 2 및 도 3에 나타낸 바와 같이, 상층 메탈(102)을 소정의 범위에서 솎아냄과 함께, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출함으로써, 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 에미터와 컬렉터간의 기생용량을 억제할 수 있다.
[0044]
그리고, 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)을 소정의 범위에서 솎아냄과 함께, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출함으로써, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을, 도 1에 나타낸 고주파전력 증폭기(10)와 비교했을 때, 더욱 효율적으로 외부에 방출시키는 것이 가능하게 된다.
[0045]
나아가 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 반도체기판(110)에 형성되는 백비어(105)의 바로 위에 위치하도록, 상층 메탈(102)의 높이까지 인출하는 에미터 배선을 형성하고 있다. 이와 같이 에미터 배선을 형성함으로써, 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을 백비어(105)에 방출하는 것이 가능해진다.
[0046]
따라서 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을, 도 1에 나타낸 고주파전력 증폭기(10)와 비교했을 때, 더욱 효율적으로 외부에 방출시키는 것이 가능하게 된다.
[0047]
고주파전력 증폭기의 다른 예를 나타낸다. 도 4는, 고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다. 도 4에 나타낸 것은, 도 3에 나타낸 고주파전력 증폭기(100)의, 상층 메탈(102)의 높이까지 인출한 에미터 배선 상에, 패드(111)를 배치한 것이다. 물론, 도면 중에 나타낸 각 메탈의 크기나 폭은, 도면에 나타낸 것으로 한정되는 것은 아니다.
[0048]
도 4에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)의 높이까지 인출한 에미터 배선 상에 형성된 복수의 패드(111)의 사이를, 예를 들어 와이어 본드(112)로 접속함으로써, 도 3에 나타낸 고주파전력 증폭기(100)와 비교했을 때, 보다 열적으로 안정되어 동작할 수 있다.
[0049]
고주파전력 증폭기의 다른 예를 나타낸다. 도 5는, 고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다. 도 5에 나타낸 것은, 도 3에 나타낸 고주파전력 증폭기(100)의, 상층 메탈(102)의 높이까지 인출한 에미터 배선의 더욱 상층에 메탈 배선(121)을 배치한 것이다. 물론, 도면 중에 나타낸 각 메탈의 크기나 폭은, 도면에 나타낸 것으로 한정되는 것은 아니다.
[0050]
도 5에 나타낸 고주파전력 증폭기(100)는, 메탈 배선(121)에 의해, 상층 메탈(102)의 높이까지 인출한 에미터 배선끼리를 접속함으로써, 도 3에 나타낸 고주파전력 증폭기(100)와 비교했을 때, 보다 열적으로 안정되어 동작할 수 있다.
[0051]
계속해서, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치의 구성 예에 대하여 설명한다. 도 6은, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치(1000)의 구성 예를 나타낸 설명도이다.
[0052]
도 6에 나타낸 무선통신장치(1000)는, 신시사이저(1010)와 변조회로(1020)와 고주파증폭기(1030, 1070)와 필터(1040, 1080)와 아이솔레이터(1050)와 듀플렉서(1060)와 복조회로(1090)와 안테나(1100)를 포함하여 구성된다. 고주파증폭기(1030, 1070)로서, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비한다.
[0053]
신시사이저(1010)는, 변조회로(1020)에서의 송신신호의 변조나, 복조회로(1090)에서의 수신신호의 복조에 이용되는 신호를 출력한다. 변조회로는, 공급되는 송신신호를 소정의 송신주파수의 송신신호로 변환한다. 고주파증폭기(1030)는, 변조회로(1020)의 출력신호를 증폭한다. 필터(1040)는, 예를 들어 밴드패스필터로 구성되고, 고주파증폭기(1030)로 증폭된 고주파 신호로부터, 송신파대역의 신호를 추출한다. 아이솔레이터(1050)는, 필터(1040)의 출력신호를 듀플렉서(1060)에 한 방향으로 공급한다.
[0054]
듀플렉서(1060)는, 아이솔레이터(1050)의 출력단자에 접속되는 단자, 고주파증폭기(1070)의 입력단자에 접속되는 단자, 안테나(1100)에 접속되는 단자의 3단자를 가진다.
[0055]
고주파증폭기(1070)는, 안테나(1100)로 수신되고, 듀플렉서(1060)로부터 출력되는 신호를 증폭한다. 필터(1080)는, 예를 들어 밴드패스필터로 구성되고, 고주파증폭기(1070)의 출력신호로부터 송신파대역의 신호를 추출한다. 복조회로(1090)는, 필터(1080)로 추출된 신호와 신시사이저(1010)로부터 공급되는 국부발진신호를 혼합함으로써 신호를 복조한다.
[0056]
본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치는 이러한 예로 한정되는 것은 아니다. 마이크로파대역의 신호를 증폭하는 고주파전력 증폭기가 이용되는 것이면 도 6에 나타낸 것 이외에도 적용이 가능하다. 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치는, 저전압 동작화, 고효율화, 소형ㅇ경량화를 도모하는 것이 가능해진다.
[0057]
<3. 정리>
이상 설명한 바와 같이 본 발명의 일 실시 형태에 의하면, 상층 메탈(102)을 소정의 범위에서 솎아냄과 함께, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출하고 있는 고주파전력 증폭기(100)가 제공된다.
[0058]
본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)는, 이와 같이 상층 메탈(102)을 소정의 범위에서 솎아냄과 함께, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출함으로써, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을 외부에 효율적으로 방출시키는 것이 가능하게 된다.
[0059]
또한 상기 실시 예에서는, 에미터의 배선이 하층 메탈, 컬렉터의 배선이 상층 메탈인 예를 나타냈지만, 본 발명은 이러한 예로 한정되지 않는다. 컬렉터의 배선이 하층 메탈, 에미터의 배선이 상층 메탈일 수도 있다.
[0060]
이상, 첨부 도면을 참조하면서 본 발명의 호적한 실시형태에 대하여 상세하게 설명하였으나, 본 발명은 이러한 예로 한정되지 않는다. 본 발명이 속하는 기술분야에 있어서의 통상의 지식을 갖는 자라면, 특허 청구의 범위에 기재된 기술적 사상의 범주 내에 있어서, 각종의 변경 예 또는 수정 예에 상도할 수 있는 것은 분명하며, 이들에 대해서도, 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
[0061]
10: 고주파전력 증폭기
11: 하층 메탈
12: 상층 메탈
13: 바이폴라 트랜지스터 패턴영역
14: 베이스
100: 고주파전력 증폭기
101: 하층 메탈
102: 상층 메탈
103: 바이폴라 트랜지스터 패턴영역
104: 베이스
105: 백비어
110: 반도체기판
111: 패드
112: 와이어본드
121: 메탈 배선
1000: 무선통신장치
1010: 신시사이저
1020: 변조회로
1030: 고주파증폭기
1040: 필터
1050: 아이솔레이터
1060: 듀플렉서
1070: 고주파증폭기
1080: 필터
1090: 복조회로
1100: 안테나

Claims (7)

  1. 에미터 또는 컬렉터가 배선되는 하층 메탈과,
    상기 하층 메탈의 상부에 형성되고, 컬렉터 또는 에미터가 배선되는 상층 메탈을 구비하고,
    상기 상층 메탈을 면적적으로 솎아내고, 상기 상층 메탈을 솎아낸 영역에 상기 하층 메탈의 배선을 인출한 것을 특징으로 하는, 고주파 증폭회로.
  2. 제1항에 있어서,
    상기 하층 메탈로부터 인출되는 배선은, 그라운드의 백비어 상에 위치하는 것을 특징으로 하는, 고주파 증폭회로.
  3. 제1항에 있어서,
    상기 하층 메탈로부터 인출되는 배선은, 솎아내진 상기 상층 메탈에 적어도 3방이 둘러싸인 영역에 배치되는 것을 특징으로 하는, 고주파 증폭회로.
  4. 제1항에 있어서,
    상기 하층 메탈로부터 인출되는 배선은, 상기 상층 메탈의 높이까지 인출되는 것을 특징으로 하는, 고주파 증폭회로.
  5. 제1항에 있어서,
    상기 하층 메탈로부터 인출되는 배선에 패드를 형성하고, 상기 패드간을 와이어 본드로 접속한 것을 특징으로 하는, 고주파 증폭회로.
  6. 제1항에 있어서,
    상기 하층 메탈로부터 인출되는 배선에 패드를 형성하고, 상기 패드간을 메탈 배선으로 접속한 것을 특징으로 하는, 고주파 증폭회로.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 고주파 증폭회로를 구비하는 것을 특징으로 하는, 통신장치.
KR1020160067072A 2016-05-31 2016-05-31 전력증폭회로 및 통신장치 KR102585867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160067072A KR102585867B1 (ko) 2016-05-31 2016-05-31 전력증폭회로 및 통신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160067072A KR102585867B1 (ko) 2016-05-31 2016-05-31 전력증폭회로 및 통신장치

Publications (2)

Publication Number Publication Date
KR20170135322A true KR20170135322A (ko) 2017-12-08
KR102585867B1 KR102585867B1 (ko) 2023-10-05

Family

ID=60920073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160067072A KR102585867B1 (ko) 2016-05-31 2016-05-31 전력증폭회로 및 통신장치

Country Status (1)

Country Link
KR (1) KR102585867B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060055342A (ko) * 2004-11-16 2006-05-23 세이코 엡슨 가부시키가이샤 전자 소자의 실장 방법, 전자 장치의 제조 방법, 회로 기판및 전자 기기
JP2007243140A (ja) * 2006-02-09 2007-09-20 Renesas Technology Corp 半導体装置、電子装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060055342A (ko) * 2004-11-16 2006-05-23 세이코 엡슨 가부시키가이샤 전자 소자의 실장 방법, 전자 장치의 제조 방법, 회로 기판및 전자 기기
JP2007243140A (ja) * 2006-02-09 2007-09-20 Renesas Technology Corp 半導体装置、電子装置および半導体装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
[0005]
[비특허문헌 1]Microwave Symposium Digest, 1997., IEEE MTT-S International, pp949-952 vol.2, Power performance of thermally-shunted heterojunction bipolar transistors, Jenkins, T. et.al.,

Also Published As

Publication number Publication date
KR102585867B1 (ko) 2023-10-05

Similar Documents

Publication Publication Date Title
US10541653B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US9306514B2 (en) Hybrid power amplifier comprising heterojunction bipolar transistors (HBTs) and complementary metal oxide semiconductor (CMOS) devices
US9503030B2 (en) Radio frequency power amplifier
EP3570434A1 (en) Broadband power transistor devices and amplifiers and methods of manufacture thereof
CN108364946B (zh) 半导体芯片
JP2001237316A (ja) 無線通信装置
US9041465B2 (en) Amplifier circuits
CN109643976B (zh) 具有高功率密度的封装射频功率放大器
EP3836391A1 (en) Broadband power transistor devices and amplifiers with output t-match and harmonic termination circuits and methods of manufacture thereof
JP3539549B2 (ja) 半導体装置
Gruner et al. Analysis, design, and evaluation of LDMOS FETs for RF power applications up to 6 GHz
US11336234B2 (en) Power amplifier circuit
US11302659B2 (en) Semiconductor device
KR102549667B1 (ko) 집적된 고조파 종단 특징부를 갖는 반도체 패키지
US9553549B2 (en) Hybrid power amplifier having electrical and thermal conduction path
JP6164722B2 (ja) 半導体装置
KR20170135322A (ko) 전력증폭회로 및 통신장치
Wu et al. A 900-MHz 29.5-dBm 0.13-μm CMOS HiVP power amplifier
CN116317989A (zh) 具有偏置控制和谐波终止的集成功率放大器
US20220182022A1 (en) Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates
KR20020000804A (ko) 실리콘 바이폴라 전력 고주파 트랜지스터 제조 방법 및 rf 전력 트랜지스터 장치
US20220182023A1 (en) Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates
JP2016111100A (ja) 電力増幅回路及び通信装置
Zhao et al. A 20 watt, two-stage, broadband LDMOS power amplifier IC in PQFN8× 8 package at 2 GHz for wireless applications
US20220293536A1 (en) Integrated package electronic device structure

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant