KR20170128360A - 실리콘 재료의 가공 방법 - Google Patents

실리콘 재료의 가공 방법 Download PDF

Info

Publication number
KR20170128360A
KR20170128360A KR1020177026864A KR20177026864A KR20170128360A KR 20170128360 A KR20170128360 A KR 20170128360A KR 1020177026864 A KR1020177026864 A KR 1020177026864A KR 20177026864 A KR20177026864 A KR 20177026864A KR 20170128360 A KR20170128360 A KR 20170128360A
Authority
KR
South Korea
Prior art keywords
silicon
temperature
radiation
doped
defects
Prior art date
Application number
KR1020177026864A
Other languages
English (en)
Other versions
KR102571109B1 (ko
Inventor
브렛 제이슨 할람
스튜어트 로스 웬햄
말콤 데이비드 애벗
필립 조지 해머
Original Assignee
뉴사우스 이노베이션즈 피티와이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2015900915A external-priority patent/AU2015900915A0/en
Application filed by 뉴사우스 이노베이션즈 피티와이 리미티드 filed Critical 뉴사우스 이노베이션즈 피티와이 리미티드
Publication of KR20170128360A publication Critical patent/KR20170128360A/ko
Application granted granted Critical
Publication of KR102571109B1 publication Critical patent/KR102571109B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 도핑된 실리콘에서 결함의 형성을 가속화하는 방법을 제공한다. 도핑된 실리콘 영역은 고강도 전자기 방사선으로 노출되어 상당한 과잉 다수 캐리어를 제공하고, 높은 속도의 결함 형성을 촉진하여 효율적인 실리콘 패시베이션을 허용하도록 한다.

Description

실리콘 재료의 가공 방법
본 발명은 일반적으로 도핑된 실리콘을 포함하는 반도체 재료를 처리하는 방법에 관한 것이다. 특히, 본 발명은 실리콘 태양 전지에서 전기적 활성 결함을 형성하고, 전기적 활성 결함을 패시베이션하는 방법에 관한 것이다.
실리콘은 오늘날 상업적 태양 전지를 제작하는 데 사용되는 주요한 반도체 재료이다. 다수의 상업적 태양 전지는 단결정 또는 다결정 실리콘 웨이퍼로부터 제작된다. p-n 접합은, 예를 들어 p형 실리콘 웨이퍼에 n형 원자를 확산시킴으로써 실리콘 웨이퍼에 형성된다.
다량의 태양 전지는 붕소 도핑된 웨이퍼 (p형)를 사용하여 제작된다. 실리콘 재료에 도입되는 붕소 원자는 붕소-산소 (B-O) 복합체를 형성하는 경향이 있다. 이러한 복합체는 가시광선과 같은 방사선에 노출되는 경우 전기적 활성 결함을 형성할 수 있다. 유사하게, 다결정 웨이퍼는, 후속으로 형태를 변화시키고 재조합 중심을 도입할 수 있는 매우 다양한 금속 불순물을 함유하는 것으로 알려져 있다. 태양 전지 전체에 걸친 전기적 활성 결함은 전하 캐리어의 수명에 영향을 주어 감소된 성능을 유발한다.
p형 실리콘 태양 전지에서 결함의 영향을 감소시키기 위한 기술들이 당업계에서 사용되어 왔다. 그러나, 이러한 기술들은 실리콘에 이미 존재하는 결함에만 오직 적용된다. 따라서, 이러한 가공에 후속되는 임의의 결함은 태양 전지 효율에 여전히 부정적으로 영향을 미칠 것이다. 예를 들어, p형 초크랄스키(Czochralski, Cz) 실리콘 태양 전지는 작동의 처음 24 내지 48시간 동안 최대 3% (절대)의 효율에서의 하락을 초래할 수 있는 광 유도 열화 (LID)를 겪는 것으로 알려져 있다. 유사하게, 다결정 실리콘 태양 전지는 유사한 성능에서의 광 유도 열화를 겪지만, Cz 웨이퍼와 비교하여 훨씬 더 느린 기간으로 겪는 것으로 나타났다.
전형적인 태양 전지 가공 조건 하에서 상기 결함 중 다수는 아직 형성되지 않은 것이다. 따라서, 일반적으로, 이러한 기술은 실리콘 재료를 안정화시키기 위해 수 시간 또는 심지어 수 일이 요구된다. 이는 일반적으로 고처리율의 태양 전지 제조 환경과 양립할 수 없다.
예를 들어, 미국 특허 번호 8,263,176은 고온을 사용하여 태양 전지의 성능을 안정화시키는 기술을 기재하고 있다. 미국 특허 번호 8,263,176에 따르면, 광원은 대략적으로 안정화 처리 공정을 최대 8배 가속화할 수 있다. 그러나, 1000 W/m2보다 더 강한 조명 하에서는 가속화가 감소하여 포화에 도달한다. 생성된 안정화 공정은 160℃의 온도에서 핫 플레이트 상에서 수행된다. 태양 전지는 동시에 조사되어 과잉 소수 캐리어를 생성한다. 태양 전지는 약 30분 동안 이러한 상태에서 유지된 후, 추가의 가공, 예를 들어 모듈에서의 배선 및 캡슐화에 착수한다.
전기적 활성 결함을 보다 신속하게 형성함으로써 실리콘 재료를 안정화시킬 수 있는 방법 및 장비에 대한 필요성이 당업계에 존재한다.
제1 측면에 따르면, 본 발명은 도핑된 실리콘에서 결함의 형성을 가속화하는 방법을 제공하며, 상기 방법은
상기 실리콘의 밴드갭의 에너지보다 더 높은 에너지를 갖는 광자가 적어도 3 sun의 방사선 강도를 제공하도록 하는 방식으로 상기 도핑된 실리콘의 일부를 전자기 방사선에 노출시키는 단계
를 포함하며; 여기서 상기 방사선 공급원의 하나 이상의 파라미터는 상기 전자기 방사선 대한 노출 동안 노출된 부분의 유효 도핑 농도의 10%보다 더 높은 최소 과잉 다수 캐리어 농도가 상기 노출된 부분에서 유지되도록 하는 방식으로 선택된다.
실리콘의 노출된 부분은 n-도핑된 영역 및 p-도핑된 영역을 포함할 수 있다. 이들 영역은 상이한 유효 도핑 농도를 가질 것이다. 노출 동안, 각각의 도핑된 영역에서의 유효 도핑 농도의 10%보다 더 높은 최소 과잉 다수 캐리어 농도가 유지된다.
구현예에서, 상기 방사선은 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 노출 기간 동안 적어도 10 sun, 30 sun, 50 sun 또는 70 sun의 방사선 강도를 제공하도록 하는 것이다.
상기 최소 과잉 다수 캐리어 농도는 적어도 3 sun의 방사선 강도에서의 노출 지속기간의 적어도 90% 동안 상기 도핑된 실리콘에서 유지될 수 있고, 실리콘의 유효 도핑 농도의 적어도 2배일 수 있다.
일부 구현예에서, 상기 방법은 상기 노출된 실리콘의 영역에서의 유효 도핑 농도 또는 다수 캐리어 농도와의 비례 또는 2차 관계에 기초하여 방사선의 크기를 선택하는 단계를 포함한다. 방사선의 크기는 노출된 부분에 도달하는 전체 광자 밀도가 5 x 1017 광자/cm2/s보다 더 높도록 하는 방식으로 선택될 수 있다.
구현예에서, 상기 방법은, 상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자에 의해 제공된 방사선 강도가 변화되도록 하는 방식으로 노출 동안 상기 방사선의 하나 이상의 파라미터를 변화시킴으로써 상기 실리콘의 온도를 제어하는 단계를 추가로 포함한다.
일 구현예에서, 상기 실리콘의 일부를 전자기 방사선에 노출시키는 단계 및 상기 도핑된 실리콘의 온도를 제어하는 단계는 전기적 활성 결함이 상기 도핑된 실리콘의 적어도 일부에 형성되도록 하는 방식으로 수행된다.
일 구현예에서, 상기 실리콘의 일부를 방사선에 노출시키는 단계 및 상기 실리콘의 온도를 제어하는 단계는 상기 실리콘에서의 전기적 활성 결함이 패시베이션되도록 하는 방식으로 수행된다.
일 구현예에서, 상기 실리콘의 일부를 방사선에 노출시키는 단계 및 상기 실리콘의 온도를 제어하는 단계는, 전기적 활성 결함이 상기 도핑된 실리콘의 적어도 일부에 형성되고 상기 부분에 형성된 전기적 활성 결함이 패시베이션되도록 하는 방식으로 수행되며, 여기서 상기 전기적 활성 결함의 패시베이션 속도는 상기 전기적 활성 결함의 형성 속도보다 더 높다.
구현예에서, 상기 실리콘의 일부를 방사선에 노출시키는 단계 및 상기 실리콘의 온도를 제어하는 단계는 상기 노출된 부분이 사전결정된 시간 내에 안정화된 상태에 도달하도록 하는 방식으로 수행되고, 상기 안정화된 상태에서, 상기 노출된 부분을 방사선에 추가로 노출시키는 것은 전기적 활성 결함의 농도를 추가 10% 이하로 증가시킬 수 있다.
상기 사전결정된 시간은 실리콘 재료의 유효 도핑 농도, 실리콘 재료에서의 p형 도펀트의 농도, 실리콘 재료에서의 n형 도펀트의 농도; 또는 실리콘 재료의 유효 다수 캐리어 수명에 기초하여 선택될 수 있다. 상기 사전결정된 시간은 20초보다 더 짧거나 또는 5초보다 더 짧을 수 있다.
구현예에서, 상기 방법은 상기 실리콘을 냉각된 온도로 냉각하는 단계를 추가로 포함한다. 상기 실리콘은 방사선에 노출되는 동안 냉각될 수 있다. 별법으로, 급속 냉각이 요구되는 경우, 상기 실리콘이 냉각되는 동안 방사선의 스위치는 꺼질 수 있다.
상기 실리콘을 냉각하는 단계는 상기 실리콘과 열 접촉하는 열 질량(thermal mass)을 증가시키는 단계 또는 상기 실리콘 및 열 질량 사이의 열 저항을 감소시키는 단계를 포함할 수 있다. 일부 경우에, 상기 실리콘 및 히트 싱크 사이의 열 접촉이 생성된다.
구현예에서, 상기 냉각된 온도는 패시베이션된 결함의 재활성화를 최소화하도록 하는 것이다.
상기 실리콘을 냉각하는 단계는 상기 실리콘이 10초 이하 내에 상기 냉각된 온도에 도달하도록 하는 방식으로 수행될 수 있다. 일 구현예에서, 상기 냉각된 온도는 150℃ 미만이다.
구현예에서, 상기 방법은 상기 실리콘을 공정 초기 온도로 예열하는 단계를 추가로 포함하며, 상기 공정 초기 온도는 상기 노출 단계 동안 사용된 방사선의 하나 이상의 특성에 기초하여 선택된다. 구현예에서, 상기 초기 온도는 적어도 150℃이다.
구현예에서, 상기 실리콘의 온도를 제어하는 단계는 노출 동안 방사선의 전력을 제1 전력 값으로 증가시켜 상기 실리콘 온도를 제1 온도 값으로 상승시키는 단계를 포함한다.
구현예에서, 상기 실리콘의 온도를 제어하는 단계는 노출 동안 방사선의 전력을 제1 전력 값으로 증가시켜 상기 실리콘 온도를 제1 온도 값으로 상승시키는 단계를 포함한다.
구현예에서, 상기 방법은 상기 실리콘 온도를 제1 시간 동안 상기 제1 온도 값에서 유지하는 단계를 추가로 포함한다.
구현예에서, 상기 실리콘의 온도를 제어하는 단계는 노출 동안 방사선의 전력을 제2 전력 값으로 감소시켜 상기 실리콘 온도를 제2 온도 값으로 하락시키는 단계를 포함한다.
구현예에서, 상기 방법은 상기 실리콘 온도를 제2 시간 동안 상기 제2 온도 값에서 유지하는 단계를 추가로 포함한다.
상기 실리콘과 열 접촉하는 열 질량, 또는 상기 실리콘 및 열 질량 사이의 열 저항의 변화는 노출 동안 상기 실리콘의 온도에 영향을 미치는 데 사용될 수 있다.
구현예에서, 상기 제1 온도 값은 B-O 결함의 열 해리 속도가 실리콘에서의 B-O 결함의 형성 속도보다 더 높도록 선택된다.
일 구현예에서, 상기 제1 온도 값은 250℃ 내지 400℃, 또는 260℃ 내지 350℃이다.
일 구현예에서, 상기 제2 온도 값은 250℃ 내지 300℃이다.
일 구현예에서, 상기 제1 전력 값은 상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 적어도 6 sun의 방사선 강도를 제공하도록 하는 것이다.
일 구현예에서, 상기 제2 전력 값은 상기 제1 전력 값의 60% 이하이다.
구현예에서, 상기 제1 시간은 5 내지 20초이다.
구현예에서, 상기 제2 시간은 5 내지 20초이다.
구현예에서, 상기 방사선은 펄스 파형을 갖고, 노출 동안 변화된 방사선의 하나 이상의 파라미터는 방사선 펄스의 주파수, 듀티 사이클 및 진폭 중 하나 또는 이의 조합을 포함한다.
주파수는 최소 과잉 다수 캐리어 농도가 펄스의 지속기간 전체에 걸쳐 유지되도록 하는 방식으로 선택될 수 있다. 또한, 주파수는 실리콘의 온도를 독립적으로 제어하도록 선택될 수 있다.
일 구현예에서, 주파수는 100 Hz 내지 1 MHz에서 유지되고, 지속기간은 1 μs 내지 10 ms에서 유지된다.
또 다른 구현예에서, 주파수는 1 kHz 내지 100 kHz에서 유지되고, 지속기간은 10 μs 내지 10 ms에서 유지된다.
구현예에서, 상기 방법은 수소 원자를 반도체 재료에 제공하는 단계를 추가로 포함한다. 상기 방법은 노출 동안 방사선의 적어도 하나의 파라미터를 변화시켜 주어진 전하 상태의 수소 원자의 양을 제어하는 단계를 포함할 수 있다.
도핑된 실리콘은 붕소 도핑된 반도체 웨이퍼의 부분일 수 있고, 노출된 부분은 상기 웨이퍼의 표면 하나 또는 둘 다를 포함할 수 있다. 일부 구현예에서, 도핑된 실리콘은 정류 접합을 포함하는 장치, 예컨대 태양 전지의 부분일 수 있다. 이들 구현예에서, 상기 방법은, 상기 정류 접합을 가로질러 전압 파형을 인가하여 과잉 전하 캐리어를 생성하고, 일부 경우에는 생성된 과잉 다수 캐리어를 제어하도록 전압 파형의 하나 이상의 파라미터를 선택하는 단계를 포함할 수 있다.
상기 방법의 구현예에서, 전기적 활성 결함은 붕소-산소 결함을 포함한다.
제2 측면에 따르면, 본 발명은 실리콘 재료를 포함하는 광전지의 성능을 안정화시키는 방법을 제공하며, 상기 방법은
노출되는 동안 상기 실리콘 재료의 일부가 250℃ 내지 400℃의 온도에 도달하도록 상기 실리콘 재료의 일부를 전자기 방사선에 노출시키는 단계로서, 상기 전자기 방사선은 상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 적어도 10 sun의 방사선 강도를 제공하도록 하는 것인 단계; 및
상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자에 의해 제공된 방사선 강도가 감소하고, 상기 실리콘 재료의 온도가 사전결정된 시간 내에 150℃ 미만의 값으로 하락하도록 하는 방식으로, 노출 동안 상기 전자기 방사선의 전력을 감소시키는 단계
를 포함하며; 여기서 상기 전자기 방사선에 대한 상기 도핑된 부분의 노출 동안 상기 도핑된 부분의 유효 도핑 농도의 10%보다 더 높은 최소 과잉 다수 캐리어 농도가 상기 도핑된 부분에서 유지된다.
제3 측면에 따르면, 본 발명은 결정 실리콘 동종-접합 태양 전지를 제조하는 방법을 제공하며, 상기 방법은
도핑된 실리콘 기판을 제공하는 단계;
상기 실리콘 기판의 극성과 반대인 극성을 갖는 도펀트를 도입함으로써 상기 실리콘 기판과의 p-n 접합을 형성하는 단계; 및
상기 제1 측면 또는 상기 제2 측면에 따른 방법을 사용하여 상기 실리콘의 적어도 일부를 처리하는 단계
를 포함한다.
제4 측면에 따르면, 본 발명은 상기 제3 측면의 방법에 따라 제조된 실리콘 태양 전지를 제공한다.
상기 제1 및 제2 측면의 방법은 실리콘 장치의 국부화된 부분에 배치된 구조물의 성능을 개선하기 위해 상기 국부화된 부분에 선택적으로 적용될 수 있다.
본 발명의 유리한 구현예는, 예를 들어 실리콘 태양 전지에서 실리콘 재료의 벌크 수명을 신속하게 안정화시키는 방법을 제공한다. 이는 의도적으로 가속화된 전기적 활성 결함의 형성 및 전기적 활성 결함의 수소 패시베이션을 통해 달성된다. 상기 방법은 매우 높은 강도의 광 (3 sun 초과)을 사용하여 실리콘에서의 다수 캐리어의 매우 높은 주입을 제공한다. 결함 형성 및 패시베이션 공정을 가속화 및 최적화하기 위해 상기 공정 동안 동일한 광을 사용하여 실리콘의 온도를 제어한다. 특히, 일부 구현예에서 실리콘의 온도는 광에 대체 파형을 제공하고, 파형의 주파수를 변화시킴으로써 제어된다. 온도 제어는 실리콘 재료와 접촉하면서 또는 접촉하지 않으면서 이동되는 열 질량을 사용하여 용이하게 될 수 있다.
매우 높은 강도의 광 및 온도 제어 사이의 상승작용은 매우 짧은 시간 내에 실리콘 재료의 90% 또는 보다 양호한 안정화를 달성할 수 있는 능력을 제공한다. 일부 구현예에서, 이러한 시간은 5초보다 더 단축된다.
본 발명의 특징 및 이점은 첨부되는 도면을 참조하여 단지 예시로서의 이의 구현예에 대한 다음의 설명으로부터 명백해질 것이며, 도면에서
도 1, 2 및 7은 구현예에 따른 도핑된 실리콘을 포함하는 반도체 재료를 처리하기 위한 일련의 단계를 개략화하는 흐름도를 도시하고;
도 3 및 6 및 13은 도 1 및 2의 방법을 수행하기에 적합한 장치의 도식도이고;
도 4는 상기 방법 동안 사용된 시간 의존성 태양 전지 온도 프로파일의 도식적 플롯이고;
도 5는 조명 하의 태양 전지의 개략도 (a), 온도 및 조명 프로파일 (b)을 도시하고;
도 8은 2개의 상이한 조명 체제에 대한, 시간의 함수로서의 소수 캐리어 수명의 플롯을 도시하고;
도 9 및 10은 구현예에 따라 가공된 도핑된 실리콘 웨이퍼에 대해 측정된 유효 수명 데이터를 도시하고;
도 11은 일 구현예에 따른 결정 실리콘 동종-접합 태양 전지를 제조하기 위한 일련의 단계를 개략화하는 흐름도를 도시하고;
도 12는 조명에 대한 방사선 파라미터를 도출하기 위한 일련의 단계를 열거하는 흐름도를 도시하고;
도 14 내지 17은 구현예에 따른 방법으로 처리된, 태양 전지 제조에 사용하기 위한 실리콘 웨이퍼에 대한 측정 및 시뮬레이션 데이터를 도시한다.
본 발명의 구현예는 도핑된 실리콘 재료에서의 소수 캐리어의 수명을 의도적으로 가속화된 전기적 활성 결함의 형성 및 상기 결함의 패시베이션에 의해 신속하게 안정화시키는 방법에 관한 것이다. 상기 실리콘 재료는 고강도 방사선에 노출된다. 상기 방사선은 상기 실리콘 재료에서 흡수되고, 과잉 소수 및 다수 캐리어를 생성시킨다. 또한, 상기 방사선은 안정화 공정 동안 실리콘의 온도를 제어하기 위한 열 에너지를 제공한다.
본 발명의 구현예에 따라 제공된 고강도 방사선에 대한 노출 및 온도 체제는 붕소-산소 복합체와 관련된 전기적 결함의 신속한 형성 및 패시베이션을 허용한다. 이러한 결함의 일부는 전형적으로 태양 전지의 제작이 완료될 때에 아직 형성되지 않은 것이다. 이러한 결함은 태양 광전지가 전계에서 작동하는 경우 형성될 수 있으며, 이는 최대 3% (절대)의 절대 효율에서의 하락을 초래하는 광 유도 열화 (LID)이다.
본 발명의 구현예는 전기적 활성 결함, 예컨대 붕소-산소 복합체와 연관될 수 있는 결함의 형성, 기존 결함의 활성화 및 결함 패시베이션에 의해 실리콘 태양 전지의 벌크 수명을 신속하게 안정화시키는 데 적용가능하다. 예를 들어, 상향된 야금 등급 실리콘, 다결정 실리콘 또는 초크랄스키 실리콘을 포함하는 저품질의 실리콘 기판 상에 제조된 실리콘 태양 전지에서, 다수의 불순물 유형이 실리콘 재료에 존재할 수 있으며, 이는 캐리어 주입이 가해지는 경우 시간 경과에 따라 재조합 활성 결함을 형성할 수 있다.
붕소-산소 결함은 광 조사 하의 2개의 재조합 중심 형성: 고속-형성 및 저속-형성 중심과 연관된다. 고속-형성 중심은 전자 및 정공 사이의 매우 높은 포획 단면적 비 (σn/σp~100)를 특징으로 하는 반면, 저속 형성 결함은 보다 작은 정도의 비대칭성 (σn/σp~10)을 갖는다. 신속 형성 결함은 포화 농도에 빠르게 도달하는 반면, 저속 형성 결함은 전형적으로 실온에서 1-sun 조명 하에서 24 내지 48시간이 걸린다. 저속 형성 결함은 궁극적으로 실리콘 재료에서의 벌크 소수 캐리어 수명의 결정을 담당한다.
실리콘에서의 결함의 형성은 방사선에 대한 노출의 효과와 연관이 있었다. 그러나, 결함 형성은 항상 과잉 소수 캐리어의 존재와 연관이 있었다. 최대 0.1 sun의 방사선 강도는 장시간 (1시간 초과)의 결함 형성 공정으로 이어지는 포화 결함 형성 속도를 나타냈다. 외부 자극, 예컨대 온도의 도입 없이 변경된 방사선에 의해 결함 형성 속도의 추가의 증가가 없는 것이 현재까지 당해 기술 분야에서 보고되었다. 이러한 발견은 p형 실리콘에서의 B-O 결함에 대해 확인되었다.
당해 기술 분야에서 제안된 방법과 대조적으로, 본원에 제안된 방법은 실리콘 재료에서 과잉 다수 전하 캐리어를 유효 실리콘 도핑 농도보다 더 높은 농도로 생성하도록 설계된다. 이는 3 sun보다 더 높은 방사선 강도 및 특정 구현예에서는 250℃ 초과의 온도를 사용하여 달성된다. 본원에 제안된 방법의 구현예에 따르면, 실리콘 재료의 안정화는 단지 수 초 내에 얻어질 수 있다.
유리하게는, 실리콘 재료의 온도는 과잉 다수 캐리어의 생성에 사용되는 방사선의 특성, 예를 들어 '방사선 신호의 주파수'를 제어함으로써 제어된다. 본원에서 '방사선 신호의 주파수'의 표현은 반도체를 노출시키는 데 사용되는 방사선 신호의 파형과 관련되어 사용되며, 사용된 광의 실제 파장과 관련하여 사용되지 않는다. 예를 들어, 실리콘 재료는 사전결정된 주파수에서 레이저의 스위치를 켜고 끔으로써 생성된 구형파 신호를 사용하여 노출될 수 있다. 일부 구현예에서, 상기 주파수를 제어하여 실리콘 재료에 전달되는 에너지 및 온도를 조절한다.
실리콘 재료에서 B-O 복합체와 관련된 결함의 형성 및 활성화는 수소 패시베이션 공정과 함께 발생할 수 있다. 실리콘 내에 수소 원자의 공급원을 갖는 것은 노출 동안 이들이 생성되거나 또는 활성화될 때 결함의 패시베이션을 허용한다.
실리콘의 온도 제어는 패시베이션된 결함의 재활성화를 최소화하면서 형성 및 패시베이션 공정을 관리하는 것을 허용한다. 높은 체제의 캐리어 주입은 바람직하게는 공정 전체에 걸쳐 유지된다.
당해 기술 분야에서 이전에 제안된 방법들과 대조적으로, 본원에 제안된 방법의 구현예는 고강도 방사선 및 빠른 가열 과도를 사용한다. 장치에 보다 정확한 온도 제어를 제공하기 위해, 장치는 가열 또는 냉각을 촉진하도록 보다 높거나 또는 보다 낮은 열 질량과 접촉하고 접촉하지 않으면서 이동된다. 별법으로, 장치 및 열 질량 사이의 열 저항이 조절될 수 있다.
냉각 단계 동안 캐리어 주입이 지속되어 임의의 열 해리된 수소-결함 복합체의 재패시베이션 및 임의의 열 해리된 B-O 결함 복합체의 재형성을 허용할 수 있다. 수소의 부재 하에 주어진 온도에서 고강도 조명 하에 B-O 결함의 순 해리(net dissociation)가 발생하더라도, B-O 결함의 빠른 형성 속도가 또한 발생할 수 있다. 수소의 존재 하에 유사한 조건을 사용함으로써, B-O 결함의 패시베이션 속도가 B-O 결함의 열 해리 속도 및 수소-결함 복합체의 열 해리 속도보다 더 빠르면 B-O 결함의 순 패시베이션이 발생할 수 있다.
상기 방법에 사용된 방사선 강도 체제에서, 총 다수 캐리어 농도에 대한 유의한 증가는 결함 형성 속도에서의 실질적인 가속화를 생성한다. p형 실리콘에서의 B-O 결함에 대해, 예를 들어 결함 형성으로 이어지는 화학 반응은 정공의 유효성 및 이에 따라 재료의 유효 도핑 농도에 의해 제한되는 것으로 보인다.
결함 형성은 단순히 재료의 유효 도펀트 농도를 증가시킴으로써 가속화될 수 있다. 그러나, 이는 장치 설계에 영향을 미치며, 일반적으로 결함의 보다 높은 포화 농도로 이어진다. 이는 다수의 이유로 바람직하지 않다. 첫째로, 이는 재료에서의 보다 높은 결함 농도로 인하여 상당히 더 높은 성능 손실로 이어질 수 있다. 둘째로, 결함의 재조합 활성을 중화시키기 위해, 결함의 충분한 패시베이션을 보장하도록 보다 높은 농도의 수소 및/또는 보다 긴 패시베이션 공정이 요구된다.
상기 공정에서 사용되는 높은 방사선 강도 및 상대적으로 높은 온도를 고려하여, 급속 냉각 단계가 또한 필요하다. 일부 구현예에서, 급속 냉각은 방사선 공급원을 제거하고 장치를 능동 냉각함으로써 달성된다. 예를 들어, 장치를 높은 열 질량 부재 또는 히트 싱크와 접촉하도록 위치시킴으로써 달성된다.
도 1을 참조하면, 실리콘 재료에서의 전기적 활성 결함을 형성하는 데 요구되는 단계를 갖는 흐름도(100)이 도시되어 있다. 특정 도핑 특성 및 캐리어 수명을 갖는 전자 장치 또는 간단히 실리콘 기판을 제공한 후에, 3 sun보다 더 높은 에너지를 갖는 방사선 공급원에 대한 노출 단계(102)가 수행된다. 방사선은 실리콘 재료에 의해 흡수되는 파장에서 3 sun보다 더 높은 에너지를 함유한다. 높은 강도의 방사선은 실리콘 재료의 가열을 허용하고, 상기 재료에서 다수 캐리어의 높은 주입을 유발한다.
단계(104)에서, 그리고 노출 전체에 걸쳐, 실리콘의 온도는 최적의 결함 형성 및/또는 활성화를 제공하고 전기적 활성 결함의 패시베이션을 촉진하도록 제어된다. 실리콘의 온도는, 방사선의 하나 이상의 파라미터를 변화시킴과 동시에 실리콘 재료의 유효 도핑 농도의 10%보다 더 높은 과잉 전하 캐리어 농도를 유지하면서 제어된다. 이용가능한 공정 시간에 따라, 상이한 과잉 전하 캐리어 농도가 선택될 수 있다.
붕소 도핑된 초크랄스키 실리콘에서, 1.68 x 1019 광자/cm2/s 초과의 조명 강도를 사용하여 1분 미만 내에 결함 형성 공정을 완료할 수 있다. 고강도 방사선은 실리콘의 온도를 매우 신속하게 423 K의 값으로 증가시키는 것을 허용한다.
펄스 방사선 공급원은 실리콘 재료에 전달되는 에너지의 양을 조절하는 데 사용될 수 있다. 방사선 공급원의 주파수를 변조함으로써 실리콘의 온도가 증가 또는 감소될 수 있으며, 이는 주입 조건을 보존한다.
이제 도 2를 참조하면, 태양 전지의 성능을 안정화시키는 데 요구되는 일련의 단계를 갖는 흐름도(200)이 도시되어 있다. 실리콘 태양 전지가 제공되고 (단계(202)), 태양 전지에서의 도핑 농도 및 캐리어 수명 및 목적하는 공정 온도 구배에 기초하여 적합한 조명 프로파일이 설계된다 (단계(204)).
노출 및 온도 프로파일은 단계(206)에서 특정 장치에 대해 결함 형성 공정 및 패시베이션 공정의 동력학, 예컨대 장치에 존재하는 수소 원자의 양 및 전하를 고려하여 선택된다. 이어서, 태양 전지는 단계(208)에서 상기 선택된 프로파일에 기초하여 방사선에 노출되고, 단계(210)에서 냉각된다.
이제 도 3을 참조하면, 방법(200)을 수행하기에 적합한 장치(300)의 개략도가 도시되어 있다. 도 3의 예에서, 결함 형성 및 패시베이션 공정은 태양 전지 상의 스크린-인쇄된 금속 접점의 형성을 위한 냉각 공정에 통합된다. 소성 구역(firing zone)(302) 이후에, 태양 전지(304)는 벨트(306) 상의 노(furnace)를 통해 구역(308)에서의 냉각으로 이송된다. 구역(308)은 구역(310 및 316)에서 결함 형성/패시베이션 공정을 시작하기 위해 태양 전지(304)가 적어도 150℃의 초기 온도가 되게 하는 냉각 시스템(307)을 포함한다. 구역(310 및 316)에서, 태양 전지(304)는 조명 프로파일에 기초하여 광원(312 및 318)에 의해 조사된다. 태양 전지(304)의 온도는 광을 사용하여 제어되어 프로파일을 따르고, 결점의 형성 및/또는 패시베이션을 용이하게 하도록 한다.
광원(312 및 318)은 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 10 내지 70 sun의 방사선 강도를 제공하도록 하는 광 강도를 제공할 수 있다. 태양 전지(304) 내 도핑된 실리콘 영역의 유효 도핑 농도의 10%, 바람직하게는 2배보다 더 높은 최소 과잉 다수 캐리어 농도를 유지하면서 태양 전지(304)의 온도를 제어하기 위해 광의 주파수가 두 구역(310 및 316) 모두에서 변조될 수 있다. 구역(310 및 316)은 온도 시간 프로파일의 상이한 기간 동안 태양 전지(304)를 노출시키도록 구성될 수 있다. 이러한 구현예에서, 태양 전지(304)는 구역(310)에서 260℃ 내지 350℃의 온도 및 구역(316)에서 250℃ 내지 300℃의 온도에 도달한다. 전체 결함 형성/패시베이션 공정은 10초보다 더 짧은 시간 내에 일어난다.
별법의 구현예에서, 구역(310 및 316)은 한 세트의 광원의 단일 구역으로 그룹화될 수 있다.
이어서, 태양 전지(304)는 냉각 구역(322)로 이송된다. 구역(322)에서, 태양 전지는 구역(310 및 318)에서보다 감소된 시간-평균 강도를 갖는 광원(324)에 의해 여전히 조사될 뿐만 아니라, 태양 전지(304)가 패시베이션된 결함의 재활성화를 최소화하도록 하는 온도가 되게 하는 냉각(326)을 제공한다. 냉각된 온도는 150℃ 미만이고, 10초 이하 내에 구역(322)에 도달한다.
구역(322)에서의 냉각은 전도, 대류 또는 복사에 의한 능동 냉각(326)을 통해 또는 단지 시간-평균 광(324) 강도의 감소에 의해 달성될 수 있다. 일부 구현예에서, 구역(322)에서, 태양 전지(304)는 냉각을 가속화하도록 히트 싱크와 접촉하여 위치될 수 있다.
장치(300)에서, 방사선은 태양 전지의 유형 및 실리콘의 어느 영역이 패시베이션되어야하는지에 따라 태양 전지의 양 측면 또는 태양 전지의 단일 측면으로부터 제공될 수 있다.
별법의 구현예에서, 결함 형성 공정은 도금된 접점에 대한 금속 어닐링 공정에 통합된다. 이러한 경우에, 태양 전지(304)가 결함 형성 구역(310)에 바로 투입되기 전에 장치의 초기 가열 단계가 제공된다. 이러한 예에서, 금속 어닐링 공정은 구역(310 및 316)에서 수행된다.
이제 도 4를 참조하면, 결함 형성/패시베이션 공정 동안의 시간 의존성 태양 전지 온도 프로파일 및 각각의 광 펄스(401)의 개략도(400)이 도시되어 있다. 도 4의 구현예에서, 광은 태양 전지의 온도를 제어하기 위해 상이한 주파수에서 펄스화된다. 구역(402)에서, 보다 높은 주파수를 갖는 펄스형 광을 제공함으로써 상기 온도가 260℃ 내지 350℃의 값으로 증가된다. 상기 온도는 특정의 시간 동안 일정하게 유지된 다음, 광 펄스(401)의 주파수를 감소시킴으로써 구역(406)에서 처음으로 하락하고, 구역(408)에서 두번째로 하락한다. 특정 준위의 캐리어 생성을 유지하고, 패시베이션된 결함의 재활성화를 최소화하기 위해 태양 전지 냉각 단계(410) 동안 보다 낮은 주파수 펄스가 제공된다.
별법의 구현예에서, 태양 전지의 온도를 제어하기 위해 방사선의 다른 파라미터가 사용될 수 있다. 예를 들어, 보다 높은 평균 강도를 갖는 펄스, 상이한 스펙트럼 내용을 갖는 보다 긴 펄스의 펄스가 사용될 수 있다.
도 5는 온도 변수 공정을 구현하는데 사용될 수 있는, 조명 하의 태양 전지 (a), 온도 및 조명 프로파일 (b)의 개략도를 도시하고 있다. 배열(500)은 태양 전지를 급속하게 냉각하는 데 사용될 수 있다. 상기 전지는 제1 열 질량을 갖는 가공 스테이지(502) 상에 놓인다. 보다 큰 열 질량의 또 다른 스테이지(504)는 스테이지(502) 아래에 위치된다. 태양 전지에서 스테이지(502)까지의 열 저항은 상기 전지에서부터 스테이지(504)까지의 열 저항보다 더 크다.
도 5b는 배열(500)과 함께 사용될 수 있는 가능한 온도 프로파일(520) 및 방사선(530)의 가능한 평균 강도 다이어그램을 도시하고 있다.
시간 t0에서(도 5b), 웨이퍼는 온도 T0에 있고, 고강도의 조명 (전력 E1을 가짐)이 조명 공급원(506)으로부터 제공된다. 전지(304)는 사전결정된 온도 T1에 도달하는 시간인 t1까지 가열된다. 시간 t1에서, 전력은 온도를 주어진 범위 T1 내지 T2에서 유지하도록 준위 E2로 감소된다. 이 기간 동안 캐리어 주입은 전기적 활성 결함의 형성 및 패시베이션을 허용한다. 시간 t2에서, 전지(304)는 스테이지(504)와 접촉하도록 이동되고, 급속 냉각이 시작된다. 냉각 동안 전지(304)는 조명 E2 하에서 유지된다. 전지(304)의 표면 상에서의 냉기 송풍을 포함하나 이에 제한되지 않는 다른 수단에 의해 추가의 냉각이 제공될 수 있다. 이 시간 동안, 전지 온도가 T3으로 감소될 때까지 전력은 E2에서 또 다른 사전결정된 값 E3으로 감소될 수 있다.
전지 온도를 제어하기 위해 100 Hz 내지 1 MHz의 주파수가 사용될 수 있으며, 1 μs 내지 10 ms의 펄스 지속기간이 사용될 수 있다. 펄스형 광원은 800 nm 내지 1200 nm 사이의 적어도 하나의 파장을 포함하는 넓은 파장 스펙트럼을 갖는 플래시 램프를 포함할 수 있다.
예를 들어, 펄스 파형의 듀티 사이클을 이등분하여 주파수별로 독립적인 펄스 에너지를 가정할 때, 대략 50%의 가열의 감소가 얻어진다. 캐리어 수명 (예를 들어, 100 μs)과 관련하여 연속적인 펄스 사이의 짧은 시간 (예컨대, 1 μs)을 사용함으로써, 캐리어 농도의 손실이 본질적으로 일어나지 않을 것이다.
이제 도 6을 참조하면, 방법(200)을 수행하기에 적합한 또 다른 장치(600)의 개략도가 도시되어 있다. 도 3의 예에서와 같이, 또한 장치(600)에서, 결함 형성 및 패시베이션 공정은 태양 전지 상의 스크린-인쇄된 금속 접점의 형성을 위한 냉각 공정에 통합된다. 그러나, 장치(600)에서, 태양 전지(304)는 일련의 독립적인 벨트 상에서 이송된다. 상기 벨트는 상이한 열 질량을 가지며 독립적인 속도로 작동될 수 있다.
소성 구역을 빠져나옴에 따라, 태양 전지(304)는 벨트(606)을 사용하여 초기 예열/냉각 구역(604)로 이송된다. 상기 전지가 이 구역에서 가열되거나 또는 냉각되어야하는지 여부에 따라, 벨트(606)은 높거나 또는 낮은 열 질량을 갖도록 설계될 수 있다. 예를 들어, 구역(604)가 소성 구역 이후에 위치되는 경우, 태양 전지(304)는 구역(604)에서 냉각되어야 하며, 벨트(606)은 도 6에서 두꺼운 선으로 나타낸 바와 같이 높은 열 질량을 갖도록 설계될 수 있다.
태양 전지가 구역(608)에서 예열되어야 하는 경우에, 높은 조명 구역(610)으로의 태양 전지의 이송은 상기 전지로부터의 열 손실을 감소시키도록 빠르게 일어난다.
구역(604)는 구역(310 및 316)에서의 결함 형성/패시베이션 공정을 시작하기 위해 태양 전지(304)가 적어도 150℃의 초기 온도가 되도록 설계될 수 있다. 일부 구현예에서, 구역(604)에서 태양 전지는 광원(608)에 의해 조사되어 과잉 다수 캐리어의 생성을 시작할 수 있다.
구역(610 및 616)은 광원(612 및 618) 및 상이한 벨트(614 및 620)을 사용하여 상이한 조명 체제에 태양 전지(304)를 노출시켜 도 4와 관련하여 기재된 바와 유사한 온도 프로파일을 구현하는 데 사용될 수 있다.
이어서, 태양 전지(304)는 냉각 구역(622)로 이송된다. 구역(622)에서, 태양 전지는 구역(610 및 618)과 비교하여 감소된 시간-평균 광 강도를 갖는 광원(624)에 의해 여전히 조사된다. 구역(622)에서, 태양 전지(304)는 냉각을 용이하게 하기 위해 매우 높은 열 질량을 갖는 벨트(626)을 사용하여 이송된다. 일부 구현예에서, 태양 전지(304)는 냉각을 용이하게 하기 위해 냉각 구역(622)에 있는 동안에 광에 노출되지 않는다.
상기 장치의 별법의 구현예는 장치(300 및 600)으로부터 취해진 가열 및 냉각을 위한 해결책의 조합을 포함할 수 있다. 예를 들어, 가능한 장치는 능동 냉각 요소에 더하여 독립적인 벨트를 가질 수 있다. 또 다른 대안은 독립적으로 능동 냉각되거나 또는 가열될 수 있는, 나란히 배치되는 일련의 롤러를 포함한다.
추가의 별법의 구현예에서, 결함 형성 공정은 도금된 접점을 위한 금속 어닐링 공정에 통합될 수 있다. 이러한 경우에, 태양 전지(304)가 결함 형성 구역(310 또는 610)에 바로 투입되기 전에 장치의 초기 가열 단계가 제공된다. 이러한 경우, 금속 어닐링 공정은 구역(310 또는 610) 및 (316 또는 616)에서 수행된다.
추가의 별법의 구현예에서, 공정(200)은 태양 전지의 캡슐화 동안 수행될 수 있다. 캡슐화 동안 공정(200)을 수행하는 데 사용될 수 있는 가공 도구의 가능한 구성은 본 출원인이 소유하는 PCT/AU2014/050147의 도 25 및 26에 도시되어 있다.
이제 도 7을 참조하면, 구현예에 따른 도핑된 실리콘을 포함하는 반도체 재료를 처리하기 위한 일련의 단계를 개략화하는 흐름도(700)이 도시되어 있다. 단계(702)에서, 실리콘 재료의 일부는 노출되는 동안 상기 실리콘 재료의 일부가 250℃ 내지 400℃의 온도에 도달하도록 전자기 방사선에 노출되고; 상기 전자기 방사선은 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 적어도 10 sun의 방사선 강도를 제공하도록 하는 것이다. 이어서, 단계(704)에서, 전자기 방사선의 전력은 노출 동안, 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자에 의해 제공된 방사선 강도가 감소하고, 실리콘 재료의 온도가 사전결정된 시간 내에 150℃ 미만의 값으로 하락하도록 하는 방식으로 감소된다.
도 8은 결함 형성 또는 실리콘 열화 공정의 플롯(800)을 도시한다. 상기 플롯은 소수 캐리어 수명이 어떻게 열화되는지 182℃에서 어닐링된 샘플에 대한 2 x 1014 cm-3의 주입 준위에서의 시간의 함수로서 나타낸다. 사각형은 구현예에 따라 50 sun의 조명 강도 하에 어닐링된 샘플을 나타내며, 원은 1 sun의 조명 강도 하에 어닐링된 샘플을 나타낸다. 플롯(800)은, 1 sun의 조명 강도 하에 어닐링된 샘플은 이러한 온도에서 시간에 따라 열화되지 않는 반면, 50 sun으로 조사된 샘플은 빠르게 열화됨을 명백히 나타낸다. 붕소-산소 결함의 해리는 1 sun 조명 하에서의 결함 형성보다 더 빠를 수 있으며, 이는 결함의 순 해리로 이어질 수 있다. 그러나, 50 sun 조명 하에서 결함 형성 속도는 해리 속도보다 이제 더 큰 정도로 유의하게 향상되고, 순 효과는 빠른 결함 형성이다.
이제 도 9를 참조하면, 방법(200)에 따라 가공된 도핑된 실리콘 웨이퍼에서의 유효 수명 (플롯 (900))이 도시되어 있다.
모든 결함이 열 해리 (비-활성)될 때 동일한 주입 준위에서의 소수 캐리어 수명의 분율로서 9.12 x 1014/cm3의 소수 밀도에서 소수 캐리어가 측정되었다.
플롯(900)은 조명 강도의 함수로서의, 423 K에서 1분 레이저 공정 후(902) 및 추가의 1분 레이저 공정 후(904)의 유효 수명을 나타낸다. 48시간 광 침투(light soaking) 후의 이러한 웨이퍼의 안정화된 수명은 구역(906)에서의 점선 사이에서 달라진다. 플롯(920)은 가공 전(922), 1.68 x 1019 광자/cm2/s의 조명 강도로의 레이저 열화 후(924), 후속의 다크 어닐링(dark anneal) 후(926), 및 48시간 광 침투 후(928)의 샘플에 대한 과잉 소수 캐리어 농도에 대해 플롯팅된 오제(Auger) 보정된 역 유효 수명을 나타낸다.
이제 도 10을 참조하면, 주어진 온도 프로파일 하에, 오거 보정된 역 유효 수명이 도핑된 실리콘 웨이퍼에 대한 소수 캐리어 밀도의 함수로서 도시되어 있다. 레이저 열화 전(132), 1.68 x 1019 광자/cm2/s의 조명 강도 및 플롯(150 (140))에 도시된 바와 같은 온도 프로파일로의 레이저 열화 후, 다크 어닐링 후(134), 및 최종적으로 48시간 광 침투 후(136)의 역 수명이 주어진다. 샘플 온도 프로파일은 플롯(150)에 도시되어 있고, 데이터팩(Datapaq) Q18 프로파일러를 사용하여 측정된다. 레이저는 0.8 s에서 켜지고, 4.6 s에서 꺼진다.
이제 도 11을 참조하면, 일 구현예에 따른 결정 실리콘 동종-접합 태양 전지를 제조하기 위한 일련의 단계를 개략화하는 흐름도(250)이 도시되어 있다. 도핑된 실리콘 기판은 단계(252)에서 제공된다. p형 표면 및 n형 표면을 생성하기 위한 도펀트 원자를 도입함으로써 p-n 접합이 실리콘 기판에 연속으로 형성된다 (단계(254)). 하나 이상의 표면 패시베이션 층이 태양 전지의 전면 및/또는 후면 상에 증착된다(256). n형 및 p형 접촉 영역은 상기 장치의 전면 및/또는 후면 상에 한정된다(258). p형 금속 접점은 태양 전지의 p형 표면 상에 증착된다(260). n형 금속 접점은 태양 전지의 n형 표면 상에 증착된다(262). 실리콘과의 n형 및 p형 접점의 전기적 접촉을 허용하며, 실리콘 내로의 수소의 확산을 용이하게 하도록 어닐링 공정이 수행된다(264). 전방 표면 층 및 후방 표면 층이 태양 전지 상에 증착되며(266), 이는 금속 접점 및/또는 패시베이션 층으로 이루어질 수 있다. 바람직하게는, 하나 이상의 패시베이션 층은 수소를 함유한다. 수소 원자는 공정 순서 동안 임의의 시간에 태양 전지 장치에 도입될 수 있지만, 전형적으로 금속 접점을 위한 소성 공정 동안 혼입된다. 최종적으로, 상기 장치는 본원에 기재된 방법의 구현예에 따른 단계를 수행하여 패시베이션된다. 개시된 방법 및 공정은 도핑된 실리콘 재료에서의 전기적 활성 결함의 형성 및 패시베이션의 가속화를 허용한다. 이러한 방법 및 공정을 사용하여 얻어진 결함 형성 및 패시베이션 속도는 수 초의 기간 내에 완전한 결함 형성을 허용한다.
도 12는 일 구현예에 따라 가공 파라미터를 계산하는 데 사용될 수 있는 일련의 단계를 열거하는 흐름도를 나타낸다. 실리콘 재료의 유효 도핑 농도 및 소수 캐리어 수명이 단계(352)에서 측정된다. 이어서, 최대 가공 온도가 단계(354)에서 계산된다. 가장 빠른 결함 형성 속도 및 계산된 온도 프로파일을 얻기에 적합한 방사선 파라미터가 단계(356)에서 계산된다. 결정된 온도 프로파일을 얻기 위해 요구되는 외부 가열의 양이 단계(358)에서 계산된다. 최종적으로, 공정 시간이 단계(360)에서 계산된다. 공정 시간의 계산은 결정된 방사선 파라미터, 온도 프로파일 및 측정된 소수 캐리어 수명을 기초로 한다.
이제 도 13을 참조하면, 방법(700)을 수행하기에 적합한 장치(380)의 개략도가 도시되어 있다. 장치(380)은 도 3의 벨트 노와 유사하지만, 전압 파형 발생기(382)를 포함한다. 장치(380)에서, 인가된 전압은 방사선 공급원(312, 318 및 312) 및 외부 열 발생기(314 및 320)과 협력하여 사용된다. 도 3의 예에서, 발생기(382)는 (306)에 연결되고, 이에 따라 브러쉬 시스템(384)를 통해 태양 전지(304)의 후면에 연결되고, 전극(386)을 통해 태양 전지의 전면에 연결된다. 그러나, 발생기(382)를 태양 전지(304)에 연결하기 위해 별법의 구성이 사용될 수 있다.
태양 전지 장치에 대한 BO 결함 형성 속도의 의존성을 관찰하기 위해, 비소성 태양 전지 샘플을 다양한 조명 강도 하에 374 내지 417 K의 온도에서 가공하였다.
도 14는 374 K (450) 및 417 K (460)의 온도에 대한, 6.7 x 1017 내지 1.9 x 1019 광자/cm2의 광자 플럭스 하에서의 어닐링 공정 후 비소성 웨이퍼에 대한 활성 결함의 계산된 분율의 플롯을 나타낸다. 파선은 일정한 결함 형성 속도를 사용하는 데이터에 대한 피팅을 나타낸다. 삼각형(452, 462)는 1.9 x 1019의 광자 플럭스에 관한 것이고; 원(454, 464)는 4.9 x 1018의 광자 플럭스에 관한 것이고, 사각형(456, 466)은 6.7 x l017의 광자 플럭스에 관한 것이다.
결함 형성 및 해리, 및 일정한 결함 형성 속도 둘 다를 포함하는 단순 모델을 사용하여 데이터 피팅을 수행하였다. 빠른 결함 형성 공정의 영향은 초기 결함 농도에서의 오프셋에 의해 설명되었다. 이러한 오프셋은 모든 경우에 13%의 포화 결함 농도로 균일하였다. 생성된 결함 형성 속도는 하기 표 I에 보고되어 있다.
<표 I>
Figure pct00001
계산 시 일정한 결함 형성 속도를 사용하는 것은 다수의 결함이 활성 상태에 있는 경우에 오류를 도입할 수 있다.
p 및 결함 형성 속도 사이의 선형 관계식을 사용하여 표 I에서의 데이터에 대한 합당한 피팅을 얻는 것은 가능하지 않았다. 대조적으로, 2차 관계식을 사용하여 탁월한 피팅을 얻을 수 있었다.
또한, 2차 전인자를 아레니우스(Arrhenius) 그래프 상에 플롯팅한 경우, 0.415±0.02 eV의 활성화 에너지 EA가 얻어졌으며, 이는 문헌에서 추정된, 결함 형성을 위한 활성화 에너지의 범위 내에 있다.
도 15는 374 K 내지 417 K의 온도에 대한, 계산된 정공 농도의 함수로서 피팅된 결함 형성 속도를 갖는 플롯(550) 및 아레니우스 플롯 (삽도)을 도시한다. 삼각형(552)는 417 K에 대한 데이터를 나타내고; 원(554)는 393 K에 대한 데이터를 도시하고, 사각형(556)은 374 K에 대한 데이터를 나타낸다. 1.9x1019의 광자 플럭스에 관련된다.
상기 데이터는 BO 결함의 형성 속도가 p형 실리콘에서의 중간에서부터 높은 준위의 주입에서 p에 대한 2차 의존성을 갖는 것을 나타내는 것으로 보이고, 이는 하기로서 표현될 수 있다:
Figure pct00002
상기 식에서, C는 캐리어 농도이며, p형 실리콘에서의 이러한 조건 하의 온도 의존성 전인자이다. 상기 표현은 결함 형성이 캐리어 주입 없이 관찰되지 않기 때문에 저준위 주입에서는 충분한 설명이 아니다.
2차 의존성은 벌크 유효 도핑 농도 초과의 △n이 실현되는 경우 결함 형성 속도가 유의하게 향상될 수 있음을 함축한다.
이제 도 16을 참조하면, 374 K의 온도에서 1.09 x l019 광자/cm2의 광자 플럭스로 40 내지 455 fA/cm2의 J0에 대한 어닐링 공정 후의 비소성된 웨이퍼의 활성 결함 분율을 갖는 플롯이 도시되어 있다. 파선은 도 15의 결과로부터 결정된 계산된 정공 농도 및 활성화 에너지 및 전인자를 사용하여 시뮬레이션된 데이터이다. 삼각형(652)는 J0 = 43 ± 3 fA/cm2에 대한 데이터를 나타내고; 원(654)는 J0 = 177 ± 8 fA/cm2에 대한 데이터를 나타내고; 사각형(556)은 J0 = 430 ± 25 fA/cm2에 대한 데이터를 나타낸다.
주입 하의 샘플의 상이한 유효 수명으로 인해, 과잉 캐리어 밀도 및 이에 따라 정공 농도는 J0이 증가함에 따라 감소한다. 도 15는 2차 의존성에 기초하여 실험 결과 및 이러한 단순 모델 사이의 타당한 일치가 있음을 나타낸다. 그러나, 공정 전체에 걸쳐 단일 결함 형성 속도 사용 시의 부정확성은 가장 낮은 J0을 갖는 샘플에 대한 피팅에서 명백히 가시적이다.
이제 도 17을 참조하면, 어닐링이 불활성 상태에서 결함으로 시작되는 경우 소성된 웨이퍼에 대한 결과를 갖는 플롯이 도시되어 있다. 상기 공정은 보다 낮은 J0 값을 갖는 샘플에 대해 가속화된 것으로 보인다. 삼각형(752)는 J0 = 45 ± 6 fA/cm2에 대한 데이터를 나타내고; 원(754)는 J0 = 110 ± 7 fA/cm2에 대한 데이터를 나타내고, 사각형(556)은 J0 = 345 ± 25 fA/cm2에 대한 데이터를 나타낸다. 파선은 문헌으로부터의 결함 패시베이션 및 탈안정화에 대한 값과 함께, 도 15에서의 결과로부터 결정된 계산된 정공 농도 및 활성화 에너지 및 전인자를 사용하여 시뮬레이션된 데이터이다.
본원에 사용된 용어 "포함하는" (및 이의 문법적 변형)은 "갖는" 또는 "포함하는"의 의미로 사용되며, "오직 -만으로 구성된"의 의미로 사용되지 않는다.
본 개시내용에서, 표현 "완전한 결함 형성"은 재료에서 다량의 다수의 전기적 활성 결함의 형성을 의미한다. 보다 긴 노출 시간을 허용함으로써 완전한 결함 형성 후 소량의 결함이 재료에 여전히 형성될 수 있다. 그러나, 이러한 소량은 실리콘 재료에서의 소수 캐리어 수명, 예를 들어 상기 실리콘 재료를 사용하여 실현된 광전지 장치의 성능에 유의하게 영향을 미치지 않도록 하는 것이다.
본 개시내용에서, 표현 "유효 도핑 농도"는 순 도핑 농도를 의미한다. 오로지 붕소로 도핑된 p형 실리콘에서, 이는 단순히 실리콘에서의 치환 수용자 (붕소) 원자 (Na)의 농도이다. p형 및 n형 도펀트로 공동-도핑된 p형 실리콘에서, 순 도핑은 Na 및 n형 공여자 원자 (Nd)의 농도 사이의 차이이다.
본원에 기재된 방법은 유리하게는 실리콘 장치 내의 넓은 실리콘 영역 및 특정한 구조물을 표적화하는 국부화된 영역 둘 모두에 적용될 수 있다.
광범위하게 기재된 본 발명의 취지 또는 범주를 벗어나지 않으면서 구체적인 구현예에 나타내어진 바와 같은 본 발명에 다수의 변형 및/또는 수정이 이루어질 수 있음을 당업자는 알 것이다. 따라서, 본 발명의 구현예는 모든 측면에서 예시적인 것으로서 간주되어야 하며, 제한적인 것이 아니다.

Claims (54)

  1. 도핑된 실리콘에서 결함의 형성을 가속화하는 방법으로서,
    상기 실리콘의 밴드갭의 에너지보다 더 높은 에너지를 갖는 광자가 적어도 3 sun의 방사선 강도를 제공하도록 하는 방식으로 상기 도핑된 실리콘의 일부를 전자기 방사선에 노출시키는 단계
    를 포함하며, 여기서 방사선 공급원의 하나 이상의 파라미터는 상기 전자기 방사선에 대한 노출 동안 노출된 부분의 유효 도핑 농도의 10%보다 더 높은 최소 과잉 다수 캐리어 농도가 상기 노출된 부분에서 유지되도록 하는 방식으로 선택되는, 도핑된 실리콘에서 결함의 형성을 가속화하는 방법.
  2. 제1항에 있어서, 상기 방사선이, 상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 적어도 10 sun의 방사선 강도를 제공하도록 하는 것인 방법.
  3. 제1항 또는 제2항에 있어서, 상기 도핑된 실리콘의 유효 도핑 농도의 10%보다 더 높은 최소 과잉 다수 캐리어 농도가 적어도 3 sun의 방사선 강도에서의 노출 지속기간의 적어도 90% 동안 상기 도핑된 실리콘에서 유지되는 것인 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 방사선이, 상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 적어도 30 sun의 방사선 강도를 제공하도록 하는 것인 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 방사선이, 상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 적어도 50 sun의 방사선 강도를 제공하도록 하는 것인 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 방사선이, 상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 적어도 70 sun의 방사선 강도를 제공하도록 하는 것인 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 최소 과잉 다수 캐리어 농도가 상기 실리콘의 유효 도핑 농도의 적어도 2배인 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자에 의해 제공된 방사선 강도가 변화되도록 하는 방식으로 노출 동안 상기 방사선의 하나 이상의 파라미터를 변화시킴으로써 상기 실리콘의 온도를 제어하는 단계를 추가로 포함하는 방법.
  9. 제8항에 있어서, 상기 실리콘의 일부를 전자기 방사선에 노출시키는 단계 및 상기 도핑된 실리콘의 온도를 제어하는 단계가 전기적 활성 결함이 상기 도핑된 실리콘의 적어도 일부에 형성되도록 하는 방식으로 수행되는 것인 방법.
  10. 제8항에 있어서, 상기 실리콘의 일부를 방사선에 노출시키는 단계 및 상기 실리콘의 온도를 제어하는 단계가 상기 실리콘에서의 전기적 활성 결함이 패시베이션되도록 하는 방식으로 수행되는 것인 방법.
  11. 제8항에 있어서, 상기 실리콘의 일부를 방사선에 노출시키는 단계 및 상기 실리콘의 온도를 제어하는 단계가, 전기적 활성 결함이 상기 도핑된 실리콘의 적어도 일부에 형성되고 상기 부분에서의 전기적 활성 결함이 패시베이션되도록 하는 방식으로 수행되며, 상기 전기적 활성 결함의 패시베이션 속도는 상기 전기적 활성 결함의 형성 속도보다 더 높은 방법.
  12. 제8항에 있어서, 상기 실리콘의 일부를 방사선에 노출시키는 단계 및 상기 실리콘의 온도를 제어하는 단계가, 상기 노출된 부분이 사전결정된 시간 내에 안정화된 상태에 도달하고, 상기 안정화된 상태에서 방사선에 대한 상기 노출된 부분의 추가의 노출이 전기적 활성 결함의 농도를 추가 10% 이하로 증가시킬 수 있도록 하는 방식으로 수행되는 것인 방법.
  13. 제12항에 있어서,
    상기 실리콘 재료의 유효 도핑 농도;
    상기 실리콘 재료에서의 p형 도펀트의 농도;
    상기 실리콘 재료에서의 n형 도펀트의 농도; 또는
    상기 실리콘 재료의 유효 다수 캐리어 수명
    을 기초로 상기 사전결정된 시간을 선택하는 단계를 추가로 포함하는 방법.
  14. 제12항 또는 제13항에 있어서, 상기 사전결정된 시간이 20초보다 더 짧은 방법.
  15. 제14항에 있어서, 상기 사전결정된 시간이 5초보다 더 짧은 방법.
  16. 제8항 내지 제15항 중 어느 한 항에 있어서, 상기 실리콘을 냉각된 온도로 냉각하는 단계를 추가로 포함하는 방법.
  17. 제16항에 있어서, 상기 실리콘이 상기 방사선에 노출되는 동안 상기 실리콘이 냉각되는 것인 방법.
  18. 제16항에 있어서, 상기 실리콘이 냉각되는 동안 상기 실리콘이 상기 방사선에 노출되지 않아 급속 냉각을 허용하는 것인 방법.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 실리콘을 냉각하는 단계가 상기 실리콘과 열 접촉하는 열 질량(thermal mass)을 증가시키는 단계 또는 상기 실리콘 및 열 질량 사이의 열 저항을 감소시키는 단계를 포함하는 것인 방법.
  20. 제19항에 있어서, 상기 실리콘과 열 접촉하는 열 질량을 증가시키는 단계가 상기 실리콘 및 히트 싱크 사이의 열 접촉을 생성하는 단계를 포함하는 것인 방법.
  21. 제16항 내지 제20항 중 어느 한 항에 있어서, 상기 냉각된 온도가 패시베이션된 결함의 재활성화를 최소화하도록 하는 것인 방법.
  22. 제16항 내지 제21항 중 어느 한 항에 있어서, 상기 실리콘을 냉각하는 단계가 상기 실리콘이 10초 이하 내에 상기 냉각된 온도에 도달하도록 하는 방식으로 수행되는 것인 방법.
  23. 제16항 내지 제22항 중 어느 한 항에 있어서, 상기 냉각된 온도가 150℃ 미만인 방법.
  24. 제8항 내지 제23항 중 어느 한 항에 있어서, 상기 실리콘을 공정 초기 온도로 예열하는 단계를 추가로 포함하며, 상기 공정 초기 온도는 상기 노출 단계 동안 사용된 방사선의 하나 이상의 특성에 기초하여 선택되는 것인 방법.
  25. 제24항에 있어서, 상기 초기 온도가 적어도 150℃인 방법.
  26. 제8항 내지 제25항 중 어느 한 항에 있어서, 상기 실리콘의 온도를 제어하는 단계가, 노출 동안 상기 방사선의 전력을 제1 전력 값으로 증가시켜 상기 실리콘의 온도를 제1 온도 값으로 상승시키는 단계를 포함하는 것인 방법.
  27. 제8항 내지 제26항 중 어느 한 항에 있어서, 상기 실리콘의 온도를 제어하는 단계가, 노출 동안 상기 실리콘과 열 접촉하는 열 질량을 감소시키거나 또는 상기 실리콘 및 열 질량 사이의 열 저항을 증가시켜 상기 실리콘 온도를 제1 온도 값으로 상승시키는 단계를 포함하는 것인 방법.
  28. 제26항 또는 제27항에 있어서, 상기 실리콘 온도를 제1 시간 동안 상기 제1 온도 값에서 유지하는 단계를 추가로 포함하는 방법.
  29. 제26항 내지 제28항 중 어느 한 항에 있어서, 상기 실리콘의 온도를 제어하는 단계가, 노출 동안 상기 방사선의 전력을 제2 전력 값으로 감소시켜 상기 실리콘 온도를 제2 온도 값으로 하락시키는 단계를 포함하는 것인 방법.
  30. 제26항 내지 제29항 중 어느 한 항에 있어서, 상기 실리콘의 온도를 제어하는 단계가, 노출 동안 상기 실리콘과 열 접촉하는 열 질량을 증가시키거나 또는 상기 실리콘 및 열 질량 사이의 열 저항을 감소시켜 상기 실리콘 온도를 제2 온도 값으로 하락시키는 단계를 포함하는 것인 방법.
  31. 제29항 또는 제30항에 있어서, 상기 실리콘 온도를 제2 시간 동안 상기 제2 온도 값에서 유지하는 단계를 추가로 포함하는 방법.
  32. 제26항 내지 제31항 중 어느 한 항에 있어서, 상기 제1 온도 값이, B-O 결함의 열 해리의 속도가 상기 실리콘에서의 B-O 결함의 형성 속도보다 더 높도록 선택되는 것인 방법.
  33. 제26항 내지 제32항 중 어느 한 항에 있어서, 상기 제1 온도 값이 250℃ 내지 400℃인 방법.
  34. 제26항 내지 제32항 중 어느 한 항에 있어서, 상기 제1 온도 값이 260℃ 내지 350℃인 방법.
  35. 제29항 내지 제31항 중 어느 한 항에 있어서, 상기 제2 온도 값이 250℃ 내지 300℃인 방법.
  36. 제26항에 있어서, 상기 제1 전력 값이, 상기 실리콘의 밴드값보다 더 높은 에너지를 갖는 광자가 적어도 6 sun의 방사선 강도를 제공하도록 하는 것인 방법.
  37. 제29항에 있어서, 상기 제2 전력 값이 상기 제1 전력 값의 60% 이하인 방법.
  38. 제28항에 있어서, 상기 제1 시간이 5 내지 20초인 방법.
  39. 제31항에 있어서, 상기 제2 시간이 5 내지 20초인 방법.
  40. 제8항 내지 제39항 중 어느 한 항에 있어서, 상기 방사선이 펄스 파형을 갖고, 노출 동안 변화된 상기 방사선의 하나 이상의 파라미터가 방사선 펄스의 주파수, 듀티 사이클 및 진폭 중 하나 또는 이의 조합을 포함하는 것인 방법.
  41. 제40항에 있어서, 상기 주파수가, 상기 최소 과잉 다수 캐리어 농도가 상기 펄스의 지속기간 전체에 걸쳐 유지되도록 하는 방식으로 선택되는 것인 방법.
  42. 제41항에 있어서, 상기 주파수가 상기 실리콘의 온도를 독립적으로 제어하도록 선택되는 것인 방법.
  43. 제42항에 있어서, 상기 주파수가 100 Hz 내지 1 MHz에서 유지되고, 상기 지속기간이 1 μs 내지 10 ms에서 유지되는 것인 방법.
  44. 제42항에 있어서, 상기 주파수가 1 kHz 내지 100 kHz에서 유지되고, 상기 지속기간이 10 μs 내지 1 ms에서 유지되는 것인 방법.
  45. 제8항 내지 제44항 중 어느 한 항에 있어서, 수소 원자를 반도체 재료에 제공하는 단계를 추가로 포함하는 방법.
  46. 제45항에 있어서, 노출 동안 상기 방사선의 적어도 하나의 파라미터를 변화시켜 주어진 전하 상태의 수소 원자의 양을 제어하는 단계를 추가로 포함하는 방법.
  47. 제1항 내지 제46항 중 어느 한 항에 있어서, 상기 도핑된 실리콘이 붕소 도핑된 반도체 웨이퍼의 부분이고, 상기 노출된 부분이 상기 웨이퍼의 표면 하나 또는 둘 다를 포함하는 것인 방법.
  48. 제1항 내지 제47항 중 어느 한 항에 있어서, 상기 도핑된 실리콘이 실리콘 태양 전지의 부분인 방법.
  49. 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 전기적 활성 결함이 붕소-산소 결함을 포함하는 것인 방법.
  50. 실리콘 재료를 포함하는 광전지의 성능을 안정화시키는 방법으로서,
    노출되는 동안 상기 실리콘 재료의 일부가 250℃ 내지 400℃의 온도에 도달하도록 상기 실리콘 재료의 일부를 전자기 방사선에 노출시키는 단계로서, 상기 전자기 방사선은 상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자가 적어도 10 sun의 방사선 강도를 제공하도록 하는 것인 단계; 및
    상기 실리콘의 밴드갭보다 더 높은 에너지를 갖는 광자에 의해 제공된 상기 방사선 강도가 감소하며, 상기 실리콘 재료의 온도가 사전결정된 시간 내에 150℃ 미만의 값으로 하락하도록 하는 방식으로, 노출 동안 상기 전자기 방사선의 전력을 감소시키는 단계
    를 포함하며; 여기서 상기 전자기 방사선에 대한 상기 도핑된 실리콘의 노출 동안 상기 도핑된 실리콘의 유효 도핑 농도의 10%보다 더 높은 최소 과잉 다수 캐리어 농도가 상기 도핑된 실리콘에서 유지되는, 방법.
  51. 제50항에 있어서, 상기 실리콘의 일부를 방사선에 노출시키는 단계 및 노출 동안 상기 방사선의 전력을 감소시키는 단계가, 상기 단계들이 수행된 이후에 광 유도 열화로 인한 상기 광전지의 효율의 최대 손실이 0.1% (절대)이도록 하는 방식으로 수행되는 것인 방법.
  52. 도핑된 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판의 극성과 반대인 극성을 갖는 도펀트를 도입함으로써 상기 실리콘 기판과의 p-n 접합을 형성하는 단계; 및
    제1항 내지 제49항 중 어느 한 항에 따른 방법을 사용하여 상기 실리콘의 적어도 일부를 처리하는 단계
    를 포함하는, 결정 실리콘 동종-접합 실리콘 태양 전지를 제조하는 방법.
  53. 제52항의 방법에 따라 제조된 실리콘 태양 전지.
  54. 제1항 내지 제49항 중 어느 한 항에 있어서, 실리콘 장치의 국부화된 부분에 배치된 구조물의 성능을 개선하기 위해 상기 국부화된 부분에 선택적으로 적용되는 방법.
KR1020177026864A 2015-03-13 2016-03-11 실리콘 재료의 가공 방법 KR102571109B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
AU2015900915A AU2015900915A0 (en) 2015-03-13 A method for processing silicon material
AU2015900915 2015-03-13
AU2015903283A AU2015903283A0 (en) 2015-08-14 A method for processing silicon material
AU2015903283 2015-08-14
PCT/AU2016/050174 WO2016145482A1 (en) 2015-03-13 2016-03-11 A method for processing silicon material

Publications (2)

Publication Number Publication Date
KR20170128360A true KR20170128360A (ko) 2017-11-22
KR102571109B1 KR102571109B1 (ko) 2023-08-25

Family

ID=56918173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177026864A KR102571109B1 (ko) 2015-03-13 2016-03-11 실리콘 재료의 가공 방법

Country Status (8)

Country Link
US (1) US10505069B2 (ko)
EP (1) EP3268982A4 (ko)
KR (1) KR102571109B1 (ko)
CN (1) CN107408497B (ko)
AU (1) AU2016232981A1 (ko)
SG (2) SG11201706676SA (ko)
TW (1) TW201705229A (ko)
WO (1) WO2016145482A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201830722A (zh) * 2016-11-22 2018-08-16 澳大利亞商新南創新私人有限公司 改善光伏裝置之晶圓性能之方法
US20190249923A1 (en) * 2018-02-15 2019-08-15 Illinois Tool Works Inc. Methods and apparatus to provide closed loop control in a solar cell production system
CN111489980A (zh) * 2019-10-22 2020-08-04 国家电投集团西安太阳能电力有限公司 一种太阳能电池缺陷的灵敏检测方法
CN112768372A (zh) * 2019-11-05 2021-05-07 伊利诺斯工具制品有限公司 烧结设备
CN111146308B (zh) * 2019-12-16 2022-09-30 浙江爱旭太阳能科技有限公司 一种用于降低perc双面电池效率衰减的光源再生炉及方法
CN111276572B (zh) * 2020-02-17 2023-08-22 浙江晶科能源有限公司 一种同心圆单晶硅电池处理方法
US11870002B2 (en) * 2020-05-13 2024-01-09 First Solar, Inc. Methods and systems for use with photovoltaic devices
FR3136891A1 (fr) * 2022-06-20 2023-12-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé d’amélioration du rendement de conversion d’une cellule photovoltaïque et équipement associé
FR3136892A1 (fr) * 2022-06-20 2023-12-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de traitement d’un module photovoltaïque par immersion de lumière

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014041260A1 (fr) * 2012-09-14 2014-03-20 Commissariat à l'Energie Atomique et aux Energies Alternatives Dispositif et procede de restauration de cellules solaires photo voltaiques a base de silicium
WO2014206504A1 (de) * 2013-06-26 2014-12-31 Universität Konstanz Verfahren und vorrichtung zum herstellen eines photovoltaikelements mit stabilisiertem wirkungsgrad
EP2963692A1 (en) * 2014-07-03 2016-01-06 Sino-American Silicon Products Inc. Method and apparatus for inhibiting light-induced degradation of photovoltaic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006012920B3 (de) 2006-03-21 2008-01-24 Universität Konstanz Verfahren zum Herstellen eines Photovoltaikelements mit stabilisiertem Wirkungsgrad
DE102006019836B4 (de) * 2006-04-28 2016-09-01 Globalfoundries Inc. Verfahren zum Reduzieren von Siliziddefekten durch Entfernen von Kontaminationsstoffen vor der Drain/Source-Aktivierung
US7297376B1 (en) * 2006-07-07 2007-11-20 Applied Materials, Inc. Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers
JP2013033828A (ja) * 2011-08-01 2013-02-14 Tokyo Electron Ltd 成膜方法
JP2013163597A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014041260A1 (fr) * 2012-09-14 2014-03-20 Commissariat à l'Energie Atomique et aux Energies Alternatives Dispositif et procede de restauration de cellules solaires photo voltaiques a base de silicium
WO2014206504A1 (de) * 2013-06-26 2014-12-31 Universität Konstanz Verfahren und vorrichtung zum herstellen eines photovoltaikelements mit stabilisiertem wirkungsgrad
EP2963692A1 (en) * 2014-07-03 2016-01-06 Sino-American Silicon Products Inc. Method and apparatus for inhibiting light-induced degradation of photovoltaic device

Also Published As

Publication number Publication date
WO2016145482A1 (en) 2016-09-22
CN107408497B (zh) 2021-05-18
EP3268982A4 (en) 2019-04-24
AU2016232981A1 (en) 2017-08-31
EP3268982A1 (en) 2018-01-17
CN107408497A (zh) 2017-11-28
KR102571109B1 (ko) 2023-08-25
TW201705229A (zh) 2017-02-01
US20180040760A1 (en) 2018-02-08
US10505069B2 (en) 2019-12-10
SG10201908439WA (en) 2019-10-30
SG11201706676SA (en) 2017-09-28

Similar Documents

Publication Publication Date Title
KR102571109B1 (ko) 실리콘 재료의 가공 방법
US8679959B2 (en) High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation
CN106024611B (zh) 用于处理半导体晶片的设备和方法
Vengurlekar et al. Mechanism of Dopant Activation Enhancement in Shallow Junctions by Hydrogen
JP6266768B2 (ja) 効率が安定した光起電力素子の製造方法および製造装置
Sen et al. Assessing the impact of thermal profiles on the elimination of light-and elevated-temperature-induced degradation
CN106062937A (zh) 外延晶片的制造方法和外延晶片
KR102289901B1 (ko) 실리콘에서의 고농도 도핑
KR20190015529A (ko) 실리콘 소재의 처리 방법
Wang et al. Advanced passivation of laser-doped and grooved solar cells
Prucnal et al. Solar cell emitters fabricated by flash lamp millisecond annealing
Gutt et al. Deep melt activation using laser thermal annealing for IGBT thin wafer technology
RU2544869C1 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ ПЛАНАРНЫХ pin-ФОТОДИОДОВ БОЛЬШОЙ ПЛОЩАДИ НА ВЫСОКООМНОМ p-КРЕМНИИ
Safiei et al. SiliconPV 2012 generation of defect-related acceptor states by laser doping
CN109891553B (zh) 装置形成方法
US20140357009A1 (en) Process For Manufacturing A Photovoltaic Cell
Usami et al. Studies of deep-level defects in flash lamp annealing of ion-implanted silicon
JPH08148443A (ja) 不純物のイオン注入方法
Fiory Methods in microelectronics for rapid thermal annealing of implanted dopants
Slaoui et al. Laser doping from spin-on sources for selective emitter silicon solar cells
Fiory et al. Transient-enhanced diffusion in shallow-junction formation
KR101189540B1 (ko) 레이저를 이용한 태양전지의 선택적 에미터 형성방법
Lo et al. Pulsed laser induced annealing and spin-on-doping in silicon wafers
Lawrence Design and development of the laboratory scale rapid thermal processing (RTP) system
Cho et al. In-Situ Photoexcitation-Induced Suppression of Point Defect Generation in Ion Implanted Silicon

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant