KR20170126182A - Display Device And Division Scanning Method Thereof - Google Patents
Display Device And Division Scanning Method Thereof Download PDFInfo
- Publication number
- KR20170126182A KR20170126182A KR1020160056251A KR20160056251A KR20170126182A KR 20170126182 A KR20170126182 A KR 20170126182A KR 1020160056251 A KR1020160056251 A KR 1020160056251A KR 20160056251 A KR20160056251 A KR 20160056251A KR 20170126182 A KR20170126182 A KR 20170126182A
- Authority
- KR
- South Korea
- Prior art keywords
- regions
- data
- gate
- boundary portion
- pixel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
본 발명은 표시장치 및 그 분할 구동 방법에 관한 것으로, 보다 구체적으로는 고해상, 대면적 디스플레이 패널 분할 구동 시 경계 부근의 불연속한 화질이 개선되는 표시장치 및 그 분할 구동 방법에 관한 것이다.BACKGROUND OF THE
표시장치는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시 장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. The display device has been rapidly changed to a flat panel display device (FPD) that is thin, light and large in area, replacing a bulky cathode ray tube (CRT).
평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display Device: OLED), 그리고 전기영동 표시장치 (Electrophoretic Display Device: EPD) 등이 있다. The flat panel display device includes a liquid crystal display device (LCD), a plasma display panel (PDP), an organic light emitting diode (OLED) display device, and an electrophoretic display device Display Device (EPD).
이 중에서 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스 타입의 액정표시장치는 공정 기술과 구동 기술의 발달에 힘입어 가격이 낮아지고 성능이 높아져 소형 모바일 기기부터 대형 텔레비젼까지 거의 모든 표시장치에 적용되어 가장 널리 이용되고 있다.Among them, the liquid crystal display device displays an image by controlling the electric field applied to the liquid crystal molecules in accordance with the data voltage. The active matrix type liquid crystal display device is most widely used for almost all display devices ranging from small mobile devices to large-sized televisions due to its low price and high performance due to the development of process technology and driving technology.
그런데, 표시장치가 고해상도화, 대면적화 됨에 따라 표시패널을 하나의 구동부로 구동하는데 어려움이 발생하였고, 이를 개선하기 위하여 분할 구동방법이 제안되었는데, 이를 도면을 참조하여 설명하다. However, it has been difficult to drive the display panel with a single driving unit as the display device becomes high-resolution and large-sized. To improve this, a divided driving method has been proposed and will be described with reference to the drawings.
도 1은 종래의 표시장치의 분할 구동방법을 설명하기 위한 도면이다.1 is a view for explaining a conventional divided drive method of a display device.
도 1에 도시한 바와 같이, 표시장치는, 표시패널(10), 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)를 포함한다.As shown in Fig. 1, the display device includes a
표시패널(10)은 게이트 신호 및 데이터 신호를 이용하여 영상을 표시하는데, 이를 위하여 표시패널(10)은 제 1 및 제 2 게이트 배선(90, 100), 제 1 및 제 2 데이터 배선(60, 70) 및 박막트랜지스터 (미도시)를 포함한다.The
제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)은 서로 교차하여 화소영역(80)을 정의하고, 각 화소영역(80)은 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)에 연결되는 박막 트랜지스터와 박막트랜지스터에 연결되는 화소전극(미도시)을 포함한다.The first and
제 1 및 제 2 게이트 구동부(20, 30)는 게이트 신호를 생성하여 각각 표시패널(10)의 제 1 및 제 2 게이트 배선(90, 100)으로 공급하고, 제 1 및 제 2 게이트 배선(90, 100)은 게이트 신호를 각 화소영역(80)의 박막트랜지스터의 게이트 전극으로 전달한다.The first and
그리고, 제 1 및 제 2 데이터 구동부(40, 50)는 데이터 신호를 생성하여 각각 표시패널(10)의 제 1 및 제 2 데이터 배선(60, 70)으로 공급하고, 제 1 및 제 2 데이터 배선(60, 70)은 데이터 신호를 각 화소영역(80)의 박막트랜지스터의 소스전극으로 전달한다. The first and
그런데, 표시장치가 고해상도화 및 대면적화 됨에 따라, 표시패널(10)의 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)의 부하(load)가 증가하고, 그 결과 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)을 통하여 전달되는 게이트 신호 및 데이터 신호가 왜곡되어 영상의 표시품질이 저하되는 경우가 발생한다.As the display device becomes high-resolution and large-sized, the load of the first and
이를 방지하기 위하여, 도 1에 도시한 바와 같이, 8K(7680 X 4320)등 대면적, 고해상도의 표시패널의 경우 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)를 표시패널(10)의 상하좌우에 각각 배치하고, 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)가 표시패널(10)의 표시영역을 분할하여 구동하는 분할 구동방법이 제안되었다.In order to prevent this, as shown in FIG. 1, the first and
즉, 표시패널(10)의 표시영역을 제 1 내지 제 4 영역(A, B, C, D)로 구분하고 제 1 내지 제 4 영역(A, B, C, D)에 각각 scan(0001)부터 scan(1080)까지 순차적으로 게이트 신호가 인가되어 표시영역을 분할하여 구동하였다.That is, the display area of the
이와 같은 분할 구동방법에서는, 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)가 각각 표시영역의 1/4을 구동하도록 함으로써, 게이트 신호 및 데이터 신호의 왜곡을 최소화 하고 영상의 표시품질 저하를 방지할 수 있다.In such a divided driving method, the first and second
그런데, 이와 같은 종래의 분할 구동방법에서는, 표시영역의 제 1 내지 제 4 영역(A, B, C, D)에 형성되는 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)이 제조공정 상의 편차로 인하여 상이한 선폭 또는 두께를 가질 수 있다.However, in such a conventional divided driving method, the first and
또한, 일반적으로 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)는 집적회로(integrated circuit: IC)와 같은 형태로 제작되는데, 제조공정상의 편차로 인하여 제 1 내지 제 4 영역(A, B, C, D)을 구동하기 위한 집적회로가 상이한 특성을 가질 수 있다.In general, the first and
이러한 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)의 공정 편차와 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)의 부품 편차는 제 1 내지 제 4 영역(A, B, C, D) 사이의 일직선 형태의 경계선(BL) 부위에서 영상에 딤(dim)과 같은 불연속적인 무늬가 나타나며, 이에 따라 표시장치의 영상의 표시품질이 저하되는 문제가 있다.The process variations of the first and
본 발명은 이러한 문제점을 해결하기 위하여 제시된 것으로, 경계부분의 상하로 인접한 화소영역을 교대로 제 1 및 제 2 데이터 배선에 연결하여 경계선을 직선이 아닌 지그재그로 형성함으로써, 공정 편차 및 상하 데이터 구동부 부품편차로 인한 불연속 또는 DIM현상이 완화되는 표시장치 및 그 분할 구동방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve such problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, A display device in which discontinuity due to a deviation or a DIM phenomenon is alleviated, and a divided driving method thereof.
그리고, 본 발명은, 특정 시점에 제 1 및 제 2 데이터배선을 서로 연결하여 동일한 데이터 신호가 경계부분의 상하로 인접한 화소영역에 인가되도록 함으로써, 공정 편차 및 상하 데이터 구동부의 부품편차로 인한 불연속 또는 DIM현상이 완화되는 표시장치 및 그 분할 구동방법을 제공하는 것을 다른 목적으로 한다. The present invention also provides a method of manufacturing a semiconductor device, comprising: connecting a first data line and a second data line to each other at a specific time point so that the same data signal is applied to upper and lower adjacent pixel regions of a boundary portion, Another object of the present invention is to provide a display device in which the DIM phenomenon is alleviated and a divided driving method thereof.
또한, 본 발명은, 경계부분의 상하로 인접한 화소영역 사이에 스위치를 연결하여 제 1 및 제 2 데이터배선의 데이터신호의 평균값이 경계부분의 상하로 인접한 화소영역에 인가되도록 함으로써, 공정 편차 및 상하 데이터 구동부의 부품편차로 인한 불연속 또는 DIM현상이 완화되는 표시장치 및 그 분할 구동방법을 제공하는 것을 또 다른 목적으로 한다.Further, according to the present invention, by connecting switches between upper and lower adjacent pixel regions of a boundary portion, an average value of data signals of the first and second data lines is applied to the pixel regions adjacent to the upper and lower portions of the boundary portion, Another object of the present invention is to provide a display device in which discontinuity or DIM phenomenon due to component deviation of a data driver is alleviated, and a divided drive method thereof.
상술한 기술적 과제를 달성하기 위해 본 발명은, 다수의 화소영역으로 이루어지는 제 1 내지 제 4 영역을 포함하는 표시패널과, 상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 및 제 3 영역에 배치되는 제 1 데이터 배선과, 상기 제 2 및 제 4 영역에 배치되는 제 2 데이터 배선과, 상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와, 상기 제 1 및 제 2 데이터 배선에 각각 데이터 신호를 공급하는 제 1 및 제 2 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 상기 화소영역은 교대로 상기 제 1 및 제 2 데이터배선에 연결되는 표시장치를 제공한다.According to an aspect of the present invention, there is provided a display device including a display panel including first to fourth regions including a plurality of pixel regions, a first gate wiring arranged in the first and second regions, A second data line arranged in the first region and the third region, a second data line arranged in the second region and the fourth region, First and second gate drivers for supplying gate signals to the two gate wirings and first and second data drivers for supplying data signals to the first and second data wirings, Two pixel regions adjacent to each other above and below a boundary portion between the two regions and between the third and fourth regions are alternately connected to the first and second data lines.
또한, 상기 경계부분의 홀수 번째의 상하로 인접한 2개의 화소영역의 박막트랜지스터는 상기 제 1 데이터 배선에 연결되고, 상기 경계부분의 짝수 번째의 상하로 인접한 2개의 화소영역의 박막트랜지스터는 제 2 데이터 배선에 연결될 수 있다.The thin film transistors of the two pixel regions adjacent to the odd-numbered upper and lower sides of the boundary portion are connected to the first data line, and the thin film transistors of the two pixel regions adjacent to the even- Can be connected to the wiring.
한편, 본 발명은, 다수의 화소영역으로 이루어지는 제 1 내지 제 4 영역을 포함하는 표시패널과, 상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 및 제 3 영역에 배치되는 제 1 데이터 배선과, 상기 제 2 및 제 4 영역에 배치되는 제 2 데이터 배선과, 상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와, 상기 제 1 및 제 2 데이터 배선에 각각 데이터 신호를 공급하는 제 1 및 제 2 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 화소영역은 각각 상기 제 2 및 제 1 데이터 배선에 연결되고, 상기 경계부분의 상기 제 1 및 제 2 데이터 배선은 스위치를 통하여 서로 연결되는 표시장치를 제공한다.According to another aspect of the present invention, there is provided a display device including: a display panel including first to fourth regions including a plurality of pixel regions; a first gate wiring disposed in the first and second regions; A second data line arranged in the second region, and a second data line arranged in the second region, wherein the first data line and the second data line are arranged in the first and third regions, respectively, A first data driver for supplying a data signal to the first data line and a second data driver for supplying a data signal to the first data line and the second data line, 3 and the fourth region are connected to the second and first data lines, respectively, and the first and second data lines of the boundary portion are connected to each other through a switch Display ≪ / RTI >
또한, 상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역의 박막트랜지스터는 상기 제 2 데이터 배선에 연결되고, 상기 제 2 및 제 4 영역의 상기 경계부분의 화소영역의 박막트랜지스터는 상기 제 1 데이터 배선에 연결될 수 있다.The thin film transistor in the pixel region of the boundary portion of the first and third regions is connected to the second data line and the thin film transistor in the pixel region of the boundary portion of the second and fourth regions is connected to the first data line, Can be connected to the data wiring.
또한, 상기 경계부분의 화소영역의 박막트랜지스터와 상기 스위치는 동시에 턴-온 될 수 있다.Further, the thin film transistor in the pixel region of the boundary portion and the switch can be turned on at the same time.
한편, 본 발명은 다수의 화소영역으로 이루어지는 제 1 내지 제 4 영역을 포함하는 표시패널과, 상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 내지 제 4 영역에 각각 배치되는 제 1 내지 제 4 데이터 배선과, 상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와, 상기 제 1 내지 제 4 데이터 배선에 각각 데이터 신호를 공급하는 제 1 내지 제 4 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 제 1 경계부분의 상하로 인접한 2개의 화소영역은 제 1 또는 제 2 스위치를 통하여 서로 연결되고, 상기 제 1 및 제 3 영역 사이와 상기 제 2 및 제 4 영역 사이의 제 2 경계부분의 좌우로 인접한 2개의 화소영역은 제 3 또는 제 4 스위치를 통하여 서로 연결되는 표시장치를 제공한다.According to another aspect of the present invention, there is provided a display device including a display panel including first to fourth regions each including a plurality of pixel regions, a first gate wiring disposed in the first and second regions, First and second gate lines, first to fourth data lines respectively arranged in the first to fourth regions, first and second gate drivers for supplying gate signals to the first and second gate lines, respectively, And first to fourth data drivers for supplying data signals to the first to fourth data lines, respectively, and the first to fourth data drivers are provided for the first and fourth data lines, Two pixel regions adjacent to each other are connected to each other through a first or a second switch, and two pixel regions adjacent to the left and right of the second boundary portion between the first and third regions and between the second and fourth regions Third or And a display device connected to each other through a fourth switch.
또한, 상기 제 1 경계부분의 화소영역의 화소전극은 상기 제 1 또는 제 2 스위치를 통하여 서로 연결되고, 상기 제 2 경계부분의 화소영역의 화소전극은 상기 제 3 또는 제 4 스위치를 통하여 서로 연결될 수 있다.Further, the pixel electrodes of the pixel region of the first boundary portion are connected to each other through the first or second switch, and the pixel electrodes of the pixel region of the second boundary portion are connected to each other through the third or fourth switch .
또한, 제 N 프레임 동안 상기 제 1 및 제 3 스위치는 턴-온 되고 상기 제 2 및 제 4 스위치는 턴-오프 되고, 제 (N+1) 프레임 동안 상기 제 1 및 제 3 스위치는 턴-오프 되고 상기 제 2 및 제 4 스위치는 턴-온 될 수 있다.During the Nth frame, the first and third switches are turned on and the second and fourth switches are turned off. During the (N + 1) -th frame, the first and third switches are turned off And the second and fourth switches can be turned on.
다른 측면에서 본다면, 본 발명은, 제 1 내지 제 4 영역을 포함하는 표시패널과, 제 1 및 제 2 게이트 배선과 제 1 및 제 2 데이터 배선과, 제 1 및 제 2 게이트 구동부와, 제 1 및 제 2 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 상기 화소영역은 교대로 상기 제 1 및 제 2 데이터배선에 연결되는 표시장치의 분할 구동방법에 있어서, a) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하는 단계와, b) 상기 제 1 데이터 구동부가 상기 제 1 데이터 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 홀수 번째의 화소영역에 데이터 신호를 공급하고 상기 제 2 데이터 구동부가 상기 제 2 데이터 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 짝수 번째의 화소영역의에 상기 데이터 신호를 공급하는 단계와, c) 상기 제 1 및 제 2 게이트 구동부가 각각 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 2 및 제 4 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하는 단계와, d) 상기 제 1 데이터 구동부가 상기 제 1 데이터 배선을 통하여 상기 제 2 및 제 4 영역의 상기 경계부분의 홀수 번째의 화소영역에 데이터 신호를 공급하고 상기 제 2 데이터 구동부가 상기 제 2 데이터 배선을 통하여 상기 제 2 및 제 4 영역의 상기 경계부분의 짝수 번째의 화소영역에 상기 데이터 신호를 공급하는 단계와, e) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와, f) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법을 제공한다.According to another aspect of the present invention, there is provided a display device including a display panel including first to fourth regions, first and second gate lines, first and second data lines, first and second gate drivers, And a second data driver, wherein two pixel regions adjacent to each other above and below a boundary portion between the first and second regions and between the third and fourth regions are alternately arranged in the first and second data lines A method for driving a divided display device to be connected, the method comprising the steps of: a) applying a gate signal to a pixel region of the boundary portion of the first and third regions through the first and second gate wirings And b) the first data driver supplies a data signal to the odd-numbered pixel regions of the boundary portion of the first and third regions through the first data line, and the second data driver supplies the data signals to the odd-Supplying data signals to even-numbered pixel regions of the boundary portion of the first and third regions through two data lines; and c) supplying the data signals to the first and second gate driver portions, Supplying a gate signal to a pixel region of the boundary portion of the second and fourth regions through a first gate line, a second gate line, and d) supplying the gate signal to the pixel region of the boundary portion of the second and fourth regions through the second data line, Numbered pixel regions of the boundary portion of the second and fourth regions, and the second data driver supplies the odd-numbered pixel regions of the boundary portion of the second and fourth regions through the second data line, And e) the first and second gate drivers are connected to the upper and lower portions of the boundary portions of the first to fourth regions through the first and second gate wirings, Sequentially supplying the gate signal to the first region and the second region; and f) sequentially supplying the gate signal to the pixel region at the upper and lower portions of the boundary portion of the first to fourth regions through the first and second data lines, And sequentially supplying the data signal to the data driver.
한편, 본 발명은, 제 1 내지 제 4 영역을 포함하는 표시패널과, 제 1 및 제 2 게이트 배선과 제 1 및 제 2 데이터 배선과, 제 1 및 제 2 게이트 구동부와, 제 1 및 제 2 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 상기 화소영역은 화소영역은 각각 상기 제 2 및 제 1 데이터 배선에 연결되고, 상기 경계부분의 상기 제 1 및 제 2 데이터 배선은 스위치를 통하여 서로 연결되는 표시장치의 분할 구동방법에 있어서, a) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 경계부분의 화소영역에 동시에 게이트 신호를 공급하고, 상기 스위치를 턴-온 하는 단계와, b) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 경계부분의 화소영역에 데이터 신호를 공급하는 단계와, c) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와, d) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법을 제공한다. According to another aspect of the present invention, there is provided a display device including a display panel including first to fourth regions, first and second gate lines, first and second data lines, first and second gate drivers, And a data driver, wherein the two pixel regions adjacent to each other above and below a boundary portion between the first and second regions and between the third and fourth regions are connected to the second and first data lines And the first and second data lines of the boundary portion are connected to each other through a switch, the method comprising the steps of: a) forming the first and second gate lines by the first and second gate lines, And supplying the gate signal to the pixel region of the boundary portion at the same time, and turning on the switch; and b) the first and second data drivers are connected to the boundary portion Anger C) applying a data signal to the pixel region of the upper and lower boundary portions of the first to fourth regions through the first and second gate lines, And d) sequentially supplying the data signal to the pixel regions of the upper and lower boundaries of the boundary portion of the first to fourth regions through the first and second data lines, respectively, And a step of sequentially supplying the driving signal to the display unit.
한편, 본 발명은, 제 1 내지 제 4 영역을 포함하는 표시패널과, 제 1 및 제 2 게이트 배선과 제 1 내지 제 4 데이터 배선과, 제 1 및 제 2 게이트 구동부와, 제 1 내지 제 4 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 제 1 경계부분의 상하로 인접한 2개의 상기 화소영역은 제 1 또는 제 2 스위치를 통하여 서로 연결되고, 상기 제 1 및 제 3 영역 사이와 상기 제 2 및 제 4 영역 사이의 제 2 경계부분의 좌우로 인접한 2개의 화소영역은 제 3 또는 제 4 스위치를 통하여 서로 연결되는 표시장치의 분할 구동방법에 있어서, a) 제 N 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하고, 상기 제 1 및 제 3 스위치는 턴-온 하고 상기 제 2 및 제 4 스위치는 턴-오프 하는 단계와, b) 상기 제 N 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 경계부분의 화소영역에 데이터 신호를 공급하는 단계와, c) 상기 제 N 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와, d) 상기 제 N 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계와, e) 제 (N+1) 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하고, 상기 제 1 및 제 3 스위치는 턴-오프 하고 상기 제 2 및 제 4 스위치는 턴-온 하는 단계와, f) 상기 제 (N+1) 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 경계부분의 화소영역에 데이터 신호를 공급하는 단계와, g) 상기 제 (N+1) 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와, d) 상기 제 (N+1) 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법을 제공한다.According to another aspect of the present invention, there is provided a display device including a display panel including first to fourth regions, first and second gate wirings, first to fourth data wirings, first and second gate drivers, And a data driver, wherein two pixel regions adjacent to each other above and below the first boundary portion between the first and second regions and between the third and fourth regions are connected to each other through a first or a second switch, Wherein two pixel regions adjacent to the left and right of the second boundary portion between the first and third regions and between the second and fourth regions are connected to each other through a third or fourth switch, a) during the N-th frame, the first and second gate drivers supply gate signals to the pixel regions of the boundary portions of the first and third regions through the first and second gate wirings; 1 and the third switch are turned- B) during the N-th frame, the first to fourth data drivers are connected to the first boundary portion through the first to fourth data lines, respectively, and the second and fourth switches are turned on; C) during the N-th frame, the first and second gate drivers are connected to the first and second gate lines through the first and second gate lines, Sequentially supplying the gate signals to the pixel regions in the upper and lower boundaries of the boundary portion; and d) during the N-th frame, the first to fourth data drivers respectively supply the gate signals to the first to fourth data lines through the first to fourth data lines, E) during the (N + 1) -th frame, the first and second gate drivers drive the first and second gate drivers during the (N + 1) Supplying a gate signal to a pixel region of the boundary portion of the first and third regions through a gate wiring, turning off the first and third switches, and turning on the second and fourth switches And (f) during the (N + 1) th frame, the first to fourth data drivers supply a data signal to the pixel region of the first boundary portion through the first to fourth data lines, respectively , g) during the (N + 1) -th frame, the first and second gate drivers are connected to the pixel regions in the upper and lower portions of the first boundary portion of the first to fourth regions via the first and second gate lines Sequentially supplying the gate signals to the first to fourth data drivers, and d) during the (N + 1) -th frame, the first to fourth data drivers drive the first to fourth regions Lt; RTI ID = 0.0 > In the pixel region and it provides the division driving method of a display device including the step of supplying the data signal in sequence.
상술한 바와 같이 본 발명은, 경계부분의 상하로 인접한 화소영역을 교대로 제 1 및 제 2 데이터 배선에 연결하여 경계선을 직선이 아닌 지그재그로 형성함으로써, 공정 편차 및 상하 데이터 구동부 부품편차로 인한 불연속 또는 DIM현상이 완화되는 효과를 갖는다.As described above, according to the present invention, by connecting the pixel regions adjacent to the upper and lower sides of the boundary portion alternately to the first and second data lines so as to form a zigzag instead of a straight line, the disconnection due to process variations and discontinuity Or the DIM phenomenon is alleviated.
그리고, 본 발명은, 특정 시점에 제 1 및 제 2 데이터배선을 서로 연결하여 동일한 데이터 신호가 경계부분의 상하로 인접한 화소영역에 인가되도록 함으로써, 공정 편차 및 상하 데이터 구동부의 부품편차로 인한 불연속 또는 DIM현상이 완화되는 효과를 갖는다.The present invention also provides a method of manufacturing a semiconductor device, comprising: connecting a first data line and a second data line to each other at a specific time point so that the same data signal is applied to upper and lower adjacent pixel regions of a boundary portion, The effect of the DIM phenomenon is alleviated.
또한, 본 발명은, 경계부분의 상하로 인접한 화소영역 사이에 스위치를 연결하여 제 1 및 제 2 데이터배선의 데이터신호의 평균값이 경계부분의 상하로 인접한 화소영역에 인가되도록 함으로써, 공정 편차 및 상하 데이터 구동부의 부품편차로 인한 불연속 또는 DIM현상이 완화되는 효과를 갖는다.Further, according to the present invention, by connecting switches between upper and lower adjacent pixel regions of a boundary portion, an average value of data signals of the first and second data lines is applied to the pixel regions adjacent to the upper and lower portions of the boundary portion, And the discontinuity or DIM phenomenon due to the component deviation of the data driver is alleviated.
도 1은 종래의 표시장치의 분할 구동방법을 설명하기 위한 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 표시장치를 설명하기 위한 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 표시장치를 설명하기 위한 도면이다.
도 5는 본 발명의 제 2 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면이다.
도 6은 본 발명의 제 3 실시예에 따른 표시장치를 설명하기 위한 도면이다.
도 7은 본 발명의 제 3 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면이다.1 is a view for explaining a conventional divided drive method of a display device.
2 is a view for explaining a display device according to the first embodiment of the present invention.
3 is a diagram for explaining a divided driving method of a display apparatus according to the first embodiment of the present invention.
4 is a view for explaining a display device according to a second embodiment of the present invention.
5 is a diagram for explaining a divided driving method of a display apparatus according to a second embodiment of the present invention.
6 is a view for explaining a display device according to a third embodiment of the present invention.
7 is a view for explaining a divided driving method of a display apparatus according to a third embodiment of the present invention.
이하, 도면을 참조하여 본 발명에 따른 바람직한 실시예에 대해서 상세히 설명하기로 한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the drawings.
도 2는 본 발명의 제 1 실시예에 따른 표시장치를 설명하기 위한 도면이다.2 is a view for explaining a display device according to the first embodiment of the present invention.
도 2를 참조하면, 본 발명의 제 1 실시예에 따른 표시장치는, 표시패널(110), 제1 및 제 2 게이트 구동부(120, 130), 제1 및 제 2 데이터 구동부(140, 150)를 포함한다.2, the display device according to the first embodiment of the present invention includes a
표시패널(110)은 게이트 신호 및 데이터 신호를 이용하여 영상을 표시하는데, 이를 위하여 표시패널(110)은 다수의 제 1 및 제 2 게이트 배선(190, 200) 및 다수의 제 1 및 제 2 데이터 배선(160, 170)을 포함한다.The
다수의 제 1 및 제 2 게이트 배선(190, 200) 및 다수의 제 1 및 제 2 데이터 배선(160, 170)은 서로 교차하여 다수의 화소영역(180)을 정의하고, 각 화소영역(180)에는 박막트랜지스터(미도시)가 형성된다.A plurality of first and
여기서, 표시패널(110)은 제 1 내지 제 4 영역(A, B, C, D)을 포함하는데, 다수의 제 1 게이트 배선(190)은 제 1 및 제 2 영역(A, B)에 배치되고, 다수의 제 2 게이트 배선(200)은 제 3 및 제 4 영역(C, D)에 배치되고, 다수의 제 1 데이터 배선(160)은 제 1 및 제 3 영역(A, C)에 배치되고, 다수의 제 2 데이터 배선(170)은 제 2 및 제 4 영역(B, D)에 배치된다.Here, the
제 1 게이트 구동부(120)는 표시패널(110)의 좌측에 배치되고, 게이트 신호를 생성하여 다수의 제 1 게이트 배선(190)을 통하여 표시패널(110)의 제1 및 제 2 영역(A, B)에 공급하고, 제 2 게이트 구동부(130)는 표시패널(110)의 우측에 배치되고, 게이트 신호를 생성하여 다수의 제 2 게이트 배선(200)을 통하여 표시패널(110)의 제 3 및 제 4 영역(C, D)에 공급한다.The first gate driver 120 is disposed on the left side of the
제 1 데이터 구동부(140)는 표시패널(110)의 상측에 배치되고, 데이터 신호를 생성하여 다수의 제 1 데이터 배선(160)을 통하여 표시패널(110)의 제 1 및 제 3 영역(A, C)에 주로 공급하고, 제 2 데이터 구동부(150)는 표시패널(110)의 하측에 배치되고, 데이터 신호를 생성하여 다수의 제 2 데이터 배선(170)을 통하여 표시패널(110)의 제 2 및 제 4 영역(B, D)에 주로 공급한다.The
이때, 제 1 및 제 2 영역(A, B) 사이의 경계부분(BA)과 제 3 및 제 4 영역(C, D) 사이의 경계부분(BA)의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 교대로 제 1 및 제 2 데이터 배선(160, 170)에 연결된다.At this time, two
즉, 경계부분(BA)의 홀수 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 1 데이터 배선(160)에 연결되고, 경계부분(BA)의 짝수 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 2 데이터 배선(170)에 연결될 수 있다.That is, the thin film transistors of the odd-numbered upper and lower
예를 들어, 경계부분(BA)의 좌측 첫 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 1 데이터 배선(160)에 연결되고, 경계부분(BA)의 좌측 두 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 2 데이터 배선(170)에 연결된다. For example, the thin film transistors of the two
그리고, 경계부분(BA)의 좌측 세 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 1 데이터 배선(160)에 연결되고, 경계부분(BA)의 좌측 네 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 2 데이터 배선(170)에 연결된다.The thin film transistors of the two
여기서, 표시패널(110)은 액정패널 또는 유기발광다이오드 패널 일 수 있는데, Here, the
액정패널인 표시패널(110)은, 박막트랜지스터 및 화소전극을 포함하는 제 1 기판과, 제 1 기판과 마주보며 공통전극을 포함하는 제 2 기판과, 제 1 및 제 2 기판 사이에 위치하는 액정층을 포함할 수 있다.The
그리고, 유기발광다이오드 패널인 표시패널(110)은, 박막트랜지스터를 포함하는 제 1 기판과, 박막트랜지스터에 연결되는 발광다이오드와, 제 1 기판과 마주보는 제 2 기판을 포함할 수 있다.The
이하 도 2를 참조하여 본 발명의 제 1 실시예에 따른 표시장치의 분할 구동방법을 설명하면, 제 1 및 제 2 데이터 구동부(140, 150)는 각각 제 1 및 제 2 데이터 배선(160, 170)에 데이터 신호를 공급하는데, 경계부분(BA)의 상하로 인접한 2 개의 화소영역(180)에는 제 1 및 제 2 데이터 구동부(140, 150)의 데이터 신호가 교번하여 입력된다. Hereinafter, a method of driving a display device according to a first embodiment of the present invention will be described with reference to FIG. 2. Referring to FIG. 2, the first and
즉, 제 1 게이트 구동부(120)로부터 제 1 영역(A)의 맨 아래쪽의 제 1 게이트 배선(190)에 게이트 신호가 공급되면, 제 1 영역(A)의 경계부분(BA)의 화소영역(180)의 박막트랜지스터가 턴-온(turn-on) 된다.That is, when a gate signal is supplied from the first gate driver 120 to the
이에 따라, 제 1 데이터 구동부(140)의 데이터 신호가 제 1 데이터 배선(160)을 통하여 제 1 영역(A)의 경계부분(BA)의 좌측 첫 번째 및 좌측 세 번째 등의 홀수번째의 화소영역(180)의 박막트랜지스터에 전달된다.Accordingly, the data signal of the
그리고, 제 2 데이터 구동부(150)의 데이터 신호가 제 2 데이터 배선(170)을 통하여 제 1 영역(A)의 경계부분(BA)의 좌측 두 번째 및 좌측 네 번째 등의 짝수번째의 화소영역(180)의 박막트랜지스터에 전달된다.The data signal of the
이후, 제 1 게이트 구동부(120)로부터 제 2 영역(B)의 맨 위쪽의 제 1 게이트 배선(190)에 게이트 신호가 공급되면, 제 2 영역(B)의 경계부분(BA)의 화소영역(180)의 박막트랜지스터가 턴-온(turn-on) 된다.When a gate signal is supplied from the first gate driver 120 to the
이에 따라, 제 1 데이터 구동부(140)의 데이터 신호가 제 1 데이터 배선(160)을 통하여 제 2 영역(B)의 경계부분(BA)의 좌측 첫 번째 및 좌측 세 번째 등의 홀수번째의 화소영역(180)의 박막트랜지스터에 전달된다.Accordingly, the data signal of the
그리고, 제 2 데이터 구동부(150)의 데이터 신호가 제 2 데이터 배선(170)을 통하여 제 2 영역(B)의 경계부근(BA)의 좌측 두 번째 및 좌측 네 번째 등의 짝수번째의 화소영역(180)의 박막트랜지스터에 전달된다.The data signal of the
따라서, 본 발명의 제 1 실시예에 따른 표시장치의 분할 구동방법에서는, 제 1 데이터 구동부(140)의 데이터 신호가 인가되는 화소영역(180)과 제 2 데이터 구동부(150)의 데이터 신호가 인가되는 화소영역(180) 사이의 경계선(BL)이 일직선 형태가 아니라 지그재그 형태로 형성되므로, 경계선(BL)에 대한 인지 정도가 저감되어 경계선 부위의 공정 편차 및 상하 데이터 구동부(140, 150)의 부품편차로 인한 불연속 또는 DIM현상을 완화 할 수 있다.Therefore, in the divided driving method of the display device according to the first embodiment of the present invention, when the data signals of the
이때, 경계부분(BA)의 상하로 인접한 2개의 화소영역(180)에 동일한 데이터 배선을 통하여 데이터 신호가 인가되므로, 경계부분(BA)에 대응되는 게이트 배선에는 프레임 별로 순서를 변경하여 순차적으로 게이트 신호가 인가되는데, 이를 도면을 참조하여 설명한다.At this time, since the data signal is applied to the two
도 3은 본 발명의 제 1 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면으로, 도 2를 함께 참조하여 설명한다. FIG. 3 is a view for explaining a divided driving method of a display device according to the first embodiment of the present invention, and will be described with reference to FIG.
도 3에 도시한 바와 같이, 제N프레임(Frame N)에서 제 1 및 제 2 게이트 구동부(120, 130)로부터 출력되는 게이트 신호는, 제 1 및 제 3 영역(A, C)의 경계부분(BA)의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에 최초로 인가되고, 제 2 및 제 4 영역(B, D)의 경계부분(BA)의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에 두 번째로 인가되고, 이후에는 제 1 및 제 3 영역(A, C)의 경계부분(BA) 위쪽의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)과 제 2 및 제 4 영역(B, D)의 경계부분(BA) 아래쪽의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에 동시에 순차적으로 인가된다. 3, gate signals output from the first and second gate drivers 120 and 130 in the Nth frame N are transmitted to the boundary portions of the first and third regions A and C BA and applied to the first and
제 1 및 제 3 영역(A, C)의 경계부분(BA)의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에서의 게이트 신호와 제 2 및 제 4 영역(B, D)의 경계부분(BA)의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에서의 게이트 신호가 동시에 인가되는 경우, 경계부분(BA)의 상하로 인접한 화소영역(180)의 박막트랜지스터에 동일한 데이터 신호가 인가되어 영상의 품질이 저하될 수 있으므로, 경계부분(BA)의 상하로 인접한 2개의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에는 게이트 신호가 순차적으로 인가된다.The gate signal in the first and
이와 같이 경계부분(BA)에 대응되는 게이트 배선에 인가되는 게이트 신호의 인가순서는 프레임마다 바뀔 수 있고, 게이트 신호가 순차적으로 인가되는 경계부근(BA)의 범위는 표시패널(110)의 면적 및 화질을 고려하여 결정될 수 있다.The application sequence of the gate signal applied to the gate line corresponding to the boundary portion BA can be changed frame by frame and the range of the boundary line BA to which the gate signal is sequentially applied is the area of the
이와 같은 본 발명의 제 1 실시예에 따른 표시장치에서는, 분할 구동 시 경계 부분의 상하로 인접한 화소영역에 교번하여 데이터 신호를 입력하여 경계선을 직선이 아닌 지그재그로 형성함으로써, 경계선 부위의 공정 편차 및 제 1 및 제 2 데이터 구동부(140, 150)의 부품편차로 인한 불연속 또는 DIM현상을 완화할 수 있다 In the display device according to the first embodiment of the present invention, the data signals are alternately inputted in the upper and lower pixel regions adjacent to the boundary portion in the division driving, and the boundary lines are formed in a zigzag shape instead of a straight line, The discontinuity or the DIM phenomenon due to the component variation of the first and
도 4는 본 발명의 제 2 실시예에 따른 표시장치를 설명하기 위한 도면으로, 도 2의 제 1 실시예와 동일한 부분에 대한 설명은 생략한다.FIG. 4 is a view for explaining a display device according to a second embodiment of the present invention, and a description of the same parts as those of the first embodiment of FIG. 2 will be omitted.
도 4를 참조하면, 본 발명의 제 2 실시 예에 따른 표시장치는, 표시패널, 제 1 및 제 2 게이트 구동부(220, 미도시), 제 1 및 제 2 데이터 구동부(240, 250)를 포함한다.4, the display device according to the second embodiment of the present invention includes a display panel, first and second gate drivers 220 (not shown), and first and
이때, 제 1 및 제 2 영역(A, B) 사이의 경계부분(BA)과 제 3 및 제 4 영역(C, D) 사이의 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)은 각각 제2 및 제 1 데이터 배선(270, 260)에 연결된다.At this time, two
그리고, 경계부분(BA)의 제 1 및 제 2 데이터 배선(260, 270) 사이에는 스위치(SW)가 연결되고, 스위치(SW)는 스위치 신호(Vsw)에 따라 스위칭되는 박막트랜지스터 일 수 있다.The switch SW may be connected between the first and
도 4를 참조하여 본 발명의 제 2 실시예에 따른 표시장치의 분할 구동방법을 설명하면, 제 1 및 제 2 데이터 구동부(240, 250)는 각각 제 1 및 제 2 데이터 배선(260, 270)에 데이터 신호를 공급하는데, 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)의 박막트랜지스터에는 제 1 및 제 2 데이터 구동부(240, 250)의 데이터 신호의 평균값이 입력된다. The first and
즉, 제 1 게이트 구동부(220)로부터 제 1 영역(A)의 맨 아래쪽의 게이트 배선(290)과 제 2 영역(B)의 맨 위쪽의 게이트 배선(290)에 동시에 게이트 신호가 공급되면, 제 1 영역(A)과 제 2 영역(B)의 경계부분(BA)의 화소영역(280)의 박막트랜지스터가 턴-온(turn-on) 되고, 동시에 스위치(SW)도 턴-온(turn-on) 된다. That is, when gate signals are simultaneously supplied from the
예를 들어, 스위치(SW)를 제어하는 스위치 신호(Vsw)는 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)에 대응되는 제 1 및 제 2 게이트 배선(290, 미도시)에 인가되는 게이트 신호와 동일한 타이밍을 갖는 신호일 수 있다.For example, the switch signal Vsw for controlling the switch SW is applied to the first and second gate wirings 290 (not shown) corresponding to the two
이에 따라, 제 1 데이터 배선(260)을 통하여 전달되는 제 1 데이터 구동부(240)의 데이터 신호와 제 2 데이터 배선(270)을 통하여 전달되는 제 2 데이터 구동부(250)의 데이터 신호가 스위치(SW)에 의하여 평균값이 되고, 해당 평균값이 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)의 박막트랜지스터에 동일하게 전달된다. The data signal of the
따라서, 본 발명의 제 2 실시예에 따른 표시장치의 분할 구동방법에서는, 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)의 박막트랜지스터에 제 1 및 제 2 데이터 구동부(240, 250)의 데이터 신호의 평균값이 동일하게 인가되어 경계선(BL)이 생성되지 않으므로, 경계선 부위의 공정 편차 및 상하 데이터 구동부(240, 250)의 부품편차로 인한 불연속 또는 DIM현상을 완화 할 수 있다.Therefore, in the divided driving method of the display device according to the second embodiment of the present invention, the first and
도 5는 본 발명의 제 2 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면으로, 도 4를 함께 참조하여 설명한다.FIG. 5 is a view for explaining a divided driving method of a display device according to a second embodiment of the present invention, and will be described with reference to FIG.
도 5에 도시한 바와 같이, 제 1 및 제 2 게이트 구동부(220, 미도시)로부터 출력되는 게이트 신호는, 제 1 및 제 3 영역(도2의 A, C) 사이와 제 2 및 제 4 영역(도2의 B, D) 사이의 경계부분(BA)의 화소영역(280)에 대응되는 제 1 및 제 2 게이트 배선(290, 미도시)에 동시에 인가되고, 이후에는 제 1 및 제 3 영역(도2의 A, C)의 경계부분(BA) 상부의 화소영역(280)에 대응되는 제 1 및 제 2 게이트 배선(290, 미도시)과 제 2 및 제 4 영역(도2의 B, D)의 경계부분(BA) 하부의 화소영역(280)에 대응되는 제 1 및 제 2 게이트 배선(290, 미도시)에 동시에 순차적으로 인가된다. 5, gate signals output from the first and second gate driver units 220 (not shown) are applied to the first and third regions (A and C in FIG. 2) and the second and fourth regions (Not shown) corresponding to the
경계부분(BA)의 상하로 인접한 2개의 화소영역(280)의 박막트랜지스터에는 스위치(SW)에 의하여 제 1 및 제 2 데이터 구동부(240, 250)의 데이터 신호의 평균값이 동일하게 인가되어 경계선(BL)이 생성되지 않으므로, 경계선 부위의 공정 편차 및 상하 데이터 구동부(240, 250)의 부품편차로 인한 불연속 또는 DIM현상을 완화 할 수 있다.The average values of the data signals of the first and
이때, 스위치(SW)의 턴-온에 의하여 동일한 평균값이 인가되는 경계부분(BA)의 상하로 인접한 화소영역(280)의 개수는 표시패널의 면적 및 화질을 고려하여 결정될 수 있다.At this time, the number of the
도 6은 본 발명의 제 3 실시예에 따른 표시장치를 설명하기 위한 도면으로, 제 1 및 제 2 실시예와 동일한 부분에 대한 설명은 생략한다.FIG. 6 is a view for explaining a display device according to a third embodiment of the present invention, and a description of the same parts as those of the first and second embodiments will be omitted.
도 6를 참조하면, 본 발명의 제 3 실시예에 따른 표시장치는, 표시패널, 제 1 및 제 2 게이트 구동부(320, 330), 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)를 포함한다.Referring to FIG. 6, a display device according to a third exemplary embodiment of the present invention includes a display panel, first and
표시패널은 게이트 신호 및 데이터 신호를 이용하여 영상을 표시하는데, 이를 위하여 표시패널(도2의 110)은 다수의 제 1 및 제 2 게이트 배선(390, 400) 및 다수의 제 1 내지 제 4 데이터 배선(360, 370, 362, 372)을 포함한다.The display panel (110 of FIG. 2) includes a plurality of first and second gate wirings (390, 400) and a plurality of first to fourth data lines And includes
다수의 제 1 및 제 2 게이트 배선(390, 400)과 다수의 제 1 내지 제 4 데이터 배선(360, 370, 362, 372)은 서로 교차하여 다수의 화소영역(380)을 정의하고, 각 화소영역(380)에는 박막트랜지스터(미도시)가 형성된다.A plurality of first and
여기서, 표시패널은 제 1 내지 제 4 영역(A, B, C, D)을 포함하는데, 다수의 제 1 게이트 배선(390)은 제 1 및 제 2 영역(A, B)에 배치되고, 다수의 제 2 게이트 배선(400)은 제 3 및 제 4 영역(C, D)에 배치되고, 다수의 제 1 내지 제 4 데이터 배선(360, 370, 362, 372)은 각각 제 1 내지 제 4 영역(A, B, C, D)에 배치된다.Here, the display panel includes first to fourth regions A, B, C, and D, wherein a plurality of
제 1 게이트 구동부(320)는 표시패널의 좌측에 배치되고, 게이트 신호를 생성하여 다수의 제 1 게이트 배선(390)을 통하여 표시패널의 제 1 및 제 2 영역(A, B)에 공급하고, 제 2 게이트 구동부(330)는 표시패널의 우측에 배치되고, 게이트 신호를 생성하여 다수의 제 2 게이트 배선(400)을 통하여 표시패널의 제 3 및 제 4 영역(C, D)에 공급한다.The
제 1 데이터 구동부(340)는 표시패널의 상좌측에 배치되고, 데이터 신호를 생성하여 다수의 제 1 데이터 배선(360)을 통하여 표시패널의 제 1 영역(A)에 공급하고, 제 2 데이터 구동부(350)는 표시패널의 하좌측에 배치되고, 데이터 신호를 생성하여 다수의 제 2 데이터 배선(370)을 통하여 표시패널의 제 2 영역(B)에 공급한다.The
제 3 데이터 구동부(342)는 표시패널의 상우측에 배치되고, 데이터 신호를 생성하여 다수의 제 3 데이터 배선(362)을 통하여 표시패널의 제 3 영역(C)에 공급하고, 제 4 데이터 구동부(352)는 표시패널의 하우측에 배치되고, 데이터 신호를 생성하여 다수의 제 4 데이터 배선(372)을 통하여 표시패널의 제 4 영역(D)에 공급한다.The
즉, 제 1 내지 제 4 영역(A, B, C, D)의 화소영역(380)의 박막트랜지스터는 각각 제 1 내지 제 4 데이터 배선(360, 370, 362, 372)에 연결된다.That is, the thin film transistors of the
그리고, 제 1 및 제 2 영역(A, B) 사이와 제 3 및 제 4 영역(C, D) 사이의 제 1 경계부분(BA1)의 상하로 인접한 2개의 화소영역(380)의 화소전극(액정패널의 경우 액정커패시터의 일 전극, 발광다이오드 패널의 경우 발광다이오드의 일 전극)의 일부는 제 1 스위치(SW1)를 통하여 서로 연결되고 나머지는 제 2 스위치(SW2)를 통하여 서로 연결된다.The pixel electrode of the two
또한, 제 1 및 제 3 영역(A, C) 사이와 제 2 및 제 4 영역(B, D) 사이의 제 2 경계부분(BA2)의 좌우로 인접한 2 개의 화소영역(380)의 화소전극의 일부는 제 3 스위치(SW3)를 통하여 서로 연결되고 나머지는 제 4 스위치(SW4)를 통하여 서로 연결된다.The pixel electrode of the two
제 1 내지 제 4 스위치(SW1 내지 SW4)는 각각 제 1 내지 제 4 스위치신호(Vsw1, Vsw2, Vsw3, Vsw4)에 따라 스위칭되는 박막트랜지스터 일 수 있다.The first to fourth switches SW1 to SW4 may be thin film transistors that are switched according to the first to fourth switch signals Vsw1, Vsw2, Vsw3, and Vsw4, respectively.
이하 도 6을 참조하여 본 발명의 제 3 실시예에 따른 분할 구동방법을 설명하면, 제 1 및 제 2 데이터 구동부(340, 350)는 각각 제 1 및 제 2 데이터 배선(360, 370)에 데이터 신호를 공급하고, 제 3 및 제 4 데이터 구동부(342, 352)는 각각 제 3 및 제 4 데이터 배선(362, 372)에 데이터 신호를 공급한다.6, the first and
이때, 제 N 프레임 동안, 제 1 스위치(SW1)는 턴-온(turn-on) 되고 제 2 스위치(SW2)는 턴-오프(turn-off) 되며, 이에 따라 제 1 경계부분(BA1)의 상하로 인접한 2개의 화소영역(380)의 화소전극 중 제 1 스위치(SW1)에 의하여 연결되는 일부에는 제 1 및 제 2 데이터 구동부(340, 350)의 데이터 신호의 평균값 또는 제 3 및 제 4 데이터 구동부(342, 352)의 데이터 신호의 평균값이 인가되고, 제 2 스위치(SW2)에 의하여 연결되는 나머지에는 각각 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호가 인가된다.At this time, during the Nth frame, the first switch SW1 is turned on and the second switch SW2 is turned off, A portion of the pixel electrodes of the two
그리고, 제 N 프레임 동안, 제 3 스위치(SW3)는 턴-온(turn-on) 되고 제 4 스위치(SW4)는 턴-오프(turn-off) 되며, 이에 따라 제 2 경계부분(BA2)의 좌우로 인접한 2개의 화소영역(380)의 화소전극 중 제 3 스위치(SW3)에 의하여 연결되는 일부에는 제 1 및 제 3 데이터 구동부(340, 342)의 데이터 신호의 평균값 또는 제 2 및 제 4 데이터 구동부(350, 352)의 데이터 신호의 평균값이 인가되고, 제 4 스위치(SW4)에 의하여 연결되는 나머지에는 각각 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호가 인가된다.During the Nth frame, the third switch SW3 is turned on and the fourth switch SW4 is turned off so that the second switch SW2 is turned off. A part of the pixel electrodes of the two
한편, 제 (N+1) 프레임 동안, 제 1 스위치(SW1)는 턴-오프(turn-off) 되고 제 2 스위치(SW2)는 턴-온(turn-on) 되며, 이에 따라 제 1 경계부분(BA1)의 상하로 인접한 2개의 화소영역(380)의 화소전극 중 제 1 스위치(SW1)에 의하여 연결되는 일부에는 각각 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호가 인가되고, 제 2 스위치(SW2)에 의하여 연결되는 나머지에는 제 1 및 제 2 데이터 구동부(340, 350)의 데이터 신호의 평균값 또는 제 3 및 제 4 데이터 구동부(342, 352)의 데이터 신호의 평균값이 인가된다.On the other hand, during the (N + 1) th frame, the first switch SW1 is turned off and the second switch SW2 is turned on, A portion of the pixel electrodes of the two
그리고, 제 (N+1) 프레임 동안, 제 3 스위치(SW3)는 턴-오프(turn-off) 되고 제 4 스위치(SW4)는 턴-온(turn-on)되며, 이에 따라 제 2 경계부분(BA2)의 좌우로 인접한 2개의 화소영역(380)의 화소전극 중 제 3 스위치(SW3)에 의하여 연결되는 일부에는 각각 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호가 인가되고, 제 4 스위치(SW4)에 의하여 연결되는 나머지에는 제 1 및 제 3 데이터 구동부(340, 342)의 데이터 신호의 평균값 또는 제 2 및 제 4 데이터 구동부(350, 352)의 데이터 신호의 평균값이 인가된다.During the (N + 1) -th frame, the third switch SW3 is turned off and the fourth switch SW4 is turned on, A portion of the pixel electrodes of the two
따라서, 본 발명의 제 3 실시예에 따른 표시장치의 분할 구동방법에서는, 프레임 별로 제 1 및 제 2 경계부분(BA1, BA2)의 상하좌우로 인접한 2개의 화소영역(380)의 화소전극 중 일부에 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호의 평균값이 동일하게 인가되어 경계선(BL) 생성이 최소화 되므로, 경계선 부위의 공정 편차 및 데이터 구동부(340, 350, 342, 352)의 부품편차로 인한 불연속 또는 DIM현상을 완화 할 수 있다.Therefore, in the divided driving method of the display device according to the third embodiment of the present invention, a part of the pixel electrodes of the two
도 7은 본 발명의 제 3 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면으로, 도 6을 함께 참조하여 설명한다.FIG. 7 is a view for explaining a divided driving method of a display device according to a third embodiment of the present invention, and will be described with reference to FIG. 6. FIG.
도 7에 도시한 바와 같이, 제 1 및 제 2 게이트 구동부(320, 330)로부터 출력되는 게이트 신호는, 제 1 및 제 2 영역(A, B) 사이와 제 3 및 제 4 영역(C, D) 사이의 제 1 경계부분(BA1)의 화소영역(380)에 대응되는 제 1 및 제 2 게이트 배선(390, 400)에 동시에 인가되고, 이후에는 제 1 및 제 3 영역(A, C)의 제 1 경계부분(BA1) 상부의 화소영역(380)에 대응되는 제 1 및 제 2 게이트 배선(390, 400)과 제 2 및 제 4 영역(B, D)의 제 1 경계부분(BA1) 하부의 화소영역(380)에 대응되는 제 1 및 제 2 게이트 배선(390, 400)에 동시에 순차적으로 인가된다. 7, gate signals output from the first and
제 1 경계부분(BA1)의 상하로 인접한 2개의 화소영역(380)의 화소전극 중 일부에는 제 1 또는 제 2 스위치(SW1, SW2)에 의하여 제 1 및 제 2 데이터 구동부(340, 350)의 데이터 신호의 평균값 또는 제 3 및 제 4 데이터 구동부(342, 352)의 데이터 신호의 평균값이 동일하게 인가되고, 제 2 경계부분(BA2)의 좌우로 인접한 2개의 화소영역(380)의 화소전극 중 일부에는 제 3 또는 제 4 스위치(SW3, SW4)에 의하여 제 1 및 제 3 데이터 구동부(340, 342)의 데이터 신호의 평균값 또는 제 2 및 제 4 데이터 구동부(350, 352)의 데이터 신호의 평균값이 동일하게 인가되어 경계선(BL) 생성이 최소화 되므로, 경계선 부위의 공정 편차 및 데이터 구동부(340, 350, 342, 352)의 부품편차로 인한 불연속 또는 DIM현상을 완화할 수 있다A part of the pixel electrodes of the two
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
110: 표시패널
120: 제 1 게이트 구동부
130: 제 2 게이트 구동부
140: 제 1 데이터 구동부
150: 제 2 데이터 구동부
190: 제 1 게이트 배선
200: 제 2 게이트 배선
160: 제 1 데이터 배선
170: 제 2 데이터 배선
180: 화소영역
BL: 경계선110: display panel 120: first gate driver
130: second gate driver 140: first data driver
150: second data driver 190: first gate wiring
200: second gate wiring 160: first data wiring
170: second data line 180: pixel region
BL: Borderline
Claims (11)
상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 및 제 3 영역에 배치되는 제 1 데이터 배선과, 상기 제 2 및 제 4 영역에 배치되는 제 2 데이터 배선과;
상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와;
상기 제 1 및 제 2 데이터 배선에 각각 데이터 신호를 공급하는 제 1 및 제 2 데이터 구동부를 포함하고,
상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 상기 화소영역은 교대로 상기 제 1 및 제 2 데이터배선에 연결되는 표시장치.
A display panel including first to fourth regions comprising a plurality of pixel regions;
A first gate wiring arranged in the first and second regions, a second gate wiring arranged in the third and fourth regions, a first data wiring arranged in the first and third regions, 2 and a fourth region;
First and second gate drivers for supplying gate signals to the first and second gate lines, respectively;
And first and second data drivers for supplying data signals to the first and second data lines, respectively,
Wherein two pixel regions adjacent to each other above and below a boundary portion between the first and second regions and between the third and fourth regions are alternately connected to the first and second data lines.
상기 경계부분의 홀수 번째의 상하로 인접한 2개의 화소영역의 박막트랜지스터는 상기 제 1 데이터 배선에 연결되고, 상기 경계부분의 짝수 번째의 상하로 인접한 2개의 화소영역의 박막트랜지스터는 제 2 데이터 배선에 연결되는 표시장치.
The method according to claim 1,
The thin film transistors of the two pixel regions adjacent to the odd-numbered upper and lower sides of the boundary portion are connected to the first data line, and the thin film transistors of the two pixel regions adjacent to the even- Display connected.
상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 및 제 3 영역에 배치되는 제 1 데이터 배선과, 상기 제 2 및 제 4 영역에 배치되는 제 2 데이터 배선과;
상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와;
상기 제 1 및 제 2 데이터 배선에 각각 데이터 신호를 공급하는 제 1 및 제 2 데이터 구동부를 포함하고,
상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 화소영역은 각각 상기 제 2 및 제 1 데이터 배선에 연결되고,
상기 경계부분의 상기 제 1 및 제 2 데이터 배선은 스위치를 통하여 서로 연결되는 표시장치.
A display panel including first to fourth regions comprising a plurality of pixel regions;
A first gate wiring arranged in the first and second regions, a second gate wiring arranged in the third and fourth regions, a first data wiring arranged in the first and third regions, 2 and a fourth region;
First and second gate drivers for supplying gate signals to the first and second gate lines, respectively;
And first and second data drivers for supplying data signals to the first and second data lines, respectively,
Two pixel regions adjacent to each other above and below the boundary portion between the first and second regions and between the third and fourth regions are connected to the second and first data lines, respectively,
And the first and second data lines of the boundary portion are connected to each other via a switch.
상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역의 박막트랜지스터는 상기 제 2 데이터 배선에 연결되고, 상기 제 2 및 제 4 영역의 상기 경계부분의 화소영역의 박막트랜지스터는 상기 제 1 데이터 배선에 연결되는 표시장치.
The method of claim 3,
Wherein the thin film transistors of the pixel regions of the boundary portions of the first and third regions are connected to the second data lines and the thin film transistors of the pixel regions of the boundary portions of the second and fourth regions are connected to the first data lines To the display device.
상기 경계부분의 화소영역의 박막트랜지스터와 상기 스위치는 동시에 턴-온 되는 표시장치
The method of claim 3,
The thin film transistor in the pixel region of the boundary portion and the switch are turned on at the same time,
상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 내지 제 4 영역에 각각 배치되는 제 1 내지 제 4 데이터 배선과;
상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와;
상기 제 1 내지 제 4 데이터 배선에 각각 데이터 신호를 공급하는 제 1 내지 제 4 데이터 구동부를 포함하고,
상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 제 1 경계부분의 상하로 인접한 2개의 화소영역은 제 1 또는 제 2 스위치를 통하여 서로 연결되고,
상기 제 1 및 제 3 영역 사이와 상기 제 2 및 제 4 영역 사이의 제 2 경계부분의 좌우로 인접한 2개의 화소영역은 제 3 또는 제 4 스위치를 통하여 서로 연결되는 표시장치.
A display panel including first to fourth regions comprising a plurality of pixel regions;
A first gate wiring arranged in the first and second regions, a second gate wiring arranged in the third and fourth regions, and first to fourth data lines and;
First and second gate drivers for supplying gate signals to the first and second gate lines, respectively;
And first to fourth data drivers for supplying data signals to the first to fourth data lines, respectively,
Two pixel regions adjacent to each other above and below the first boundary portion between the first and second regions and between the third and fourth regions are connected to each other through the first or second switch,
And two pixel regions adjacent to the left and right of the second boundary portion between the first and third regions and between the second and fourth regions are connected to each other through a third or fourth switch.
상기 제 1 경계부분의 화소영역의 화소전극은 상기 제 1 또는 제 2 스위치를 통하여 서로 연결되고,
상기 제 2 경계부분의 화소영역의 화소전극은 상기 제 3 또는 제 4 스위치를 통하여 서로 연결되는 표시장치
The method according to claim 6,
The pixel electrodes of the pixel region of the first boundary portion are connected to each other through the first or second switch,
And the pixel electrodes of the pixel region of the second boundary portion are connected to each other through the third or fourth switch,
제 N 프레임 동안 상기 제 1 및 제 3 스위치는 턴-온 되고 상기 제 2 및 제 4 스위치는 턴-오프 되고,
제 (N+1) 프레임 동안 상기 제 1 및 제 3 스위치는 턴-오프 되고 상기 제 2 및 제 4 스위치는 턴-온 되는 표시장치.
The method according to claim 6,
During the Nth frame, the first and third switches are turned on and the second and fourth switches are turned off,
And the first and third switches are turned off and the second and fourth switches are turned on during a (N + 1) th frame.
a) 상기 제 1 및 제 2 게이트 구동부가 각각 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하는 단계와;
b) 상기 제 1 데이터 구동부가 상기 제 1 데이터 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 홀수 번째의 화소영역에 데이터 신호를 공급하고 상기 제 2 데이터 구동부가 상기 제 2 데이터 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 짝수 번째의 화소영역에 상기 데이터 신호를 공급하는 단계와;
c) 상기 제 1 및 제 2 게이트 구동부가 각각 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 2 및 제 4 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하는 단계와;
d) 상기 제 1 데이터 구동부가 상기 제 1 데이터 배선을 통하여 상기 제 2 및 제 4 영역의 상기 경계부분의 홀수 번째의 화소영역에 데이터 신호를 공급하고 상기 제 2 데이터 구동부가 상기 제 2 데이터 배선을 통하여 상기 제 2 및 제 4 영역의 상기 경계부분의 짝수 번째의 화소영역에 상기 데이터 신호를 공급하는 단계와;
e) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와;
f) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법.
A display panel including first to fourth regions, first and second gate lines, first and second data lines, first and second gate drivers, and first and second data drivers, Wherein two pixel regions adjacent to each other above and below a boundary portion between the first and second regions and between the third and fourth regions are alternately connected to the first and second data lines, As a result,
a) supplying the gate signal to the pixel region of the boundary portion of the first and third regions through the first and second gate lines, respectively, by the first and second gate drivers;
b) the first data driver supplies a data signal to the odd-numbered pixel regions of the boundary portion of the first and third regions through the first data line, and the second data driver supplies the data signal to the odd- Supplying the data signal to the even-numbered pixel regions of the boundary portion of the first and third regions through the data lines;
c) supplying the gate signal to the pixel region of the boundary portion of the second and fourth regions through the first and second gate lines, respectively, by the first and second gate drivers;
d) the first data driver supplies a data signal to the odd-numbered pixel regions of the boundary portion of the second and fourth regions through the first data line, and the second data driver supplies the data signal to the odd- Supplying the data signal to the even-numbered pixel regions of the boundary portion of the second and fourth regions through the data lines;
e) the first and second gate driver sequentially supplying the gate signal to pixel regions in upper and lower boundary portions of the first to fourth regions through the first and second gate wirings;
f) sequentially supplying the data signal to the pixel regions in the upper and lower boundaries of the boundary portion of the first to fourth regions through the first and second data lines, respectively, by the first and second data drivers A method of driving a divided display device.
a) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 경계부분의 화소영역에 동시에 게이트 신호를 공급하고, 상기 스위치를 턴-온 하는 단계와;
b) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 경계부분의 화소영역에 데이터 신호를 공급하는 단계와;
c) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와;
d) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법.
A display panel including first to fourth regions, first and second gate lines, first and second data lines, first and second gate drivers, and first and second data drivers, Wherein two pixel regions adjacent to each other above and below a boundary portion between the first and second regions and between the third and fourth regions are connected to the second and first data lines, respectively, Wherein the first and second data lines are connected to each other through a switch,
a) supplying the gate signal to the pixel region of the boundary portion through the first and second gate lines at the same time, and turning on the switch;
b) the first and second data drivers each supplying a data signal to the pixel region of the boundary portion through the first and second data lines;
c) the first and second gate driver sequentially supplying the gate signal to pixel regions in the upper and lower boundary portions of the first to fourth regions through the first and second gate wirings;
and d) the first and second data drivers sequentially supplying the data signal to pixel regions in the upper and lower boundary portions of the first to fourth regions through the first and second data lines, respectively A method of driving a divided display device.
a) 제 N 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 제 1 경계부분의 화소영역에 게이트 신호를 공급하고, 상기 제 1 및 제 3 스위치는 턴-온 하고 상기 제 2 및 제 4 스위치는 턴-오프 하는 단계와;
b) 상기 제 N 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 경계부분의 화소영역에 데이터 신호를 공급하는 단계와;
c) 상기 제 N 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와;
d) 상기 제 N 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계와;
e) 제 (N+1) 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 제 1 경계부분의 화소영역에 상기 게이트 신호를 공급하고, 상기 제 1 및 제 3 스위치는 턴-오프 하고 상기 제 2 및 제 4 스위치는 턴-온 하는 단계와;
f) 상기 제 (N+1) 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 경계부분의 화소영역에 데이터 신호를 공급하는 단계와;
g) 상기 제 (N+1) 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와;
h) 상기 제 (N+1) 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법.A display panel including first to fourth regions, first and second gate wirings, first to fourth data wirings, first and second gate drivers, and first to fourth data drivers, Two pixel regions adjacent to each other above and below a first boundary portion between the first and second regions and between the third and fourth regions are connected to each other through a first or a second switch, And the two adjacent pixel regions between the regions and the second boundary portion between the second and fourth regions are connected to each other through a third or fourth switch,
a) during the N-th frame, the first and second gate drivers supply a gate signal to the pixel region of the first boundary portion of the first and third regions through the first and second gate lines, The first and third switches are turned on and the second and fourth switches are turned off;
b) during the N-th frame, the first to fourth data drivers supply data signals to the pixel regions of the first boundary portion through the first to fourth data lines, respectively;
c) during the N-th frame, the first and second gate drivers sequentially apply the gate signal to the pixel regions in the upper and lower portions of the first boundary portion of the first to fourth regions through the first and second gate lines ;
d) during the N-th frame, the first to fourth data drivers respectively supply the data signal to pixel regions in the upper and lower portions of the first boundary portion of the first to fourth regions through the first to fourth data lines, Sequentially;
e) during the (N + 1) th frame, the first and second gate drivers drive the gate signal to the pixel region of the first boundary portion of the first and third regions through the first and second gate lines, The first and third switches are turned off and the second and fourth switches are turned on;
f) during the (N + 1) th frame, the first to fourth data drivers supply data signals to the pixel regions of the first boundary portion through the first to fourth data lines, respectively;
g) During the (N + 1) -th frame, the first and second gate drivers are connected to the pixel regions of the upper and lower first boundary portions of the first to fourth regions through the first and second gate lines. Sequentially supplying gate signals;
h) During the (N + 1) th frame, the first to fourth data drivers are connected to the pixel regions in the upper and lower portions of the first boundary portion of the first to fourth regions through the first to fourth data lines, respectively And sequentially supplying the data signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160056251A KR102456942B1 (en) | 2016-05-09 | 2016-05-09 | Display Device And Division Scanning Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160056251A KR102456942B1 (en) | 2016-05-09 | 2016-05-09 | Display Device And Division Scanning Method Thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170126182A true KR20170126182A (en) | 2017-11-17 |
KR102456942B1 KR102456942B1 (en) | 2022-10-19 |
Family
ID=60808489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160056251A KR102456942B1 (en) | 2016-05-09 | 2016-05-09 | Display Device And Division Scanning Method Thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102456942B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110021277A (en) * | 2018-01-10 | 2019-07-16 | 夏普株式会社 | Image display device and image display method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020058716A (en) * | 2000-12-30 | 2002-07-12 | 구본준, 론 위라하디락사 | Liquid crystal display |
KR20040012301A (en) * | 2002-08-02 | 2004-02-11 | 삼성전자주식회사 | A Liquid Crystal Display and A Driving Method Thereof |
KR101447257B1 (en) * | 2013-08-28 | 2014-10-07 | 엘지디스플레이 주식회사 | Liquid crystal display device |
-
2016
- 2016-05-09 KR KR1020160056251A patent/KR102456942B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020058716A (en) * | 2000-12-30 | 2002-07-12 | 구본준, 론 위라하디락사 | Liquid crystal display |
KR20040012301A (en) * | 2002-08-02 | 2004-02-11 | 삼성전자주식회사 | A Liquid Crystal Display and A Driving Method Thereof |
KR101447257B1 (en) * | 2013-08-28 | 2014-10-07 | 엘지디스플레이 주식회사 | Liquid crystal display device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110021277A (en) * | 2018-01-10 | 2019-07-16 | 夏普株式会社 | Image display device and image display method |
CN110021277B (en) * | 2018-01-10 | 2021-04-06 | 夏普株式会社 | Image display device and image display method |
Also Published As
Publication number | Publication date |
---|---|
KR102456942B1 (en) | 2022-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9019187B2 (en) | Liquid crystal display device including TFT compensation circuit | |
US6982690B2 (en) | Display apparatus with a driving circuit in which every three adjacent pixels are coupled to the same data line | |
US8022922B2 (en) | Liquid crystal display and method of driving the same | |
US6985130B2 (en) | Display device including a distribution circuit disposed after a video signal generation circuit | |
EP2189969B1 (en) | Apparatus and method for driving electro-optical device, the electro-optical device, and an electronic apparatus | |
US9443463B2 (en) | Display device with dummy lines for reducing a number of channels of a gate driver integrated circuit | |
JP2005292831A (en) | Liquid crystal display | |
US7692621B2 (en) | Liquid crystal display device and a method for driving the same | |
US20080238839A1 (en) | Backlight assembly, display device having the same and method of driving the same | |
KR20070117325A (en) | Liquid crystal display device and method of driving the same | |
US7733322B2 (en) | Liquid crystal display device and driving method of the same | |
US10249257B2 (en) | Display device and drive method of the display device | |
EP1927975B1 (en) | Method of driving liquid crystal display device | |
JP6602136B2 (en) | Display device | |
KR102456942B1 (en) | Display Device And Division Scanning Method Thereof | |
US8319719B2 (en) | Liquid crystal display device | |
US20120262364A1 (en) | Liquid crystal drive circuit, liquid crystal display device provided therewith, and drive method for liquid crystal drive circuit | |
KR102353361B1 (en) | De-multiplexer for display device | |
JP2011164236A (en) | Display device | |
US9928800B2 (en) | Display apparatus and a method of driving the same | |
KR102181298B1 (en) | Display device | |
CN109031816B (en) | Array substrate, control method and display device | |
WO2024040523A1 (en) | Driving method for liquid crystal display panel and liquid crystal display panel | |
KR20030057063A (en) | A liquid crystal display device applying common voltage having different phase and a method of operating thereof | |
KR20160046602A (en) | Flat panel display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |