KR101447257B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR101447257B1
KR101447257B1 KR1020130102701A KR20130102701A KR101447257B1 KR 101447257 B1 KR101447257 B1 KR 101447257B1 KR 1020130102701 A KR1020130102701 A KR 1020130102701A KR 20130102701 A KR20130102701 A KR 20130102701A KR 101447257 B1 KR101447257 B1 KR 101447257B1
Authority
KR
South Korea
Prior art keywords
data
data line
liquid crystal
data lines
lines
Prior art date
Application number
KR1020130102701A
Other languages
Korean (ko)
Inventor
조영직
최형종
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130102701A priority Critical patent/KR101447257B1/en
Application granted granted Critical
Publication of KR101447257B1 publication Critical patent/KR101447257B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

The present invention relates to a liquid crystal display device capable of preventing a line dim from being generated in a division region of a data line when a division structure of the data line to implement large screen/high resolution is applied. The liquid crystal display device according to an embodiment of the present invention includes: a plurality of gate lines formed in a first direction within a liquid crystal panel; a plurality of data lines formed in a second direction in a division region separated upward and downward from the center of the liquid crystal panel by a predetermined distance; a gate driver to sequentially supply a scan signal to the gate lines; and a drive IC arranged at an upper side and a lower side of the liquid crystal panel to supply a data voltage to the gate lines. A predetermined number of data line units constitute one data line block. A plurality of data lines included in the one data line block is divided into upper data lines and lower data lines.The divided points of the upper data lines and the lower data lines included in the one data line block are randomly arranged.

Description

액정 디스플레이 장치{LIQUID CRYSTAL DISPLAY DEVICE}[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

본 발명은 평판 디스플레이 장치에 관한 것으로, 대화면/고해상도 구현을 위한 데이터 라인의 분할 구조가 적용된 경우에, 데이터 라인의 분할 영역에서 라인 딤(line dim)이 발생되는 것을 방지할 수 있는 액정 디스플레이 장치에 관한 것이다.The present invention relates to a flat panel display device, and more particularly, to a liquid crystal display device capable of preventing a line dim from being generated in a divided area of a data line when a division structure of a data line for realizing a large- .

평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 적용 분야가 지속적으로 확대되고 있다.Of the flat panel display devices, the liquid crystal display device (LCD) is continuously expanding because of the advantages of development of mass production technology, ease of driving means, low power consumption, realization of high image quality and realization of a large screen.

최근에 들어, FHD(full High Definition) 또는 UHD(Ultra High Definition)의 고해상도를 구현하는 초대형 액정 디스플레이 장치의 수요가 점차 증가됨에 따라서 데이터 라인의 로드 증가로 인한 문제점을 해결하기 위한 방법들이 주목 받고 있다.In recent years, as a demand for a very large liquid crystal display device that realizes a high resolution of FHD (full High Definition) or UHD (Ultra High Definition) has been increasing, a method for solving the problem caused by an increase in the load of a data line has been attracting attention .

도 1 및 도 2는 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다. 도 1에서는 데이터 라인(12)의 상하가 연결되어 있고, 더블 피딩 방식으로 데이터 라인에 데이터 전압이 공급되는 것을 도시하고 있다.1 and 2 are views schematically showing a liquid crystal display device according to the related art. In FIG. 1, the upper and lower sides of the data line 12 are connected, and a data voltage is supplied to the data line in a double feeding manner.

도 1을 참조하면, 액정 디스플레이 장치는 복수의 픽셀들(Pixels)이 매트릭스 형태로 배열된 액정 패널(10)과, 액정 패널을 구동하기 위한 구동 회로부와, 액정 패널에 빛을 공급하는 백라이트 유닛(미도시)과, 액정 패널과 구동 회로부를 감싸도록 형성된 케이스(미도시)를 포함한다.1, a liquid crystal display device includes a liquid crystal panel 10 in which a plurality of pixels are arranged in a matrix, a driving circuit for driving the liquid crystal panel, and a backlight unit And a case (not shown) enclosing the liquid crystal panel and the driving circuit.

액정 패널(10)은 복수의 픽셀 및 픽셀을 구동시키기 위한 라인들이 형성된 하부 기판(TFT 어레이 기판)을 포함한다. 또한, 액정 패널은 컬러 필터 및 블랙 매트릭스가 형성된 상부 기판(컬러필터 어레이 기판) 및 상기 두 기판 사이에 개재된 액정층을 포함한다.The liquid crystal panel 10 includes a lower substrate (TFT array substrate) on which a plurality of pixels and lines for driving pixels are formed. Further, the liquid crystal panel includes an upper substrate (color filter array substrate) on which a color filter and a black matrix are formed, and a liquid crystal layer interposed between the two substrates.

액정 패널(10)의 하부 기판에는 복수의 게이트 라인(gate line, 미도시)과 복수의 데이터 라인(data line, 12)이 교차하도록 형성되어 있다. 복수의 게이트 라인과 복수의 데이터 라인(12)이 교차된 영역에 픽셀이 형성된다. 픽셀들 각각에는 스위칭 소자로써 TFT(Thin Film Transistor)가 형성되어 있다. 또한, 픽셀들 각각에는 전계를 인가하기 위한 픽셀 전극 및 공통 전극이 형성되어 있다.A plurality of gate lines (not shown) and a plurality of data lines (data lines) 12 are formed on the lower substrate of the liquid crystal panel 10. Pixels are formed in a region where a plurality of gate lines and a plurality of data lines 12 intersect. A TFT (Thin Film Transistor) is formed as a switching element in each of the pixels. In each of the pixels, a pixel electrode and a common electrode for applying an electric field are formed.

액정 패널(10)의 상측 및 하측 비 표시 영역에는 데이터 드라이버(30)가 접속되어 있다. 그리고, 액정 패널의 좌측 및 우측 비 표시 영역에는 게이트 드라이버(20)가 배치되어 있다.A data driver 30 is connected to the upper and lower non-display regions of the liquid crystal panel 10. [ A gate driver 20 is disposed in the left and right non-display regions of the liquid crystal panel.

액정 패널이 대형화됨에 따라서, 데이터 드라이버(30)를 액정 패널(10)의 상측 및 하측에 배치하고, 더블 피딩(double feeding) 방식으로 데이터 라인(12)에 데이터 전압을 공급함으로써 데이터 라인(12)의 로드(load)를 감소시킬 수 있다.As the liquid crystal panel becomes larger, the data driver 30 is disposed above and below the liquid crystal panel 10 and the data line 12 is supplied to the data line 12 in a double feeding manner, Thereby reducing the load of the battery.

그러나, 표시하는 화상도가 높아질수록 1수평기간(1H)가 줄어들게 되어 픽셀에 데이터 전압을 차징(charging)하는 시간이 부족해지는 문제점이 있다.However, as the degree of image to be displayed increases, one horizontal period (1H) is reduced, and the time for charging the data voltage to the pixel becomes insufficient.

도 2를 참조하면, 데이터 라인의 상단부와 하단부를 분할하고, 더블 피딩 방식으로 데이터 라인(12a, 12b)에 데이터 전압을 공급하는 방식이 제안되었다.Referring to FIG. 2, a method has been proposed in which the upper and lower ends of the data lines are divided and the data voltages are supplied to the data lines 12a and 12b in a double feeding manner.

도 2에 도시된 바와 같이, 액정 패널(10)의 중앙(center)에서 데이터 라인(12)을 분할하여 상부 데이터 라인(12a)과 하부 데이터 라인(12b)을 구성하고, 더블 피딩 방식으로 데이터 라인(12a, 12b)에 데이터 전압을 공급하여 고해상도 구현 시 1H를 확보할 수 있다.2, the data line 12 is divided at the center of the liquid crystal panel 10 to form an upper data line 12a and a lower data line 12b, A data voltage is supplied to the data lines 12a and 12b to secure 1H in a high resolution implementation.

도 3은 종래 기술에 따른 액정 디스플레이 장치에서 데이터 라인이 분할된 영역에서 라인 딤(line dim) 불량이 발생되는 문제점을 나타내는 도면이다.FIG. 3 is a diagram illustrating a problem that a line dim defect occurs in a region where a data line is divided in a conventional liquid crystal display device.

도 3을 참조하면, 액정 패널(10)의 중앙에서 상부 데이터 라인(12a)과 하부 데이터 라인(12b)을 분리시켜 1H를 확보할 수 있지만, 제조 공정의 편차로 인해서 중앙에서 라인 딤(line dim)이 발생될 수 있다.Referring to FIG. 3, the upper data line 12a and the lower data line 12b may be separated from the center of the liquid crystal panel 10 to secure a 1H. However, due to a variation in manufacturing process, a line dim ) May be generated.

전체 데이터 라인의 로드가 동일하도록 설계하더라도, 제조 공정의 편차로 인해서 데이터 라인의 하단부와 상단부의 선폭이 달라질 수 있다.Even if the overall data lines are designed to have the same load, the linewidths of the lower end and the upper end of the data lines may be different due to variations in the manufacturing process.

또한, 레이어 간의 위치 별 오버랩 편차, 합착 변동 편차, 각 레이어들 간의 두께 편차로 인해서 액정 패널(10)의 중앙에서 상부 데이터 라인(12a)과 하부 데이터 라인(12b)의 로드가 상이할 수 있다.In addition, the load of the upper data line 12a and the lower data line 12b may be different from each other at the center of the liquid crystal panel 10 due to the overlap deviation, the cementation variation deviation, and the thickness deviation between the respective layers.

이러한 공정 편차로 인해서, 상부 데이터 라인(12a)과 하부 데이터 라인(12b)이 분리된 중앙에서 상측 픽셀들과 하측 픽셀들의 데이터 충전율의 차이로 인해 화상의 휘도 차이가 증가하여 라인 딤이 발생되는 문제점이 있다.Due to such a process variation, the luminance difference of the image increases due to the difference in the data filling rates of the upper pixels and the lower pixels at the center where the upper data line 12a and the lower data line 12b are separated, .

본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로서, 대화면/고해상도 구현을 위한 데이터 라인의 분할 구조를 적용 시, 데이터 라인의 분할 영역에서 라인 딤이 발생되는 것을 방지할 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a liquid crystal display device capable of preventing occurrence of line dim in a divided region of a data line when a divisional structure of a data line for realizing a large- It is a technical task.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Other features and advantages of the invention will be set forth in the description which follows, or may be obvious to those skilled in the art from the description and the claims.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널 내에서 제1 방향으로 형성된 복수의 게이트 라인; 상기 액정 패널의 중앙으로부터 상측으로 일정 간격 및 하측으로 일정 간격의 분할 영역 내에서 분리되어 제2 방향으로 형성된 복수의 데이터 라인; 상기 복수의 게이트 라인에 스캔 신호를 순차적으로 공급하는 게이트 드라이버; 및 상기 액정 패널의 상측 및 하측에 배열되어 상기 복수의 게이트 라인에 데이터 전압을 공급하는 드라이브 IC;를 포함하고, 일정 개수의 데이터 라인 단위로 하나의 데이터 라인 블록이 구성되고, 하나의 데이터 라인 블록에 포함된 복수의 데이터 라인은 상부 데이터 라인과 하부 데이터 라인으로 분리되고, 상기 하나의 데이터 라인 블록에 포함된 상부 데이터 라인들과 하부 데이터 라인들은 분리된 지점이 랜덤하게 배치된 것을 특징으로 한다.A liquid crystal display device according to an embodiment of the present invention includes: a plurality of gate lines formed in a first direction in a liquid crystal panel; A plurality of data lines formed in a second direction separated from each other by a predetermined interval from a center of the liquid crystal panel to a predetermined interval and downward in a divided region; A gate driver sequentially supplying a scan signal to the plurality of gate lines; And a drive IC arranged above and below the liquid crystal panel and supplying data voltages to the plurality of gate lines, wherein one data line block is constituted by a predetermined number of data lines, and one data line block A plurality of data lines included in one data line block are divided into an upper data line and a lower data line, and the upper data lines and the lower data lines included in the one data line block are randomly arranged.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 데이터 라인의 분할 구조를 적용 시, 데이터 라인의 분할 영역에서 휘도 편차에 따른 라인 딤이 발생되는 것을 방지할 수 있다.The liquid crystal display device according to the embodiment of the present invention can prevent the occurrence of line dimming according to the luminance deviation in the divided region of the data line when the divided structure of the data line is applied.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.In addition, other features and advantages of the present invention may be newly understood through embodiments of the present invention.

도 1 및 도 2는 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 3은 종래 기술에 따른 액정 디스플레이 장치에서 데이터 라인이 분할된 영역에서 라인 딤(line dim) 불량이 발생되는 문제점을 나타내는 도면이다.
도 4는 본 발명의 실시 예에 다른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 5는 본 발명의 액정 패널을 나타내는 것으로, 상단부와 하단부가 분리된 복수의 데이터 라인이 모여 하나의 데이터 라인 블록을 구성하고, 복수의 데이터 라인 블록이 반복 배치된 것을 나타내는 도면이다.
도 6은 데이터 라인 블록의 데이터 분할 영역 내에서 데이터 라인들의 상단부와 하단부가 분리된 지점이 랜덤(random)하게 배치된 것을 나타내는 도면이다.
도 7은 데이터 라인 블록의 데이터 분할 영역 내에서 상부 데이터 라인과 하부 데이터 라인에 의해 각 픽셀에 데이터 전압이 공급되는 것을 나타내는 도면이다.
도 8은 데이터 라인 블록의 데이터 분할 영역 내에서 각 픽셀에 공급되는 데이터 전압의 평균 차징율의 일 예를 나타내는 도면이다.
도 9는 데이터 라인 블록의 데이터 분할 영역 내에서 각 픽셀에 공급되는 데이터 전압의 평균 차징율의 다른 예를 나타내는 도면이다.1 and 2 are views schematically showing a liquid crystal display device according to the related art.
FIG. 3 is a diagram illustrating a problem that a line dim defect occurs in a region where a data line is divided in a conventional liquid crystal display device.
4 is a view schematically showing another liquid crystal display device according to an embodiment of the present invention.
5 shows a liquid crystal panel according to the present invention, in which a plurality of data lines in which upper and lower ends are separated collectively constitute one data line block, and a plurality of data line blocks are repeatedly arranged.
FIG. 6 is a diagram showing that the positions where the upper and lower ends of the data lines are separated in the data division area of the data line block are randomly arranged. FIG.
7 is a diagram showing that a data voltage is supplied to each pixel by an upper data line and a lower data line in a data division area of a data line block.
8 is a diagram showing an example of an average charging rate of a data voltage supplied to each pixel in a data partition area of a data line block.
9 is a diagram showing another example of an average charging rate of a data voltage supplied to each pixel in a data partition area of a data line block.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 기재하였다.In the drawings, the same reference numerals have been used for the same components, even if they are shown in different drawings.

한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되지 않는다.Meanwhile, the meaning of the terms described in the present specification should be understood as follows. The word " first, "" second," and the like, used to distinguish one element from another, are to be understood to include plural representations unless the context clearly dictates otherwise. The scope of the rights is not limited by these terms.

"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It should be understood that the terms "comprises" or "having" does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

본 발명의 실시 예를 설명함에 있어서 어떤 구조물(전극, 라인, 배선, 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.In describing an embodiment of the present invention, when it is described that some structure (electrode, line, wiring, layer, contact) is formed "over or on" and "below or below" another structure, It should be interpreted as including the case where the third structure is interposed between these structures as well as when they are in contact with each other.

본 발명은 대화면/고해상도 구현을 위해서 액정 디스플레이 장치의 데이터 라인이 분할 구조가 적용된 경우에, 데이터 라인의 분할 영역에서 라인 딤이 발생되는 것을 방지한 것을 주요 내용으로 한다. 따라서, 데이터 라인들의 분할 구조와 관련 없는 기구물, 백라이트 유닛 및 구동 회로부에 대한 도면과 상세한 설명은 생략될 수 있다.The present invention mainly prevents the occurrence of line dim in a divided area of a data line when a divided structure is applied to a data line of a liquid crystal display device for realizing a large-sized / high-resolution display. Therefore, drawings and detailed descriptions of the mechanism, the backlight unit, and the driving circuit portion that are not related to the division structure of the data lines can be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명의 실시 예에 다른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.4 is a view schematically showing another liquid crystal display device according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 복수의 픽셀(Pixel)들이 매트릭스 형태로 배열된 액정 패널(100)과, 액정 패널(100)을 구동하기 위한 게이트 드라이버(200)와 복수의 드라이브 IC(300), 상기 게이트 드라이버(200)와 드라이브 IC(300)를 구동시키기 위한 제어 신호를 공급하는 제어부 및 구동 전원을 생성하는 전원부가 실장된 인쇄회로기판(PCB)을 포함한다.4, a liquid crystal display device according to an embodiment of the present invention includes a liquid crystal panel 100 in which a plurality of pixels are arranged in a matrix form, a gate driver 200 for driving the liquid crystal panel 100, And a printed circuit board (PCB) having a plurality of drive ICs 300, a control unit for supplying control signals for driving the gate drivers 200 and the drive ICs 300, and a power supply for generating drive power, .

액정 패널(100)의 상측 및 하측 비 표시 영역에는 드라이브 IC(300)가 접속되어 있다. 그리고, 액정 패널의 좌측 및 우측 비 표시 영역에는 게이트 드라이버(200)가 배치되어 있다.A drive IC 300 is connected to the upper and lower non-display areas of the liquid crystal panel 100. [ A gate driver 200 is disposed in the left and right non-display regions of the liquid crystal panel.

또한, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널에 빛을 공급하는 백라이트 유닛, 액정 패널과 구동 회로부를 감싸도록 형성된 외부 케이스 및 베젤을 포함한다.Also, the liquid crystal display device according to the embodiment of the present invention includes a backlight unit for supplying light to the liquid crystal panel, an outer case formed to surround the liquid crystal panel and the driving circuit, and a bezel.

도 5는 본 발명의 액정 패널을 나타내는 것으로, 상단부와 하단부가 분리된 복수의 데이터 라인이 모여 하나의 데이터 라인 블록을 구성하고, 복수의 데이터 라인 블록이 반복 배치된 것을 나타내는 도면이다.5 shows a liquid crystal panel according to the present invention, in which a plurality of data lines in which upper and lower ends are separated collectively constitute one data line block, and a plurality of data line blocks are repeatedly arranged.

도 4 및 도 5를 참조하면, 액정 패널(100)은 상부 기판(컬러필터 어레이 기판)과 하부 기판(TFT 어레이 기판) 및 두 기판 사이에 개재된 액정층을 포함한다. 상부 기판과 하부 기판은 액정층을 사이에 두고 실런트로 합착되어 있다.4 and 5, the liquid crystal panel 100 includes an upper substrate (color filter array substrate), a lower substrate (TFT array substrate), and a liquid crystal layer interposed between the two substrates. The upper substrate and the lower substrate are bonded together by a sealant with a liquid crystal layer interposed therebetween.

액정 패널(100)의 상부 기판은 컬러 화상을 표시하기 위한 레드(red), 그린(green) 및 블루(blue)의 컬러필터들과, 컬러필터들 사이에 형성되어 픽셀을 구분시키는 블랙매트릭스(BM)를 포함한다.The upper substrate of the liquid crystal panel 100 includes red, green and blue color filters for displaying color images and a black matrix BM ).

액정 패널(100)의 하부 기판은 화상을 표시하기 위한 복수의 픽셀이 형성된 표시 영역(액티브 영역)과, 게이트 드라이버(200) 및 드라이브 IC(300)와 픽셀들을 연결시키는 링크들이 형성된 비 표시 영역을 포함한다.The lower substrate of the liquid crystal panel 100 includes a display area (active area) in which a plurality of pixels for displaying an image are formed and a non-display area in which links connecting the gate driver 200 and the drive IC 300 are formed .

하부 기판의 액티브 영역에는 복수의 게이트 라인(미도시) 및 복수의 데이터 라인(110, 120)이 형성되어 있다. 복수의 픽셀에 각각에는 공통 전압(Vcom)이 인가되는 공통 전극, 데이터 전압(Vdata)이 인가되는 픽셀 전극, 스토리지 커패시터(Cst) 및 스위칭 소자로써 TFT가 형성되어 있다.A plurality of gate lines (not shown) and a plurality of data lines 110 and 120 are formed in the active region of the lower substrate. A TFT is formed by a common electrode to which a common voltage Vcom is applied to each of a plurality of pixels, a pixel electrode to which a data voltage Vdata is applied, a storage capacitor Cst, and a switching element.

복수의 게이트 라인은 액정 패널(100) 내에서 제1 방향(예로서, 수평 방향)으로 형성되어 있다. 그리고, 복수의 데이터 라인(110, 120)은 액정 패널 내에서 제2 방향(예로서, 수직 방향)으로 형성되어 있다. 게이트 라인과 데이터 라인(110, 120)은 서로 교차하도록 형성되어 픽셀을 정의한다.A plurality of gate lines are formed in the liquid crystal panel 100 in a first direction (e.g., a horizontal direction). The plurality of data lines 110 and 120 are formed in a second direction (e.g., vertical direction) in the liquid crystal panel. The gate lines and the data lines 110 and 120 are formed to intersect with each other to define pixels.

액정 패널(100)의 대형화 및 고해상도 구현에 따라서 1수평기간(1H)을 늘리기 위해서 따라서 드라이브 IC(300)를 액정 패널(100)의 상측 및 하측에 배치하고, 더블 피딩(double feeding) 방식으로 복수의 데이터 라인(110, 120)에 데이터 전압을 공급하여 라인의 로드를 줄인다.The drive IC 300 may be arranged above and below the liquid crystal panel 100 in order to increase one horizontal period 1H in accordance with the enlargement of the liquid crystal panel 100 and high resolution implementation, The data voltage is supplied to the data lines 110 and 120 of the memory cell array 100 to reduce the load on the lines.

게이트 드라이버(200)는 복수의 게이트 라인에 스캔 신호를 순차적으로 공급한다. 게이트 라인에 인가된 스캔 신호가 액정 패널(100)에 형성된 복수의 픽셀의 TFT에 공급되어, TFT를 턴-온(turn-on) 시킨다.The gate driver 200 sequentially supplies the scan signals to the plurality of gate lines. A scan signal applied to the gate line is supplied to TFTs of a plurality of pixels formed in the liquid crystal panel 100 to turn on the TFT.

드라이브 IC(300)에서 복수의 상부 데이터 라인(110)과 복수의 하부 데이터 라인(120)에 데이터 전압을 공급한다. 상부 데이터 라인(110)과 복수의 하부 데이터 라인(120)에 인가된 데이터 전압(Vdata)은 TFT의 소스 전극에 공급되고, TFT가 턴-온될 때 소스 전극에 공급된 데이터 전압(Vdata)이 드레인 전극을 경유하여 픽셀 전극에 공급되게 된다.The drive IC 300 supplies the data voltages to the plurality of the upper data lines 110 and the plurality of the lower data lines 120. The data voltage Vdata applied to the upper data line 110 and the plurality of lower data lines 120 is supplied to the source electrode of the TFT and the data voltage Vdata supplied to the source electrode when the TFT is turned on is discharged And is supplied to the pixel electrode via the electrode.

도 5에 도시된 바와 같이, 전체 데이터 라인은 복수의 데이터 블록으로 구성되고, 하나의 데이터 블록은 2개 이상의 데이터 라인들로 구성된다.As shown in FIG. 5, the entire data line is composed of a plurality of data blocks, and one data block is composed of two or more data lines.

도 6은 데이터 라인 블록의 데이터 분할 영역 내에서 데이터 라인들의 상단부와 하단부가 분리된 지점이 랜덤(random)하게 배치된 것을 나타내는 도면이다.FIG. 6 is a diagram showing that the positions where the upper and lower ends of the data lines are separated in the data division area of the data line block are randomly arranged. FIG.

도 6을 참조하면, 하나의 데이터 블록을 구성하는 데이터 라인들은 액정 패널(100)의 중앙부에서 상부 데이터 라인(110)들과 하부 데이터 라인(120)들로 분리되어 있다.Referring to FIG. 6, the data lines constituting one data block are separated into upper data lines 110 and lower data lines 120 in the central portion of the liquid crystal panel 100. [

상부 데이터 라인(110)들은 액정 패널(100)의 상측에서부터 중앙부까지 형성되어 있다. 그리고, 하부 데이터 라인(120)들은 액정 패널(100)의 하측에서부터 중앙부까지 형성되어 있다.The upper data lines 110 are formed from the top to the center of the liquid crystal panel 100. The lower data lines 120 are formed from the lower side to the center of the liquid crystal panel 100.

액정 패널(100)의 상측에 배치된 드라이브 IC(300)에서 상부 데이터 라인(110)으로 데이터 전압이 공급된다. 그리고, 액정 패널(100)의 하측에 배치된 드라이브 IC(300)에서 하부 데이터 라인(120)으로 데이터 전압이 공급된다. 이와 같이, 더블 피딩 방식으로 상부 데이터 라인(110)과 하부 데이터 라인(120)에 데이터 전압을 공급하여 라인의 로드를 줄일 수 있다.The data voltage is supplied to the upper data line 110 from the drive IC 300 disposed on the upper side of the liquid crystal panel 100. The data voltage is supplied to the lower data line 120 from the drive IC 300 disposed below the liquid crystal panel 100. In this way, the data voltage can be supplied to the upper data line 110 and the lower data line 120 by a double feeding method, thereby reducing the load on the line.

상부 데이터 라인(110)들과 하부 데이터 라인들(120)의 끝단이 액정 패널(100)의 중앙에 일렬로 배치되지 않으며, 중앙부에서 상측으로 일정 간격 및 하측으로 일정 간격의 범위 내에서 상부 데이터 라인(110)들과 하부 데이터 라인들(120)의 끝단이 랜덤하게 배열되어 있다.The ends of the upper data lines 110 and the lower data lines 120 are not arranged in a line at the center of the liquid crystal panel 100 and the upper data lines 110 and the lower data lines 120 are arranged at regular intervals, The ends of the data lines 110 and the lower data lines 120 are randomly arranged.

여기서, 액정 패널(100)의 중앙(center)을 기준으로 상측 및 하측으로 일정 간격을 가지도록 데이터 라인 분할 영역이 형성되어 있다. 하나의 데이터 라인 블록을 구성하는 데이터 라인들은 데이터 라인 분할 영역 내에서 상부 데이터 라인(110)들과 하부 데이터 라인(120)들이 랜덤(random)하게 분리되어 있다. 즉, 하나의 데이터 라인 블록을 구성하는 상부 데이터 라인(110)들과 하부 데이터 라인(120)들은 분리된 지점이 랜덤하게 배치되어 있다.Here, the data line division region is formed to have a predetermined interval from the center of the liquid crystal panel 100 to the upper side and the lower side. The data lines constituting one data line block are randomly separated from the upper data lines 110 and the lower data lines 120 in the data line division region. That is, the upper data lines 110 and the lower data lines 120 constituting one data line block are randomly arranged at separate points.

종래 기술에서는 동일 수평 선상에서 데이터 라인들이 분리되어 있었지만, 본 발명에서는 하나의 데이터 라인 블록을 구성하는 상부 데이터 라인(110)들과 하부 데이터 라인(120)들이 분리된 지점이 랜덤하게 배치되어 있다.In the prior art, although the data lines are separated on the same horizontal line, in the present invention, the positions where the upper data lines 110 and the lower data lines 120, which constitute one data line block, are separated randomly.

도 6에서는 12개의 상부 데이터 라인(110)과 12개의 하부 데이터 라인(120) 단위로 하나의 데이터 라인 블록이 구성된 것으로 도시하고 있으나, 이는 본 발명의 여러 실시 예들 중에서 하나를 설명한 것이다. 즉, 수평 방향으로 배열된 12개의 픽셀 단위로 하나의 데이터 라인 블록이 구성된 것으로 설명하고 있으나, 이는 본 발명의 여러 실시 예들 중에서 하나를 설명한 것이다.In FIG. 6, one data line block is formed by 12 upper data lines 110 and 12 lower data lines 120. However, this is one of the embodiments of the present invention. That is, it is described that one data line block is composed of 12 pixels arranged in the horizontal direction, but this is one of various embodiments of the present invention.

하나의 데이터 라인 블록을 구성하는 상부 데이터 라인(110)과 하부 데이터 라인(120)의 개수는 12개 이하로 설정될 수 있다. 또한, 하나의 데이터 라인 블록을 구성하는 상부 데이터 라인(110)과 하부 데이터 라인(120)의 개수는 12개 이상으로 설정될 수도 있다.The number of the upper data line 110 and the lower data line 120 constituting one data line block may be set to 12 or less. In addition, the number of the upper data line 110 and the lower data line 120 constituting one data line block may be set to 12 or more.

하나의 데이터 라인 블록에 포함되는 수평 방향으로 배열된 픽셀의 개수는 12개 이하로 설정될 수 있다. 또한, 하나의 데이터 라인 블록에 포함되는 수평 방향으로 배열된 픽셀의 개수는 12개 이상으로 설정될 수도 있다.The number of horizontally arranged pixels included in one data line block may be set to 12 or less. In addition, the number of pixels arranged in a horizontal direction included in one data line block may be set to 12 or more.

상술한 설명에서는 게이트 드라이버(200)와 드라이브 IC(300)가 별도의 구성으로 형성된 것으로 설명하였지만, 게이트 드라이버(200)와 드라이브 IC가 하나의 칩(one chip)으로 통합되어 액정 패널(100)의 상측 및 하측에 배치될 수도 있다.The gate driver 200 and the drive IC 300 are formed in a separate structure and the gate driver 200 and the drive IC are integrated into a single chip, And may be disposed on the upper side and the lower side.

다른 예로서, 게이트 드라이버 로직 및 데이터 드라이버 로직이 하나의 칩(one chip)으로 통합되어 액정 패널(100)의 상측 및 하측에 배치될 수도 있다.As another example, the gate driver logic and the data driver logic may be integrated into one chip and disposed on the upper side and the lower side of the liquid crystal panel 100.

도 7은 데이터 라인 블록의 데이터 분할 영역 내에서 상부 데이터 라인과 하부 데이터 라인에 의해 각 픽셀에 데이터 전압이 공급되는 것을 나타내는 도면이고, 도 8은 데이터 라인 블록의 데이터 분할 영역 내에서 각 픽셀에 공급되는 데이터 전압의 평균 차징율의 일 예를 나타내는 도면이다.7 is a diagram showing that a data voltage is supplied to each pixel by an upper data line and a lower data line in a data division area of a data line block, And the average charging rate of the data voltage.

액정 패널에 구성된 복수의 데이터 라인 블록들은 모두 동일한 형태를 가지므로, 하나의 데이터 라인 블록에 대해서 데이터 분할 영역 내에서 상부 데이터 라인과 하부 데이터 라인에 의해 각 픽셀에 데이터 전압이 공급되는 것과, 각 픽셀에 공급되는 데이터 전압의 평균 차징율을 설명하기로 한다.Since the plurality of data line blocks constituting the liquid crystal panel all have the same shape, the data voltage is supplied to each pixel by the upper data line and the lower data line in the data area for one data line block, The average charging rate of the data voltage supplied to the memory cell will be described.

도 7 및 도 8을 참조하면, 상부 데이터 라인(110)들과 하부 데이터 라인(120)이 분리된 지점이 일정 간격으로 형성된 데이터 라인 분할 영역 내에서 랜덤하게 배치되어 있다.Referring to FIGS. 7 and 8, locations where the upper data lines 110 and the lower data lines 120 are separated are randomly arranged in a data line division area formed at regular intervals.

데이터 분할 영역의 최상부 수평 라인(제1 수평 라인)에 배치된 모든 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 도 7 및 도 8에서는 하나의 데이터 라인 블록이 수평 방향으로 배열된 12개 픽셀들 단위로 형성되어 있음으로, 데이터 분할 영역의 최상부 수평 라인에 배치된 12개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제1 수평 라인에 배치된 픽셀들은 99.00%의 평균 데이터 차징율을 가질 수 있다.All the pixels disposed in the uppermost horizontal line (first horizontal line) of the data partition are supplied with the data voltage applied to the upper data line 110. [ 7 and 8, one data line block is formed in units of twelve pixels arranged in the horizontal direction, so that twelve pixels arranged on the uppermost horizontal line of the data division region are connected to the upper data line 110 An applied data voltage is supplied. At this time, the pixels arranged in the first horizontal line of the data partition may have an average data charging rate of 99.00%.

이어서, 상기 최상부 수평 라인의 아래에 형성된 제2 수평 라인에 배치된 12개 픽셀들 중에서 11개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 1개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제2 수평 라인에 배치된 픽셀들은 98.76%의 평균 데이터 차징율을 가질 수 있다.Then, the data voltage applied to the upper data line 110 is supplied to eleven pixels out of the twelve pixels disposed on the second horizontal line formed below the uppermost horizontal line. One pixel is supplied with the data voltage applied to the lower data line 120. At this time, the pixels arranged in the second horizontal line of the data partition may have an average data charging rate of 98.76%.

이어서, 제3 수평 라인에 배치된 12개 픽셀들 중에서 10개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 2개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제2 수평 라인에 배치된 픽셀들은 98.33%의 평균 데이터 차징율을 가질 수 있다.Next, ten pixels out of the twelve pixels arranged on the third horizontal line are supplied with the data voltage applied to the upper data line 110. The data voltages applied to the lower data line 120 are supplied to the two pixels. At this time, the pixels arranged in the second horizontal line of the data partition may have an average data charging rate of 98.33%.

이어서, 제4 수평 라인에 배치된 12개 픽셀들 중에서 9개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 3개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제3 수평 라인에 배치된 픽셀들은 98.00%의 평균 데이터 차징율을 가질 수 있다.Next, nine pixels out of the twelve pixels arranged in the fourth horizontal line are supplied with the data voltage applied to the upper data line 110. [ The three pixels are supplied with the data voltage applied to the lower data line 120. At this time, the pixels arranged in the third horizontal line of the data partition may have an average data charging rate of 98.00%.

이어서, 제5 수평 라인에 배치된 12개 픽셀들 중에서 8개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 4개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제5 수평 라인에 배치된 픽셀들은 97.67%의 평균 데이터 차징율을 가질 수 있다.Subsequently, eight pixels out of the twelve pixels arranged on the fifth horizontal line are supplied with the data voltage applied to the upper data line 110. [ The data voltages applied to the lower data line 120 are supplied to the four pixels. At this time, the pixels arranged in the fifth horizontal line of the data partition may have an average data charging rate of 97.67%.

이어서, 제6 수평 라인에 배치된 12개 픽셀들 중에서 7개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 5개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제6 수평 라인에 배치된 픽셀들은 97.33%의 평균 데이터 차징율을 가질 수 있다.Then, among the 12 pixels arranged on the sixth horizontal line, seven pixels are supplied with the data voltage applied to the upper data line 110. [ The data voltages applied to the lower data line 120 are supplied to the five pixels. At this time, the pixels arranged in the sixth horizontal line of the data partition may have an average data charging rate of 97.33%.

이어서, 제7 수평 라인에 배치된 12개 픽셀들 중에서 6개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 6개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제7 수평 라인에 배치된 픽셀들은 97.00%의 평균 데이터 차징율을 가질 수 있다.Then, six pixels out of the twelve pixels arranged on the seventh horizontal line are supplied with the data voltage applied to the top data line 110. [ The data voltages applied to the lower data line 120 are supplied to the six pixels. At this time, the pixels arranged in the seventh horizontal line of the data partition may have an average data charging rate of 97.00%.

이어서, 제8 수평 라인에 배치된 12개 픽셀들 중에서 5개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 7개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제8 수평 라인에 배치된 픽셀들은 96.67%의 평균 데이터 차징율을 가질 수 있다.Then, five pixels out of the twelve pixels arranged on the eighth horizontal line are supplied with the data voltage applied to the top data line 110. [ The data voltages applied to the lower data line 120 are supplied to the seven pixels. At this time, the pixels arranged in the eighth horizontal line of the data partition may have an average data charging rate of 96.67%.

이어서, 제9 수평 라인에 배치된 12개 픽셀들 중에서 4개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 8개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제9 수평 라인에 배치된 픽셀들은 96.33%의 평균 데이터 차징율을 가질 수 있다.Then, four pixels out of the twelve pixels arranged on the ninth horizontal line are supplied with the data voltage applied to the upper data line 110. [ The data voltages applied to the lower data line 120 are supplied to the eight pixels. At this time, the pixels arranged in the ninth horizontal line of the data partition may have an average data charging rate of 96.33%.

이어서, 제10 수평 라인에 배치된 12개 픽셀들 중에서 3개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 9개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제10 수평 라인에 배치된 픽셀들은 96.00%의 평균 데이터 차징율을 가질 수 있다.Subsequently, three pixels out of the twelve pixels arranged in the tenth horizontal line are supplied with the data voltage applied to the upper data line 110. [ The nine pixels are supplied with the data voltage applied to the lower data line 120. At this time, the pixels arranged in the tenth horizontal line of the data partition may have an average data charging rate of 96.00%.

이어서, 제11 수평 라인에 배치된 12개 픽셀들 중에서 2개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 10개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제11 수평 라인에 배치된 픽셀들은 95.67%의 평균 데이터 차징율을 가질 수 있다.Next, two pixels out of the twelve pixels arranged in the eleventh horizontal line are supplied with the data voltage applied to the upper data line 110. The data voltages applied to the lower data line 120 are supplied to the ten pixels. At this time, the pixels arranged in the eleventh horizontal line of the data partition may have an average data charging rate of 95.67%.

이어서, 제12 수평 라인에 배치된 12개 픽셀들 중에서 1개 픽셀들에는 상부 데이터 라인(110)에 인가된 데이터 전압이 공급된다. 그리고, 11개의 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제12 수평 라인에 배치된 픽셀들은 95.33%의 평균 데이터 차징율을 가질 수 있다.Then, one of the twelve pixels disposed on the twelfth horizontal line is supplied with the data voltage applied to the upper data line 110. The data voltages applied to the lower data line 120 are supplied to the 11 pixels. At this time, the pixels arranged in the 12th horizontal line of the data partition may have an average data charging rate of 95.33%.

이어서, 데이터 분할 영역의 최하부 수평 라인(제13 수평 라인)에 배치된 모든 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 도 7 및 도 8에서는 하나의 데이터 라인 블록이 수평 방향으로 배열된 12개 픽셀들 단위로 형성되어 있음으로, 데이터 분할 영역의 최하부 수평 라인에 배치된 12개 픽셀들에는 하부 데이터 라인(120)에 인가된 데이터 전압이 공급된다. 이때, 데이터 분할 영역의 제13 수평 라인에 배치된 픽셀들은 95.00%의 평균 데이터 차징율을 가질 수 있다.Subsequently, all the pixels arranged in the lowermost horizontal line (the thirteenth horizontal line) of the data partition are supplied with the data voltage applied to the lower data line 120. [ In FIGS. 7 and 8, one data line block is formed in units of 12 pixels arranged in the horizontal direction. Thus, twelve pixels arranged in the lowermost horizontal line of the data division region are connected to the lower data line 120 An applied data voltage is supplied. At this time, the pixels arranged in the 13th horizontal line of the data partition may have an average data charging rate of 95.00%.

여기서, 하나의 수평 라인에 배치된 픽셀들의 평균 데이터 차징율은 하나의 데이터 라인 블록을 구성하는 상부 데이터 라인(110), 하부 데이터 라인(120) 및 픽셀의 개수에 따라서 달라질 수 있다.Here, the average data charging rate of the pixels arranged in one horizontal line may vary depending on the number of the upper data line 110, the lower data line 120 and the pixels constituting one data line block.

도 7 및 도 8에 도시된 바와 같이, 액정 패널의 상부와 하부의 제조 공정 편차에 따른 휘도 편차를 고려하여 상부 데이터 라인(110)들과 하부 데이터 라인(120)이 분리되는 지점을 랜덤하게 설계하면, 데이터 라인의 분리에 따른 휘도 편차가 점진적으로(Gradual) 발생하도록 할 수 있다.7 and 8, a point at which the upper data lines 110 and the lower data line 120 are separated from each other is randomly designed in consideration of the luminance variation due to the manufacturing process variations of the upper and lower parts of the liquid crystal panel , The luminance deviation due to the separation of the data lines can be gradually generated.

데이터 분할 영역의 상단부에서 하단부로 갈수록 픽셀들의 데이터 전압의 차징율이 99.00%~95.00%의 범위 내에서 점진적으로 감소하도록 상부 데이터 라인(110)들과 하부 데이터 라인(120)이 분리되는 지점을 설계할 수 있다. 이를 통해, 데이터 라인의 분리에 따른 휘도 편차가 점진적으로 발생하도록 할 수 있다.A point where the upper data lines 110 and the lower data line 120 are separated from each other so that the charging rate of the data voltages of the pixels gradually decreases from 99.00% to 95.00% from the upper end portion to the lower end portion of the data partitioning region can do. Thus, the luminance deviation due to the separation of the data lines can be gradually generated.

즉, 상부 데이터 라인(110)들과 하부 데이터 라인(120)이 분리되는 지점이 랜덤하게 배치됨으로 인해, 특정 수평 라인에서 상부와 하부의 휘도 편차가 급격하게 발생하여 라인 딤이 발생하는 것을 방지할 수 있다.In other words, since the locations where the upper data lines 110 and the lower data line 120 are separated are randomly arranged, a luminance deviation between the upper and lower portions in a specific horizontal line is abruptly generated, .

도 9는 데이터 라인 블록의 데이터 분할 영역 내에서 각 픽셀에 공급되는 데이터 전압의 평균 차징율의 다른 예를 나타내는 도면이다.9 is a diagram showing another example of an average charging rate of a data voltage supplied to each pixel in a data partition area of a data line block.

도 9를 참조하면, 데이터 분할 영역의 상단부에서 하단부로 갈수록 픽셀들의 데이터 전압의 차징율이 점진적으로 증가하도록 상부 데이터 라인(110)들과 하부 데이터 라인(120)이 분리되는 지점을 설계할 수 있다. 이를 통해, 데이터 라인의 분리에 따른 휘도 편차가 점진적으로 발생하도록 할 수 있다.Referring to FIG. 9, a point where the upper data lines 110 and the lower data line 120 are separated may be designed such that the charging rate of the data voltages of the pixels gradually increases from the upper end to the lower end of the data division region . Thus, the luminance deviation due to the separation of the data lines can be gradually generated.

구체적으로, 수평 방향으로 배열된 12개의 픽셀 단위로 하나의 데이터 라인 블록이 구성된 경우에, 데이터 분할 영역의 최상부 수평 라인(예로서, 제1 수평 라인)에 배치된 픽셀들은 95.00%의 평균 데이터 차징율을 가질 수 있다.Specifically, when one data line block is configured in units of twelve pixels arranged in the horizontal direction, the pixels arranged in the top horizontal line (for example, the first horizontal line) of the data partition are 95.00% .

그리고, 데이터 분할 영역의 최하부 수평 라인(예로서, 제13 수평 라인)에 배치된 픽셀들은 99.00%의 평균 데이터 차징율을 가질 수 있다.And, the pixels arranged in the lowermost horizontal line (e.g., the thirteenth horizontal line) of the data partition can have an average data charging rate of 99.00%.

데이터 분할 영역의 최상부 수평 라인과 최하부 수평 라인 사이에 위치한 픽셀들은 95.00%~99.00%의 범위 내에서 평균 데이터 차징율이 점진적으로 증가한다.The pixels located between the uppermost horizontal line and the lowermost horizontal line of the data partition gradually increase the average data charging rate within the range of 95.00% to 99.00%.

여기서, 하나의 수평 라인에 배치된 픽셀들의 평균 데이터 차징율은 하나의 데이터 라인 블록을 구성하는 상부 데이터 라인(110), 하부 데이터 라인(120) 및 픽셀의 개수에 따라서 달라질 수 있다.Here, the average data charging rate of the pixels arranged in one horizontal line may vary depending on the number of the upper data line 110, the lower data line 120 and the pixels constituting one data line block.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.It will be understood by those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

100: 액정 패널 110: 상부 데이터 라인
120: 하부 데이터 라인 200: 게이트 드라이버
300: 드라이브 IC100: liquid crystal panel 110: upper data line
120: lower data line 200: gate driver
300: Drive IC

Claims (11)

액정 패널 내에서 제1 방향으로 형성된 복수의 게이트 라인;
상기 액정 패널의 중앙으로부터 상측으로 일정 간격 및 하측으로 일정 간격의 분할 영역 내에서 분리되어 제2 방향으로 형성된 복수의 데이터 라인;
상기 복수의 게이트 라인에 스캔 신호를 공급하는 게이트 드라이버; 및
상기 액정 패널의 상측 및 하측에 배열되어 상기 복수의 데이터 라인에 데이터 전압을 공급하는 드라이브 IC;를 포함하고,
일정 개수의 데이터 라인 단위로 하나의 데이터 라인 블록이 구성되고, 하나의 데이터 라인 블록에 포함된 복수의 데이터 라인은 상부 데이터 라인과 하부 데이터 라인으로 분리되고,
상기 분할 영역의 상단부에서 하단부로 갈수록 픽셀들의 데이터 전압의 차징율이 점진적으로 감소 또는 증가하도록 상기 복수의 데이터 라인이 상기 분할 영역 내에서 분리되고,
상기 하나의 데이터 라인 블록에 포함된 상부 데이터 라인들과 하부 데이터 라인들은 분리된 지점이 랜덤하게 배치된 것을 특징으로 하는 액정 디스플레이 장치.A plurality of gate lines formed in the liquid crystal panel in a first direction;
A plurality of data lines formed in a second direction separated from each other by a predetermined interval from a center of the liquid crystal panel to a predetermined interval and downward in a divided region;
A gate driver for supplying a scan signal to the plurality of gate lines; And
And a drive IC arranged above and below the liquid crystal panel to supply data voltages to the plurality of data lines,
One data line block is constituted by a predetermined number of data lines, a plurality of data lines included in one data line block are divided into an upper data line and a lower data line,
The plurality of data lines are separated in the division area so that the charging rate of the data voltages of the pixels gradually decreases or increases from the upper end part to the lower end part of the division area,
Wherein the upper data lines and the lower data lines included in the one data line block are randomly arranged at separate points. 제1 항에 있어서,
상기 분할 영역 내에서 복수의 데이터 라인이 분리되는 지점이 랜덤하게 배치된 것을 특징으로 하는 액정 디스플레이 장치.The method according to claim 1,
Wherein a plurality of data lines are separated from each other at random locations. 제1 항에 있어서,
상기 분할 영역 내에서 상기 상부 데이터 라인들의 끝단과 상기 하부 데이터 라인들의 끝단이 랜덤하게 배열된 것을 특징으로 하는 액정 디스플레이 장치.The method according to claim 1,
Wherein an end of the upper data lines and an end of the lower data lines are randomly arranged in the divided area. 삭제delete 제1 항에 있어서,
상기 분할 영역의 상단부에서 하단부로 갈수록 픽셀들의 데이터 전압의 차징율이 99.00%에서 95.00%로 점진적으로 감소하도록 상기 복수의 데이터 라인이 상기 분할 영역 내에서 분리된 것을 특징으로 하는 액정 디스플레이 장치.The method according to claim 1,
Wherein the plurality of data lines are separated in the division region such that the charging rate of the data voltages of the pixels progressively decreases from 99.00% to 95.00% from the upper end portion to the lower end portion of the division region. 삭제delete 제1 항에 있어서,
상기 분할 영역의 상단부에서 하단부로 갈수록 픽셀들의 데이터 전압의 차징율이 95.00%에서 99.00%로 점진적으로 증가하도록 상기 복수의 데이터 라인이 상기 분할 영역 내에서 분리된 것을 특징으로 하는 액정 디스플레이 장치.The method according to claim 1,
Wherein the plurality of data lines are separated in the division region so that the charging rate of the data voltages of the pixels progressively increases from 95.00% to 99.00% from the upper end portion to the lower end portion of the division region. 제1 항에 있어서,
상기 분할 영역의 최상부 수평 라인에 배치된 모든 픽셀들에는 상기 상부 데이터 라인에 인가된 데이터 전압의 공급되고,
상기 분할 영역의 최하부 수평 라인에 배치된 모든 픽셀들에는 상기 하부 데이터 라인에 인가된 데이터 전압이 공급되는 것을 특징으로 하는 액정 디스플레이 장치.The method according to claim 1,
All the pixels arranged in the horizontal line at the top of the divided area are supplied with the data voltage applied to the upper data line,
And a data voltage applied to the lower data line is supplied to all the pixels arranged in the lowermost horizontal line of the divided area. 제8 항에 있어서,
상기 분할 영역의 최상부와 최하부 수평 라인 사이에 위치한 수평 라인들에 배치된 픽셀들 중에서 일부 픽셀들에는 상기 상부 데이터 라인에 인가된 데이터 전압이 인가되고, 나머지 픽셀들에는 상기 하부 데이터 라인에 인가된 데이터 전압이 인가되는 것을 특징으로 하는 액정 디스플레이 장치.9. The method of claim 8,
A data voltage applied to the upper data line is applied to some pixels among the pixels arranged on the horizontal lines positioned between the uppermost part and the lowermost horizontal line of the divided area, And a voltage is applied to the liquid crystal display device. 제1 항에 있어서,
상기 분할 영역 내에서 휘도 편차가 점진적으로 발생하도록 복수의 데이터 라인이 분리되는 지점이 랜덤하게 배치된 것을 특징으로 하는 액정 디스플레이 장치.The method according to claim 1,
And a plurality of data lines are randomly arranged at points where the plurality of data lines are separated so that a luminance deviation gradually occurs in the divided area. 제1 항에 있어서,
상기 데이터 라인 블록과 동일한 패턴을 가지는 복수의 데이터 라인 블록이 상기 액정 패널 내에 반복 배치된 것을 특징으로 하는 액정 디스플레이 장치.The method according to claim 1,
Wherein a plurality of data line blocks having the same pattern as the data line block are repeatedly arranged in the liquid crystal panel.
KR1020130102701A 2013-08-28 2013-08-28 Liquid crystal display device KR101447257B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130102701A KR101447257B1 (en) 2013-08-28 2013-08-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130102701A KR101447257B1 (en) 2013-08-28 2013-08-28 Liquid crystal display device

Publications (1)

Publication Number Publication Date
KR101447257B1 true KR101447257B1 (en) 2014-10-07

Family

ID=51996546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130102701A KR101447257B1 (en) 2013-08-28 2013-08-28 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101447257B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170126182A (en) * 2016-05-09 2017-11-17 엘지디스플레이 주식회사 Display Device And Division Scanning Method Thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910018833A (en) * 1990-04-17 1991-11-30 김정배 Active Matrix Liquid Crystal Display
US20020063671A1 (en) * 2000-11-28 2002-05-30 Koninklijke Philips Electronics N.V. Active matrix liquid crystal display devices
KR20040012301A (en) * 2002-08-02 2004-02-11 삼성전자주식회사 A Liquid Crystal Display and A Driving Method Thereof
KR20070048345A (en) * 2005-11-04 2007-05-09 삼성전자주식회사 Liquid crystal display and driving method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910018833A (en) * 1990-04-17 1991-11-30 김정배 Active Matrix Liquid Crystal Display
US20020063671A1 (en) * 2000-11-28 2002-05-30 Koninklijke Philips Electronics N.V. Active matrix liquid crystal display devices
KR20040012301A (en) * 2002-08-02 2004-02-11 삼성전자주식회사 A Liquid Crystal Display and A Driving Method Thereof
KR20070048345A (en) * 2005-11-04 2007-05-09 삼성전자주식회사 Liquid crystal display and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170126182A (en) * 2016-05-09 2017-11-17 엘지디스플레이 주식회사 Display Device And Division Scanning Method Thereof
KR102456942B1 (en) 2016-05-09 2022-10-19 엘지디스플레이 주식회사 Display Device And Division Scanning Method Thereof

Similar Documents

Publication Publication Date Title
US11749220B2 (en) Display device
KR101204365B1 (en) Liquid crystal display panel and method of manufacturing the same
US9389476B2 (en) Liquid crystal display device and method of driving the same
CN110060650B (en) Multiplex type liquid crystal display driving circuit
JP5480970B2 (en) Display panel and display device
US10304395B2 (en) Display device
US7701520B2 (en) Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction
CN202285072U (en) Color filter substrate, array substrate, liquid crystal display panel and display device
US11264407B2 (en) Array substrate
US20160342042A1 (en) Pixel structure and liquid crystal display panel comprising same
JP2007193334A5 (en)
US11177292B2 (en) Display device
KR101931248B1 (en) Display device and method of manufacturing the same
CN103730085A (en) Display device
KR20160074804A (en) LIQUID CRYSTAL DISPLAY DEVICE having white pixel
CN209729907U (en) A kind of array substrate and display device
US8730444B2 (en) Pixel array structure
US10338442B2 (en) Liquid crystal display panel structure
US9158171B2 (en) Pixel structure, display panel, and liquid crystal display
KR101447257B1 (en) Liquid crystal display device
US20190287473A1 (en) Liquid crystal display device and drive method for same
KR102052741B1 (en) Liquid crystal display device
KR101901339B1 (en) liquid crystal display device
WO2012077647A1 (en) Liquid crystal panel, display device, and method for driving the liquid crystal panel
KR20160073690A (en) LIQUID CRYSTAL DISPLAY DEVICE having white pixel

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5