KR102456942B1 - Display Device And Division Scanning Method Thereof - Google Patents

Display Device And Division Scanning Method Thereof Download PDF

Info

Publication number
KR102456942B1
KR102456942B1 KR1020160056251A KR20160056251A KR102456942B1 KR 102456942 B1 KR102456942 B1 KR 102456942B1 KR 1020160056251 A KR1020160056251 A KR 1020160056251A KR 20160056251 A KR20160056251 A KR 20160056251A KR 102456942 B1 KR102456942 B1 KR 102456942B1
Authority
KR
South Korea
Prior art keywords
regions
data
gate
pixel
boundary
Prior art date
Application number
KR1020160056251A
Other languages
Korean (ko)
Other versions
KR20170126182A (en
Inventor
박동원
박종민
이준희
권용철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160056251A priority Critical patent/KR102456942B1/en
Publication of KR20170126182A publication Critical patent/KR20170126182A/en
Application granted granted Critical
Publication of KR102456942B1 publication Critical patent/KR102456942B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Abstract

본 발명은 표시장치 및 그 분할 구동 방법에 관한 것으로, 경계부분의 상하로 인접한 화소영역을 교대로 제 1 및 제 2 데이터 배선에 연결하여 경계선을 직선이 아닌 지그재그로 형성하거나, 특정 시점에 제 1 및 제 2 데이터배선을 서로 연결하여 동일한 데이터 신호가 경계부분의 상하로 인접한 화소영역에 인가되도록 하거나, 경계부분의 상하로 인접한 화소영역 사이에 스위치를 연결하여 제 1 및 제 2 데이터배선의 데이터신호의 평균값이 경계부분의 상하로 인접한 화소영역에 인가되도록 함으로써, 공정 편차 및 상하 데이터 구동부의 부품편차로 인한 불연속 또는 DIM현상이 완화되는 효과를 갖는다.The present invention relates to a display device and a divided driving method thereof, wherein pixel areas adjacent to upper and lower sides of a boundary are alternately connected to first and second data lines to form a boundary line in a zigzag rather than a straight line, or to form a first line at a specific point in time. and the second data lines are connected to each other so that the same data signal is applied to the pixel areas adjacent to the upper and lower sides of the boundary, or a switch is connected between the upper and lower pixel areas of the boundary to provide data signals of the first and second data lines. By making the average value of ? is applied to the upper and lower pixel regions adjacent to the boundary, discontinuity or DIM phenomenon due to process deviation and component deviation of the upper and lower data driver is alleviated.

Figure R1020160056251
Figure R1020160056251

Description

표시장치 및 그 분할 구동방법{Display Device And Division Scanning Method Thereof}Display device and division driving method thereof {Display Device And Division Scanning Method Thereof}

본 발명은 표시장치 및 그 분할 구동 방법에 관한 것으로, 보다 구체적으로는 고해상, 대면적 디스플레이 패널 분할 구동 시 경계 부근의 불연속한 화질이 개선되는 표시장치 및 그 분할 구동 방법에 관한 것이다.The present invention relates to a display device and a divided driving method thereof, and more particularly, to a display device in which discontinuous image quality near a boundary is improved during divided driving of a high-resolution, large-area display panel, and a divided driving method thereof.

표시장치는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시 장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. The display device has rapidly changed to a thin, light, and large-area flat panel display device (FPD) replacing a bulky cathode ray tube (CRT).

평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display Device: OLED), 그리고 전기영동 표시장치 (Electrophoretic Display Device: EPD) 등이 있다. Flat panel displays include liquid crystal display devices (LCDs), plasma display panels (PDPs), organic light emitting diode displays (OLEDs), and electrophoretic displays. Display Device: EPD) and the like.

이 중에서 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스 타입의 액정표시장치는 공정 기술과 구동 기술의 발달에 힘입어 가격이 낮아지고 성능이 높아져 소형 모바일 기기부터 대형 텔레비젼까지 거의 모든 표시장치에 적용되어 가장 널리 이용되고 있다.Among them, the liquid crystal display displays an image by controlling the electric field applied to the liquid crystal molecules according to the data voltage. The active matrix type liquid crystal display is the most widely used by being applied to almost all display devices from small mobile devices to large TVs as the price is lowered and the performance is improved thanks to the development of process technology and driving technology.

그런데, 표시장치가 고해상도화, 대면적화 됨에 따라 표시패널을 하나의 구동부로 구동하는데 어려움이 발생하였고, 이를 개선하기 위하여 분할 구동방법이 제안되었는데, 이를 도면을 참조하여 설명하다. However, as the display device becomes higher resolution and larger in area, it is difficult to drive the display panel with one driving unit.

도 1은 종래의 표시장치의 분할 구동방법을 설명하기 위한 도면이다.1 is a diagram for explaining a conventional method of dividing a display device.

도 1에 도시한 바와 같이, 표시장치는, 표시패널(10), 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)를 포함한다.As shown in FIG. 1 , the display device includes a display panel 10 , first and second gate drivers 20 and 30 , and first and second data drivers 40 and 50 .

표시패널(10)은 게이트 신호 및 데이터 신호를 이용하여 영상을 표시하는데, 이를 위하여 표시패널(10)은 제 1 및 제 2 게이트 배선(90, 100), 제 1 및 제 2 데이터 배선(60, 70) 및 박막트랜지스터 (미도시)를 포함한다.The display panel 10 displays an image using a gate signal and a data signal. For this purpose, the display panel 10 includes first and second gate lines 90 and 100 , and first and second data lines 60 , 70) and a thin film transistor (not shown).

제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)은 서로 교차하여 화소영역(80)을 정의하고, 각 화소영역(80)은 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)에 연결되는 박막 트랜지스터와 박막트랜지스터에 연결되는 화소전극(미도시)을 포함한다.The first and second gate lines 90 and 100 and the first and second data lines 60 and 70 intersect each other to define a pixel region 80 , and each pixel region 80 includes the first and second data lines 60 and 70 . It includes a thin film transistor connected to the gate lines 90 and 100 and the first and second data lines 60 and 70 , and a pixel electrode (not shown) connected to the thin film transistor.

제 1 및 제 2 게이트 구동부(20, 30)는 게이트 신호를 생성하여 각각 표시패널(10)의 제 1 및 제 2 게이트 배선(90, 100)으로 공급하고, 제 1 및 제 2 게이트 배선(90, 100)은 게이트 신호를 각 화소영역(80)의 박막트랜지스터의 게이트 전극으로 전달한다.The first and second gate drivers 20 and 30 generate gate signals and supply them to the first and second gate wires 90 and 100 of the display panel 10, respectively, and the first and second gate wires 90 , 100 ) transfers the gate signal to the gate electrode of the thin film transistor of each pixel region 80 .

그리고, 제 1 및 제 2 데이터 구동부(40, 50)는 데이터 신호를 생성하여 각각 표시패널(10)의 제 1 및 제 2 데이터 배선(60, 70)으로 공급하고, 제 1 및 제 2 데이터 배선(60, 70)은 데이터 신호를 각 화소영역(80)의 박막트랜지스터의 소스전극으로 전달한다. The first and second data drivers 40 and 50 generate data signals and supply them to the first and second data lines 60 and 70 of the display panel 10, respectively, and the first and second data lines Reference numerals 60 and 70 transmit the data signal to the source electrode of the thin film transistor of each pixel region 80 .

그런데, 표시장치가 고해상도화 및 대면적화 됨에 따라, 표시패널(10)의 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)의 부하(load)가 증가하고, 그 결과 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)을 통하여 전달되는 게이트 신호 및 데이터 신호가 왜곡되어 영상의 표시품질이 저하되는 경우가 발생한다.However, as the display device has a higher resolution and a larger area, the load of the first and second gate lines 90 and 100 and the first and second data lines 60 and 70 of the display panel 10 increases. increase, and as a result, the gate signal and data signal transmitted through the first and second gate lines 90 and 100 and the first and second data lines 60 and 70 are distorted, so that the display quality of the image is deteriorated. occurs

이를 방지하기 위하여, 도 1에 도시한 바와 같이, 8K(7680 X 4320)등 대면적, 고해상도의 표시패널의 경우 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)를 표시패널(10)의 상하좌우에 각각 배치하고, 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)가 표시패널(10)의 표시영역을 분할하여 구동하는 분할 구동방법이 제안되었다.In order to prevent this, as shown in FIG. 1, in the case of a large-area, high-resolution display panel such as 8K (7680 X 4320), the first and second gate drivers 20 and 30 and the first and second data drivers ( 40 and 50 are disposed on the upper, lower, left and right sides of the display panel 10 , respectively, and the first and second gate drivers 20 and 30 and the first and second data drivers 40 and 50 are disposed on the display panel 10 . A divided driving method in which a display area is divided and driven has been proposed.

즉, 표시패널(10)의 표시영역을 제 1 내지 제 4 영역(A, B, C, D)로 구분하고 제 1 내지 제 4 영역(A, B, C, D)에 각각 scan(0001)부터 scan(1080)까지 순차적으로 게이트 신호가 인가되어 표시영역을 분할하여 구동하였다.That is, the display area of the display panel 10 is divided into first to fourth areas A, B, C, and D, and scan (0001) is performed in the first to fourth areas A, B, C, and D, respectively. A gate signal was sequentially applied from scan(1080) to divide the display area and drive it.

이와 같은 분할 구동방법에서는, 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)가 각각 표시영역의 1/4을 구동하도록 함으로써, 게이트 신호 및 데이터 신호의 왜곡을 최소화 하고 영상의 표시품질 저하를 방지할 수 있다.In such a divided driving method, the first and second gate drivers 20 and 30 and the first and second data drivers 40 and 50 drive 1/4 of the display area, respectively, so that the gate signal and the data signal It is possible to minimize distortion of image and prevent deterioration of image display quality.

그런데, 이와 같은 종래의 분할 구동방법에서는, 표시영역의 제 1 내지 제 4 영역(A, B, C, D)에 형성되는 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)이 제조공정 상의 편차로 인하여 상이한 선폭 또는 두께를 가질 수 있다.However, in such a conventional divided driving method, the first and second gate wirings 90 and 100 and the first and second gate wirings 90 and 100 formed in the first to fourth regions A, B, C, and D of the display region. The data lines 60 and 70 may have different line widths or thicknesses due to variations in manufacturing processes.

또한, 일반적으로 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)는 집적회로(integrated circuit: IC)와 같은 형태로 제작되는데, 제조공정상의 편차로 인하여 제 1 내지 제 4 영역(A, B, C, D)을 구동하기 위한 집적회로가 상이한 특성을 가질 수 있다.In addition, in general, the first and second gate drivers 20 and 30 and the first and second data drivers 40 and 50 are manufactured in the same form as an integrated circuit (IC). Due to this, the integrated circuits for driving the first to fourth regions A, B, C, and D may have different characteristics.

이러한 제 1 및 제 2 게이트 배선(90, 100) 및 제 1 및 제 2 데이터 배선(60, 70)의 공정 편차와 제 1 및 제 2 게이트 구동부(20, 30) 및 제 1 및 제 2 데이터 구동부(40, 50)의 부품 편차는 제 1 내지 제 4 영역(A, B, C, D) 사이의 일직선 형태의 경계선(BL) 부위에서 영상에 딤(dim)과 같은 불연속적인 무늬가 나타나며, 이에 따라 표시장치의 영상의 표시품질이 저하되는 문제가 있다.Process deviations of the first and second gate lines 90 and 100 and the first and second data lines 60 and 70 and the first and second gate drivers 20 and 30 and the first and second data drivers In the part deviation of (40, 50), a discontinuous pattern such as dim appears in the image at the boundary line BL of a straight line between the first to fourth regions A, B, C, and D, Accordingly, there is a problem in that the display quality of the image of the display device is deteriorated.

본 발명은 이러한 문제점을 해결하기 위하여 제시된 것으로, 경계부분의 상하로 인접한 화소영역을 교대로 제 1 및 제 2 데이터 배선에 연결하여 경계선을 직선이 아닌 지그재그로 형성함으로써, 공정 편차 및 상하 데이터 구동부 부품편차로 인한 불연속 또는 DIM현상이 완화되는 표시장치 및 그 분할 구동방법을 제공하는 것을 목적으로 한다.The present invention has been proposed to solve this problem, and by alternately connecting the upper and lower pixel areas of the boundary to the first and second data lines to form the boundary line in a zigzag rather than a straight line, process deviation and upper and lower data driver parts An object of the present invention is to provide a display device in which discontinuity or DIM phenomenon due to deviation is alleviated and a divided driving method thereof.

그리고, 본 발명은, 특정 시점에 제 1 및 제 2 데이터배선을 서로 연결하여 동일한 데이터 신호가 경계부분의 상하로 인접한 화소영역에 인가되도록 함으로써, 공정 편차 및 상하 데이터 구동부의 부품편차로 인한 불연속 또는 DIM현상이 완화되는 표시장치 및 그 분할 구동방법을 제공하는 것을 다른 목적으로 한다. Further, according to the present invention, the first and second data lines are connected to each other at a specific point in time so that the same data signal is applied to the upper and lower adjacent pixel regions of the boundary, thereby preventing discontinuity due to process deviation and component deviation of the upper and lower data drivers. Another object of the present invention is to provide a display device in which the DIM phenomenon is alleviated and a divided driving method thereof.

또한, 본 발명은, 경계부분의 상하로 인접한 화소영역 사이에 스위치를 연결하여 제 1 및 제 2 데이터배선의 데이터신호의 평균값이 경계부분의 상하로 인접한 화소영역에 인가되도록 함으로써, 공정 편차 및 상하 데이터 구동부의 부품편차로 인한 불연속 또는 DIM현상이 완화되는 표시장치 및 그 분할 구동방법을 제공하는 것을 또 다른 목적으로 한다.Further, according to the present invention, the average value of the data signals of the first and second data lines is applied to the upper and lower pixel areas of the boundary by connecting a switch between the upper and lower pixel areas of the boundary portion, thereby reducing process deviation and upper and lower edges. Another object of the present invention is to provide a display device in which discontinuity or DIM phenomenon caused by component deviation of a data driver is alleviated and a divided driving method thereof.

상술한 기술적 과제를 달성하기 위해 본 발명은, 다수의 화소영역으로 이루어지는 제 1 내지 제 4 영역을 포함하는 표시패널과, 상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 및 제 3 영역에 배치되는 제 1 데이터 배선과, 상기 제 2 및 제 4 영역에 배치되는 제 2 데이터 배선과, 상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와, 상기 제 1 및 제 2 데이터 배선에 각각 데이터 신호를 공급하는 제 1 및 제 2 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 상기 화소영역은 교대로 상기 제 1 및 제 2 데이터배선에 연결되는 표시장치를 제공한다.In order to achieve the above technical object, the present invention provides a display panel including first to fourth regions including a plurality of pixel regions, first gate wirings disposed in the first and second regions, and the third and a second gate line disposed in the fourth area, first data lines disposed in the first and third areas, a second data line disposed in the second and fourth areas, and the first and first data lines disposed in the second and fourth areas; and first and second gate drivers respectively supplying a gate signal to a second gate line, and first and second data drivers respectively supplying a data signal to the first and second data lines; The two pixel regions adjacent to the top and bottom of the boundary between the second region and the third and fourth regions are alternately connected to the first and second data lines.

또한, 상기 경계부분의 홀수 번째의 상하로 인접한 2개의 화소영역의 박막트랜지스터는 상기 제 1 데이터 배선에 연결되고, 상기 경계부분의 짝수 번째의 상하로 인접한 2개의 화소영역의 박막트랜지스터는 제 2 데이터 배선에 연결될 수 있다.In addition, the thin film transistors of the two upper and lower pixel areas adjacent to the odd-numbered portion of the boundary portion are connected to the first data line, and the thin film transistors of the two even-numbered vertically adjacent upper and lower pixel areas of the boundary portion are connected to the second data line. Can be connected to wiring.

한편, 본 발명은, 다수의 화소영역으로 이루어지는 제 1 내지 제 4 영역을 포함하는 표시패널과, 상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 및 제 3 영역에 배치되는 제 1 데이터 배선과, 상기 제 2 및 제 4 영역에 배치되는 제 2 데이터 배선과, 상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와, 상기 제 1 및 제 2 데이터 배선에 각각 데이터 신호를 공급하는 제 1 및 제 2 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 화소영역은 각각 상기 제 2 및 제 1 데이터 배선에 연결되고, 상기 경계부분의 상기 제 1 및 제 2 데이터 배선은 스위치를 통하여 서로 연결되는 표시장치를 제공한다.Meanwhile, according to the present invention, a display panel including first to fourth regions including a plurality of pixel regions, first gate wirings disposed in the first and second regions, and the third and fourth regions disposed in the third and fourth regions a second gate line formed in the first and second gate lines; a first data line disposed in the first and third regions; a second data line disposed in the second and fourth regions; and a gate to the first and second gate lines, respectively. and first and second gate drivers for supplying signals, and first and second data drivers for supplying data signals to the first and second data lines, respectively, between the first and second regions and between the first and second data lines. Two pixel regions adjacent to the top and bottom of the boundary between the third and fourth regions are respectively connected to the second and first data lines, and the first and second data lines at the boundary are connected to each other through a switch. display is provided.

또한, 상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역의 박막트랜지스터는 상기 제 2 데이터 배선에 연결되고, 상기 제 2 및 제 4 영역의 상기 경계부분의 화소영역의 박막트랜지스터는 상기 제 1 데이터 배선에 연결될 수 있다.In addition, a thin film transistor in the pixel area at the boundary of the first and third areas is connected to the second data line, and the thin film transistor in the pixel area at the boundary of the second and fourth areas is connected to the first It can be connected to a data line.

또한, 상기 경계부분의 화소영역의 박막트랜지스터와 상기 스위치는 동시에 턴-온 될 수 있다.In addition, the thin film transistor and the switch of the pixel area of the boundary portion may be turned on at the same time.

한편, 본 발명은 다수의 화소영역으로 이루어지는 제 1 내지 제 4 영역을 포함하는 표시패널과, 상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 내지 제 4 영역에 각각 배치되는 제 1 내지 제 4 데이터 배선과, 상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와, 상기 제 1 내지 제 4 데이터 배선에 각각 데이터 신호를 공급하는 제 1 내지 제 4 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 제 1 경계부분의 상하로 인접한 2개의 화소영역은 제 1 또는 제 2 스위치를 통하여 서로 연결되고, 상기 제 1 및 제 3 영역 사이와 상기 제 2 및 제 4 영역 사이의 제 2 경계부분의 좌우로 인접한 2개의 화소영역은 제 3 또는 제 4 스위치를 통하여 서로 연결되는 표시장치를 제공한다.Meanwhile, according to the present invention, a display panel including first to fourth regions including a plurality of pixel regions, first gate wirings disposed in the first and second regions, and third and fourth regions disposed in the third and fourth regions a second gate line, first to fourth data lines respectively disposed in the first to fourth regions, and first and second gate drivers supplying gate signals to the first and second gate lines, respectively; first to fourth data drivers for supplying data signals to the first to fourth data lines, respectively, and upper and lower portions of a first boundary between the first and second regions and between the third and fourth regions two adjacent pixel regions are connected to each other through a first or second switch, and two pixel regions adjacent to the left and right of a second boundary between the first and third regions and between the second and fourth regions are A display device connected to each other through a third or fourth switch is provided.

또한, 상기 제 1 경계부분의 화소영역의 화소전극은 상기 제 1 또는 제 2 스위치를 통하여 서로 연결되고, 상기 제 2 경계부분의 화소영역의 화소전극은 상기 제 3 또는 제 4 스위치를 통하여 서로 연결될 수 있다.In addition, the pixel electrodes of the pixel region of the first boundary portion are connected to each other through the first or second switch, and the pixel electrodes of the pixel region of the second boundary portion are connected to each other through the third or fourth switch. can

또한, 제 N 프레임 동안 상기 제 1 및 제 3 스위치는 턴-온 되고 상기 제 2 및 제 4 스위치는 턴-오프 되고, 제 (N+1) 프레임 동안 상기 제 1 및 제 3 스위치는 턴-오프 되고 상기 제 2 및 제 4 스위치는 턴-온 될 수 있다.Further, during the Nth frame, the first and third switches are turned on, the second and fourth switches are turned off, and during the (N+1)th frame, the first and third switches are turned off. and the second and fourth switches may be turned on.

다른 측면에서 본다면, 본 발명은, 제 1 내지 제 4 영역을 포함하는 표시패널과, 제 1 및 제 2 게이트 배선과 제 1 및 제 2 데이터 배선과, 제 1 및 제 2 게이트 구동부와, 제 1 및 제 2 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 상기 화소영역은 교대로 상기 제 1 및 제 2 데이터배선에 연결되는 표시장치의 분할 구동방법에 있어서, a) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하는 단계와, b) 상기 제 1 데이터 구동부가 상기 제 1 데이터 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 홀수 번째의 화소영역에 데이터 신호를 공급하고 상기 제 2 데이터 구동부가 상기 제 2 데이터 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 짝수 번째의 화소영역의에 상기 데이터 신호를 공급하는 단계와, c) 상기 제 1 및 제 2 게이트 구동부가 각각 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 2 및 제 4 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하는 단계와, d) 상기 제 1 데이터 구동부가 상기 제 1 데이터 배선을 통하여 상기 제 2 및 제 4 영역의 상기 경계부분의 홀수 번째의 화소영역에 데이터 신호를 공급하고 상기 제 2 데이터 구동부가 상기 제 2 데이터 배선을 통하여 상기 제 2 및 제 4 영역의 상기 경계부분의 짝수 번째의 화소영역에 상기 데이터 신호를 공급하는 단계와, e) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와, f) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법을 제공한다.In another aspect, the present invention provides a display panel including first to fourth regions, first and second gate lines, first and second data lines, first and second gate drivers, and a first and a second data driver, wherein two pixel regions adjacent to the top and bottom of a boundary between the first and second regions and between the third and fourth regions are alternately connected to the first and second data lines. In the divided driving method of a connected display device, a) the first and second gate drivers apply a gate signal to a pixel region at the boundary of the first and third regions through the first and second gate lines supplying; b) the first data driver supplies a data signal to an odd-numbered pixel region of the boundary between the first and third regions through the first data line, and the second data driver supplies the data signal to the second data driver. supplying the data signal to an even-numbered pixel region of the boundary portion of the first and third regions through a second data line; c) the first and second gate drivers are the first and second gate drivers, respectively. supplying a gate signal to the pixel region at the boundary of the second and fourth regions through a second gate line; d) the first data driver connects the second and fourth regions through the first data line A data signal is supplied to an odd-numbered pixel region of the boundary of the region, and the second data driver supplies the data to an even-numbered pixel region of the boundary of the second and fourth regions through the second data line. supplying a signal; e) the first and second gate drivers sequentially apply the gate signal to the pixel regions above and below the boundary of the first to fourth regions through the first and second gate lines supplying the first to fourth data through the first and second data lines, respectively, by the first and second data drivers; and sequentially supplying the data signal to pixel regions above and below the boundary of the region.

한편, 본 발명은, 제 1 내지 제 4 영역을 포함하는 표시패널과, 제 1 및 제 2 게이트 배선과 제 1 및 제 2 데이터 배선과, 제 1 및 제 2 게이트 구동부와, 제 1 및 제 2 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 상기 화소영역은 화소영역은 각각 상기 제 2 및 제 1 데이터 배선에 연결되고, 상기 경계부분의 상기 제 1 및 제 2 데이터 배선은 스위치를 통하여 서로 연결되는 표시장치의 분할 구동방법에 있어서, a) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 경계부분의 화소영역에 동시에 게이트 신호를 공급하고, 상기 스위치를 턴-온 하는 단계와, b) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 경계부분의 화소영역에 데이터 신호를 공급하는 단계와, c) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와, d) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법을 제공한다. Meanwhile, the present invention provides a display panel including first to fourth regions, first and second gate lines, first and second data lines, first and second gate drivers, and first and second gate lines. and a data driver, wherein two pixel regions adjacent to the top and bottom of a boundary between the first and second regions and between the third and fourth regions are connected to the second and first data lines, respectively In the division driving method of a display device in which the first and second data lines at the boundary are connected to each other through a switch, a) the first and second gate drivers connect the first and second gate lines supplying a gate signal to the pixel region of the boundary portion at the same time and turning on the switch; b) the first and second data drivers are connected to the boundary portion through the first and second data lines, respectively supplying a data signal to a pixel region of a; c) the first and second gate drivers to the pixel regions above and below the boundary of the first to fourth regions through the first and second gate lines sequentially supplying a gate signal; d) the first and second data drivers respectively pass the first and second data lines to the pixel regions above and below the boundary of the first to fourth regions. Provided is a method for dividing a display device including sequentially supplying signals.

한편, 본 발명은, 제 1 내지 제 4 영역을 포함하는 표시패널과, 제 1 및 제 2 게이트 배선과 제 1 내지 제 4 데이터 배선과, 제 1 및 제 2 게이트 구동부와, 제 1 내지 제 4 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 제 1 경계부분의 상하로 인접한 2개의 상기 화소영역은 제 1 또는 제 2 스위치를 통하여 서로 연결되고, 상기 제 1 및 제 3 영역 사이와 상기 제 2 및 제 4 영역 사이의 제 2 경계부분의 좌우로 인접한 2개의 화소영역은 제 3 또는 제 4 스위치를 통하여 서로 연결되는 표시장치의 분할 구동방법에 있어서, a) 제 N 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하고, 상기 제 1 및 제 3 스위치는 턴-온 하고 상기 제 2 및 제 4 스위치는 턴-오프 하는 단계와, b) 상기 제 N 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 경계부분의 화소영역에 데이터 신호를 공급하는 단계와, c) 상기 제 N 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와, d) 상기 제 N 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계와, e) 제 (N+1) 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역에 게이트 신호를 공급하고, 상기 제 1 및 제 3 스위치는 턴-오프 하고 상기 제 2 및 제 4 스위치는 턴-온 하는 단계와, f) 상기 제 (N+1) 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 경계부분의 화소영역에 데이터 신호를 공급하는 단계와, g) 상기 제 (N+1) 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와, d) 상기 제 (N+1) 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법을 제공한다.Meanwhile, the present invention provides a display panel including first to fourth regions, first and second gate wires, first to fourth data wires, first and second gate drivers, and first to fourth and a data driver, wherein the two pixel regions adjacent to the top and bottom of a first boundary between the first and second regions and between the third and fourth regions are connected to each other through a first or second switch, In the division driving method of a display device, two pixel regions adjacent to the left and right of a second boundary portion between the first and third regions and between the second and fourth regions are connected to each other through a third or fourth switch, , a) during an N-th frame, the first and second gate drivers supply a gate signal to the pixel region at the boundary of the first and third regions through the first and second gate lines, and turning on the first and third switches and turning off the second and fourth switches; b) during the Nth frame, the first to fourth data drivers are respectively the first to fourth data supplying a data signal to the pixel region of the first boundary portion through a wiring; c) during the Nth frame, the first and second gate drivers through the first and second gate lines sequentially supplying the gate signal to the pixel regions above and below the first boundary of the first to fourth regions; d) during the Nth frame, the first to fourth data drivers, respectively, for the first to fourth sequentially supplying the data signal to pixel regions above and below the boundary of the first to fourth regions through a data line; and e) during the (N+1)th frame, the first and second gate drivers supplies a gate signal to the pixel region of the boundary portion of the first and third regions through the first and second gate wirings, and the first and third turning off a switch and turning on the second and fourth switches; and f) during the (N+1) th frame, the first to fourth data drivers are respectively the first to fourth data supplying a data signal to the pixel region of the first boundary portion through a wiring; and g) during the (N+1)th frame, the first and second gate drivers connect the first and second gate wirings. sequentially supplying the gate signal to the pixel regions above and below the first boundary of the first to fourth regions; and d) during the (N+1)th frame, the first to fourth data drivers and sequentially supplying the data signals to pixel regions above and below the boundary of the first to fourth regions through the first to fourth data lines, respectively.

상술한 바와 같이 본 발명은, 경계부분의 상하로 인접한 화소영역을 교대로 제 1 및 제 2 데이터 배선에 연결하여 경계선을 직선이 아닌 지그재그로 형성함으로써, 공정 편차 및 상하 데이터 구동부 부품편차로 인한 불연속 또는 DIM현상이 완화되는 효과를 갖는다.As described above, according to the present invention, by alternately connecting the upper and lower pixel regions of the boundary to the first and second data lines to form the boundary line in a zigzag rather than a straight line, discontinuity due to process deviation and deviation of the upper and lower data driver parts Or it has the effect of alleviating the DIM phenomenon.

그리고, 본 발명은, 특정 시점에 제 1 및 제 2 데이터배선을 서로 연결하여 동일한 데이터 신호가 경계부분의 상하로 인접한 화소영역에 인가되도록 함으로써, 공정 편차 및 상하 데이터 구동부의 부품편차로 인한 불연속 또는 DIM현상이 완화되는 효과를 갖는다.Further, according to the present invention, the first and second data lines are connected to each other at a specific point in time so that the same data signal is applied to the upper and lower adjacent pixel regions of the boundary, thereby preventing discontinuity due to process deviation and component deviation of the upper and lower data drivers. It has the effect of alleviating the DIM phenomenon.

또한, 본 발명은, 경계부분의 상하로 인접한 화소영역 사이에 스위치를 연결하여 제 1 및 제 2 데이터배선의 데이터신호의 평균값이 경계부분의 상하로 인접한 화소영역에 인가되도록 함으로써, 공정 편차 및 상하 데이터 구동부의 부품편차로 인한 불연속 또는 DIM현상이 완화되는 효과를 갖는다.Further, according to the present invention, the average value of the data signals of the first and second data lines is applied to the upper and lower pixel areas of the boundary by connecting a switch between the upper and lower pixel areas of the boundary portion, thereby reducing process deviation and upper and lower edges. It has the effect of alleviating the discontinuity or DIM phenomenon due to component deviation of the data driver.

도 1은 종래의 표시장치의 분할 구동방법을 설명하기 위한 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 표시장치를 설명하기 위한 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 표시장치를 설명하기 위한 도면이다.
도 5는 본 발명의 제 2 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면이다.
도 6은 본 발명의 제 3 실시예에 따른 표시장치를 설명하기 위한 도면이다.
도 7은 본 발명의 제 3 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면이다.
1 is a diagram for explaining a conventional method of dividing a display device.
2 is a view for explaining a display device according to a first embodiment of the present invention.
3 is a view for explaining a method of dividing a display device according to a first embodiment of the present invention.
4 is a view for explaining a display device according to a second embodiment of the present invention.
5 is a diagram for explaining a method of dividing a display device according to a second embodiment of the present invention.
6 is a view for explaining a display device according to a third embodiment of the present invention.
7 is a view for explaining a method of dividing a display device according to a third embodiment of the present invention.

이하, 도면을 참조하여 본 발명에 따른 바람직한 실시예에 대해서 상세히 설명하기로 한다.Hereinafter, a preferred embodiment according to the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 제 1 실시예에 따른 표시장치를 설명하기 위한 도면이다.2 is a view for explaining a display device according to a first embodiment of the present invention.

도 2를 참조하면, 본 발명의 제 1 실시예에 따른 표시장치는, 표시패널(110), 제1 및 제 2 게이트 구동부(120, 130), 제1 및 제 2 데이터 구동부(140, 150)를 포함한다.Referring to FIG. 2 , the display device according to the first embodiment of the present invention includes a display panel 110 , first and second gate drivers 120 and 130 , and first and second data drivers 140 and 150 . includes

표시패널(110)은 게이트 신호 및 데이터 신호를 이용하여 영상을 표시하는데, 이를 위하여 표시패널(110)은 다수의 제 1 및 제 2 게이트 배선(190, 200) 및 다수의 제 1 및 제 2 데이터 배선(160, 170)을 포함한다.The display panel 110 displays an image using a gate signal and a data signal. To this end, the display panel 110 includes a plurality of first and second gate wires 190 and 200 and a plurality of first and second data signals. wirings 160 and 170 are included.

다수의 제 1 및 제 2 게이트 배선(190, 200) 및 다수의 제 1 및 제 2 데이터 배선(160, 170)은 서로 교차하여 다수의 화소영역(180)을 정의하고, 각 화소영역(180)에는 박막트랜지스터(미도시)가 형성된다.The plurality of first and second gate lines 190 and 200 and the plurality of first and second data lines 160 and 170 cross each other to define a plurality of pixel regions 180 , and each pixel region 180 . A thin film transistor (not shown) is formed there.

여기서, 표시패널(110)은 제 1 내지 제 4 영역(A, B, C, D)을 포함하는데, 다수의 제 1 게이트 배선(190)은 제 1 및 제 2 영역(A, B)에 배치되고, 다수의 제 2 게이트 배선(200)은 제 3 및 제 4 영역(C, D)에 배치되고, 다수의 제 1 데이터 배선(160)은 제 1 및 제 3 영역(A, C)에 배치되고, 다수의 제 2 데이터 배선(170)은 제 2 및 제 4 영역(B, D)에 배치된다.Here, the display panel 110 includes first to fourth regions A, B, C, and D, and a plurality of first gate wires 190 are disposed in the first and second regions A and B. and a plurality of second gate wirings 200 are arranged in the third and fourth regions C and D, and a plurality of first data wirings 160 are arranged in the first and third regions A and C. and the plurality of second data lines 170 are disposed in the second and fourth regions B and D.

제 1 게이트 구동부(120)는 표시패널(110)의 좌측에 배치되고, 게이트 신호를 생성하여 다수의 제 1 게이트 배선(190)을 통하여 표시패널(110)의 제1 및 제 2 영역(A, B)에 공급하고, 제 2 게이트 구동부(130)는 표시패널(110)의 우측에 배치되고, 게이트 신호를 생성하여 다수의 제 2 게이트 배선(200)을 통하여 표시패널(110)의 제 3 및 제 4 영역(C, D)에 공급한다.The first gate driver 120 is disposed on the left side of the display panel 110 , and generates a gate signal through the plurality of first gate wires 190 in the first and second regions A, B), the second gate driver 130 is disposed on the right side of the display panel 110 , and generates a gate signal through a plurality of second gate wirings 200 to generate the third and third gate signals of the display panel 110 . It is supplied to the fourth regions C and D.

제 1 데이터 구동부(140)는 표시패널(110)의 상측에 배치되고, 데이터 신호를 생성하여 다수의 제 1 데이터 배선(160)을 통하여 표시패널(110)의 제 1 및 제 3 영역(A, C)에 주로 공급하고, 제 2 데이터 구동부(150)는 표시패널(110)의 하측에 배치되고, 데이터 신호를 생성하여 다수의 제 2 데이터 배선(170)을 통하여 표시패널(110)의 제 2 및 제 4 영역(B, D)에 주로 공급한다.The first data driver 140 is disposed on the upper side of the display panel 110 , and generates data signals through the plurality of first data lines 160 in the first and third regions A, C), the second data driver 150 is disposed below the display panel 110 , and generates a data signal for the second data signal of the display panel 110 through the plurality of second data lines 170 . and mainly supplied to the fourth regions B and D.

이때, 제 1 및 제 2 영역(A, B) 사이의 경계부분(BA)과 제 3 및 제 4 영역(C, D) 사이의 경계부분(BA)의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 교대로 제 1 및 제 2 데이터 배선(160, 170)에 연결된다.In this case, the two pixel areas 180 vertically adjacent to the boundary portion BA between the first and second areas A and B and the boundary portion BA between the third and fourth areas C and D. The thin film transistors are alternately connected to the first and second data lines 160 and 170 .

즉, 경계부분(BA)의 홀수 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 1 데이터 배선(160)에 연결되고, 경계부분(BA)의 짝수 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 2 데이터 배선(170)에 연결될 수 있다.That is, the thin film transistors of the two vertically adjacent two pixel regions 180 of the odd-numbered boundary portion BA are connected to the first data line 160 , and the even-numbered vertically adjacent two pixel regions 180 of the boundary portion BA are vertically adjacent. The thin film transistor of the pixel region 180 may be connected to the second data line 170 .

예를 들어, 경계부분(BA)의 좌측 첫 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 1 데이터 배선(160)에 연결되고, 경계부분(BA)의 좌측 두 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 2 데이터 배선(170)에 연결된다. For example, the thin film transistors of the first two pixel areas 180 adjacent to the top and bottom of the first left of the boundary portion BA are connected to the first data line 160 , and are connected to the second top and bottom of the left side of the boundary portion BA. The thin film transistors of the two pixel regions 180 adjacent to each other are connected to the second data line 170 .

그리고, 경계부분(BA)의 좌측 세 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 1 데이터 배선(160)에 연결되고, 경계부분(BA)의 좌측 네 번째의 상하로 인접한 2개의 화소영역(180)의 박막트랜지스터는 제 2 데이터 배선(170)에 연결된다.In addition, the thin film transistors of the two vertically adjacent two pixel areas 180 from the left of the boundary portion BA are connected to the first data line 160 and vertically adjacent to the fourth from the left of the boundary portion BA. The thin film transistors of the two pixel regions 180 are connected to the second data line 170 .

여기서, 표시패널(110)은 액정패널 또는 유기발광다이오드 패널 일 수 있는데, Here, the display panel 110 may be a liquid crystal panel or an organic light emitting diode panel,

액정패널인 표시패널(110)은, 박막트랜지스터 및 화소전극을 포함하는 제 1 기판과, 제 1 기판과 마주보며 공통전극을 포함하는 제 2 기판과, 제 1 및 제 2 기판 사이에 위치하는 액정층을 포함할 수 있다.The display panel 110, which is a liquid crystal panel, includes a first substrate including a thin film transistor and a pixel electrode, a second substrate facing the first substrate and including a common electrode, and a liquid crystal positioned between the first and second substrates. layers may be included.

그리고, 유기발광다이오드 패널인 표시패널(110)은, 박막트랜지스터를 포함하는 제 1 기판과, 박막트랜지스터에 연결되는 발광다이오드와, 제 1 기판과 마주보는 제 2 기판을 포함할 수 있다.In addition, the display panel 110 , which is an organic light emitting diode panel, may include a first substrate including a thin film transistor, a light emitting diode connected to the thin film transistor, and a second substrate facing the first substrate.

이하 도 2를 참조하여 본 발명의 제 1 실시예에 따른 표시장치의 분할 구동방법을 설명하면, 제 1 및 제 2 데이터 구동부(140, 150)는 각각 제 1 및 제 2 데이터 배선(160, 170)에 데이터 신호를 공급하는데, 경계부분(BA)의 상하로 인접한 2 개의 화소영역(180)에는 제 1 및 제 2 데이터 구동부(140, 150)의 데이터 신호가 교번하여 입력된다. Hereinafter, the divided driving method of the display device according to the first exemplary embodiment of the present invention will be described with reference to FIG. 2 . The first and second data drivers 140 and 150 include first and second data lines 160 and 170, respectively. ), the data signals of the first and second data drivers 140 and 150 are alternately input to the two pixel regions 180 adjacent to the upper and lower sides of the boundary portion BA.

즉, 제 1 게이트 구동부(120)로부터 제 1 영역(A)의 맨 아래쪽의 제 1 게이트 배선(190)에 게이트 신호가 공급되면, 제 1 영역(A)의 경계부분(BA)의 화소영역(180)의 박막트랜지스터가 턴-온(turn-on) 된다.That is, when a gate signal is supplied from the first gate driver 120 to the first gate wiring 190 at the bottom of the first region A, the pixel region (BA) of the boundary portion BA of the first region A 180) of the thin film transistor is turned on (turn-on).

이에 따라, 제 1 데이터 구동부(140)의 데이터 신호가 제 1 데이터 배선(160)을 통하여 제 1 영역(A)의 경계부분(BA)의 좌측 첫 번째 및 좌측 세 번째 등의 홀수번째의 화소영역(180)의 박막트랜지스터에 전달된다.Accordingly, the data signal of the first data driver 140 is transmitted through the first data line 160 in odd-numbered pixel areas such as the first left and third left of the boundary portion BA of the first area A. (180) is transferred to the thin film transistor.

그리고, 제 2 데이터 구동부(150)의 데이터 신호가 제 2 데이터 배선(170)을 통하여 제 1 영역(A)의 경계부분(BA)의 좌측 두 번째 및 좌측 네 번째 등의 짝수번째의 화소영역(180)의 박막트랜지스터에 전달된다.In addition, the data signal of the second data driver 150 is transmitted through the second data line 170 to even-numbered pixel areas (such as second left and fourth left) of the boundary portion BA of the first area A. 180) is transferred to the thin film transistor.

이후, 제 1 게이트 구동부(120)로부터 제 2 영역(B)의 맨 위쪽의 제 1 게이트 배선(190)에 게이트 신호가 공급되면, 제 2 영역(B)의 경계부분(BA)의 화소영역(180)의 박막트랜지스터가 턴-온(turn-on) 된다.Thereafter, when a gate signal is supplied from the first gate driver 120 to the first gate wiring 190 at the uppermost portion of the second region B, the pixel region (BA) of the boundary portion BA of the second region B. 180) of the thin film transistor is turned on (turn-on).

이에 따라, 제 1 데이터 구동부(140)의 데이터 신호가 제 1 데이터 배선(160)을 통하여 제 2 영역(B)의 경계부분(BA)의 좌측 첫 번째 및 좌측 세 번째 등의 홀수번째의 화소영역(180)의 박막트랜지스터에 전달된다.Accordingly, the data signal of the first data driver 140 is transmitted through the first data line 160 to the odd-numbered pixel areas such as the first left and the third left of the boundary portion BA of the second area B. (180) is transferred to the thin film transistor.

그리고, 제 2 데이터 구동부(150)의 데이터 신호가 제 2 데이터 배선(170)을 통하여 제 2 영역(B)의 경계부근(BA)의 좌측 두 번째 및 좌측 네 번째 등의 짝수번째의 화소영역(180)의 박막트랜지스터에 전달된다.Then, the data signal of the second data driver 150 is transmitted through the second data line 170 to even-numbered pixel areas (eg, second left and fourth left, etc.) near the boundary BA of the second area B. 180) is transferred to the thin film transistor.

따라서, 본 발명의 제 1 실시예에 따른 표시장치의 분할 구동방법에서는, 제 1 데이터 구동부(140)의 데이터 신호가 인가되는 화소영역(180)과 제 2 데이터 구동부(150)의 데이터 신호가 인가되는 화소영역(180) 사이의 경계선(BL)이 일직선 형태가 아니라 지그재그 형태로 형성되므로, 경계선(BL)에 대한 인지 정도가 저감되어 경계선 부위의 공정 편차 및 상하 데이터 구동부(140, 150)의 부품편차로 인한 불연속 또는 DIM현상을 완화 할 수 있다.Accordingly, in the divided driving method of the display device according to the first embodiment of the present invention, the pixel region 180 to which the data signal of the first data driver 140 is applied and the data signal of the second data driver 150 are applied. Since the boundary line BL between the pixel regions 180 is formed in a zigzag shape rather than a straight line, the recognition level of the boundary line BL is reduced, so that process deviation of the boundary line region and the upper and lower data drivers 140 and 150 are formed. Discontinuity or DIM phenomenon due to deviation can be alleviated.

이때, 경계부분(BA)의 상하로 인접한 2개의 화소영역(180)에 동일한 데이터 배선을 통하여 데이터 신호가 인가되므로, 경계부분(BA)에 대응되는 게이트 배선에는 프레임 별로 순서를 변경하여 순차적으로 게이트 신호가 인가되는데, 이를 도면을 참조하여 설명한다.At this time, since the data signal is applied to the two pixel regions 180 adjacent to the top and bottom of the boundary portion BA through the same data line, the gate wiring corresponding to the boundary portion BA is sequentially gated by changing the order for each frame. A signal is applied, which will be described with reference to the drawings.

도 3은 본 발명의 제 1 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면으로, 도 2를 함께 참조하여 설명한다. FIG. 3 is a diagram for explaining a method of dividing a display device according to the first embodiment of the present invention, and will be described with reference to FIG. 2 .

도 3에 도시한 바와 같이, 제N프레임(Frame N)에서 제 1 및 제 2 게이트 구동부(120, 130)로부터 출력되는 게이트 신호는, 제 1 및 제 3 영역(A, C)의 경계부분(BA)의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에 최초로 인가되고, 제 2 및 제 4 영역(B, D)의 경계부분(BA)의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에 두 번째로 인가되고, 이후에는 제 1 및 제 3 영역(A, C)의 경계부분(BA) 위쪽의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)과 제 2 및 제 4 영역(B, D)의 경계부분(BA) 아래쪽의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에 동시에 순차적으로 인가된다. As shown in FIG. 3 , the gate signals output from the first and second gate drivers 120 and 130 in the N-th frame (Frame N) are the boundary portions (A, C) of the first and third regions (A, C). It is first applied to the first and second gate wirings 190 and 200 corresponding to the pixel region 180 of BA), and the pixel region 180 of the boundary portion BA of the second and fourth regions B and D. ) is applied a second time to the first and second gate wirings 190 and 200 corresponding to The first and second gate wirings 190 and 200 corresponding to the first and second gate wirings 190 and 200 corresponding to the pixel region 180 below the boundary portion BA of the second and fourth regions B and D. 190 and 200) simultaneously and sequentially.

제 1 및 제 3 영역(A, C)의 경계부분(BA)의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에서의 게이트 신호와 제 2 및 제 4 영역(B, D)의 경계부분(BA)의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에서의 게이트 신호가 동시에 인가되는 경우, 경계부분(BA)의 상하로 인접한 화소영역(180)의 박막트랜지스터에 동일한 데이터 신호가 인가되어 영상의 품질이 저하될 수 있으므로, 경계부분(BA)의 상하로 인접한 2개의 화소영역(180)에 대응되는 제 1 및 제 2 게이트 배선(190, 200)에는 게이트 신호가 순차적으로 인가된다.The gate signals in the first and second gate wirings 190 and 200 corresponding to the pixel region 180 of the boundary portion BA of the first and third regions A and C and the second and fourth regions ( When gate signals from the first and second gate lines 190 and 200 corresponding to the pixel region 180 of the boundary portion BA of B and D are simultaneously applied, the boundary portion BA is vertically adjacent to each other. Since the same data signal is applied to the thin film transistor of the pixel region 180 and thus image quality may be deteriorated, the first and second gate wirings corresponding to the two pixel regions 180 adjacent to the top and bottom of the boundary portion BA. Gate signals are sequentially applied to (190, 200).

이와 같이 경계부분(BA)에 대응되는 게이트 배선에 인가되는 게이트 신호의 인가순서는 프레임마다 바뀔 수 있고, 게이트 신호가 순차적으로 인가되는 경계부근(BA)의 범위는 표시패널(110)의 면적 및 화질을 고려하여 결정될 수 있다.As such, the order of application of the gate signal applied to the gate line corresponding to the boundary portion BA may be changed for each frame, and the range of the boundary vicinity BA to which the gate signal is sequentially applied is determined by the area of the display panel 110 and It may be determined in consideration of image quality.

이와 같은 본 발명의 제 1 실시예에 따른 표시장치에서는, 분할 구동 시 경계 부분의 상하로 인접한 화소영역에 교번하여 데이터 신호를 입력하여 경계선을 직선이 아닌 지그재그로 형성함으로써, 경계선 부위의 공정 편차 및 제 1 및 제 2 데이터 구동부(140, 150)의 부품편차로 인한 불연속 또는 DIM현상을 완화할 수 있다 In the display device according to the first embodiment of the present invention, data signals are alternately input to the upper and lower pixel regions adjacent to the upper and lower portions of the boundary during division driving to form the boundary line in a zigzag rather than a straight line, thereby reducing the process deviation of the boundary portion and Discontinuity or DIM phenomenon due to component deviation of the first and second data drivers 140 and 150 can be alleviated

도 4는 본 발명의 제 2 실시예에 따른 표시장치를 설명하기 위한 도면으로, 도 2의 제 1 실시예와 동일한 부분에 대한 설명은 생략한다.FIG. 4 is a view for explaining a display device according to a second embodiment of the present invention, and descriptions of the same parts as those of the first embodiment of FIG. 2 will be omitted.

도 4를 참조하면, 본 발명의 제 2 실시 예에 따른 표시장치는, 표시패널, 제 1 및 제 2 게이트 구동부(220, 미도시), 제 1 및 제 2 데이터 구동부(240, 250)를 포함한다.Referring to FIG. 4 , the display device according to the second embodiment of the present invention includes a display panel, first and second gate drivers 220 (not shown), and first and second data drivers 240 and 250 . do.

이때, 제 1 및 제 2 영역(A, B) 사이의 경계부분(BA)과 제 3 및 제 4 영역(C, D) 사이의 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)은 각각 제2 및 제 1 데이터 배선(270, 260)에 연결된다.In this case, the two pixel areas 280 adjacent to the top and bottom of the boundary portion BA between the first and second areas A and B and the boundary portion BA between the third and fourth areas C and D. are connected to the second and first data lines 270 and 260, respectively.

그리고, 경계부분(BA)의 제 1 및 제 2 데이터 배선(260, 270) 사이에는 스위치(SW)가 연결되고, 스위치(SW)는 스위치 신호(Vsw)에 따라 스위칭되는 박막트랜지스터 일 수 있다.In addition, a switch SW is connected between the first and second data lines 260 and 270 of the boundary portion BA, and the switch SW may be a thin film transistor that is switched according to a switch signal Vsw.

도 4를 참조하여 본 발명의 제 2 실시예에 따른 표시장치의 분할 구동방법을 설명하면, 제 1 및 제 2 데이터 구동부(240, 250)는 각각 제 1 및 제 2 데이터 배선(260, 270)에 데이터 신호를 공급하는데, 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)의 박막트랜지스터에는 제 1 및 제 2 데이터 구동부(240, 250)의 데이터 신호의 평균값이 입력된다. Referring to FIG. 4 , the divided driving method of the display device according to the second embodiment of the present invention will be described. The first and second data drivers 240 and 250 include first and second data lines 260 and 270, respectively. The data signal is supplied to the thin film transistors of the two pixel regions 280 adjacent to the upper and lower sides of the boundary portion BA, and the average value of the data signals of the first and second data drivers 240 and 250 is input.

즉, 제 1 게이트 구동부(220)로부터 제 1 영역(A)의 맨 아래쪽의 게이트 배선(290)과 제 2 영역(B)의 맨 위쪽의 게이트 배선(290)에 동시에 게이트 신호가 공급되면, 제 1 영역(A)과 제 2 영역(B)의 경계부분(BA)의 화소영역(280)의 박막트랜지스터가 턴-온(turn-on) 되고, 동시에 스위치(SW)도 턴-온(turn-on) 된다. That is, when a gate signal is simultaneously supplied from the first gate driver 220 to the lowermost gate line 290 of the first region A and the uppermost gate line 290 of the second region B, the first The thin film transistor of the pixel area 280 of the boundary portion BA between the first area A and the second area B is turned on, and at the same time the switch SW is also turned on. on) becomes

예를 들어, 스위치(SW)를 제어하는 스위치 신호(Vsw)는 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)에 대응되는 제 1 및 제 2 게이트 배선(290, 미도시)에 인가되는 게이트 신호와 동일한 타이밍을 갖는 신호일 수 있다.For example, the switch signal Vsw for controlling the switch SW is transmitted to the first and second gate wirings 290 (not shown) corresponding to the two pixel regions 280 vertically adjacent to the upper and lower portions of the boundary portion BA. It may be a signal having the same timing as the applied gate signal.

이에 따라, 제 1 데이터 배선(260)을 통하여 전달되는 제 1 데이터 구동부(240)의 데이터 신호와 제 2 데이터 배선(270)을 통하여 전달되는 제 2 데이터 구동부(250)의 데이터 신호가 스위치(SW)에 의하여 평균값이 되고, 해당 평균값이 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)의 박막트랜지스터에 동일하게 전달된다. Accordingly, the data signal of the first data driver 240 transmitted through the first data line 260 and the data signal of the second data driver 250 transmitted through the second data line 270 are switched between the switch SW ), and the average value is equally transmitted to the thin film transistors of the two pixel regions 280 adjacent to the top and bottom of the boundary portion BA.

따라서, 본 발명의 제 2 실시예에 따른 표시장치의 분할 구동방법에서는, 경계부분(BA)의 상하로 인접한 2개의 화소영역(280)의 박막트랜지스터에 제 1 및 제 2 데이터 구동부(240, 250)의 데이터 신호의 평균값이 동일하게 인가되어 경계선(BL)이 생성되지 않으므로, 경계선 부위의 공정 편차 및 상하 데이터 구동부(240, 250)의 부품편차로 인한 불연속 또는 DIM현상을 완화 할 수 있다.Accordingly, in the divided driving method of the display device according to the second exemplary embodiment of the present invention, the first and second data drivers 240 and 250 are connected to the thin film transistors of the two pixel areas 280 vertically adjacent to the boundary portion BA. ), the boundary line BL is not generated, so the discontinuity or DIM phenomenon caused by the process deviation of the boundary line and the component deviation of the upper and lower data drivers 240 and 250 can be alleviated.

도 5는 본 발명의 제 2 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면으로, 도 4를 함께 참조하여 설명한다.FIG. 5 is a diagram for explaining a method of dividing a display device according to a second exemplary embodiment of the present invention, which will be described with reference to FIG. 4 .

도 5에 도시한 바와 같이, 제 1 및 제 2 게이트 구동부(220, 미도시)로부터 출력되는 게이트 신호는, 제 1 및 제 3 영역(도2의 A, C) 사이와 제 2 및 제 4 영역(도2의 B, D) 사이의 경계부분(BA)의 화소영역(280)에 대응되는 제 1 및 제 2 게이트 배선(290, 미도시)에 동시에 인가되고, 이후에는 제 1 및 제 3 영역(도2의 A, C)의 경계부분(BA) 상부의 화소영역(280)에 대응되는 제 1 및 제 2 게이트 배선(290, 미도시)과 제 2 및 제 4 영역(도2의 B, D)의 경계부분(BA) 하부의 화소영역(280)에 대응되는 제 1 및 제 2 게이트 배선(290, 미도시)에 동시에 순차적으로 인가된다. As shown in FIG. 5 , the gate signals output from the first and second gate drivers 220 (not shown) are applied between the first and third regions (A and C in FIG. 2 ) and between the second and fourth regions. It is simultaneously applied to the first and second gate wirings 290 (not shown) corresponding to the pixel region 280 of the boundary portion BA between (B and D in FIG. 2 ), and thereafter, the first and third regions The first and second gate wirings 290 (not shown) corresponding to the pixel region 280 above the boundary portion BA of (A, C in FIG. 2) and the second and fourth regions (B in FIG. 2) It is simultaneously and sequentially applied to the first and second gate wirings 290 (not shown) corresponding to the pixel region 280 under the boundary portion BA of D).

경계부분(BA)의 상하로 인접한 2개의 화소영역(280)의 박막트랜지스터에는 스위치(SW)에 의하여 제 1 및 제 2 데이터 구동부(240, 250)의 데이터 신호의 평균값이 동일하게 인가되어 경계선(BL)이 생성되지 않으므로, 경계선 부위의 공정 편차 및 상하 데이터 구동부(240, 250)의 부품편차로 인한 불연속 또는 DIM현상을 완화 할 수 있다.The average values of the data signals of the first and second data drivers 240 and 250 are equally applied to the thin film transistors of the two pixel regions 280 adjacent to the top and bottom of the boundary portion BA by the switch SW, so that the boundary line ( BL) is not generated, so the discontinuity or DIM phenomenon caused by the process deviation of the boundary line and the deviation of the parts of the upper and lower data drivers 240 and 250 can be alleviated.

이때, 스위치(SW)의 턴-온에 의하여 동일한 평균값이 인가되는 경계부분(BA)의 상하로 인접한 화소영역(280)의 개수는 표시패널의 면적 및 화질을 고려하여 결정될 수 있다.In this case, the number of pixel regions 280 adjacent to the top and bottom of the boundary portion BA to which the same average value is applied by turning on the switch SW may be determined in consideration of the area and image quality of the display panel.

도 6은 본 발명의 제 3 실시예에 따른 표시장치를 설명하기 위한 도면으로, 제 1 및 제 2 실시예와 동일한 부분에 대한 설명은 생략한다.6 is a diagram for explaining a display device according to a third embodiment of the present invention, and descriptions of the same parts as those of the first and second embodiments will be omitted.

도 6를 참조하면, 본 발명의 제 3 실시예에 따른 표시장치는, 표시패널, 제 1 및 제 2 게이트 구동부(320, 330), 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)를 포함한다.Referring to FIG. 6 , a display device according to a third exemplary embodiment of the present invention includes a display panel, first and second gate drivers 320 and 330 , and first to fourth data drivers 340 , 350 , 342 and 352 . ) is included.

표시패널은 게이트 신호 및 데이터 신호를 이용하여 영상을 표시하는데, 이를 위하여 표시패널(도2의 110)은 다수의 제 1 및 제 2 게이트 배선(390, 400) 및 다수의 제 1 내지 제 4 데이터 배선(360, 370, 362, 372)을 포함한다.The display panel displays an image using a gate signal and a data signal. For this purpose, the display panel (110 in FIG. 2 ) includes a plurality of first and second gate wires 390 and 400 and a plurality of first to fourth data. wirings 360 , 370 , 362 , and 372 are included.

다수의 제 1 및 제 2 게이트 배선(390, 400)과 다수의 제 1 내지 제 4 데이터 배선(360, 370, 362, 372)은 서로 교차하여 다수의 화소영역(380)을 정의하고, 각 화소영역(380)에는 박막트랜지스터(미도시)가 형성된다.The plurality of first and second gate lines 390 and 400 and the plurality of first to fourth data lines 360 , 370 , 362 , and 372 cross each other to define a plurality of pixel regions 380 , and each pixel A thin film transistor (not shown) is formed in the region 380 .

여기서, 표시패널은 제 1 내지 제 4 영역(A, B, C, D)을 포함하는데, 다수의 제 1 게이트 배선(390)은 제 1 및 제 2 영역(A, B)에 배치되고, 다수의 제 2 게이트 배선(400)은 제 3 및 제 4 영역(C, D)에 배치되고, 다수의 제 1 내지 제 4 데이터 배선(360, 370, 362, 372)은 각각 제 1 내지 제 4 영역(A, B, C, D)에 배치된다.Here, the display panel includes first to fourth regions A, B, C, and D, and a plurality of first gate wirings 390 are disposed in the first and second regions A and B, and The second gate wiring 400 is disposed in the third and fourth regions C and D, and the plurality of first to fourth data lines 360, 370, 362, and 372 are respectively disposed in the first to fourth regions. It is placed at (A, B, C, D).

제 1 게이트 구동부(320)는 표시패널의 좌측에 배치되고, 게이트 신호를 생성하여 다수의 제 1 게이트 배선(390)을 통하여 표시패널의 제 1 및 제 2 영역(A, B)에 공급하고, 제 2 게이트 구동부(330)는 표시패널의 우측에 배치되고, 게이트 신호를 생성하여 다수의 제 2 게이트 배선(400)을 통하여 표시패널의 제 3 및 제 4 영역(C, D)에 공급한다.The first gate driver 320 is disposed on the left side of the display panel, generates a gate signal and supplies it to the first and second regions A and B of the display panel through the plurality of first gate wires 390 , The second gate driver 330 is disposed on the right side of the display panel, generates a gate signal and supplies it to the third and fourth regions C and D of the display panel through the plurality of second gate lines 400 .

제 1 데이터 구동부(340)는 표시패널의 상좌측에 배치되고, 데이터 신호를 생성하여 다수의 제 1 데이터 배선(360)을 통하여 표시패널의 제 1 영역(A)에 공급하고, 제 2 데이터 구동부(350)는 표시패널의 하좌측에 배치되고, 데이터 신호를 생성하여 다수의 제 2 데이터 배선(370)을 통하여 표시패널의 제 2 영역(B)에 공급한다.The first data driver 340 is disposed on the upper left side of the display panel, generates a data signal and supplies it to the first area A of the display panel through the plurality of first data lines 360 , and the second data driver Reference numeral 350 is disposed on the lower left side of the display panel, generates data signals and supplies them to the second region B of the display panel through the plurality of second data lines 370 .

제 3 데이터 구동부(342)는 표시패널의 상우측에 배치되고, 데이터 신호를 생성하여 다수의 제 3 데이터 배선(362)을 통하여 표시패널의 제 3 영역(C)에 공급하고, 제 4 데이터 구동부(352)는 표시패널의 하우측에 배치되고, 데이터 신호를 생성하여 다수의 제 4 데이터 배선(372)을 통하여 표시패널의 제 4 영역(D)에 공급한다.The third data driver 342 is disposed on the upper right side of the display panel, generates a data signal and supplies it to the third region C of the display panel through a plurality of third data lines 362 , and the fourth data driver generates a data signal Reference numeral 352 is disposed on the lower right side of the display panel to generate a data signal and supply it to the fourth region D of the display panel through a plurality of fourth data lines 372 .

즉, 제 1 내지 제 4 영역(A, B, C, D)의 화소영역(380)의 박막트랜지스터는 각각 제 1 내지 제 4 데이터 배선(360, 370, 362, 372)에 연결된다.That is, the thin film transistors of the pixel regions 380 of the first to fourth regions A, B, C, and D are respectively connected to the first to fourth data lines 360 , 370 , 362 , and 372 .

그리고, 제 1 및 제 2 영역(A, B) 사이와 제 3 및 제 4 영역(C, D) 사이의 제 1 경계부분(BA1)의 상하로 인접한 2개의 화소영역(380)의 화소전극(액정패널의 경우 액정커패시터의 일 전극, 발광다이오드 패널의 경우 발광다이오드의 일 전극)의 일부는 제 1 스위치(SW1)를 통하여 서로 연결되고 나머지는 제 2 스위치(SW2)를 통하여 서로 연결된다.And, the pixel electrode ( ) of the two pixel areas 380 adjacent to the top and bottom of the first boundary portion BA1 between the first and second areas A and B and between the third and fourth areas C and D In the case of a liquid crystal panel, one electrode of the liquid crystal capacitor, in the case of a light emitting diode panel, one electrode of a light emitting diode) is connected to each other through the first switch SW1 and the rest is connected to each other through the second switch SW2.

또한, 제 1 및 제 3 영역(A, C) 사이와 제 2 및 제 4 영역(B, D) 사이의 제 2 경계부분(BA2)의 좌우로 인접한 2 개의 화소영역(380)의 화소전극의 일부는 제 3 스위치(SW3)를 통하여 서로 연결되고 나머지는 제 4 스위치(SW4)를 통하여 서로 연결된다.In addition, the pixel electrodes of the two pixel regions 380 adjacent to the left and right of the second boundary portion BA2 between the first and third regions A and C and between the second and fourth regions B and D are formed. Some are connected to each other through the third switch SW3 and others are connected to each other through the fourth switch SW4.

제 1 내지 제 4 스위치(SW1 내지 SW4)는 각각 제 1 내지 제 4 스위치신호(Vsw1, Vsw2, Vsw3, Vsw4)에 따라 스위칭되는 박막트랜지스터 일 수 있다.The first to fourth switches SW1 to SW4 may be thin film transistors switched according to the first to fourth switch signals Vsw1, Vsw2, Vsw3, and Vsw4, respectively.

이하 도 6을 참조하여 본 발명의 제 3 실시예에 따른 분할 구동방법을 설명하면, 제 1 및 제 2 데이터 구동부(340, 350)는 각각 제 1 및 제 2 데이터 배선(360, 370)에 데이터 신호를 공급하고, 제 3 및 제 4 데이터 구동부(342, 352)는 각각 제 3 및 제 4 데이터 배선(362, 372)에 데이터 신호를 공급한다.Hereinafter, the divided driving method according to the third embodiment of the present invention will be described with reference to FIG. 6 . The first and second data drivers 340 and 350 transmit data to the first and second data lines 360 and 370, respectively. A signal is supplied, and the third and fourth data drivers 342 and 352 supply data signals to the third and fourth data lines 362 and 372, respectively.

이때, 제 N 프레임 동안, 제 1 스위치(SW1)는 턴-온(turn-on) 되고 제 2 스위치(SW2)는 턴-오프(turn-off) 되며, 이에 따라 제 1 경계부분(BA1)의 상하로 인접한 2개의 화소영역(380)의 화소전극 중 제 1 스위치(SW1)에 의하여 연결되는 일부에는 제 1 및 제 2 데이터 구동부(340, 350)의 데이터 신호의 평균값 또는 제 3 및 제 4 데이터 구동부(342, 352)의 데이터 신호의 평균값이 인가되고, 제 2 스위치(SW2)에 의하여 연결되는 나머지에는 각각 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호가 인가된다.At this time, during the N-th frame, the first switch SW1 is turned on and the second switch SW2 is turned off, and thus the first boundary portion BA1 is The average value of the data signals of the first and second data drivers 340 and 350 or the third and fourth data is connected to a portion of the pixel electrodes of the two vertically adjacent pixel regions 380 connected by the first switch SW1. The average value of the data signals of the drivers 342 and 352 is applied, and the data signals of the first to fourth data drivers 340 , 350 , 342 and 352 are respectively applied to the remainder connected by the second switch SW2 . .

그리고, 제 N 프레임 동안, 제 3 스위치(SW3)는 턴-온(turn-on) 되고 제 4 스위치(SW4)는 턴-오프(turn-off) 되며, 이에 따라 제 2 경계부분(BA2)의 좌우로 인접한 2개의 화소영역(380)의 화소전극 중 제 3 스위치(SW3)에 의하여 연결되는 일부에는 제 1 및 제 3 데이터 구동부(340, 342)의 데이터 신호의 평균값 또는 제 2 및 제 4 데이터 구동부(350, 352)의 데이터 신호의 평균값이 인가되고, 제 4 스위치(SW4)에 의하여 연결되는 나머지에는 각각 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호가 인가된다.And, during the N-th frame, the third switch SW3 is turned on and the fourth switch SW4 is turned off, and thus the second boundary portion BA2 is Among the pixel electrodes of the two left and right pixel regions 380 , which are connected by the third switch SW3 , the average value of the data signals of the first and third data drivers 340 and 342 or the second and fourth data The average value of the data signals of the drivers 350 and 352 is applied, and the data signals of the first to fourth data drivers 340 , 350 , 342 and 352 are respectively applied to the remainder connected by the fourth switch SW4 . .

한편, 제 (N+1) 프레임 동안, 제 1 스위치(SW1)는 턴-오프(turn-off) 되고 제 2 스위치(SW2)는 턴-온(turn-on) 되며, 이에 따라 제 1 경계부분(BA1)의 상하로 인접한 2개의 화소영역(380)의 화소전극 중 제 1 스위치(SW1)에 의하여 연결되는 일부에는 각각 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호가 인가되고, 제 2 스위치(SW2)에 의하여 연결되는 나머지에는 제 1 및 제 2 데이터 구동부(340, 350)의 데이터 신호의 평균값 또는 제 3 및 제 4 데이터 구동부(342, 352)의 데이터 신호의 평균값이 인가된다.Meanwhile, during the (N+1)th frame, the first switch SW1 is turned off and the second switch SW2 is turned on, and thus the first boundary portion Data signals from the first to fourth data drivers 340 , 350 , 342 , and 352 are connected to some of the pixel electrodes of the two vertically adjacent pixel regions 380 of BA1 connected by the first switch SW1 , respectively. is applied, and to the remainder connected by the second switch SW2, the average value of the data signals of the first and second data drivers 340 and 350 or the data signals of the third and fourth data drivers 342 and 352 The average value is applied.

그리고, 제 (N+1) 프레임 동안, 제 3 스위치(SW3)는 턴-오프(turn-off) 되고 제 4 스위치(SW4)는 턴-온(turn-on)되며, 이에 따라 제 2 경계부분(BA2)의 좌우로 인접한 2개의 화소영역(380)의 화소전극 중 제 3 스위치(SW3)에 의하여 연결되는 일부에는 각각 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호가 인가되고, 제 4 스위치(SW4)에 의하여 연결되는 나머지에는 제 1 및 제 3 데이터 구동부(340, 342)의 데이터 신호의 평균값 또는 제 2 및 제 4 데이터 구동부(350, 352)의 데이터 신호의 평균값이 인가된다.And, during the (N+1)th frame, the third switch SW3 is turned off and the fourth switch SW4 is turned on, and thus the second boundary portion Data signals from the first to fourth data drivers 340 , 350 , 342 , and 352 are respectively connected to some of the pixel electrodes of the two adjacent pixel regions 380 on the left and right of BA2 connected by the third switch SW3 . is applied, and to the remainder connected by the fourth switch SW4, the average value of the data signals of the first and third data drivers 340 and 342 or the data signals of the second and fourth data drivers 350 and 352 The average value is applied.

따라서, 본 발명의 제 3 실시예에 따른 표시장치의 분할 구동방법에서는, 프레임 별로 제 1 및 제 2 경계부분(BA1, BA2)의 상하좌우로 인접한 2개의 화소영역(380)의 화소전극 중 일부에 제 1 내지 제 4 데이터 구동부(340, 350, 342, 352)의 데이터 신호의 평균값이 동일하게 인가되어 경계선(BL) 생성이 최소화 되므로, 경계선 부위의 공정 편차 및 데이터 구동부(340, 350, 342, 352)의 부품편차로 인한 불연속 또는 DIM현상을 완화 할 수 있다.Accordingly, in the divided driving method of the display device according to the third embodiment of the present invention, some of the pixel electrodes of the two pixel regions 380 adjacent to the top, bottom, left, and right of the first and second boundary portions BA1 and BA2 for each frame Since the average values of the data signals of the first to fourth data drivers 340 , 350 , 342 , and 352 are equally applied to the first to fourth data drivers 340 , 350 , 342 , and thus generation of the boundary line BL is minimized, process deviation of the boundary line portion and the data driving units 340 , 350 , 342 are applied. , 352) can alleviate the discontinuity or DIM phenomenon caused by component deviation.

도 7은 본 발명의 제 3 실시예에 따른 표시장치의 분할 구동방법을 설명하기 위한 도면으로, 도 6을 함께 참조하여 설명한다.FIG. 7 is a view for explaining a method of dividing a display device according to a third exemplary embodiment of the present invention, which will be described with reference to FIG. 6 .

도 7에 도시한 바와 같이, 제 1 및 제 2 게이트 구동부(320, 330)로부터 출력되는 게이트 신호는, 제 1 및 제 2 영역(A, B) 사이와 제 3 및 제 4 영역(C, D) 사이의 제 1 경계부분(BA1)의 화소영역(380)에 대응되는 제 1 및 제 2 게이트 배선(390, 400)에 동시에 인가되고, 이후에는 제 1 및 제 3 영역(A, C)의 제 1 경계부분(BA1) 상부의 화소영역(380)에 대응되는 제 1 및 제 2 게이트 배선(390, 400)과 제 2 및 제 4 영역(B, D)의 제 1 경계부분(BA1) 하부의 화소영역(380)에 대응되는 제 1 및 제 2 게이트 배선(390, 400)에 동시에 순차적으로 인가된다. As shown in FIG. 7 , the gate signals output from the first and second gate drivers 320 and 330 are between the first and second regions A and B and the third and fourth regions C and D ) are simultaneously applied to the first and second gate wirings 390 and 400 corresponding to the pixel region 380 of the first boundary portion BA1 between the The first and second gate lines 390 and 400 corresponding to the pixel area 380 above the first boundary portion BA1 and the lower portions of the first boundary portion BA1 of the second and fourth areas B and D It is sequentially applied simultaneously to the first and second gate wirings 390 and 400 corresponding to the pixel region 380 of .

제 1 경계부분(BA1)의 상하로 인접한 2개의 화소영역(380)의 화소전극 중 일부에는 제 1 또는 제 2 스위치(SW1, SW2)에 의하여 제 1 및 제 2 데이터 구동부(340, 350)의 데이터 신호의 평균값 또는 제 3 및 제 4 데이터 구동부(342, 352)의 데이터 신호의 평균값이 동일하게 인가되고, 제 2 경계부분(BA2)의 좌우로 인접한 2개의 화소영역(380)의 화소전극 중 일부에는 제 3 또는 제 4 스위치(SW3, SW4)에 의하여 제 1 및 제 3 데이터 구동부(340, 342)의 데이터 신호의 평균값 또는 제 2 및 제 4 데이터 구동부(350, 352)의 데이터 신호의 평균값이 동일하게 인가되어 경계선(BL) 생성이 최소화 되므로, 경계선 부위의 공정 편차 및 데이터 구동부(340, 350, 342, 352)의 부품편차로 인한 불연속 또는 DIM현상을 완화할 수 있다Some of the pixel electrodes of the two pixel regions 380 adjacent to the top and bottom of the first boundary portion BA1 are connected to the first and second data drivers 340 and 350 by the first or second switches SW1 and SW2. The average value of the data signal or the average value of the data signals of the third and fourth data drivers 342 and 352 is equally applied, and among the pixel electrodes of the two pixel regions 380 adjacent to the left and right of the second boundary portion BA2 In some, the average value of the data signals of the first and third data drivers 340 and 342 or the average value of the data signals of the second and fourth data drivers 350 and 352 by the third or fourth switches SW3 and SW4 Since the same is applied to minimize the generation of the boundary line BL, it is possible to alleviate the discontinuity or DIM phenomenon caused by the process deviation of the boundary line portion and the component deviation of the data driving units 340, 350, 342, 352.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention pertains will understand that the present invention may be embodied in other specific forms without changing the technical spirit or essential characteristics thereof. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The scope of the present invention is indicated by the following claims rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

110: 표시패널 120: 제 1 게이트 구동부
130: 제 2 게이트 구동부 140: 제 1 데이터 구동부
150: 제 2 데이터 구동부 190: 제 1 게이트 배선
200: 제 2 게이트 배선 160: 제 1 데이터 배선
170: 제 2 데이터 배선 180: 화소영역
BL: 경계선
110: display panel 120: first gate driver
130: second gate driver 140: first data driver
150: second data driver 190: first gate wiring
200: second gate line 160: first data line
170: second data line 180: pixel area
BL: borderline

Claims (13)

삭제delete 삭제delete 다수의 화소영역으로 이루어지는 제 1 내지 제 4 영역을 포함하는 표시패널과;
상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 및 제 3 영역에 배치되는 제 1 데이터 배선과, 상기 제 2 및 제 4 영역에 배치되는 제 2 데이터 배선과;
상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와;
상기 제 1 및 제 2 데이터 배선에 각각 데이터 신호를 공급하는 제 1 및 제 2 데이터 구동부를 포함하고,
상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 화소영역은 각각 상기 제 2 및 제 1 데이터 배선에 연결되고,
상기 경계부분의 상기 제 1 및 제 2 데이터 배선은 스위치를 통하여 서로 연결되고,
상기 경계부분의 화소영역의 박막트랜지스터와 상기 스위치는 동시에 턴-온 되는 표시장치.
a display panel including first to fourth regions including a plurality of pixel regions;
a first gate line disposed in the first and second areas; a second gate line disposed in the third and fourth areas; a first data line disposed in the first and third areas; a second data line disposed in the second and fourth regions;
first and second gate drivers respectively supplying gate signals to the first and second gate lines;
and first and second data drivers respectively supplying data signals to the first and second data lines;
two pixel areas adjacent to the top and bottom of the boundary between the first and second areas and between the third and fourth areas are respectively connected to the second and first data lines;
The first and second data lines of the boundary portion are connected to each other through a switch,
A display device in which the thin film transistor and the switch of the pixel area of the boundary are turned on at the same time.
제 3 항에 있어서,
상기 제 1 및 제 3 영역의 상기 경계부분의 화소영역의 박막트랜지스터는 상기 제 2 데이터 배선에 연결되고, 상기 제 2 및 제 4 영역의 상기 경계부분의 화소영역의 박막트랜지스터는 상기 제 1 데이터 배선에 연결되는 표시장치.
4. The method of claim 3,
The thin film transistor of the pixel area of the boundary portion of the first and third areas is connected to the second data line, and the thin film transistor of the pixel area of the boundary portion of the second and fourth areas is connected to the first data line display connected to the .
삭제delete 다수의 화소영역으로 이루어지는 제 1 내지 제 4 영역을 포함하는 표시패널과;
상기 제 1 및 제 2 영역에 배치되는 제 1 게이트 배선과, 상기 제 3 및 제 4 영역에 배치되는 제 2 게이트 배선과, 상기 제 1 내지 제 4 영역에 각각 배치되는 제 1 내지 제 4 데이터 배선과;
상기 제 1 및 제 2 게이트 배선에 각각 게이트 신호를 공급하는 제 1 및 제 2 게이트 구동부와;
상기 제 1 내지 제 4 데이터 배선에 각각 데이터 신호를 공급하는 제 1 내지 제 4 데이터 구동부를 포함하고,
상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 제 1 경계부분의 상하로 인접한 2개의 화소영역은 제 1 또는 제 2 스위치를 통하여 서로 연결되고,
상기 제 1 및 제 3 영역 사이와 상기 제 2 및 제 4 영역 사이의 제 2 경계부분의 좌우로 인접한 2개의 화소영역은 제 3 또는 제 4 스위치를 통하여 서로 연결되고,
제 N 프레임 동안 상기 제 1 및 제 3 스위치는 턴-온 되고 상기 제 2 및 제 4 스위치는 턴-오프 되고,
제 (N+1) 프레임 동안 상기 제 1 및 제 3 스위치는 턴-오프 되고 상기 제 2 및 제 4 스위치는 턴-온 되는 표시장치.
a display panel including first to fourth regions including a plurality of pixel regions;
A first gate line disposed in the first and second regions, a second gate line disposed in the third and fourth regions, and first to fourth data lines disposed in the first to fourth regions, respectively class;
first and second gate drivers respectively supplying gate signals to the first and second gate lines;
and first to fourth data drivers respectively supplying data signals to the first to fourth data lines;
Two pixel regions adjacent to the top and bottom of the first boundary between the first and second regions and between the third and fourth regions are connected to each other through a first or second switch,
Two pixel regions adjacent to the left and right of a second boundary portion between the first and third regions and between the second and fourth regions are connected to each other through a third or fourth switch,
During the Nth frame, the first and third switches are turned on and the second and fourth switches are turned off,
A display device in which the first and third switches are turned off and the second and fourth switches are turned on during a (N+1)th frame.
제 6 항에 있어서,
상기 제 1 경계부분의 화소영역의 화소전극은 상기 제 1 또는 제 2 스위치를 통하여 서로 연결되고,
상기 제 2 경계부분의 화소영역의 화소전극은 상기 제 3 또는 제 4 스위치를 통하여 서로 연결되는 표시장치
7. The method of claim 6,
The pixel electrodes of the pixel region of the first boundary are connected to each other through the first or second switch,
The pixel electrode of the pixel region of the second boundary portion is connected to each other through the third or fourth switch
삭제delete 삭제delete 제 1 내지 제 4 영역을 포함하는 표시패널과, 제 1 및 제 2 게이트 배선과 제 1 및 제 2 데이터 배선과, 제 1 및 제 2 게이트 구동부와, 제 1 및 제 2 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 경계부분의 상하로 인접한 2개의 화소영역은 각각 상기 제 2 및 제 1 데이터 배선에 연결되고, 상기 경계부분의 상기 제 1 및 제 2 데이터 배선은 스위치를 통하여 서로 연결되는 표시장치의 분할 구동방법에 있어서,
a) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 경계부분의 화소영역에 동시에 게이트 신호를 공급하고, 상기 스위치를 턴-온 하는 단계와;
b) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 경계부분의 화소영역에 데이터 신호를 공급하는 단계와;
c) 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와;
d) 상기 제 1 및 제 2 데이터 구동부가 각각 상기 제 1 및 제 2 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법.
a display panel including first to fourth regions; first and second gate lines; first and second data lines; first and second gate drivers; and first and second data drivers; Two pixel regions adjacent to the top and bottom of the boundary between the first and second regions and between the third and fourth regions are respectively connected to the second and first data lines, and the first and the first and fourth pixel regions of the boundary In the divided driving method of a display device in which the second data line is connected to each other through a switch,
a) the first and second gate drivers simultaneously supplying a gate signal to the pixel region of the boundary portion through the first and second gate wirings, and turning on the switch;
b) supplying, by the first and second data drivers, a data signal to the pixel region of the boundary portion through the first and second data lines, respectively;
c) sequentially supplying, by the first and second gate drivers, the gate signals to pixel regions above and below the boundary of the first to fourth regions through the first and second gate lines;
d) sequentially supplying, by the first and second data drivers, the data signals to the pixel regions above and below the boundary of the first to fourth regions through the first and second data lines, respectively; A divided driving method of a display device.
제 1 내지 제 4 영역을 포함하는 표시패널과, 제 1 및 제 2 게이트 배선과 제 1 내지 제 4 데이터 배선과, 제 1 및 제 2 게이트 구동부와, 제 1 내지 제 4 데이터 구동부를 포함하고, 상기 제 1 및 제 2 영역 사이와 상기 제 3 및 제 4 영역 사이의 제 1 경계부분의 상하로 인접한 2개의 화소영역은 제 1 또는 제 2 스위치를 통하여 서로 연결되고, 상기 제 1 및 제 3 영역 사이와 상기 제 2 및 제 4 영역 사이의 제 2 경계부분의 좌우로 인접한 2개의 화소영역은 제 3 또는 제 4 스위치를 통하여 서로 연결되는 표시장치의 분할 구동방법에 있어서,
a) 제 N 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 제 1 경계부분의 화소영역에 게이트 신호를 공급하고, 상기 제 1 및 제 3 스위치는 턴-온 하고 상기 제 2 및 제 4 스위치는 턴-오프 하는 단계와;
b) 상기 제 N 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 경계부분의 화소영역에 데이터 신호를 공급하는 단계와;
c) 상기 제 N 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와;
d) 상기 제 N 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계와;
e) 제 (N+1) 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 및 제 3 영역의 상기 제 1 경계부분의 화소영역에 상기 게이트 신호를 공급하고, 상기 제 1 및 제 3 스위치는 턴-오프 하고 상기 제 2 및 제 4 스위치는 턴-온 하는 단계와;
f) 상기 제 (N+1) 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 경계부분의 화소영역에 데이터 신호를 공급하는 단계와;
g) 상기 제 (N+1) 프레임 동안, 상기 제 1 및 제 2 게이트 구동부가 상기 제 1 및 제 2 게이트 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 게이트 신호를 순차적으로 공급하는 단계와;
h) 상기 제 (N+1) 프레임 동안, 상기 제 1 내지 제 4 데이터 구동부가 각각 상기 제 1 내지 제 4 데이터 배선을 통하여 상기 제 1 내지 제 4 영역의 상기 제 1 경계부분 상하부의 화소영역에 상기 데이터 신호를 순차적으로 공급하는 단계를 포함하는 표시장치의 분할 구동방법.
a display panel including first to fourth regions; first and second gate lines; first to fourth data lines; first and second gate drivers; and first to fourth data drivers; Two pixel regions adjacent to the top and bottom of a first boundary portion between the first and second regions and between the third and fourth regions are connected to each other through a first or second switch, and the first and third regions In the division driving method of a display device, two pixel regions adjacent to the left and right of a second boundary portion between the two regions and the second and fourth regions are connected to each other through a third or fourth switch,
a) during an N-th frame, the first and second gate drivers supply a gate signal to a pixel region of the first boundary portion of the first and third regions through the first and second gate lines, and turning on the first and third switches and turning off the second and fourth switches;
b) supplying, by the first to fourth data drivers, a data signal to the pixel region of the first boundary portion through the first to fourth data lines, respectively, during the Nth frame;
c) During the N-th frame, the first and second gate drivers sequentially apply the gate signals to the pixel regions above and below the first boundary of the first to fourth regions through the first and second gate lines. supplying with;
d) During the Nth frame, the first to fourth data drivers respectively apply the data signals to the pixel regions above and below the first boundary of the first to fourth regions through the first to fourth data lines. sequentially supplying;
e) During the (N+1)th frame, the first and second gate drivers transmit the gate signal to the pixel region at the first boundary of the first and third regions through the first and second gate wirings. supplying , turning off the first and third switches and turning on the second and fourth switches;
f) during the (N+1)th frame, the first to fourth data drivers supplying data signals to the pixel regions of the first boundary portion through the first to fourth data lines, respectively;
g) During the (N+1)-th frame, the first and second gate drivers are connected to the pixel regions above and below the first boundary of the first to fourth regions through the first and second gate lines. sequentially supplying gate signals;
h) During the (N+1)th frame, the first to fourth data drivers are respectively connected to the pixel regions above and below the first boundary of the first to fourth regions through the first to fourth data lines. and sequentially supplying the data signals.
제 3 항에 있어서,
상기 경계부분의 상하로 인접한 2개의 화소영역 중 상기 제 2 데이터배선에 연결되는 화소영역은 상기 제 1 데이터배선에는 연결되지 않고, 이 2개의 화소영역 중 상기 제 1 데이터배선에 연결되는 화소영역은 상기 제 2 데이터배선에는 연결되지 않는 표시장치.
4. The method of claim 3,
Among the two pixel areas adjacent to the upper and lower sides of the boundary portion, a pixel area connected to the second data line is not connected to the first data line, and among these two pixel areas, a pixel area connected to the first data line is A display device not connected to the second data line.
제 6 항에 있어서,
상기 제 1 경계부분 및 제 2 경계부분이 교차하는 부분에서 상하좌우로 인접한 4개의 화소영역 중 상하로 인접한 2개의 화소영역은 상기 제 1 스위치를 통해 서로 연결되고, 이 4개의 화소영역 중 좌우로 인접한 2개의 화소영역은 상기 제 4 스위치를 통해 서로 연결되는 표시장치.
7. The method of claim 6,
At a portion where the first boundary portion and the second boundary portion intersect, among the four pixel areas adjacent to the top, bottom, left and right, two pixel areas adjacent to each other are connected to each other through the first switch, and from among the four pixel areas, to the left and right Two adjacent pixel areas are connected to each other through the fourth switch.
KR1020160056251A 2016-05-09 2016-05-09 Display Device And Division Scanning Method Thereof KR102456942B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160056251A KR102456942B1 (en) 2016-05-09 2016-05-09 Display Device And Division Scanning Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160056251A KR102456942B1 (en) 2016-05-09 2016-05-09 Display Device And Division Scanning Method Thereof

Publications (2)

Publication Number Publication Date
KR20170126182A KR20170126182A (en) 2017-11-17
KR102456942B1 true KR102456942B1 (en) 2022-10-19

Family

ID=60808489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160056251A KR102456942B1 (en) 2016-05-09 2016-05-09 Display Device And Division Scanning Method Thereof

Country Status (1)

Country Link
KR (1) KR102456942B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019120870A (en) * 2018-01-10 2019-07-22 シャープ株式会社 Image display device and method for displaying image

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447257B1 (en) 2013-08-28 2014-10-07 엘지디스플레이 주식회사 Liquid crystal display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733879B1 (en) * 2000-12-30 2007-07-02 엘지.필립스 엘시디 주식회사 Liquid Crystal Display
KR100925453B1 (en) * 2002-08-02 2009-11-06 삼성전자주식회사 A Liquid Crystal Display and A Driving Method Thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447257B1 (en) 2013-08-28 2014-10-07 엘지디스플레이 주식회사 Liquid crystal display device

Also Published As

Publication number Publication date
KR20170126182A (en) 2017-11-17

Similar Documents

Publication Publication Date Title
US9019187B2 (en) Liquid crystal display device including TFT compensation circuit
US20140218347A1 (en) Liquid crystal display and driving method thereof
KR101880711B1 (en) Liquid crystal display panel
KR20080053781A (en) Fanout line structure, flat panel and flat panel display
JP2010060648A (en) Image display device
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US9977302B2 (en) Display device comprising a first common wiring portion having a width larger than a width of a second common wiring portion
CN108242213B (en) Display device
US10249257B2 (en) Display device and drive method of the display device
US10891892B2 (en) Display device
KR102456942B1 (en) Display Device And Division Scanning Method Thereof
JP5399008B2 (en) Image display device
KR100741970B1 (en) Organic electroluminescent display device
KR20160070240A (en) Display panel and display device
US20120262364A1 (en) Liquid crystal drive circuit, liquid crystal display device provided therewith, and drive method for liquid crystal drive circuit
US10741135B2 (en) Liquid crystal display device
KR102611777B1 (en) Free form display device
KR101901339B1 (en) liquid crystal display device
KR102353361B1 (en) De-multiplexer for display device
US20190064620A1 (en) Display apparatus
KR102262709B1 (en) Flat panel display device
WO2011048844A1 (en) Display apparatus
KR102181298B1 (en) Display device
CN109031816B (en) Array substrate, control method and display device
KR102526011B1 (en) Display panel and display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant