KR20170125640A - Semiconductor device and manufacturing method the same - Google Patents
Semiconductor device and manufacturing method the same Download PDFInfo
- Publication number
- KR20170125640A KR20170125640A KR1020160055733A KR20160055733A KR20170125640A KR 20170125640 A KR20170125640 A KR 20170125640A KR 1020160055733 A KR1020160055733 A KR 1020160055733A KR 20160055733 A KR20160055733 A KR 20160055733A KR 20170125640 A KR20170125640 A KR 20170125640A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- reflective layer
- region
- substrate
- reflective
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/0625—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in multi-section lasers
- H01S5/06255—Controlling the frequency of the radiation
- H01S5/06256—Controlling the frequency of the radiation with DBR-structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0503—13th Group
- H01L2924/05032—AlN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10323—Aluminium nitride [AlN]
Abstract
Description
실시예는 반도체 소자 및 제조 방법에 관한 것이다.Embodiments relate to semiconductor devices and manufacturing methods.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. 뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness. In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting devices, automotive headlights, traffic lights, and gas and fire sensors. Further, applications can be extended to high frequency application circuits, other power control devices, and communication modules.
통신용 모듈에서 사용되는 레이저 다이오드의 경우, 저전류에서 작동하기 하도록 설계되어 있다. 이러한 레이저 다이오드를 LDAF(Laser Diode Autofocus), ToF (Time of Flght), 구조광 센서 등에 적용하게 되면 수 KW의 고전류에서 작동하게 되므로 사용광도출력이 감소하고, 문턱 전류가 증가하는 등의 문제점이 발생한다.For laser diodes used in communications modules, they are designed to operate at low currents. When such a laser diode is applied to LDAF (Laser Diode Autofocus), ToF (Time of Flight), and structured optical sensor, it operates at a high current of several KW, which causes problems such as a decrease in output power and an increase in threshold current do.
실시예는 열특성을 개선할 수 있는 반도체 소자 및 제조 방법을 제공하고자 한다.The embodiments are intended to provide a semiconductor device and a manufacturing method capable of improving thermal characteristics.
실시예에 의한 반도체 소자는 금속, 실리콘 또는 AlN으로 이루어지는 기판; 상기 기판 상에 배치되는 제1 도전형의 제1 반사층; 상기 제1 반사층 상에 배치되는 활성층; 상기 활성층 상에 배치되고 중앙부에 도전영역이 형성된 차단영역; 및 상기 차단영역 상에 배치되는 제2 도전형의 제2 반사층을 포함하고, 상기 도전영역의 둘레의 영역에서 상기 제2 반사층으로부터 상기 차단영역과 상기 활성층 및 상기 제1 반사층의 일부까지 메사 식각될 수 있다.A semiconductor device according to an embodiment includes a substrate made of metal, silicon, or AlN; A first reflective layer of a first conductivity type disposed on the substrate; An active layer disposed on the first reflective layer; A blocking region disposed on the active layer and having a conductive region formed at a central portion thereof; And a second reflective layer of a second conductive type disposed on the blocking region, wherein the second reflective layer is mesa-etched from the second reflective layer to a portion of the active layer and the first reflective layer in a region around the conductive region .
상기 제1 반사층과 상기 제2 반사층 중 적어도 하나는 분산 브래그 반사기(DBR: Distributed Bragg Reflector)일 수 있다.At least one of the first reflective layer and the second reflective layer may be a DBR (Distributed Bragg Reflector).
상기 제1 반사층과 상기 제2 반사층 중 적어도 하나는, AlxGa(1-x)As(0<x<1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.At least one of the first reflective layer and the second reflective layer may include a semiconductor material having a composition formula of AlxGa (1-x) As (0 <x <1).
상기 제1 반사층은 제1 층과 제2 층을 포함하고, 상기 제1 층의 알루미늄 조성비가 상기 제2 층의 알루미늄 조성비보다 더 클 수 있다.The first reflective layer may include a first layer and a second layer, and the aluminum composition ratio of the first layer may be greater than the aluminum composition ratio of the second layer.
상기 제2 반사층은 제3 층과 제4 층을 포함하고, 상기 제3 층의 알루미늄 조성비가 상기 제4 층의 알루미늄 조성비보다 더 클 수 있다.The second reflective layer may include a third layer and a fourth layer, and the aluminum composition ratio of the third layer may be greater than the aluminum composition ratio of the fourth layer.
상기 제1 반사층은 제1 층과 제2 층이 n회 반복되고, 상기 제2 반사층은 제3 층과 제4 층이 m회 반복되며, 상기 n은 상기 m보다 클 수 있다.The first reflective layer is repeated n times for the first and second layers, and the second reflective layer is repeated m times for the third and fourth layers, and n may be greater than the m.
상기 활성층에서 650 내지 980 나노미터 파장 영역의 광이 방출되고, 상기 제1 반사층 또는 제2 반사층의 두께는 λ/4n이고, 여기서 λ는 상기 활성층에서 방출되는 광의 파장이고, n은 각 층의 굴절률일 수 있다.Wherein the first reflective layer or the second reflective layer has a thickness of? / 4n, where? Is a wavelength of light emitted from the active layer, n is a refractive index of each layer Lt; / RTI >
상기 기판과 상기 제1 반사층은 접착층으로 유테틱 본딩될 수 있다.The substrate and the first reflective layer may be eutectic-bonded to an adhesive layer.
상기 접착층은 AuSn, NiSn 또는 InAu 중 적어도 하나를 포함할 수 있다.The adhesive layer may include at least one of AuSn, NiSn, and InAu.
상기 제2 반사층의 가장 자리 영역의 상부에 배치되는 제2 접촉 전극을 더 포함하고, 상기 제2 접촉 전극은 상기 차단영역과 대응되어 배치될 수 있다.And a second contact electrode disposed on an upper portion of the edge region of the second reflective layer, and the second contact electrode may be disposed in correspondence with the blocking region.
상기 제2 접촉 전극을 노출시키며, 상기 제1 반사층의 상부면과, 상기 제1 반사층과 차단영역 및 활성층의 측면과, 상기 제2 반사층의 표면에 배치되는 패시베이션층을 더 포함할 수 있다.And a passivation layer exposing the second contact electrode and disposed on a top surface of the first reflective layer, a side surface of the first reflective layer, a blocking region and an active layer, and a surface of the second reflective layer.
다른 실시예에 의한 반도체 소자 제조 방법은 성장 기판 상에 제2 반사층, 활성층, 제1-1 층 및 제1 반사층을 포함하는 발광 구조물을 성장시키는 단계; 상기 발광 구조물 상에 금속, 실리콘 또는 AlN으로 이루어지는 기판을 배치시키는 단계; 상기 발광 구조물로부터 상기 성장 기판을 분리하는 단계; 상기 발광 구조물을 메사 식각하는 단계; 상기 제1-1 층을 산화시켜 중앙부에 도전영역이 형성된 차단영역을 구비하는 단계; 및 상기 제2 반사층에 제2 접촉 전극을 배치시키고, 상기 기판의 하단에 제1 전극을 배치시키는 단계를 포함할 수 있다.According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, including: growing a light emitting structure including a second reflective layer, an active layer, a first layer, and a first reflective layer on a growth substrate; Disposing a substrate made of metal, silicon or AlN on the light emitting structure; Separating the growth substrate from the light emitting structure; Etching the light emitting structure by mesa etching; The step of oxidizing the 1-1 layer to form a blocking region in which a conductive region is formed at a central portion; And disposing a second contact electrode on the second reflective layer and disposing a first electrode on a lower end of the substrate.
실시예에 따른 반도체 소자와 제조 방법은 열특성을 개선하여 광도출력을 증가시키고, 문턱전류를 증가시킬 수 있으므로 반도체 소자의 내구성 및 신뢰성을 향상시킬 수 있다.The semiconductor device and the manufacturing method according to the embodiment can improve the thermal characteristics to increase the luminous intensity output and increase the threshold current, so that the durability and the reliability of the semiconductor device can be improved.
도 1은 실시예에 따른 반도체 소자를 나타내는 도면이다.
도 2a 내지 도 2f는 실시예에 따른 반도체 소자의 제조 방법을 나타내는 도면이다.
도 3은 실시예에 따른 반도체 소자가 배치된 근접센서 모듈을 나타내는 도면이다.
도 4는 실시예에 따른 반도체 소자가 배치된 광통신 모듈을 나타내는 도면이다.1 is a view showing a semiconductor device according to an embodiment.
2A to 2F are views showing a method of manufacturing a semiconductor device according to an embodiment.
3 is a view showing a proximity sensor module in which semiconductor devices are arranged according to an embodiment.
4 is a view showing an optical communication module in which semiconductor devices according to the embodiment are disposed.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.
반도체 소자는 발광 소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광 소자와 수광 소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device. The light emitting device and the light receiving device may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer.
본 실시예에 따른 반도체 소자는 발광 소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.
발광 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.The light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent to the material. Thus, the light emitted may vary depending on the composition of the material.
이하, 전술한 발광 소자에 포함되는 레이저 다이오드에 해당하는 기능을 수행하는 실시예에 의한 반도체 소자를 설명한다.Hereinafter, a semiconductor device according to an embodiment that performs a function corresponding to the laser diode included in the light emitting device will be described.
도 1은 실시예에 따른 반도체 소자를 나타내는 도면이다.1 is a view showing a semiconductor device according to an embodiment.
도 1을 참조하면, 본 실시예에 따른 반도체 소자(100)는 기판(110), 제1 반사층(120), 활성층(130), 차단영역(142) 및 제2 반사층(150)을 포함할 수 있으며, 제1 반사층(120), 활성층(130), 차단영역(142) 및 제2 반사층(150)을 발광 구조물이라 할 수 있다.Referring to FIG. 1, the
기판(110)은 전도성 기판 또는 비전도성 기판을 사용할 수 있다. 전도성 기판을 사용할 경우 전기 전도도가 우수한 금속을 사용할 수 있고, 반도체 소자(100) 작동 시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 금속을 사용하거나 실리콘(Si) 기판을 사용할 수 있다.The
비전도성 기판을 사용할 경우, AlN 기판이나 사파이어(Al2O3) 기판 또는 세라믹 계열의 기판을 사용할 수 있다.When a nonconductive substrate is used, an AlN substrate, a sapphire (Al 2 O 3 ) substrate, or a ceramic substrate can be used.
기판(110)은 전체 반도체에 휨을 가져오지 않으면서, 상술한 발광 구조물로부터 성장 기판을 분리하는 공정이나, 각 반도체 소자 단위로 분리하는 공정을 진행할 정도의 기계적 강도를 가질 수 있다.The
기판(110) 상에는 제1 반사층(120)이 배치될 수 있고, 제1 반사층(120)은 제1 도전형일 수 있으며, 제1 반사층(120)은 갈륨계 화합물 예를 들면 AlGaAs를 포함할 수 있다. 그리고, 제1 반사층(120)은 분산 브래그 반사기(DBR: Distributed Bragg Reflector)일 수 있다. 즉, 제1 반사층(120)은 서로 다른 굴절률을 가지는 물질로 이루어진 제1 층 및 제2 층이 교대로 적어도 1회 이상 적층된 구조일 수 있다.A first
제1 층과 제2 층은 AlGaAs를 포함할 수 있고, 상세하게는 AlxGa(1-x)As(0<x<1)의 조성식을 갖는 반도체 물질로 이루어질 수 있다. 여기서, 제1 층 또는 제2 층 내의 Al이 증가하면 각 층의 굴절률은 감소하고, Ga가 증가하면 각 층의 굴절률은 증가할 수 있다.The first layer and the second layer may include AlGaAs, and more specifically, may be made of a semiconductor material having a composition formula of Al x Ga (1-x) As (0 <x <1). Here, as the Al in the first layer or the second layer increases, the refractive index of each layer decreases, and when Ga increases, the refractive index of each layer may increase.
그리고, 제1 층 및 제2 층 각각의 두께는 λ/4n이고, λ는 활성층에서 발생하는 광의 파장일 수 있고, n은 상술한 파장의 광에 대한 각 층의 굴절률일 수 있다. 여기서, λ는 650 내지 980나노미터(nm)이고, n은 각층의 굴절률일 수 있다. 이러한 구조의 제1 반사층은 940 나노미터의 파장 영역의 광에 대하여 99.999%의 반사율을 가질 수 있다.The thickness of each of the first and second layers may be? / 4n,? May be the wavelength of light generated in the active layer, and n may be the refractive index of each layer with respect to the light of the above-mentioned wavelength. Where? Is from 650 to 980 nanometers (nm), and n can be the refractive index of each layer. The first reflective layer having such a structure can have a reflectance of 99.999% with respect to light in a wavelength region of 940 nm.
제1 층과 제2 층의 두께는 각각의 굴절률과 활성층에서 방출되는 광의 파장 λ에 따라, 상술한 수식에 의하여 결정될 수 있다.The thicknesses of the first layer and the second layer can be determined by the above-described formula according to the respective refractive indices and the wavelength? Of the light emitted from the active layer.
제1 반사층(120)은 제1 도전형 도펀트가 도핑될 수 있다. 그리고, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다.The first
기판(110)의 상부면에는 접착층(160)이 배치될 수 있다. 그리고, 접착층(160)은 기판의 상부면에 배치될 수 있다.The
그리고, 기판(110)의 하부면에는 제1 전극(115)이 배치될 수 있다.The
제1 반사층(120)은 접착층(160)을 통하여 기판(110)과 유테틱 본딩될 수 있으며, 여기서, 접착층(160)은 AuSn, NiSn 또는 InAu 중 적어도 하나를 포함할 수 있다.The first
제1 반사층(120) 상에는 활성층(130)이 배치될 수 있다.The
활성층(130)은 제1 반사층과 제2 반사층의 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.The
활성층(130)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면, AlGaInP/GaInP, AlGaAs/AlGaAs, AlGaAs/GaAs, GaAs/InGaAs 등의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.The
활성층(130) 상에는 차단영역(142)이 배치될 수 있는데, 중앙부에 도전영역(141)이 형성된 차단영역(142)이 배치될 수 있다. 차단영역(142)은 알루미늄 산화물로 이루어져서 전류 차단영역으로 작용할 수 있으며, 중앙 영역에는 도전영역(141)이 구비될 수 있다.A blocking
실시예에 따른 반도체 소자(100)의 제조 단계에서 활성층(130) 상에 배치되는 제1-1 층(140)은 알루미늄 갈륨 아세나이드(aluminum gallium arsenide)를 포함할 수 있고, 제1-1 층(140)은 AlGaAs가 H2O와 반응하여 가장자리가 알루미늄 산화물(Al2O3)로 형성된 차단영역(142)과 AlGaAs로 이루어진 도전영역(141)으로 구비될 수 있다. 도전영역(141)을 통해 활성층에서 방출된 광을 도 1의 상부 영역으로 방출할 수 있으며, 차단영역(142)과 비교하여 제1-1 층의 광투과율이 우수할 수 있다. 제1-1 층의 재료는 후술한다. 차단영역(142) 상에는 제2 반사층(150)이 배치될 수 있다.The first 1-1
제2 반사층(150)은 제2 도전형일 수 있으며, 제2 반사층(150)은 갈륨계 화합물 예를 들면 AlGaAs를 포함할 수 있다.The second
제2 반사층(150)은 제2 도전형 도펀트가 도핑될 수 있다. 그리고, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다.The second
반대로, 제1 반사층(120)이 p형 도펀트로 도핑될 수도 있고, 제2 반사층(150)이 n형 도펀트로 도핑될 수도 있고, 이에 한정하지 않는다.Conversely, the first
그리고, 제2 반사층(150)은 분산 브래그 반사기(DBR: Distributed Bragg Reflector)일 수 있다. 즉, 제1 반사층(120)은 서로 다른 굴절률을 가지는 물질로 이루어진 제3 층 및 제4 층이 교대로 적어도 1회 이상 적층된 구조일 수 있다.The second
제3 층과 제4 층은 AlGaAs를 포함할 수 있고, 상세하게는 AlxGa(1-x)As(0<x<1)의 조성식을 갖는 반도체 물질로 이루어질 수 있다. 여기서, Al이 증가하면 각 층의 굴절률은 감소하고, Ga가 증가하면 각 층의 굴절률은 증가할 수 있다. 그리고, 제3 층 및 제4 층 각각의 두께는 λ/4n이고, λ는 활성층에서 방출되는 광의 파장일 수 있고, n은 상술한 파장의 광에 대한 각 층의 굴절률일 수 있다.The third layer and the fourth layer may include AlGaAs, and more specifically, may be made of a semiconductor material having a composition formula of AlxGa (1-x) As (0 <x <1). Here, as Al increases, the refractive index of each layer decreases, and when Ga increases, the refractive index of each layer may increase. And, the thickness of each of the third and fourth layers is? / 4n,? Can be the wavelength of light emitted from the active layer, and n can be the refractive index of each layer with respect to light of the above-mentioned wavelength.
이러한 구조의 제1 반사층은 940 나노미터의 파장 영역의 광에 대하여 99.9%의 반사율을 가질 수 있다.The first reflective layer having such a structure can have a reflectance of 99.9% with respect to light in a wavelength region of 940 nm.
제1 반사층(120)과 제2 반사층(150)은 제1 층/제3 층과 제2 층/제4 층이 교대로 적층되어 이루어질 수 있으며, 제1 반사층(120) 내에서 제1 층과 제2 층의 페어(pair) 수는 제2 반사층(150) 내에서 제3 층과 제4 층의 페어 수보다 더 많을 수 있으며, 이때 상술한 바와 같이 제1 반사층(120)의 반사율은 99.999% 정도로 제2 반사층의 반사율인 99.9%보다 클 수 있다. 예를 들면, 제1 반사층(120) 내에서 제1 층과 제2 층의 페어 수는 20 내지 40회일 수 있고, 제2 반사층(150) 내에서 제3 층과 제4 층의 페어 수는 10 내지 30회일 수 있다.The first
실시예에 따른 반도체 소자(100)는 도전영역(141)의 둘레의 영역에서 제2 반사층(150)으로부터 차단영역(142)과 활성층(130)까지 메사 식각될 수 있으며, 또는 제1 반사층(120)의 일부까지 메사 식각될 수 있다.The
제2 반사층(150) 상에는 제2 접촉 전극(155)이 배치될 수 있는데, 제2 접촉 전극(155)의 사이의 영역에서 제2 반사층(150)이 노출되는 영역은 상술한 차단영역(142)의 중앙 영역의 도전영역과 대응될 수 있다. 여기서, 도전영역(141)의 폭은 제2 접촉 전극(155) 사이의 폭보다 넓거나 좁을 수 있다. 도전영역(141)의 폭이 제2 접촉 전극(155) 사이의 폭보다 좁게 형성되면, 활성층에서 방출된 광이 확산되어 투과될 수 있고, 도전영역(142)의 폭이 제2 접촉 전극(155) 사이의 폭보다 넓게 형성되면 활성층에서 방출된 광이 수렴되어 투과될 수 있다. 접촉 전극(155)은 제2 반사층과 후술하는 제2 전극의 접촉 특성을 향상시킬 수 있다.A
도 1에서 메사 식각된 발광 구조물의 측면과 상부면 및 제1 반사층의 상부면에 패시베이션층(170)이 배치되고 있다. 패시베이션층(170)은 소자 단위로 분리된 반도체 소자(100)의 측면에도 배치되어, 반도체 소자(100)를 보호하고 절연시킬 수 있다. 패시베이션층(170)은 절연성 물질로 이루어질 수 있고, 예를 들면 질화물 또는 산화물로 이루어질 수 있다.In FIG. 1, a
패시베이션층(170)은 발광 구조물의 상부면에서의 두께가 제2 접촉 전극보다 얇을 수 있으며, 이때 제2 접촉 전극이 패시베이션층 상부로 노출될 수 있다. 노출된 제2 접촉 전극과 전기적으로 접촉하며 제2 전극(180)이 배치될 수 있는데, 제2 전극(180)은 패시베이션층의 상부로 연장되어 배치되어 외부로부터 전류를 공급받을 수 잇다.The
제2 전극은 도전성 재료로 이루어질 수 있고, 예를 들면 금속일 수 있고, 상세하게는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The second electrode may be made of a conductive material and may be, for example, a metal. Specifically, the second electrode may be formed of a metal such as aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu) ) Or a single layer or a multi-layer structure including at least one of them.
도 2a 내지 도 2f는 실시예에 따른 반도체 소자의 제조 방법을 나타내는 도면이다.2A to 2F are views showing a method of manufacturing a semiconductor device according to an embodiment.
도 2a와 도 2b에 도시된 바와 같이, 성장 기판(210) 상에 제2 반사층(150), 활성층(130) 및 제1 반사층(120)을 성장시킨다.The second
성장 기판(210)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다.The
그리고, 성장 기판(210) 상에는 식각 저지층(220)이 형성될 수 있다.An
예를 들면 본 실시예에서는 제2 반사층과 동종의 GaAs 기판을 사용할 수 있다. 성장 기판(210)이 제2 반사층(150)이 동종일 때 격자 상수가 일치하여, 제2 반사층에 격자 부정합 등의 결함이 발생하지 않을 수 있다.For example, in this embodiment, a GaAs substrate of the same kind as the second reflective layer can be used. When the
즉, 제2 반사층(150)은 서로 다른 굴절률을 가지는 물질로 이루어진 제4 층(151-1, 154-1) 및 제3 층(151-2, 154-2)이 교대로 적어도 1회 이상 적층된 구조일 수 있다.That is, the second
제2 반사층은 상술한 바와 같이 DBR 구조를 가질 수 있으므로, 제4 층과 제3 층의 재료인 AlGaAs가 공급되어 성장될 수 있고, 이때, Al(알루미늄)과 Ga(갈륨)의 공급량을 달리하여, 상술한 바와 같이 AlxGa(1-x)As(0<x<1)의 조성식을 갖는 반도체 물질의 제2 반사층을 성장시킬 수 있다.Since the second reflective layer can have a DBR structure as described above, AlGaAs, which is a material of the fourth layer and the third layer, can be supplied and grown. At this time, the supply amounts of Al (aluminum) and Ga , A second reflective layer of a semiconductor material having a composition formula of AlxGa (1-x) As (0 <x <1) can be grown as described above.
예를 들면 제3 층은 Al0.88Ga0.12As를 포함할 수 있으며, 제4 층은 Al0.16Ga0.84As로 성장될 수 있다. 화학증착방법(CVD) 혹은 분자선 에피택시(MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 성장될 수 있다.For example, the third layer may comprise Al0.88Ga0.12As and the fourth layer may be grown of Al0.16Ga0.84As. May be grown using methods such as chemical vapor deposition (CVD) or molecular beam epitaxy (MBE) or sputtering or hydroxide vapor phase epitaxy (HVPE).
제2 반사층(150) 상에는 제1-1 층(145)을 성장시킬 수 있다. 제1-1 층(145)은 도전성 재료로 이루어질 수 있고, 상세하게는 제1 반사층 및 제2 반사층과 동일한 재료로 이루어질 수 있으며, AlGaAs를 포함할 수 있고, 상세하게는 AlxGa(1-x)As(0<x<1)의 조성식을 갖는 반도체 물질로 이루어질 수 있으며, 예를 들면 Al0.98Ga0.02As의 조성식을 가질 수 있다.The
그리고, 제1-1 층 상에 활성층과 제1 반사층을 성장시킬 수 있으며, 활성층과 제1 반사층의 조성은 도 1에서 설명한 바와 동일하며, 성장 방법은 상술한 제2 반사층의 성장 방법과 유사할 수 있다.Then, the active layer and the first reflective layer can be grown on the first layer, and the composition of the active layer and the first reflective layer is the same as that described in FIG. 1, and the growth method is similar to the above- .
제1 반사층(120)은 서로 다른 굴절률을 가지는 제1 층(121-1, 124-1) 및 제2 층(121-2, 124-2)이 교대로 적어도 1회 이상 적층된 구조일 수 있다.The first
그리고, 도 2b에 도시된 바와 같이 기판(110)을 제1 반사층(120)에 결합할 수 있다.The
기판(110)은 전도성 기판 또는 비전도성 기판을 사용할 수 있다. 전도성 기판을 사용할 경우 전기 전도도가 우수한 금속을 사용할 수 있고, 반도체 소자(100) 작동 시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 금속을 사용하거나 실리콘(Si) 기판을 사용할 수 있다.The
비전도성 기판을 사용할 경우, 알루미늄 질화물 예를 들면 AlN 기판을 사용할 수 있다. 기판(110)은 접착층(160)을 통하여 제1 반사층과 유테틱 본딩될 수 있으며, 접착층(160)의 조성은 상술한 바와 같다.When a nonconductive substrate is used, an aluminum nitride such as an AlN substrate can be used. The
접착층(160)은 제1 접착층(161)과 제2 접착층(162)을 포함할 수 있으며, 제1 접착층(161)은 기판(110)의 상부에 배치되고, 제2 접착층(162)은 제1 반사층(120)의 하부에 배치되어 제1 접착층(161)과 제2 접착층(162)이 서로 접착되어 기판(110)과 제1 반사층(120)이 본딩될 수 있다.The
기판(110)의 하부에는 제1 전극(115)이 배치될 수 있다.The
그리고, 도 2c에 도시된 바와 같이 성장 기판(210)을 분리할 수 있다. 성장 기판(210)의 제거는 사파이어 기판의 경우 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.Then, the
여기서, 식각 저지층(200)은 성장 기판(210) 상에 성장된 발광 구조물을 제거할 때, 제2 반사층(120)을 보호해 줄 수 있다.Here, the etch stop layer 200 may protect the second
레이저 리프트 오프법을 예로 들면, 성장 기판(210) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 성장 기판(210)과 제2 반사층(150)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 성장 기판(210)의 분리가 일어날 수 있다.When the excimer laser light having a wavelength in a certain region in the direction of the
도 2d에 도시된 바와 같이 마스크(300)를 사용하여 발광 구조물을 메사 식각할 수 있다. 이때, 제2 반사층으로부터 제1-1 층)과 활성층까지 메사 식각될 수 있고, 제1 반사층의 일부까지 메사 식각될 수도 있다. 메사 식각에서는 ICP(inductively coupled plasma) 에칭 방법으로, 주변 영역의 제2 반사층으로부터 제1-1 층과 활성층을 제거할 수 있으며, 메사 식각 영역은 측면이 기울기를 가지고 식각될 수 있다.The light emitting structure may be mesa etched using the
그리고, 도 2e에 도시된 바와 같이 제1-1 층(140)의 가장 자리 영역을 차단영역으로 변화시킬 수 있으며, 예를 들면 습식 산화(Wet Oxidation)으로 변화시킬 수 있다. 상세하게 설명하면 다음과 같다.As shown in FIG. 2E, the edge region of the first 1-1
제1-1 층(140)의 가장 자리 영역으로부터 산소를 공급하면, 제1-1 층의 AlGaAs가 H2O와 반응하여 알루미늄 산화물(Al2O3)가 형성될 수 있다. 이때, 반응 시간 등을 조절하여, 제1-1 층의 중앙 영역은 산소와 반응하지 않고 가장 자리 영역만 산소와 반응하여 알루미늄 산화물이 형성될 수 있도록 한다. 또한 이온 주입(Ion implantation)을 통해 제1-1 층의 가장 자리 영역을 차단영역으로 변화시킬 수도 있으며 이에 한정하지 않는다. 이온 주입 시에는 300keV 이상의 에너지로 포톤(photon)이 공급될 수 있다.When oxygen is supplied from the edge region of the 1-1
상술한 반응 공정 후에, 제1-1 층의 중앙 영역은 도전성의 AlGaAs가 배치되고 가장 자리 영역에는 비도전성의 Al2O3가 배치될 수 있다. 중앙 영역의 AlGaAs는 활성층에서 방출되는 광이 도 1의 상부 영역으로 진행되는 부분이므로, 상술한 바와 같이 도전영역이라고 할 수 있다.After the above-described reaction process, conductive AlGaAs may be disposed in the central region of the 1-1 layer, and non-conductive Al 2 O 3 may be disposed in the edge region. The AlGaAs in the central region is a region where the light emitted from the active layer advances to the upper region in FIG. 1, and thus can be said to be a conductive region as described above.
그리고, 도 2f에 도시된 바와 같이, 제2 접촉 전극(155)이 배치될 수 있는데, 제2 접촉 전극(155)의 사이의 영역에서 제2 반사층(150)이 노출되는 영역은 상술한 차단영역(142)의 중앙 영역의 도전영역과 대응될 수 있다. 접촉 전극(155)은 제2 반사층과 후술하는 제2 전극의 접촉 특성을 향상시킬 수 있다.2F, a region where the second
패시베이션층(170)은 발광 구조물의 상부면에서의 두께가 제2 접촉 전극보다 얇을 수 있으며, 이때 제2 접촉 전극이 패시베이션층 상부로 노출될 수 있다. 노출된 제2 접촉 전극과 전기적으로 접촉하며 제2 전극(180)이 배치될 수 있는데, 제2 전극(180)은 패시베이션층의 상부로 연장되어 배치되어 외부로부터 전류를 공급받을 수 있다.The
그리고, 패시베이션층(170)은 폴리마이드(Polymide), 실리카(SiO2), 또는 질화 실리콘(Si3N4) 중 적어도 하나를 포함할 수 있다.Then, the
제2 전극은 도전성 재료로 이루어질 수 있고, 예를 들면 금속일 수 있고, 상세하게는알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The second electrode may be made of a conductive material and may be, for example, a metal. Specifically, the second electrode may be formed of a metal such as aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu) ) Or a single layer or a multi-layer structure including at least one of them.
상술한 반도체 소자는 레이저 다이오드일 수 있으며, 2개의 반사층 내부가 공진기로 작용할 수 있다. 이때, 제1 도전형의 제1 반사층과 제2 도전형의 제2 반사층으로부터 전자와 정공이 활성층으로 공급되어, 활성층에서 방출된 광이 공진기 내부에서 반사되어 증폭되고 문턱 전류에 도달하면, 상술한 도전영역을 통하여 외부로 방출될 수 있다.The above-described semiconductor element may be a laser diode, and the inside of the two reflection layers may function as a resonator. At this time, electrons and holes are supplied to the active layer from the first reflective layer of the first conductivity type and the second reflective layer of the second conductive type, and when the light emitted from the active layer is reflected and amplified inside the resonator and reaches the threshold current, And may be discharged to the outside through the conductive region.
실시예에 따른 반도체 소자에서 방출된 광은 단일 파장 및 단일 위상의 광일 수 있으며, 제1,2 반사층과 활성층의 조성 등에 따라 단일 파장 영역이 변할 수 있다.The light emitted from the semiconductor device according to the embodiment may be a single wavelength and a single phase light, and the single wavelength region may vary depending on the composition of the first and second reflective layers and the active layer.
종래의 레이저 다이오드는 GaAs는 기판의 열전도율(52W/m-K)이 낮아서 문턱 전류가 증가하여 광출력이 감소하는 문제점이 있었다. 그러나, 실시예에 따른 레이저 다이오드는 금속 예를 들면 MoCu나 실리콘이나 AlN을 기판으로 사용하여 열전도율이 종래의 GaAs보다 높아서, 문턱 전류가 감소하여 광출력이 증가할 수 있다. 또한, 제1, 2 반사층이 반사율이 100%에 가까운 DBR 구조를 이루어서, 광효율이 향상될 수 있다.In the conventional laser diode, the thermal conductivity (52W / m-K) of the GaAs substrate is low, so that the threshold current increases and the light output decreases. However, since the laser diode according to the embodiment uses metal such as MoCu, silicon or AlN as a substrate, the thermal conductivity is higher than that of the conventional GaAs, so that the threshold current can be reduced and the light output can be increased. Further, the first and second reflective layers have a DBR structure with a reflectance close to 100%, so that light efficiency can be improved.
도 3은 실시예에 따른 반도체 소자가 배치된 근접센서 모듈을 나타내는 도면이다.3 is a view showing a proximity sensor module in which semiconductor devices are arranged according to an embodiment.
도 3에 도시한 바와 같이, 근접센서 모듈(400)은 기판(430)과, 기판(430) 위에 실장되는 발광 다이오드 칩(410) 및 수직 공진 표면 발광 레이저 칩 또는 공진 발광 다이오드 칩(420), 이 칩들(410, 420)로부터 이격되어 기판(430) 위에 실장되는 센서(450), 그리고 기판(430)에 부착되며 칩들(410, 420)과 센서(450)를 둘러싸는 케이스(440)를 포함하여 구성된다. 3, the
센서(450)는 복수의 기능을 가지고 동작하는 것이 가능한바, 예컨대 발광 다이오드 칩(410)이 출사한 광으로 피사체의 3차원 움직임, 즉 3D 모션을 센싱할 수 있고, 수직 공동 표면 발광 레이저 칩 또는 공진 공동 발광 다이오드 칩(420)이 출사한 광으로는 피사체와 근접센서 모듈(400) 간 거리를 센싱할 수 있다. 또는, 센서(450)가 2개로 구성되어 하나의 센서는 3D 모션 센싱, 다른 하나의 센서는 거리 센싱을 하는 것도 가능하다. 센서(450)는 피사체의 움직임 센싱, 피사체의 형상 센싱, 피사체와의 거리 센싱 등 다양한 기능을 할 수 있으며, 그 기능에는 제한이 없다.The
도 4는 실시예에 따른 반도체 소자가 배치된 광통신 모듈을 나타내는 도면이다.4 is a view showing an optical communication module in which semiconductor devices according to the embodiment are disposed.
광통신 모듈(500)은 영상 신호 발생 장치(510)에서 발생된 영상 신호를 액정 디스플레이 등의 화상 표시 장치(520)에 전송하기 위해서, 실시예에 따른 반도체 소자가 실장된 광전송 장치를 이용하고 있다.The
즉, 광통신 모듈(500)은 영상 신호 발생 장치(510), 화상 표시 장치(520), DVI용 전기 케이블(530), 송신 모듈(540), 수신 모듈(550), 영상 신호 전송 광신호용 커넥터(560), 광파이버(570), 제어 신호용 전기 케이블 커넥터(580), 전원 어댑터(590), DVI용 전기 케이블(600)을 포함한다.That is, the
광통신 모듈(500)은, 영상 신호 발생 장치(510)와 송신 모듈(540) 및 수신 모듈(550)과 화상 표시 장치(520) 사이를 전기 케이블(530, 600)에 의한 전기 신호의 전송으로 하였지만, 이들 사이의 전송을 광신호에 의해 행할 수도 있다. 예를 들어, 전기-광 변환 회로 및 광-전기 변환 회로를 커넥터에 포함하는 신호 전송용 케이블을 전기 케이블(530, 600) 대신에 사용하도록 할 수도 있다.The
이외에도 실시예에 따른 반도체 소자는 Ethernet, 광 저장장치 네트워크, SoNet과 같은 데이터 광통신 분야, LDAF(Laser autofocus), 3D 동작인식센서, VR/AR 등의 센싱 분야, 적외선 조명 분야 등에 적용되어 이용될 수 있다.In addition, the semiconductor device according to the embodiment can be applied to the field of data optical communication such as Ethernet, optical storage network, SoNet, a laser autofocus (LDAF), a sensing operation of a 3D motion recognition sensor, a VR / have.
상술한 발광소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described light emitting device is constituted by a light emitting device package and can be used as a light source of an illumination system, for example, as a light source of an image display device or a light source of an illumination device.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of a video display device, it can be used as an edge-type backlight unit or as a direct-type backlight unit. When used as a light source of a lighting device, it can be used as a regulator or bulb type. It is possible.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting element includes a laser diode in addition to the light emitting diode described above.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts the intensity of the light into an electric signal, is exemplified. As such a photodetector, a photodiode (e.g., a PD with a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodiode (e.g., a photodiode such as a photodiode (silicon, selenium), a photoconductive element (cadmium sulfide, cadmium selenide) , Photomultiplier tube, phototube (vacuum, gas-filled), IR (Infra-Red) detector, and the like.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode, like the light emitting device, may include the first conductivity type semiconductor layer having the structure described above, the active layer, and the second conductivity type semiconductor layer, and may have a pn junction or a pin structure. The photodiode operates by applying reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be approximately proportional to the intensity of the light incident on the photodiode.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through a rectifying characteristic of a general diode using a p-n junction, and can be applied to an oscillation circuit or the like by being applied to a microwave circuit.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, Or may be implemented using a doped semiconductor material or an intrinsic semiconductor material.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
100: 반도체 소자
110: 기판
115: 제1 전극
120: 제1 반사층
130: 활성층
140: 제1-1 층
141: 도전영역
142: 차단영역
150: 제2 반사층
155: 제2 반도체 전극층
160: 접착층
170: 패시베이션층
180: 제2 전극
210: 성장 기판
220: 식각 저지층
300: 마스크100: semiconductor device 110: substrate
115: first electrode 120: first reflective layer
130: active layer 140: 1-1 layer
141: conductive region 142: blocking region
150: second reflective layer 155: second semiconductor electrode layer
160: adhesive layer 170: passivation layer
180: second electrode 210: growth substrate
220: etch stop layer 300: mask
Claims (12)
상기 기판 상에 배치되는 제1 도전형의 제1 반사층;
상기 제1 반사층 상에 배치되는 활성층;
상기 활성층 상에 배치되고 중앙부에 도전영역이 형성된 차단영역; 및
상기 차단영역 상에 배치되는 제2 도전형의 제2 반사층을 포함하고,
상기 도전영역의 둘레의 영역에서 상기 제2 반사층으로부터 상기 차단영역과 상기 활성층 및 상기 제1 반사층의 일부까지 메사 식각된 반도체 소자.A substrate made of metal, silicon or AlN;
A first reflective layer of a first conductivity type disposed on the substrate;
An active layer disposed on the first reflective layer;
A blocking region disposed on the active layer and having a conductive region formed at a central portion thereof; And
And a second reflective layer of a second conductivity type disposed on the blocking region,
And a mesa-etching is performed from the second reflective layer in the region around the conductive region to a portion of the blocking region, the active layer, and a portion of the first reflective layer.
상기 제1 반사층과 상기 제2 반사층 중 적어도 하나는 분산 브래그 반사기(DBR: Distributed Bragg Reflector)인 반도체 소자.The method according to claim 1,
Wherein at least one of the first reflective layer and the second reflective layer is a DBR (Distributed Bragg Reflector).
상기 제1 반사층과 상기 제2 반사층 중 적어도 하나는, AlxGa(1-x)As(0<x<1)의 조성식을 갖는 반도체 물질을 포함하는 반도체 소자.The method according to claim 1,
Wherein at least one of the first reflective layer and the second reflective layer comprises a semiconductor material having a composition formula of AlxGa (1-x) As (0 < x < 1).
상기 제1 반사층은 제1 층과 제2 층을 포함하고, 상기 제1 층의 알루미늄 조성비가 상기 제2 층의 알루미늄 조성비보다 더 큰 반도체 소자.The method of claim 3,
Wherein the first reflective layer includes a first layer and a second layer, and the aluminum composition ratio of the first layer is larger than the aluminum composition ratio of the second layer.
상기 제2 반사층은 제3 층과 제4 층을 포함하고, 상기 제3 층의 알루미늄 조성비가 상기 제4 층의 알루미늄 조성비보다 더 큰 반도체 소자.The method of claim 3,
Wherein the second reflective layer includes a third layer and a fourth layer, and the aluminum composition ratio of the third layer is larger than the aluminum composition ratio of the fourth layer.
상기 제1 반사층은 제1 층과 제2 층이 n회 반복되고, 상기 제2 반사층은 제3 층과 제4 층이 m회 반복되며, 상기 n은 상기 m보다 큰 반도체 소자.The method of claim 3,
Wherein the first reflective layer is repeated n times for the first layer and the second layer, and the second reflective layer is repeated m times for the third layer and the fourth layer, and n is larger than the m.
상기 활성층에서 650 내지 980 나노미터 파장 영역의 광이 방출되고, 상기 제1 반사층 또는 제2 반사층의 두께는 λ/4n이고, 여기서 λ는 상기 활성층에서 방출되는 광의 파장이고, n은 각 층의 굴절률인 반도체 소자.The method of claim 3,
Wherein the first reflective layer or the second reflective layer has a thickness of? / 4n, where? Is a wavelength of light emitted from the active layer, n is a refractive index of each layer / RTI >
상기 기판과 상기 제1 반사층은 접착층으로 유테틱 본딩되는 반도체 소자.The method according to claim 1,
Wherein the substrate and the first reflective layer are eutectic-bonded to an adhesive layer.
상기 접착층은 AuSn, NiSn 또는 InAu 중 적어도 하나를 포함하는 반도체 소자.9. The method of claim 8,
Wherein the adhesive layer comprises at least one of AuSn, NiSn, and InAu.
상기 제2 반사층의 가장 자리 영역의 상부에 배치되는 제2 접촉 전극을 더 포함하고, 상기 제2 접촉 전극은 상기 차단영역과 대응되어 배치되는 반도체 소자.The method according to claim 1,
And a second contact electrode disposed on an upper portion of an edge region of the second reflective layer, wherein the second contact electrode is disposed in correspondence with the blocking region.
상기 제2 접촉 전극을 노출시키며, 상기 제1 반사층의 상부면과, 상기 제1 반사층과 차단영역 및 활성층의 측면과, 상기 제2 반사층의 표면에 배치되는 패시베이션층을 더 포함하는 반도체 소자.11. The method of claim 10,
And a passivation layer exposing the second contact electrode, the passivation layer being disposed on a top surface of the first reflective layer, a side surface of the first reflective layer, a blocking region, and an active layer, and a surface of the second reflective layer.
상기 발광 구조물 상에 금속, 실리콘 또는 AlN으로 이루어지는 기판을 배치시키는 단계;
상기 발광 구조물로부터 상기 성장 기판을 분리하는 단계;
상기 발광 구조물을 메사 식각하는 단계;
상기 제1-1 층을 산화시켜 중앙부에 도전영역이 형성된 차단영역을 구비하는 단계; 및
상기 제2 반사층에 제2 접촉 전극을 배치시키고, 상기 기판의 하단에 제1 전극을 배치시키는 단계를 포함하는 반도체 소자 제조 방법.Growing a light emitting structure including a second reflective layer, an active layer, a first layer, and a first reflective layer on a growth substrate;
Disposing a substrate made of metal, silicon or AlN on the light emitting structure;
Separating the growth substrate from the light emitting structure;
Etching the light emitting structure by mesa etching;
The step of oxidizing the 1-1 layer to form a blocking region in which a conductive region is formed at a central portion; And
Disposing a second contact electrode on the second reflective layer, and disposing a first electrode on a lower end of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160055733A KR102474696B1 (en) | 2016-05-04 | 2016-05-04 | Semiconductor device and manufacturing method the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160055733A KR102474696B1 (en) | 2016-05-04 | 2016-05-04 | Semiconductor device and manufacturing method the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170125640A true KR20170125640A (en) | 2017-11-15 |
KR102474696B1 KR102474696B1 (en) | 2022-12-06 |
Family
ID=60387154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160055733A KR102474696B1 (en) | 2016-05-04 | 2016-05-04 | Semiconductor device and manufacturing method the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102474696B1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200000196A (en) * | 2018-06-22 | 2020-01-02 | 엘지이노텍 주식회사 | A surface-emitting laser device and light emitting device including the same |
KR20200009798A (en) * | 2018-07-20 | 2020-01-30 | 엘지이노텍 주식회사 | A vertical-cavity surface-emitting laser device |
KR20200023874A (en) * | 2018-08-27 | 2020-03-06 | 엘지이노텍 주식회사 | A surface-emitting laser device and light emitting device including the same |
JP2020053674A (en) * | 2018-09-21 | 2020-04-02 | 住友電気工業株式会社 | Vertical cavity surface emitting laser |
US11973307B2 (en) | 2018-04-12 | 2024-04-30 | Suzhou Lekin Semiconductor Co., Ltd. | Surface-emitting laser device |
US11984703B2 (en) | 2018-05-10 | 2024-05-14 | Suzhou Lekin Semiconductor Co., Ltd. | Surface emitting laser device and a light emitting device including the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000057891A (en) * | 1999-02-05 | 2000-09-25 | 마리 오 휴버 | Inalgan optical emitters fabricated via substrate removal |
US20100232465A1 (en) * | 2009-01-08 | 2010-09-16 | Furukawa Electric Co., Ltd | Semiconductor light emitting element and manufacturing method thereof |
US20110194579A1 (en) * | 2008-01-10 | 2011-08-11 | Sony Corporation | Vertical cavity surface emitting laser |
-
2016
- 2016-05-04 KR KR1020160055733A patent/KR102474696B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000057891A (en) * | 1999-02-05 | 2000-09-25 | 마리 오 휴버 | Inalgan optical emitters fabricated via substrate removal |
US20110194579A1 (en) * | 2008-01-10 | 2011-08-11 | Sony Corporation | Vertical cavity surface emitting laser |
US20100232465A1 (en) * | 2009-01-08 | 2010-09-16 | Furukawa Electric Co., Ltd | Semiconductor light emitting element and manufacturing method thereof |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11973307B2 (en) | 2018-04-12 | 2024-04-30 | Suzhou Lekin Semiconductor Co., Ltd. | Surface-emitting laser device |
US11984703B2 (en) | 2018-05-10 | 2024-05-14 | Suzhou Lekin Semiconductor Co., Ltd. | Surface emitting laser device and a light emitting device including the same |
KR20200000196A (en) * | 2018-06-22 | 2020-01-02 | 엘지이노텍 주식회사 | A surface-emitting laser device and light emitting device including the same |
KR20200009798A (en) * | 2018-07-20 | 2020-01-30 | 엘지이노텍 주식회사 | A vertical-cavity surface-emitting laser device |
KR20200023874A (en) * | 2018-08-27 | 2020-03-06 | 엘지이노텍 주식회사 | A surface-emitting laser device and light emitting device including the same |
JP2020053674A (en) * | 2018-09-21 | 2020-04-02 | 住友電気工業株式会社 | Vertical cavity surface emitting laser |
Also Published As
Publication number | Publication date |
---|---|
KR102474696B1 (en) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102474696B1 (en) | Semiconductor device and manufacturing method the same | |
KR102559993B1 (en) | Semiconductor device | |
US11637227B2 (en) | Semiconductor device including multiple distributed bragg reflector layers | |
KR20180058564A (en) | Semiconductor device and semiconductor device package including the same | |
KR102575580B1 (en) | Smeiconductor device | |
KR102564122B1 (en) | Semiconductor device | |
KR102437784B1 (en) | Semiconductor device | |
KR102403821B1 (en) | Semiconductor device | |
KR102510596B1 (en) | Semiconductor device | |
KR102569563B1 (en) | Semiconductor device and light emitting device package having thereof | |
KR102212952B1 (en) | Semiconductor device | |
KR20180002212A (en) | Semiconductor device module | |
KR102385938B1 (en) | Semiconductor device package | |
KR20190093990A (en) | Semiconductor device and semiconductor device package including the same | |
KR102388795B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR102564211B1 (en) | Smeiconductor device and method for manufacturing the same | |
KR102501208B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR102417710B1 (en) | Semiconductor device package and manufacturing method thereof | |
KR102250479B1 (en) | Laser diode, semiconductor device package, and object detecting apparatus | |
KR20180009220A (en) | Semiconductor device | |
KR102311599B1 (en) | Semiconductor device, method for fabricating semiconductor device, and semiconductor device package | |
KR20170143287A (en) | Semiconductor device | |
KR20200006848A (en) | Semiconductor device | |
KR20190019991A (en) | Semiconductor device | |
KR20190068096A (en) | Semiconductor device and semiconductor device package including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |