KR20170120869A - 마이크로 회로 패터닝 방법 - Google Patents

마이크로 회로 패터닝 방법 Download PDF

Info

Publication number
KR20170120869A
KR20170120869A KR1020160049302A KR20160049302A KR20170120869A KR 20170120869 A KR20170120869 A KR 20170120869A KR 1020160049302 A KR1020160049302 A KR 1020160049302A KR 20160049302 A KR20160049302 A KR 20160049302A KR 20170120869 A KR20170120869 A KR 20170120869A
Authority
KR
South Korea
Prior art keywords
seed layer
microcircuit
laser
pattern
patterning
Prior art date
Application number
KR1020160049302A
Other languages
English (en)
Inventor
민규식
Original Assignee
민규식
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 민규식 filed Critical 민규식
Priority to KR1020160049302A priority Critical patent/KR20170120869A/ko
Publication of KR20170120869A publication Critical patent/KR20170120869A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 개시는, (b) 기판의 표면에 시드층을 형성하는 단계, (c) 시드층의 표면 중 일부 영역은 가리고 나머지 영역은 가리지 않는 포토레지스트 패턴을 시드층의 표면에 형성하는 단계, (d) 시드층의 표면 중 포토레지스트 패턴에 의해 가려지지 않은 영역에 전기도금에 의한 도금 패턴을 형성하는 단계, (e) 시드층의 표면 중 포토레지스트 패턴에 의해 가려진 영역이 드러나도록 포토레지스트 패턴을 제거하는 단계, 및, (f) (d) 단계에 의해 형성된 도금 패턴의 표면과 (e) 단계에 의해 표면이 드러난 시드층의 표면 모두에 레이저를 조사하여 (e) 단계에 의해 표면이 드러난 시드층을 제거하는 단계를 포함하는 마이크로 회로 패터닝 방법을 제공한다.

Description

마이크로 회로 패터닝 방법{METHOD OF PATTERNING MICROCIRCUIT}
본 개시는 마이크로 회로에 관한 것으로, 특히 기판(substrate) 상에 미세제조 기술(micro-fabrication technology)을 사용하여 마이크로 회로를 패터닝하는 방법에 관한 것이다.
미세제조 기술 적용을 위한 기판(substrate)이나 신경 인터페이스를 위한 봉지재(encapsulation material)로서 폴리이미드나 패릴린 등의 폴리머가 여전히 널리 사용되고 있으며, 현재는 액정폴리머(liquid crystal polymer, LCP)도 새롭게 각광받고 있다. 액정폴리머는 기계적 안정성 및 화학적 안정성이 우수할 뿐만 아니라 흡수율(water absorption rate)과 투습률(water vapor transmission rate)이 폴리이미드나 패릴린보다 훨씬 낮아서 수분과 이온 등이 다량 존재하는 생체 내에 장기간 이식되기에 적합하여 신경 인터페이스(neural interfaces)에 사용되거나 이식체(implant)의 패키지 재료로 사용될 것이 제안되고 있는 것이다.
이에 따라, 예를 들어 미세 전극 어레이 패키지를 제작하기 위해서, 미세제조 기술을 사용하여 액정폴리머를 비롯한 폴리머 기판 상에 마이크로 회로를 패터닝하는 방법이 요구되고 있으며, 특히 작업자를 유해한 환경에 노출시키지 않으면서도 높은 정밀도를 갖는 마이크로 회로를 패터닝하는 것이 가능한 패터닝 방법에 대한 필요성이 높다고 하겠다.
상기한 필요성에 응하여, 본 개시는 작업자에게 안전한 작업 환경을 제공하면서도 높은 정밀도를 갖는 마이크로 회로를 패터닝하는 것이 가능한 마이크로 회로 패터닝 방법을 제공한다.
본 개시의 마이크로 회로 패터닝 방법은, (b) 기판의 표면에 시드층을 형성하는 단계, (c) 시드층의 표면 중 일부 영역은 가리고 나머지 영역은 가리지 않는 포토레지스트 패턴을 시드층의 표면에 형성하는 단계, (d) 시드층의 표면 중 포토레지스트 패턴에 의해 가려지지 않은 영역에 전기도금에 의한 도금 패턴을 형성하는 단계, (e) 시드층 표면 중 포토레지스트 패턴에 의해 가려진 영역이 드러나도록 포토레지스트 패턴을 제거하는 단계, 및 (f) (d) 단계에 의해 형성된 도금 패턴의 표면과 (e) 단계에 의해 표면이 드러난 시드층의 표면 모두에 레이저를 조사하여 (e) 단계에 의해 표면이 드러난 시드층을 제거하는 단계를 포함한다.
본 개시의 마이크로 회로 패터닝 방법에서, (f) 단계는 도금 패턴의 표면 전체 및 시드층의 표면 전체에 걸쳐 균일한 조사량을 갖도록 레이저를 조사하여 시드층을 제거하는 단계를 포함할 수 있다.
본 개시의 마이크로 회로 패터닝 방법에서, (f) 단계는 도금 패턴의 표면 전체 및 시드층의 표면 전체에 한꺼번에 레이저를 조사하여 시드층을 제거하는 단계를 포함할 수 있다.
본 개시의 마이크로 회로 패터닝 방법에서, (f) 단계는 도금 패턴의 표면 전체 및 시드층의 표면 전체를 구성하는 구역들 간을 이동하도록 레이저를 조사하여 시드층을 제거하는 단계를 포함할 수 있다.
본 개시의 마이크로 회로 패터닝 방법은 작업자에게 안전한 작업 환경을 제공하면서도 높은 정밀도를 갖는 마이크로 회로를 패터닝하는 것을 가능하게 한다.
도 1은 본 개시의 일 실시예에 따른 마이크로 회로 패터닝 방법의 과정을 도시한 도면이다.
도 2는 본 개시의 다른 실시예에 따른 마이크로 회로 패터닝 방법에서 도 1에 도시된 실시예의 단계와 상이한 단계를 상세히 도시한 도면이다.
도 3은 레이저 스크라이빙 방법에 의한 마이크로 회로 패터닝 방법의 과정을 도시한 도면이다.
본 개시에 따른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 개시의 일 실시예에 따른 마이크로 회로 패터닝 방법의 과정을 도시한 도면이다.
본 실시예에서는 액정폴리머일 수 있는 필름 형태의 폴리머를 기판으로 하여 그 위에 마이크로 회로를 패터닝하는 것을 설명하나, 본 개시에 따른 마이크로 회로 패터닝 방법이 실리콘이나 세라믹 등 임의의 기판에 적용될 수 있음은 자명할 것이다. 또한, 본 개시에서의 폴리머 기반 마이크로 회로라 함은 문맥에 따라 폴리머 기판 상에 형성된 미세한 회로를 의미하거나 표면에 미세한 회로가 형성되어 있는 폴리머 기판 전체를 의미한다. 먼저, 도 1의 (a)에 도시된 바와 같이, 실리콘 웨이퍼(10) 상에 실리콘 탄성중합체(silicone elastomer)로 된 접착층(20)을 도포하고 그 위에 필름 형태의 폴리머 기판(30)을 부착한다.
접착층(20)은 실리콘 탄성중합체를 실리콘 웨이퍼(10) 상에 스핀코팅(spin-coating)하여 형성된다. 종래의 필름 기반 미세제조 공정(film-based micro-fabrication process)에서는 실리콘 웨이퍼 상에 필름을 부착하기 위해 포토레지스트가 사용되었으나 본 실시예에서는 포토리소그래피 해상도(photolithography resolution)에 관련되는 평탄도(flatness) 향상을 위해 실리콘 탄성중합체로 된 접착층(20)이 사용된다. 본 실시예에서 실리콘 웨이퍼(10)는 예를 들면 2000 rpm으로 70초간 실리콘 탄성중합체를 사용하여 스핀 코팅된다. 그 다음, 접착층(20)을 섭씨 150도의 핫플레이트(hotplate)에서 30분간 양생하고, 양생된 접착층(20) 상에 25 μm 두께의 필름 형태 폴리머 기판(30)(Kuraray, Vecstar FA-25, Toyko, Japan)을 롤러를 사용하여 부착한다.
도시하지 않았으나, 본 실시예에서는 폴리머 기판(30)의 표면을 세정하기 위해, 폴리머 기판(30)이 부착된 실리콘 웨이퍼(10)를 아세톤, 메탄올, 이소프로필 알코올에 순서대로 1분씩 침지한다. 그 후, 산소가스 분위기에서 고주파 유도 결합 플라즈마(ICP, Inductively Coupled Plasma) 식각장치(etcher)를 3분간 사용하여 폴리머 기판(30)의 표면을 세정하고 활성화한다.
그 다음, 도 1의 (b)에 도시된 바와 같이, 폴리머 기판(30)의 표면에 시드층(40)을 형성한다.
시드층(40)은 단일 종류의 금속으로 단층으로 형성되거나 복수 종류의 금속으로 복수의 층으로 형성될 수 있으며, 본 실시예에서는 폴리머 기판의 표면에 티타늄(Ti) 재질의 제 1 시드층(41)을 50 nm 두께로 형성하고, 제 1 시드층(41) 표면에 금(Au) 재질의 제 2 시드층(42)을 100 nm 두께로 형성한다. 여기서, 제 1 시드층(41)은 폴리머 기판(30)과 제 2 시드층(42) 간의 접착력을 향상시킨다. 제 1 시드층(41)과 제 2 시드층(42)은 스퍼터링 공정 등을 통해 순차적으로 증착될 수 있다.
그 다음, 도 1의 (c)에 도시된 바와 같이, 제 2 시드층(42)의 표면에 포토레지스트 패턴(50)을 형성한다. 본 실시예에서는 10 μm 두께로 포토레지스트 패턴(50)을 형성한다.
포토레지스트 패턴(50)은 다음 단계에 형성될 도금 패턴(60)(도 1의 (d) 참조)에 대응하는 것으로, 제 2 시드층(42)의 표면에 포토레지스트를 도포한 다음 도포된 포토레지스트를 마스크 패턴을 이용하여 노광 및 현상하는 것과 같은 임의의 공지된 방법에 의해 형성될 수 있으며 포토레지스트 패턴(50)의 형성 방법에 본 개시의 특징이 있는 것이 아니므로 이에 대한 상세한 설명은 생략한다.
그 다음, 도 1의 (d)에 도시된 바와 같이, 제 2 시드층(42)의 표면 중 포토레지스트 패턴(50)에 의해 가려지지 않은 영역에 전기도금에 의한 도금 패턴(60)을 형성한다. 본 실시예에서는 5 μm 두께로 금(Au) 도금 패턴(60)을 형성한다. 도금 패턴(60)을 형성할 때 회로를 위한 패턴 뿐 아니라 다른 폴리머 기판과의 적층을 위한 얼라인 홀(align hole)이나 레이저 커팅을 위한 얼라인 키(align key)를 위한 패턴도 함께 형성될 수 있다.
그 다음, 도 1의 (e)에 도시된 바와 같이, 시드층(40)의 표면 중 포토레지스트 패턴(50)(제거되어서 도 1의 (e)에는 도시되지 않음)에 의해 가려진 영역이 드러나도록 포토레지스트 패턴(50)을 제거한다. 포토레지스트 패턴(50)을 제거하는 것은 임의의 공지된 방법에 의해 행해질 수 있으며 포토레지스트 패턴(50)의 제거 방법에 본 개시의 특징이 있는 것이 아니므로 이에 대한 상세한 설명은 생략한다. 중요한 것은, 도 1의 (e)에 도시된 단계에서는 도 1의 (d)에 도시된 단계에서 형성된 도금 패턴(60)의 표면과 더불어 제 2 시드층(42)의 표면이 드러나게 된다는 것이다.
그 다음, 도 1의 (f)에 도시된 바와 같이, 도 1의 (d)에 도시된 단계에 의해 형성된 도금 패턴(60)의 표면과 도 1의 (e)에 도시된 단계에 의해 표면이 드러난 제 2 시드층(42)의 표면 모두에 레이저(70)를 조사하여 제 2 시드층(42)과 그 아래의 제 1 시드층(41), 즉 시드층(40)을 제거한다.
본 개시에서는 시드층(40)을 제거하기 위해 도금 패턴(60)의 표면과 시드층(40)의 표면 모두에 레이저(70)를 조사한다. 조사된 레이저(70)에 의해 도금 패턴(60)과 시드층(40) 모두가 레이저 용발(laser ablation)되어 상부에서부터 제거되게 된다. 그러나, 본 실시예의 시드층(40)의 두께는 150 nm 즉 0.15 μm 이고, 도금 패턴(60)의 두께는 0.15 + 5 = 5.15 μm 임에서 보듯이, 일반적으로 도금 패턴(60)의 두께에 비해 시드층(40)의 두께는 매우 작으므로 도금 패턴(60)과 시드층(40) 모두에 대한 레이저 용발에 의해서 시드층(40) 두께만큼의 도금 패턴(60) 상부가 시드층(40)과 더불어 제거된다고 하더라도 마이크로 회로로 기능하는데 충분한 두께의 도금 패턴(60)이 여전히 남아 있으므로 문제가 되지 않는다.
시드층(40) 제거를 위해 왕수(nitrohydrochloric acid)나 불화수소산(hydrofluoric acid)을 사용하여 시드층(40)을 습식 식각(wet etching)하는 방법도 가능하겠으나, 습식 식각 공정에서 발생하는 유해가스로 인해 작업자에게 안전한 작업 환경이 제공되지 못하므로 본 개시에서는 이를 채택하지 않는다.
그 다음, 도 1의 (g)에 도시된 바와 같이, 시드층(40)이 제거되고 도금 패턴(60)이 남은 폴리머 기판(30)을 실리콘 탄성중합체로 된 접착층(20)으로부터 분리한다.
이와 같이 하여 완성된 도금 패턴(60)이 형성된 폴리머 기판(30) 즉 폴리머 기반 마이크로 회로는 후속 공정에 투입되어 미세 전극 어레이로 구성될 수 있으며, 또한 생체 이식형 기기에 포함되어 사용될 수 있다. 폴리머 기반 마이크로 회로를 미세 전극 어레이로 구성하는 것이나 생체 이식형 기기에 포함되도록 하는 것은 임의의 공지된 방법에 의해 행해질 수 있으며 이는 본 개시의 특징과 무관하므로 상세한 설명은 생략한다. 여기서, 생체 이식형 기기는 생체에 이식되고 신호가 나가거나 들어오는 임의의 기기를 의미하는 것이며 생체 이식형 자극기, 생체 이식형 감지기, 심장박동 조절기, 신경 보철, 신경 조절장치 등이 그 예이다.
도 2는 본 개시의 다른 실시예에 따른 마이크로 회로 패터닝 방법에서 도 1에 도시된 실시예의 단계와 상이한 단계를 상세히 도시한 도면이다. 도 2에 도시된 본 개시의 다른 실시예는 도 1의 (f)에 도시된 단계를 도 2의 (f1), (f2), (f3) 단계가 대신하는 점에서만 도 1에 도시된 실시예와 상이하다.
도 2에 도시된 바와 같이, 도 1의 (d)에 도시된 단계에 의해 형성된 도금 패턴(60)의 표면과 도 1의 (e)에 도시된 단계에 의해 표면이 드러난 제 2 시드층(42)의 표면 모두에 레이저(80)를 조사하여 제 2 시드층(42)과 그 아래의 제 1 시드층(41), 즉 시드층(40)을 제거하는 점은 도 1에 도시된 실시예와 동일하다.
그러나, 도 1의 (f) 단계가 도금 패턴(60)의 표면 전체 및 시드층(40)의 표면 전체에 한꺼번에 레이저를 조사하여 시드층(40)을 제거하고 있음에 반해서, 도 2의 실시예에서는 레이저(80)가 도금 패턴(60)의 표면 전체 및 시드층(40)의 표면 전체를 구성하는 구역들 간을 이동하도록 레이저(80)를 조사하여 시드층(40)을 제거한다.
도 2에 도시된 실시예에서는 도금 패턴(60)의 표면 전체 및 시드층(40)의 표면 전체를 세 개의 구역으로 나누어 (f1)에 도시된 단계에서는 가장 왼쪽의 구역에 레이저(80)를 조사하며, (f2)에 도시된 단계에서는 가운데의 구역에 레이저(80)를 조사하고, (f3)에 도시된 단계에서는 가장 오른쪽의 구역에 레이저(80)를 조사한다.
그러나, 구역의 개수가 반드시 세 개여야 하는 것은 아니며 복수 개이기만 하면 족함은 당연하다. 또한, 도 2에서, 예를 들면, (f1)에 도시된 단계에서 가장 왼쪽의 구역에 위치한 시드층(40)이 모두 제거된 것으로 도시되어 있으나, 이는 편의상 그렇게 도시한 것이며, 레이저로 어떤 구역의 시드층(40)을 모두 제거한 후 다음 구역으로 이동하여 레이저를 조사하는 것으로 한정하는 것은 아니다. 즉, 구역들 간을 이동하면서 레이저를 조사하는 것을 반복함에 의해서 점진적으로 시드층(40)을 제거하는 것도 본 개시에 포함된다.
구역들 간의 이동은 레이저(80)의 이동에 의해서 또는 실리콘 웨이퍼(10)의 이동에 의해서 또는 레이저(80) 및 실리콘 웨이퍼(10) 모두의 이동에 의해서 이루어질 수 있다.
도 1에 도시된 실시예와 마찬가지로 도 2에 도시된 실시예의 경우에도 왕수(nitrohydrochloric acid)나 불화수소산(hydrofluoric acid)을 사용하여 시드층(40)을 습식 식각(wet etching)하는 방법을 채택하지 않고 있어서, 작업자에게 안전한 작업 환경이 제공되는 이점이 있다.
도 1에 도시된 실시예 및 도 2에 도시된 실시예 모두, 동일한 두께로 레이저 용발이 일어나도록 도금 패턴(60)의 표면 전체 및 시드층(40)의 표면 전체에 걸쳐 균일한 조사량을 갖도록 레이저를 조사할 수 있을 것이나, 도금 패턴(60)의 두께가 반드시 동일하지 않아도 마이크로 회로로 기능하기에 충분한 경우도 있을 것이어서 이에 한정되는 것은 아니다.
레이저(70, 80)의 강도를 폴리머 기판(30)에는 영향을 미치지 않는 강도로 선택하면 폴리머 기판(30)의 파손을 막기 위해서 시드층(40)이 제거되자마자 레이저 용발을 중지하여야 할 필요가 없으며, 필요하다면 시드층(40)이 모두 제거된 뒤에도 도금 패턴(60)의 두께를 더 얇게 하기 위해 레이저 용발을 지속할 수 있다.
한편, 작업자에게 안전한 작업 환경을 제공하도록 하는 대안적인 공정으로 레이저 스크라이빙 방법이 고려될 수 있다.
도 3은 레이저 스크라이빙 방법에 의한 마이크로 회로 패터닝 방법의 과정을 도시한 도면이다.
먼저, 도 3의 (a)에 도시된 바와 같이, 폴리머 기판(130)의 상면에 금속층(160)을 형성한다. 그 다음, 도 3의 (b), (c), (d)에 도시된 바와 같이, 빔 스팟 사이즈(beam spot size)가 BS인 레이저(170)를 빔 피치(beam pitch)가 BP가 되도록 이동시켜 가면서 금속층(160)을 깎아 나간다. 이렇게 (b), (c), (d)에 도시된 단계를 반복하여 폴리머 기판(130)이 노출될 때까지 금속층(160)을 깎아나가면, 도 3의 (e)에 도시된 바와 같이 선폭(line width)이 LW, 선간 간격(line spacing)이 LS인 패턴을 갖는 폴리머 기반 마이크로 회로가 얻어질 수 있다.
그러나, 이러한 레이저 스크라이빙 방법은 도 1 내지 도 2에 도시된 실시예의 방법과 비교할 때 정밀도가 떨어져 10 μm 미만의 미세한 선폭을 갖는 패턴을 얻기 어렵다. 레이저 스크라이빙 장비의 빔 스팟 사이즈와 레이저를 이동하는 구동부의 정밀성이 충분하지 않기 때문이다. 레이저(170)가 반복하여 금속층(160)을 깎을 때, 다시 처음 위치로 돌아와서 동일한 자리와 경로로 레이저(170)가 위치하고 움직여야 하는데, 레이저(170)가 위치하는 자리와 경로의 동일성은 레이저 스크라이빙 장비의 구동부의 정밀성에 의해 결정되게 된다. 현재의 레이저 스크라이빙 장비에서 BS는 20 μm, 최소 BP는 25 μm 정도이지만, 반복작업에 따라 레이저가 위치하는 자리와 경로가 변화하는 정도를 감안하면 LW와 LS가 각각 50 μm, 70 μm 정도이며 10 μm 미만의 미세한 선폭을 갖는 패턴은 얻지 못한다.
이에 반해, 도 1 및 도 2에 도시된 실시예에서는 레이저를 부분적으로 조사하여 패턴을 깎아 나가는 것이 아니라, 약한 레이저를 도금 패턴(60)과 시드층(40) 모두에 조사하여 양자 모두를 일정 두께만큼 제거하는 것이므로, 패턴의 정밀도는 레이저 장비의 정밀도에 의존하는 것이 아니라 도금 패턴(60)의 형성과 관련되는 포토리소그래피 해상도에 의해 결정되며 이에 따라 10 μm 미만의 미세한 선폭을 갖는 패턴을 용이하게 대량으로 얻을 수 있다.
본 개시에 따른 마이크로 회로 패터닝 방법을 폴리머 기반 마이크로 회로 패터닝 방법에 관련된 실시예에 따라 설명하였지만, 보호받고자 하는 발명, 즉 본 발명의 범위는 특정 실시예에 한정되는 것은 아니며, 본 개시와 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지 대안, 수정 및 변경하여 실시할 수 있다. 따라서, 본 개시에 기재된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 실리콘 웨이퍼
20: 접착층
30: 폴리머 기판
40: 시드층
41: 제 1 시드층
42: 제 2 시드층
50: 포토레지스트 패턴
60: 도금 패턴
70, 80: 레이저
130: 폴리머 기판
160: 금속층
170: 레이저

Claims (11)

  1. (b) 기판의 표면에 시드층을 형성하는 단계;
    (c) 상기 시드층의 표면 중 일부 영역은 가리고 나머지 영역은 가리지 않는 포토레지스트 패턴을 상기 시드층의 표면에 형성하는 단계;
    (d) 상기 시드층의 표면 중 상기 포토레지스트 패턴에 의해 가려지지 않은 영역에 전기도금에 의한 도금 패턴을 형성하는 단계;
    (e) 상기 시드층의 표면 중 상기 포토레지스트 패턴에 의해 가려진 영역이 드러나도록 상기 포토레지스트 패턴을 제거하는 단계; 및
    (f) 상기 (d) 단계에 의해 형성된 상기 도금 패턴의 표면과 상기 (e) 단계에 의해 표면이 드러난 상기 시드층의 표면 모두에 레이저를 조사하여 상기 (e) 단계에 의해 표면이 드러난 상기 시드층을 제거하는 단계;
    를 포함하는 마이크로 회로 패터닝 방법.
  2. 제 1 항에 있어서,
    상기 (b) 단계는,
    (b1) 상기 기판의 표면에 티타늄(Ti) 재질의 제 1 시드층을 형성하는 단계; 및
    (b2) 상기 제 1 시드층 표면에 금(Au) 재질의 제 2 시드층을 형성하는 단계;
    를 포함하는 마이크로 회로 패터닝 방법.
  3. 제 1 항에 있어서,
    상기 (b) 단계 이전에,
    (a) 실리콘 웨이퍼 상에 실리콘 탄성중합체로 된 접착층을 도포하고 상기 접착층 상에 상기 기판을 부착하는 단계,
    를 추가적으로 포함하는 마이크로 회로 패터닝 방법.
  4. 제 3 항에 있어서,
    상기 (f) 단계 이후에,
    (g) 상기 시드층이 제거된 상기 기판을 실리콘 탄성중합체로 된 상기 접착층으로부터 분리하는 단계,
    를 추가적으로 포함하는 마이크로 회로 패터닝 방법.
  5. 제 1 항에 있어서,
    상기 (f) 단계는,
    상기 도금 패턴의 표면 전체 및 상기 시드층의 표면 전체에 걸쳐 균일한 조사량을 갖도록 상기 레이저를 조사하여 상기 시드층을 제거하는 단계,
    를 포함하는 마이크로 회로 패터닝 방법.
  6. 제 1 항에 있어서,
    상기 (f) 단계는,
    상기 도금 패턴의 표면 전체 및 상기 시드층의 표면 전체에 한꺼번에 상기 레이저를 조사하여 상기 시드층을 제거하는 단계,
    를 포함하는 마이크로 회로 패터닝 방법.
  7. 제 1 항에 있어서,
    상기 (f) 단계는,
    상기 레이저가 상기 도금 패턴의 표면 전체 및 상기 시드층의 표면 전체를 구성하는 구역들 간을 이동하도록 상기 레이저를 조사하여 상기 시드층을 제거하는 단계,
    를 포함하는 마이크로 회로 패터닝 방법.
  8. 제 1 항에 있어서,
    상기 레이저의 강도는 상기 기판에 대해서는 영향을 미치지 않는 강도로 선택되는,
    마이크로 회로 패터닝 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 따른 마이크로 회로 패터닝 방법에 의해 형성된 도금 패턴을 구비한 마이크로 회로.
  10. 제 9 항에 따른 마이크로 회로를 포함하는 미세 전극 어레이.
  11. 제 9 항에 따른 마이크로 회로를 포함하는 생체 이식형 기기.
KR1020160049302A 2016-04-22 2016-04-22 마이크로 회로 패터닝 방법 KR20170120869A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160049302A KR20170120869A (ko) 2016-04-22 2016-04-22 마이크로 회로 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160049302A KR20170120869A (ko) 2016-04-22 2016-04-22 마이크로 회로 패터닝 방법

Publications (1)

Publication Number Publication Date
KR20170120869A true KR20170120869A (ko) 2017-11-01

Family

ID=60382806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160049302A KR20170120869A (ko) 2016-04-22 2016-04-22 마이크로 회로 패터닝 방법

Country Status (1)

Country Link
KR (1) KR20170120869A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200486695Y1 (ko) 2017-08-24 2018-06-22 김동우 복합 필로우

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200486695Y1 (ko) 2017-08-24 2018-06-22 김동우 복합 필로우

Similar Documents

Publication Publication Date Title
JP6794424B2 (ja) 液滴アクチュエータ製造装置、システム、および関連方法
CN104870682B (zh) 成膜掩模的制造方法
WO1988002550A1 (en) Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US20080138581A1 (en) Masking high-aspect aspect ratio structures
JP2005527112A (ja) 基体上へのパターン層作製方法
JP2004322641A (ja) エンボス加工装置
CN109249020B (zh) 用于制造传感器结构的方法和带有传感器结构的传感器
EP3508916B1 (fr) Methode de fabrication d'un micromoule multi-niveaux pour electroformage
KR20170120869A (ko) 마이크로 회로 패터닝 방법
KR100678860B1 (ko) 전극 패턴 형성방법
JP6742711B2 (ja) 凹凸表面貼付用フィルムを用いた表面凹凸被処理物への微細パターン転写方法
US20080020576A1 (en) Method of forming polysilicon pattern
CN107870383A (zh) 二元滤光片及其制作方法
JP5343378B2 (ja) ステンシルマスクおよびその製造方法
KR101604695B1 (ko) 후면노광 기술을 이용한 미세패턴 보호 및 메탈레이어 증착방법
JP4761934B2 (ja) アライメントマーク付き半導体基板及びアライメントマークの製造方法
KR100997940B1 (ko) 마이크로 가공된 표면을 선택적으로 덮는 방법
US20030128803A1 (en) X-ray mask and method for providing same
JP6378117B2 (ja) アライメントマークの形成方法および半導体装置
JP3120783B2 (ja) Ｌｉｇａプロセス用マスクの作製方法
US20120098144A1 (en) Vertical electrode structure using trench and method for fabricating the vertical electrode structure
JP2018018980A (ja) デバイスウエーハの加工方法
JP4966694B2 (ja) 微細構造金型の製造方法
US6696223B2 (en) Method for performing photolithography
JP3979225B2 (ja) 光導波路の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application