KR20170120738A - 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법 - Google Patents

불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법 Download PDF

Info

Publication number
KR20170120738A
KR20170120738A KR1020160048759A KR20160048759A KR20170120738A KR 20170120738 A KR20170120738 A KR 20170120738A KR 1020160048759 A KR1020160048759 A KR 1020160048759A KR 20160048759 A KR20160048759 A KR 20160048759A KR 20170120738 A KR20170120738 A KR 20170120738A
Authority
KR
South Korea
Prior art keywords
data
logical address
storage space
written
memory device
Prior art date
Application number
KR1020160048759A
Other languages
English (en)
Other versions
KR102570367B1 (ko
Inventor
황주영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160048759A priority Critical patent/KR102570367B1/ko
Priority to US15/454,542 priority patent/US10503638B2/en
Publication of KR20170120738A publication Critical patent/KR20170120738A/ko
Application granted granted Critical
Publication of KR102570367B1 publication Critical patent/KR102570367B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0692—Multiconfiguration, e.g. local and global addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0643—Management of files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/80—Database-specific techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법에 관한 것이다. 본 발명의 액세스 방법은, 불휘발성 메모리 장치의 제1 논리 어드레스에 대응하는 저장 공간에 사용자 데이터, 제1 논리 어드레스 및 사용자 데이터와 연관된 제2 논리 어드레스를 기입하는 단계를 포함한다. 사용자 데이터는 불휘발성 메모리 장치에 미리 기입되어 있던 이전 데이터를 갱신하는 갱신 데이터이다. 제2 논리 어드레스는 이전 데이터가 기입된 불휘발성 메모리 장치의 저장 공간의 논리 어드레스이다.

Description

불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법{ACCESS METHOD FOR ACCESSING STORAGE DEVICE COMPRISING NONVOLATILE MEMORY DEVICE AND CONTROLLER}
본 발명은 전자 회로에 관한 것으로, 더 상세하게는 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법에 관한 것이다.
컴퓨팅 장치는 데스크톱 컴퓨터, 노트북 컴퓨터, 스마트폰, 스마트태블릿 등을 포함한다. 전통적으로, 컴퓨팅 장치의 스토리지 장치로 하드 디스크 드라이브가 사용되어 왔다. 그러나, 근래에 스마트폰, 스마트태블릿 등과 같은 모바일 장치는 휴대성을 지원하기 위해 낸드 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 불휘발성 메모리 장치를 스토리지 장치로 사용한다. 또한, 노트북 컴퓨터 및 데스크톱 컴퓨터에서도 불휘발성 메모리 장치를 스토리지 장치로 사용하는 빈도가 증가하고 있다.
불휘발성 메모리 장치는 하드 디스크 드라이브와 비교하여 상대적으로 짧은 역사를 갖는다. 따라서, 스토리지 장치를 관리하는 기존의 파일 시스템들은 하드 디스크 드라이브의 동작 특성에 적합하게 설계된 것이 대부분이다. 불휘발성 메모리 장치와 하드 디스크 드라이브의 동작 특성의 차이로 인해, 이러한 기존의 파일 시스템들은 불휘발성 메모리 장치의 동작 성능을 충분히 이용하지 못하고 있다. 따라서, 불휘발성 메모리 장치의 동작 성능을 충분히 활용할 수 있는 새로운 파일 시스템들, 즉 스토리지 장치를 액세스하는 방법에 대한 연구가 절실히 요구되고 있다.
본 발명의 목적은, 불휘발성 메모리 장치의 동작 특성에 부합하여 향상된 성능을 갖는 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법을 제공하는 데에 있다.
본 발명의 실시 예들에 따른 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법은, 상기 불휘발성 메모리 장치의 제1 논리 어드레스에 대응하는 저장 공간에 사용자 데이터, 상기 제1 논리 어드레스 및 상기 사용자 데이터와 연관된 제2 논리 어드레스를 기입하는 단계를 포함한다. 상기 사용자 데이터는 상기 불휘발성 메모리 장치에 미리 기입되어 있던 이전 데이터를 갱신하는 갱신 데이터이다. 상기 제2 논리 어드레스는 상기 이전 데이터가 기입된 상기 불휘발성 메모리 장치의 저장 공간의 논리 어드레스이다.
본 발명의 실시 예들에 따른 스토리지 장치를 액세스하는 액세스 방법은, 호스트 장치가 상기 스토리지 장치에서 연속적인 논리 어드레스들에 해당하는 연속 저장 공간을 할당하는 단계; 상기 호스트 장치가 사용자 데이터를 상기 연속 저장 공간을 가리키는 제1 논리 어드레스 및 상기 사용자 데이터가 이전에 기입되어 있던 제2 논리 어드레스들과 함께 상기 연속적인 논리 어드레스들의 순서에 따라 순차적으로 상기 연속 저장 공간에 기입하는 단계; 그리고 상기 스토리지 장치의 서든 파워 오프(Sudden Power Off)가 검출된 때에, 상기 호스트 장치가 상기 스토리지 장치에 백업된 메타 데이터, 상기 제1 논리 어드레스 및 상기 제2 논리 어드레스들을 이용하여 파일 시스템을 복원하는 단계를 포함한다.
본 발명의 실시 예들에 따르면, 갱신 데이터와 연관된 메타 데이터는 갱신 데이터와 함께 스토리지 장치에 기입되며, 서든 파워 오프 후에 파일 시스템을 복원하는 데에 사용될 수 있다. 따라서, 메타 데이터를 스토리지 장치에 기입하는 횟수가 감소되며, 스토리지 장치를 액세스하는 속도 및 스토리지 장치의 수명이 향상된다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 장치를 보여주는 블록도이다.
도 2는 스토리지 장치 또는 불휘발성 메모리 장치의 물리적 저장 공간 및 호스트 장치에 의해 식별되는 논리적 저장 공간을 보여준다.
도 3은 본 발명의 실시 예에 따라 호스트 장치가 스토리지 장치를 액세스하는 방법을 보여주는 순서도이다.
도 4는 호스트 장치가 스토리지 장치에 사용자 데이터를 기입하는 방법을 보여주는 순서도이다.
도 5는 호스트 장치에 의해 식별되는 논리적 저장 공간에서, 파일 시스템에 기반하여 사용자 데이터가 기입된 상태를 보여주는 블록도이다.
도 6은 도 5의 논리적 저장 영역에서 데이터가 더 기입되는 예를 보여준다.
도 7은 본 발명의 실시 예들에 따른 컴퓨팅 장치가 서든 파워 오프로부터 메타 데이터를 복원하는 예를 보여준다.
도 8은 랜덤 쓰기 영역의 임의 쓰기 섹션과 순차 쓰기 영역의 순차 쓰기 섹션에서 데이터가 기입되는 예를 보여준다.
도 9 내지 도 11은 순차 쓰기 영역의 섹션들 및 불휘발성 메모리 장치의 메모리 블록들 사이의 관계를 보여준다.
도 12는 호스트 장치가 활성 섹션을 생성하는 방법의 예를 보여준다.
도 13은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 14는 본 발명의 실시 예에 따른 메모리 블록을 보여주는 회로도이다.
도 15는 본 발명의 실시 예에 따른 컨트롤러를 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 장치(10)를 보여주는 블록도이다. 도 1을 참조하면, 컴퓨팅 장치(10)는 호스트 장치(20) 및 스토리지 장치(100)를 포함한다.
호스트 장치(20)는 스토리지 장치(100)를 액세스할 수 있다. 예를 들어, 호스트 장치(20)는 스토리지 장치(100)에 사용자 데이터를 기입하고, 스토리지 장치(100)에 기입된 사용자 데이터를 읽을 수 있다. 호스트 장치(20)는 스토리지 장치(100)의 저장 공간을 관리하는 파일 시스템(21)을 운용할 수 있다. 예를 들어, 파일 시스템(21)은 호스트 장치(20)에서 구동되는 운영 체제의 일부로 제공될 수 있다. 호스트 장치(20)는 파일 시스템(21)을 이용하여 스토리지 장치(100)의 저장 공간을 관리하고, 스토리지 장치(100)에 사용자 데이터를 기입하고, 그리고 스토리지 장치(100)로부터 사용자 데이터를 읽을 수 있다.
스토리지 장치(100)는 불휘발성 메모리 장치(110) 및 컨트롤러(120)를 포함한다. 컨트롤러(120)는 호스트 장치(20)와 통신할 수 있다. 컨트롤러(120)는 호스트 장치(20)의 요청에 따라 불휘발성 메모리 장치(110)를 제어할 수 있다. 예를 들어, 컨트롤러(120)는 호스트 장치(20)로부터 수신되는 데이터(예를 들어, 사용자 데이터 또는 메타 데이터)를 불휘발성 메모리 장치(110)에 데이터를 기입할 수 있다. 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 데이터(예를 들어, 사용자 데이터 또는 메타 데이터)를 읽고, 읽혀진 데이터를 호스트 장치(20)로 전달할 수 있다.
컨트롤러(120)는 변환 계층(128)을 포함한다. 변환 계층(128)은 컨트롤러(120)에 의해 구동되는 펌웨어 또는 소프트웨어일 수 있다. 변환 계층(128)은 호스트 장치(20)에 의해 관리되는 저장 공간의 논리 어드레스를 불휘발성 메모리 장치(110)의 저장 공간의 물리 어드레스로 변환할 수 있다. 즉, 컨트롤러(120)는 호스트 장치(20)로부터 수신되는 논리 어드레스 기반 요청의 논리 어드레스를 변환 계층(128)을 이용하여 물리 어드레스로 변환할 수 있다. 컨트롤러(120)는 물리 어드레스 기반 요청을 불휘발성 메모리 장치(110)로 전달할 수 있다. 변환 계층(128)은 불휘발성 메모리 장치(110)를 관리하고, 불휘발성 메모리 장치(110)의 동작 성능을 개선하기 위한 다양한 배경 동작들을 수행할 수 있다.
이하에서, 사용자 데이터 및 메타 데이터가 정의된다. 사용자 데이터는 호스트 장치(20)를 이용하는 사용자가 스토리지 장치(100) 또는 불휘발성 메모리 장치(110)에 기입하는 데이터일 수 있다. 예를 들어, 사용자 데이터는 컴퓨팅 장치(10)에 설치되는 운영 체제 또는 응용의 설치 데이터, 운영 체제 또는 응용에 의해 생성되는 워드 파일, 스프레드시트 파일, 데이터베이스 파일, 멀티미디어 파일, 압축 파일과 같은 다양한 데이터를 포함할 수 있다. 메타 데이터는 호스트 장치(20)가 스토리지 장치(100)를 관리하기 위해 생성하는 데이터일 수 있다. 예를 들어, 메타 데이터는 스토리지 장치(100)에 대응하는 파일 시스템(21)의 데이터를 포함할 수 있다. 메타 데이터(21)는 파워 오프 시에도 유지될 수 있도록, 사용자의 개입 없이 호스트 장치(20) 또는 파일 시스템(21)에 의해 스토리지 장치(100) 또는 불휘발성 메모리 장치(110)에 기입될 수 있다.
컨트롤러(120) 또한 불휘발성 메모리 장치(110)를 관리하기 위한 메타 데이터를 생성하고, 메타 데이터를 불휘발성 메모리 장치(110)에 기입할 수 있다. 간결한 설명을 위하여, 후술되는 메타 데이터는 호스트 장치(20) 또는 파일 시스템(21)에 의해 생성 또는 관리되는 것을 지칭하는 것으로 해석된다. 그러나, 본 발명의 기술적 사상은 한정되지 않는다.
불휘발성 메모리 장치(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 각 메모리 블록의 메모리 셀들은 각 메모리 블록의 저장 공간을 형성할 수 있다. 예를 들어, 각 메모리 블록의 저장 공간은 데이터 영역(DA) 및 스페어 영역(SA)을 포함할 수 있다. 데이터 영역(DA)은 호스트 장치(20)에 의해 식별되고 액세스되는 저장 공간을 형성할 수 있다. 스페어 영역(SA)은 호스트 장치(20)에 의해 식별되지 않으며, 컨트롤러(120)에 의해 독립적으로 관리되는 저장 공간을 형성할 수 있다.
도 2는 스토리지 장치(100) 또는 불휘발성 메모리 장치(110)의 물리적 저장 공간(PA) 및 호스트 장치(20)에 의해 식별되는 논리적 저장 공간(LA)을 보여준다. 도 1 및 도 2를 참조하면, 호스트 장치(20)는 스토리지 장치(100)의 물리적 저장 공간(PA) 중에서 데이터 영역(DA)을 논리적 저장 공간(LA)으로 식별할 수 있다. 물리적 저장 공간(PA) 중에서 스페어 영역(SA) 및 예비 영역(RA)은 호스트 장치(20)에 의해 식별되지 않으며, 논리적 저장 공간(LA)에 포함되지 않을 수 있다. 예를 들어, 예비 영역(RA)은 컨트롤러(120)가 컨트롤러(120)에 의해 생성되는 메타 데이터를 저장하는 데에 사용하는 메모리 블록을 포함할 수 있다. 예비 영역(RA)은 컨트롤러(120)가 배드 블록과 대체하기 위하여, 또는 가비지 컬렉션과 같은 배경 동작에 사용하기 위하여 내부적으로 사용하는 메모리 블록을 포함할 수 있다.
물리적 저장 공간(PA) 중에서 스페어 영역(SA) 및 예비 영역(RA)이 논리적 저장 공간(LA)에 포함되지 않으므로, 물리적 저장 공간(PA)을 식별하는 물리 어드레스의 범위는 논리적 저장 공간(LA)을 식별하는 논리 어드레스의 범위보다 클 수 있다.
호스트 장치(20)는 논리적 저장 공간(LA)을 블록의 단위로 액세스할 수 있다. 예를 들어, 호스트 장치(20)는 한 번의 쓰기 요청 시에 하나의 블록의 데이터를 기입할 것을 스토리지 장치(100)에 요청할 수 있다. 호스트 장치(20)는 한 번의 읽기 요청 시에 하나의 블록의 데이터를 읽을 것을 스토리지 장치(100)에 요청할 수 있다. 예를 들어, 하나의 블록은 4KB일 수 있다.
호스트 장치(20)는 논리적 저장 공간(LA)에 세그먼트들을 설정할 수 있다. 각 세그먼트의 사이즈는 둘 이상의 블록들을 포함하도록 설정될 수 있다. 예를 들어, 하나의 세그먼트는 2MB일 수 있다.
호스트 장치(20)는 논리적 저장 공간(LA)에 섹션들을 설정할 수 있다. 각 섹션의 사이즈는 둘 이상의 세그먼트들을 포함하도록 설정될 수 있다. 각 섹션의 사이즈는, 스토리지 장치(100)에서 가비지 컬렉션의 단위와 일치하도록 설정될 수 있다. 예를 들어, 스토리지 장치(100)에서 가비지 컬렉션을 통해 확보되는 최소 저장 공간의 사이즈와 하나의 섹션의 사이즈가 동일할 수 있다.
호스트 장치(20)는 논리적 저장 공간(LA)에 존들을 설정할 수 있다. 예를 들어, 각 존의 사이즈는 각 섹션의 사이즈와 같거나 또는 둘 이상의 섹션들을 포함하도록 설정될 수 있다.
호스트 장치(20)는 논리적 저장 공간(LA)에 슈퍼 블록(SB)을 기입할 수 있다. 슈퍼 블록(SB)은 논리적 저장 공간(LA)의 파티션 정보를 포함하는 메타 데이터일 수 있다. 슈퍼 블록(SB)은 논리적 저장 공간(LA)의 포맷 시에 생성되며, 포맷 이외의 다른 쓰기를 통한 갱신이 금지될 수 있다.
호스트 장치(20)는 슈퍼 블록(SB)이 기입되는 공간을 제외한 논리적 저장 공간(LA)을 랜덤 쓰기 영역(RWA) 및 순차 쓰기 영역(SWA)으로 분할할 수 있다. 예를 들어, 호스트 장치(20)는 랜덤 쓰기 영역(RWA)에서 블록 단위의 랜덤 쓰기를 수행할 수 있다. 호스트 장치(20)는 순차 쓰기 영역(SWA)의 각 섹션(section)에서 순차 쓰기를 수행할 수 있다.
호스트 장치(20)는 랜덤 쓰기 영역(RWA)에 메타 데이터를 기입하고, 순차 쓰기 영역(SWA)에 사용자 데이터 및 사용자 데이터의 로그 정보를 기입할 수 있다.
예를 들어, 호스트 장치(20)가 랜덤 쓰기 영역(RWA)에 기입하는 메타 데이터는 체크 포인트(CP, Check Point), 세그먼트 정보 테이블(SIT, Segment Information Table), 노드 어드레스 테이블(NAT, Node Address Table), 그리고 세그먼트 요약 영역(SSA, Segment Summary Area)을 포함할 수 있다.
체크 포인트(CP)는 파일 시스템(21)의 상태, 노드 어드레스 테이블(NAT) 및 세그먼트 정보 테이블(SIT)의 유효 정보를 가리키는 비트맵들, 현재 활성 세그먼트(또는 섹션)의 요약 엔트리 등을 포함할 수 있다.
세그먼트 정보 테이블(SIT)은 순차 쓰기 영역(SWA)의 각 세그먼트의 유효 블록들의 수 및 모든 블록들의 유효성에 대한 비트맵을 포함할 수 있다. 노드 어드레스 테이블(NAT)은 순차 쓰기 영역(SWA)에 저장된 모든 노드 블록들과 연관된 위치들(예를 들어, 논리 어드레스들)을 가리키는 테이블일 수 있다. 세그먼트 요약 영역(SSA)은 순차 쓰기 영역(SWA)의 모든 블록들의 소유 정보, 예를 들어 부모 노드들의 수 및 오프셋들을 포함할 수 있다. 체크 포인트(CP), 세그먼트 정보 테이블(SIT), 노드 어드레스 테이블(NAT), 그리고 세그먼트 요약 영역(SSA)은 논리적 저장 공간(LA)을 관리하는 파일 시스템(21)에 의해 관리되는 메타 데이터를 형성할 수 있다.
호스트 장치(20)는 순차 쓰기 영역(SWA)에서 사용자 데이터를 데이터 블록으로 기입하고, 로그 정보를 노드 블록으로 기입할 수 있다. 예를 들어, 임의 쓰기 영역(RWA) 및 순차 쓰기 영역(SWA)은 섹션 또는 존의 경계에서 분할될 수 있다.
예시적으로, 노드 어드레스 테이블(NAT)은 호스트 장치(20)가 순차 쓰기 영역(SWA)을 액세스하는 것을 지원하는 데에 사용될 수 있다. 체크 포인트(CP), 세그먼트 정보 테이블(SIT), 그리고 세그먼트 요약 영역(SSA)은 서든 파워 오프(Sudden Power Off)가 발생한 때에 메타 데이터를 복원하고, 파일 시스템(21)을 복원하는 데에 사용될 수 있다. 세그먼트 정보 테이블(SIT) 및 세그먼트 요약 영역(SSA)은 호스트 장치(20)가 가비지 컬렉션을 수행할 섹션을 선택하는 데에 사용될 수 있다.
도 3은 본 발명의 실시 예에 따라 호스트 장치(20)가 스토리지 장치(100)를 액세스하는 방법을 보여주는 순서도이다. 도 1 내지 도 3을 참조하면, S110 단계에서, 호스트 장치(20)는 메타 데이터를 스토리지 장치(100)의 랜덤 쓰기 영역(RWA)에 기입할 수 있다.
S120 단계에서, 호스트 장치(20)는 사용자 데이터, 사용자 데이터가 기입되는 논리적 저장 공간(LBA)의 논리 어드레스(LBA), 그리고 이전 논리 어드레스(LBA_O)를 스토리지 장치(100)의 순차 쓰기 영역(SWA)에 기입할 수 있다.
예를 들어, 파일 시스템(21)은 쓰기 시 복사(copy-on-write) 방식일 수 있다. 예를 들어, 새로운 사용자 데이터를 스토리지 장치(100)에 기입할 때에, 파일 시스템(21)은 자유 저장 공간의 논리 어드레스를 선택하고, 선택된 논리 어드레스를 이용하여 새로운 사용자 데이터를 스토리지 장치(100)에 기입할 수 있다. 기존에 스토리지 장치(100)에 기입되어 있던 데이터를 갱신할 때에, 파일 시스템(21)은 자유 저장 공간의 논리 어드레스를 선택하고, 선택된 논리 어드레스를 이용하여 갱신 데이터를 스토리지 장치(100)에 기입할 수 있다. 파일 시스템(21)은 이전 데이터가 저장되어 있던 저장 공간을 자유 저장 공간으로 해제할 수 있다.
사용자 데이터가 갱신 데이터일 때에, 이전 논리 어드레스(LBA_O)는 이전 데이터가 저장되어 있던 저장 공간에 대응할 수 있다. 사용자 데이터가 갱신 데이터가 아니고 새로운 데이터일 때에, 이전 논리 어드레스(LBA_O)는 널(null) 값 또는 미리 정해진 값을 가리킬 수 있다.
S130 단계에서, 호스트 장치(20)는 스토리지 장치(100)에서 서든 파워 오프(SPO, Sudden Power Off)가 발생하였음을 검출할 수 있다. 예를 들어, 스토리지 장치(100)가 호스트 장치로부터 예고 없이 분리되거나 컴퓨팅 장치(10)에 공급되는 전원이 예고 없이 차단되는 경우, 스토리지 장치(100)에서 서든 파워 오프가 발생할 수 있다.
예시적으로, 서든 파워 오프가 발생하는 때에, 스토리지 장치(100)는 내부의 예비 전원을 이용하여 미리 정해진 위치에 서든 파워 오프가 발생하였음을 가리키는 정보를 기입할 수 있다. 호스트 장치(20)는 스토리지 장치(100)가 기입한 정보를 검출함으로써, 스토리지 장치(100)에서 서든 파워 오프가 발생하였음을 검출할 수 있다.
다른 예로서, 정상적으로 전원 오프가 발생할 때에, 스토리지 장치(100)는 미리 정해진 위치에 정상 전원 오프가 발생하였음을 가리키는 정보를 기입할 수 있다. 호스트 장치(20)는 스토리지 장치(100)가 정보를 기입하지 않았음을 검출함으로써, 스토리지 장치(100)에서 서든 파워 오프가 발생하였음을 검출할 수 있다.
상술된 방법들은 예시적인 것이며, 호스트 장치(20)가 스토리지 장치(100)의 서든 파워 오프를 검출하는 방법은 다양하게 변경 또는 응용될 수 있다.
S140 단계에서, 호스트 장치(20)는 스토리지 장치(100)에 기입되어 있는 메타 데이터, 논리 어드레스(LBA), 그리고 이전 논리 어드레스(LBA_O)에 기반하여 파일 시스템(21)을 복원할 수 있다.
호스트 장치(20)가 스토리지 장치(100)에 데이터를 기입할 때에, 메타 데이터의 갱신이 발생한다. 예를 들어, 메타 데이터의 갱신은 호스트 장치(20)에서 내부적으로 수행되며, 컴퓨팅 장치(10)에서 전원이 차단되면 갱신된 메타 데이터는 소실된다. 갱신된 메타 데이터가 소실되는 것을 방지하기 위하여, 호스트 장치(20)는 메타 데이터를 스토리지 장치(100)에 기입하여야 한다.
본 발명의 실시 예들에 따르면, 사용자 데이터가 스토리지 장치(100)에 기입된 후 메타 데이터가 바로 스토리지 장치(100)에 기입되지 않을 수 있다. 즉, 메타 데이터가 불휘발성 메모리 장치(110)에 저장된 후에(S110 단계) 제2 사용자 데이터가 스토리지 장치(100)에 기입될 수 있으며(S120 단계), 제2 사용자 데이터의 기입에 의해 갱신되는 메타 데이터는 스토리지 장치(100)에 바로 기입되지 않을 수 있다. 스토리지 장치(100)에 기입되지 않은 갱신된 메타 데이터가 서든 파워 오프에 의해 소실되더라도(S130 단계), 이전에 기입된 메타 데이터 및 제2 사용자 데이터와 함께 기입된 논리 어드레스(LBA) 및 이전 논리 어드레스(LBA_O)를 이용하여 파일 시스템(21)이 복원될 수 있다. 즉, 본 발명의 실시 예들에 따르면, 최신의 메타 데이터가 스토리지 장치(100)에 기입되지 않더라고 파일 시스템(21)을 복원하는 것이 가능하므로, 호스트 장치(21)가 메타 데이터를 스토리지 장치(100)에 기입하는 빈도가 감소될 수 있다. 즉, 불휘발성 메모리 장치(110)에 대한 기입 횟수가 감소되고, 스토리지 장치(100)의 수명이 연장되고 속도가 향상된다.
도 4는 호스트 장치(20)가 스토리지 장치(100)에 사용자 데이터를 기입하는 방법을 보여주는 순서도이다. 도 1, 도 2 및 도 4를 참조하면, S210 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 사용자 데이터의 쓰기 이벤트를 검출할 수 있다. 예를 들어, 사용자의 요청에 의해 사용자 데이터를 스토리지 장치(100)에 기입하여야 할 때 또는 호스트 장치(20)에서 구동되는 운영 체제 또는 응용에서 자체적으로 사용자 데이터를 스토리지 장치(100)에 기입하고자 할 때, 사용자 데이터의 쓰기 이벤트가 검출될 수 있다.
S220 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 순차 쓰기 영역(SWA)에 활성 섹션이 존재하는지 판별한다. 예를 들어, 활성 섹션은 사용자 데이터의 기입을 위해 오픈되었고, 사용자 데이터가 기입될 자유 세그먼트 또는 자유 블록을 포함하는 섹션일 수 있다. 활성 섹션이 존재하지 않으면, S230 단계에서 파일 시스템(21)이 순차 쓰기 영역(SWA)의 자유 섹션을 활성 섹션으로 생성할 수 있다.
활성 섹션이 존재하면 또는 활성 섹션이 생성된 후에, S240 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 쓰기 이벤트에 해당하는 사용자 데이터, 사용자 데이터가 기입될 논리 어드레스(LBA), 그리고 사용자 데이터와 연관된 이전 논리 어드레스(LBA_O)를 활성 섹션에 기입할 수 있다.
예시적으로, 순차 쓰기 영역(SWA)은 섹션 내에서의 순차 쓰기를 보장하도록 구성된다. 따라서, 파일 시스템(21)은 활성 섹션 내에서 가장 낮은(또는 높은) 논리 어드레스로부터 가장 높은(또는 낮은) 논리 어드레스의 순서로, 첫 번째 활성 세그먼트의 첫 번째 자유 블록(예를 들어, 데이터 블록)의 논리 어드레스를 사용자 데이터가 기입될 논리 어드레스(LBA)로 선택할 수 있다.
사용자 데이터가 갱신 데이터인 경우, 이전 논리 어드레스(LBA_O)는 갱신 데이터에 대응하는 이전 데이터가 저장된 블록(예를 들어, 데이터 블록)의 논리 어드레스일 수 있다. 사용자 데이터가 갱신 데이터가 아닌 경우, 이전 논리 어드레스(LBA_O)는 널(null) 값 또는 이전 논리 어드레스(LBA_O)가 무효임을 가리키는 값을 포함할 수 있다.
도 5는 호스트 장치(20)에 의해 식별되는 논리적 저장 공간(LA)에서, 파일 시스템(21)에 기반하여 사용자 데이터가 기입된 상태를 보여주는 블록도이다. 간결한 설명을 위하여, 도 2에 표시된 랜덤 쓰기 영역(RWA) 및 순차 쓰기 영역(SWA)의 참조 문자들은 도 5에 도시되지 않는다.
도 1 및 도 5를 참조하면, 파일 시스템(21)은 순차 쓰기 영역(SWA)에서 사용자 데이터의 파일이 기입되는 파일 데이터 섹션(S_FD) 및 데이터 섹션(S_D)에 기입되는 파일의 로그 정보가 기입되는 파일 노드 섹션(S_FN)을 쌍으로 관리할 수 있다. 파일 시스템(21)은 파일 데이터 섹션(S_FD)에 데이터 블록을 기입하고, 파일 노드 섹션(S_FN)에 노드 블록을 기입할 수 있다.
노드 어드레스 테이블(NAT)은 순차 쓰기 영역(SWA)에 기입되는 모든 노드 블록들의 위치들(예를 들어, 논리 어드레스들)에 대한 정보를 포함할 수 있다.
예를 들어, 노드 어드레스 테이블(NAT)은 루트 아이노드(IN_R)의 정보가 기입된 제a 노드 블록(NBa, 미도시)의 제a 위치 정보(L_NBa), 제1 디렉토리(D1, 미도시)의 제1 디렉토리 아이노드(IN_D1)의 정보가 기입된 제b 노드 블록(NBb, 미도시)의 제b 위치 정보(L_NBb), 제2 디렉토리(D2, 미도시)의 제2 디렉토리 아이노드(IN_D2)의 정보가 기입된 제c 노드 블록(NBc, 미도시)의 제c 위치 정보(L_NBb)와 같이, 순차 쓰기 영역(SWA)에 기입된 아이노드들의 노드 블록들의 위치들에 대한 정보를 포함할 수 있다.
노드 어드레스 테이블(NAT)은 파일 데이터 섹션(S_D) 및 파일 노드 섹션(S_FN)에 기입된 제1 파일(F1, 미도시)의 제1 파일 아이노드(IN_F1)의 정보가 기입된 제1 노드 블록(NB1)의 제1 노드 위치 정보(L_NB1)를 더 포함할 수 있다. 예를 들어, 호스트 장치(20)가 파일 데이터 섹션(S_FD) 및 파일 노드 섹션(S_FN)에 기입된 제1 파일(F1)을 액세스하고자 할 때, 호스트 장치(20)는 노드 어드레스 테이블(NAT)에서 제1 파일 아이노드(IN_F1)에 대응하는 제1 노드 위치 정보(L_NB1)를 검색할 수 있다.
제1 노드 위치 정보(L_NB1)가 검색되면, 파일 노드 섹션(S_FN)에 기입된 제1 노드 블록(NB1)이 액세스될 수 있다. 제1 노드 블록(NB1)은 제1 내지 제4 파일 오프셋들(OFF1~OFF4)에 대한 정보를 포함한다. 예를 들어, 제1 노드 블록(NB1)은 제1 파일 오프셋(OFF1)에 해당하는 제1 데이터 블록(DB1)의 제1 데이터 위치 정보(L_DB1)를 포함할 수 있다. 제1 노드 블록(NB1)은 제2 파일 오프셋(OFF2)에 해당하는 제2 데이터 블록(DB2)의 제2 데이터 위치 정보(L_DB2)를 포함할 수 있다.
제1 노드 블록(NB1)은 제3 파일 오프셋(OFF3)에 해당하는 제2 노드 블록(NB2)의 제2 노드 위치 정보(L_NB2)를 포함할 수 있다. 제3 파일 오프셋(OFF3)을 액세스하고자 할 때에, 노드 어드레스 테이블(NAT)을 참조하여 제2 노드 블록(NB2)의 제2 노드 위치 정보(L_NB2)가 검출될 수 있다. 제2 노드 위치 정보(L_NB2)에 기반하여, 제2 노드 블록(NB2)이 액세스될 수 있다. 제2 노드 블록(NB2)은 제3a 파일 오프셋(OFF3a)에 해당하는 제3 데이터 블록(DB3)의 제3 데이터 위치 정보(L_DB3)를 포함할 수 있다. 제2 노드 블록(NB2)은 제3b 파일 오프셋(OFF3b)에 해당하는 제4 데이터 블록(DB4)의 제4 데이터 위치 정보(L_DB4)를 포함할 수 있다.
제1 노드 블록(NB1)은 제4 파일 오프셋(OFF4)에 해당하는 제3 노드 블록(NB3)의 제3 노드 위치 정보(L_NB3)를 포함할 수 있다. 제4 파일 오프셋(OFF4)을 액세스하고자 할 때에, 노드 어드레스 테이블(NAT)을 참조하여 제3 노드 블록(NB3)의 제3 노드 위치 정보(L_NB3)가 검출될 수 있다. 제3 노드 위치 정보(L_NB3)에 기반하여, 제3 노드 블록(NB3)이 액세스될 수 있다. 제3 노드 블록(NB3)은 제4a 파일 오프셋(OFF4a)에 해당하는 제5 데이터 블록(DB5)의 제5 데이터 위치 정보(L_DB5)를 포함할 수 있다. 제3 노드 블록(NB3)은 제4b 파일 오프셋(OFF4b)에 해당하는 제4 노드 블록(NB4)의 제4 노드 위치 정보(L_NB4)를 포함할 수 있다.
제4b 파일 오프셋을 액세스하고자 할 때에, 노드 어드레스 테이블(NAT)을 참조하여 제4 노드 블록(NB4)의 제4 노드 위치 정보(L_NB4)가 검출될 수 있다. 제4 노드 위치 정보(L_NB4)에 기반하여, 제4 노드 블록(NB4)이 액세스될 수 있다. 제4 노드 블록(NB4)은 제4b1 파일 오프셋(OFF4b1)에 해당하는 제6 데이터 블록(DB6)의 제6 데이터 위치 정보(L_DB6)를 포함할 수 있다.
파일 데이터 섹션(S_FD)은 사용자 데이터(UD1~UD6)를 파일 노드 섹션(S_FN)의 노드 블록들에 대응하는 제1 내지 제6 데이터 블록들(DB1~DB6)로 저장할 수 있다. 파일 데이터 섹션(S_FD)에서, 사용자 데이터(UD1~UD6)는 제1 내지 제6 데이터 블록들(DB1~DB6)로서 쓰기 이벤트의 발생 순서에 따라 순차적으로 기입될 수 있다. 파일 노드 섹션(S_FN)에서, 제1 내지 제6 데이터 블록들(DB1~DB6)이 순차적으로 기입되는 동안, 대응하는 로그 정보들이 순차적으로 기입될 수 있다.
도 1 내지 도 4를 참조하여 설명된 바와 같이, 이전 논리 어드레스들(LBA_O)이 더 기입될 수 있다. 예를 들어, 이전 논리 어드레스들(LBA_O)은 파일 데이터 섹션(S_FD)에서 각 데이터 블록 마다 기입될 수 있다. 예를 들어, 이전 논리 어드레스들(LBA_O)은 불휘발성 메모리 장치(110)의 스페어 영역(SA)에 기입될 수 있다.
또한, 논리 어드레스(LBA)가 더 기입될 수 있다. 예를 들어, 각 파일 데이터 섹션(S_FD)에서, 시작(또는 마지막) 논리 어드레스가 한 번 기입될 수 있다. 논리 어드레스(LBA)는 불휘발성 메모리 장치(110)의 스페어 영역(SA)에 기입될 수 있다.
예시적으로, 파일 데이터 섹션(S_FD)의 각 노드 블록에 대해 클린 마크(C)가 더 기입될 수 있다. 예를 들어, 파일 데이터 섹션(S_FD) 및 파일 노드 섹션(S_FN)이 생성되는 동안, 세그먼트 정보 테이블(SIT), 노드 어드레스 테이블(NAT) 및 세그먼트 요약 영역(SSA)이 갱신될 수 있다. 즉, 메타 데이터가 갱신될 수 있다. 파일 노드 섹션(FN)에 노드 블록으로 기입된 로그 정보와 연관된 메타 데이터의 갱신 부분이 스토리지 장치(100)에 기입된 때에, 클린 마크(C)가 기입될 수 있다. 예를 들어, 클린 마크(C)는 불휘발성 메모리 장치(110)의 스페어 영역(SA)에 기입될 수 있다. 도 5에서, 노드 데이터 섹션(S_FD)의 모든 데이터 블록들에 클린 마크(C)가 기입되어 있으므로, 파일 데이터 섹션(S_FD)에 기입된 데이터 블록들(DB1~DB6)의 기입에 의해 발생하는 메타 데이터의 갱신 부분은 모두 스토리지 장치(100)에 기입된 상태일 수 있다. 메타 데이터의 갱신 부분이 스토리지 장치(100)에 기입될 때, 체크 포인트(CP) 또한 함께 갱신되고, 롤-백을 위한 체크 포인트가 생성될 수 있다.
예시적으로, 도 5에서, 이전 논리 어드레스들(LBA_O), 논리 어드레스(LBA), 그리고 클린 마크들(C)은 파일 데이터 섹션(S_FD)에 기입되는 것으로 도시되어 있다. 그러나, 이전 논리 어드레스들(LBA_O), 논리 어드레스(LBA), 그리고 클린 마크들(C)은 파일 노드 섹션(S_FN) 또는 파일 데이터 섹션(S_FD)에 기입될 수 있다.
도 6은 도 5의 논리적 저장 영역(LA)에서 데이터가 더 기입되는 예를 보여준다. 도 5와 비교하면, 도 6에서, 제2 파일(F2)에 해당하는 사용자 데이터(UD7~UD10)가 파일 데이터 섹션(S_FD')에 제7 내지 제10 데이터 블록들(DB7~DB10)로 기입될 수 있다. 예를 들어, 제7 내지 제10 데이터 블록들(DB7~DB10)은 파일 데이터 섹션(S_FD')에 해당하는 스토리지 장치(100)의 저장 공간에 기입될 수 있다. 제7 내지 제10 데이터 블록들(DB7~DB10)이 기입됨에 따라, 이들에 대응하는 로그 정보가 파일 노드 섹션(S_FN')에 제5 노드 블록(NB5)으로 기입될 수 있다. 예를 들어, 제5 노드 블록(NB5)은 파일 노드 섹션(S_FN')에 해당하는 스토리지 장치(100)의 저장 공간에 기입될 수 있다. 제5 노드 블록(NB5)은 제2 파일(F2)의 제1 오프셋(OFF1)의 데이터가 기입된 제7 데이터 블록(DB7)의 제7 데이터 위치 정보(L_DB7), 제2 오프셋(OFF2)의 데이터가 기입된 제8 데이터 블록(DB8)의 제8 데이터 위치 정보(L_DB8), 제3 오프셋(OFF3)의 데이터가 기입된 제9 데이터 블록(DB9)의 제9 데이터 위치 정보(L_DB9), 그리고 제4 오프셋(OFF4)의 데이터가 기입된 제10 데이터 블록(DB10)의 제10 데이터 위치 정보(L_DB10)를 포함할 수 있다.
제5 노드 블록(NB5)이 파일 노드 섹션(S_FN')에 기입됨에 따라, 노드 어드레스 테이블(NAT)은 제2 파일(F2)의 제2 파일 아이노드(IN_F2)에 대응하는 제5 노드 블록(NB5)의 제5 노드 위치 정보(L_NB5)를 더 포함하도록 갱신될 수 있다. 세그먼트 정보 테이블(SIT) 및 세그먼트 요약 영역(SSA) 또한 갱신될 수 있다. 제7 내지 제10 데이터 블록들(DB7~DB10)에 클린 마크(C)가 기입되어 있지 않으므로, 제7 내지 제10 데이터 블록들(DB7~DB10)의 기입에 따라 발생하는 메타 데이터의 갱신 부분은 스토리지 장치(100)에 기입되어 있지 않으며, 호스트 장치(20)의 파일 시스템(21)에서만 관리되고 있다. 메타 데이터의 갱신 부분이 스토리지 장치(100)에 기입되지 않은 상태에서 서든 파워 오프가 발생하면, 메타 데이터의 갱신 부분은 소실될 수 있다. 메타 데이터의 갱신 부분이 소실되어도, 본 발명의 실시 예에 따른 컴퓨팅 장치(10)는 스토리지 장치(100)에 기입된 이전 논리 어드레스들(LBA_O), 논리 어드레스(LBA), 그리고 스토리지 장치(100)에 기입되어 있으며 메타 데이터의 갱신 부분이 반영되지 않은 메타 데이터 또는 체크 포인트(CP)를 이용하여 메타 데이터의 갱신 부분을 복원할 수 있다. 즉, 서든 파워 오프로 인해 소실된 최신의 메타 데이터가 복원될 수 있다.
도 7은 본 발명의 실시 예들에 따른 컴퓨팅 장치(10)가 서든 파워 오프로부터 메타 데이터를 복원하는 예를 보여준다. 도 1, 도 5, 도 6 및 도 7을 참조하면, S310 단계에서, 호스트 장치(20)는 스토리지 장치(100)에서 서든 파워 오프(SPO)가 발생하였음을 검출할 수 있다. 서든 파워 오프(SPO)를 검출하는 방법들은 도 3의 S130 단계를 참조하여 설명되었으므로, 여기에서 생략된다.
S320 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 메타 데이터에 기반하여 파일 시스템을 롤-백 할 수 있다. 예를 들어, 호스트 장치(20)는 스토리지 장치(100)에 기입된 체크 포인트(CP), 노드 어드레스 테이블(NAT), 세그먼트 정보 테이블(SIT), 그리고 세그먼트 요약 영역(SSA)을 포함하는 메타 데이터를 읽고, 메타 데이터를 롤-백할 수 있다. 예시적으로, 도 5 및 도 6에서 클린 마크(C)로 도시된 바와 같이 제1 내지 제6 데이터 블록들(DB1~DB6)의 로그 정보들이 반영된 메타 데이터가 스토리지 장치(100)에 기입되어 있으므로, 롤-백된 메타 데이터는 제1 내지 제6 데이터 블록들(DB1~DB6)에 대한 로그 정보를 포함하고, 제7 내지 제10 데이터 블록들(DB7~DB10)에 대한 로그 정보를 포함하지 않을 수 있다. 예시적으로, 최신의 메타 데이터보다 이전 시점의 메타 데이터가 복원될 수 있음을 강조하기 위하여 '롤-백'의 용어가 사용되었으나, 본 발명의 기술적 사상은 '롤-백'의 용어에 의해 한정되지 않는다. 예를 들어, 서든 파워 오프(SPO)가 발생하더라도 제7 내지 제10 데이터 블록들(DB7~DB10)의 로그 정보들이 메타 데이터에 반영되어 스토리지 장치(100)에 기입된 경우, 롤-백을 통해 최신의 메타 데이터가 복원될 수 있다.
S330 단계 내지 S350 단계에서, 호스트 장치(20)는 메타 데이터를 롤-포워드 할 수 있다. 예시적으로, S320 단계에서 복원된 메타 데이터보다 이후 시점의 메타 데이터가 복원될 수 있음을 강조하기 위하여 '롤-포워드'의 용어가 사용되었으나, 본 발명의 기술적 사상은 '롤-포워드'의 용어에 의해 한정되지 않는다.
S330 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 활성 섹션을 검출할 수 있다. 예를 들어, 호스트 장치(20) 또는 파일 시스템(21)은 롤-백된 메타 데이터로부터 활성 섹션을 검출하거나, 또는 스토리지 장치(100)의 논리적 저장 공간(LA)을 스캔함으로써 활성 섹션을 검출할 수 있다. 도 7에서, 서든 파워 오프(SPO) 이전에 파일 데이터 섹션(S_FD') 및 파일 노드 섹션(S_FN')이 데이터 블록들 및 로그 블록들의 기입을 위해 사용되고 있었다. 따라서, 파일 데이터 섹션(S_FD') 및 파일 노드 섹션(S_FN')이 활성 섹션들로 검출될 수 있다.
S340 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 활성 섹션(S_FN' 또는 S_FD')에서 클린 마크(C)를 갖지 않는 데이터 블록들을 검출할 수 있다. 예시적으로, 도 6에서, 제7 내지 제10 데이터 블록들(DB7~DB10)은 클린 마크(C)를 갖지 않는다. 따라서, 제7 내지 제10 데이터 블록들(DB7~DB10)이 검출될 수 있다.
S350 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 이전 논리 어드레스들(LBA_O) 및 논리 어드레스(LBA)와 연관된 포인터들을 변경할 수 있다. 예를 들어, 호스트 장치(20) 또는 파일 시스템(21)은 제7 데이터 블록(DB7)과 연관된 이전 논리 어드레스(LBA_O)의 저장 공간을 해제(release) 또는 무효화하고, 논리 어드레스(LBA)의 섹션의 제1 오프셋(OFF1)에 해당하는 저장 공간에 제7 데이터 블록(DB7)이 기입되었음을 가리키도록 롤-백된 메타 데이터를 갱신할 수 있다. 호스트 장치(20) 또는 파일 시스템(21)은 제8 내지 제10 데이터 블록(DB8~DB10)과 연관된 이전 논리 어드레스들(LBA_O)의 저장 공간들을 해제(release) 또는 무효화하고, 논리 어드레스(LBA)의 섹션의 제2 내지 제4 오프셋들(OFF2~OFF4)에 해당하는 저장 공간들에 제8 내지 제10 데이터 블록들(DB8~DB10)이 각각 기입되었음을 가리키도록 롤-백된 메타 데이터를 갱신할 수 있다.
S330 단계 내지 S350 단계의 롤-포워드가 수행되면, 롤-포워드된 메타 데이터는 제7 내지 제10 데이터 블록들(DB7~DB10)이 스토리지 장치(100)에 기입되었음을 가리키며, 따라서 메타 데이터가 서든 파워 오프로부터 정상적으로 복원된다.
상술된 실시 예들에 따르면, 최신의 메타 데이터가 스토리지 장치(100)에 기입되어 있지 않아도, 롤-백 및 롤-포워드를 통해 최신의 메타 데이터가 복원될 수 있다. 따라서, 메타 데이터를 스토리지 장치(100)에 기입하는 횟수가 감소될 수 있으며, 불휘발성 메모리 장치(110) 및 스토리지 장치(100)의 동작 속도가 향상되고, 수명이 연장된다.
도 8은 랜덤 쓰기 영역(RWA)의 임의 쓰기 섹션(RWA_S)과 순차 쓰기 영역(SWA)의 순차 쓰기 섹션(SWA_S)에서 데이터가 기입되는 예를 보여준다. 도 1 및 도 8을 참조하면, 임의 쓰기 섹션(RWA_S)에서, 데이터는 블록의 단위로 논리 어드레스들(LBA)의 순서에 관계 없이 랜덤 기입된다. 스토리지 장치(100)의 컨트롤러(120)는 데이터 블록의 논리 어드레스(LBA)를 불휘발성 메모리 장치(110)의 물리 어드레스(PBA)와 사상하도록 구성된다. 즉, 컨트롤러(120)는 각 데이터 블록의 논리 어드레스(LBA)와 물리 어드레스(PBA) 사이의 관계를 관리하여야 한다. 예를 들어, 컨트롤러(120)는 각 데이터 블록의 데이터를 불휘발성 메모리 장치(110)에 기입할 때에 연관된 논리 어드레스(LBA)를 함께 기입함으로써, 논리 어드레스(LBA)와 물리 어드레스(PBA) 사이의 관계를 관리할 수 있다. 예를 들어, 논리 어드레스들(LBA)은 스페어 영역(SA)에 기입될 수 있다.
순차 쓰기 섹션(SWA_S)에서, 데이터는 블록의 단위로 논리 어드레스들(LBA)의 순서에 따라 순차 기입된다. 예를 들어, 순차 쓰기 섹션(SWA_S)에서, 순차적으로 기입되는 블록들은 연속적이며 순차적으로 증가(또는 감소)하는 논리 어드레스들(LBA)에 대응할 수 있다. 컨트롤러(120)는 순차 쓰기 섹션(SWA_S) 내에서 블록들의 논리 어드레스들(LBA)이 연속적인 특성에 기반하여, 순차 쓰기 섹션(SWA_S) 내에 속한 하나의 논리 어드레스(LBA), 예를 들어 순차 쓰기 섹션(SWA_S)의 시작 또는 끝 블록의 논리 어드레스(LBA)만을 이용하여, 순차 쓰기 섹션(SWA_S) 내의 블록들의 논리 어드레스들을 계산할 수 있다. 예를 들어, 컨트롤러(120)는 순차 쓰기 섹션(SWA_S) 내의 논리 어드레스(LBA) 및 순차 쓰기 섹션(SWA_S) 내의 블록의 위치(또는 위치 상의 순서)에 기반하여, 해당 블록의 논리 어드레스를 계산할 수 있다.
순차 쓰기 섹션(SWA_S)에 하나의 논리 어드레스(LBA)만이 기입되어도 순차 쓰기 섹션(SWA_S) 내의 블록들의 논리 어드레스들이 계산될 수 있으므로, 논리 어드레스들(LBA)을 저장하는 데에 필요한 저장 공간이 감소된다. 논리 어드레스들(LBA)을 저장하는 데에 필요한 저장 공간이 감소되는 만큼, 스페어 영역(SA)의 저장 공간이 이전 논리 어드레스들(LBA_O)을 저장하는 데에 사용될 수 있다. 따라서, 순차 쓰기 섹션(SWA_S) 내에서 순차 쓰기가 보장되면, 본 발명의 실시 예들에 따라 이전 논리 어드레스들(LBA_O)을 저장함에 따른 오버헤드가 감소된다.
도 9 내지 도 11은 순차 쓰기 영역(SWA)의 섹션들(SEC1~SEC4) 및 불휘발성 메모리 장치(110)의 메모리 블록들(BLK1~BLK4) 사이의 관계를 보여준다. 도 1 및 도 9를 참조하면, 각 섹션의 사이즈는 불휘발성 메모리 장치(110)의 가비지 컬렉션의 단위에 대응할 수 있다. 예를 들어, 불휘발성 메모리 장치(110)에서 하나의 메모리 블록에 해당하는 저장 공간을 확보하기 위하여 가비지 컬렉션의 수행되는 경우, 가비지 컬렉션의 단위는 메모리 블록일 수 있다. 도 9 및 도 11에서, 가비지 컬렉션의 단위는 메모리 블록으로 가정되지만, 본 발명의 기술적 사상에서 가비지 컬렉션의 단위는 메모리 블록에 한정되지 않는다.
예시적으로, 간결한 설명을 위하여, 파일 데이터 섹션의 예가 도 9 내지 도 11에 도시되며, 파일 노드 섹션은 생략된다.
제1 섹션(SEC1)은 제2 메모리 블록(BLK2)에 대응하며, 데이터가 기입되어 있을 수 있다. 제2 섹션(SEC2)은 제1 메모리 블록(BLK1)에 대응하며, 데이터가 기입되어 있을 수 있다. 제3 섹션(SEC3)은 제4 메모리 블록(BLK4)에 대응하며, 데이터가 기입되지 않을 수 있다. 즉, 제3 섹션(SEC3) 및 제4 메모리 블록(BLK4)은 각각 자유 섹션 및 자유 메모리 블록일 수 있다. 제4 섹션(SEC4)은 제3 메모리 블록(BLK3)에 대응하며, 데이터가 기입되지 않을 수 있다. 즉, 제4 섹션(SEC4) 및 제3 메모리 블록(BLK3)은 각각 자유 섹션 및 자유 메모리 블록일 수 있다.
예시적으로, 도 9에서, 자유 섹션과 자유 블록이 서로 사상되어 있는 것으로 도시되었다. 그러나, 이는 본 발명의 기술적 사상을 간결하게 설명하기 위하여 예시된 것이며, 본 발명을 한정하지 않는다. 예를 들어, 자유 섹션 및 자유 블록 사이의 사상은, 순차 쓰기 영역(SWA)에서 자유 섹션이 활성 섹션으로 할당된 때에 생성될 수 있다.
도 1 및 도 10을 참조하면, 제3 섹션(SEC3)이 활성 섹션으로 할당되고, 데이터가 순차적으로 기입될 수 있다. 호스트 장치(20)가 제3 섹션(SEC3)에 데이터를 기입함에 따라, 대응하는 제4 메모리 블록(BLK4)에 순차적으로 데이터가 기입될 수 있다. 예시적으로, 제3 섹션(SEC3)에 기입되는 데이터는 제2 섹션(SEC2)에 기입된 데이터의 갱신 데이터일 수 있다. 따라서, 제3 섹션(SEC3)에 데이터가 기입됨에 따라, 제2 섹션(SEC2) 및 제1 메모리 블록(BLK1)의 이전 데이터는 무효화될 수 있다.
도 1 및 도 11을 참조하면, 제3 섹션(SEC3)에서 데이터가 순차적으로 더 기입될 수 있다. 호스트 장치(20)가 제3 섹션(SEC3)에 데이터를 기입함에 따라, 대응하는 제4 메모리 블록(BLK4)에 순차적으로 데이터가 기입될 수 있다. 예시적으로, 제3 섹션(SEC3)에 더 기입되는 데이터는 제1 섹션(SEC1)에 기입된 데이터의 갱신 데이터일 수 있다. 따라서, 제3 섹션(SEC3)에 데이터가 기입됨에 따라, 제1 섹션(SEC1) 및 제2 메모리 블록(BLK2)의 이전 데이터는 무효화될 수 있다.
도 9 내지 도 11에서 별도로 설명되지 않았지만, 각 데이터에 대응하는 로그정보 또한 파일 노드 섹션에서 동일한 방법으로 갱신될 수 있다.
도 9 내지 도 11을 참조하여 설명된 바와 같이, 호스트 장치(20) 또는 파일 시스템(21)은 쓰기 시 복사(copy-on-write) 방식으로 스토리지 장치(100)를 액세스한다. 이는 컨트롤러(120)가 불휘발성 메모리 장치(110)를 액세스하는 방식과 동일하다. 또한, 호스트 장치(20) 또는 파일 시스템(21)은 섹션 내에서 순차 쓰기를 보장하며, 이는 컨트롤러(120)가 각 메모리 블록 내에서 순차 쓰기를 보장하는 방식과 동일하다. 결과적으로, 도 9 내지 도 11에 도시된 바와 같이, 호스트 장치(20) 또는 파일 시스템(21)에 의해 식별되는 각 섹션 내의 유효 데이터 및 무효 데이터의 분포는 불휘발성 메모리 장치(110)의 각 메모리 블록 내의 유효 데이터 및 무효 데이터의 분포와 동일하게 나타난다. 따라서, 호스트 장치(20) 또는 파일 시스템(21)는 각 섹션 내의 유효 데이터 및 무효 데이터의 분포에 기반하여 스토리지 장치(100)에 가비지 컬렉션을 직접 요청할 수 있다.
도 12는 호스트 장치(20)가 활성 섹션을 생성(도 4의 S230 단계)하는 방법의 예를 보여준다. 도 1 및 도 12를 참조하면, S410 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 자유 섹션이 존재하는지 판별한다. 할당 가능한 자유 섹션 및 그에 대응하는 자유 메모리 블록이 존재하면, S440 단계에서 호스트 장치(20) 또는 파일 시스템(21)은 자유 섹션으로부터 활성 섹션을 생성할 수 있다.
자유 섹션이 존재하지 않으면, S420 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 가비지 컬렉션을 트리거하여 자유 섹션을 생성할 수 있다. S430 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 가비지 컬렉션이 완료될 때까지 대기할 수 있다.
예를 들어, 호스트 장치(20) 또는 파일 시스템(21)은 가비지 컬렉션을 통해 통합될 섹션들 및 생성될 자유 섹션의 논리 어드레스들을 스토리지 장치(100)로 직접 전달함으로써, 가비지 컬렉션에 의해 발생하는 데이터의 이동 및 생성되는 자유 섹션을 추적할 수 있다. 다른 예로서, 호스트 장치(20) 또는 파일 시스템(21)은 스토리지 장치(100)로부터 가비지 컬렉션에 의해 이동된 데이터의 정보 및 생성된 자유 메모리 블록의 정보를 수신함으로써, 가비지 컬렉션에 의해 발생하는 데이터의 이동 및 생성되는 자유 섹션을 추적할 수 있다. 추적된 결과에 따라, 호스트 장치(20) 또는 파일 시스템(21)은 메타 데이터를 갱신할 수 있다.
이후에, S440 단계에서, 호스트 장치(20) 또는 파일 시스템(21)은 생성된 자유 섹션으로부터 활성 섹션을 생성할 수 있다.
상술된 바와 같이, 호스트 장치(20) 또는 파일 시스템(21)은 논리적 저장 영역(LA)의 데이터 분포 정보를 이용하여 불휘발성 메모리 장치(110)의 물리적 저장 영역(PA)의 데이터 분포를 추적할 수 있다. 데이터 분포를 참조하여, 하나의 섹션에 대응하는 연속적인 논리 어드레스들의 자유 저장 공간이 부족할 때에, 호스트 장치(20) 또는 파일 시스템(21)은 가비지 컬렉션을 트리거할 수 있다. 호스트 장치(20) 또는 파일 시스템(21)과 스토리지 장치(100) 사이의 정보 교환에 따라, 호스트 장치(20) 또는 파일 시스템(21)은 가비지 컬렉션의 수행에 따라 발생하는 메타 데이터의 갱신을 추적할 수 있다. 호스트 장치(20) 또는 파일 시스템(21)이 가비지 컬렉션을 직접 트리거할 수 있도록 설정되면, 호스트 장치(20) 또는 파일 시스템(21)이 섹션 단위의 순차 쓰기를 보장할 수 있으며, 본 발명의 기술적 사상에 따라 스토리지 장치(100)의 동작 성능이 향상되고 수명이 연장될 수 있다.
다시 도 1을 참조하면, 불휘발성 메모리 장치(110)는 컨트롤러(120)의 제어에 따라 쓰기, 읽기 및 소거를 수행할 수 있다. 불휘발성 메모리 장치(110)는 입출력 채널을 통해 컨트롤러(120)로부터 커맨드 및 어드레스를 수신할 수 있다. 불휘발성 메모리 장치(110)는 입출력 채널을 통해 컨트롤러(120)와 데이터를 교환할 수 있다.
불휘발성 메모리 장치(110)는 제어 채널을 통해 컨트롤러(120)와 제어 신호를 교환할 수 있다. 예를 들어, 불휘발성 메모리 장치(110)는 불휘발성 메모리 장치(110)의 복수의 불휘발성 메모리 칩들 중 적어도 하나의 불휘발성 메모리 칩을 선택하는 칩 인에이블 신호(/CE), 컨트롤러(120)로부터 입출력 채널을 통해 수신되는 신호가 커맨드임을 가리키는 커맨드 래치 인에이블 신호(CLE), 컨트롤러(120)로부터 입출력 채널을 통해 수신되는 신호가 어드레스임을 가리키는 어드레스 래치 인에이블 신호(ALE), 읽기 시에 컨트롤러(120)에 의해 생성되며 주기적으로 토글되어 타이밍을 맞추는 데에 사용되는 읽기 인에이블 신호(/RE), 커맨드 또는 어드레스가 전송될 때에 컨트롤러(120)에 의해 활성화되는 쓰기 인에이블 신호(/WE), 전원이 변화할 때에 의도하지 않은 쓰기 또는 소거를 방지하기 위해 컨트롤러(120)에 의해 활성화되는 쓰기 방지 신호(/WP), 쓰기 시에 컨트롤러(120)에 의해 생성되며 주기적으로 토글되어 입출력 채널을 통해 전달되는 데이터의 싱크를 맞추는 데에 사용되는 데이터 스트로브 신호(DQS)를 컨트롤러(120)로부터 수신할 수 있다. 예를 들어, 불휘발성 메모리 장치(110)는 불휘발성 메모리 장치(110)가 프로그램, 소거 또는 읽기 동작을 수행중인지를 가리키는 레디 및 비지 신호(R/nB), 불휘발성 메모리 장치(110)에 의해 읽기 인에이블 신호(/RE)로부터 생성되며 주기적으로 토글되어 데이터의 출력 싱크를 맞추는 데에 사용되는 데이터 스트로브 신호(DQS)를 컨트롤러(120)로 출력할 수 있다.
불휘발성 메모리 장치(110)는 플래시 메모리를 포함할 수 있다. 그러나, 불휘발성 메모리 장치(110)는 플래시 메모리를 포함하는 것으로 한정되지 않는다. 불휘발성 메모리 장치(110)는 PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FeRAM (Ferroelectric RAM) 등과 같은 다양한 불휘발성 메모리 장치들 중 적어도 하나를 포함할 수 있다.
컨트롤러(120)는 불휘발성 메모리 장치(110)를 제어하도록 구성된다. 예를 들어, 컨트롤러(120)는 불휘발성 메모리 장치(110)가 쓰기, 읽기 또는 소거를 수행하도록 입출력 채널 및 제어 채널을 통해 불휘발성 메모리 장치(110)를 제어할 수 있다.
컨트롤러(120)는 외부의 호스트 장치(20)의 제어에 따라 불휘발성 메모리 장치(110)를 제어할 수 있다. 예를 들어, 컨트롤러(120)는 불휘발성 메모리 장치(110)와 통신하는 포맷과 다른 포맷에 따라 외부의 호스트 장치(20)와 통신할 수 있다. 컨트롤러(120)가 불휘발성 메모리 장치(110)와 통신하는 데이터의 단위는 외부의 호스트 장치(20)와 통신하는 데이터의 단위와 다를 수 있다.
불휘발성 메모리 장치(110)는 복수의 불휘발성 메모리 칩들을 포함할 수 있다. 예시적으로, 컨트롤러(120) 및 불휘발성 메모리 칩들은 채널 및 웨이(way)에 기반하여 서로 연결될 수 있다. 하나의 채널은 하나의 데이터 채널 및 하나의 제어 채널을 포함할 수 있다. 하나의 데이터 채널은 8개의 데이터 라인들을 포함할 수 있다. 하나의 제어 채널은 상술된 칩 인에이블 신호(/CE), 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 읽기 인에이블 신호(/RE), 쓰기 인에이블 신호(/WE), 쓰기 방지 신호(/WP), 그리고 레디 및 비지 신호(R/nB)를 전송하는 제어 라인들을 포함할 수 있다.
하나의 채널에 연결된 불휘발성 메모리 칩들은 웨이를 형성할 수 있다. 하나의 채널에 n개의 불휘발성 메모리 칩들이 연결되면, n-웨이(n-way)를 형성할 수 있다. 하나의 웨이에 속한 불휘발성 메모리 칩들은 데이터 라인들, 그리고 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 읽기 인에이블 신호(/RE), 쓰기 인에이블 신호(/WE), 그리고 쓰기 방지 신호(/WP)를 전송하는 제어 라인들을 공유할 수 있다. 하나의 웨이에 속한 불휘발성 메모리 칩들 각각은 칩 인에이블 신호(/CE), 그리고 레디 및 비지 신호(R/nB)를 전송하는 전용의 제어 라인들을 통해 컨트롤러(120)와 통신할 수 있다.
컨트롤러(120)는 하나의 채널에 연결된 n-웨이의 불휘발성 메모리 칩들을 교대로 액세스할 수 있다. 컨트롤러(120)는 서로 다른 채널들에 연결된 불휘발성 메모리 칩들을 독립적으로 액세스할 수 있다. 컨트롤러(120)는 서로 다른 채널에 연결된 불휘발성 메모리 칩들을 교대로 또는 동시에 액세스할 수 있다.
예시적으로, 불휘발성 메모리 칩들은 와이드IO (Wide IO) 형태로 컨트롤러(120)와 연결될 수 있다. 예를 들어, 서로 다른 채널들에 연결된 불휘발성 메모리 칩들이 하나의 칩 인에이블 신호(/CE)가 전송되는 제어 라인을 공유할 수 있다. 하나의 칩 인에이블 신호(/CE)의 제어 라인을 공유하는 불휘발성 메모리 칩들은 동시에 액세스될 수 있다. 서로 다른 채널들의 데이터 라인들이 동시에 사용되므로, 넓은 입출력 대역폭이 달성될 수 있다.
스토리지 장치(100)는 솔리드 스테이트 드라이브(SSD, Solid State Drive) 또는 하드 디스크 드라이브(HDD, Hard Disk Drive)를 포함할 수 있다. 스토리지 장치(100)는 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), USB (Universal Serial Bus) 메모리 카드, 유니버설 플래시 스토리지(UFS) 등과 같은 메모리 카드들을 포함할 수 있다. 스토리지 장치(100)는 eMMC (embedded MultiMedia Card), UFS, PPN (Perfect Page NAND) 등과 같은 실장형 메모리를 포함할 수 있다.
예시적으로, 컴퓨팅 장치(10)는 스마트폰, 스마트태블릿, 스마트시계, 가상 현실 기기 등과 같은 다양한 장치들을 포함할 수 있다. 스토리지 장치(100)는 컴퓨팅 장치(10)의 내장형 또는 외장형 스토리지일 수 있다.
도 13은 본 발명의 실시 예에 따른 불휘발성 메모리 장치(110)를 보여주는 블록도이다. 도 1 및 도 13을 참조하면, 불휘발성 메모리 장치(110)는 메모리 셀 어레이(111), 행 디코더 회로(113), 페이지 버퍼 회로(115), 패스-페일 체크 회로(PFC), 데이터 입출력 회로(117), 그리고 제어 로직 회로(119)를 포함한다.
메모리 셀 어레이(111)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 복수의 메모리 셀들을 포함한다. 각 메모리 블록은 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인들(WL), 그리고 적어도 하나의 스트링 선택 라인(SSL)을 통해 행 디코더 회로(113)에 연결될 수 있다. 각 메모리 블록은 복수의 비트 라인들(BL)을 통해 페이지 버퍼 회로(115)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 복수의 비트 라인들(BL)에 공통으로 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz)의 메모리 셀들은 동일한 구조들을 가질 수 있다.
예시적으로, 복수의 메모리 블록들(BLK1~BLKz) 각각은 소거 동작의 단위일 수 있다. 메모리 셀 어레이(111)의 메모리 셀들은 하나의 메모리 블록의 단위로 소거될 수 있다. 하나의 메모리 블록에 속한 메모리 셀들은 동시에 소거될 수 있다. 다른 예로서, 각 메모리 블록은 복수의 서브 블록들로 분할될 수 있다. 복수의 서브 블록들 각각은 소거 동작의 단위일 수 있다.
예시적으로, 복수의 메모리 블록들(BLK1~BLKz) 각각은 블록 어드레스에 의해 식별되는 물리적 저장 공간을 포함할 수 있다. 복수의 워드 라인들(WL) 각각은 행 어드레스에 의해 식별되는 물리적 저장 공간에 대응할 수 있다. 복수의 비트 라인들(BL) 각각은 열 어드레스에 의해 식별되는 물리적 저장 공간에 대응할 수 있다.
예시적으로, 각 메모리 블록은 복수의 물리 페이지들을 포함하며, 각 물리 페이지는 복수의 메모리 셀들을 포함할 수 있다. 각 물리 페이지는 프로그램 동작의 단위일 수 있다. 각 물리 페이지의 메모리 셀들은 동시에 프로그램될 수 있다. 각 물리 페이지는 복수의 논리 페이지들을 포함할 수 있다. 각 물리 페이지의 메모리 셀들 각각에 프로그램되는 비트들은 각각 논리 페이지들을 형성할 수 있다. 각 물리 페이지의 메모리 셀들에 프로그램되는 첫 번째 비트들은 첫 번째 논리 페이지를 형성할 수 있다. 각 물리 페이지의 메모리 셀들에 프로그램되는 K-번째 비트들(K는 양의 정수)은 K-번째 논리 페이지를 형성할 수 있다.
행 디코더 회로(113)는 복수의 접지 선택 라인들(GSL), 복수의 워드 라인들(WL), 그리고 복수의 스트링 선택 라인들(SSL)을 통해 메모리 셀 어레이(111)에 연결된다. 행 디코더 회로(113)는 제어 로직 회로(119)의 제어에 따라 동작한다. 행 디코더 회로(113)는 컨트롤러(120)로부터 입출력 채널을 통해 수신되는 어드레스를 디코딩하고, 디코딩된 어드레스에 따라 스트링 선택 라인들(SSL), 워드 라인들(WL), 그리고 접지 선택 라인들(GSL)에 인가되는 전압들을 제어할 수 있다.
예를 들어, 프로그램 동작 시에, 행 디코더 회로(113)는, 어드레스에 의해 선택된 메모리 블록의 선택된 워드 라인에 프로그램 전압을 인가하고, 선택된 메모리 블록의 비선택된 워드 라인들에 패스 전압을 인가할 수 있다. 읽기 동작 시에, 행 디코더 회로(113)는 어드레스에 의해 선택된 메모리 블록의 선택된 워드 라인에 선택 읽기 전압을 인가하고, 선택된 메모리 블록의 비선택된 워드 라인들에 비선택 읽기 전압을 인가할 수 있다. 소거 동작 시에, 행 디코더 회로(113)는 어드레스에 의해 선택된 메모리 블록의 워드 라인들에 소거 전압들(예를 들어, 접지 전압 또는 접지 전압과 유사한 레벨들을 갖는 저전압들)을 인가할 수 있다.
페이지 버퍼 회로(115)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(111)에 연결된다. 페이지 버퍼 회로(115)는 복수의 데이터 라인들(DL)을 통해 데이터 입출력 회로(117)와 연결된다. 페이지 버퍼 회로(115)는 제어 로직 회로(119)의 제어에 따라 동작한다.
프로그램 동작 시에, 페이지 버퍼 회로(115)는 메모리 셀들에 프로그램될 데이터를 저장할 수 있다. 저장된 데이터에 기반하여, 페이지 버퍼 회로(115)는 복수의 비트 라인들(BL)에 전압들을 인가할 수 있다. 예를 들어, 페이지 버퍼 회로(115)는 쓰기 드라이버로 기능할 수 있다. 읽기 동작 또는 검증 읽기 시에, 페이지 버퍼 회로(115)는 비트 라인들(BL)의 전압들을 센싱하고, 센싱 결과를 저장할 수 있다. 예를 들어, 페이지 버퍼 회로(115)는 감지 증폭기로 기능할 수 있다.
패스-페일 체크 회로(PFC)는 검증 읽기 후에, 페이지 버퍼 회로(115)로부터 센싱 결과를 수신할 수 있다. 수신된 센싱 결과에 기반하여, 패스-페일 체크 회로(PFC)는 프로그램의 패스 또는 페일을 판별할 수 있다. 예를 들어, 프로그램 검증 읽기 시에, 페이지 버퍼 회로(115)는 턴-온 되는 온-셀들의 수를 카운트할 수 있다. 온-셀들의 수가 문턱값 이상이면, 패스-페일 체크 회로(PFC)는 페일을 판별할 수 있다. 온-셀들의 수가 문턱값보다 작으면, 패스-페일 체크 회로(PFC)는 패스를 판별할 수 있다. 예를 들어, 소거 검증 읽기 시에, 페이지 버퍼 회로(115)는 턴-오프 되는 오프-셀들의 수를 카운트할 수 있다. 오프 셀들의 수가 문턱값 이상이면, 패스-페일 체크 회로(PFC)는 페일을 판별할 수 있다. 온-셀들의 수가 문턱값보다 작으면, 패스-페일 체크 회로(PFC)는 패스를 판별할 수 있다. 패스 또는 페일의 판별 결과는 제어 로직 회로(119)로 전달된다.
데이터 입출력 회로(117)는 복수의 데이터 라인들(DL)을 통해 페이지 버퍼 회로(115)와 연결된다. 데이터 입출력 회로(117)는 페이지 버퍼 회로(115)에 의해 읽힌 데이터를 입출력 채널을 통해 컨트롤러(120)로 출력하고, 컨트롤러(120)로부터 입출력 채널을 통해 수신되는 데이터를 페이지 버퍼 회로(115)로 전달할 수 있다.
제어 로직 회로(119)는 컨트롤러(120)로부터 입출력 채널을 통해 커맨드를 수신하고, 제어 채널을 통해 제어 신호를 수신할 수 있다. 제어 로직 회로(119)는 제어 신호에 응답하여 입출력 채널을 통해 수신되는 커맨드를 수신하고, 입출력 채널을 통해 수신되는 어드레스를 행 디코더 회로(113)로 라우팅하고, 그리고 입출력 채널을 통해 수신되는 데이터를 데이터 입출력 회로(117)로 라우팅할 수 있다. 제어 로직 회로(119)는 수신된 커맨드를 디코딩하고, 디코딩된 커맨드에 따라 불휘발성 메모리 장치(110)를 제어할 수 있다.
예시적으로, 읽기 동작 시에, 제어 로직 회로(119)는 컨트롤러(120)로부터 제어 채널을 통해 수신되는 읽기 인에이블 신호(/RE)로부터 데이터 스트로브 신호(DQS)를 생성할 수 있다. 생성된 데이터 스트로브 신호(DQS)는 제어 채널을 통해 컨트롤러(120)로 출력될 수 있다. 프로그램 동작 시에, 제어 로직 회로(119)는 컨트롤러(120)로부터 제어 채널을 통해 데이터 스트로브 신호(DQS)를 수신할 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 블록(BLKa)을 보여주는 회로도이다. 도 14를 참조하면, 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11, CS21, CS12, CS22)을 포함한다. 복수의 셀 스트링들(CS11, CS21, CS12, CS22)은 행 방향(row direction) 및 열 방향(column direction)을 따라 배열되어, 행들 및 열들을 형성할 수 있다.
예를 들어, 행 방향(row direction)을 따라 배열된 셀 스트링들(CS11, CS12)은 제1 행을 형성하고, 행 방향(row direction)을 따라 배열된 셀 스트링들(CS21, CS22)은 제2 행을 형성할 수 있다. 열 방향(column direction)을 따라 배열된 셀 스트링들(CS11, CS21)은 제1 열을 형성하고, 열 방향(column direction)을 따라 배열된 셀 스트링들(CS12, CS22)은 제2 열을 형성할 수 있다.
각 셀 스트링은 복수의 셀 트랜지스터들을 포함할 수 있다. 복수의 셀 트랜지스터들은 접지 선택 트랜지스터들(GST), 메모리 셀들(MC1~MC6), 그리고 스트링 선택 트랜지스터들(SSTa, SSTb)을 포함한다. 각 셀 스트링의 접지 선택 트랜지스터(GST), 메모리 셀들(MC1~MC6), 그리고 스트링 선택 트랜지스터들(SSTa, SSTb)은 셀 스트링들(CS11, CS21, CS12, CS22)이 행들 및 열들을 따라 배열되는 평면(예를 들어, 메모리 블록(BLKa)의 기판 상의 평면)과 수직한 높이 방향으로 적층될 수 있다.
복수의 셀 트랜지스터들은 절연막에 포획된 전하량에 따라 가변하는 문턱 전압들을 갖는 전하 포획형(charge trap type) 트랜지스터들일 수 있다.
최하단의 접지 선택 트랜지스터들(GST)의 소스들은 공통 소스 라인(CSL)에 공통으로 연결될 수 있다.
제1 행의 셀 스트링들(CS11, CS12)의 접지 선택 트랜지스터들(GST)의 제어 게이트들은 접지 선택 라인(GSL1)에 공통으로 연결되고, 제2 행의 셀 스트링들(CS21, CS22)의 접지 선택 트랜지스터들(GST)의 제어 게이트들은 접지 선택 라인(GSL2)에 공통으로 연결된다. 즉, 서로 다른 행의 셀 스트링들은 서로 다른 접지 선택 라인들에 연결된다.
예시적으로, 동일한 행의 서로 다른 높이의 접지 선택 트랜지스터들이 서로 다른 접지 선택 라인들에 연결되도록 메모리 블록(BLKa)이 변경될 수 있다. 예시적으로, 서로 다른 행의 동일한 높이의 접지 선택 트랜지스터들에 연결되는 접지 선택 트랜지스터들이 서로 연결되어 공통으로 제어되도록 메모리 블록(BLKa)이 변경될 수 있다. 예시적으로, 접지 선택 트랜지스터들에 연결되는 접지 선택 라인들이 서로 연결되어 공통으로 제어되도록 메모리 블록(BLKa)이 변경될 수 있다.
기판(또는 접지 선택 트랜지스터들(GST))으로부터 동일한 높이(또는 순서)에 위치한 메모리 셀들의 제어 게이트들은 하나의 워드 라인에 공통으로 연결되고, 서로 다른 높이(또는 순서)에 위치한 메모리 셀들의 제어 게이트들은 서로 다른 워드 라인들(WL1~WL6)에 각각 연결될 수 있다. 예를 들어, 메모리 셀들(MC1)은 워드 라인(WL1)에 공통으로 연결된다. 메모리 셀들(MC2)은 워드 라인(WL2)에 공통으로 연결된다. 메모리 셀들(MC3)은 워드 라인(WL3)에 공통으로 연결된다. 메모리 셀들(MC4)은 워드 라인(WL4)에 공통으로 연결된다. 메모리 셀들(MC5)은 워드 라인(WL5)에 공통으로 연결된다. 메모리 셀들(MC6)은 워드 라인(WL6)에 공통으로 연결된다.
복수의 셀 스트링들(CS11, CS21, CS12, CS22)의 동일한 높이(또는 순서)의 제1 스트링 선택 트랜지스터들(SSTa)에서, 서로 다른 행의 제1 스트링 선택 트랜지스터들(SSTa)의 제어 게이트들은 서로 다른 스트링 선택 라인들(SSL1a, SSL2a)에 각각 연결된다. 예를 들어, 셀 스트링들(CS11, CS12)의 제1 스트링 선택 트랜지스터들(SSTa)은 스트링 선택 라인(SSL1a)에 공통으로 연결된다. 셀 스트링들(CS21, CS22)의 제1 스트링 선택 트랜지스터들(SSTa)은 스트링 선택 라인(SSL2a)에 공통으로 연결된다.
복수의 셀 스트링들(CS11, CS21, CS12, CS22)의 동일한 높이(또는 순서)의 제2 스트링 선택 트랜지스터들(SSTb)에서, 서로 다른 행의 제2 스트링 선택 트랜지스터들(SSTb)의 제어 게이트들은 서로 다른 스트링 선택 라인들(SSL1b, SSL2b)에 각각 연결된다. 예를 들어, 셀 스트링들(CS11, CS12)의 제2 스트링 선택 트랜지스터들(SSTb)은 스트링 선택 라인(SSL1b)에 공통으로 연결된다. 셀 스트링들(CS21, CS22)의 제2 스트링 선택 트랜지스터들(SSTb)은 스트링 선택 라인(SSL2b)에 공통으로 연결된다.
즉, 서로 다른 행의 셀 스트링들은 서로 다른 스트링 선택 라인들에 연결된다. 동일한 행의 셀 스트링들의 동일한 높이(또는 순서)의 스트링 선택 트랜지스터들은 동일한 스트링 선택 라인에 연결된다. 동일한 행의 셀 스트링들의 서로 다른 높이(또는 순서)의 스트링 선택 트랜지스터들은 서로 다른 스트링 선택 라인들에 연결된다.
예시적으로, 동일한 행의 셀 스트링들의 스트링 선택 트랜지스터들은 하나의 스트링 선택 라인에 공통으로 연결될 수 있다. 예를 들어, 제1 행의 셀 스트링들(CS11, CS12)의 스트링 선택 트랜지스터들(SSTa, SSTb)은 하나의 스트링 선택 라인에 공통으로 연결될 수 있다. 제2 행의 샐 스트링들(CS21, CS22)의 스트링 선택 트랜지스터들(SSTa, SSTb)은 하나의 스트링 선택 라인에 공통으로 연결될 수 있다.
복수의 셀 스트링들(CS11, CS21, CS12, CS22)의 열들은 서로 다른 비트 라인들(BL1, BL2)에 각각 연결된다. 예를 들어, 제1 열의 셀 스트링들(CS11, CS21)의 스트링 선택 트랜지스터들(SSTb)은 비트 라인(BL1)에 공통으로 연결된다. 제2 열의 셀 스트링들(CS12, CS22)의 스트링 선택 트랜지스터들(SST)은 비트 라인(BL2)에 공통으로 연결된다.
메모리 블록(BLKa)은 기판으로부터 동일한 높이에 위치한 메모리 셀들이 워드 라인을 공유하는 것으로 특징될 수 있다. 서로 다른 메모리 블록들에서, 워드 라인들은 공유되지 않는 것으로 특징될 수 있다. 예를 들어, 제1 메모리 블록의 제1 높이의 메모리 셀은 제1 메모리 블록의 제1 높이의 다른 메모리 셀과 워드 라인을 공유할 수 있다. 제1 메모리 블록의 제1 높이의 메모리 셀은 제2 메모리 블록의 제1 높이의 메모리 셀과 워드 라인을 공유하지 않을 수 있다. 서브 블록은 메모리 블록(BLKa)들의 일부로 특징될 수 있다.
셀 스트링들(CS11, CS12)은 제1 플레인을 형성할 수 있다. 셀 스트링들(CS21, CS22)은 제2 플레인을 형성할 수 있다.
메모리 블록(BLKa)에서, 각 플레인의 각 높이의 메모리 셀들은 물리 페이지를 형성할 수 있다. 물리 페이지는 메모리 셀들(MC1~MC6)의 쓰기 및 읽기의 단위일 수 있다. 예를 들어, 스트링 선택 라인들(SSL1a, SSL1b, SSL2a, SSL2b)에 의해 메모리 블록(BLKa)의 하나의 플레인이 선택될 수 있다. 스트링 선택 라인들(SSL1a, SSL1b)이 턴-온 전압이 공급되고 스트링 선택 라인들(SSL2a, SSL2b)에 턴-오프 전압이 공급될 때, 제1 플레인의 셀 스트링들(CS11, CS12)이 비트 라인들(BL1, BL2)에 연결된다. 즉, 제1 플레인이 선택된다. 스트링 선택 라인들(SSL2a, SSL2b)에 턴-온 전압이 공급되고 스트링 선택 라인들(SSL1a, SSL1B)에 턴-오프 전압이 공급될 때, 제2 플레인의 셀 스트링들(CS21, CS22)이 비트 라인들(BL1, BL2)에 연결된다. 즉, 제2 플레인이 선택된다. 선택된 플레인에서, 워드 라인들(WL1~WL6)에 의해 메모리 셀들(MC1~MC6)의 하나의 행이 선택될 수 있다. 선택된 행에서, 제2 워드 라인(WL2)에 선택 전압이 인가되고, 나머지 워드 라인들(WL1, WL3~WL6)에 비선택 전압이 인가될 수 있다. 즉, 스트링 선택 라인들(SSL1a, SSL1b, SSL2a, SSL2b) 및 워드 라인들(WL1~WL6)의 전압들을 조절함으로써, 제2 플레인의 제2 워드 라인(WL2)에 대응하는 물리 페이지가 선택될 수 있다. 선택된 물리 페이지의 메모리 셀들(MC2)에서, 쓰기 또는 읽기가 수행될 수 있다.
메모리 셀들(MC1~MC6) 각각에 둘 이상의 비트들이 기입될 수 있다. 하나의 물리 페이지에 속한 메모리 셀들(MC1~MC6) 각각에 기입되는 비트들은 논리 페이지들을 형성한다. 하나의 물리 페이지에 속한 메모리 셀들(MC1~MC6) 각각에 기입되는 첫 번째 비트는 첫 번째 논리 페이지를 형성한다. 하나의 물리 페이지에 속한 메모리 셀들(MC1~MC6) 각각에 기입되는 N 번째 비트는 N 번째 논리 페이지를 형성한다. 논리 페이지는 데이터 액세스의 단위일 수 있다. 하나의 물리 페이지에서 읽기가 수행될 때에, 논리 페이지의 단위로 데이터가 액세스될 수 있다.
메모리 블록(BLKa)에서, 메모리 셀들(MC1~MC6)의 소거는 메모리 블록 단위 또는 서브 블록의 단위로 수행될 수 있다. 메모리 블록 단위로 소거가 수행될 때, 메모리 블록(BLKa)의 모든 메모리 셀들(MC1~MC6)이 하나의 소거 요청(예를 들어, 외부의 컨트롤러로부터의 소거 요청)에 따라 동시에 소거될 수 있다. 서브 블록의 단위로 수행될 때, 메모리 블록(BLKa)의 메모리 셀들(MC1~MC6) 중 일부는 하나의 소거 요청(예를 들어, 외부의 컨트롤러로부터의 소거 요청)에 따라 동시에 소거되고, 나머지 일부는 소거 금지될 수 있다. 소거되는 메모리 셀들(MC1~MC6)에 연결된 워드 라인에 저전압(예를 들어, 접지 전압 또는 접지 전압과 유사한 레벨을 갖는 저전압)이 공급되고, 소거 금지된 메모리 셀들에 연결된 워드 라인은 플로팅될 수 있다.
도 14에 도시된 메모리 블록(BLKa)은 예시적인 것이다. 본 발명의 기술적 사상은 도 14에 도시된 메모리 블록(BLKa)에 한정되지 않는다. 예를 들어, 셀 스트링들의 행들의 수는 증가 또는 감소될 수 있다. 셀 스트링들의 행들의 수가 변경됨에 따라, 셀 스트링들의 행들에 연결되는 스트링 선택 라인들 또는 접지 선택 라인의 수, 그리고 하나의 비트 라인에 연결되는 셀 스트링들의 수 또한 변경될 수 있다.
셀 스트링들의 열들의 수는 증가 또는 감소될 수 있다. 셀 스트링들의 열들의 수가 변경됨에 따라, 셀 스트링들의 열들에 연결되는 비트 라인들의 수, 그리고 하나의 스트링 선택 라인에 연결되는 셀 스트링들의 수 또한 변경될 수 있다.
셀 스트링들의 높이는 증가 또는 감소될 수 있다. 예를 들어, 셀 스트링들 각각에 적층되는 접지 선택 트랜지스터들, 메모리 셀들 또는 스트링 선택 트랜지스터들의 수는 증가 또는 감소될 수 있다.
예시적으로, 하나의 물리 페이지에 속한 메모리 셀들은 적어도 세 개의 논리 페이지들에 대응할 수 있다. 예를 들어, 하나의 메모리 셀에 k 개(k는 2보다 큰 양의 정수)의 비트들이 프로그램될 수 있다. 하나의 물리 페이지에 속한 메모리 셀들에서, 각 메모리 셀에 프로그램되는 k 개의 비트들은 각각 k 개의 논리 페이지들을 형성할 수 있다.
상술된 바와 같이, 메모리 블록(BLKa)은 3차원 메모리 어레이로 제공된다. 3차원 메모리 어레이는, 실리콘 기판 및 메모리 셀들(MC1~MC6)의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들(MC1~MC6)의 어레이들의 하나 또는 그 이상의 물리 레벨들에 획일적으로(monolithically) 형성될 수 있다. 메모리 셀들(MC1~MC6)의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 획일적으로 형성되는 것은, 3차원 어레이의 각 레벨의 레이어들이 3차원 어레이의 하위 레벨의 레이어들 위에 직접 증착됨을 의미한다.
본 발명의 기술적 사상에 따른 일 예로서, 3차원 메모리 어레이는 수직의 방향성을 가져, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀 위에 위치하는 수직 NAND 스트링들(또는 셀 스트링들)을 포함한다. 적어도 하나의 메모리 셀은 전하 포획 레이어를 포함한다. 각 수직 NAND 스트링은 메모리 셀들(MC1~MC6) 위에 위치하는 적어도 하나의 선택 트랜지스터를 더 포함한다. 적어도 하나의 선택 트랜지스터는 메모리 셀들(MC1~MC6)과 동일한 구조를 갖고, 메모리 셀들(MC1~MC6)과 함께 획일적으로 형성된다.
3차원 메모리 어레이가 복수의 레벨들로 구성되고, 레벨들 사이에서 워드 라인들 또는 비트 라인들이 공유되는 구성은 미국등록특허공보 제7,679,133호, 미국등록특허공보 제8,553,466호, 미국등록특허공보 제8,654,587호, 미국등록특허공보 제8,559,235호, 그리고 미국공개특허공보 제2011/0233648호에 개시되어 있으며, 본 발명의 레퍼런스로 포함된다.
예시적으로, 메모리 블록(BLKa)에서, 가비지 컬렉션의 단위는 메모리 블록(BLKa) 또는 서브 블록일 수 있다. 예를 들어, 하나의 메모리 블록(BLKa)은 복수의 서브 블록들을 포함할 수 있다. 예를 들어, 메모리 블록(BLKa)의 메모리 셀들(MC1~MC6)을 기판으로부터 수직한 방향을 따라 분할함으로써, 서브 블록들이 생성될 수 있다. 예를 들어, 메모리 블록(BLKa)의 메모리 셀들(MC1~MC6)을 비트 라인들(BL1, BL2)이 신장되는 방향을 따라 분할함으로써 서브 블록들이 생성될 수 있다.
다른 예로서, 가비지 컬렉션의 단위는 둘 이상의 메모리 블록들일 수 있다. 다른 예로서, 가비지 컬렉션의 단위는 둘이상의 메모리 블록들에 속한 서브 블록들의 집합일 수 있다.
도 15는 본 발명의 실시 예에 따른 컨트롤러(120)를 보여주는 블록도이다. 도 1 및 도 15를 참조하면, 컨트롤러(120)는 버스(121), 프로세서(122), RAM (123), 에러 정정 블록(124), 호스트 인터페이스(125), 그리고 메모리 인터페이스(127)를 포함한다.
버스(121)는 컨트롤러(120)의 구성 요소들 사이에 채널을 제공하도록 구성된다.
프로세서(122)는 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(122)는 호스트 인터페이스(125)를 통해 외부의 호스트 장치와 통신하고, 메모리 인터페이스(127)를 통해 불휘발성 메모리 장치(110)와 통신할 수 있다. 프로세서(122)는 RAM (123)을 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용하여 스토리지 장치(100)를 제어할 수 있다.
RAM (123)은 프로세서(122)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. RAM (123)은 프로세서(122)가 실행하는 코드들 및 명령들을 저장할 수 있다. RAM (123)은 프로세서(122)에 의해 처리되는 데이터를 저장할 수 있다. RAM (123)은 SRAM (Static RAM)을 포함할 수 있다.
에러 정정 블록(124)은 에러 정정을 수행할 수 있다. 에러 정정 블록(124)은 메모리 인터페이스(127)를 통해 불휘발성 메모리 장치(110)에 기입될 데이터에 기반하여 에러 정정 인코딩을 수행할 수 있다. 에러 정정 인코딩된 데이터는 메모리 인터페이스(127)를 통해 불휘발성 메모리 장치(110)로 전달될 수 있다. 에러 정정 블록(124)은 불휘발성 메모리 장치(110)로부터 메모리 인터페이스(127)를 통해 수신되는 데이터에 대해 에러 정정 디코딩을 수행할 수 있다. 예시적으로, 에러 정정 블록(124)은 메모리 인터페이스(127)의 구성 요소로서 메모리 인터페이스(127)에 포함될 수 있다.
호스트 인터페이스(125)는 프로세서(122)의 제어에 따라, 외부의 호스트 장치와 통신하도록 구성된다. 호스트 인터페이스(125)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
메모리 인터페이스(127)는 프로세서(122)의 제어에 따라, 불휘발성 메모리 장치(110)와 통신하도록 구성된다. 도 1을 참조하여 설명된 바와 같이, 메모리 인터페이스(127)는 입출력 채널을 통해 커맨드, 어드레스 및 데이터를 불휘발성 메모리 장치(110)와 통신할 수 있다. 메모리 인터페이스(127)는 제어 채널을 통해 제어 신호를 불휘발성 메모리 장치(110)와 통신할 수 있다.
예시적으로, 프로세서(122)는 코드들을 이용하여 컨트롤러(120)를 제어할 수 있다. 프로세서(122)는 컨트롤러(120)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서(122)는 불휘발성 메모리 장치(110)로부터 메모리 인터페이스(127)를 통해 코드들을 로드할 수 있다.
예시적으로, 컨트롤러(120)의 버스(121)는 제어 버스 및 데이터 버스로 구분될 수 있다. 데이터 버스는 컨트롤러(120) 내에서 데이터를 전송하고, 제어 버스는 컨트롤러(120) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(125), 에러 정정 블록(124) 및 메모리 인터페이스(127)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(125), 프로세서(122), RAM (123) 및 메모리 인터페이스(127)에 연결될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10; 컴퓨팅 장치
20; 호스트 장치
21; 파일 시스템
100; 스토리지 장치
110; 불휘발성 메모리 장치
111; 메모리 셀 어레이
113; 행 디코더 회로
115; 페이지 버퍼 회로
PFC; 패스-페일 체크 회로
117; 데이터 입출력 회로
119; 제어 로직 회로
120; 컨트롤러
121; 버스
122; 프로세서
123; 랜덤 액세스 메모리
124; 에러 정정 블록
125; 호스트 인터페이스
127; 메모리 인터페이스
128; 변환 계층

Claims (10)

  1. 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법에 있어서:
    상기 불휘발성 메모리 장치의 제1 논리 어드레스에 대응하는 저장 공간에 사용자 데이터, 상기 제1 논리 어드레스 및 상기 사용자 데이터와 연관된 제2 논리 어드레스를 기입하는 단계를 포함하고,
    상기 사용자 데이터는 상기 불휘발성 메모리 장치에 미리 기입되어 있던 이전 데이터를 갱신하는 갱신 데이터이고,
    상기 제2 논리 어드레스는 상기 이전 데이터가 기입된 상기 불휘발성 메모리 장치의 저장 공간의 논리 어드레스인 액세스 방법.
  2. 제1 항에 있어서,
    상기 스토리지 장치에서 서든 파워 오프(Sudden Power Off)가 발생하였음을 검출하는 단계; 그리고
    상기 검출에 응답하여, 상기 불휘발성 메모리 장치에 기입된 상기 제1 논리 어드레스 및 상기 제2 논리 어드레스에 기반하여 상기 스토리지 장치를 관리하는 파일 시스템을 복원하는 단계를 더 포함하는 액세스 방법.
  3. 제2 항에 있어서,
    상기 기입하는 단계 이전에, 상기 불휘발성 메모리 장치에 기입된 제2 사용자 데이터와 연관된 메타 데이터를 상기 불휘발성 메모리 장치에 기입하는 단계를 더 포함하는 액세스 방법.
  4. 제3 항에 있어서,
    상기 복원하는 단계는,
    상기 불휘발성 메모리 장치에 기입된 상기 메타 데이터에 기반하여 상기 파일 시스템을 롤-백(roll-back) 하는 단계; 그리고
    상기 롤-백 하는 단계 이후에, 상기 불휘발성 메모리 장치에 기입된 상기 제1 논리 어드레스 및 상기 제2 논리 어드레스에 기반하여 상기 파일 시스템을 롤-포워드(roll-forward) 하는 단계를 포함하는 액세스 방법.
  5. 제1 항에 있어서,
    상기 불휘발성 메모리 장치에서 연속적인 논리 어드레스들에 대응하는 연속 저장 공간을 할당하는 단계; 그리고
    상기 연속 저장 공간에서 가장 낮은 논리 어드레스로부터 가장 높은 논리 어드레스의 순서로, 첫 번째 자유 저장 공간의 논리 어드레스를 상기 제1 논리 어드레스로 선택하는 단계를 더 포함하는 액세스 방법.
  6. 제5 항에 있어서,
    상기 연속 저장 공간은 상기 불휘발성 메모리 장치에서 가비지 컬렉션을 통해 확보되는 제2 저장 공간의 사이즈와 동일한 액세스 방법.
  7. 제6 항에 있어서,
    상기 컨트롤러는 상기 연속 저장 공간의 연속적인 논리 어드레스들을 상기 제2 저장 공간의 연속적인 물리 어드레스들과 각각 연관하는 블록 매핑을 수행하는 액세스 방법.
  8. 제5 항에 있어서,
    상기 기입하는 단계는,
    상기 연속 저장 공간에서 상기 제1 논리 어드레스를 한 번 기입하는 단계; 그리고
    상기 연속 저장 공간에서 상기 제2 논리 어드레스를 복수회 기입하는 단계를 포함하는 액세스 방법.
  9. 제5 항에 있어서,
    상기 불휘발성 메모리 장치의 논리 어드레스들에서 자유 저장 공간이 상기 연속 저장 공간의 사이즈 만큼 연속적이지 않을 때에, 상기 불휘발성 메모리 장치에서 가비지 컬렉션을 수행할 것을 상기 컨트롤러에 요청하는 단계를 더 포함하는 액세스 방법.
  10. 스토리지 장치를 액세스하는 액세스 방법에 있어서:
    호스트 장치가 상기 스토리지 장치에서 연속적인 논리 어드레스들에 해당하는 연속 저장 공간을 할당하는 단계;
    상기 호스트 장치가 사용자 데이터를 상기 연속 저장 공간을 가리키는 제1 논리 어드레스 및 상기 사용자 데이터가 이전에 기입되어 있던 제2 논리 어드레스들과 함께 상기 연속적인 논리 어드레스들의 순서에 따라 순차적으로 상기 연속 저장 공간에 기입하는 단계; 그리고
    상기 스토리지 장치의 서든 파워 오프(Sudden Power Off)가 검출된 때에, 상기 호스트 장치가 상기 스토리지 장치에 백업된 메타 데이터, 상기 제1 논리 어드레스 및 상기 제2 논리 어드레스들을 이용하여 파일 시스템을 복원하는 단계를 포함하는 액세스 방법.
KR1020160048759A 2016-04-21 2016-04-21 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법 KR102570367B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160048759A KR102570367B1 (ko) 2016-04-21 2016-04-21 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법
US15/454,542 US10503638B2 (en) 2016-04-21 2017-03-09 Method of accessing storage device including nonvolatile memory device and controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160048759A KR102570367B1 (ko) 2016-04-21 2016-04-21 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법

Publications (2)

Publication Number Publication Date
KR20170120738A true KR20170120738A (ko) 2017-11-01
KR102570367B1 KR102570367B1 (ko) 2023-08-28

Family

ID=60089042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160048759A KR102570367B1 (ko) 2016-04-21 2016-04-21 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법

Country Status (2)

Country Link
US (1) US10503638B2 (ko)
KR (1) KR102570367B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110413221A (zh) * 2018-04-26 2019-11-05 三星电子株式会社 数据存储设备
US11237961B2 (en) 2019-06-12 2022-02-01 SK Hynix Inc. Storage device and host device performing garbage collection operation
US11294587B2 (en) 2019-04-26 2022-04-05 SK Hynix Inc. Data storage device capable of maintaining continuity of logical addresses mapped to consecutive physical addresses, electronic device including the same, and method of operating the data storage device
US11514988B2 (en) 2020-10-22 2022-11-29 SK Hynix Inc. Controller and method of operating under sudden power interruption

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015076354A1 (ja) * 2013-11-22 2015-05-28 日本電気株式会社 ストレージ装置と方法並びにプログラム
KR20180058328A (ko) * 2016-11-24 2018-06-01 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102340094B1 (ko) * 2017-03-31 2021-12-17 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10824367B2 (en) * 2017-10-19 2020-11-03 Seagate Technology Llc Adaptive intrusion detection based on monitored data transfer commands
KR20200011832A (ko) * 2018-07-25 2020-02-04 에스케이하이닉스 주식회사 메모리 시스템에서의 데이터 처리 방법 및 장치
US11301331B2 (en) * 2018-09-20 2022-04-12 Samsung Electronics Co., Ltd. Storage device and operating method of storage device
KR20200057473A (ko) 2018-11-16 2020-05-26 삼성전자주식회사 스토리지 장치 및 이를 포함하는 스토리지 시스템
KR20200058867A (ko) * 2018-11-20 2020-05-28 에스케이하이닉스 주식회사 메모리 시스템의 복구 동작 중 비휘발성 메모리 블록의 반복 접근을 줄이는 방법 및 장치
CN110543435B (zh) * 2019-09-05 2022-02-08 北京兆易创新科技股份有限公司 存储单元的混合映射操作方法、装置、设备及存储介质
US11455244B2 (en) * 2020-09-04 2022-09-27 Western Digital Technologies, Inc. Zoned namespace limitation mitigation using sub block mode
KR20220093982A (ko) * 2020-12-28 2022-07-05 삼성전자주식회사 파편화율을 이용하는 메모리 컨트롤러, 및 스토리지 장치 및 이의 동작 방법
US11733903B2 (en) * 2021-06-08 2023-08-22 Red Hat, Inc. Data relocation for data units in scale-out storage systems
CN113885808B (zh) * 2021-10-28 2024-03-15 合肥兆芯电子有限公司 映射信息记录方法以及存储器控制电路单元与存储装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150052395A1 (en) * 2013-08-13 2015-02-19 Fusion-Io, Inc. Annotated atomic write
US20150332772A1 (en) * 2014-05-13 2015-11-19 Kyungryun Kim Nonvolatile memory system including nonvolatile memory device and memory controller and operating method of memory controller

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963962A (en) 1995-05-31 1999-10-05 Network Appliance, Inc. Write anywhere file-system layout
US6721767B2 (en) * 2000-01-31 2004-04-13 Commvault Systems, Inc. Application specific rollback in a computer system
KR100453053B1 (ko) 2002-06-10 2004-10-15 삼성전자주식회사 플래쉬 메모리용 파일 시스템
US20040260678A1 (en) * 2003-06-18 2004-12-23 Microsoft Corporation State based configuration failure detection using checkpoint comparison
PT1717665E (pt) * 2005-04-29 2010-10-06 Incard Sa Pilha de transacções para aparelhos electrónicos que compreende uma memória não volátil com uma quantidade limitada de ciclos de escrita
US7640249B2 (en) * 2006-03-29 2009-12-29 Sap (Ag) System and method for transactional session management
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8751755B2 (en) 2007-12-27 2014-06-10 Sandisk Enterprise Ip Llc Mass storage controller volatile memory containing metadata related to flash memory storage
JP5075736B2 (ja) * 2008-05-27 2012-11-21 株式会社日立製作所 仮想サーバのシステム障害回復方法及びそのシステム
KR100965051B1 (ko) 2008-10-01 2010-06-21 서울시립대학교 산학협력단 플래시 메모리 장치를 위한 가변 공간 페이지 사상 방법 및그 장치
US8332688B1 (en) * 2009-07-21 2012-12-11 Adobe Systems Incorporated Failover and recovery of a computing application hosted by a virtual instance of a machine
TWI484334B (zh) 2009-12-24 2015-05-11 Univ Nat Taiwan 非揮發記憶體的區域式管理方法
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US20120221884A1 (en) * 2011-02-28 2012-08-30 Carter Nicholas P Error management across hardware and software layers
KR20130075018A (ko) 2011-12-27 2013-07-05 한국전자통신연구원 플래시 메모리 파일 시스템에 적용 가능한 데이터 업데이트 장치 및 방법
US8719540B1 (en) * 2012-03-15 2014-05-06 Pure Storage, Inc. Fractal layout of data blocks across multiple devices
US20130275692A1 (en) 2012-04-16 2013-10-17 Shak Loong Kwok Storage device and methods thereof
US9122582B2 (en) 2012-06-12 2015-09-01 International Business Machines Corporation File system for maintaining data versions in solid state memory
KR102050723B1 (ko) 2012-09-28 2019-12-02 삼성전자 주식회사 컴퓨팅 시스템 및 그 데이터 관리 방법
KR102050732B1 (ko) 2012-09-28 2019-12-02 삼성전자 주식회사 컴퓨팅 시스템 및 컴퓨팅 시스템의 데이터 관리 방법
US8997088B2 (en) * 2012-11-02 2015-03-31 Wipro Limited Methods and systems for automated deployment of software applications on heterogeneous cloud environments
US9021187B2 (en) 2013-01-29 2015-04-28 Sandisk Technologies Inc. Logical block address remapping
US9830257B1 (en) * 2013-06-12 2017-11-28 Western Digital Technologies, Inc. Fast saving of data during power interruption in data storage systems
US20150039815A1 (en) 2013-08-02 2015-02-05 OCZ Storage Solutions Inc. System and method for interfacing between storage device and host
US9501393B2 (en) 2014-01-27 2016-11-22 Western Digital Technologies, Inc. Data storage system garbage collection based on at least one attribute
US9817588B2 (en) * 2015-04-10 2017-11-14 Macronix International Co., Ltd. Memory device and operating method of same
US9940340B2 (en) * 2015-10-30 2018-04-10 International Business Machines Corporation Ensuring data maintenance within a LDAP environment
US11500854B2 (en) * 2015-10-30 2022-11-15 International Business Machines Corporation Selective data synchronization to troubleshoot production environment failures
US10372543B2 (en) * 2016-03-04 2019-08-06 Toshiba Memory Corporation Memory system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150052395A1 (en) * 2013-08-13 2015-02-19 Fusion-Io, Inc. Annotated atomic write
US20150332772A1 (en) * 2014-05-13 2015-11-19 Kyungryun Kim Nonvolatile memory system including nonvolatile memory device and memory controller and operating method of memory controller

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110413221A (zh) * 2018-04-26 2019-11-05 三星电子株式会社 数据存储设备
KR20190124493A (ko) * 2018-04-26 2019-11-05 삼성전자주식회사 데이터 저장 장치
CN110413221B (zh) * 2018-04-26 2024-06-07 三星电子株式会社 数据存储设备
US11294587B2 (en) 2019-04-26 2022-04-05 SK Hynix Inc. Data storage device capable of maintaining continuity of logical addresses mapped to consecutive physical addresses, electronic device including the same, and method of operating the data storage device
US11237961B2 (en) 2019-06-12 2022-02-01 SK Hynix Inc. Storage device and host device performing garbage collection operation
US11514988B2 (en) 2020-10-22 2022-11-29 SK Hynix Inc. Controller and method of operating under sudden power interruption

Also Published As

Publication number Publication date
US10503638B2 (en) 2019-12-10
US20170308464A1 (en) 2017-10-26
KR102570367B1 (ko) 2023-08-28

Similar Documents

Publication Publication Date Title
KR102570367B1 (ko) 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법
JP5585919B2 (ja) 電源遮断管理
US20120215972A1 (en) Logical address offset in response to detecting a memory formatting operation
US11386005B2 (en) Memory system, memory controller, and method of operating memory system for caching journal information for zone in the journal cache
KR102211868B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US10120606B2 (en) Data storage devices including storage controller circuits to select data streams based on application tags and computing systems including the same
KR20170005915A (ko) 불휘발성 메모리 장치를 포함하는 스토리지 장치
US11449421B2 (en) Memory system, memory controller and method for minimizing data loss using recovery operations in sudden power loss events
CN114489466A (zh) 存储器系统及其操作方法
CN111831584A (zh) 存储器系统、存储器控制器及操作存储器控制器的方法
KR20210041233A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
CN113971001B (zh) 存储器装置中的存储流量模式检测
US11474726B2 (en) Memory system, memory controller, and operation method thereof
CN111798903B (zh) 存储器系统、存储器装置和存储器控制器
CN114530173A (zh) 存储器系统及其操作方法
KR20220130526A (ko) 메모리 시스템 및 그 동작 방법
KR20210054396A (ko) 저장 장치 및 그 동작 방법
KR20200118989A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US20240069782A1 (en) Storage device including nonvolatile memory device and operating method of storage device
US20240004566A1 (en) Memory system for managing namespace using write pointer and write count, memory controller, and method for operating memory system
US20240078027A1 (en) Storage device including nonvolatile memory device and operating method of storage device
US20210406169A1 (en) Self-adaptive wear leveling method and algorithm
KR20240058593A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230097362A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant