KR20240058593A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20240058593A
KR20240058593A KR1020220139481A KR20220139481A KR20240058593A KR 20240058593 A KR20240058593 A KR 20240058593A KR 1020220139481 A KR1020220139481 A KR 1020220139481A KR 20220139481 A KR20220139481 A KR 20220139481A KR 20240058593 A KR20240058593 A KR 20240058593A
Authority
KR
South Korea
Prior art keywords
memory
die
metadata
memory die
user data
Prior art date
Application number
KR1020220139481A
Other languages
English (en)
Inventor
김정우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220139481A priority Critical patent/KR20240058593A/ko
Priority to US18/180,983 priority patent/US20240143192A1/en
Publication of KR20240058593A publication Critical patent/KR20240058593A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템의 제1 메모리 장치는 제1 채널을 통해 메모리 컨트롤러와 연결되고, 메타데이터가 라이트되는 메타데이터 메모리 다이로 설정된 제1 메모리 다이 및 사용자 데이터가 라이트되는 사용자 데이터 메모리 다이로 설정된 하나 이상의 메모리 다이들을 포함하고, 각각의 메모리 다이들은 복수의 메모리 블록들을 포함하며, 메모리 시스템의 메모리 컨트롤러는 사용자 데이터 메모리 다이로 설정된 메모리 다이들 중에서 제2 메모리 다이를 결정하고, 제1 메모리 다이에 라이트된 메타데이터를 제2 메모리 다이로 이동시키고, 제2 메모리 다이에 라이트된 사용자 데이터를 제1 메모리 다이로 이동시키고, 제1 메모리 다이를 사용자 데이터 메모리 다이로 설정하고, 제2 메모리 다이를 메타데이터 메모리 다이로 설정할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 장치에 저장되는 데이터는 컨텐츠에 해당하는 것으로, 외부에서 접근할 수 있는 사용자 데이터(User Data)와 데이터에 자체에 대한 데이터로서, 데이터의 관리를 위해 사용되는 메타데이터(Metadata)로 구분될 수 있다.
본 발명의 실시예들은 메타데이터 전용 메모리 다이를 통해 사용자 데이터의 라이트/리드 성능을 증가시킬 수 있는 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 라이트/리드 성능을 일정하게 유지할 수 있는 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 제1 채널에 연결되고, 메타데이터가 라이트되는 메타데이터 메모리 다이로 설정된 제1 메모리 다이 및 사용자 데이터가 라이트되는 사용자 데이터 메모리 다이로 설정된 하나 이상의 메모리 다이들을 포함하고, 각각의 메모리 다이들은 복수의 메모리 블록들을 포함하는 제1 메모리 장치; 및 사용자 데이터 메모리 다이로 설정된 메모리 다이들 중에서 런타임 배드 블록의 발생에 따라 상기 제1 메모리 다이보다 배드 블록의 수가 큰 메모리 다이를 제2 메모리 다이로 결정하고, 제1 메모리 다이에 라이트된 메타데이터를 제2 메모리 다이로 이동시키고, 제2 메모리 다이에 라이트된 사용자 데이터를 제1 메모리 다이로 이동시키고, 제1 메모리 다이를 사용자 데이터 메모리 다이로 설정하고, 제2 메모리 다이를 메타데이터 메모리 다이로 설정하는 메모리 컨트롤러;를 포함하는 메모리 시스템을 제공할 수 있다.
다른 측면에서, 본 발명의 실시예들은 사용자 데이터가 저장되는 사용자 데이터 메모리 다이로 설정된 복수의 메모리 다이들 중에서 런타임 배드 블록의 발생에 따라 메타데이터가 저장되는 메타데이터 메모리 다이로 설정된 제1 메모리 다이보다 배드 블록 수가 더 큰 메모리 다이를 제2 메모리 다이로 결정하는 단계; 메타데이터가 저장되는 메타데이터 메모리 다이로 설정된 제1 메모리 다이에 라이트된 메타데이터를 제2 메모리 다이에 이동시키는 단계; 제2 메모리 다이에 라이트된 사용자 데이터를 제1 메모리 다이로 이동시키는 단계; 제1 메모리 다이를 사용자 데이터 메모리 다이로 설정하고, 제2 메모리 다이를 메타데이터 메모리 다이로 설정하는 단계;를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
본 발명의 실시예들에 의하면, 사용자 데이터의 라이트/리드 성능을 증가시킬 수 있으며, 특정 메모리 다이가 열화되더라도 라이트/리드 성능을 일정하게 유지할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 컨트롤러와 메모리 장치를 연결하는 채널을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메타데이터 메모리 다이와 사용자 데이터 메모리 다이를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메타데이터 및 사용자 데이터의 이동을 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메타데이터 및 사용자 데이터의 이동이 완료된 이후의 메모리 시스템을 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 가비지 컬랙션 동작의 일 예를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 메타데이터 메모리 다이의 배드 블록을 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 사용자 데이터 메모리 다이의 배드 블록을 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 메타데이터의 이동을 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 컨트롤러가 사용자 데이터를 라이트하는 일 예를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 사용자 데이터가 라이트되는 메모리 블록의 일 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 제1 채널 및 제2 채널에 연결된 메모리 다이들을 설명하기 위한 도면이다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 16은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 컨트롤러와 메모리 장치를 연결하는 채널을 나타낸 도면이다.
도 4를 참조하면, 제1 메모리 장치(110a)는 제1 채널(CH1)을 통해 메모리 컨트롤러(120)와 연결될 수 있으며, 제1 채널(CH1)을 통해 메모리 컨트롤러(120)와 통신할 수 있다. 제2 메모리 장치(110b)는 제2 채널(CH2)을 통해 메모리 컨트롤러(120)와 연결될 수 있다. 메모리 장치들(110a, 110b) 각각은 복수의 메모리 다이(DIE)들을 포함할 수 있으며, 각각의 메모리 다이(DIE)들은 복수의 메모리 블록들을 포함할 수 있다.
메모리 시스템(100)은 멀티 채널(Multi-Channel) 구조로서, 메모리 컨트롤러(120)는 복수의 채널들(CH1, CH2)을 통해 복수의 메모리 장치들(110a, 110b)에 동시에 접근할 수 있으며, 메모리 시스템(100)의 동작 속도가 향상될 수 있다. 제1 채널(CH1)에서, 제1 메모리 장치(110a)에 포함된 복수의 메모리 다이들(410a, 410b, ?, 410f)는 각각 복수의 웨이들(WAY1, WAY2, ?, WAY6)을 통해 접근된다. 제2 채널(CH2)에서, 제2 메모리 장치(110b)에 포함된 복수의 메모리 다이들(410g, 410h, ?, 410k)은 각각 복수의 웨이들(WAY7, WAY8, ?, WAY10)를 통해 접근된다. 메모리 컨트롤러(120)는 하나의 채널에 연결된 복수의 메모리 다이들을 이용하여 인터리빙(Interleaving) 동작을 수행할 수 있으며, 이러한 멀티-웨이(Multi-Way) 구조는 메모리 시스템(100)의 동작 속도를 향상시킬 수 있다.
메모리 컨트롤러(120)는 각 채널에 번갈아 가면서 라이트 동작을 수행하는 등 워크로드(Workload)를 채널별로 분산시킬 수 있고, 복수의 채널들(CH1, CH2)들을 효율적으로 사용할 수 있다.
한편, 메모리 시스템(100)은 제1 메모리 장치(110a)에 포함된 메모리 다이들(410a, 410b, ?, 410f)의 수와 제2 메모리 장치(110b)에 포함된 메모리 다이들(410g, 410h, ?, 410k)의 수가 동일할 뿐만 아니라, 그 수가 다른 비대칭 채널-웨이(Channel-Way) 구조를 가질 수 있다.
메모리 다이(DIE)에 포함된 블록들은 프리 블록(Free Block), 오픈 블록(Open Block), 클로즈드 블록(Closed Block)으로 구분될 수 있다. 프리 블록(Free Block)은 메모리 블록에 포함된 모든 페이지들이 삭제된 블록으로, 메모리 컨트롤러(120)에 의해 최초의 메모리 블록 또는 소거 동작이 수행된 직후의 메모리 블록을 의미한다. 오픈 블록은 메모리 블록에 포함된 일부의 페이지에만 데이터가 라이트된 블록으로, 새로운 데이터가 라이트될 수 있는 블록을 의미한다. 클로즈드 블록은 메모리 블록에 포함된 모든 페이지에 데이터가 라이트되어, 새로운 데이터를 라이트할 수 없는 메모리 블록을 의미한다. 클로즈드 블록에 새로운 데이터가 라이트되기 위해서는, 소거 동작을 통하여 클로즈드 블록이 프리 블록으로 환원되어야 한다.
도4에 도시된 멀티 채널, 멀티 웨이 구조는 예시적인 것으로서, 제1 채널(CH1) 및 제2 채널(CH2) 뿐만 아니라 추가적인 채널을 더 포함할 수 있다. 또한, 메모리 장치들(110a, 110b)은 도 4에 도시된 것보다 더 적거나 더 많은 웨이를 포함할 수 있다. 또한, 도4에서는 하나의 웨이에 하나의 메모리 다이(DIE)가 연결된 것으로 도시되었지만, 복수의 다이(DIE)들이 연결될 수도 있고, 하나의 메모리 다이(DIE)에 복수의 웨이들이 연결될 수도 있다.
도 5는 본 발명의 실시예들에 따른 메타데이터 메모리 다이와 사용자 데이터 메모리 다이를 나타낸 도면이다.
도 5를 참조하면, 제1 메모리 장치(110a)는 메타데이터(MDATA)가 라이트되는 메타데이터 메모리 다이(MMD)로 설정된 메모리 다이 및 사용자 데이터(UDATA)가 라이트되는 사용자 데이터 메모리 다이(UMD)로 설정된 하나 이상의 메모리 다이들을 포함할 수 있다.
제1 메모리 장치(110a)에 포함된 메모리 다이(DIE)들 중에서 메모리 다이(410e)가 메타데이터 메모리 다이(MMD)로 설정되었고, 나머지 메모리 다이들(410a, 410b, 410c, 410d, 410f)은 사용자 데이터 메모리 다이(UMD)로 설정되었다고 가정한다.
메모리 컨트롤러(120)는 제1 메모리 장치(110a)에 사용자 데이터(UDATA)를 라이트할 때, 사용자 데이터 메모리 다이(UMD)로 설정된 메모리 다이들(410a, 410b, 410c, 410d, 410f)에 사용자 데이터를 라이트할 수 있다. 한편, 메모리 컨트롤러(120)는 메타데이터 메모리 다이(MMD)로 설정된 메모리 다이(410e)에 메타데이터(MDATA)를 라이트할 수 있다.
메타데이터 메모리 다이(MMD)는 메타데이터(MDATA) 전용 메모리 다이(DIE)로서, 메모리 시스템(100)의 동작에 필요한 모든 메타데이터(MDATA)가 라이트되는 메모리 다이(DIE)다. 사용자 데이터 메모리 다이(UMD)는 사용자 데이터(UDATA)가 라이트될 수 있는 메모리 다이(DIE)다. 메모리 컨트롤러(120)는 제1 메모리 장치(110a)에 포함된 복수의 메모리 다이(DIE)들 중에서 어느 하나를 메타데이터 메모리 다이(MMD)로 설정하고, 나머지 메모리 다이(DIE)를 사용자 데이터 메모리 다이(UMD)로 설정할 수 있다.
한편, 메모리 컨트롤러(120)는 복수의 메모리 다이(DIE)들에 대해 메타데이터(MDATA)만이 라이트되는 제1 상태 또는 사용자 데이터(UDATA)가 라이트될 수 있는 제2 상태를 부여할 수 있다. 제1 상태의 메모리 다이(DIE)는 메타데이터(MDATA)만을 저장하고 있고, 메타데이터(MDATA) 만이 라이트될 수 있다. 제2 상태는 제1 상태 이외의 상태에 해당하며, 사용자 데이터(UDATA)를 저장하거나 사용자 데이터(UDATA)가 라이트될 수 있는 메모리 다이(DIE)다. 메모리 컨트롤러(120)는 메모리 다이(410e)에 대해 제1 상태를 부여하여, 메타데이터(MDATA)만을 라이트할 수 있고, 메모리 다이(410e)는 메타데이터(MDATA)만을 저장할 수 있다. 메모리 컨트롤러(120)는 나머지 메모리 다이들(410a, 410b, 410c, 410d, 410f)에 대하여 제2 상태를 부여하여 사용자 데이터(UDATA)를 라이트할 수 있으며, 나머지 메모리 다이들(410a, 410b, 410c, 410d, 410f)은 사용자 데이터(UDATA)를 저장할 수 있다.
한편, 메모리 다이(DIE)에 포함된 메모리 블록들 각각은 메모리 시스템(100)의 신뢰성을 보장하기 위해 소거 동작의 횟수의 제한을 가지고 있다. 따라서 메모리 블록에 대한 소거 및 라이트 동작의 횟수가 소정의 횟수를 초과하거나 메모리 블록이 물리적 결함을 가지는 경우 메모리 블록은 정상적으로 동작하지 못할 수 있다. 배드 블록(Bad Block)은 정상적으로 동작하지 못하는 메모리 블록을 의미하며, 메모리 컨트롤러(120)는 메모리 시스템(100)의 신뢰성을 보장하기 위해 배드 블록들을 별도로 관리(Bad Block Management)한다.
메모리 컨트롤러(120)는 외부로부터 수신한 요청을 복수의 사용자 데이터 메모리 다이(UMD)로 설정된 메모리 다이(DIE)들에 나누어 동시에 처리하는 동작인 인터리빙을 통해 메모리 시스템(100)의 동작 성능을 증가시킬 수 있다.
배드 블록의 수가 큰 메모리 다이(DIE)는 사용자 데이터의 라이트/리드 시 메모리 컨트롤러(120)의 인터리빙 동작을 제한하여, 메모리 시스템(100)이 최대 성능을 발휘하는 것을 방해한다.
메모리 컨트롤러(120)는 최초로 메타데이터 메모리 다이(MMD)를 설정할 때, 제1 메모리 장치(110a)에 포함된 복수의 메모리 다이(DIE)들 중에서 초기 배드 블록(Initial Bad Block)의 수가 가장 큰 메모리 다이(DIE)를 메타데이터 메모리 다이(MMD)로 설정할 수 있다.
도 6은 본 발명의 실시예들에 따른 메타데이터 및 사용자 데이터의 이동을 나타낸 도면이다.
도 6을 참조하면, 사용자 데이터 메모리 다이(UMD)로 설정된 메모리 다이들 중에서 제2 메모리 다이(2nd DIE)를 결정하고, 제1 메모리 다이에 라이트된 메타데이터(MDATA)를 제2 메모리 다이(2nd DIE)로 이동시키고, 제2 메모리 다이(2nd DIE)에 라이트된 사용자 데이터(UDATA)를 제1 메모리 다이(1st DIE)로 이동시킬 수 있다.
복수의 메모리 다이(DIE)들은 메모리 시스템(100)의 리드, 라이트, 또는 소거 동작에 따라서 메모리 셀의 특성이 변하는 등의 열화가 진행될 수 있다. 사용자 데이터 메모리 다이(UMD)로 설정된 메모리 다이(DIE)들 중에서 메타데이터 메모리 다이(MMD)로 설정된 제1 메모리 다이(1st DIE)보다 성능이 하락한 메모리 다이(DIE)가 발생할 수 있다. 메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)보다 성능이 하락한 메모리 다이(DIE)를 제2 메모리 다이(2nd DIE)로 결정하고, 제1 메모리 다이(1st DIE)와 제2 메모리 다이(2nd DIE) 서로 교환할 수 있다. 즉, 제1 메모리 다이(1st DIE)를 사용자 데이터(UDATA)가 라이트되는 사용자 데이터 메모리 다이(UMD)로 설정하고, 제2 메모리 다이(2nd DIE)를 메타데이터가 라이트되는 메타데이터 메모리 다이(MMD)로 설정할 수 있다. 메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)와 제2 메모리 다이(2nd DIE)를 서로 교환하기 전에, 제1 메모리 다이(1st DIE)에 저장된 메타데이터(MDATA)를 제2 메모리 다이(2nd DIE)로 이동시키고, 제2 메모리 다이(2nd DIE)에 저장된 사용자 데이터를 제1 메모리 다이(1st DIE)로 이동시킬 수 있다.
메모리 컨트롤러(120)는 제2 메모리 다이(2nd DIE)에 저장된 사용자 데이터를 제1 메모리 다이(1st DIE)로 이동시키기 전, 제1 상태가 부여된 제1 메모리 다이(1st DIE)를 제2 상태로 변경할 수 있다. 제1 메모리 다이(1st DIE)의 상태가 제2 상태로 변경된 이후, 메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)에 사용자 데이터(UDATA)를 라이트할 수 있다.
도 6에서, 메모리 다이(410c)에서 메모리 다이(DIE)의 성능 열화가 발생하여 제1 메모리 다이(1st DIE)인 메모리 다이(410e)보다 성능이 낮아졌다고 가정하면, 메모리 컨트롤러(120)는 메모리 다이(DIE)의 배드 블록의 수에 기초하여 메모리 다이(410c)를 제2 메모리 다이(2nd DIE)로 결정할 수 있다. 메모리 컨트롤러(120)는 메모리 다이(410e)에 저장된 메타데이터(MDATA)를 메모리 다이(410c)로 이동시킬 수 있다. 또한, 메모리 컨트롤러(120)는 제2 메모리 다이(2nd DIE)에 저장된 사용자 데이터(UDATA)를 메모리 다이(410e)로 이동시킬 수 있다.
메모리 컨트롤러(120)는 메타데이터(MDATA)를 이동시킬 때, 원샷 프로그램(One-Shot Program) 단위 내지 풀 인터리빙(Full-Interleaving) 단위 등 일정한 크기의 단위로 분할하여, 복수회에 걸쳐 주기적으로 이동시킬 수 있다. 메모리 컨트롤러(120)는 1회에 모든 메타데이터(MDATA)를 이동시킬 수도 있다.
메모리 컨트롤러(120)는 전술한 메타데이터(MDATA)의 이동과 사용자 데이터(UDATA)의 이동을 동시에 진행할 수 있다. 즉, 메모리 다이(410e)에 라이트된 메타데이터(MDATA)의 일부만이 메모리 다이(410c)로 이동된 상태에서, 메모리 다이(410c)에 라이트된 사용자 데이터(UDATA)의 일부가 메모리 다이(410e)로 이동될 수 있다.
최종적으로, 메모리 다이(410c)에는 유효한 사용자 데이터(UDATA)없이, 메타데이터(MDATA)만이 존재하며, 메모리 다이(410e)에는 유효한 메타데이터(MDATA)없이, 사용자 데이터(UDATA)만이 존재하게 된다. 이후, 메모리 컨트롤러(120)는 메모리 다이(410c)를 메타데이터 메모리 다이(MMD)로, 메모리 다이(410e)를 사용자 메모리 다이(UMD)로 운용할 수 있다. 메모리 컨트롤러(120)는 메모리 다이(410c)에 제1 상태를 부여할 수 있다.
도 7은 본 발명의 실시예들에 따른 메타데이터 및 사용자 데이터의 이동이 완료된 이후의 메모리 시스템을 나타낸 도면이다.
도 6 및 도 7을 참조하면, 메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)를 사용자 데이터 메모리 다이(UMD)로 설정하고, 제2 메모리 다이(2nd DIE)를 메타데이터 메모리 다이로 설정할 수 있다.
도 6에서 설명한 바에 따르면, 제1 메모리 다이(1st DIE)에 해당하는 메모리 다이(410e)에 저장된 메타데이터(MDATA)는 제2 메모리 다이(2nd DIE)에 해당하는 메모리 다이(410c)로 이동되었고, 메모리 다이(410c)에 저장된 사용자 데이터(UDATA)는 메모리 다이(410e)로 이동되었다. 메모리 컨트롤러(120)는 메타데이터(MDATA) 및 사용자 데이터(UDATA)의 이동이 종료된 후, 메모리 다이(410c)를 메타데이터 메모리 다이(MMD)로 설정하고, 메모리 다이(410e)를 사용자 데이터 메모리 다이(UMD)로 설정할 수 있다. 이후, 메모리 컨트롤러(120)는 메타데이터(MDATA)를 메모리 다이(410c)에 라이트하고, 사용자 데이터(UDATA)를 메모리 다이(410e)를 포함한 나머지 메모리 다이들(410a, 410b, 410d, 410e, 410f)에 저장할 수 있다.
전술한 바와 같이, 메모리 컨트롤러(120)는 메타데이터(MDATA) 및 사용자 데이터(UDATA)의 이동이 완료된 후, 메모리 다이(410c)에 제1 상태를 부여할 수 있다. 메모리 컨트롤러(120)는 제1 상태의 메모리 다이(410c)에는 사용자 데이터(UDATA)를 라이트할 수 없으며, 오직 메타데이터(MDATA)만을 라이트할 수 있다.
이를 통해, 메모리 컨트롤러(120)는 상대적으로 성능이 열화된 메모리 다이(410c)에는 메타데이터(MDATA)를 저장하고, 상대적으로 성능이 높은 나머지 메모리 다이들(410a, 410b, 410d, 410e, 410f)에는 사용자 데이터(UDATA)를 저장하여, 사용자 데이터(UDATA)에 대한 리드/라이트 접근 성능을 향상시킬 수 있다.
도 8은 본 발명의 실시예들에 따른 가비지 컬랙션 동작의 일 예를 나타낸 도면이다.
도 8을 참조하면, 메모리 컨트롤러(120)가 제2 메모리 다이(2nd DIE)에 라이트된 사용자 데이터(UDATA)를 제1 메모리 다이(1st DIE)로 이동시킬 때, 가비지 컬렉션(Garbage Collection)을 이용할 수 있다. 메모리 컨트롤러(120)는 제2 메모리 다이(2nd DIE)에 대하여 가비지 컬랙션을 수행할 때, 제1 메모리 다이(1st DIE)에 포함된 복수의 메모리 블록들 중 하나를 유효한(Valid) 데이터가 라이트되는 블록인 목적지 메모리 블록으로 설정할 수 있다.
메모리 컨트롤러(120)는 백그라운드 동작 중 하나로, 메모리 블록에 라이트된 데이터 중 유효한 데이터만을 목적지 메모리 블록에 라이트하고, 종래의 메모리 블록에 소거 동작을 수행하여, 저장 공간을 확보하는 가비지 컬랙션 동작을 수행할 수 있다.
도 8에서, 제2 메모리 다이(2nd DIE)에 포함된 메모리 블록(BLKa) 및 메모리 블록(BLKb)에는 각각 사용자 데이터가 라이트되어 있다. 이때, UDATA1, UDATA3, UDATA5, UDATA6은 유효한 데이터이며, UDATA2, UDATA4, UDATA7은 유효하지 않은(Invalid) 데이터에 해당한다.
메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)에 포함된 메모리 블록(BLKc)을 목적지 블록으로 설정할 수 있다. 메모리 컨트롤러(120)는 메모리 블록(BLKa) 및 메모리 블록(BLKb)에 라이트된 데이터 중에서 유효한 데이터만을 메모리 블록(BLKc)에 라이트할 수 있다. 이후 메모리 컨트롤러(120)는 메모리 블록(BLKa) 및 메모리 블록(BLKc)에 대하여 소거 동작을 수행하여, 모든 데이터가 지워진 상태의 블록인 프리 블록(Free Block)으로 환원할 수 있다.
한편, 가비지 컬렉션의 목적지 블록(BLKc)은 제1 메모리 다이(1st DIE)에 포함된 메모리 블록 중 프리 블록 또는 오픈 블록일 수 있다.
도 9는 본 발명의 실시예들에 따른 메타데이터 메모리 다이의 배드 블록을 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 사용자 데이터 메모리 다이의 배드 블록을 나타낸 도면이다.
도5, 도 9 및 도 10을 참조하면, 메모리 컨트롤러(120)는 사용자 데이터 메모리 다이(UMD)로 설정된 메모리 다이(DIE)들 중에서 런타임 배드 블록(Run-time Bad Block)의 발생에 기초하여 제1 메모리 다이(1st DIE)보다 배드 블록의 수(BBC)가 큰 메모리 다이를 제2 메모리 다이(2nd DIE)로 결정할 수 있다.
최초로 메타데이터 메모리 다이(MMD)로 설정된 메모리 다이(DIE)는 초기 배드 블록의 수(BBC)가 가장 큰 메모리 다이(DIE)일 수 있다. 그리고 사용자 데이터 메모리 다이(UMD)로 설정된 메모리 다이(DIE)들의 배드 블록의 수(BBC)는 메타데이터 메모리 다이(MMD)로 설정된 메모리 다이(DIE)의 배드 블록의 수(BBC)와 같거나 그 보다 작다. 한편, 메모리 시스템(100)의 동작에 의해 사용자 데이터 메모리 다이(UMD)으로 설정된 메모리 다이(DIE)에 런타임 배드 블록(Run-time Bad Block)이 발생할 수 있다. 메모리 시스템(100)의 동작에 의해 발생한 런타임 배드 블록으로 인해 메모리 다이(DIE)의 배드 블록의 수(BBC)가 증가할 수 있다.
도 9의 메모리 다이(410e)는 도 5에 도시된 제1 메모리 다이(1st DIE)로, 메타데이터 메모리 다이(MMD)로 설정된 메모리 다이(DIE)에 해당한다. 메모리 다이(410e)의 배드 블록(BB)은 BLK10, BLK11, BLK15이므로, 메모리 다이(410e)의 배드 블록의 수(BBC)는 3개이다.
도 10의 메모리 다이(410c)는 도 5에 도시된 제2 메모리 다이(2nd DIE)로, 사용자 데이터(UDATA)가 저장되는 사용자 데이터 메모리 다이(UMD)에 해당한다. 메모리 다이(410c)는 메모리 다이(410e)를 제외한 나머지 메모리 다이(DIE)들 중에서 배드 블록의 수(BBC)가 가장 큰 메모리 다이(DIE)일 수 있다. 메모리 다이(410c)의 배드 블록(BB)은 BLK12, BLK14, BLK15로, 메모리 다이(410c)의 배드 블록의 수(BBC)는 3개이다. 한편, 메모리 시스템(100)의 동작에 의해 메모리 다이(410c)의 메모리 블록 BLK2의 열화가 진행되어 배드 블록(BB)으로 판정될 수 있다. 이때, 메모리 다이(410c)의 배드 블록의 수(BBC)는 3개에서 4개로 증가한다. 메모리 다이(410e)의 배드 블록의 수(BBC)보다 메모리 다이(410c)의 배드 블록의 수(BBC)가 더 크므로, 메모리 컨트롤러(120)는 메모리 다이(410c)를 제2 메모리 다이(2nd DIE)로 결정할 수 있다.
이후, 메모리 컨트롤러(120)는 메모리 다이(410e)에 저장된 메타데이터(MDATA)를 메모리 다이(410c)로 이동시키고, 메모리 다이(410c)에 저장된 사용자 데이터(UDATA)를 메모리 다이(410e)로 이동시킬 수 있다.
도 11은 본 발명의 실시예들에 따른 메타데이터의 이동을 나타낸 도면이다.
도 11을 참조하면, 메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)에 라이트된 메타데이터를 제2 메모리 다이(2nd DIE)로 이동시킬 때, 가장 최근에 라이트된 메타데이터(MDATA)를 우선적으로 이동시킬 수 있다.
도 11에는 메타데이터 MDATA1 내지 메타데이터 MDATA5가 시간 순서대로 라이트되어 있다고 가정한다. 메타데이터 MDATA1은 가장 오래전 라이트된 메타데이터(MDATA)며, 메타데이터 MDATA5는 가장 최근에 라이트된 메타데이터(MDATA)이다.
메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)에 가장 최근에 라이트된 메타데이터 MDATA5를 제2 메모리 다이(2nd DIE)에 우선적으로 라이트할 수 있다. 메타데이터 MDATA5의 이동이 끝난 후, 다음 순서에 해당하는 메타데이터 MDATA4를 제2 메모리 다이(2nd DIE)로 이동시킬 수 있다.
메타데이터(MDATA)의 특성상 가장 최근에 라이트된 메타데이터 MDATA5가 가장 오래전 라이트된 메타데이터 MDATA1보다 업데이트될 확률이 낮으므로, 메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)에 라이트된 메타데이터(MDATA)에 대하여 최신 순서대로 제2 메모리 다이(2nd DIE)로의 이동을 수행할 수 있다. 이를 통해 메타데이터(MDATA)의 이동 후 발생하는 중복 갱신을 방지할 수 있다.
한편, 메모리 컨트롤러(120)는 메타데이터(MDATA)를 이동시킬 때, 메모리 블록을 단위로 이동시킬 수 있다.
일 예로, 메모리 컨트롤러(120)는 메타데이터 MDATA5 가 위치하는 메모리 블록 중에서 유효한 데이터만을 제2 메모리 다이(2nd DIE)에 라이트할 수 있다. 이후, 메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)의 이동된 메모리 블록을 제외한 나머지 메모리 블록들 중에서 최근에 라이트된 메타데이터 MDATA4가 위치하는 메모리 블록을 선택할 수 있다. 메모리 컨트롤러(120)는 메타데이터 MDATA4가 위치하는 메모리 블록 중에서 유효한 데이터만을 제2 메모리 다이(2nd DIE)에 라이트할 수 있다.
한편, 다른 예로, 메모리 컨트롤러(120)는 메타데이터(MDATA)를 이동시킬 때, 클로즈드 블록의 메타데이터(MDATA) 우선적으로 고려하여 이동시킬 수 있다. 메모리 컨트롤러(120)는 클로즈드 블록 중에서 가장 최근에 라이트된 메타데이터 MDATA5가 위치하는 메모리 블록-가장 최근에 오픈 블록에서 클로즈드 블록으로 전환된 메모리 블록을 의미함-의 유효한 데이터를 제2 메모리 다이(2nd DIE)로 이동시킬 수 있다. 이후, 나머지 클로즈드 블록 중에서 직전에 라이트된 메타데이터 MDATA4가 위치하는 메모리 블록-메타데이터 MDATA5가 라이트된 메모리 블록이 클로즈드 블록으로 전환되기 직전에 오픈 블록에서 클로즈드 블록으로 전환된 메모리 블록을 의미함-의 유효한 데이터를 제2 메모리 다이(2nd DIE)로 이동시킬 수도 있다. 메모리 컨트롤러(120)는 클로즈드 블록에 라이트된 메타데이터(MDATA)를 이동시킨 이후, 해당 클로즈드 블록에 대해 소거 동작을 수행하여 프리 블록으로 환원시킬 수 있다.
메모리 컨트롤러(120)는 앞서 설명한 메타데이터(MDATA)를 제2 메모리 다이에 라이트하기 위해 메타데이터(MDATA)가 라이트된 순서, 메모리 블록이 오픈된 순서 또는 메모리 블록이 닫힌(Closed) 순서를 리스트를 통해 관리할 수 있다.
도 12는 본 발명의 실시예들에 따른 메모리 컨트롤러가 사용자 데이터를 라이트하는 일 예를 나타낸 도면이다.
도 12를 참조하면, 메모리 컨트롤러(120)는 제1 메모리 다이(1st DIE)에 라이트된 메타데이터(MDATA)의 이동이 시작된 후, 외부로부터 호스트 사용자 데이터(HUDATA)를 라이트하는 요청을 수신할 수 있다. 메모리 컨트롤러(120)는 호스트 사용자 데이터(HUDATA)를 라이트하는 요청에 따라 제1 메모리 다이(1st DIE)에 호스트 사용자 데이터(HUDATA)를 라이트할 수 있다.
호스트 사용자 데이터(HUDATA)는 기존 제1 메모리 장치(110a)에 라이트되어 있던 사용자 데이터(UDATA)가 아닌, 제1 메모리 다이(1st DIE)에 라이트된 메타데이터(MDATA)의 이동이 시작된 이후 메모리 시스템(100)의 외부-호스트를 포함함-로부터 제1 메모리 장치(110a)에 라이트되는 사용자 데이터(UDATA)를 의미한다. 메모리 컨트롤러(120)는 외부로부터 호스트 사용자 데이터(HUDATA)를 라이트하는 요청을 수신한 때, 사용자 데이터 메모리 다이(UMD)로 설정된 제2 메모리 다이(2nd DIE)에 라이트하지 않고, 제2 상태의 제1 메모리 다이(1st DIE)에 라이트할 수 있다.
호스트 사용자 데이터(HUDATA)를 제2 메모리 다이(2nd DIE)에 라이트한다면, 사용자 데이터(UDATA)를 제1 메모리 다이(1st DIE)로 이동시킬 때, 해당 호스트 사용자 데이터(HUDATA)또한 다시 이동시켜야 한다. 메모리 컨트롤러(120)는 호스트 사용자 데이터(HUDATA)를 제2 메모리 다이(2nd DIE)가 아닌 제1 메모리 다이(1st DIE)에 라이트함으로써 호스트 사용자 데이터(HUDATA)를 제2 메모리 다이(2nd DIE)에서 제1 메모리 다이(1st DIE)로 이동시키는 절차를 생략할 수 있다.
도 13은 본 발명의 실시예들에 따른 사용자 데이터가 라이트되는 메모리 블록의 일 예를 나타낸 도면이다.
도 13을 참조하면, 호스트 사용자 데이터(HUDATA)는 제1 메모리 다이(1st DIE)에 포함된 메모리 블록들 중에서 메타데이터(MDATA)의 이동이 완료된(MF) 메모리 블록에 라이트될 수 있다.
도 13에서, 오픈 블록인 메모리 블록 BLK1, BLK2, BLK3, BLK4에 라이트된 메타데이터 MDATA1, MDATA2, MDATA3, MDATA4는 각각 이동이 완료된(MF) 메타데이터(MDATA)거나, 아직 이동이 완료되지 않은(NF) 메타데이터(MDATA)일 수 있다. 메모리 블록 BLK5는에 라이트된 사용자 데이터(UDATA)는 가비지 컬렉션을 통해 제2 메모리 다이(2nd DIE)에서 제1 메모리 다이(1st DIE)로 이동된 것이다.
메타데이터 MDATA1 및 메타데이터(MDATA4는 이동이 완료된(MF) 메타데이터(MDATA)로, 유효하지 않은 데이터에 해당할 수 있다. 한편, 메타데이터 MDATA2 및 메타데이터 MDATA3은 이동이 완료되지 않은(NF) 메타데이터로, 유효한 데이터에 해당할 수 있다.
메모리 컨트롤러(120)는 호스트 사용자 데이터(HUDATA)를 제1 메모리 다이(1st DIE)에 포함된 오픈 블록들 중에서 유효하지 않은 메타데이터(MDATA)만이 라이트된 메모리 블록 BLK1 또는 메모리 블록(BLK4)에 라이트할 수 있다.
한편, 메모리 컨트롤러(120)는 호스트 사용자 데이터(HUDATA)를 제1 메모리 다이(1st DIE)에 포함된 메모리 블록들 가장 오래전에 메타데이터가 라이트된 메모리 블록에 호스트 사용자 데이터(HUDATA)를 라이트할 수 있다.
메모리 컨트롤러(120)가 제1 메모리 다이(1st DIE)에 메타데이터 MDATA1, MDATA2, MDATA3, MDATA4 순서로 라이트했다고 가정한다. 그렇다면, 가장 오래전 라이트된 메타데이터 MDATA1은 이미 유효하지 않은 메타데이터(MDATA)일 수 있다. 메모리 컨트롤러(120)는 유효하지 않은 메타데이터 MDATA1가 라이트된 메모리 블록 BLK1에 호스트 사용자 데이터(HUDATA)를 라이트할 수 있다. 메모리 블록 BLK1에 호스트 사용자 데이터(HUDATA)가 라이트된 이후, 메모리 컨트롤러(120)는 입력되는 호스트 사용자 데이터(HUDATA)를 메타데이터(MDATA)가 모두 이동되어 유효지 않은 데이터만이 라이트된 메모리 블록 BLK4에 라이트할 수 있다.
메모리 컨트롤러(120)는 메모리 블록 BLK2, BLK3에 라이트된 메타데이터 MDATA2, MDATA3을 제2 메모리 다이(2nd DIE)로 이동시켜 이동이 완료된(MF) 상태로 만든 들 수 있다. 메모리 컨트롤러(120)는 메모리 블록 BLK2에 라이트된 메타데이터 MDATA2 및 메모리 블록 BLK3에 라이트된 메타데이터 MDATA3을 이동시킨 이후에 외부로부터 수신한 호스트 사용자 데이터(HUDATA)를 메모리 블록 BLK2, BLK3에 라이트할 수 있다.
제2 메모리 다이(2nd DIE)로부터 가비지 컬렉션을 통해 메모리 블록 BLK5로 이동된 사용자 데이터(UDATA)와 외부로부터 수신한 요청에 따라 라이트된 호스트 사용자 데이터(HUDATA)는 서로 다른 메모리 블록에 라이트 될 수 있다.
메모리 컨트롤러(120)는 유효하지 않은 데이터만이 라이트된 메모리 블록에 호스트 사용자 데이터(HUDATA)를 라이트함으로써, 동일한 메모리 블록에 유효한 메타데이터(MDATA)와 유효한 사용자데이터(UDATA)가 공존하는 것을 방지할 수 있다.
도 14는 본 발명의 실시예들에 따른 제1 채널 및 제2 채널에 연결된 메모리 다이들을 설명하기 위한 도면이다.
도 14를 참조하면, 제1 메모리 장치(110a)는 제2 메모리 장치(110b)에 비하여 적어도 하나의 추가적인 메모리 다이(111)를 더 포함할 수 있다.
메모리 컨트롤러(120)는 추가적인 메모리 다이(111)를 더 포함하는 제1 메모리 장치(110a)에 포함된 메모리 다이들(410a, 410b, 410c, 410d, 410e, 410f) 중에서 하나를 메타데이터(MDATA)만이 라이트되는 메타데이터 메모리 다이(MMD)로 설정할 수 있다. 이때, 제2 메모리 장치(110b)의 메모리 다이들(410g, 410h, 410i, 410j, 410k)은 사용자 데이터(UDATA)만이 라이트 되는 사용자 데이터 메모리 다이(UMD)로 설정된다.
제2 메모리 장치(110b)에 포함된 메모리 다이들(410g, 410h, 410i, 410j, 410k)중에서 메타데이터 메모리 다이(MMD)가 설정된다면, 제1 메모리 장치(110a)와 제2 메모리 장치(110b)의 사용자 데이터 메모리 다이(UMD)의 불균형이 생길 수 있고, 메모리 시스템(100)에서 사용자 데이터(UDATA)의 라이트/리드 접근 성능이 낮아질 수 있다. 추가적인 메모리 다이(111)를 포함하는 제1 메모리 장치(110a)에서 메타데이터 메모리 다이(MMD)를 결정함으로써, 제1 메모리 장치(110a)와 제2 메모리 장치(110b)의 사용자 데이터 메모리 다이(UMD)의 수의 상대적으로 균형을 유지 수 있고, 사용자 데이터(UDATA)에 대한 라이트/리드 접근 성능을 증가시킬 수 있다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 15를 참조하면, 메모리 시스템(100)의 동작 방법은 사용자 데이터가 저장되는 사용자 데이터 메모리 다이로 설정된 복수의 메모리 다이들 중에서 런타임 배드 블록의 발생에 따라 메타데이터가 저장되는 메타데이터 메모리 다이로 설정된 제1 메모리 다이보다 배드 블록 수가 더 큰 메모리 다이를 제2 메모리 다이로 결정하는 단계(S1510), 제1 메모리 다이에 라이트된 메타데이터를 제2 메모리 다이에 이동시키는 단계(S1520), 제2 메모리 다이에 라이트된 사용자 데이터를 제1 메모리 다이로 이동시키는 단계(S1530) 및 제1 메모리 다이를 사용자 데이터 메모리 다이로 설정하고, 제2 메모리 다이를 메타데이터 메모리 다이로 설정하는 단계(S1540)를 포함할 수 있다.
한편, 메모리 시스템(100)의 동작 방법은 제2 메모리 다이에 라이트된 사용자 데이터를 제1 메모리 다이로 이동시킬 때(S1530), 제1 메모리 다이에 포함된 복수의 메모리 블록들 중 하나를 유효한 데이터가 라이트되는 목적지 블록으로 설정하여 제2 메모리 다이에 대하여 가비지 컬랙션을 수행할 수 있다.
한편, 메모리 시스템(100)의 동작 방법은 제2 메모리 다이를 결정할 때(S1510), 제1 메모리 다이보다 배드 블록의 수가 더 큰 메모리 다이로 결정할 수 있다.
한편, 메모리 시스템(100)의 동작 방법은 제1 메모리 다이에 라이트된 메타데이터를 제2 메모리 다이에 이동시킬 때(S1520), 가장 최근에 라이트된 메타데이터를 우선적으로 이동시킬 수 있다.
이때, 메모리 시스템(100)의 동작 방법은 제1 메모리 다이에 라이트된 메타데이터의 이동이 시작된 후, 호스트 사용자 데이터를 라이트하는 요청을 수신하는 단계 및 해당 요청에 따라 제1 메모리 다이에 호스트 사용자 데이터를 라이트하는 단계를 더 포함할 수 있다.
이때, 메모리 시스템(100)의 동작 방법은 호스트 사용자 데이터를 제1 메모리 다이에 포함된 메모리 블록들 중에서 모든 메타데이터의 이동이 완료된 메모리 블록에 라이트 할 수 있다.
이때, 메모리 시스템(100)의 동작 방법은 모든 메타데이터의 이동이 완료된 메모리 블록들 중에서 가장 오래전에 메타데이터가 라이트된 메모리 블록에 우선적으로 사용자 데이터를 라이트할 수 있다.
한편, 메모리 시스템(100)의 동작 방법은 메타데이터 메모리 다이에 대해서는 가비지 컬렉션 동작을 수행하지 않을 수 있다.
도 16는 본 발명의 실시예들에 따른 컴퓨팅 시스템(1600)의 구성도이다.
도 16을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1600)은 시스템 버스(1660)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1600)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1610), 컴퓨팅 시스템(1600)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1620), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1630), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1640), 컴퓨팅 시스템(1600)이 사용하는 파워를 관리하는 파워 관리 모듈(1650) 등을 포함할 수 있다.
컴퓨팅 시스템(1600)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1600)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (17)

  1. 제1 채널에 연결되고, 메타데이터가 라이트되는 메타데이터 메모리 다이로 설정된 제1 메모리 다이 및 사용자 데이터가 라이트되는 사용자 데이터 메모리 다이로 설정된 하나 이상의 메모리 다이들을 포함하고, 각각의 메모리 다이들은 복수의 메모리 블록들을 포함하는 제1 메모리 장치; 및
    상기 사용자 데이터 메모리 다이로 설정된 메모리 다이들 중에서 런타임 배드 블록의 발생에 따라 상기 제1 메모리 다이보다 배드 블록의 수가 큰 메모리 다이를 제2 메모리 다이로 결정하고,
    상기 제1 메모리 다이에 라이트된 메타데이터를 상기 제2 메모리 다이로 이동시키고,
    상기 제2 메모리 다이에 라이트된 사용자 데이터를 상기 제1 메모리 다이로 이동시키고,
    상기 제1 메모리 다이를 사용자 데이터 메모리 다이로 설정하고, 상기 제2 메모리 다이를 메타데이터 메모리 다이로 설정하는 메모리 컨트롤러;를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제2 메모리 다이에 대하여 가비지 컬랙션을 수행할 때, 상기 제1 메모리 다이에 포함된 복수의 메모리 블록들 중 하나를 유효한 데이터가 라이트되는 블록인 목적지 메모리 블록으로 설정하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    최초로 상기 메타데이터 메모리 다이를 설정할 때, 상기 복수의 메모리 다이들 중에서 초기 배드 블록의 수가 가장 큰 메모리 다이를 상기 메타데이터 메모리 다이로 설정하는 메모리 시스템.
  4. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 메모리 다이에 라이트된 메타데이터를 상기 제2 메모리 다이로 이동시킬 때, 가장 최근에 라이트된 메타데이터를 우선적으로 이동시키는 메모리 시스템.
  5. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 메모리 다이에 라이트된 메타데이터의 이동이 시작된 후, 외부로부터 호스트 사용자 데이터를 라이트하는 요청을 수신하고,
    상기 요청에 따라 상기 제1 메모리 다이에 상기 호스트 사용자 데이터를 라이트하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 호스트 사용자 데이터는 상기 제1 메모리 다이에 포함된 메모리 블록들 중에서 모든 메타데이터의 이동이 완료된 메모리 블록에 라이트 되는 메모리 시스템.
  7. 제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 모든 메타데이터의 이동이 완료된 메모리 블록들 중에서 가장 오래전에 메타데이터가 라이트된 메모리 블록에 우선적으로 상기 호스트 사용자 데이터를 라이트하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메타데이터 메모리 다이에 대해서는 가비지 컬렉션 동작을 수행하지 않는 메모리 시스템.
  9. 제1항에 있어서,
    제2 채널을 통해 메모리 컨트롤러와 연결되고, 복수의 메모리 다이들을 포함하는 제2 메모리 장치를 더 포함하고,
    상기 제1 메모리 장치는 상기 제2 메모리 장치에 비하여 적어도 하나의 추가적인 메모리 다이들을 더 포함하는 메모리 시스템.
  10. 사용자 데이터가 저장되는 사용자 데이터 메모리 다이로 설정된 복수의 메모리 다이들 중에서 런타임 배드 블록의 발생에 따라 메타데이터가 저장되는 메타데이터 메모리 다이로 설정된 제1 메모리 다이보다 배드 블록 수가 더 큰 메모리 다이를 제2 메모리 다이로 결정하는 단계;
    상기 제1 메모리 다이에 라이트된 메타데이터를 상기 제2 메모리 다이에 이동시키는 단계;
    상기 제2 메모리 다이에 라이트된 사용자 데이터를 상기 제1 메모리 다이로 이동시키는 단계; 및
    상기 제1 메모리 다이를 사용자 데이터 메모리 다이로 설정하고, 상기 제2 메모리 다이를 메타데이터 메모리 다이로 설정하는 단계;를 포함하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 제2 메모리 다이에 라이트된 사용자 데이터를 상기 제1 메모리 다이로 이동시킬 때,
    상기 제1 메모리 다이에 포함된 복수의 메모리 블록들 중 하나를 유효한 데이터가 라이트되는 목적지 블록으로 설정하여 상기 제2 메모리 다이에 대하여 가비지 컬랙션을 수행하는 메모리 시스템의 동작 방법.
  12. 제10항에 있어서,
    상기 제1 메모리 다이에 라이트된 메타데이터를 상기 제2 메모리 다이에 이동시킬 때,
    가장 최근에 라이트된 메타데이터를 우선적으로 이동시키는 메모리 시스템의 동작 방법.
  13. 제10항에 있어서,
    상기 제1 메모리 다이에 라이트된 메타데이터의 이동이 시작된 후, 호스트 사용자 데이터를 라이트하는 요청을 수신하는 단계; 및
    상기 요청에 따라 상기 제1 메모리 다이에 상기 호스트 사용자 데이터를 라이트하는 단계;를 더 포함하는 메모리 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 호스트 사용자 데이터를 상기 제1 메모리 다이에 포함된 메모리 블록들 중에서 모든 메타데이터의 이동이 완료된 메모리 블록에 라이트 하는 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 모든 메타데이터의 이동이 완료된 메모리 블록들 중에서 가장 오래전에 메타데이터가 라이트된 메모리 블록에 우선적으로 상기 호스트 사용자 데이터를 라이트하는 메모리 시스템의 동작 방법.
  16. 제10항에 있어서,
    상기 메타데이터 메모리 다이에 대해서는 가비지 컬렉션 동작을 수행하지 않는 메모리 시스템의 동작 방법.
  17. 제1 채널에 연결되고, 복수의 메모리 다이들을 포함하는 제1 메모리 장치;
    제2 채널에 연결되고, 상기 제1 메모리 장치에 포함된 메모리 다이의 수와 상이한 복수의 메모리 다이들을 포함하는 제2 메모리 장치; 및
    상기 제1 메모리 장치와 상기 제2 메모리 장치 중에서 메모리 다이의 수가 큰 메모리 장치에 포함된 복수의 메모리 다이들 중에서 배드 블록의 수가 가장 큰 메모리 다이에 메타 데이터를 라이트하고, 상기 제1 메모리 장치와 상기 제2 메모리 장치에 포함된 나머지 메모리 다이들에는 유저 데이터를 라이트하는 메모리 컨트롤러;를 포함하는 메모리 시스템.
KR1020220139481A 2022-10-26 2022-10-26 메모리 시스템 및 메모리 시스템의 동작 방법 KR20240058593A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220139481A KR20240058593A (ko) 2022-10-26 2022-10-26 메모리 시스템 및 메모리 시스템의 동작 방법
US18/180,983 US20240143192A1 (en) 2022-10-26 2023-03-09 Memory system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220139481A KR20240058593A (ko) 2022-10-26 2022-10-26 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20240058593A true KR20240058593A (ko) 2024-05-07

Family

ID=90834943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220139481A KR20240058593A (ko) 2022-10-26 2022-10-26 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (2)

Country Link
US (1) US20240143192A1 (ko)
KR (1) KR20240058593A (ko)

Also Published As

Publication number Publication date
US20240143192A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US11386005B2 (en) Memory system, memory controller, and method of operating memory system for caching journal information for zone in the journal cache
US11262939B2 (en) Memory system, memory controller, and operation method
US11163494B2 (en) Memory system, memory controller and operating method
US11301174B2 (en) Memory system, memory controller and method for operating memory system
CN114067870A (zh) 存储器系统、存储器装置以及用于操作存储器装置的方法
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
US11941272B2 (en) Memory system and operating method of memory system
KR20210041233A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
US11137942B2 (en) Memory system, memory controller, and method of operating a memory system for determining a number of hit and miss requests about map segments in a map cache and determining whether or not to perform data read operation in parallel
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230069642A (ko) 저장 장치 공유 시스템 및 그 방법
CN114968856A (zh) 存储器系统及其操作方法
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20240058593A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11386000B2 (en) Memory system, memory controller and method for operating memory system in which different processors search for mapping information using different map search engines
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
US11636007B2 (en) Memory system and operating method thereof for flushing data in data cache with parity
US11709610B2 (en) Memory system, memory controller and operating method
US20230205458A1 (en) Memory controller and operating method thereof
KR20230135334A (ko) 가비지 컬렉션을 제어하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230162366A (ko) 리드 부스트 모드로 동작하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20230163864A (ko) 가비지 컬렉션의 희생 블록을 결정하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법