KR20170119006A - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20170119006A
KR20170119006A KR1020160046080A KR20160046080A KR20170119006A KR 20170119006 A KR20170119006 A KR 20170119006A KR 1020160046080 A KR1020160046080 A KR 1020160046080A KR 20160046080 A KR20160046080 A KR 20160046080A KR 20170119006 A KR20170119006 A KR 20170119006A
Authority
KR
South Korea
Prior art keywords
disposed
active pattern
dummy
substrate
electrode
Prior art date
Application number
KR1020160046080A
Other languages
English (en)
Other versions
KR102523427B1 (ko
Inventor
변창수
현주희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160046080A priority Critical patent/KR102523427B1/ko
Priority to US15/392,495 priority patent/US10074671B2/en
Publication of KR20170119006A publication Critical patent/KR20170119006A/ko
Application granted granted Critical
Publication of KR102523427B1 publication Critical patent/KR102523427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3297—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/3223—
    • H01L27/3246—
    • H01L27/3248—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H01L2227/323—
    • H01L2251/558—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 패널은 표시 영역, 상기 표시 영역을 둘러싸는 주변 영역 및 상기 표시 영역과 상기 주변 영역 사이에 배치되는 완충 영역을 포함하는 기판, 상기 표시 영역에 배치되고, 액티브 패턴, 상기 액티브 패턴과 중첩하는 게이트 전극, 상기 액티브 패턴과 연결되는 소스 전극 및 상기 액티브 패터과 연결되고 상기 소스 전극과 이격되는 드레인 전극을 포함하는 스위칭 소자, 상기 주변 영역에 배치되며, 상기 소스 전극 및 드레인 전극과 동일한 층에 배치되는 전원 공급 라인, 상기 완충 영역에 배치되고, 상기 스위칭 소자와 상기 전원 공급 라인을 연결하는 전원 연결 라인 및 상기 완충 영역에 배치되고, 상기 전원 연결 라인과 중첩하는 더미 액티브 패턴을 포함한다.

Description

표시 패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 패널 및 표시 패널의 제조 방법에 관한 것으로, 보다 상세하게는 불량을 감소시킬 수 있는 표시 패널 및 표시 패널의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기발광층을 포함하는 유기발광소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기발광층에서 결합하여 생성된 엑시톤(exiton)이 여기 상태(exited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시장치인 유기 발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목받고 있다.
일반적으로 유기발광표시장치는 각각이 서로 다른 색의 빛을 발광하는 복수의 화소들을 포함하며, 이 복수의 화소들이 발광하여 이미지(image)를 표시한다.
여기서, 화소란 이미지를 표시하는 최소 단위를 의미하며, 이웃하는 화소 사이에는 각 화소를 구동하기 위한 게이트 라인, 데이터 라인, 구동 전원 라인 등의 전원 라인 및 각 화소의 면적 또는 형태 등을 정의하기 위한 화소 정의막 등의 절연층 등이 위치할 수 있다.
상기 유기 발광 표시 장치는 영상을 표시하는 표시 영역과 표시 영역을 둘러싸는 주변 영역을 포함한다. 표시 영역에는 많은 배선들이 형성되며, 주변 영역에서 표시 영역보다 적은 배선이 형성된다.
배선을 형성하는 과정에서 현상액을 이용하며, 배선이 많이 형성되는 영역에서는 더 많은 현상액이 사용된다. 따라서, 배선의 밀도가 높은 영역과 배선의 밀도가 낮은 영역의 경계에서, 배선의 밀도 차이로 인한 패턴의 불량이 발생할 수 있으며, 이에 따라, 표시 장치의 불량이 발생할 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 불량을 감소시킬 수 있는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 표시 영역, 상기 표시 영역을 둘러싸는 주변 영역 및 상기 표시 영역과 상기 주변 영역 사이에 배치되는 완충 영역을 포함하는 기판, 상기 표시 영역에 배치되고, 액티브 패턴, 상기 액티브 패턴과 중첩하는 게이트 전극, 상기 액티브 패턴과 연결되는 소스 전극 및 상기 액티브 패터과 연결되고 상기 소스 전극과 이격되는 드레인 전극을 포함하는 스위칭 소자, 상기 주변 영역에 배치되며, 상기 소스 전극 및 드레인 전극과 동일한 층에 배치되는 전원 공급 라인, 상기 완충 영역에 배치되고, 상기 스위칭 소자와 상기 전원 공급 라인을 연결하는 전원 연결 라인 및 상기 완충 영역에 배치되고, 상기 전원 연결 라인과 중첩하는 더미 액티브 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 전원 연결 라인은 복수일 수 있다. 상기 전원 연결 라인은 인접하는 전원 연결 라인과 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 연결 라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 액티브 패턴은 상기 액티브 패턴과 동일한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 연결 라인은 제1 폭을 갖는 제1 연결부 및 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 연결부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 액티브 패턴은 상기 제1 연결부와 중첩하는 제1 더미부 및 상기 제2 연결부와 중첩하는 제2 더미부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 액티브 패턴은 제1 면적을 갖는 제1 더미 패턴 및 상기 제1 더미 패턴과 이격되며, 상기 제1 면적보다 큰 제2 면적을 갖는 제2 더미 패턴을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 더미 패턴은 상기 제1 연결부와 중첩할 수 있다. 상기 제2 더미 패턴은 상기 제2 연결부와 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 스위칭 소자와 전기적으로 연결되는 하부 전극, 상기 하부 전극과 부분적으로 중첩하며, 발광 영역에 형성되는 개구를 갖는 화소 정의막, 상기 하부 전극 상에 배치되는 발광층 및 상기 화소 정의막 및 상기 발광층 상에 배치되는 상부 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 기판과 상기 액티브 패턴 사이에 배치되는 버퍼층을 더 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 표시 영역, 상기 표시 영역을 둘러싸는 주변 영역 및 상기 표시 영역과 상기 주변 영역 사이에 배치되는 완충 영역을 포함하는 기판 상에 액티브 패턴 및 더미 액티브 패턴을 형성하는 단계, 상기 더미 액티브 패턴이 형성된 기판 상에 게이트 전극을 형성하는 단계 및 상기 게이트 전극이 형성된 기판 상에 소스 전극, 드레인 전극, 전원공급 라인 및 전원 연결 라인을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 전원 연결 라인은 복수일 수 있다. 상기 전원 연결 라인은 인접하는 전원 연결 라인과 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 연결 라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 액티브 패턴은 상기 액티브 패턴과 동일한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 연결 라인은 제1 폭을 갖는 제1 연결부 및 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 연결부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 액티브 패턴은 상기 제1 연결부와 중첩하는 제1 더미부 및 상기 제2 연결부와 중첩하는 제2 더미부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 액티브 패턴은 제1 면적을 갖는 제1 더미 패턴 및 상기 제1 더미 패턴과 이격되며, 상기 제1 면적보다 큰 제2 면적을 갖는 제2 더미 패턴을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 더미 패턴은 상기 제1 연결부와 중첩할 수 있다. 상기 제2 더미 패턴은 상기 제2 연결부와 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 제조 방법은 상기 스위칭 소자와 전기적으로 연결되는 하부 전극을 형성하는 단계, 상기 하부 전극과 부분적으로 중첩하며, 발광 영역에 형성되는 개구를 갖는 화소 정의막을 형성하는 단계, 상기 하부 전극 상에 배치되는 발광층을 형성하는 단계 및 상기 화소 정의막 및 상기 발광층 상에 배치되는 상부 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 제조 방법은 상기 기판과 상기 액티브 패턴 사이에 버퍼층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 패널은 전원 공급 라인과 스위칭 소자를 연결하는 전원 연결 라인을 포함한다. 상기 전원 연결 라인은 복수로 형성되며 서로 이격되어 형성된다. 즉, 전원 공급 라인보다 낮은 배선 밀도를 가질 수 있으며, 상기 전원 연결 라인들은 완충 영역을 형성할 수 있다. 배선 밀도가 높은 전원 공급 라인과 인접하게 상기 완충 영역이 형성되므로, 배선 밀도 차이로 인한 배선의 패터닝 불량은 상기 완충 영역의 상기 전원 연결 라인들에서 발생하게 되므로, 상기 표시 영역의 배선들의 패터닝 불량을 감소시킬 수 있다.
또한, 본 발명의 실시예들에 따른 표시 패널은 상기 전원 공급 라인과 상기 스위칭 소자 사이에 형성되는 완충 영역을 포함하고, 상기 완충 영역에는 더미 액티브 패턴이 형성된다. 따라서, 배선 밀도가 높은 전원 공급 라인과 인접하게 상기 완충 영역이 형성되므로, 배선 밀도 차이로 인한 배선의 패터닝 불량은 상기 완충 영역의 상기 더미 액티브 패턴들에서 발생하게 되므로, 상기 표시 영역의 배선들의 패터닝 불량을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 2는 도 1의 A 부분을 확대한 평면도이다.
도 3은 도 1의 I-I'라인을 따라 절단한 단면도이다.
도 4 내지 도 7은 도 3의 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 본발명의 다른 실시예에 따른 도 1의 A 부분을 확대한 평면도이다.
도 9는 도 1의 I-I'라인 및 도 8의 III-III'라인을 따라 절단한 단면도이다.
도 10 내지 도 13은 도 9의 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다. 도 2는 도 1의 A 부분을 확대한 평면도이다. 도 3은 도 1의 I-I'라인 및 도 2의 II-II'라인을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 패널은 표시 영역(DA), 주변 영역(PA) 및 완충 영역(BA)을 포함한다.
상기 표시 패널은 발광 영역(A) 및 비발광 영역(B)으로 구분될 수 있다. 상기 발광 영역(A)의 개구들에는 화소들이 위치할 수 있다. 예를 들어, 상기 화소는 적색을 발광하는 화소, 녹색을 발광하는 화소 또는 청색을 발광하는 화소일 수 있다. 상기 화소들은 상기 표시 영역(DA)에 배치된다.
본 발명의 일 실시예에 따른 표시 패널은 기판(110), 버퍼층(115), 제1 절연층(150), 제2 절연층(190), 제3 절연층(270), 발광 구조물 및 화소 정의막(310)을 포함할 수 있다. 여기서, 상기 발광 구조물은 스위칭 소자(250), 제1 전극(290), 발광층(330), 제2 전극(340)을 포함할 수 있고, 스위칭 소자(250)는 액티브 패턴(130), 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다.
상기 기판(110) 상에 상기 발광 구조물이 배치될 수 있다. 상기 기판(110)은 투명한 재료로 구성될 수 있다. 예를 들면, 상기 기판(110)은 석영, 합성 석영(synthetic quartz), 불화칼슘(calcium fluoride), 불소가 도핑된 석영(F-doped quartz), 소다라임(sodalime) 유리, 무알칼리(non-alkali) 유리 등을 포함할 수 있다. 선택적으로는, 상기 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 상기 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다.
상기 폴리이미드 기판이 얇고 연성을 갖는 경우, 발광 구조물의 형성을 지원하기 위해 단단한 유리 상에 형성될 수 있다. 즉, 예시적인 실시예들에 있어서, 상기 기판(110)은 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다. 예를 들면, 상기 제2 폴리이미드층 상에 절연층을 배치한 후, 상기 절연층 상에 발광 구조물(예를 들면, 스위칭 소자(250), 커패시터, 제1 전극(290), 발광층(330), 제2 전극(340) 등)을 형성할 수 있다.
이러한 발광 구조물의 형성 후, 상기 유리 기판은 제거될 수 있다. 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상기 발광 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 경질의 유리 기판을 이용하여 상기 발광 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판을 상기 기판(110)으로 이용할 수 있다. 유기 발광 표시 장치(100)가 상기 발광 영역(A) 및 상기 비발광 영역(B)을 구비함에 따라, 상기 기판(110)도 발광 영역(A) 및 비발광 영역(B)으로 구분될 수 있다.
상기 기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 상기 버퍼층(115)은 발광 영역(A)으로부터 비발광 영역(B)으로의 방향인 일 방향을 따라 연장될 수 있다. 상기 버퍼층(115)은 상기 기판(110)으로부터 금속 원자들이나 불순물들이 확산(즉, 아웃 개싱)되는 현상을 방지할 수 있으며, 액티브 패턴(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브 패턴(130)을 수득하게 할 수 있다. 또한, 상기 버퍼층(115)은 상기 기판(110)의 표면이 균일하지 않을 경우, 상기 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 상기 기판(110)의 유형에 따라 상기 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다.
스위칭 소자(250)는 상기 액티브 패턴(130), 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)으로 구성될 수있다. 예를 들면, 상기 액티브 패턴(130)은 상기 기판(110) 상에 배치될 수 있고, 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
상기 액티브 패턴(130) 상에는 제1 절연층(150)이 배치될 수 있다. 상기 제1 절연층(150)은 발광 영역(A)에서 상기 액티브 패턴(130)을 커버할 수 있으며, 상기 기판(110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제1 절연층(150)은 상기 기판(110) 상에서 전체적으로 배치될 수 있다. 상기 제1 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 게이트 전극(170)은 상기 제1 절연층(150) 중에서 하부에 상기 액티브 패턴(130)이 위치하는 부분 상에 배치될 수 있다. 상기 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.
상기 제2 절연층(190) 상에는 소스 전극(210) 및 드레인 전극(230)이 배치될 수 있다. 상기 소스 전극(210) 및 상기 드레인 전극(230)은 상기 제1 절연층(150) 및 상기 제2 절연층(190)의 일부를 관통하여 상기 액티브 패턴(130)의 일측 및 타측에 각각 접속될 수 있다. 상기 소스 전극(210) 및 상기 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 소스 전극(210) 및 상기 드레인 전극(230) 상에는 제3 절연층(270)이 배치될 수 있다. 상기 제3 절연층(270)은 발광 영역(A)에서 상기 소스 전극(210) 및 상기 드레인 전극(230)을 커버할 수 있으며 상기 기판(110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제3 절연층(270)은 상기 기판(110) 상에서 전체적으로 배치될 수 있다. 상기 제3 절연층(270)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제1 전극(290)은 상기 제3 절연층(270) 상에 배치될 수 있다. 상기 제1 전극(290)은 상기 제3 절연층(270)의 일부들을 관통하여 상기 드레인 전극(230)에 접속될 수 있다. 또한, 상기 제1 전극(290)은 상기 스위칭 소자(250)와 전기적으로 연결될 수 있다. 상기 제1 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
본 실시예에서는 상기 액티브 패턴(130) 상부에 상기 게이트 전극(170)이 형성되는 구조를 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 게이트 전극 상부에 액티브 패턴이 형성되는 구조를 가질 수도 있다.
화소 정의막(310)은 상기 제1 전극(290)의 일부들을 노출시키면서 상기 제3 절연층(270) 상에 배치될 수 있다. 상기 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 이 경우, 상기 화소 정의막(310)에 의해 적어도 일부가 노출된 상기 제1 전극(290) 상에 발광층(330)이 위치할 수 있다.
상기 발광층(330)은 적어도 일부가 노출된 상기 제1 전극(290) 상에 배치될 수 있다. 상기 발광층(330)은 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 발광층(330)은 상기 상이한 색광들을 방출시킬 수 있는 발광 물질들을 적층하여 백색광을 방출할 수 도 있다.
상기 제2 전극(340)은 상기 화소 정의막(310) 및 상기 발광층(330) 상에 배치될 수 있다. 상기 제2 전극(340)은 발광 영역(A) 및 비발광영역(B)에서 상기 화소 정의막(310) 및 상기 발광층(330)을 커버할 수 있으며 상기 기판(110) 상에서 상기 일 방향을 따라 연장될 수 있다. 상기 제2 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 기판(110)은 실링 멤버에 의해 상부 기판(미도시)과 결합될 수 있다. 또한, 상기 기판(110) 및 상기 상부 기판 사이에는 충진재가 배치될 수 있다.
상기 주변 영역(PA)에는 전원 공급 라인(400)이 배치된다. 상기 전원 공급 라인(400)은 상기 소스 전극(210) 및 드레인 전극(230)과 동일한 층에 배치된다. 상기 전원 공급 라인(400)은 상기 소스 전극(210) 및 드레인 전극(230)과 동일한 물질을 포함할 수 있다. 상기 전원 공급 라인(400)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 주변 영역(PA)과 상기 표시 영역(DA) 사이에는 완충 영역(BA)이 형성된다. 상기 완충 영역(BA)에는 전원 연결 라인(410)이 형성된다.
상기 전원 연결 라인(410)은 상기 스위칭 소자(250)와 상기 전원 공급 라인(400)을 전기적으로 연결한다. 상기 전원 연결 라인(410)은 복수개로 형성된다. 상기 전원 연결 라인(410)은 인접하는 전원 연결 라인(410)과 이격되어 형성된다. 즉, 상기 전원 연결 라인(410)들 사이에는 패턴이 형성되지 않는 공간이 형성된다.
상기 전원 연결 라인(410)은 상기 소스 전극(210) 및 드레인 전극(230)과 동일한 층에 배치된다. 상기 전원 연결 라인(410)은 상기 소스 전극(210) 및 드레인 전극(230)과 동일한 물질을 포함할 수 있다. 상기 전원 연결 라인(410)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 전원 연결 라인(410)은 제1 폭을 갖는 제1 연결부(411) 및 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 연결부(413)를 포함할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 전원 연결 라인(410)은 다양한 형상을 가질 수 있다.
상기 전원 공급 라인(400)과 상기 스위칭 소자(250)가 상기 전원 연결 라인(410) 없이 직접 연결되는 경우, 배선 밀도가 높은 상기 전원 공급 라인(400)과 상기 전원 공급 라인(400)보다 배선 밀도가 낮은 표시 영역의 스위칭 소자(250) 사이에 배선의 밀도 차이가 생긴다. 배선 밀도가 높은 상기 전원 공급 라인(400)을 형성하는 경우 현상액이 과다 투입되면, 이와 인접하는 표시 영역(DA)의 스위칭 소자(250)의 일부의 현상이 과도하게 진행될 수 있다. 이에 따라, 상기 전원 공급 라인(400)과 인접하는 표시 영역(DA)의 패터닝 불량이 발생할 수 있다.
그러나, 본 실시예에 따른 표시 패널은 상기 전원 공급 라인(400)과 상기 스위칭 소자(250)를 연결하는 전원 연결 라인(410)을 포함한다. 상기 전원 연결 라인(410)은 복수로 형성되며 서로 이격되어 형성된다. 즉, 전원 공급 라인(400)보다 낮은 배선 밀도를 가질 수 있으며, 상기 전원 연결 라인(410)들은 완충 영역(BA)을 형성할 수 있다. 배선 밀도가 높은 전원 공급 라인(400)과 인접하게 상기 완충 영역(BA)이 형성되므로, 배선 밀도 차이로 인한 배선의 패터닝 불량은 상기 완충 영역(BA)의 상기 전원 연결 라인(410)들에서 발생하게 되므로, 상기 표시 영역(DA)의 배선들의 패터닝 불량을 감소시킬 수 있다.
또한, 상기 완충 영역(BA)에는 더미 액티브 패턴(500)이 형성된다. 상기 더미 액티브 패턴(500)은 상기 전원 연결 라인(410)과 중첩한다. 상기 더미 액티브 패턴(500)은 상기 액티브 패턴(130)과 동일한 층에 배치될 수 있다. 상기 더미 액티브 패턴(500)은 상기 액티브 패턴(130)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 더미 액티브 패턴(500)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.
상기 더미 액티브 패턴(500)은 상기 제1 연결부(411)와 중첩하는 제1 더미부(510) 및 상기 제2 연결부(413)와 중첩하는 제2 더미부(520)를 포함할 수 있다.
상기 전원 공급 라인(400)과 상기 스위칭 소자(250)가 상기 완충 영역(BA) 없이 직접 연결되는 경우, 배선 밀도가 높은 상기 전원 공급 라인(400)과 상기 전원 공급 라인(400)보다 배선 밀도가 낮은 표시 영역의 스위칭 소자(250) 사이에 배선의 밀도 차이가 생긴다. 배선 밀도가 높은 상기 전원 공급 라인(400)을 형성하는 경우 현상액이 과다 투입되면, 이와 인접하는 표시 영역(DA)의 스위칭 소자(250)의 일부의 현상이 과도하게 진행될 수 있다. 이에 따라, 상기 전원 공급 라인(400)과 인접하는 표시 영역(DA)의 패터닝 불량이 발생할 수 있다.
그러나, 본 실시예에 따른 표시 패널은 상기 전원 공급 라인(400)과 상기 스위칭 소자(250)를 사이에 형성되는 완충 영역(BA)을 포함하고, 상기 완충 영역(BA)에는 더미 액티브 패턴(500)이 형성된다. 따라서, 배선 밀도가 높은 전원 공급 라인(400)과 인접하게 상기 완충 영역(BA)이 형성되므로, 배선 밀도 차이로 인한 배선의 패터닝 불량은 상기 완충 영역(BA)의 상기 더미 액티브 패턴(500)들에서 발생하게 되므로, 상기 표시 영역(DA)의 배선들의 패터닝 불량을 감소시킬 수 있다.
도 4 내지 도 7은 도 3의 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 상기 기판(110) 상에 버퍼층(115)이 형성된다. 이후, 상기 버퍼층(115) 상에 액티브 패턴(130) 및 제1 절연층(150)이 형성된다.
상기 기판(110)은 석영, 합성 석영, 불화칼슘, 불소가 도핑된 석영, 소다라임 유리, 무알칼리 유리 등을 사용하여 형성될 수 있다.
상기 기판(110)은 투명한 재료로 구성될 수 있다. 예를 들면, 상기 기판(110)은 석영, 합성 석영(synthetic quartz), 불화칼슘(calcium fluoride), 불소가 도핑된 석영(F-doped quartz), 소다라임(sodalime) 유리, 무알칼리(non-alkali) 유리 등을 포함할 수 있다. 선택적으로는, 상기 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 상기 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다. 상기 폴리이미드 기판이 얇고 연성을 갖는 경우, 발광 구조물의 형성을 지원하기 위해 단단한 유리 상에 형성될 수 있다. 즉, 예시적인 실시예들에 있어서, 상기 기판(110)은 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다. 예를 들면, 상기 제2 폴리이미드층 상에 절연층을 배치한 후, 상기 절연층 상에 발광 구조물(예를 들면, 스위칭 소자(250), 커패시터, 제1 전극(290), 발광층(330), 제2 전극(340) 등)을 형성할 수 있다.
이러한 발광 구조물의 형성 후, 상기 유리 기판은 제거될 수 있다. 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상기 발광 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 경질의 유리 기판을 이용하여 상기 발광 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판을 기판(110)으로 이용할 수 있다. 유기 발광 표시 장치(100)가 상기 발광 영역(A) 및 상기 비발광 영역(B)을 구비함에 따라, 상기 기판(110)도 발광 영역(A) 및 비발광 영역(B)으로 구분될 수 있다.
상기 기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 상기 버퍼층(115)은 상기 발광 영역(A)으로부터 상기 비발광 영역(B)으로의 방향인 일 방향을 따라 연장될 수 있다. 상기 버퍼층(115)은 상기 기판(110)으로부터 금속 원자들이나 불순물들이 확산(즉, 아웃 개싱)되는 현상을 방지할 수 있으며, 액티브 패턴(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브 패턴(130)을 수득하게 할 수 있다. 또한, 상기 버퍼층(115)은 상기 기판(110)의 표면이 균일하지 않을 경우, 상기 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 상기 기판(110)의 유형에 따라 상기 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다.
상기 액티브 패턴(130)은 상기 기판(110) 상에 배치될 수있고, 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
더미 액티브 패턴(500)은 상기 액티브 패턴(130)과 동일한 층에 배치될 수 있다. 상기 더미 액티브 패턴(500)은 상기 액티브 패턴(130)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 더미 액티브 패턴(500)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.
상기 액티브 패턴(130) 및 상기 더미 액티브 패턴(500) 상에는 제1 절연층(150)이 배치될 수 있다. 상기 제1 절연층(150)은 발광 영역(A)에서 상기 액티브 패턴(130)을 커버할 수 있으며, 상기 기판(110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제1 절연층(150)은 상기 기판(110) 상에서 전체적으로 배치될 수 있다. 상기 제1 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
도 5를 참조하면, 상기 제1 절연층(150)이 형성된 상기 기판(110) 상에 게이트 전극(170), 금속 배선(135) 및 제2 절연층(190)이 형성된다.
상기 게이트 전극(170)은 상기 제1 절연층(150) 중에서 하부에 상기액티브 패턴(130)이 위치하는 부분 상에 배치될 수 있다. 상기 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.
상기 게이트 전극(170) 상에는 제2 절연층(190)이 배치될 수 있다. 상기 제2 절연층(190)은 발광 영역(A)에서 상기 게이트 전극(170)을 커버할 수 있으며, 상기 기판(110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제2 절연층(190)은 상기 기판(110) 상에서 전체적으로 배치될 수 있다. 상기 제2 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
도 6을 참조하면, 상기 제2 절연층(190)이 형성된 상기 기판(110) 상에 소스 전극(210), 드레인 전극(230), 전원 공급 라인(400) 및 전원 연결 라인(410)이 형성된다.
상기 소스 전극(210) 및 상기 드레인 전극(230)은 상기 제1 절연층(150) 및 상기 제2 절연층(190)의 일부를 관통하여 상기 액티브 패턴(130)의 일측 및 타측에 각각 접속될 수 있다. 상기 소스 전극(210) 및 상기 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 전원 공급 라인(400)은 상기 소스 전극(210) 및 드레인 전극(230)과 동일한 층에 배치된다. 상기 전원 공급 라인(400)은 상기 소스 전극(210) 및 드레인 전극(230)과 동일한 물질을 포함할 수 있다. 상기 전원 공급 라인(400)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 전원 연결 라인(410)은 상기 소스 전극(210) 및 드레인 전극(230)과 동일한 층에 배치된다. 상기 전원 연결 라인(410)은 상기 소스 전극(210) 및 드레인 전극(230)과 동일한 물질을 포함할 수 있다. 상기 전원 연결 라인(410)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
본 실시예에서는 상기 액티브 패턴(130) 상부에 상기 게이트 전극(170)이 형성되는 구조를 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 게이트 전극 상부에 액티브 패턴이 형성되는 구조를 가질 수도 있다.
도 7을 참조하면, 상기 소스 전극(210) 및 상기 드레인 전극(230)이 형성된 상기 기판(110) 상에 제3 절연층(270) 및 제1 전극(290)이 형성된다.
상기 소스 전극(210) 및 상기 드레인 전극(230) 상에는 제3 절연층(270)이 배치될 수 있다. 상기 제3 절연층(270)은 발광 영역(A)에서 상기 소스 전극(210) 및 상기 드레인 전극(230)을 커버할 수 있으며 상기 기판(110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제3 절연층(270)은 상기 기판(110) 상에서 전체적으로 배치될 수 있다. 상기 제3 절연층(270)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 제1 전극(290)은 상기 제3 절연층(270) 상에 배치될 수 있다. 상기 제1 전극(290)은 상기 제3 절연층(270)의 일부들을 관통하여 상기 드레인 전극(230)에 접속될 수 있다. 또한, 상기 제1 전극(290)은 상기 스위칭 소자(250)와 전기적으로 연결될 수 있다. 상기 제1 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
도 3을 참조하면, 상기 제1 전극(290)이 형성된 상기 기판(110) 상에 화소 정의막(310), 발광층(330) 및 제2 전극(340)이 형성된다.
상기 화소 정의막(310)은 상기 제1 전극(290)의 일부들을 노출시키면서 상기 제3 절연층(270) 상에 배치될 수 있다. 상기 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 이 경우, 상기 화소 정의막(310)에 의해 적어도 일부가 노출된 상기 제1 전극(290) 상에 발광층(330)이 위치할 수 있다.
상기 발광층(330)은 적어도 일부가 노출된 상기 제1 전극(290) 상에 배치될 수 있다. 상기 발광층(330)은 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 발광층(330)은 상기 상이한 색광들을 방출시킬 수 있는 발광 물질들을 적층하여 백색광을 방출할 수 도 있다.
제2 전극(340)은 상기 화소 정의막(310) 및 상기 발광층(330) 상에 배치될 수 있다. 상기 제2 전극(340)은 발광 영역(A) 및 비발광 영역(B)에서 상기 화소 정의막(310) 및 상기 발광층(330)을 커버할 수 있으며 상기 기판(110) 상에서 상기 일 방향을 따라 연장될 수 있다. 상기 제2 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 8은 본발명의 다른 실시예에 따른 도 1의 A 부분을 확대한 평면도이다. 도 9는 도 1의 I-I'라인 및 도 8의 III-III'라인을 따라 절단한 단면도이다.
도 1, 도8 및 도 9를 참조하면, 본 발명의 일 실시예에 따른 표시 패널은 표시 영역(DA), 주변 영역(PA) 및 완충 영역(BA)을 포함한다.
상기 표시 패널은 발광 영역(A) 및 비발광 영역(B)으로 구분될 수 있다. 상기 발광 영역(A)의 개구들에는 화소들이 위치할 수 있다. 예를 들어, 상기 화소는 적색을 발광하는 화소, 녹색을 발광하는 화소 또는 청색을 발광하는 화소일 수 있다. 상기 화소들은 상기 표시 영역(DA)에 배치된다.
본 발명의 일 실시예에 따른 표시 패널은 기판(1110), 버퍼층(1115), 제1 절연층(1150), 제2 절연층(1190), 제3 절연층(1270), 발광 구조물 및 화소 정의막(1310)을 포함할 수 있다. 여기서, 상기 발광 구조물은 스위칭 소자(1250), 제1 전극(1290), 발광층(1330), 제2 전극(1340)을 포함할 수 있고, 스위칭 소자(1250)는 액티브 패턴(1130), 게이트 전극(1170), 소스 전극(1210) 및 드레인 전극(1230)을 포함할 수 있다.
상기 기판(1110) 상에 상기 발광 구조물이 배치될 수 있다. 상기 기판(1110)은 투명한 재료로 구성될 수 있다. 예를 들면, 상기 기판(1110)은 석영, 합성 석영(synthetic quartz), 불화칼슘(calcium fluoride), 불소가 도핑된 석영(F-doped quartz), 소다라임(sodalime) 유리, 무알칼리(non-alkali) 유리 등을 포함할 수있다. 선택적으로는, 상기 기판(1110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 상기 기판(1110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다.
상기 폴리이미드 기판이 얇고 연성을 갖는 경우, 발광 구조물의 형성을 지원하기 위해 단단한 유리 상에 형성될 수 있다. 즉, 예시적인 실시예들에 있어서, 상기 기판(1110)은 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다. 예를 들면, 상기 제2 폴리이미드층 상에 절연층을 배치한 후, 상기 절연층 상에 발광 구조물(예를 들면, 스위칭 소자(1250), 커패시터, 제1 전극(1290), 발광층(1330), 제2 전극(1340) 등)을 형성할 수 있다.
이러한 발광 구조물의 형성 후, 상기 유리 기판은 제거될 수 있다. 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상기 발광 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 경질의 유리 기판을 이용하여 상기 발광 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판을 상기 기판(1110)으로 이용할 수 있다. 유기 발광 표시 장치(1100)가 상기 발광 영역(A) 및 상기 비발광 영역(B)을 구비함에 따라, 상기 기판(1110)도 발광 영역(A) 및 비발광 영역(B)으로 구분될 수 있다.
상기 기판(1110) 상에는 버퍼층(1115)이 배치될 수 있다. 상기 버퍼층(1115)은 발광 영역(A)으로부터 비발광 영역(B)으로의 방향인 일 방향을 따라 연장될 수 있다. 상기 버퍼층(1115)은 상기 기판(1110)으로부터 금속 원자들이나 불순물들이 확산(즉, 아웃 개싱)되는 현상을 방지할 수 있으며, 액티브 패턴(1130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브 패턴(1130)을 수득하게 할 수 있다. 또한, 상기 버퍼층(1115)은 상기 기판(1110)의 표면이 균일하지 않을 경우, 상기 기판(1110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 상기 기판(1110)의 유형에 따라 상기 기판(1110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다.
스위칭 소자(1250)는 상기 액티브 패턴(1130), 게이트 전극(1170), 소스 전극(1210) 및 드레인 전극(1230)으로 구성될 수 있다. 예를 들면, 상기 액티브 패턴(1130)은 상기 기판(1110) 상에 배치될 수 있고, 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
상기 액티브 패턴(1130) 상에는 제1 절연층(1150)이 배치될 수 있다. 상기 제1 절연층(1150)은 발광 영역(A)에서 상기 액티브 패턴(1130)을 커버할 수 있으며, 상기 기판(1110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제1 절연층(1150)은 상기 기판(1110) 상에서 전체적으로 배치될 수 있다. 상기 제1 절연층(1150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 게이트 전극(1170)은 상기 제1 절연층(1150) 중에서 하부에 상기 액티브 패턴(1130)이 위치하는 부분 상에 배치될 수 있다. 상기 게이트 전극(1170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.
상기 제2 절연층(1190) 상에는 소스 전극(1210) 및 드레인 전극(1230)이 배치될 수 있다. 상기 소스 전극(1210) 및 상기 드레인 전극(1230)은 상기 제1 절연층(1150) 및 상기 제2 절연층(1190)의 일부를 관통하여 상기 액티브 패턴(1130)의 일측 및 타측에 각각 접속될 수 있다. 상기 소스 전극(1210) 및 상기 드레인 전극(1230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수있다.
상기 소스 전극(1210) 및 상기 드레인 전극(1230) 상에는 제3 절연층(1270)이 배치될 수 있다. 상기 제3 절연층(1270)은 발광 영역(A)에서 상기 소스 전극(1210) 및 상기 드레인 전극(1230)을 커버할 수 있으며 상기 기판(1110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제3 절연층(1270)은 상기 기판(1110) 상에서 전체적으로 배치될 수 있다. 상기 제3 절연층(1270)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제1 전극(1290)은 상기 제3 절연층(1270) 상에 배치될 수 있다. 상기 제1 전극(1290)은 상기 제3 절연층(1270)의 일부들을 관통하여 상기 드레인 전극(1230)에 접속될 수 있다. 또한, 상기 제1 전극(1290)은 상기 스위칭 소자(1250)와 전기적으로 연결될 수 있다. 상기 제1 전극(1290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
본 실시예에서는 상기 액티브 패턴(1130) 상부에 상기 게이트 전극(1170)이 형성되는 구조를 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 게이트 전극 상부에 액티브 패턴이 형성되는 구조를 가질 수도 있다.
화소 정의막(1310)은 상기 제1 전극(1290)의 일부들을 노출시키면서 상기 제3 절연층(1270) 상에 배치될 수 있다. 상기 화소 정의막(1310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 이 경우, 상기 화소 정의막(1310)에 의해 적어도 일부가 노출된 상기 제1 전극(1290) 상에 발광층(1330)이 위치할 수 있다.
상기 발광층(1330)은 적어도 일부가 노출된 상기 제1 전극(1290) 상에 배치될 수 있다. 상기 발광층(1330)은 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 발광층(1330)은 상기 상이한 색광들을 방출시킬 수 있는 발광 물질들을 적층하여 백색광을 방출할 수 도 있다.
상기 제2 전극(1340)은 상기 화소 정의막(1310) 및 상기 발광층(1330) 상에 배치될 수 있다. 상기 제2 전극(1340)은 발광 영역(A) 및 비발광 영역(B)에서 상기 화소 정의막(1310) 및 상기 발광층(1330)을 커버할 수 있으며 상기 기판(1110) 상에서 상기 일 방향을 따라 연장될 수 있다. 상기 제2 전극(1340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 기판(1110)은 실링 멤버에 의해 상부 기판(미도시)과 결합될 수 있다. 또한, 상기 기판(1110) 및 상기 상부 기판 사이에는 충진재가 배치될 수 있다.
상기 주변 영역(PA)에는 전원 공급 라인(1400)이 배치된다. 상기 전원 공급 라인(1400)은 상기 소스 전극(1210) 및 드레인 전극(1230)과 동일한 층에 배치된다. 상기 전원 공급 라인(1400)은 상기 소스 전극(1210) 및 드레인 전극(1230)과 동일한 물질을 포함할 수 있다. 상기 전원 공급 라인(1400)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 주변 영역(PA)과 상기 표시 영역(DA) 사이에는 완충 영역(BA)이 형성된다. 상기 완충 영역(BA)에는 전원 연결 라인(1410)이 형성된다.
상기 전원 연결 라인(1410)은 상기 스위칭 소자(1250)와 상기 전원 공급 라인(1400)을 전기적으로 연결한다. 상기 전원 연결 라인(1410)은 복수개로 형성된다. 상기 전원 연결 라인(1410)은 인접하는 전원 연결 라인(1410)과 이격되어 형성된다. 즉, 상기 전원 연결 라인(1410)들 사이에는 패턴이 형성되지 않는 공간이 형성된다.
상기 전원 연결 라인(1410)은 상기 소스 전극(1210) 및 드레인 전극(1230)과 동일한 층에 배치된다. 상기 전원 연결 라인(1410)은 상기 소스 전극(1210) 및 드레인 전극(1230)과 동일한 물질을 포함할 수 있다. 상기 전원 연결 라인(1410)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 전원 연결 라인(1410)은 제1 폭을 갖는 제1 연결부(1411) 및 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 연결부(1413)를 포함할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 전원 연결 라인(1410)은 다양한 형상을 가질 수 있다.
상기 전원 공급 라인(1400)과 상기 스위칭 소자(1250)가 상기 전원 연결 라인(1410) 없이 직접 연결되는 경우, 배선 밀도가 높은 상기 전원 공급 라인(1400)과 상기 전원 공급 라인(1400)보다 배선 밀도가 낮은 표시 영역의 스위칭 소자(1250) 사이에 배선의 밀도 차이가 생긴다. 배선 밀도가 높은 상기 전원 공급 라인(1400)을 형성하는 경우 현상액이 과다 투입되면, 이와 인접하는 표시 영역(DA)의 스위칭 소자(1250)의 일부의 현상이 과도하게 진행될 수 있다. 이에 따라, 상기 전원 공급 라인(1400)과 인접하는 표시 영역(DA)의 패터닝 불량이 발생할 수 있다.
그러나, 본 실시예에 따른 표시 패널은 상기 전원 공급 라인(1400)과 상기 스위칭 소자(1250)를 연결하는 전원 연결 라인(1410)을 포함한다. 상기 전원 연결 라인(1410)은 복수로 형성되며 서로 이격되어 형성된다. 즉, 전원 공급 라인(1400)보다 낮은 배선 밀도를 가질 수 있으며, 상기 전원 연결 라인(1410)들은 완충 영역(BA)을 형성할 수 있다. 배선 밀도가 높은 전원 공급 라인(1400)과 인접하게 상기 완충 영역(BA)이 형성되므로, 배선 밀도 차이로 인한 배선의 패터닝 불량은 상기 완충 영역(BA)의 상기 전원 연결 라인(1410)들에서 발생하게 되므로, 상기 표시 영역(DA)의 배선들의 패터닝 불량을 감소시킬 수 있다.
또한, 상기 완충 영역(BA)에는 더미 액티브 패턴(1500)이 형성된다. 상기 더미 액티브 패턴(1500)은 상기 전원 연결 라인(1410)과 중첩한다. 상기 더미 액티브 패턴(1500)은 상기 액티브 패턴(1130)과 동일한 층에 배치될 수 있다. 상기 더미 액티브 패턴(1500)은 상기 액티브 패턴(1130)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 더미 액티브 패턴(1500)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.
상기 더미 액티브 패턴(1500)은 제1 면적을 갖는 제1 더미 패턴(1510) 및 상기 제1 더미 패턴(1510)과 이격되고, 상기 제1 면적보다 큰 제2 면적을 갖는 제2 더미 패턴(1520)을 포함한다. 상기 제1 더미 패턴(1510)은 상기 제1 연결부(1411)와 중첩하고, 상기 제2 더미 패턴(1520)은 상기 제2 연결부(1413)와 중첩한다.
상기 전원 공급 라인(1400)과 상기 스위칭 소자(1250)가 상기 완충 영역(BA) 없이 직접 연결되는 경우, 배선 밀도가 높은 상기 전원 공급 라인(1400)과 상기 전원 공급 라인(1400)보다 배선 밀도가 낮은 표시 영역의 스위칭 소자(1250) 사이에 배선의 밀도 차이가 생긴다. 배선 밀도가 높은 상기 전원 공급 라인(1400)을 형성하는 경우 현상액이 과다 투입되면, 이와 인접하는 표시 영역(DA)의 스위칭 소자(1250)의 일부의 현상이 과도하게 진행될 수 있다. 이에 따라, 상기 전원 공급 라인(1400)과 인접하는 표시 영역(DA)의 패터닝 불량이 발생할 수 있다.
그러나, 본 실시예에 따른 표시 패널은 상기 전원 공급 라인(1400)과 상기 스위칭 소자(1250) 사이에 형성되는 완충 영역(BA)을 포함하고, 상기 완충 영역(BA)에는 더미 액티브 패턴(1500)이 형성된다. 따라서, 배선 밀도가 높은 전원 공급 라인(1400)과 인접하게 상기 완충 영역(BA)이 형성되므로, 배선 밀도 차이로 인한 배선의 패터닝 불량은 상기 완충 영역(BA)의 상기 더미 액티브 패턴(1500)들에서 발생하게 되므로, 상기 표시 영역(DA)의 배선들의 패터닝 불량을 감소시킬 수 있다.
도 10 내지 도 13은 도 9의 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 10을 참조하면, 상기 기판(1110) 상에 버퍼층(1115)이 형성된다. 이후, 상기 버퍼층(1115) 상에 액티브 패턴(1130) 및 제1 절연층(1150)이 형성된다.
상기 기판(1110)은 석영, 합성 석영, 불화칼슘, 불소가 도핑된 석영, 소다라임 유리, 무알칼리 유리 등을 사용하여 형성될 수 있다.
상기 기판(1110)은 투명한 재료로 구성될 수 있다. 예를 들면, 상기 기판(1110)은 석영, 합성 석영(synthetic quartz), 불화칼슘(calcium fluoride), 불소가 도핑된 석영(F-doped quartz), 소다라임(sodalime) 유리, 무알칼리(non-alkali) 유리 등을 포함할 수 있다. 선택적으로는, 상기 기판(1110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 상기 기판(1110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다. 상기 폴리이미드 기판이 얇고 연성을 갖는 경우, 발광 구조물의 형성을 지원하기 위해 단단한 유리 상에 형성될 수 있다. 즉, 예시적인 실시예들에 있어서, 상기 기판(110)은 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다. 예를 들면, 상기 제2 폴리이미드층 상에 절연층을 배치한 후, 상기 절연층 상에 발광 구조물(예를 들면, 스위칭 소자(1250), 커패시터, 제1 전극(1290), 발광층(1330), 제2 전극(1340) 등)을 형성할 수 있다.
이러한 발광 구조물의 형성 후, 상기 유리 기판은 제거될 수 있다. 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상기 발광 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 경질의 유리 기판을 이용하여 상기 발광 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판을 기판(1110)으로 이용할 수 있다. 유기 발광 표시 장치(1100)가 상기 발광 영역(A) 및 상기 비발광 영역(B)을 구비함에 따라, 상기 기판(110)도 발광 영역(A) 및 비발광 영역(B)으로 구분될 수 있다.
상기 기판(1110) 상에는 버퍼층(1115)이 배치될 수 있다. 상기 버퍼층(1115)은 상기 발광 영역(A)으로부터 상기 비발광 영역(B)으로의 방향인 일 방향을 따라 연장될 수 있다. 상기 버퍼층(1115)은 상기 기판(1110)으로부터 금속 원자들이나 불순물들이 확산(즉, 아웃 개싱)되는 현상을 방지할 수 있으며, 액티브 패턴(1130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브 패턴(1130)을 수득하게 할 수 있다. 또한, 상기 버퍼층(1115)은 상기 기판(1110)의 표면이 균일하지 않을 경우, 상기 기판(1110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 상기 기판(1110)의 유형에 따라 상기 기판(1110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다.
상기 액티브 패턴(1130)은 상기 기판(1110) 상에 배치될 수 있고, 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
더미 액티브 패턴(1500)은 상기 액티브 패턴(1130)과 동일한 층에 배치될 수 있다. 상기 더미 액티브 패턴(1500)은 상기 액티브 패턴(1130)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 더미 액티브 패턴(1500)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.
상기 액티브 패턴(1130) 및 상기 더미 액티브 패턴(1500) 상에는 제1 절연층(1150)이 배치될 수 있다. 상기 제1 절연층(1150)은 발광 영역(A)에서 상기 액티브 패턴(1130)을 커버할 수 있으며, 상기 기판(1110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제1 절연층(1150)은 상기 기판(1110) 상에서 전체적으로 배치될 수 있다. 상기 제1 절연층(1150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
도 11을 참조하면, 상기 제1 절연층(1150)이 형성된 상기 기판(1110) 상에 게이트 전극(1170), 금속 배선(1135) 및 제2 절연층(1190)이 형성된다.
상기 게이트 전극(1170)은 상기 제1 절연층(1150) 중에서 하부에 상기액티브 패턴(1130)이 위치하는 부분 상에 배치될 수 있다. 상기 게이트 전극(1170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.
상기 게이트 전극(1170) 상에는 제2 절연층(1190)이 배치될 수 있다. 상기 제2 절연층(1190)은 발광 영역(A)에서 상기 게이트 전극(1170)을 커버할 수 있으며, 상기 기판(1110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제2 절연층(1190)은 상기 기판(1110) 상에서 전체적으로 배치될 수 있다. 상기 제2 절연층(1190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
도 12를 참조하면, 상기 제2 절연층(1190)이 형성된 상기 기판(1110) 상에 소스 전극(1210), 드레인 전극(1230), 전원 공급 라인(1400) 및 전원 연결 라인(1410)이 형성된다.
상기 소스 전극(1210) 및 상기 드레인 전극(1230)은 상기 제1 절연층(1150) 및 상기 제2 절연층(1190)의 일부를 관통하여 상기 액티브 패턴(1130)의 일측 및 타측에 각각 접속될 수 있다. 상기 소스 전극(1210) 및 상기 드레인 전극(1230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 전원 공급 라인(1400)은 상기 소스 전극(1210) 및 드레인 전극(1230)과 동일한 층에 배치된다. 상기 전원 공급 라인(1400)은 상기 소스 전극(1210) 및 드레인 전극(1230)과 동일한 물질을 포함할 수 있다. 상기 전원 공급 라인(1400)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 전원 연결 라인(1410)은 상기 소스 전극(1210) 및 드레인 전극(1230)과 동일한 층에 배치된다. 상기 전원 연결 라인(1410)은 상기 소스 전극(1210) 및 드레인 전극(1230)과 동일한 물질을 포함할 수 있다. 상기 전원 연결 라인(1410)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
본 실시예에서는 상기 액티브 패턴(1130) 상부에 상기 게이트 전극(1170)이 형성되는 구조를 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 게이트 전극 상부에 액티브 패턴이 형성되는 구조를 가질 수도 있다.
도 13을 참조하면, 상기 소스 전극(1210) 및 상기 드레인 전극(1230)이 형성된 상기 기판(1110) 상에 제3 절연층(1270) 및 제1 전극(1290)이 형성된다.
상기 소스 전극(1210) 및 상기 드레인 전극(1230) 상에는 제3 절연층(1270)이 배치될 수 있다. 상기 제3 절연층(1270)은 발광 영역(A)에서 상기 소스 전극(1210) 및 상기 드레인 전극(1230)을 커버할 수 있으며 상기 기판(1110) 상에서 상기 일 방향을 따라 연장될 수 있다. 즉, 상기 제3 절연층(1270)은 상기 기판(1110) 상에서 전체적으로 배치될 수 있다. 상기 제3 절연층(1270)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 제1 전극(1290)은 상기 제3 절연층(1270) 상에 배치될 수 있다. 상기 제1 전극(1290)은 상기 제3 절연층(1270)의 일부들을 관통하여 상기 드레인 전극(1230)에 접속될 수 있다. 또한, 상기 제1 전극(1290)은 상기 스위칭 소자(1250)와 전기적으로 연결될 수 있다. 상기 제1 전극(1290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
도 9를 참조하면, 상기 제1 전극(1290)이 형성된 상기 기판(1110) 상에 화소 정의막(1310), 발광층(1330) 및 제2 전극(1340)이 형성된다.
상기 화소 정의막(1310)은 상기 제1 전극(1290)의 일부들을 노출시키면서 상기 제3 절연층(1270) 상에 배치될 수 있다. 상기 화소 정의막(1310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 이 경우, 상기 화소 정의막(1310)에 의해 적어도 일부가 노출된 상기 제1 전극(1290) 상에 발광층(1330)이 위치할 수 있다.
상기 발광층(1330)은 적어도 일부가 노출된 상기 제1 전극(1290) 상에 배치될 수 있다. 상기 발광층(1330)은 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 발광층(1330)은 상기 상이한 색광들을 방출시킬 수 있는 발광 물질들을 적층하여 백색광을 방출할 수 도 있다.
제2 전극(1340)은 상기 화소 정의막(1310) 및 상기 발광층(1330) 상에 배치될 수 있다. 상기 제2 전극(1340)은 발광 영역(A) 및 비발광 영역(B)에서 상기 화소 정의막(1310) 및 상기 발광층(1330)을 커버할 수 있으며 상기 기판(1110) 상에서 상기 일 방향을 따라 연장될 수 있다. 상기 제2 전극(1340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
본 발명의 실시예들에 따르면, 표시 패널은 전원 공급 라인과 스위칭 소자를 연결하는 전원 연결 라인을 포함한다. 상기 전원 연결 라인은 복수로 형성되며 서로 이격되어 형성된다. 즉, 전원 공급 라인보다 낮은 배선 밀도를 가질 수 있으며, 상기 전원 연결 라인들은 완충 영역을 형성할 수 있다. 배선 밀도가 높은 전원 공급 라인과 인접하게 상기 완충 영역이 형성되므로, 배선 밀도 차이로 인한 배선의 패터닝 불량은 상기 완충 영역의 상기 전원 연결 라인들에서 발생하게 되므로, 상기 표시 영역의 배선들의 패터닝 불량을 감소시킬 수 있다.
또한, 본 발명의 실시예들에 따른 표시 패널은 상기 전원 공급 라인과 상기 스위칭 소자 사이에 형성되는 완충 영역을 포함하고, 상기 완충 영역에는 더미 액티브 패턴이 형성된다. 따라서, 배선 밀도가 높은 전원 공급 라인과 인접하게 상기 완충 영역이 형성되므로, 배선 밀도 차이로 인한 배선의 패터닝 불량은 상기 완충 영역의 상기 더미 액티브 패턴들에서 발생하게 되므로, 상기 표시 영역의 배선들의 패터닝 불량을 감소시킬 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 기판 1150: 버퍼층
130: 액티브 패턴 150: 제1 절연층
170: 게이트 전극 190: 제2 절연층
210: 소스 전극 230: 드레인 전극
270: 제3 절연층 290: 제1 전극
310: 화소 정의막 330: 발광층
340: 제2 전극 400: 전원 공급 라인
410: 전원 연결 라인 500: 더미 액티브 패턴

Claims (20)

  1. 표시 영역, 상기 표시 영역을 둘러싸는 주변 영역 및 상기 표시 영역과 상기 주변 영역 사이에 배치되는 완충 영역을 포함하는 기판;
    상기 표시 영역에 배치되고, 액티브 패턴, 상기 액티브 패턴과 중첩하는 게이트 전극, 상기 액티브 패턴과 연결되는 소스 전극 및 상기 액티브 패터과 연결되고 상기 소스 전극과 이격되는 드레인 전극을 포함하는 스위칭 소자;
    상기 주변 영역에 배치되며, 상기 소스 전극 및 드레인 전극과 동일한 층에 배치되는 전원 공급 라인;
    상기 완충 영역에 배치되고, 상기 스위칭 소자와 상기 전원 공급 라인을 연결하는 전원 연결 라인; 및
    상기 완충 영역에 배치되고, 상기 전원 연결 라인과 중첩하는 더미 액티브 패턴을 포함하는 표시 패널.
  2. 제1항에 있어서,
    상기 전원 연결 라인은 복수이며,
    상기 전원 연결 라인은 인접하는 전원 연결 라인과 이격되는 것을 특징으로 하는 표시 패널.
  3. 제1항에 있어서,
    상기 전원 연결 라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 배치되는 것을 특징으로 하는 표시 패널.
  4. 제1항에 있어서,
    상기 더미 액티브 패턴은 상기 액티브 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 패널.
  5. 제1항에 있어서,
    상기 전원 연결 라인은,
    제1 폭을 갖는 제1 연결부; 및
    상기 제1 폭보다 넓은 제2 폭을 갖는 제2 연결부를 포함하는 것을 특징으로 하는 표시 패널.
  6. 제5항에 있어서,
    상기 더미 액티브 패턴은,
    상기 제1 연결부와 중첩하는 제1 더미부; 및
    상기 제2 연결부와 중첩하는 제2 더미부를 포함하는 것을 특징으로 하는 표시 패널.
  7. 제5항에 있어서,
    상기 더미 액티브 패턴은,
    제1 면적을 갖는 제1 더미 패턴; 및
    상기 제1 더미 패턴과 이격되며, 상기 제1 면적보다 큰 제2 면적을 갖는 제2 더미 패턴을 포함하는 것을 특징으로 하는 표시 패널.
  8. 제7항에 있어서,
    상기 제1 더미 패턴은 상기 제1 연결부와 중첩하고, 상기 제2 더미 패턴은 상기 제2 연결부와 중첩하는 것을 특징으로 하는 표시 패널.
  9. 제1항에 있어서,
    상기 스위칭 소자와 전기적으로 연결되는 하부 전극;
    상기 하부 전극과 부분적으로 중첩하며, 발광 영역에 형성되는 개구를 갖는 화소 정의막;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 화소 정의막 및 상기 발광층 상에 배치되는 상부 전극을 더 포함하는 것을 특징으로 하는 표시 패널.
  10. 제1항에 있어서,
    상기 기판과 상기 액티브 패턴 사이에 배치되는 버퍼층을 더 포함하는 것을 특징으로 하는 표시 패널.
  11. 표시 영역, 상기 표시 영역을 둘러싸는 주변 영역 및 상기 표시 영역과 상기 주변 영역 사이에 배치되는 완충 영역을 포함하는 기판 상에 액티브 패턴 및 더미 액티브 패턴을 형성하는 단계;
    상기 더미 액티브 패턴이 형성된 기판 상에 게이트 전극을 형성하는 단계; 및
    상기 게이트 전극이 형성된 기판 상에 소스 전극, 드레인 전극, 전원공급 라인 및 전원 연결 라인을 형성하는 단계를 포함하는 표시 패널의 제조 방법.
  12. 제11에 있어서,
    상기 전원 연결 라인은 복수이며,
    상기 전원 연결 라인은 인접하는 전원 연결 라인과 이격되는 것을 특징으로 하는 표시 패널의 제조 방법.
  13. 제11항에 있어서,
    상기 전원 연결 라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  14. 제11항에 있어서,
    상기 더미 액티브 패턴은 상기 액티브 패턴과 동일한 물질을 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  15. 제11항에 있어서,
    상기 전원 연결 라인은,
    제1 폭을 갖는 제1 연결부; 및
    상기 제1 폭보다 넓은 제2 폭을 갖는 제2 연결부를 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  16. 제15항에 있어서,
    상기 더미 액티브 패턴은,
    상기 제1 연결부와 중첩하는 제1 더미부; 및
    상기 제2 연결부와 중첩하는 제2 더미부를 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  17. 제15항에 있어서,
    상기 더미 액티브 패턴은,
    제1 면적을 갖는 제1 더미 패턴; 및
    상기 제1 더미 패턴과 이격되며, 상기 제1 면적보다 큰 제2 면적을 갖는 제2 더미 패턴을 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  18. 제17항에 있어서,
    상기 제1 더미 패턴은 상기 제1 연결부와 중첩하고, 상기 제2 더미 패턴은 상기 제2 연결부와 중첩하는 것을 특징으로 하는 표시 패널의 제조 방법.
  19. 제11항에 있어서,
    상기 스위칭 소자와 전기적으로 연결되는 하부 전극을 형성하는 단계
    상기 하부 전극과 부분적으로 중첩하며, 발광 영역에 형성되는 개구를 갖는 화소 정의막을 형성하는 단계;
    상기 하부 전극 상에 배치되는 발광층을 형성하는 단계; 및
    상기 화소 정의막 및 상기 발광층 상에 배치되는 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  20. 제11항에 있어서,
    상기 기판과 상기 액티브 패턴 사이에 버퍼층을 형성하는 단계를 더포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
KR1020160046080A 2016-04-15 2016-04-15 표시 패널 및 이의 제조 방법 KR102523427B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160046080A KR102523427B1 (ko) 2016-04-15 2016-04-15 표시 패널 및 이의 제조 방법
US15/392,495 US10074671B2 (en) 2016-04-15 2016-12-28 Display panel and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160046080A KR102523427B1 (ko) 2016-04-15 2016-04-15 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170119006A true KR20170119006A (ko) 2017-10-26
KR102523427B1 KR102523427B1 (ko) 2023-04-20

Family

ID=60039032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160046080A KR102523427B1 (ko) 2016-04-15 2016-04-15 표시 패널 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US10074671B2 (ko)
KR (1) KR102523427B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148722A (ja) * 2014-02-06 2015-08-20 株式会社ジャパンディスプレイ アレイ基板及びその製造方法
KR20160039704A (ko) * 2014-10-01 2016-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874646B1 (ko) * 2002-08-14 2008-12-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102159149B1 (ko) 2013-12-23 2020-09-24 삼성디스플레이 주식회사 유기 발광 표시 장치용 원장 기판 및 유기 발광 표시 장치의 제조 방법
KR20150114639A (ko) 2014-04-01 2015-10-13 삼성디스플레이 주식회사 표시 장치
KR102239481B1 (ko) * 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148722A (ja) * 2014-02-06 2015-08-20 株式会社ジャパンディスプレイ アレイ基板及びその製造方法
KR20160039704A (ko) * 2014-10-01 2016-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20170301695A1 (en) 2017-10-19
US10074671B2 (en) 2018-09-11
KR102523427B1 (ko) 2023-04-20

Similar Documents

Publication Publication Date Title
KR101391244B1 (ko) 유기 발광 표시 장치
EP2940752B1 (en) Organic light emitting diode display
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
US9825109B2 (en) Display device
US20050087740A1 (en) Organic electroluminescent display device of top emission type
KR102193886B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102081317B1 (ko) 이중 뱅크 구조를 갖는 고 개구율 유기발광 다이오드 표시장치
WO2014136149A1 (ja) Ｅｌ表示装置
JP6584642B2 (ja) 大面積ｏｌｅｄマイクロディスプレイおよびその製造方法
US9941338B2 (en) Organic light-emitting diode display and method of manufacturing the same
JP2004200167A (ja) 有機電界発光素子及びその製造方法
CN103681740A (zh) 有机发光二极管装置以及制造该装置的方法
JP2007234268A (ja) 有機ｅｌ表示装置
EP3316332B1 (en) Display device having a white emitting area
KR101166838B1 (ko) 듀얼 플레이트 유기 전계 발광 소자 및 이의 제조 방법
JP2008058928A (ja) 有機発光表示装置
KR20180118857A (ko) 유기 발광 표시 장치
WO2004010741A1 (ja) アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP2005158708A (ja) 有機電界発光表示装置
KR101311670B1 (ko) 유기전계발광표시장치 및 그 제조방법
JP2006171329A (ja) 表示装置及び表示装置の製造方法
KR100665941B1 (ko) 유기전계발광 소자 및 그의 제조방법
KR20160084936A (ko) 유기 발광 표시 장치
JP2015072761A (ja) Ｏｌｅｄ表示装置
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right