KR20170104055A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20170104055A
KR20170104055A KR1020160025942A KR20160025942A KR20170104055A KR 20170104055 A KR20170104055 A KR 20170104055A KR 1020160025942 A KR1020160025942 A KR 1020160025942A KR 20160025942 A KR20160025942 A KR 20160025942A KR 20170104055 A KR20170104055 A KR 20170104055A
Authority
KR
South Korea
Prior art keywords
data
polarity
data voltages
polarity pattern
pattern
Prior art date
Application number
KR1020160025942A
Other languages
English (en)
Other versions
KR102523421B1 (ko
Inventor
이재훈
고재현
김창신
유봉현
이정봉
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160025942A priority Critical patent/KR102523421B1/ko
Priority to US15/403,646 priority patent/US10192509B2/en
Priority to CN201710119116.0A priority patent/CN107154241B/zh
Publication of KR20170104055A publication Critical patent/KR20170104055A/ko
Application granted granted Critical
Publication of KR102523421B1 publication Critical patent/KR102523421B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 타이밍 제어 회로, 데이터 구동 회로 및 표시 패널을 포함한다. 타이밍 제어 회로는 입력 영상 데이터에 기초하여 모드 선택 신호 및 출력 영상 데이터를 발생한다. 데이터 구동 회로는 모드 선택 신호 및 출력 영상 데이터를 기초로 제1 내지 제M 데이터 전압들 및 제(M+1) 내지 제N 데이터 전압들을 발생하여 제1 내지 제N 데이터 라인들에 인가한다. 표시 패널은 제1 내지 제N 데이터 라인들과 연결된다. 제1 동작 모드의 제1 수평 구간에서, 제1 내지 제M 데이터 전압들의 극성 패턴 및 상기 제(M+1) 내지 제N 데이터 전압들의 극성 패턴은 각각 제1 극성 패턴이 반복되도록 구현된다. 제2 동작 모드의 제1 수평 구간에서, 제1 내지 제M 데이터 전압들의 극성 패턴은 제1 극성 패턴이 반복되도록 구현되고 제(M+1) 내지 제N 데이터 전압들의 극성 패턴은 제2 극성 패턴이 반복되도록 구현된다.

Description

표시 장치 및 그 구동 방법{DISPLAY APPARATUS AND METHOD OF OPERATING THE SAME}
본 발명은 영상 표시에 관한 것으로서, 더욱 상세하게는 표시 장치 및 상기 표시 장치의 구동 방법에 관한 것이다.
일반적으로, 액정 표시 장치는 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 기판들 사이에 개재되는 액정층을 포함한다. 상기 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻을 수 있다.
상기 액정층에 일정 방향의 전계가 계속하여 인가되면 액정 특성이 열화된다. 상기 액정의 열화를 방지하기 위해 상기 액정에 인가되는 데이터 전압을 공통 전압에 대해 일정한 주기로 위상을 반전시키는 반전 구동 방식이 채용되고 있다. 다만, 상기와 같은 반전 구동 방식에 기초하여 동작하는 표시 패널에서는, 표시 패널에 표시되는 영상에 따라서 크로스토크(crosstalk)가 발생하여 표시 장치의 표시 불량을 일으킬 수 있다.
본 발명의 일 목적은 표시 품질의 열화를 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 타이밍 제어 회로, 제1 데이터 구동 회로 및 표시 패널을 포함한다. 상기 타이밍 제어 회로는 입력 영상 데이터에 기초하여, 제1 동작 모드 및 제2 동작 모드 중에서 하나를 나타내는 모드 선택 신호 및 출력 영상 데이터를 발생한다. 상기 제1 데이터 구동 회로는 상기 모드 선택 신호 및 상기 출력 영상 데이터를 기초로 제1 내지 제M(M은 자연수) 데이터 전압들 및 제(M+1) 내지 제N(N은 M보다 큰 자연수) 데이터 전압들을 발생하여 제1 내지 제N 데이터 라인들에 인가한다. 상기 표시 패널은 상기 제1 내지 제N 데이터 라인들과 연결된다. 상기 제1 동작 모드의 제1 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 극성 패턴 및 상기 제(M+1) 내지 제N 데이터 전압들의 극성 패턴은 각각 제1 극성 패턴이 반복되도록 구현된다. 상기 제2 동작 모드의 제1 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고 상기 제(M+1) 내지 제N 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴과 다른 제2 극성 패턴이 반복되도록 구현된다.
일 실시예에서, 상기 제1 극성 패턴은 적어도 하나의 제1 극성과 적어도 하나의 제2 극성이 순서대로 배열되는 패턴을 나타낼 수 있다. 상기 제2 극성 패턴은 상기 제1 극성 패턴과 대칭적으로 배열되는 패턴을 나타낼 수 있다.
일 실시예에서, 상기 제1 극성은 공통 전압에 대해 정극성을 나타내고, 상기 제2 극성은 상기 공통 전압에 대해 부극성을 나타낼 수 있다.
일 실시예에서, 상기 제1 동작 모드의 상기 제1 수평 구간 이후의 제2 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 상기 극성 패턴 및 상기 제(M+1) 내지 제N 데이터 전압들의 상기 극성 패턴은 각각 상기 제2 극성 패턴이 반복되도록 구현될 수 있다. 상기 제2 동작 모드의 상기 제1 수평 구간 이후의 제2 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 상기 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현되고 상기 제(M+1) 내지 제N 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현될 수 있다.
일 실시예에서, 상기 제1 데이터 구동 회로는 디지털-아날로그 컨버터부 및 출력 버퍼부를 포함할 수 있다. 상기 디지털-아날로그 컨버터부는 상기 모드 선택 신호, 극성 제어 신호 및 상기 출력 영상 데이터에 기초하여 상기 제1 내지 제N 데이터 전압들을 발생할 수 있다. 상기 출력 버퍼부는 상기 제1 내지 제N 데이터 전압들을 출력할 수 있다.
일 실시예에서, 상기 M값은 상기 N값의 절반과 가장 가까울 수 있다.
일 실시예에서, 상기 제1 내지 제N 데이터 전압들은 상기 극성 제어 신호에 기초하여 X(X는 2 이상의 자연수)개 단위로 묶어서 발생될 수 있다. 상기 M값은 상기 X의 배수들 중에서 상기 N값의 절반과 가장 가까울 수 있다.
일 실시예에서, 상기 제1 데이터 구동 회로는 디지털-아날로그 컨버터부 및 출력 버퍼부를 포함할 수 있다. 상기 디지털-아날로그 컨버터부는 상기 출력 영상 데이터에 기초하여 제1 내지 제N 전압 값들을 발생할 수 있다. 상기 출력 버퍼부는 상기 모드 선택 신호, 극성 제어 신호 및 상기 제1 내지 제N 전압 값들에 기초하여 상기 제1 내지 제N 데이터 전압들을 출력할 수 있다.
일 실시예에서, 상기 출력 버퍼부는 제1 내지 제N 버퍼부들을 포함할 수 있다. 상기 제1 버퍼부는 제1 버퍼, 제2 버퍼 및 제1 스위치를 포함할 수 있다. 상기 제1 버퍼는 상기 제1 전압 값에 기초하여 제1 극성의 제1 내부 데이터 전압을 발생할 수 있다. 상기 제2 버퍼는 상기 제1 전압 값에 기초하여 제2 극성의 제2 내부 데이터 전압을 발생할 수 있다. 상기 제1 스위치는 상기 모드 선택 신호 및 상기 극성 제어 신호에 기초하여 상기 제1 및 제2 내부 데이터 전압들 중 하나를 상기 제1 데이터 전압으로 출력할 수 있다.
일 실시예에서, 상기 표시 장치는 제2 데이터 구동 회로 및 제3 데이터 구동 회로를 더 포함할 수 있다. 상기 제2 데이터 구동 회로는 상기 모드 선택 신호 및 상기 출력 영상 데이터를 기초로 제(N+1) 내지 제K(K는 N보다 큰 자연수) 데이터 전압들 및 제(K+1) 내지 제L(L은 K보다 큰 자연수) 데이터 전압들을 발생하여 제(N+1) 내지 제L 데이터 라인들에 인가할 수 있다. 상기 제3 데이터 구동 회로는 상기 모드 선택 신호 및 상기 출력 영상 데이터를 기초로 제(L+1) 내지 제I(I는 L보다 큰 자연수) 데이터 전압들 및 제(I+1) 내지 제J(J는 I보다 큰 자연수) 데이터 전압들을 발생하여 제(L+1) 내지 제J 데이터 라인들에 인가할 수 있다. 상기 표시 패널은 상기 제(N+1) 내지 제L 데이터 라인들 및 상기 제(L+1) 내지 제J 데이터 라인들과 연결될 수 있다.
일 실시예에서, 상기 제2 동작 모드의 상기 제1 수평 구간에서, 상기 제(N+1) 내지 제K 데이터 전압들의 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현되고 상기 제(K+1) 내지 제L 데이터 전압들의 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현될 수 있다.
일 실시예에서, 상기 제2 동작 모드의 상기 제1 수평 구간에서, 상기 제(L+1) 내지 제I 데이터 전압들의 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고 상기 제(I+1) 내지 제J 데이터 전압들의 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현될 수 있다.
일 실시예에서, 상기 표시 패널은 제1 픽셀 및 제2 픽셀을 포함할 수 있다. 상기 제1 픽셀은 상기 제1 데이터 라인 및 제1 게이트 라인과 연결될 수 있다. 상기 제2 픽셀은 상기 제1 픽셀과 인접하고, 상기 제1 데이터 라인 및 상기 제1 게이트 라인과 인접하는 제2 게이트 라인과 연결될 수 있다.
일 실시예에서, 상기 모드 선택 신호는 상기 입력 영상 데이터에 기초하여 표시되는 제1 영상이 미리 정해진 패턴을 포함하는 경우에 상기 제2 동작 모드를 나타내고, 상기 제1 영상이 상기 미리 정해진 패턴을 포함하지 않는 경우에 상기 제1 동작 모드를 나타낼 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치의 구동 방법에서는, 입력 영상 데이터에 기초하여, 제1 동작 모드 및 제2 동작 모드 중에서 하나를 나타내는 모드 선택 신호 및 출력 영상 데이터를 발생한다. 상기 모드 선택 신호 및 상기 출력 영상 데이터에 기초하여 제1 내지 제M(M은 자연수) 데이터 전압들 및 제(M+1) 내지 제N(N은 M보다 큰 자연수) 데이터 전압들을 발생한다. 상기 제1 내지 제N 데이터 전압들을 표시 패널과 연결되는 제1 내지 제N 데이터 라인들에 인가한다. 상기 제1 동작 모드의 제1 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 극성 패턴 및 상기 제(M+1) 내지 제N 데이터 전압들의 극성 패턴은 각각 제1 극성 패턴이 반복되도록 구현된다. 상기 제2 동작 모드의 제1 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고 상기 제(M+1) 내지 제N 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴과 다른 제2 극성 패턴이 반복되도록 구현된다.
일 실시예에서, 상기 제1 극성 패턴은 적어도 하나의 제1 극성과 적어도 하나의 제2 극성이 순서대로 배열되는 패턴을 나타낼 수 있다. 상기 제2 극성 패턴은 상기 제1 극성 패턴과 대칭적으로 배열되는 패턴을 나타낼 수 있다.
일 실시예에서, 상기 M값은 상기 N값의 절반과 가장 가까울 수 있다.
일 실시예에서, 상기 제1 내지 제N 데이터 전압들은 X(X는 2 이상의 자연수)개 단위로 묶어서 발생될 수 있다. 상기 M값은 상기 X의 배수들 중에서 상기 N값의 절반과 가장 가까울 수 있다.
일 실시예에서, 상기 모드 선택 신호 및 상기 출력 영상 데이터에 기초하여 제(N+1) 내지 제K(K는 N보다 큰 자연수) 데이터 전압들 및 제(K+1) 내지 제L(L은 K보다 큰 자연수) 데이터 전압들을 발생할 수 있다. 상기 모드 선택 신호 및 상기 출력 영상 데이터를 기초로 제(L+1) 내지 제I(I는 L보다 큰 자연수) 데이터 전압들 및 제(I+1) 내지 제J(J는 I보다 큰 자연수) 데이터 전압들을 발생할 수 있다. 상기 제(N+1) 내지 제L 데이터 전압들을 상기 표시 패널과 연결되는 제(N+1) 내지 제L 데이터 라인들에 인가할 수 있다. 상기 제(L+1) 내지 제J 데이터 전압들을 상기 표시 패널과 연결되는 제(L+1) 내지 제J 데이터 라인들에 인가할 수 있다.
일 실시예에서, 상기 제2 동작 모드의 상기 제1 수평 구간에서, 상기 제(N+1) 내지 제K 데이터 전압들의 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현되고 상기 제(K+1) 내지 제L 데이터 전압들의 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되며, 상기 제(L+1) 내지 제I 데이터 전압들의 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고 상기 제(I+1) 내지 제J 데이터 전압들의 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현될 수 있다.
상기와 같은 본 발명의 실시예들에 따른 표시 장치는, 표시 영상에서 미리 정해진 패턴이 검출되는 경우에, 데이터 구동 회로 내부적으로 데이터 전압들의 극성 패턴을 변경하여, 데이터 전압들의 극성이 데이터 라인들의 위치에 따라 서로 다른 규칙을 따르도록 제어할 수 있다. 또한, 복수의 데이터 구동 회로들을 포함하는 경우에, 데이터 구동 회로들이 데이터 전압들의 극성 패턴을 서로 다르게 변경하여, 데이터 전압들의 극성이 데이터 구동 회로들의 위치에 따라 서로 다른 규칙을 따르도록 제어할 수 있다. 따라서, 크로스토크가 감소되어 표시 품질의 열화를 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2a, 2b, 2c, 2d, 3a 및 3b는 본 발명의 실시예들에 따른 표시 장치의 동작을 설명하기 위한 도면들이다.
도 4는 본 발명의 실시예들에 따른 표시 장치에 포함되는 타이밍 제어 회로의 일 예를 나타내는 블록도이다.
도 5 및 6은 본 발명의 실시예들에 따른 표시 장치에 포함되는 데이터 구동 회로의 예들을 나타내는 블록도들이다.
도 7은 도 6의 데이터 구동 회로에 포함되는 출력 버퍼부의 일 예를 나타내는 블록도이다.
도 8은 본 발명의 실시예들에 따른 표시 장치에 포함되는 표시 패널을 나타내는 도면이다.
도 9는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 10은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 11a 및 11b는 본 발명의 실시예들에 따른 표시 장치의 동작을 설명하기 위한 도면들이다.
도 12는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(10)는 표시 패널(100), 타이밍 제어 회로(200), 게이트 구동 회로(300) 및 데이터 구동 회로(400)를 포함한다.
표시 패널(100)은 출력 영상 데이터(DAT)에 기초하여 구동(즉, 영상을 표시)한다. 표시 패널(100)은 복수의 게이트 라인들(GL) 및 복수의 데이터 라인들(DL)과 연결된다. 게이트 라인들(GL)은 제1 방향(DR1)으로 연장될 수 있고, 데이터 라인들(DL)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 표시 패널(100)은 매트릭스 형태로 배치된 복수의 픽셀들(미도시)을 포함할 수 있다. 상기 복수의 픽셀들 각각은 게이트 라인들(GL) 중 하나 및 데이터 라인들(DL) 중 하나와 전기적으로 연결될 수 있다.
타이밍 제어 회로(200)는 표시 패널(100)의 동작을 제어하며, 게이트 구동 회로(300) 및 데이터 구동 회로(400)의 동작을 제어한다. 타이밍 제어 회로(200)는 외부의 장치(예를 들어, 그래픽 처리 장치)로부터 입력 영상 데이터(IDAT) 및 입력 제어 신호(ICONT)를 수신한다. 입력 영상 데이터(IDAT)는 상기 복수의 픽셀들에 대한 픽셀 데이터들을 포함할 수 있다. 입력 제어 신호(ICONT)는 마스터 클럭 신호, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호 등을 포함할 수 있다.
타이밍 제어 회로(200)는 입력 영상 데이터(IDAT)에 기초하여 출력 영상 데이터(DAT) 및 모드 선택 신호(MS)를 발생한다. 타이밍 제어 회로(200)는 입력 제어 신호(ICONT)에 기초하여 게이트 구동 회로(300)의 동작을 제어하기 위한 제1 제어 신호(GCONT)를 발생한다. 제1 제어 신호(GCONT)는 수직 개시 신호, 게이트 클럭 신호 등을 포함할 수 있다. 타이밍 제어 회로(200)는 입력 제어 신호(ICONT)에 기초하여 데이터 구동 회로(400)의 동작을 제어하기 위한 제2 제어 신호(DCONT)를 발생한다. 제2 제어 신호(DCONT)는 수평 개시 신호, 데이터 클럭 신호, 극성 제어 신호, 데이터 로드 신호 등을 포함할 수 있다.
게이트 구동 회로(300)는 제1 제어 신호(GCONT)에 기초하여 복수의 게이트 신호들을 발생한다. 게이트 구동 회로(300)는 상기 게이트 신호들을 게이트 라인들(GL)에 순차적으로 인가할 수 있다.
데이터 구동 회로(400)는 제2 제어 신호(DCONT), 모드 선택 신호(MS) 및 디지털 형태의 출력 영상 데이터(DAT)에 기초하여 아날로그 형태의 복수의 데이터 전압들을 발생한다. 데이터 구동 회로(400)는 상기 데이터 전압들을 데이터 라인들(DL)에 순차적으로 인가할 수 있다.
실시예에 따라서, 게이트 구동 회로(300) 및/또는 데이터 구동 회로(400)는 표시 패널(100) 상에 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 표시 패널(100)에 연결될 수 있다. 실시예에 따라서, 게이트 구동 회로(300) 및/또는 데이터 구동 회로(400)는 표시 패널(100)에 집적될 수도 있다.
본 발명의 실시예들에 따른 표시 장치(10)는 반전 구동 방식에 기초하여 동작할 수 있다. 상기 반전 구동 방식은 상기 복수의 픽셀들 각각에 인가되는 데이터 전압을 공통 전압에 대해 일정한 주기로 위상을 반전시키는 방식을 나타낸다. 상기와 같은 반전 구동 방식에 의해 액정 특성의 열화를 방지할 수 있다. 예를 들어, 상기 반전 구동 방식은 데이터 전압의 극성을 픽셀 단위로 반전시키는 방식 및 라인 단위(즉, 행(row)마다 또는 열(column)마다)로 반전시키는 방식을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치(10)에서, 모드 선택 신호(MS)는 제1 동작 모드 및 제2 동작 모드 중에서 하나를 나타낸다. 데이터 구동 회로(400)는 모드 선택 신호(MS)에 기초하여(즉, 동작 모드에 따라) 데이터 라인들(DL)에 인가되는 상기 데이터 전압들의 극성 패턴을 제어할 수 있다.
이하에서는, 상기 동작 모드에 따른 본 발명의 실시예들에 따른 표시 장치(10)의 동작을 상세하게 설명하도록 한다.
도 2a, 2b, 2c, 2d, 3a 및 3b는 본 발명의 실시예들에 따른 표시 장치의 동작을 설명하기 위한 도면들이다.
도 2a, 2c 및 3a는 상기 제1 동작 모드에서 상기 데이터 전압들의 극성 패턴의 예들을 나타내는 도면들이다. 도 2b, 2d 및 3b는 상기 제2 동작 모드에서 상기 데이터 전압들의 극성 패턴의 예들을 나타내는 도면들이다.
도 1, 2a, 2b, 2c 및 2d를 참조하면, 데이터 구동 회로(400)는 모드 선택 신호(MS) 및 출력 영상 데이터(DAT)를 기초로 데이터 전압들(V1, V2, V3, V4, ..., V(M-3), V(M-2), V(M-1), VM, V(M+1), V(M+2), V(M+3), V(M+4), ..., V(N-3), V(N-2), V(N-1), VN)을 발생하여 표시 패널(100)과 연결되는 데이터 라인들(DL1~DL4, ..., DL(M-3)~DLM, DL(M+1)~DL(M+4), ..., DL(N-3)~DLN)에 인가한다. 예를 들어, 제1 내지 제M(M은 자연수) 데이터 전압들(V1~VM)은 제1 내지 제M 데이터 라인들(DL1~DLM)에 각각 인가될 수 있고, 제(M+1) 내지 제N(N은 M보다 큰 자연수) 데이터 전압들(V(M+1)~VN)은 제(M+1) 내지 제N 데이터 라인들(DL(M+1)~DLN)에 각각 인가될 수 있다.
표시 장치(10)는 모드 선택 신호(MS)에 기초하여 상기 제1 동작 모드 및 상기 제2 동작 모드 중에서 하나로 동작한다. 상기 제1 동작 모드는 입력 영상 데이터(IDAT)에 기초하여 표시 패널(100)에 표시되는 제1 영상이 미리 정해진 패턴(예를 들어, 크로스토크(crosstalk) 유발 패턴)을 포함하지 않는 경우를 나타낼 수 있고, 상기 제2 동작 모드는 상기 제1 영상이 상기 미리 정해진 패턴을 포함하는 경우를 나타낼 수 있다. 상기 제1 동작 모드는 정상 모드로 불릴 수 있고, 상기 제2 동작 모드는 패턴 검출 기능(PDF: pattern detection function) 모드로 불릴 수 있다.
표시 장치(10)가 상기 제1 동작 모드로 동작하는 경우에, 상기 제1 동작 모드의 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 극성 패턴 및 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 극성 패턴은 각각 제1 극성 패턴이 반복되도록 구현된다. 다시 말하면, 상기 제1 동작 모드에서는 데이터 전압들(V1~VN)의 극성이 전체적으로 동일한 규칙을 따를 수 있다. 하나의 수평 구간은 하나의 게이트 라인의 활성화 구간에 상응할 수 있다.
또한, 표시 장치(10)가 상기 제2 동작 모드로 동작하는 경우에, 상기 제2 동작 모드의 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 상기 제1 극성 패턴과 다른 제2 극성 패턴이 반복되도록 구현된다. 다시 말하면, 상기 제2 동작 모드에서는 데이터 전압들(V1~VN)의 극성이 데이터 라인들(DL1~DLN)의 위치에 따라 서로 다른 규칙을 따를 수 있다.
일 실시예에서, 상기 제1 극성 패턴은 적어도 하나의 제1 극성과 적어도 하나의 제2 극성이 순서대로 배열되는 패턴을 나타낼 수 있고, 상기 제2 극성 패턴은 상기 제1 극성 패턴과 대칭적으로 배열되는 패턴을 나타낼 수 있다. 상기 제1 극성은 상기 공통 전압에 대해 정극성을 나타낼 수 있고, 상기 제2 극성은 상기 공통 전압에 대해 부극성을 나타낼 수 있다.
예를 들어, 도 2a에 도시된 상기 제1 동작 모드의 상기 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴 및 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 "+, -"의 극성 패턴이 반복되도록 구현될 수 있다. 도 2b에 도시된 상기 제2 동작 모드의 상기 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴은 "+, -"의 극성 패턴이 반복되도록 구현될 수 있고 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 "-, +"의 극성 패턴이 반복되도록 구현될 수 있다. 다시 말하면, 도 2a 및 2b의 실시예에서, 상기 제1 극성 패턴은 "+, -"일 수 있고, 상기 제2 극성 패턴은 "-, +"일 수 있다.
일 실시예에서, 상기 제1 동작 모드의 상기 제1 수평 구간 이후의 제2 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴 및 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 상기 제2 극성 패턴이 반복되도록 구현될 수 있다. 상기 제2 동작 모드의 상기 제1 수평 구간 이후의 제2 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현되고 상기 제(M+1) 내지 제N 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현될 수 있다.
예를 들어, 도 2c에 도시된 상기 제1 동작 모드의 상기 제2 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴 및 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 "-, +"의 극성 패턴이 반복되도록 구현될 수 있다. 도 2d에 도시된 상기 제2 동작 모드의 상기 제2 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴은 "-, +"의 극성 패턴이 반복되도록 구현될 수 있고 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 "+, -"의 극성 패턴이 반복되도록 구현될 수 있다.
일 실시예에서, 상기 제1 수평 구간 및 상기 제2 수평 구간은 동일한 프레임 구간에 포함될 수 있다. 이 경우, 데이터 전압들(V1~VN)의 극성은 적어도 하나의 수평 라인 단위로 반전될 수 있다. 다른 실시예에서, 상기 제1 수평 구간 및 상기 제2 수평 구간은 서로 다른 프레임 구간에 포함될 수 있다. 예를 들어, 상기 제1 수평 구간은 제1 프레임 구간에 포함될 수 있고, 상기 제2 수평 구간은 상기 제1 프레임 구간 이후의 제2 프레임 구간에 포함될 수 있다. 이 경우, 상기 제1 프레임 구간 전부에서 데이터 전압들(V1~VN)의 극성은 도 2a 또는 도 2b에 도시된 극성 패턴을 가질 수 있고, 상기 제2 프레임 구간 전부에서 데이터 전압들(V1~VN)의 극성은 도 2c 또는 도 2d에 도시된 극성 패턴을 가질 수 있으며, 데이터 전압들(V1~VN)의 극성은 적어도 하나의 프레임 단위로 반전될 수 있다.
본 발명의 실시예들에 따른 표시 장치(10)에서, 하나의 데이터 구동 회로(400)에서 발생되는 데이터 전압들(V1~VN)을 두 개의 그룹들(V1~VM 및 V(M+1)~VN)로 분류하고, 제1 그룹의 데이터 전압들(V1~VM)의 극성 패턴은 동작 모드와 상관없이 일정하게 유지하며, 제2 그룹의 데이터 전압들(V(M+1)~VN)의 극성 패턴은 동작 모드에 따라 변경될 수 있다. 이 때, 상기 제1 및 제2 그룹들의 경계를 나타내는 상기 M값은 데이터 전압들(V1~VN)의 전체 개수를 나타내는 상기 N값의 절반에 가장 가깝도록 설정될 수 있다.
도 1, 3a 및 3b를 참조하면, 상기 제1 극성 패턴 및 상기 제2 극성 패턴이 변경되는 것을 제외하면, 도 3a 및 3b의 실시예는 도 2a 및 2b의 실시예와 실질적으로 동일할 수 있다.
예를 들어, 도 3a에 도시된 상기 제1 동작 모드의 상기 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴 및 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 "+, +, -, -"의 극성 패턴이 반복되도록 구현될 수 있다. 도 3b에 도시된 상기 제2 동작 모드의 상기 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴은 "+, +, -, -"의 극성 패턴이 반복되도록 구현될 수 있고 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 "-, -, +, +"의 극성 패턴이 반복되도록 구현될 수 있다. 다시 말하면, 도 3a 및 3b의 실시예에서, 상기 제1 극성 패턴은 "+, +, -, -"일 수 있고, 상기 제2 극성 패턴은 "-, -, +, +"일 수 있다.
도시하지는 않았지만, 상기 제1 동작 모드의 상기 제1 수평 구간 이후의 상기 제2 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴 및 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 "-, -, +, +"의 극성 패턴이 반복되도록 구현될 수 있다. 상기 제2 동작 모드의 상기 제1 수평 구간 이후의 상기 제2 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴은 "-, -, +, +"의 극성 패턴이 반복되도록 구현될 수 있고 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 "+, +, -, -"의 극성 패턴이 반복되도록 구현될 수 있다.
도 2a, 2b, 2c, 2d, 3a 및 3b를 참조하여 데이터 전압들(V1~VM 또는 V(M+1)~VN) 내에서 반복되는 극성 패턴(예를 들어, 상기 제1 극성 패턴 또는 상기 제2 극성 패턴)이 상기 제1 및 제2 극성들 중 하나(예를 들어, +)로 시작하고 상기 제1 및 제2 극성들 중 다른 하나(예를 들어, -)로 종료되는 다양한 예들을 설명하였으나, 데이터 전압들(V1~VM 또는 V(M+1)~VN) 내에서 반복되는 극성 패턴은 실시예에 따라서 다양하게 변경될 수 있다.
본 발명의 실시예들에 따른 표시 장치(10)는, 표시 영상에서 미리 정해진 패턴이 검출된 상기 제2 동작 모드에서, 데이터 구동 회로(400) 내부적으로 데이터 전압들(V1~VN)의 극성 패턴을 변경하여, 데이터 전압들(V1~VN)의 극성이 데이터 라인들(DL1~DLN)의 위치에 따라 서로 다른 규칙을 따르도록 제어할 수 있다. 따라서, 크로스토크가 감소되어 표시 품질의 열화를 방지할 수 있다.
도 4는 본 발명의 실시예들에 따른 표시 장치에 포함되는 타이밍 제어 회로의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 타이밍 제어 회로(200)는 영상 처리부(210), 패턴 검출부(220) 및 제어 신호 발생부(230)를 포함할 수 있다. 다만, 이는 설명의 편의를 위해 논리적으로 구분하였을 뿐, 하드웨어적으로 구분한 것은 아닐 수 있다.
영상 처리부(210)는 입력 영상 데이터(IDAT)에 대한 영상 처리를 수행하여 출력 영상 데이터(DAT)를 발생할 수 있다. 예를 들어, 영상 처리부(210)는 입력 영상 데이터(IDAT)에 대한 화질 보정, 얼룩 보정, 색 특성 보상(Adaptive Color Correction, 이하, ACC라 칭함) 및/또는 능동 커패시턴스 보상(Dynamic Capacitance Compensation, 이하, DCC라 칭함) 등을 선택적으로 수행하여 출력 영상 데이터(DAT)를 발생할 수 있다.
패턴 검출부(220)는 입력 영상 데이터(IDAT)에 기초하여 표시 패널(도 1의 100)에 표시되는 상기 제1 영상이 상기 미리 정해진 패턴을 포함하는지 판단하여 모드 선택 신호(MS)를 발생할 수 있다.
일 실시예에서, 상기 제1 영상이 상기 미리 정해진 패턴을 포함하지 않는 경우에, 패턴 검출부(220)는 제1 논리 레벨(예를 들어, 논리 로우 레벨)을 가지는 모드 선택 신호(MS)를 발생할 수 있고, 이에 따라 표시 장치(10)는 상기 제1 동작 모드로 동작할 수 있다. 상기 제1 영상이 상기 미리 정해진 패턴을 포함하는 경우에, 패턴 검출부(220)는 상기 제1 논리 레벨과 다른 제2 논리 레벨(예를 들어, 논리 하이 레벨)을 가지는 모드 선택 신호(MS)를 발생할 수 있고, 이에 따라 표시 장치(10)는 상기 제2 동작 모드로 동작할 수 있다.
제어 신호 발생부(230)는 입력 제어 신호(CONT)에 기초하여 게이트 구동 회로(도 1의 300)의 구동 타이밍을 조절하기 위한 제1 제어 신호(GCONT) 및 데이터 구동 회로(도 1의 400)의 구동 타이밍을 조절하기 위한 제2 제어 신호(DCONT)를 발생할 수 있다.
도 5 및 6은 본 발명의 실시예들에 따른 표시 장치에 포함되는 데이터 구동 회로의 예들을 나타내는 블록도들이다.
도 5를 참조하면, 데이터 구동 회로(401)는 데이터 래치부(410), 디지털-아날로그 컨버터부(430a) 및 출력 버퍼부(450a)를 포함할 수 있다.
데이터 래치부(410)는 래치 제어 신호(LCS)에 기초하여 직렬 형태의 출력 영상 데이터(DAT)를 순차적으로 저장할 수 있고, 데이터 로드 신호(TP)에 기초하여 출력 영상 데이터(DAT)를 병렬 형태로 실질적으로 동시에 출력할 수 있다. 도시하지는 않았지만, 데이터 구동 회로(401)는 상기 수평 개시 신호 및 상기 데이터 클럭 신호에 기초하여 래치 제어 신호(LCS)를 발생하는 쉬프트 레지스터부를 더 포함할 수 있다.
디지털-아날로그 컨버터부(430a)는 모드 선택 신호(MS), 극성 제어 신호(POL) 및 출력 영상 데이터(DAT)에 기초하여 제1 내지 제N 데이터 전압들(V1~VN)을 발생할 수 있다. 도시하지는 않았지만, 디지털-아날로그 컨버터부(430a)는 출력 영상 데이터(DAT)를 보정하기 위한 계조 보정 데이터를 더 수신할 수 있다.
제1 내지 제N 데이터 전압들(V1~VN)은 상기 공통 전압보다 레벨이 높은 정극성의 데이터 전압들 및 상기 공통 전압보다 레벨이 낮은 부극성의 데이터 전압들을 포함할 수 있다. 디지털-아날로그 컨버터부(430a)는 도 2a, 2b, 2c, 2d, 3a 및 3b를 참조하여 상술한 극성 패턴들 중 적어도 하나를 가지는 데이터 전압들(V1~VN)을 발생하도록 구현될 수 있다.
일 실시예에서, 극성 제어 신호(POL)는 N비트의 데이터일 수 있다. 예를 들어, 모드 선택 신호(MS)가 상기 제1 동작 모드를 나타내는 경우에, 극성 제어 신호(POL)는 "1010101010..."과 같이 "10"이 N/2회 반복되는 N비트의 데이터일 수 있으며, 도 2a에 도시된 것처럼 "1"에 대응하는 홀수번째 데이터 전압들이 상기 제1 극성(예를 들어, 정극성)을 가지고 "0"에 대응하는 짝수번째 데이터 전압들이 상기 제2 극성(예를 들어, 부극성)을 가지도록 데이터 전압들(V1~VN)이 발생될 수 있다. 모드 선택 신호(MS)가 상기 제2 동작 모드를 나타내는 경우에, 극성 제어 신호(POL)의 비트들 중 제1 내지 제M 비트들은 유지하고 제(M+1) 내지 제N 비트들은 반전할 수 있으며, 도 2b에 도시된 것처럼 상기 제1 동작 모드와 비교하였을 때 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 극성 패턴이 변경될 수 있다.
일 실시예에서, 극성 제어 신호(POL)는 X(X는 2 이상의 자연수)비트의 극성 데이터가 반복되도록 구현될 수 있으며, 제1 내지 제N 데이터 전압들(V1~VN)은 극성 제어 신호(POL)에 기초하여 X개 단위로 묶어서 발생될 수 있다. 예를 들어, 극성 제어 신호(POL)는 "101010"과 같은 6비트의 극성 데이터에 기초하여 발생될 수 있다. 모드 선택 신호(MS)가 상기 제1 동작 모드를 나타내는 경우에, 상기 극성 데이터가 N/6회 반복되어 제1 내지 제6 데이터 전압들, 제7 내지 제12 데이터 전압들 등이 순차적으로 발생될 수 있으며, 도 2a에 도시된 것처럼 데이터 전압들(V1~VN)이 발생될 수 있다. 모드 선택 신호(MS)가 상기 제2 동작 모드를 나타내는 경우에, 상기 극성 데이터가 M/6회 반복되고 반전 극성 데이터가 (N-M)/6회 반복되어 도 2b에 도시된 것처럼 데이터 전압들(V1~VN)이 발생될 수 있다.
일 실시예에서, 상기 M값은 상기 N값의 절반과 가장 가까울 수 있다. 예를 들어, 상기 N값이 966인 경우에, 상기 M값은 483일 수 있다. 다시 말하면, 데이터 구동 회로(401)가 총 966개의 데이터 라인들과 연결되는 경우에, 제1 내지 제483 데이터 라인들에 인가되는 제1 내지 제483 데이터 전압들이 극성 패턴이 고정되는 제1 그룹을 형성할 수 있고, 제484 내지 제966 데이터 라인들에 인가되는 제484 내지 제966 데이터 전압들이 동작 모드에 따라 극성 패턴이 변경되는 제2 그룹을 형성할 수 있다.
일 실시예에서, 제1 내지 제N 데이터 전압들(V1~VN)이 극성 제어 신호(POL)에 기초하여 X개 단위로 묶어서 발생되는 경우에, 상기 M값은 상기 X의 배수들 중에서 상기 N값의 절반과 가장 가까울 수 있다. 예를 들어, 상기 N값이 966인 경우에, 상기 M값은 480일 수 있다. 다시 말하면, 데이터 구동 회로(401)가 총 966개의 데이터 라인들과 연결되는 경우에, 제1 내지 제480 데이터 라인들에 인가되는 제1 내지 제480 데이터 전압들이 극성 패턴이 고정되는 제1 그룹을 형성할 수 있고, 제481 내지 제966 데이터 라인들에 인가되는 제481 내지 제966 데이터 전압들이 동작 모드에 따라 극성 패턴이 변경되는 제2 그룹을 형성할 수 있다.
출력 버퍼부(450a)는 제1 내지 제N 데이터 전압들(V1~VN)을 출력할 수 있다. 데이터 전압들(V1~VN)은 데이터 라인들(DL1~DLN)을 통해 표시 패널(도 1의 100)에 제공될 수 있으며, 표시 패널(도 1의 100)을 구동하는데 이용될 수 있다.
도 6을 참조하면, 데이터 구동 회로(403)는 데이터 래치부(410), 디지털-아날로그 컨버터부(430b) 및 출력 버퍼부(450b)를 포함할 수 있다. 도 6의 데이터 래치부(410)는 도 5의 데이터 래치부(410)와 실질적으로 동일할 수 있다.
디지털-아날로그 컨버터부(430b)는 출력 영상 데이터(DAT)에 기초하여 제1 내지 제N 전압 값들(IV1~IVN)을 발생할 수 있다. 제1 내지 제N 전압 값들(IV1~IVN) 각각은 제1 내지 제N 데이터 전압들(V1~VN) 각각에 상응할 수 있다. 예를 들어, 제1 전압 값(IV1)은 상기 공통 전압과 제1 데이터 전압(V1)의 차이를 나타낼 수 있다.
출력 버퍼부(450b)는 모드 선택 신호(MS), 극성 제어 신호(POL) 및 제1 내지 제N 전압 값들(IV1~IVN)에 기초하여 제1 내지 제N 데이터 전압들(V1~VN)을 출력할 수 있다.
제1 내지 제N 데이터 전압들(V1~VN)은 상기 공통 전압보다 레벨이 높은 정극성의 데이터 전압들 및 상기 공통 전압보다 레벨이 낮은 부극성의 데이터 전압들을 포함할 수 있다. 출력 버퍼부(450b)는 도 2a, 2b, 2c, 2d, 3a 및 3b를 참조하여 상술한 극성 패턴들 중 적어도 하나를 가지는 데이터 전압들(V1~VN)을 발생하도록 구현될 수 있다.
도 7은 도 6의 데이터 구동 회로에 포함되는 출력 버퍼부의 일 예를 나타내는 블록도이다.
도 7을 참조하면, 출력 버퍼부(450b)는 제1 내지 제N 데이터 전압들(V1~VN)을 각각 발생하는 제1 내지 제N 버퍼부들(452a~452n)을 포함할 수 있다.
제1 버퍼부(452a)는 제1 버퍼(454a), 제2 버퍼(456a) 및 제1 스위치(458a)를 포함할 수 있다. 제1 버퍼(454a)는 제1 전압 값(IV1)에 기초하여 상기 제1 극성(예를 들어, 정극성)의 제1 내부 데이터 전압(VP1)을 발생할 수 있다. 제2 버퍼(456a)는 제1 전압 값(IV1)에 기초하여 상기 제2 극성(예를 들어, 부극성)의 제2 내부 데이터 전압(VN1)을 발생할 수 있다. 제1 스위치(458a)는 모드 선택 신호(MS) 및 극성 제어 신호(POL)에 기초하여 제1 및 제2 내부 데이터 전압들(VP1, VN1) 중 하나를 제1 데이터 전압(V1)으로 출력할 수 있다.
제1 내지 제N 버퍼부들(452a~452n) 중 제1 버퍼부(452a)를 제외한 나머지 버퍼부들 각각은 제1 버퍼부(452a)와 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 제N 버퍼부(452n)는 제(2N-1) 버퍼(454n), 제2N 버퍼(456n) 및 제N 스위치(458n)를 포함할 수 있다. 제(2N-1) 버퍼(454n)는 제N 전압 값(IVN)에 기초하여 상기 제1 극성의 제(2N-1) 내부 데이터 전압(VPN)을 발생할 수 있다. 제2N 버퍼(456n)는 제N 전압 값(IVN)에 기초하여 상기 제2 극성의 제2N 내부 데이터 전압(VNN)을 발생할 수 있다. 제N 스위치(458n)는 모드 선택 신호(MS) 및 극성 제어 신호(POL)에 기초하여 제(2N-1) 및 제2N 내부 데이터 전압들(VPN, VNN) 중 하나를 제N 데이터 전압(VN)으로 출력할 수 있다.
도 5를 참조하여 상술한 것처럼, 실시예에 따라서, 극성 제어 신호(POL)는 N비트의 데이터일 수도 있고 X비트의 극성 데이터가 반복되도록 구현될 수도 있다. 또한, 실시예에 따라서, 상기 M값은 상기 N값의 절반과 가장 가까울 수도 있고 상기 X의 배수들 중에서 상기 N값의 절반과 가장 가까울 수도 있다.
도 8은 본 발명의 실시예들에 따른 표시 장치에 포함되는 표시 패널을 나타내는 도면이다.
도 8을 참조하면, 표시 패널(100)은 복수의 픽셀들(P1, P2, P3, P4, P5, P6, P7, P8, P9, P10, P11, P12)을 포함할 수 있다.
복수의 픽셀들(P1~P12) 각각은 하나의 게이트 라인 및 하나의 데이터 라인과 연결될 수 있다. 이 때, 복수의 픽셀들(P1~P12) 중 인접한 두 개의 픽셀들이 동일한 데이터 라인과 연결될 수 있으며, 표시 패널(100)은 하나의 데이터 라인과 연결되는 픽셀들이 상기 하나의 데이터 라인을 기준으로 양측 모두에(예를 들어, 좌측 및 우측 모두에) 배치되는 엇갈림 구조를 가질 수 있다.
구체적으로, 픽셀(P1)은 데이터 라인(DL2) 및 게이트 라인(GL1)과 연결될 수 있다. 픽셀(P1)과 인접하는 픽셀(P2)은 데이터 라인(DL2) 및 게이트 라인(GL2)과 연결될 수 있다. 픽셀(P2)과 인접하는 픽셀(P3)은 데이터 라인(DL3) 및 게이트 라인(GL2)과 연결될 수 있다. 픽셀(P3)과 인접하는 픽셀(P4)은 데이터 라인(DL3) 및 게이트 라인(GL1)과 연결될 수 있다. 픽셀(P4)과 인접하는 픽셀(P5)은 데이터 라인(DL4) 및 게이트 라인(GL2)과 연결될 수 있다. 픽셀(P5)과 인접하는 픽셀(P6)은 데이터 라인(DL4) 및 게이트 라인(GL1)과 연결될 수 있다.
픽셀(P1)과 인접하는 픽셀(P7)은 데이터 라인(DL1) 및 게이트 라인(GL3)과 연결될 수 있다. 픽셀(P7)과 인접하는 픽셀(P8)은 데이터 라인(DL1) 및 게이트 라인(GL4)과 연결될 수 있다. 픽셀(P8)과 인접하는 픽셀(P9)은 데이터 라인(DL2) 및 게이트 라인(GL4)과 연결될 수 있다. 픽셀(P9)과 인접하는 픽셀(P10)은 데이터 라인(DL2) 및 게이트 라인(GL3)과 연결될 수 있다. 픽셀(P10)과 인접하는 픽셀(P11)은 데이터 라인(DL3) 및 게이트 라인(GL4)과 연결될 수 있다. 픽셀(P11)과 인접하는 픽셀(P12)은 데이터 라인(DL3) 및 게이트 라인(GL3)과 연결될 수 있다.
일 실시예에서, 복수의 픽셀들(P1~P12)은 적색 광을 출력하는 적색 픽셀, 녹색 광을 출력하는 녹색 픽셀 및 청색 광을 출력하는 청색 픽셀을 포함할 수 있다. 예를 들어, 픽셀들(P1, P4, P7, P10)은 상기 적색 픽셀일 수 있고, 픽셀들(P2, P5, P8, P11)은 상기 녹색 픽셀일 수 있으며, 픽셀들(P3, P6, P9, P12)은 상기 청색 픽셀일 수 있다.
일 실시예에서, 복수의 픽셀들(P1~P12)은 적색 광을 출력하는 적색 픽셀, 녹색 광을 출력하는 녹색 픽셀, 청색 광을 출력하는 청색 픽셀 및 백색 광을 출력하는 백색 픽셀을 포함할 수 있다. 예를 들어, 픽셀들(P1, P5, P9)은 상기 적색 픽셀일 수 있고, 픽셀들(P2, P6, P10)은 상기 녹색 픽셀일 수 있고, 픽셀들(P3, P7, P11)은 상기 청색 픽셀일 수 있으며, 픽셀들(P4, P8, P12)은 상기 백색 픽셀일 수 있다.
도 9는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 1 및 9를 참조하면, 본 발명의 실시예들에 따른 표시 장치(10)의 구동 방법에서, 타이밍 제어 회로(200)는 입력 영상 데이터(IDAT)에 기초하여 모드 선택 신호(MS) 및 출력 영상 데이터(DAT)를 발생한다(단계 S100). 모드 선택 신호(MS)는 상기 제1 동작 모드 및 상기 제2 동작 모드 중에서 하나를 나타낸다. 데이터 구동 회로(400)는 모드 선택 신호(MS) 및 출력 영상 데이터(DAT)에 기초하여 제1 내지 제M 데이터 전압들(V1~VM) 및 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)을 발생하고(단계 S200), 제1 내지 제N 데이터 전압들(V1~VN)을 표시 패널(100)과 연결되는 제1 내지 제N 데이터 라인들(DL1~DLN)에 인가한다(단계 S300).
상기 제1 동작 모드의 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴 및 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 각각 상기 제1 극성 패턴이 반복되도록 구현된다. 예를 들어, 상기 제1 극성 패턴은 도 2a에 도시된 것처럼 "+, -"의 극성 패턴일 수도 있고, 도 3a에 도시된 것처럼 "+, +, -, -"의 극성 패턴일 수도 있다.
상기 제2 동작 모드의 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고, 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현된다. 예를 들어, 상기 제2 극성 패턴은 도 2b에 도시된 것처럼 "-, +"의 극성 패턴일 수도 있고, 도 3b에 도시된 것처럼 "-, -, +, +"의 극성 패턴일 수도 있다.
도 5 내지 7을 참조하여 상술한 것처럼, 상기 M값은 상기 N값의 절반과 가장 가까울 수도 있고, 극성 제어 신호(POL) 내의 상기 극성 데이터의 비트 수를 나타내는 상기 X의 배수들 중에서 상기 N값의 절반과 가장 가까울 수도 있다.
도 10은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 10을 참조하면, 표시 장치(10a)는 표시 패널(100), 타이밍 제어 회로(200a), 게이트 구동 회로(300) 및 제1 내지 제3 데이터 구동 회로들(400a, 400b, 400c)을 포함한다.
복수의(예를 들어, 홀수 개의) 데이터 구동 회로들(400a, 400b, 400c)을 포함하고 이에 따라 타이밍 제어 회로(200a)의 동작이 일부 변경되는 것을 제외하면, 도 10의 표시 장치(10a)는 도 1의 표시 장치(10)와 실질적으로 동일할 수 있다.
표시 패널(100)은 제1 내지 제3 출력 영상 데이터들(DAT1, DAT2, DAT3)에 기초하여 구동하며, 제1 내지 제3 영역들(A1, A2, A3)로 구분될 수 있다.
타이밍 제어 회로(200a)는 입력 영상 데이터(IDAT)에 기초하여 제1 내지 제3 영역들(A1, A2, A3)에 상응하는 제1 내지 제3 출력 영상 데이터들(DAT1, DAT2, DAT3) 및 모드 선택 신호(MS)를 발생한다. 타이밍 제어 회로(200a)는 입력 제어 신호(ICONT)에 기초하여 게이트 구동 회로(300)의 동작을 제어하기 위한 제1 제어 신호(GCONT)를 발생한다. 타이밍 제어 회로(200a)는 입력 제어 신호(ICONT)에 기초하여 제1 내지 제3 데이터 구동 회로들(400a, 400b, 400c)의 동작을 제어하기 위한 제2 내지 제4 제어 신호들(DCONT1, DCONT2, DCONT3)을 발생한다.
게이트 구동 회로(300)는 제1 제어 신호(GCONT)를 기초로 게이트 신호들을 발생하여 게이트 라인들(GL)에 인가한다.
데이터 구동 회로들(400a, 400b, 400c)은 출력 영상 데이터들(DAT1, DAT2, DAT3), 모드 선택 신호(MS) 및 제어 신호들(DCONT1, DCONT2, DCONT3)을 기초로 데이터 전압들을 발생하여 데이터 라인들(DL)에 인가한다. 데이터 구동 회로들(400a, 400b, 400c) 각각은 도 1의 데이터 구동 회로(400)와 유사할 수 있으며, 도 5 내지 7을 참조하여 상술한 구조를 가질 수 있다.
도 11a 및 11b는 본 발명의 실시예들에 따른 표시 장치의 동작을 설명하기 위한 도면들이다.
도 11a는 상기 제1 동작 모드에서 상기 데이터 전압들의 극성 패턴의 예를 나타내는 도면이다. 도 11b는 상기 제2 동작 모드에서 상기 데이터 전압들의 극성 패턴의 예를 나타내는 도면이다.
도 10, 11a 및 11b를 참조하면, 제1 데이터 구동 회로(400a)는 모드 선택 신호(MS) 및 제1 출력 영상 데이터(DAT1)를 기초로 제1 내지 제M 데이터 전압들(V1~VM) 및 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)을 발생하여 표시 패널(100)과 연결되는 제1 내지 제N 데이터 라인들(DL1~DLN)에 인가한다.
이와 유사하게, 제2 데이터 구동 회로(400b)는 모드 선택 신호(MS) 및 제2 출력 영상 데이터(DAT2)를 기초로 제(N+1) 내지 제K(K는 N보다 큰 자연수) 데이터 전압들(V(N+1)~VK) 및 제(K+1) 내지 제L(L은 K보다 큰 자연수) 데이터 전압들(V(K+1)~VL)을 발생하여 표시 패널(100)과 연결되는 제(N+1) 내지 제L 데이터 라인들(DL(N+1)~DLL)에 인가할 수 있다. 제3 데이터 구동 회로(400c)는 모드 선택 신호(MS) 및 제3 출력 영상 데이터(DAT3)를 기초로 제(L+1) 내지 제I(I는 L보다 큰 자연수) 데이터 전압들(V(L+1)~VI) 및 제(I+1) 내지 제J(J는 I보다 큰 자연수) 데이터 전압들(V(I+1)~VJ)을 발생하여 표시 패널(100)과 연결되는 제(L+1) 내지 제J 데이터 라인들(DL(L+1)~DLJ)에 인가할 수 있다.
표시 장치(10)는 모드 선택 신호(MS)에 기초하여 상기 제1 동작 모드로 동작할 수 있다. 상기 제1 동작 모드의 제1 수평 구간에서, 도 11a에 도시된 것처럼, 제1 내지 제M 데이터 전압들(V1~VM)의 극성 패턴, 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 극성 패턴, 제(N+1) 내지 제K 데이터 전압들(V(N+1)~VK)의 극성 패턴, 제(K+1) 내지 제L 데이터 전압들(V(K+1)~VL)의 극성 패턴, 제(L+1) 내지 제I 데이터 전압들(V(L+1)~VI)의 극성 패턴 및 제(I+1) 내지 제J 데이터 전압들(V(I+1)~VJ)의 극성 패턴은 각각 제1 극성 패턴이 반복되도록 구현될 수 있다. 예를 들어, 상기 제1 극성 패턴은 제1 극성(예를 들어, 정극성)으로 시작해서 제2 극성(예를 들어, 부극성)으로 끝날 수 있으며, "+, -"의 극성 패턴일 수도 있고 "+, +, -, -"의 극성 패턴일 수도 있다.
표시 장치(10)가 모드 선택 신호(MS)에 기초하여 상기 제2 동작 모드로 동작하는 경우에, 상기 제2 동작 모드의 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴, 제(K+1) 내지 제L 데이터 전압들(V(K+1)~VL)의 상기 극성 패턴 및 제(L+1) 내지 제I 데이터 전압들(V(L+1)~VI)의 상기 극성 패턴은 각각 상기 제1 극성 패턴이 반복되도록 구현될 수 있고, 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴, 제(N+1) 내지 제K 데이터 전압들(V(N+1)~VK)의 상기 극성 패턴 및 제(I+1) 내지 제J 데이터 전압들(V(I+1)~VJ)의 상기 극성 패턴은 제2 극성 패턴이 반복되도록 구현될 수 있다. 예를 들어, 상기 제2 극성 패턴은 상기 제2 극성으로 시작해서 상기 제1 극성으로 끝날 수 있으며, "-, +"의 극성 패턴일 수도 있고 "-, -, +, +"의 극성 패턴일 수도 있다.
상술한 것처럼, 상기 제1 동작 모드에서는 데이터 전압들(V1~VJ)의 극성이 전체적으로 동일한 규칙을 따를 수 있다. 상기 제2 동작 모드에서는 데이터 전압들(V1~VJ)의 극성이 데이터 라인들(DL1~DLJ)의 위치 및 데이터 구동 회로들(400a, 400b, 400c)의 위치에 따라 서로 다른 규칙을 따를 수 있다. 예를 들어, 상기 제2 동작 모드에서는 하나의 데이터 구동 회로(400a)에서 발생되는 데이터 전압들(V1~VN)을 두 개의 그룹들(V1~VM 및 V(M+1)~VN)로 분류하고 각 그룹의 극성 패턴을 서로 다르게 제어할 수 있다. 또한, 상기 제2 동작 모드에서는 제1 및 제3 데이터 구동 회로(400a, 400c)에서 발생되는 데이터 전압들(V1~VN 및 V(L+1)~VJ)의 극성 패턴들과 제2 데이터 구동 회로(400b)에서 발생되는 데이터 전압들(V(N+1)~VL)의 극성 패턴이 서로 다를 수 있다.
실시예에 따라서, 데이터 전압들(V1~VJ)의 극성은 적어도 하나의 수평 라인 단위로 반전될 수도 있고 적어도 하나의 프레임 단위로 반전될 수 있다.
본 발명의 실시예들에 따른 표시 장치(10a)는, 표시 영상에서 미리 정해진 패턴이 검출된 상기 제2 동작 모드에서, 하나의 데이터 구동 회로 내부적으로 데이터 전압들의 극성 패턴을 변경하여, 데이터 전압들(V1~VJ)의 극성이 데이터 라인들(DL1~DLJ)의 위치에 따라 서로 다른 규칙을 따르도록 제어할 수 있다. 또한, 데이터 구동 회로들이 데이터 전압들의 극성 패턴을 서로 다르게 변경하여, 데이터 전압들(V1~VJ)의 극성이 데이터 구동 회로들(400a, 400b, 400c)의 위치에 따라 서로 다른 규칙을 따르도록 제어할 수 있다. 따라서, 크로스토크가 감소되어 표시 품질의 열화를 방지할 수 있다.
도 12는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 10 및 12를 참조하면, 본 발명의 실시예들에 따른 표시 장치(10a)의 구동 방법에서, 타이밍 제어 회로(200a)는 입력 영상 데이터(IDAT)에 기초하여 모드 선택 신호(MS) 및 출력 영상 데이터들(DAT1, DAT2, DAT3)을 발생한다(단계 S100). 데이터 구동 회로들(400a, 400b, 400c)은 모드 선택 신호(MS) 및 출력 영상 데이터들(DAT1, DAT2, DAT3)에 기초하여 제1 내지 제M 데이터 전압들(V1~VM), 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN), 제(N+1) 내지 제K 데이터 전압들(V(N+1)~VK), 제(K+1) 내지 제L 데이터 전압들(V(K+1)~VL), 제(L+1) 내지 제I 데이터 전압들(V(L+1)~VI) 및 제(I+1) 내지 제J 데이터 전압들(V(I+1)~VJ)을 발생한다(단계 S210, S230, S250). 데이터 구동 회로들(400a, 400b, 400c)은 제1 내지 제N 데이터 전압들(V1~VN), 제(N+1) 내지 제L 데이터 전압들(V(N+1)~VL) 및 제(L+1) 내지 제J 데이터 전압들(V(L+1)~VJ)을 제1 내지 제N 데이터 라인들(DL1~DLN), 제(N+1) 내지 제L 데이터 라인들(DL(N+1)~DLL) 및 제(L+1) 내지 제J 데이터 라인들(DL(L+1)~DLJ)에 인가한다(단계 S310, S330, S350).
상기 제1 동작 모드의 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴, 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴, 제(N+1) 내지 제K 데이터 전압들(V(N+1)~VK)의 상기 극성 패턴, 제(K+1) 내지 제L 데이터 전압들(V(K+1)~VL)의 상기 극성 패턴, 제(L+1) 내지 제I 데이터 전압들(V(L+1)~VI)의 상기 극성 패턴 및 제(I+1) 내지 제J 데이터 전압들(V(I+1)~VJ)의 상기 극성 패턴은 각각 상기 제1 극성 패턴이 반복되도록 구현된다.
상기 제2 동작 모드의 제1 수평 구간에서, 제1 내지 제M 데이터 전압들(V1~VM)의 상기 극성 패턴, 제(K+1) 내지 제L 데이터 전압들(V(K+1)~VL)의 상기 극성 패턴 및 제(L+1) 내지 제I 데이터 전압들(V(L+1)~VI)의 상기 극성 패턴은 각각 상기 제1 극성 패턴이 반복되도록 구현되고, 제(M+1) 내지 제N 데이터 전압들(V(M+1)~VN)의 상기 극성 패턴, 제(N+1) 내지 제K 데이터 전압들(V(N+1)~VK)의 상기 극성 패턴 및 제(I+1) 내지 제J 데이터 전압들(V(I+1)~VJ)의 상기 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현된다.
도 12의 단계 S210, S230 및 S250은 실질적으로 동시에 수행될 수 있으며, 도 12의 단계 S310, S330 및 S350은 실질적으로 동시에 수행될 수 있다. 또한, 도 12의 단계 S210, S230 및 S250은 각각 도 9의 단계 S200과 유사할 수 있고, 도 12의 단계 S310, S330 및 S350은 도 9의 단계 S300과 유사할 수 있다.
이상, 특정 개수의 데이터 라인들 및 데이터 구동 회로들을 포함하고 및 특정 구조의 표시 패널을 포함하는 표시 장치에 기초하여 본 발명의 실시예들에 따른 표시 장치 및 그 구동 방법을 설명하였으나, 본 발명의 실시예들은 임의의 개수의 데이터 라인들 및 데이터 구동 회로들을 포함하고 임의의 구조의 표시 패널을 포함하는 표시 장치에 대해서 적용될 수 있다.
본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP(Portable Multimedia Player), 디지털 카메라(Digital Camera), 캠코더(Camcoder), PC(Personal Computer), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop Computer), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

  1. 입력 영상 데이터에 기초하여, 제1 동작 모드 및 제2 동작 모드 중에서 하나를 나타내는 모드 선택 신호 및 출력 영상 데이터를 발생하는 타이밍 제어 회로;
    상기 모드 선택 신호 및 상기 출력 영상 데이터를 기초로 제1 내지 제M(M은 자연수) 데이터 전압들 및 제(M+1) 내지 제N(N은 M보다 큰 자연수) 데이터 전압들을 발생하여 제1 내지 제N 데이터 라인들에 인가하는 제1 데이터 구동 회로; 및
    상기 제1 내지 제N 데이터 라인들과 연결되는 표시 패널을 포함하고,
    상기 제1 동작 모드의 제1 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 극성 패턴 및 상기 제(M+1) 내지 제N 데이터 전압들의 극성 패턴은 각각 제1 극성 패턴이 반복되도록 구현되며,
    상기 제2 동작 모드의 제1 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고 상기 제(M+1) 내지 제N 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴과 다른 제2 극성 패턴이 반복되도록 구현되는 표시 장치.
  2. 제 1 항에 있어서,
    상기 제1 극성 패턴은 적어도 하나의 제1 극성과 적어도 하나의 제2 극성이 순서대로 배열되는 패턴을 나타내며,
    상기 제2 극성 패턴은 상기 제1 극성 패턴과 대칭적으로 배열되는 패턴을 나타내는 것을 특징으로 하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 제1 극성은 공통 전압에 대해 정극성을 나타내고, 상기 제2 극성은 상기 공통 전압에 대해 부극성을 나타내는 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서,
    상기 제1 동작 모드의 상기 제1 수평 구간 이후의 제2 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 상기 극성 패턴 및 상기 제(M+1) 내지 제N 데이터 전압들의 상기 극성 패턴은 각각 상기 제2 극성 패턴이 반복되도록 구현되며,
    상기 제2 동작 모드의 상기 제1 수평 구간 이후의 제2 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 상기 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현되고 상기 제(M+1) 내지 제N 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되는 것을 특징으로 하는 표시 장치.
  5. 제 1 항에 있어서, 상기 제1 데이터 구동 회로는,
    상기 모드 선택 신호, 극성 제어 신호 및 상기 출력 영상 데이터에 기초하여 상기 제1 내지 제N 데이터 전압들을 발생하는 디지털-아날로그 컨버터부; 및
    상기 제1 내지 제N 데이터 전압들을 출력하는 출력 버퍼부를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 M값은 상기 N값의 절반과 가장 가까운 것을 특징으로 하는 표시 장치.
  7. 제 5 항에 있어서,
    상기 제1 내지 제N 데이터 전압들은 상기 극성 제어 신호에 기초하여 X(X는 2 이상의 자연수)개 단위로 묶어서 발생되며,
    상기 M값은 상기 X의 배수들 중에서 상기 N값의 절반과 가장 가까운 것을 특징으로 하는 표시 장치.
  8. 제 1 항에 있어서, 상기 제1 데이터 구동 회로는,
    상기 출력 영상 데이터에 기초하여 제1 내지 제N 전압 값들을 발생하는 디지털-아날로그 컨버터부; 및
    상기 모드 선택 신호, 극성 제어 신호 및 상기 제1 내지 제N 전압 값들에 기초하여 상기 제1 내지 제N 데이터 전압들을 출력하는 출력 버퍼부를 포함하는 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 출력 버퍼부는 제1 내지 제N 버퍼부들을 포함하고, 상기 제1 버퍼부는,
    상기 제1 전압 값에 기초하여 제1 극성의 제1 내부 데이터 전압을 발생하는 제1 버퍼;
    상기 제1 전압 값에 기초하여 제2 극성의 제2 내부 데이터 전압을 발생하는 제2 버퍼; 및
    상기 모드 선택 신호 및 상기 극성 제어 신호에 기초하여 상기 제1 및 제2 내부 데이터 전압들 중 하나를 상기 제1 데이터 전압으로 출력하는 제1 스위치를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 모드 선택 신호 및 상기 출력 영상 데이터를 기초로 제(N+1) 내지 제K(K는 N보다 큰 자연수) 데이터 전압들 및 제(K+1) 내지 제L(L은 K보다 큰 자연수) 데이터 전압들을 발생하여 제(N+1) 내지 제L 데이터 라인들에 인가하는 제2 데이터 구동 회로; 및
    상기 모드 선택 신호 및 상기 출력 영상 데이터를 기초로 제(L+1) 내지 제I(I는 L보다 큰 자연수) 데이터 전압들 및 제(I+1) 내지 제J(J는 I보다 큰 자연수) 데이터 전압들을 발생하여 제(L+1) 내지 제J 데이터 라인들에 인가하는 제3 데이터 구동 회로를 더 포함하고,
    상기 표시 패널은 상기 제(N+1) 내지 제L 데이터 라인들 및 상기 제(L+1) 내지 제J 데이터 라인들과 연결되는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 제2 동작 모드의 상기 제1 수평 구간에서, 상기 제(N+1) 내지 제K 데이터 전압들의 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현되고 상기 제(K+1) 내지 제L 데이터 전압들의 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 제2 동작 모드의 상기 제1 수평 구간에서, 상기 제(L+1) 내지 제I 데이터 전압들의 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고 상기 제(I+1) 내지 제J 데이터 전압들의 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현되는 것을 특징으로 하는 표시 장치.
  13. 제 1 항에 있어서, 상기 표시 패널은,
    상기 제1 데이터 라인 및 제1 게이트 라인과 연결되는 제1 픽셀; 및
    상기 제1 픽셀과 인접하고, 상기 제1 데이터 라인 및 상기 제1 게이트 라인과 인접하는 제2 게이트 라인과 연결되는 제2 픽셀을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제 1 항에 있어서, 상기 모드 선택 신호는,
    상기 입력 영상 데이터에 기초하여 표시되는 제1 영상이 미리 정해진 패턴을 포함하는 경우에 상기 제2 동작 모드를 나타내고, 상기 제1 영상이 상기 미리 정해진 패턴을 포함하지 않는 경우에 상기 제1 동작 모드를 나타내는 것을 특징으로 하는 표시 장치.
  15. 입력 영상 데이터에 기초하여, 제1 동작 모드 및 제2 동작 모드 중에서 하나를 나타내는 모드 선택 신호 및 출력 영상 데이터를 발생하는 단계;
    상기 모드 선택 신호 및 상기 출력 영상 데이터에 기초하여 제1 내지 제M(M은 자연수) 데이터 전압들 및 제(M+1) 내지 제N(N은 M보다 큰 자연수) 데이터 전압들을 발생하는 단계; 및
    상기 제1 내지 제N 데이터 전압들을 표시 패널과 연결되는 제1 내지 제N 데이터 라인들에 인가하는 단계를 포함하고,
    상기 제1 동작 모드의 제1 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 극성 패턴 및 상기 제(M+1) 내지 제N 데이터 전압들의 극성 패턴은 각각 제1 극성 패턴이 반복되도록 구현되며,
    상기 제2 동작 모드의 제1 수평 구간에서, 상기 제1 내지 제M 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고 상기 제(M+1) 내지 제N 데이터 전압들의 상기 극성 패턴은 상기 제1 극성 패턴과 다른 제2 극성 패턴이 반복되도록 구현되는 표시 장치의 구동 방법.
  16. 제 15 항에 있어서,
    상기 제1 극성 패턴은 적어도 하나의 제1 극성과 적어도 하나의 제2 극성이 순서대로 배열되는 패턴을 나타내며,
    상기 제2 극성 패턴은 상기 제1 극성 패턴과 대칭적으로 배열되는 패턴을 나타내는 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제 15 항에 있어서,
    상기 M값은 상기 N값의 절반과 가장 가까운 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제 15 항에 있어서,
    상기 제1 내지 제N 데이터 전압들은 X(X는 2 이상의 자연수)개 단위로 묶어서 발생되며,
    상기 M값은 상기 X의 배수들 중에서 상기 N값의 절반과 가장 가까운 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제 15 항에 있어서,
    상기 모드 선택 신호 및 상기 출력 영상 데이터에 기초하여 제(N+1) 내지 제K(K는 N보다 큰 자연수) 데이터 전압들 및 제(K+1) 내지 제L(L은 K보다 큰 자연수) 데이터 전압들을 발생하는 단계;
    상기 모드 선택 신호 및 상기 출력 영상 데이터를 기초로 제(L+1) 내지 제I(I는 L보다 큰 자연수) 데이터 전압들 및 제(I+1) 내지 제J(J는 I보다 큰 자연수) 데이터 전압들을 발생하는 단계;
    상기 제(N+1) 내지 제L 데이터 전압들을 상기 표시 패널과 연결되는 제(N+1) 내지 제L 데이터 라인들에 인가하는 단계; 및
    상기 제(L+1) 내지 제J 데이터 전압들을 상기 표시 패널과 연결되는 제(L+1) 내지 제J 데이터 라인들에 인가하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제 19 항에 있어서,
    상기 제2 동작 모드의 상기 제1 수평 구간에서, 상기 제(N+1) 내지 제K 데이터 전압들의 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현되고 상기 제(K+1) 내지 제L 데이터 전압들의 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되며, 상기 제(L+1) 내지 제I 데이터 전압들의 극성 패턴은 상기 제1 극성 패턴이 반복되도록 구현되고 상기 제(I+1) 내지 제J 데이터 전압들의 극성 패턴은 상기 제2 극성 패턴이 반복되도록 구현되는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020160025942A 2016-03-03 2016-03-03 표시 장치 및 그 구동 방법 KR102523421B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160025942A KR102523421B1 (ko) 2016-03-03 2016-03-03 표시 장치 및 그 구동 방법
US15/403,646 US10192509B2 (en) 2016-03-03 2017-01-11 Display apparatus and a method of operating the same
CN201710119116.0A CN107154241B (zh) 2016-03-03 2017-03-02 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160025942A KR102523421B1 (ko) 2016-03-03 2016-03-03 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20170104055A true KR20170104055A (ko) 2017-09-14
KR102523421B1 KR102523421B1 (ko) 2023-04-20

Family

ID=59722811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025942A KR102523421B1 (ko) 2016-03-03 2016-03-03 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US10192509B2 (ko)
KR (1) KR102523421B1 (ko)
CN (1) CN107154241B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109596B (zh) * 2017-12-18 2019-12-17 惠科股份有限公司 显示面板的驱动方法及驱动装置
US10777155B1 (en) * 2019-07-16 2020-09-15 Himax Technologies Limited Method for controlling polarity of each subpixels of display panel by using pattern detection manner
CN112309342B (zh) * 2019-07-30 2023-09-26 拉碧斯半导体株式会社 显示装置、数据驱动器以及显示控制器
JP7463895B2 (ja) * 2020-07-29 2024-04-09 セイコーエプソン株式会社 集積回路装置、電子機器及び移動体
JP2023103680A (ja) * 2022-01-14 2023-07-27 ラピステクノロジー株式会社 表示装置及びデータドライバ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011209461A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 液晶表示装置
KR20150077181A (ko) * 2013-12-27 2015-07-07 엘지디스플레이 주식회사 액정표시장치
WO2015114683A1 (ja) * 2014-01-30 2015-08-06 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304502B1 (ko) * 1998-03-27 2001-11-30 김영환 액정표시장치 소스구동회로
KR100653751B1 (ko) * 1998-10-27 2006-12-05 샤프 가부시키가이샤 표시 패널의 구동 방법, 표시 패널의 구동 회로 및 액정 표시 장치
US6469684B1 (en) * 1999-09-13 2002-10-22 Hewlett-Packard Company Cole sequence inversion circuitry for active matrix device
KR100895303B1 (ko) * 2002-07-05 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100859666B1 (ko) * 2002-07-22 2008-09-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
KR100531417B1 (ko) * 2004-03-11 2005-11-28 엘지.필립스 엘시디 주식회사 액정패널의 구동장치 및 그 구동방법
JP4678755B2 (ja) * 2004-08-06 2011-04-27 ルネサスエレクトロニクス株式会社 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
KR20070036409A (ko) * 2005-09-29 2007-04-03 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
JP4947620B2 (ja) * 2006-02-17 2012-06-06 ルネサスエレクトロニクス株式会社 表示装置、データドライバ、及び表示パネル駆動方法
JP4779875B2 (ja) * 2006-08-24 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
JP4401378B2 (ja) * 2006-11-02 2010-01-20 Ｎｅｃエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置
US8031153B2 (en) * 2006-11-30 2011-10-04 Lg Display Co., Ltd. Liquid crystal display and driving method thereof
US8111229B2 (en) * 2007-01-15 2012-02-07 Lg Display Co., Ltd. Liquid crystal display and driving method thereof
US8427415B2 (en) * 2007-02-23 2013-04-23 Seiko Epson Corporation Source driver, electro-optical device, projection-type display device, and electronic instrument
JP5271604B2 (ja) * 2008-05-30 2013-08-21 ラピスセミコンダクタ株式会社 表示パネルのソースドライバ及びその駆動制御方法
KR101322002B1 (ko) * 2008-11-27 2013-10-25 엘지디스플레이 주식회사 액정표시장치
CN102460554B (zh) * 2009-06-17 2014-11-12 夏普株式会社 显示驱动电路、显示装置及显示驱动方法
KR20110006770A (ko) 2009-07-15 2011-01-21 삼성전자주식회사 표시 장치
TWI417853B (zh) * 2009-07-28 2013-12-01 Chunghwa Picture Tubes Ltd 薄膜電晶體液晶顯示器驅動裝置及方法
JPWO2011058749A1 (ja) * 2009-11-12 2013-03-28 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US20110164076A1 (en) * 2010-01-06 2011-07-07 Sang Tae Lee Cost-effective display methods and apparatuses
CN102479478B (zh) * 2010-11-24 2014-10-29 群创光电股份有限公司 具有闪烁样式的装置及其操作方法
KR101843360B1 (ko) * 2010-12-24 2018-03-30 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 표시 장치 및 표시 장치의 동작 방법
KR20120075166A (ko) * 2010-12-28 2012-07-06 삼성모바일디스플레이주식회사 액정표시장치 및 그의 구동 방법
TWI433098B (zh) * 2011-01-31 2014-04-01 Au Optronics Corp 液晶顯示面板之驅動單元及其驅動方法
CN104321691B (zh) * 2012-05-23 2016-10-26 夏普株式会社 液晶驱动方法和液晶显示装置
US8970573B2 (en) * 2012-06-27 2015-03-03 Synaptics Incorporated Voltage interpolating circuit
TWI467538B (zh) * 2012-07-05 2015-01-01 Novatek Microelectronics Corp 驅動電壓產生器及其數位類比轉換器
TWI494908B (zh) * 2012-11-14 2015-08-01 Novatek Microelectronics Corp 液晶顯示器及其源極驅動器與控制方法
TWM458575U (zh) * 2013-01-17 2013-08-01 Chunghwa Picture Tubes Ltd 顯示裝置及其顯示面板
US20140354606A1 (en) * 2013-05-28 2014-12-04 Himax Technologies Limited Display Device for Displaying Images
CN104376809B (zh) * 2013-08-14 2017-06-06 联咏科技股份有限公司 源极驱动器与降低其中峰值电流的方法
JP6293167B2 (ja) * 2013-11-15 2018-03-14 シャープ株式会社 液晶表示装置およびその駆動方法
KR102113621B1 (ko) 2013-12-23 2020-05-21 엘지디스플레이 주식회사 액정 표시 장치
KR20150102803A (ko) * 2014-02-28 2015-09-08 삼성디스플레이 주식회사 표시 장치
KR102171389B1 (ko) * 2014-04-21 2020-10-30 삼성디스플레이 주식회사 영상 표시 시스템
KR20160035674A (ko) * 2014-09-23 2016-04-01 삼성디스플레이 주식회사 표시 장치
CN104715729B (zh) * 2015-02-04 2017-02-22 深圳市华星光电技术有限公司 源极驱动电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011209461A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 液晶表示装置
KR20150077181A (ko) * 2013-12-27 2015-07-07 엘지디스플레이 주식회사 액정표시장치
WO2015114683A1 (ja) * 2014-01-30 2015-08-06 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR102523421B1 (ko) 2023-04-20
CN107154241B (zh) 2021-08-20
CN107154241A (zh) 2017-09-12
US10192509B2 (en) 2019-01-29
US20170256228A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
US8102343B2 (en) Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus
EP3038094A1 (en) Source driver, display device with the same and driving method thereof
KR102523421B1 (ko) 표시 장치 및 그 구동 방법
KR101197055B1 (ko) 표시 장치의 구동 장치
KR102225280B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US20110234560A1 (en) Display Device and Driving Method Thereof
US8542177B2 (en) Data driving apparatus and display device comprising the same
US11030967B2 (en) Display device and method of driving the same
US20080111828A1 (en) Display device and driving apparatus thereof
US20120120044A1 (en) Liquid crystal display device and method for driving the same
US10127869B2 (en) Timing controller, display apparatus including the same and method of driving the display apparatus
US10002581B2 (en) Liquid crystal display and a driving method thereof
KR20080022719A (ko) 액정표시장치 및 그의 구동 방법
KR20100062087A (ko) 액정 표시 장치 및 그 구동 방법
JP2010122650A (ja) 表示装置及びその駆動方法
US10909938B2 (en) Display device and method of driving the same
US20080030444A1 (en) Gamma voltage generator, source driver, and display device utilizing the same
JP2007156474A (ja) 液晶表示装置及びその画像信号補正方法
KR102342743B1 (ko) 표시 장치 및 이의 구동 방법
US10847110B2 (en) Display device and method of driving the same
KR20080087539A (ko) 데이터 구동장치, 이를 갖는 표시장치 및 데이터구동장치의 구동방법
KR102364446B1 (ko) 표시 장치 및 그 구동 방법
US20170092207A1 (en) Timing controller, display apparatus having the same and method of driving the display apparatus
KR20110035421A (ko) 액정 표시장치의 구동장치와 그 구동방법
US20160189596A1 (en) Timing controller and display apparatus including the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right