KR20170081124A - 표시 장치용 어레이 기판 - Google Patents
표시 장치용 어레이 기판 Download PDFInfo
- Publication number
- KR20170081124A KR20170081124A KR1020160138444A KR20160138444A KR20170081124A KR 20170081124 A KR20170081124 A KR 20170081124A KR 1020160138444 A KR1020160138444 A KR 1020160138444A KR 20160138444 A KR20160138444 A KR 20160138444A KR 20170081124 A KR20170081124 A KR 20170081124A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light
- buffer layer
- disposed
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 239000010410 layer Substances 0.000 claims description 325
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 abstract description 20
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000005530 etching Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H01L27/3258—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H01L51/0098—
-
- H01L51/5253—
-
- H01L51/5281—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/671—Organic radiation-sensitive molecular electronic devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H01L2227/32—
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Electromagnetism (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 박막 트랜지스터의 활성층에 광이 유입되는 것을 최소화하여 열화 현상에 의한 소자의 수명 단축과 문턱 전압의 NBTiS 현상을 최소화할 수 있는 표시 장치용 어레이 기판을 제공하기 위한 것이다.
이를 위해 본 발명은 다수의 발광 영역과 소자 영역을 갖는 기판과, 버퍼층 단절 영역을 사이에 두고 기판의 소자 영역 상에 각각 배치된 버퍼층을 포함한다.
이렇게 단절된 섬 구조를 갖는 버퍼층의 구조로 인해 활성층 하부에 배치된 버퍼층으로의 광 입사가 최소화되고, 이에 따라 활성층으로의 광 유입도 최소화할 수 있다.
이를 위해 본 발명은 다수의 발광 영역과 소자 영역을 갖는 기판과, 버퍼층 단절 영역을 사이에 두고 기판의 소자 영역 상에 각각 배치된 버퍼층을 포함한다.
이렇게 단절된 섬 구조를 갖는 버퍼층의 구조로 인해 활성층 하부에 배치된 버퍼층으로의 광 입사가 최소화되고, 이에 따라 활성층으로의 광 유입도 최소화할 수 있다.
Description
본 발명은 표시 장치에 사용되는 박막 트랜지스터를 적용한 어레이 기판의 구조에 대한 것이다.
현대 사회가 점점 정보화 사회로 발전해 나감에 따라 다양한 디스플레이 장치에 대한 요구도 증대되고 있다. 최근에는 액정 표시 장치(Liquid Crystal Display, LCD), 플라즈마 표시 장치(Plasma Display Panel, PDP), 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode, OLED) 등이 많이 사용되고 있다.
일반적으로 표시 장치의 각 화소를 독립적으로 구동시키기 위한 스위칭 소자로 박막 트랜지스터(Thin film transistor, TFT)가 사용된다. 구체적으로 박막 트랜지스터는 활성층(반도체층)을 구성하는 물질을 기준으로 해서, 비정질 실리콘 박막 트랜지스터, 다결정 실리콘 박막 트랜지스터, 산화물 반도체 박막 트랜지스터로 구분된다.
비정질 실리콘 박막 트랜지스터(a-Si TFT)는 짧은 시간 내에 비정질 실리콘 증착이 가능하기 때문에 공정 시간이 짧고 생산 비용이 싸다는 장점이 있다. 하지만, 활성층 내에서 캐리어의 이동도(mobility)가 낮아 전류 구동 능력이 떨어지고 문턱 전압의 변화가 일어난다는 단점이 있다.
다결정 실리콘 박막 트랜지스터(poly-Si TFT)는 비정질 실리콘 증착 후 결정화 공정이 추가되기 때문에 공정 수 증가로 인해 생산 비용이 증가한다. 또한 대면적 응용이 어렵고, 다결정 특성에 의해 소자 균일도가 확보되기 어려운 단점이 있다.
이에 반해 산화물 반도체 박막 트랜지스터(Oxide Semiconductor TFT)는 낮은 온도에서 공정이 가능하고 활성층 내에서 캐리어의 높은 이동도를 얻을 수 있다.
또한 산소의 함량에 따라 산화물의 저항의 변화가 커서 원하는 물성을 얻기 용이하고 산화물의 특성상 투명하여 투명 디스플레이를 구현하는데도 용이하기 때문에 최근 박막 트랜지스터에 많이 적용되고 있다.
도 1은 종래의 산화물 반도체 박막 트랜지스터 기판이 적용된 어레이 기판에 대해 도시한 단면도이다.
활성층(17)에 광이 입사되는 경우 문턱 전압(Vth)의 변화가 발생할 수 있고, 특히 활성층(17)이 산화물 반도체로 이루어지는 경우 문턱 전압(Vth)의 변화가 심해진다. 이에 따라 일반적으로는 활성층(17)의 하면에는 활성층(17)과 대응되도록 차광막(13)을 배치해주어 외부광의 입사를 막아주도록 해주고 있다.
하지만 이 차광막(13)의 경우 외부광의 입사를 막아주는 효과가 있지만 표시 장치의 내부광, 즉 광원에서 발광하는 광을 차단해주는 역할을 효과적으로 해주지는 못하고 있다.
구체적으로는 도 1의 경우 유기 발광 다이오드 표시 장치에 있어서 배면 발광(Bottom Emmision) 방식을 예로 들고 있다. 유기 재료층(37)을 포함하는 유기 발광 소자는 표시 장치의 하면 방향으로 발광(50)하는데, 이 때 발광된 광 중에서 일부 광(51)은 기판을 완전히 통과하여 외부로 나가지 못하고 버퍼층(15)안에 갇히게 된다.
이 때 버퍼층(15)안에 갇힌 광은 전반사되면서 버퍼층(15)상에 배치된 활성층(17)의 하면에 도달하고, 이렇게 도달된 광(53)은 활성층(17)의 내부로 유입되게 된다.
이렇게 박막 트랜지스터의 활성층(17)에 내부광이 유입되는 경우에는 활성층(17)에 열화(degradation)가 발생하여 활성층(17)의 수명을 단축시키며, 이는 결국 소자 전체의 수명 단축과 고장의 원인이 된다.
특히, 이와 같은 열화는 박막 트랜지스터의 문턱 전압(Vth)을 변화시켜, 네가티브 쉬프트(Negative Shift, NBTiS) 발생의 원인도 되는 바, 상기와 같은 문제점들에 대한 해결책이 요구되고 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 박막 트랜지스터의 활성층에 광이 유입되는 것을 최소화하여 소자의 열화 현상에 의한 수명 단축과 고장 문제를 최소화하는 표시 장치용 어레이 기판을 제공하고자 한다.
본 발명은 또한 박막 트랜지스터의 활성층에 광이 유입되어 발생하는 문턱 전압(Vth)의 네가티브 쉬프트(Negative Shift, NBTiS) 현상을 최소화할 수 있는 표시 장치용 어레이 기판을 제공하고자 한다.
본 발명은 상기의 목적을 달성하기 위하여 다음과 같은 일 실시예의 표시 장치용 어레이 기판을 제공한다.
다수의 발광 영역과 소자 영역을 갖는 기판과, 버퍼층 단절 영역을 사이에 두고 기판의 소자 영역 상에 각각 배치된 버퍼층을 포함한다. 버퍼층 상에는 활성층이 배치되고, 버퍼층 및 활성층을 포함하여 기판을 덮도록 중간 절연층이 추가로 배치된다.
이 때 단절된 섬 구조를 갖는 버퍼층의 구조로 인해 활성층 하부에 배치된 버퍼층으로의 광 입사가 최소화되고, 이에 따라 활성층으로의 광 입사도 최소화될 수 있어 활성층에서의 열화 및 네가티브 쉬프트를 최소화할 수 있다.
또한 본 발명은 상기의 목적을 달성하기 위하여 다음과 같은 다른 실시예의 표시 장치용 어레이 기판을 제공한다.
다수의 발광 영역과 소자 영역을 갖는 기판과, 버퍼층 단절 영역을 사이에 두고 기판의 소자 영역 상에 각각 배치된 버퍼층을 포함한다. 버퍼층 상에는 활성층이 배치되고, 중간 절연층 단절 영역을 사이에 두고 소자 영역에서, 버퍼층 및 활성층을 포함하여 기판을 덮도록 중간 절연층을 배치한다. 아울러, 중간 절연층을 포함하여 기판을 덮도록 보호층이 추가로 배치된다.
이 때 단절된 섬 구조를 갖는 버퍼층과 중간 절연층의 이중 단절 구조로 인해 활성층 하부에 배치된 버퍼층으로의 광 입사가 최소화되고, 이에 따라 활성층으로의 광 입사도 최소화될 수 있어 활성층에서의 열화 및 네가티브 쉬프트를 최소화할 수 있다.
본 발명에 따른 표시 장치용 어레이 기판은 박막 트랜지스터의 활성층에 내부광이 유입되는 것을 최소화하여 활성층의 열화 현상을 최소화하는 효과가 있다.
또한 본 발명에 따른 표시 장치용 어레이 기판은 박막 트랜지스터의 활성층에 내부광이 유입되는 것을 최소화하여 활성층의 수명 단축으로 인한 박막트랜지스터 소자의 고장을 최소화하는 효과가 있다.
또한 본 발명에 따른 표시 장치용 어레이 기판은 활성층에서 발생하는 문턱전압의 네가티브 쉬프트(Negative Shift, NBTiS) 현상을 최소화할 수 있도록 개선할 수 있는 효과가 있다.
또한 본 발명에 따른 표시 장치용 어레이 기판은 추가적인 마스크 공정 없이도 박막 트랜지스터의 활성층에 내부광의 유입이 최소화되는 구조를 만들 수 있어 생산 비용의 상승이 최소화되는 효과가 있다.
도 1은 종래의 산화물 반도체 박막 트랜지스터 기판이 적용된 어레이 기판에 대해 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치용 어레이 기판에 대한 단면도를 도시한 것이다.
도 3은 본 발명의 다른 일 실시예에 따른 표시 장치용 어레이 기판에 대한 단면도를 도시한 것이다.
도 4 내지 도 6은 종래의 버퍼층이 단절되지 않고 기판의 전면에 배치된 비교예에 대한 시뮬레이션 결과값들을 나타낸 것이다.
도 7 내지 도 9는 본 발명에 따른 버퍼층이 단절되어 섬 구조를 갖는 실시예에 대한 시뮬레이션 결과값들을 나타낸 것이다.
도 10과 도 11은 동일한 NBTiS 조건하에서 비교예와 실시예에 따른 문턱 전압(Vth)의 변화를 나타낸 그래프이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치용 어레이 기판에 대한 단면도를 도시한 것이다.
도 3은 본 발명의 다른 일 실시예에 따른 표시 장치용 어레이 기판에 대한 단면도를 도시한 것이다.
도 4 내지 도 6은 종래의 버퍼층이 단절되지 않고 기판의 전면에 배치된 비교예에 대한 시뮬레이션 결과값들을 나타낸 것이다.
도 7 내지 도 9는 본 발명에 따른 버퍼층이 단절되어 섬 구조를 갖는 실시예에 대한 시뮬레이션 결과값들을 나타낸 것이다.
도 10과 도 11은 동일한 NBTiS 조건하에서 비교예와 실시예에 따른 문턱 전압(Vth)의 변화를 나타낸 그래프이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다.
이하에서 기재의 "상부 (또는 하부)" 또는 기재의 "상 (또는 하)"에 임의의 구성이 구비 또는 배치된다는 것은, 임의의 구성이 상기 기재의 상면 (또는 하면)에 접하여 구비 또는 배치되는 것을 의미할 뿐만 아니라, 상기 기재와 기재 상에 (또는 하에) 구비 또는 배치된 임의의 구성 사이에 다른 구성을 포함하지 않는 것으로 한정하는 것은 아니다.
본 발명에 따른 표시장치용 어레이 기판은 상부 게이트(Top gate) 방식, 하부 게이트(Bottom gate) 방식 등 다양한 게이트 방식에 적용이 가능하다. 또한 액정 표시 장치, 유기 발광 다이오드 표시 장치 등과 같은 평판 디스플레이 장치에 사용되는 구동 소자, 스위칭 소자, 기타 회로 구성을 위한 소자 등 다양한 전자 소자에 적용될 수 있다.
이하에서는 배면 발광(Bottom Emission) 방식의 유기 발광 다이오드 표시 장치를 하나의 실시예로 해서 설명하지만, 본 발명이 이에 한정되는 것은 아니다.
아울러 유기 발광 다이오드 디스플레이 패널은 일반적으로 다수의 유기 발광 다이오드(OLED), 유기 발광 다이오드(OLED)를 발광시키는 픽셀 회로들 등이 형성된 어레이 기판과 유기 발광 다이오드를 봉지하는 봉지 기판을 포함한다. 본 발명은 이 중에서도 어레이 기판과 관련된 것으로 이하에서는 어레이 기판에 대해서 자세히 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치용 어레이 기판에 대한 단면도를 도시한 것이다.
본 발명의 일 실시예에 따른 표시 장치용 어레이 기판은 다수의 발광 영역과 소자 영역을 갖는 기판과 버퍼층 단절 영역을 사이에 두고 상기 기판의 소자 영역 상에 각각 배치된 버퍼층을 포함한다.
이 때 버퍼층 상에는 활성층이 배치되고, 활성층 상에 게이트 절연층과 게이트 전극을 차례대로 적층한다. 아울러 버퍼층과 기판 사이에는 차광층을 더 포함한다. 이 때 상기 차광층, 버퍼층, 활성층, 게이트 절연층 및 게이트 전극을 포함하여 기판을 덮도록 중간 절연층이 배치된다.
이하에서는 각 구성요소별로 자세히 설명하도록 한다.
어레이 기판(100)은 다수의 발광 영역(EA) 및 소자 영역(DA)을 갖는 기판(111)을 포함한다. 여기서 발광 영역(EA) 및 소자 영역(DA)이 기판(111)에만 존재하는 것을 의미하는 것은 아니며, 어레이 기판(100) 전면에서 정의되는 발광 영역(EA) 및 소자 영역(DA)에 대응하는 영역이 기판(111)에도 존재한다는 것을 의미한다.
발광 영역(EA)은 후술할 유기 발광 다이오드(OLED)가 배치된 영역, 즉 제1 전극층(133), 유기 재료층(137), 제2 전극층(139)이 적층되는 영역으로 유기 재료층(137)이 발광되는 영역을 의미한다.
소자 영역(DA)은 발광 영역(EA) 이외의 영역, 즉 유기 발광 다이오드(OLED)가 배치되지 않은 영역을 의미하는 것으로, 구동 트랜지스터, 캐패시터, 회로 배선 등 다양한 전자 소자들이 배치되어 있는 영역이다.
발광 영역(EA)에서 발광된 광은 소자 영역(DA)을 통과할 수도 있는 것으로 발광 영역(EA)과 소자 영역(DA)은 광의 통과 유무로 구분되는 것은 아니다.
아울러 발광 영역(EA)과 소자 영역(DA)은 하나의 서브화소에 대응되도록 형성되며, 어레이 기판(100) 상에서 매트릭스 형태로 배열되어 있다.
기판(111)은 유리, 실리콘, 플라스틱 등의 다양한 물질로 이루어질 수 있으며, 배면 발광 방식을 따른 본 발명에서는 투명한 재질인 유리 기판을 사용하는 것이 바람직하다.
상기 기판(111)의 소자 영역(DA) 상에는 차광층(113)이 배치된다. 차광층(113)은 활성층(117)에 광이 입사되는 것을 차단해주는 역할을 해준다.
구체적으로는 기판(111)의 하면에서 입사되는 외부광을 차단해주는 것으로, 활성층(117)이 직접 외부광에 노출되는 면이 최소화되도록 차광층(113)은 활성층(117)과 동일하거나 넓은 면적으로 형성되는 것이 바람직하다.
차광층(113)은 광을 차단할 수 있는 재질이면 충분하며 불투명 금속 또는 전기전도도가 우수한 금속 이외의 재료로 이루어지는 것이 바람직하다.
차광층(113) 상에는 버퍼층(115)이 배치된다.
버퍼층(115)들은 복수의 소자 영역(DA)상에 배치가 되는데, 구체적으로는 버퍼층 단절 영역(BNA)을 사이에 두고 소자 영역(DA) 상에 배치 된다.
즉, 버퍼층이 배치된 영역(BA)과 버퍼층 단절 영역(BNA)은 교대로 구분되도록 나뉘어져 있어 각각의 버퍼층(115)들은 서로 간에 연결되어 있지 않고 이격되어 있다.
이렇듯 버퍼층(115)이 발광 영역(EA)이 아닌 소자 영역(DA)에 배치되고, 기판(111) 전면(全面)에 배치되는 것이 아니라 다수의 버퍼층(115)들이 서로간에 단절된 상태로 배치되기 때문에 발광 영역(EA)에서 발광된 광이 버퍼층(115)으로 직접 입사되는 것을 최소화시킬 수 있다.
종래에는 발광 영역(EA)에도 버퍼층(115)이 배치되어 있어 발광 영역(EA)에서 발광된 광이 버퍼층(115)으로 입사되고, 입사된 광이 버퍼층(115) 안에서 전반사를 통해 결국 활성층(117)까지 입사되는 경우가 다수 발생하였다. 또한 버퍼층(115)이 하나의 층으로 연결되어 있어 발광 영역(EA)에서 버퍼층(115)으로 입사된 광은 계속적인 전반사가 이루어지기 더욱 쉬운 구조로 되어 있었다.
하지만, 본 발명에 따른 실시예에서는 버퍼층(115)이 발광 영역(EA) 이외의 영역인 소자 영역(DA)에서 버퍼층(115)이 단절된 형태, 즉 섬(island) 구조로 배치되어 있어 발광 영역(EA)에서 버퍼층(115)으로 직접 입사되는 광을 최소화할 수 있다.
버퍼층(115)은 표시 장치 내부로 외부의 수분이나 습기가 침투하는 것을 방지하는 역할을 수행하는 것으로, 실리콘 산화물 또는 실리콘 질화물로 이루어지는 것이 바람직하다.
버퍼층(115)과 차광층(113)의 패턴을 비교하면, 차광층(113)은 버퍼층(115)과 동일하거나 버퍼층(115)보다 넓은 면적을 갖도록 패터닝되는 것이 바람직하다.
먼저 버퍼층(115)과 차광층(113)이 동일한 패턴(면적)을 갖도록 하기 위해서는 버퍼층(115)과 차광층(113)을 동시 식각을 통해서 형성하는 것이 바람직하다.
버퍼층(115)과 차광층(113)을 동시 식각하여 패턴을 형성하는 경우에는 별도의 마스크 공정이 추가될 필요가 없이 가능한 바 생산 공정에 대한 추가 비용이 소요되지 않는 장점이 있다.
이를 위해 버퍼층(115)과 차광층(113)은 최대한 유사한 식각률을 갖는 재질로 구성되는 것이 바람직하다. 아울러, 여기서 동일한 면적 또는 동일한 패턴이라는 의미는 물리적으로 완전히 동일한 것만을 의미하는 것이 아니라, 식각 과정에서 생길 수 있는 각 층들의 테이퍼(Taper)진 측면의 오차 범위나 전체 면적에서의 미세한 오차 범위도 포함하는 것을 의미한다.
또한 차광층(113)이 버퍼층(115)보다 넓은 면적을 갖도록 하는 경우에는 버퍼층(115)의 식각률이 차광층(113)의 식각률보다 빠른 물질을 사용하는 것이 바람직하다.
상기와 같이 차광층(113)이 버퍼층(115)과 동일하거나 버퍼층(115)보다 넓은 면적을 갖는 경우에는 버퍼층(115)이 외부로 노출되는 면을 최소화할 수 있어 버퍼층(115)에 광이 입사되는 면을 최소화 할 수 있다. 이렇게 버퍼층(115)에 광이 입사되는 면을 최소화하는 경우 활성층(117)에 입사되는 광도 최소화할 수 있다.
버퍼층(115) 상에는 활성층(117)이 배치된다.
활성층(117)은 소스 전극(미도시)과 드레인 전극(미도시) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로, 본 발명에서 활성층(117)은 산화물 반도체를 포함한다.
활성층(117)과 버퍼층(115)의 패턴을 비교하면, 버퍼층(115)은 활성층(117)과 동일하거나 활성층(117)보다 넓은 면적을 갖도록 패터닝되는 것이 바람직하다.
먼저 활성층(117)과 버퍼층(115)이 동일한 패턴(면적)을 갖도록 하기 위해서는 활성층(117)과 버퍼층(115)을 동시 식각을 통해서 형성하는 것이 바람직하다. 활성층(117)과 버퍼층(115)을 동시 식각하여 패턴을 형성하는 경우에는 별도의 마스크 공정이 추가될 필요가 없이 가능한 바 생산 공정에 대한 추가 비용이 소요되지 않는 장점이 있다.
이를 위해 활성층(117)과 버퍼층(115)은 최대한 유사한 식각률을 갖는 재질로 구성되는 것이 바람직하다. 단, 여기서 동일한 패턴이라는 의미는 물리적으로 완전히 동일한 것만을 의미하는 것이 아니라, 식각 과정에서 생길 수 있는 각 층들의 테이퍼(Taper)진 측면의 오차범위나 전체 면적에서의 미세한 오차범위도 포함하는 것을 의미한다.
또한 버퍼층(115)이 활성층(117)보다 넓은 면적을 갖도록 하는 경우에는 활성층(117)의 식각률이 버퍼층(115)의 식각률보다 빠른 물질을 사용하는 것이 바람직하다.
상기와 같이 버퍼층(115)이 활성층(117)과 동일하거나 활성층(117)보다 넓은 면적을 갖는 경우에는 활성층(117)이 외부로 노출되는 면을 최소화할 수 있어 활성층(117)에 입사되는 광을 최소화할 수 있다.
활성층(117) 상의 일부 영역에는 게이트 절연층(119)과 게이트 전극층(121)이 차례로 적층되고, 활성층(117)의 일부 영역은 배선 전극(125, S/D 전극)과 연결된다. 이 때 활성층(117), 게이트 절연층(119), 게이트 전극층(121) 및 배선 전극(125, S/D 전극)은 박막 트랜지스터(Tr)를 구성한다.
구체적으로는 활성층(117) 상에 게이트 절연층(119)이 배치되고, 게이트 절연층(119) 상에는 게이트 전극층(121)이 배치된다.
게이트 절연층(119)은 활성층(117) 상에 배치되어 활성층(117)보다는 좁은 면적으로 형성된다. 게이트 절연층(119) 또한 버퍼층(115)과 동일하게 소자 영역(DA)에 배치되어 다른 소자 영역(DA)에 있는 게이트 절연층(119)과 단절된 상태로 형성된다. 이렇게 게이트 절연층(119)도 단절된 상태로 섬 구조를 갖고 있어 게이트 절연층(119)을 통해 입사될 수 있는 광을 최소화하여 하부의 활성층(117)에 광이 입사되는 것을 최소화 할 수 있다.
이렇듯 활성층(117) 하부에는 버퍼층(115)이, 상부에는 게이트 절연층(119)이 섬 구조를 이루는 형태로 배치되어 있어 광이 상기 층들에 입사될 가능성을 최소화로 만들어서 활성층(117)의 열화를 최소화해 줄 수 있다.
게이트 절연층(119)은 실리콘(Si) 계열의 산화막, 질화막 또는 이를 포함하는 화합물, Al2O3를 포함하는 금속 산화막 등 다양한 재료로 이루어질 수 있다.
앞서 설명한 차광층(113), 버퍼층(115), 활성층(117), 게이트 절연층(119) 및 게이트 전극(121)을 포함하여 기판(111)을 덮도록 중간 절연층(123)이 배치된다. 전극 배선(125)은 중간 절연층(123)상에 배치되고, 중간 절연층(123)을 관통하여 활성층(117)과 직접 연결된다.
구체적으로는 중간 절연층(123)은 차광층(113), 버퍼층(115), 활성층(117), 게이트 절연층(119) 및 게이트 전극(121)의 외부로 노출된 면과 접하여 모든 층을 덮도록 배치된다. 단, 앞서 설명한 바와 같이 전극 배선(125)이 활성층(117)과 연결되기 위한 관통홀은 제외된다.
이 때, 중간 절연층(123)과 버퍼층(115)은 서로 다른 재질로 이루어지는 것이 바람직하며, 중간 절연층(123)과 게이트 절연층(119) 또한 서로 다른 재질로 이루어지는 것이 바람직하다.
이에 대하여 구체적으로 설명하면 다음과 같다. 도 2에서 보는 바와 같이 중간 절연층(123)은 기판(111)을 덮도록 배치되기 때문에 일부 부분은 발광 영역(EA)에 배치되게 된다. 이 때 발광 영역(EA)에서 발광된 일부 광(161)은 중간 절연층(123)으로 입사되어 전반사를 통해 중간 절연층(123) 안에서 계속 진행되게 된다.
이 때 중간 절연층(123) 안에 갇힌 광은 결국 중간 절연층(123)과 접한 버퍼층(115), 게이트 절연층(119) 등에 닿을 수도 있는데, 이 경우에 서로의 층들은 서로 단절된 층을 형성하고 있기 때문에 광이 대부분은 해당 층들을 통과하지 못하고, 다시 반사 되게 된다.
즉, 중간 절연층(123)과 버퍼층(115), 게이트 절연층(119)은 서로 다른 계면을 가지고 있어 광을 거의 투과시키지 않는다. 이에 따라 버퍼층(115), 게이트 절연층(119)을 통해서 활성층(117)으로 입사되는 광을 최소화할 수 있어 활성층(117)의 열화를 최소화할 수 있다.
또한 중간 절연층(123)과 버퍼층(115), 게이트 절연층(119)이 서로 다른 재질로 이루어지는 경우 매질이 서로 다른 물질의 경계 면에서 광의 투과가 잘 일어나지 않고 반사가 일어나는 현상을 통해 활성층(117)으로의 광의 입사를 최소화할 수 있다.
즉, 중간 절연층(123)과 버퍼층(115), 게이트 절연층(119)은 서로 간에 단절된 계면을 만들고 있는 상태에서, 재질도 다르게 형성하는 경우 더욱 더 계면에서의 광의 반사율을 높여 활성층(117)으로의 광의 입사를 최소화하는데 효과적이다.
이외의 추가적인 층들에 대해서는 간략히 설명하도록 한다. 중간 절연층(123) 상에는 보호층(127)이 배치되며, 보호층(127)에서 발광 영역(EA)에 대응되도록 컬러필터(129r, 129g, 129b)가 배치된다.
보호층(127)과 컬러필터(129r, 129g, 129b)를 덮도록 오버코트층(131)이 배치되며, 오버코트층(131) 상에는 배선 전극(125)과 직접 연결되도록 보호층(127)과 오버코트층(131)을 관통하는 제1 전극층(133)이 배치된다. 제1 전극층(133)에서 소자 영역(DA) 상에는 뱅크층(135)이 배치되며, 발광 영역(EA) 상에는 유기 재료층(137)이 각각 배치된다.
뱅크층(135)과 유기 재료층(137) 상에는 어레이 기판(100) 전면에 걸쳐 하나의 전극으로 연결되는 제2 전극층(139)이 배치된다. 이 때 제1 전극층(133), 유기 재료층(137) 및 제2 전극층(139)는 발광하는 유기 발광 다이오드(OLED)를 구성한다.
도 3은 본 발명의 다른 일 실시예에 따른 표시 장치용 어레이 기판에 대한 단면도를 도시한 것이다.
도 3에 따른 실시예에 대한 설명 중 도 2에 따른 실시예와 동일한 부분에 대해서는 추가적인 설명을 생략하도록 하며, 차이점을 중심으로 해서 설명하도록 한다.
도 3의 일 실시예에 따른 표시 장치용 어레이 기판은 다수의 발광 영역과 소자 영역을 갖는 기판과 버퍼층 단절 영역을 사이에 두고 상기 기판의 소자 영역 상에 각각 배치된 버퍼층을 포함한다. 버퍼층 상에는 활성층이 배치된다. 이 때 중간 절연층은 중간 절연층 단절 영역을 사이에 두고 소자 영역에 배치되며, 버퍼층 및 활성층을 포함하여 기판을 덮도록 배치된다. 아울러 보호층은 중간 절연층을 포함하여 기판을 덮도록 배치된다.
도 3에 따른 중간 절연층(123)들은 복수의 소자 영역(DA)상에 배치가 되는데, 구체적으로는 중간 절연층 단절 영역(INA)을 사이에 두고 소자 영역(DA) 상에 배치가 된다. 즉, 중간 절연층이 배치된 영역(IA)과 중간 절연층 단절 영역(INA)은 교대로 구분되도록 나뉘어져 있어 각각의 중간 절연층(123)들은 서로 간에 연결되어 있지 않고 이격되어 있다.
이렇게 중간 절연층(123)이 발광 영역(EA)이 아닌 소자 영역(DA)에 배치되어, 기판(111) 전면에 배치되는 것이 아니라 다수의 중간 절연층(123)들이 서로간에 단절된 상태로 배치되기 때문에 발광 영역(EA)에서 발광된 광이 중간 절연층(123)으로 직접 입사되는 것을 최소화할 수 있다.
도 3에 따른 본 실시예의 경우 활성층(115)의 하부에 배치된 버퍼층(115)과 상부에 배치된 게이트 절연층(119)이 모두 단절된 섬 구조를 가지고 있고, 이를 덮고 있는 중간 절연층(123) 또한 단절된 섬 구조를 가지게 되어 활성층(115)에 입사되는 광이 더욱 최소화가 될 수 있도록 해준다.
더욱이 중간 절연층(123)은 소자 영역(DA)에만 배치되어 있기 때문에 발광 영역(EA)에서 직접 발광되는 광이 중간 절연층(123)에 입사되는 것을 최소화할 수 있다.
보호층(127)은 중간 절연층(123)을 포함하여 기판(111)을 덮도록 배치된다. 이 때 보호층(127)은 일부 영역이 발광 영역(EA)에 배치되어 발광되는 광이 직접 입사될 수 있는데 이 입사된 광(171)은 보호층(127) 내부에서 전반사 되어 일부는 중간 절연층(123)의 계면과 만나게 된다.
이 때 보호층(127)과 중간 절연층(123)은 서로 다른 계면에서의 광의 반사율을 더욱 높이기 위해 서로 다른 재질로 이루어지는 것이 바람직하다.
중간 절연층(123)이 단절되어 있고 보호층(127)과는 다른 매질로 되는 경우, 대부분의 광은 중간 절연층(123)과의 계면에서 반사가 이루어지게 된다. 이 중에서 일부의 광이 중간 절연층(123)으로 입사가 된다고 하더라도, 또 다시 버퍼층(115)과 게이트 절연층(119)의 계면과 만나기 때문에 활성층(117)까지 직접 입사되는 광을 더욱 최소화시킬 수 있다.
도 4 내지 도 6은 종래의 버퍼층이 단절되지 않고 기판의 전면에 배치된 비교예에 대해서, 시뮬레이션 프로그램을 통해 얻은 결과값들을 나타낸 것이다.
구체적으로는 도 4는 종래의 버퍼층이 단절되지 않고 기판의 전면에 버퍼층이 배치된 비교예에 대한 광의 세기 분포를 보여주는 시뮬레이션 프로그램에 대한 결과이다. 광원은 OLED 광원을 사용하였으며, 활성층이 배치된 A 영역의 광의 세기(Intensity)를 측정하였다.
도 5는 도 4에서 활성층이 배치된 A 영역을 확대한 도면이다. 도면에서 보는 바와 같이 버퍼층(215) 상에 배치된 활성층(217)의 광의 밝기가 주위와 비교하였을 때 상대적으로 매우 밝게 측정된 것을 알 수 있다.
특히 버퍼층(215) 또한 밝게 나타나고 있어, 광원으로부터 발광된 광이 버퍼층(215)안에서 반사를 이루고 있음을 알 수 있다.
도 6은 탐지기(210)를 이용하여 활성층(217)으로부터의 거리에 따른 광의 세기를 측정한 것으로 활성층(217)과 가까울수록 광이 더 밝고, 광의 가장 밝은 경우의 세기는 0.000073인 것을 알 수 있다. 참고로 여기서 거리의 단위는 nm이다. 탐지기(201)는 특정 지점의 광량을 측정하기 위한 것으로, 시뮬레이션 프로그램은 탐지기(210)가 지정된 지점의 광량을 측정하게 된다.
도 7 내지 도 9는 본 발명과 같이 버퍼층이 단절되어 섬 구조를 갖는 실시예에 대한 것으로, 시뮬레이션 프로그램을 통해 얻은 결과값들을 나타낸 것이다.
구체적으로 도 7은 버퍼층이 단절되어 섬 구조를 갖는 실시예에 대한 광의 세기 분포를 보여주는 시뮬레이션 프로그램에 대한 결과이다. 광원은 OLED 광원을 사용하였으며 활성층이 배치된 B 영역의 광의 세기(Intensity)를 측정하였다.
도 8은 도 7에서 활성층이 배치된 B 영역을 확대한 도면이다. 도면에서 보는 바와 같이 버퍼층(215) 상에 배치된 활성층(217)의 광의 밝기가 주위와 비교하였을 때 상대적으로 매우 어둡게 측정이 되는 것을 알 수 있다.
특히 버퍼층(215) 또한 매우 어둡게 나타나고 있어, 광원으로부터 발광된 광이 단절된 버퍼층(215)으로는 거의 입사되지 않는 것을 알 수 있다. 이에 따라 버퍼층(215)을 통해서 활성층(217)으로 입사되는 광도 최소화될 수 있음을 직접 확인할 수 있다.
도 9는 탐지기(210)를 이용하여 활성층(217)으로부터의 거리에 따른 광의 세기를 측정한 것으로 활성층(217)과의 거리에 따라 가장 밝은 경우의 세기는 0.000034인 것을 알 수 있다. 즉, 앞서 살펴본 도 6에서 확인했던 광의 세기인 0.000073과 비교했을 때 밝기가 반도 안 되는 수치인 것을 직접 확인할 수 있다.
도 10과 도 11은 동일한 NBTiS 조건하에서 각각 도 4에 따른 비교예와 도 7에 따른 실시예에 대한 문턱 전압(Vth)의 변화를 나타낸 그래프이다.
도 10에 따른 비교예의 경우 문턱 전압(Vth)이 -3.84V로 측정이 되고, 도 11에 따른 실시예의 경우 문턱 전압(Vth)이 0.80V로 측정이 되는 것을 확인할 수 있다.
즉, 비교예의 경우 실시예와 비교하였을 때 0.80V에서 -3.84V로 네가티브 쉬프트(Negative Shift)가 발생한 것을 확인할 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 통상의 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명의 범주 내에 포함되는 것으로 이해될 수 있을 것이다.
EA : 발광 영역
DA : 소자 영역
BNA : 버퍼층 단절 영역 INA : 중간 절연층 단절 영역
10, 100 : 어레이 기판 11, 111 : 기판
13, 113 : 차광막 15, 115 : 버퍼층
17, 117 : 활성층 19, 119 : 게이트 절연층
21, 121 : 게이트 전극 23, 123 : 중간 절연층
25, 125 : 배선 전극 27, 127 : 보호층
29, 129b, 129r, 129g : 컬러 필터 31, 131 : 오버코트층
33, 133 : 제1 전극 35, 135 : 뱅크층
37, 137 : 유기 재료층 39, 139 : 제2 전극
BNA : 버퍼층 단절 영역 INA : 중간 절연층 단절 영역
10, 100 : 어레이 기판 11, 111 : 기판
13, 113 : 차광막 15, 115 : 버퍼층
17, 117 : 활성층 19, 119 : 게이트 절연층
21, 121 : 게이트 전극 23, 123 : 중간 절연층
25, 125 : 배선 전극 27, 127 : 보호층
29, 129b, 129r, 129g : 컬러 필터 31, 131 : 오버코트층
33, 133 : 제1 전극 35, 135 : 뱅크층
37, 137 : 유기 재료층 39, 139 : 제2 전극
Claims (9)
- 다수의 발광 영역과 소자 영역을 갖는 기판;
버퍼층 단절 영역을 사이에 두고 상기 기판의 소자 영역 상에 각각 배치된 버퍼층;
상기 버퍼층 상에 배치된 활성층; 및
상기 버퍼층 및 상기 활성층을 포함하여 상기 기판을 덮도록 배치된 중간 절연층을 포함하는 표시 장치용 어레이 기판.
- 다수의 발광 영역과 소자 영역을 갖는 기판;
버퍼층 단절 영역을 사이에 두고 상기 기판의 소자 영역 상에 각각 배치된 버퍼층;
상기 버퍼층 상에 배치된 활성층;
중간 절연층 단절 영역을 사이에 두고 상기 소자 영역에서, 상기 버퍼층 및 상기 활성층을 포함하여 상기 기판을 덮도록 배치된 중간 절연층; 및
상기 중간 절연층을 포함하여 상기 기판을 덮도록 배치된 보호층을 포함하는 표시 장치용 어레이 기판.
- 제1항 또는 제2항에 있어서,
상기 활성층 상에 배치된 게이트 절연층 및
상기 게이트 절연층 상에 배치된 게이트 전극을 더 포함하고,
상기 중간 절연층은 상기 게이트 절연층 및 상기 게이트 전극을 포함하여 덮는 표시 장치용 어레이 기판.
- 제1항 또는 제2항에 있어서,
상기 버퍼층과 상기 기판 사이에 배치된 차광층을 더 포함하는 표시 장치용 어레이 기판.
- 제4항에 있어서,
상기 차광층은 상기 기판의 소자 영역에 배치되고,
상기 버퍼층과 동일하거나 상기 버퍼층보다 넓은 면적을 갖는 표시 장치용 어레이 기판.
- 제1항 또는 제2항에 있어서,
상기 버퍼층은 상기 활성층과 동일하거나 상기 활성층보다 넓은 면적을 갖는 표시 장치용 어레이 기판.
- 제1항 또는 제2항에 있어서,
상기 활성층은 산화물 반도체를 포함하는 표시 장치용 어레이 기판.
- 제1항 또는 제2항에 있어서,
상기 버퍼층 및 상기 중간 절연층은 서로 다른 재질인 표시 장치용 어레이 기판.
- 제3항에 있어서,
상기 게이트 절연층 및 상기 중간 절연층은 서로 다른 재질인 표시 장치용 어레이 기판.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20150191763 | 2015-12-31 | ||
| KR1020150191763 | 2015-12-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170081124A true KR20170081124A (ko) | 2017-07-11 |
| KR102615884B1 KR102615884B1 (ko) | 2023-12-21 |
Family
ID=59354684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160138444A KR102615884B1 (ko) | 2015-12-31 | 2016-10-24 | 표시 장치용 어레이 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102615884B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060000750A (ko) * | 2004-06-29 | 2006-01-06 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터를 구비한 평판디스플레이 장치 및 상기 박막 트랜지스터의 제조방법 |
| KR20130058511A (ko) * | 2011-11-25 | 2013-06-04 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20140085305A (ko) * | 2012-12-27 | 2014-07-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
-
2016
- 2016-10-24 KR KR1020160138444A patent/KR102615884B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060000750A (ko) * | 2004-06-29 | 2006-01-06 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터를 구비한 평판디스플레이 장치 및 상기 박막 트랜지스터의 제조방법 |
| KR20130058511A (ko) * | 2011-11-25 | 2013-06-04 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20140085305A (ko) * | 2012-12-27 | 2014-07-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102615884B1 (ko) | 2023-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11991918B2 (en) | Flexible display device | |
| US11018211B2 (en) | Array substrate and display pane, having subpixels including corresponding self-luminous units and photosensitive units | |
| CN110047880B (zh) | 显示面板 | |
| KR102205856B1 (ko) | 센서를 포함하는 유기 발광 표시 장치 | |
| KR102356841B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US9293603B2 (en) | Thin film transistor with oxide semiconductor having a portion with increased reflectance | |
| US20160079311A1 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| KR101920770B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| TWI533055B (zh) | 顯示面板 | |
| KR20150075687A (ko) | 어레이 기판 | |
| US9502593B2 (en) | Organic light-emitting diode (OLED) display | |
| CN103299431A (zh) | 半导体装置 | |
| KR20190025789A (ko) | 박막 트랜지스터 및 이를 포함하는 디스플레이 장치 | |
| US20130306873A1 (en) | Radiation detecting panel | |
| US9515118B2 (en) | Radiation detecting panel | |
| US20070164281A1 (en) | Input display | |
| KR101957145B1 (ko) | 유기발광소자표시장치 및 그 제조방법 | |
| US10409126B2 (en) | Thin film transistor unaffected by light and display apparatus having the same | |
| WO2016029542A1 (zh) | 阵列基板及显示装置 | |
| KR20170081124A (ko) | 표시 장치용 어레이 기판 | |
| KR101415226B1 (ko) | 방사선 검출 패널 | |
| KR20240078591A (ko) | 표시 장치 | |
| KR20230115370A (ko) | 표시패널, 및 이를 포함하는 전자장치 | |
| KR102207941B1 (ko) | 어레이기판 | |
| KR20230103068A (ko) | 표시 장치 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |