KR20170080439A - 다단 캐리어 트랩들을 갖는 시냅스를 포함하는 뉴로모픽 소자 - Google Patents

다단 캐리어 트랩들을 갖는 시냅스를 포함하는 뉴로모픽 소자 Download PDF

Info

Publication number
KR20170080439A
KR20170080439A KR1020160134231A KR20160134231A KR20170080439A KR 20170080439 A KR20170080439 A KR 20170080439A KR 1020160134231 A KR1020160134231 A KR 1020160134231A KR 20160134231 A KR20160134231 A KR 20160134231A KR 20170080439 A KR20170080439 A KR 20170080439A
Authority
KR
South Korea
Prior art keywords
layer
carrier traps
synapse
variable resistance
energy levels
Prior art date
Application number
KR1020160134231A
Other languages
English (en)
Other versions
KR102567925B1 (ko
Inventor
이형동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US15/386,965 priority Critical patent/US9773204B2/en
Publication of KR20170080439A publication Critical patent/KR20170080439A/ko
Application granted granted Critical
Publication of KR102567925B1 publication Critical patent/KR102567925B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Abstract

상부 전극, 하부 전극, 및 상기 상부 전극과 상기 하부 전극 사이의 가변 저항 층을 포함하는 시냅스를 포함하는 뉴로모픽 소자가 설명된다. 상기 가변 저항 층은 다단 에너지 레벨들에 분포된 다수 개의 캐리어 트랩들을 포함할 수 있다.

Description

다단 캐리어 트랩들을 갖는 시냅스를 포함하는 뉴로모픽 소자{Neuromorphic Device Including Synapses Having Multi Level Carrier Traps}
본 발명은 뉴로모픽 소자에 관한 것으로서, 특히 다단 캐리어 트랩들을 갖는 시냅스를 포함하는 뉴로모픽 소자에 관한 것이다.
최근 인간의 뇌를 모방한 뉴로모픽 기술이 주목 받고 있다. 뉴로모픽 기술은 다수의 프리-시냅스 뉴런들, 다수의 포스트-시냅스 뉴런들, 및 다수의 시냅스들을 포함한다. 뉴로모픽 기술에 이용되는 뉴로모픽 소자는 학습된 상태에 따라 다양한 레벨, 크기, 또는 시간에 따른 펄스 또는 스파이크를 출력한다. 시냅스들은 학습 상태에 따라 고 저항 상태로부터 저 저항 상태로 점진적으로 변화할 수 있다. 본 발명은 학습 상태에 따라 다양한 저항 레벨들을 갖는 가변 저항 층을 포함하는 시냅스들을 제안한다.
본 발명이 해결하고자 하는 과제는 다단 저항 레벨들을 갖는 가변 저항 층을 포함하는 시냅스들을 포함하는 뉴로모픽 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 다단 에너지 레벨들에 분포된 다수 개의 캐리어 트랩들을 갖는 가변 저항 층을 포함하는 시냅스들을 포함하는 뉴로모픽 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의한 뉴로모픽 소자는 상부 전극, 하부 전극, 및 상기 상부 전극과 상기 하부 전극 사이의 가변 저항 층을 포함하는 시냅스를 포함할 수 있다. 상기 가변 저항 층은 다단 에너지 레벨들에 분포된 다수 개의 캐리어 트랩들을 포함할 수 있다.
상기 시냅스는 상기 상부 전극과 상기 가변 저항 층 사이의 상부 블로킹 층을 더 포함할 수 있다.
상기 상부 블로킹 층은 실질적으로 상기 캐리어 트랩들을 포함하지 않는 반도체 성 물질을 포함할 수 있다.
상기 시냅스는 상기 하부 전극과 상기 가변 저항 층 사이의 하부 블로킹 층을 더 포함할 수 있다.
상기 하부 블로킹 층과 상기 가변 저항 층은 적어도 둘 이상의 동일한 물질을 포함할 수 있다.
상기 시냅스는 상기 상부 전극과 상기 가변 저항 층 사이의 상부 배리어 층을 더 포함할 수 있다.
상기 상부 배리어 층은 티타늄(Ti), 탄탈륨(Ta), 티타늄 질화물 (TiN), 탄탈륨 질화물 (TaN), 텅스텐 질화물(WN), 또는 기타 배리어 물질들 중 적어도 하나 이상을 포함할 수 있다.
상기 시냅스는 상기 하부 전극과 상기 가변 저항 층 사이의 하부 배리어 층을 더 포함할 수 있다.
상기 가변 저항 층은 실리콘(Si), 게르마늄(Ge), 갈륨(Ga), 인듐(In), 아세닉(As), 안티몬(Sb), 하프늄(Hf), 탄탈륨(Ta), 티타늄(Ti), 지르코늄(Zr), 란타늄(La), 바나듐(V), 크롬(Cr), 망간(Mn), 루비듐(Ru), 스트론튬(Sr), 이트륨(Y), 니오븀(Nb), 몰리브덴(Mo), 루데늄(Ru), 이리듐(Ir), 알루미늄(Al), 실리콘-게르마늄(SixGey), 또는 그 산화물들 중 적어도 둘 이상을 포함할 수 있다.
상기 캐리어 트랩들은 적어도 두 물질들의 계면의 전하 트랩들 또는 미결합 본드들, 또는 비정질 물질 내의 미 결합 본드들을 포함할 수 있다.
상기 다수 개의 캐리어 트랩들은 상대적으로 낮은 상기 에너지 레벨들에 분포된 캐리어 트랩들로부터 상대적으로 높은 에너지 레벨들에 분포된 낮은 높은 에너지 트랩들을 포함할 수 있다.
상기 상대적으로 높은 에너지 레벨들에 분포된 캐리어 트랩들의 밀도는 상기 상대적으로 낮은 에너지 레벨들에 분포된 캐리어 트랩들의 밀도보다 높을 수 있다.
상기 캐리어 트랩들은 페르미 레벨과 밸런스 밴드 사이에 분포될 수 있다.
본 발명의 일 실시예에 의한 뉴모모픽 소자는 로우 라인, 컬럼 라인, 및 상기 로우 라인과 상기 컬럼 라인 사이의 시냅스를 포함할 수 있다. 상기 시냅스는 가변 저항 층 및 상기 가변 저항 층과 직접적으로 접촉하는 블로킹 층을 포함할 수 있다. 상기 가변 저항 층은 다단 에너지 레벨들에 분포된 다수 개의 캐리어 트랩들을 가진 반도체성 물질을 포함할 수 있다.
상기 캐리어 트랩들은 상기 가변 저항 층 내의 원자 결합에 기반한 결함들을 포함할 수 있다.
상기 블로킹 층은 상기 가변 저항 층과 적어도 두 개의 동일한 물질들을 포함하는 반도체성 물질을 포함할 수 있다.
상기 시냅스는 상기 블로킹 층과 직접적으로 접촉하는 배리어 층을 더 포함할 수 있다.
상기 로우 라인, 상기 컬럼 라인, 및 상기 배리어 층은 금속 또는 금속 화합물 같은 전도성 물질을 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상에 의하면 뉴로모픽 소자의 시냅스들은 다단 에너지 레벨들에 분포된 다수 개의 캐리어 트랩들을 가지므로, 학습 상태에 따라 다단 저항 레벨들 및 다단 전류 변화를 가질 수 있다.
기타 언급되지 않은 본 발명의 다양한 실시예들에 의한 효과들은 본문 내에서 언급될 것이다.
도 1은 본 발명의 일 실시예에 의한 뉴로모픽 소자를 개념적으로 도시한 블록다이아그램이다.
도 2는 본 발명의 일 실시예에 의한 뉴로모픽 소자를 개념적으로 도시한 3차원 도면이다.
도 3a 내지 3e는 도 2의 I-I'을 따라 얻어진 본 발명의 다양한 실시예에 의한 뉴로모픽 소자의 시냅스들의 개념적인 종단면도들이다.
도 4a 내지 4e는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스의 개념적인 에너지 밴드 다이어그램들이다.
도 5a 내지 5c는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 가변 저항 층의 저항 변화에 따른 전류 변화를 보이는 그래프들이다.
도 6a 및 6b는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스의 개념적인 에너지 밴드 다이아그램과 저항 변화를 보이는 그래프이다.
도 7은 본 발명의 일 실시예에 따른 패턴 인식 시스템을 개념적으로 도시한 블록다이아그램이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 ‘접속된(connected to)’ 또는 ‘커플링된(coupled to)’ 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 ‘직접 접속된(directly connected to)’ 또는 ‘직접 커플링된(directly coupled to)’으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. ‘및/또는’은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 ‘아래(below)’, ‘아래(beneath)’, ‘하부(lower)’, ‘위(above)’, ‘상부(upper)’ 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 ‘아래(below)’ 또는 ‘아래(beneath)’로 기술된 소자는 다른 소자의 ‘위(above)’에 놓여질 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 본 발명의 일 실시예에 의한 뉴로모픽 소자를 개념적으로 도시한 블록다이아그램이다. 도 1을 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자(neuromorphic device)는 다수 개의 프리-시냅틱 뉴런들(10)(pre-synaptic neurons), 다수 개의 포스트-시냅틱 뉴런들(20)(post-synaptic neurons), 및 시냅스들(30)(synapses)을 포함할 수 있다. 시냅스들(30)은 프리-시냅틱 뉴런들(10) 중 하나로부터 수평으로 연장하는 로우 라인들(15)(row lines) 및 포스트-시냅틱 뉴런들(20) 중 하나로 연장하는 컬럼 라인들(25)(column lines)의 교차점들에 배치될 수 있다.
프리-시냅틱 뉴런들(10)은 학습 모드 (learning mode), 리셋 모드(reset mode), 또는 독출 모드 (reading mode) 에서 로우 라인들(15)을 통하여 시냅스들(30)로 전기적 펄스들(pulses)을 전송할 수 있다.
포스트-시냅틱 뉴런들(20)은 학습 모드 또는 리셋 모드에서 컬럼 라인들(25)을 통하여 시냅스들(30)로 전기적 펄스를 수신 및 전송할 수 있고, 및 독출 모드에서 컬럼 라인들(25)을 통하여 시냅스들(30)로부터 전기적 펄스를 수신할 수 있다.
각 시냅스들(30)은 가변 저항 소자(variable resistive device) 같은 2극 소자를 포함할 수 있다. 예를 들어, 프리-시냅틱 뉴런들(10)과 전기적으로 연결된 제1 전극 및 포스트-시냅틱 뉴런들(20)과 전기적으로 연결된 제2 전극을 포함할 수 있다. 시냅스들(30) 멀티 저항 레벨들을 가질 수 있다. 시냅스들(30)은 프리-시냅틱 뉴런들(10) 및/또는 포스트-시냅틱 뉴런들(20)로부터 입력되는 펄스들의 입력 횟수, 시간 차, 및/또는 전압 차 등에 의하여 점진적으로 고저항 상태 또는 저저항 상태로 변화될 수 있다.
도 2는 본 발명의 일 실시예에 의한 뉴로모픽 소자를 개념적으로 도시한 3차원 도면이다. 도 2를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자는 로우 라인들(15), 컬럼 라인들(25), 및 시냅스들(30)을 포함할 수 있다. 로우 라인들(15)은 예를 들어, X-방향으로 평행하게 연장하는 라인 모양을 가질 수 있다. 컬럼 라인들(25)은 예를 들어, X-방향과 직교하는 Y-방향으로 평행하게 연장하는 라인 모양을 가질 수 있다. X-방향과 Y-방향은 수평적으로 수직할 수 있다. 시냅스들(30)은 로우 라인들(15)과 컬럼 라인들(25)의 사이에 배치될 수 있다. 예를 들어, 상면도에서, 시냅스들(30)은 로우 라인들(15)과 컬럼 라인들(25)의 교차점들에 배치될 수 있다.
도 3a 내지 3d는 도 2의 I-I'을 따라 얻어진 본 발명의 다양한 실시예에 의한 뉴로모픽 소자의 시냅스들(30A-30D)의 개념적인 종단면도들이다.
도 3a를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스(30A)는 하부 전극(31), 상부 전극(32), 및 하부 전극(31)과 상부 전극(32) 사이의 가변 저항 층(33)(variable resistive layer)을 포함할 수 있다. 도 2를 참조하여, 본 발명의 일 실시예에서, 하부 전극(31)은 로우 라인들(15) 중 하나일 수 있고, 및 상부 전극(32)은 컬럼 라인들(25) 중 하나일 수 있다.
하부 전극(31) 및 상부 전극(32)은 텅스텐(W), 구리(Cu), 니켈(Ni), 또는 알루미늄(Al) 같은 금속, 또는 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 또는 알루미늄 질화물(AlN) 같은 금속 질화물 같은 전도성 층을 포함할 수 있다. 본 발명의 다른 실시예들에서, 하부 전극(31) 및 상부 전극(32)은 텅스텐 실리사이드(WSi), 티타늄 실리사이드(TiSi), 니켈 실리사이드(NiSi), 또는 코발트 실리사이드(CoSi) 같은 실리사이드 물질을 포함할 수도 있다.
가변 저항 층(33)은 전하 트랩 사이트들 또는 나노 트랩들 같은 다수 개의 캐리어 트랩들(carrier traps)을 가진 반도체성 물질 (semiconducting material)을 포함할 수 있다. 예를 들어, 가변 저항 층(33)은 적어도 둘 이상의 실리콘(Si), 게르마늄(Ge), 갈륨(Ga), 인듐(In), 아세닉(As), 안티몬(Sb), 하프늄(Hf), 탄탈륨(Ta), 티타늄(Ti), 지르코늄(Zr), 란타늄(La), 바나듐(V), 크롬(Cr), 망간(Mn), 루비듐(Ru), 스트론튬(Sr), 이트륨(Y), 니오븀(Nb), 몰리브덴(Mo), 루데늄(Ru), 이리듐(Ir), 알루미늄(Al), 실리콘-게르마늄(SixGey), 또는 그 산화물들을 포함할 수 있다. 본 발명의 다른 실시예들에서, 가변 저항 층(33)은 위에 나열된 물질들 중 적어도 둘 이상을 포함하는 산화물을 포함할 수 있다. 예를 들어, AxByOz 계 물질을 포함할 수 있다. (x, y, z는 양의 실수) 본 발명의 확장된 실시예들에서, 가변 저항 층(33)은 세 가지 이상의 금속, 반도체 물질, 절연성 물질, 또는 그 조합들의 화합물을 포함할 수 있다.
캐리어 트랩들은 가변 저항 층(33) 내의 원자 결합에 기반한 결함들을 포함할 수 있다. 예를 들어, 캐리어 트랩들은 두 물질들의 계면의 전하 트랩들 또는 미 결합 본드들, 비정질 물질 내의 미 결합 본드들, 최외각 전자 수의 차이 또는 물질의 치환 등에 의해 발생될 수 있다.
도 3b를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스(30B)는 도 3a에 도시된 뉴로모픽 소자의 시냅스(30A)와 비교하여, 상부 전극(32)과 가변 저항 층(33) 사이의 상부 블로킹 층(35U) 및 하부 전극(31)과 가변 저항 층(33) 사이의 하부 블로킹 층(35L)을 더 포함할 수 있다. 상부 블로킹 층(35U) 및 하부 블로킹 층(35L)은 실질적으로 캐리어 트랩들을 포함하지 않는 반도체성 물질을 포함할 수 있다. 상부 블로킹 층(35U) 및 하부 블로킹 층(35L)은 각각, 가변 저항 층(33)과 적어도 둘 이상의 동일한 물질들을 포함할 수 있다. 상부 블로킹 층(35U) 및 하부 블로킹 층(35L)은 각각, 상부 전극(32)과 가변 저항 층(33) 사이 및 하부 전극(31)과 가변 저항 층(33) 사이의 캐리어 트랩들, 원자, 또는 전자의 이동을 블로킹할 수 있다.
도 3c를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스(30C)는 도 3a에 도시된 뉴로모픽 소자의 시냅스(30A)와 비교하여, 상부 전극(32)과 가변 저항 층(33) 사이의 상부 배리어 층(36U) 및 하부 전극(31)과 가변 저항 층(33) 사이의 하부 배리어 층(36L)을 더 포함할 수 있다. 상부 배리어 층(36U) 및 하부 배리어 층(36L)은 티타늄(Ti), 탄탈륨(Ta), 티타늄 질화물 (TiN), 탄탈륨 질화물 (TaN), 텅스텐 질화물(WN), 또는 기타 배리어 물질을 포함할 수 있다. 상부 배리어 층(36U) 및 하부 배리어 층(36L)은 전도성 금속들 중 하나 이상 또는 금속 화합물들 중 하나 이상을 포함할 수 있다.
도 3d를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스(30D)는 도 3a 내지 3c에 도시된 뉴로모픽 소자의 시냅스들(30A-30C)와 비교하여, 상부 전극(32)과 가변 저항 층(33) 사이의 상부 블로킹 층(35U) 및 상부 배리어 층(36U), 및 하부 전극(31)과 가변 저항 층(33) 사이의 하부 블로킹 층(35L) 및 하부 배리어 층(36L)을 더 포함할 수 있다.
도 4a 내지 4e는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스(30)의 개념적인 에너지 밴드 다이어그램들이다.
도 4a를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스(30)의 가변 저항 층(33)은 학습되지 않은 상태에서 다단 에너지 레벨들(E1-E4)(multi energy levels)에 분포된 다수 개의 캐리어 트랩들(T1-T4)을 포함할 수 있다. 예를 들어, 캐리어 트랩들(T1-T4)은 상대적으로 낮은 에너지 레벨들(E1-E4)에 분포된 낮은 캐리어 트랩들(T1-T4)으로부터 상대적으로 높은 에너지 레벨들(E1-E4)에 분포된 높은 캐리어 트랩들(T1-T4)들을 포함할 수 있다. 구체적으로, 도 4a를 참조하면, 캐리어 트랩들(T1-T4)은 제1 에너지 레벨(E1) - 예를 들어 가장 낮은 에너지 레벨 - 에 위치한 제1 캐리어 트랩들(T1), 제2 에너지 레벨(E2) - 예를 들어, 상대적으로 낮은 에너지 레벨 - 에 위치한 제2 캐리어 트랩들(), 제3 에너지 레벨(E3) - 예를 들어, 상대적으로 높은 에너지 레벨 - 에 위치한 제3 캐리어 트랩들(T3), 및 제4 에너지 레벨(E4) - 예를 들어, 가장 높은 에너지 레벨 - 에 위치한 제4 캐리어 트랩들(T4)을 포함할 수 있다. 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여 도면에는 네 개의 다단 에너지 레벨들(E1-E4)이 도시되었으나, 다단 에너지 레벨들(E1-E4)은 더 적거나 더 많이 존재할 수 있다. 예를 들어, 캐리어 트랩들(T1-T4)은 구름 모양처럼 매우 다양한 에너지 레벨들을 갖도록 분포될 수 있다. 다단 에너지 레벨들(E1-E4)은 가변 저항 층(33)을 형성하는 물질들 및 결합 형태 등에 따라 다양한 레벨들을 갖도록 스플릿될 수 있다. 에너지 레벨들(E1-E4)은 페르미 레벨(EF)과 밸런스 밴드(Ev)의 사이에 분포될 수 있다. 따라서, 캐리어 트랩들(T1-T4)도 페르미 레벨(EF)과 밸런스 밴드(Ev)의 사이에 분포될 수 있다. 캐리어 트랩들(T1-T4)이 캐리어들을 트랩함으로써 캐리어들의 이동을 방해하므로 도 4a에 도시된 가변 저항 층(33)은 가장 높은 저항 상태인 초기 저항 레벨(R0)을 가질 수 있다.
도 4b를 참조하면, 본 발명의 일 실시예에 의한 가변 저항 층(33)은 제1차 학습된 상태에서 캐리어 트랩들(T1-T4)의 일부, 예를 들어, 제1 캐리어 트랩들(T1) - 이 캐리어들로 채워짐으로써 초기 저항 레벨(R0)보다 낮은 제1 저항 레벨(R1)을 가질 수 있다. 다른 말로, 제1 에너지 레벨(E1)에 위치한 제1 캐리어 트랩들(T1)이 제1차 학습에 의해 대체적으로(substantially) 캐리어들 - 예를 들어 전자들 - 로 채워질 수 있다.
도 4c를 참조하면, 본 발명의 일 실시예에 의한 가변 저항 층(33)은 제2차 학습된 상태에서 캐리어 트랩들(T1-T4)의 일부, 예를 들어, 제2 캐리어 트랩들(T2) - 이 캐리어들로 더 채워짐으로써 제1 저항 레벨(R1)보다 낮은 제2 저항 레벨(R2)을 가질 수 있다. 다른 말로, 제2 에너지 레벨(E2)에 위치한 제2 캐리어 트랩들(T2)이 제2차 학습에 의해 대체적으로 캐리어들로 채워질 수 있다.
도 4d를 참조하면, 본 발명의 일 실시예에 의한 가변 저항 층(33)은 제3차 학습된 상태에서 캐리어 트랩들(T1-T4)의 일부, 예를 들어, 제3 캐리어 트랩들(T3) - 이 캐리어들로 더 채워짐으로써 제2 저항 레벨(R2)보다 낮은 제3 저항 레벨(R3)을 가질 수 있다. 다른 말로, 제3 에너지 레벨(E3)에 위치한 제3 캐리어 트랩들(T3)이 제3차 학습에 의해 대체적으로 캐리어들로 채워질 수 있다.
도 4e를 참조하면, 본 발명의 일 실시예에 의한 가변 저항 층(33)은 제4차 학습된 상태에서 캐리어 트랩들(T1-T4)의 일부, 예를 들어, 제4 캐리어 트랩들(T4) - 이 캐리어들로 더 채워짐으로써 제3 저항 레벨(R3)보다 낮은 제4 저항 레벨(R4)을 가질 수 있다. 다른 말로, 제4 에너지 레벨(E4)에 위치한 제4 캐리어 트랩들(T4)이 제4차 학습에 의해 대체적으로 캐리어들로 채워질 수 있다.
도 4a 내지 4e를 참조하면, 본 발명의 일 실시예에 의한 가변 저항 층(33)은 학습 횟수가 누적될수록 캐리어 트랩들(T1-T4)이 캐리어들로 채워질 수 있다. 즉, 가변 저항 층(33)의 저항은 전기적 펄스의 입력 횟수에 따라 달라질 수 있다. 학습이 진행될수록, 즉 전기적 펄스의 입력 횟수가 많아질수록 가변 저항 층(33) 내의 캐리어 트랩들(T1-T4)이 캐리어들을 보다 많이 트랩할 수 있다. 즉, 캐리어 트랩들(T1-T4)이 전하로 점차 채워질 수 있다. 가변 저항 층(33) 내의 캐리어 트랩들(T1-T4)이 전하로 채워질수록 가변 저항 층(33)의 저항은 점차 낮아질 수 있다. 즉, 학습 횟수가 증가할수록 가변 저항 층(33)의 저항 레벨은 점차 낮아질 수 있다. (R0 > R1 > R2 > R3 > R4)
도 5a 내지 5c는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 가변 저항 층(33)의 저항 변화에 따른 전류 변화를 보이는 그래프들이다.
도 5a에서, X-축은 학습 횟수에 해당하는 펄스의 수 이고, Y-축은 전류의 크기이다. 도 5a를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 가변 저항 층(33)은 학습 횟수가 많아질수록 저항이 점차 낮아질 수 있다. (R0 ⇒ R4) 즉, 펄스들이 인가되는 횟수가 증가할수록 가변 저항 층(33)의 저항이 낮아지고 전류가 증가할 수 있다.
도 5b 및 5c에서, X-축은 전압이고, Y-축은 전류의 크기이다. 도 5b를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 가변 저항 층(33)은 학습 횟수가 증가할 수록, 동일한 문턱 전압(Vth)에서 높은 전류 값들(I1-I4)을 가질 수 있다.
도 5c를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 가변 저항 층(33)의 전류 특성은 학습 상태, 즉 저항 상태들(R0-R4)에 따라 히스테리시스(hysteresis) 곡선들을 보일 수 있다.
도 6a 및 6b는 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스(30)의 개념적인 에너지 밴드 다이아그램과 저항 변화를 보이는 그래프이다.
도 6a를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 시냅스(30)는 다단 에너지 레벨들(E1-E4)에 분포된 캐리어 트랩들(T1-T4)을 포함할 수 있고, 캐리어 트랩들(T1-T4)은 각각 서로 다른 밀도들을 가질 수 있다. 예를 들어, 제1 캐리어 트랩(T1)의 밀도가 가장 낮고, 및 제4 캐리어 트랩(T4)의 밀도가 가장 높을 수 있다. (D1 < D2 < D3 < D4, D1-D4는 제1 내지 제4 캐리어 트랩들(T1-T4)의 밀도들)
도 4b 내지 4e를 참조하여, 본 발명의 일 실시예에 의한 가변 저항 층(33)은 학습 횟수가 누적될수록 캐리어 트랩들(T1-T4)이 캐리어들로 채워질 수 있다. 따라서, 학습 횟수가 증가할수록 가변 저항 층(33)의 저항은 점차 낮아질 수 있다.
도 6b를 참조하면, 본 발명의 일 실시예에 의한 뉴로모픽 소자의 가변 저항 층(33)은 학습 횟수가 많아질수록 저항이 점차 낮아지되, 캐리어 트랩들(T1-T4)의 밀도 차이에 따라 선형적인 저항 변화를 가질 수 있다. 즉, 캐리어 트랩들(T1-T4)의 밀도 차이에 따라 선형적인 전류 변화를 보일 수 있다.
상세하게, 도 5a를 참조하면, 상대적으로 높은 에너지 레벨들(E3-E4)에 위치하는 캐리어 트랩들(T3-T4)에 의한 저항 변화가 상대적으로 크다는 것을 알 수 있다. 따라서, 상대적으로 높은 에너지 레벨들(E3-E4)에 위치하는 캐리어 트랩들(T3-T4)의 밀도들(D3-D4)을 상대적으로 높이고, 및/또는 상대적으로 낮은 에너지 레벨들(E1-E2)에 위치하는 캐리어 트랩들(T1-T2)의 밀도들(D1-D2)을 상대적으로 낮추면 해당하는 저항의 변화가 둔감해질 수 있다. 즉, 저항 변화에 따른 전류 변화가 작아질 수 있다.
그러므로, 학습 횟수에 따라 민감하게 변화하는 저항 레벨들(R3-R4)에 해당하는 캐리어 트랩들(T3-T4)의 밀도를 높여 저항 레벨들(R3-R4)의 변화 및 전류 변화를 둔감하게 할 수 있다. 즉, 도 6b를 참조하여, 학습 횟수, 즉, 펄스들이 인가되는 횟수가 증가에 따른 가변 저항 층(33)의 저항 변화 및 전류 변화는 선형적으로 될 수 있다.
도 7은 본 발명의 일 실시예에 따른 패턴 인식 시스템(900)을 개념적으로 도시한 블록다이아그램이다. 예를 들어, 상기 패턴 인식 시스템(900)은 음성 인식 시스템(speech recognition system), 영상 인식 시스템(imaging recognition system), 코드 인식 시스템(code recognition system), 신호 인식 시스템(signal recognition system), 또는 기타 다양한 패턴들을 인식하기 위한 시스템들 중 하나일 수 있다.
도 7을 참조하면, 본 발명의 일 실시예의 패턴 인식 시스템(900)은 중앙 처리 유닛(910), 메모리 유닛(920), 통신 제어 유닛(930), 네트워크(940), 출력 유닛(950), 입력 유닛(960), 아날로그-디지털 변환기(970), 뉴로모픽 유닛(980), 및/또는 버스(990)를 포함할 수 있다. 중앙 처리 유닛(910)은 뉴로모픽 유닛(980)의 학습을 위하여 다양한 신호를 생성 및 전달하고, 및 뉴로모픽 유닛(980)으로부터의 출력에 따라 음성, 영상 등과 같은 패턴을 인식하기 위한 다양한 처리 및 기능을 수행할 수 있다.
상기 중앙 처리 유닛(910)은 메모리 유닛(920), 통신 제어 유닛(930), 출력 유닛(950), 아날로그-디지털 변환기(970) 및 뉴로모픽 유닛(980)과 버스(990)을 통하여 연결될 수 있다.
메모리 유닛(920)은 패턴 인식 시스템(900)에서 저장이 요구되는 다양한 정보를 저장할 수 있다. 메모리 유닛(920)은 디램(DRAM) 또는 에스램(SRAM) 같은 휘발성 메모리 소자, 피램(PRAM), 엠램(MRAM), 알이램(ReRAM), 또는 낸드 플래시 메모리(NAND flash memory) 같은 비휘발성 메모리, 또는 하드 디스크 드라이브(HDD) 또는 솔리드 스테이트 드라이브(SSD) 같은 다양한 기억 유닛들 중 적어도 하나를 포함할 수 있다.
통신 제어 유닛(930)은 인식된 음성, 영상 등의 데이터를 네트워크(940)를 통하여 다른 시스템의 통신 제어 유닛으로 전송하거나 및/또는 수신할 수 있다.
출력 유닛(950)은 인식된 음성, 영상 등의 데이터를 다양한 방식으로 출력할 수 있다. 예컨대, 출력 유닛(950)은 스피커, 프린터, 모니터, 디스플레이 패널, 빔 프로젝터, 홀로그래머, 또는 기타 다양한 출력 장치를 포함할 수 있다.
입력 유닛(960)은 마이크로폰, 카메라, 스캐너, 터치 패드, 키보드, 마우스, 마우스 펜, 또는 다양한 센서들 중 적어도 하나를 포함할 수 있다.
아날로그-디지털 변환기(970)는 입력 장치(960)로부터 입력된 아날로그 데이터를 디지털 데이터로 변환할 수 있다.
뉴로모픽 유닛(980)은 아날로그-디지털 변환기(970)로부터 출력된 데이터를 이용하여 학습(learning), 인식(recognition) 등을 수행할 수 있고, 인식된 패턴에 대응하는 데이터를 출력할 수 있다. 뉴로모픽 유닛(980)은 본 발명의 다양한 실시예들에 의한 뉴로모픽 소자들 중 적어도 하나를 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 프리-시냅틱 뉴런 15: 로우 라인
20: 포스트-시냅틱 뉴런 25: 컬럼 라인
30: 시냅스 31: 하부 전극
32: 상부 전극 33: 가변 저항 층
35U: 상부 블로킹 층 35L: 하부 블로킹 층
36U: 상부 배리어 층 36L: 하부 배리어 층
E1: 제1 에너지 레벨 E2: 제2 에너지 레벨
E3: 제3 에너지 레벨 E4: 제4 에너지 레벨
T1: 제1 캐리어 트랩 T2: 제2 캐리어 트랩
T3: 제3 캐리어 트랩 T4: 제4 캐리어 트랩
R1: 제1 저항 레벨 R2: 제2 저항 레벨
R3: 제3 저항 레벨 R4: 제4 저항 레벨

Claims (18)

  1. 상부 전극;
    하부 전극; 및
    상기 상부 전극과 상기 하부 전극 사이의 가변 저항 층을 포함하고,
    상기 가변 저항 층은 다단 에너지 레벨들에 분포된 다수 개의 캐리어 트랩들을 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  2. 제1항에 있어서,
    상기 상부 전극과 상기 가변 저항 층 사이의 상부 블로킹 층을 더 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  3. 제2항에 있어서,
    상기 상부 블로킹 층은 실질적으로 상기 캐리어 트랩들을 포함하지 않는 반도체 성 물질을 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  4. 제1항에 있어서,
    상기 하부 전극과 상기 가변 저항 층 사이의 하부 블로킹 층을 더 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  5. 제4항에 있어서,
    상기 하부 블로킹 층과 상기 가변 저항 층은 적어도 둘 이상의 동일한 물질을 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  6. 제1항에 있어서,
    상기 상부 전극과 상기 가변 저항 층 사이의 상부 배리어 층을 더 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  7. 제6항에 있어서,
    상기 상부 배리어 층은 티타늄(Ti), 탄탈륨(Ta), 티타늄 질화물 (TiN), 탄탈륨 질화물 (TaN), 텅스텐 질화물(WN), 또는 기타 배리어 물질들 중 적어도 하나 이상을 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  8. 제1항에 있어서,
    상기 하부 전극과 상기 가변 저항 층 사이의 하부 배리어 층을 더 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  9. 제1항에 있어서,
    상기 가변 저항 층은 실리콘(Si), 게르마늄(Ge), 갈륨(Ga), 인듐(In), 아세닉(As), 안티몬(Sb), 하프늄(Hf), 탄탈륨(Ta), 티타늄(Ti), 지르코늄(Zr), 란타늄(La), 바나듐(V), 크롬(Cr), 망간(Mn), 루비듐(Ru), 스트론튬(Sr), 이트륨(Y), 니오븀(Nb), 몰리브덴(Mo), 루데늄(Ru), 이리듐(Ir), 알루미늄(Al), 실리콘-게르마늄(SixGey), 또는 그 산화물들 중 적어도 둘 이상을 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  10. 제1항에 있어서,
    상기 캐리어 트랩들은 적어도 두 물질들의 계면의 전하 트랩들 또는 미결합 본드들, 또는 비정질 물질 내의 미 결합 본드들을 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  11. 제1항에 있어서,
    상기 다수 개의 캐리어 트랩들은 상대적으로 낮은 상기 에너지 레벨들에 분포된 캐리어 트랩들로부터 상대적으로 높은 에너지 레벨들에 분포된 낮은 높은 에너지 트랩들을 포함하는 시냅스를 포함하는 뉴로모픽 소자.
  12. 제11항에 있어서,
    상기 상대적으로 높은 에너지 레벨들에 분포된 캐리어 트랩들의 밀도는 상기 상대적으로 낮은 에너지 레벨들에 분포된 캐리어 트랩들의 밀도보다 높은 시냅스를 포함하는 뉴로모픽 소자.
  13. 제1항에 있어서,
    상기 캐리어 트랩들은 페르미 레벨과 밸런스 밴드 사이에 분포되는 시냅스를 포함하는 뉴로모픽 소자.
  14. 로우 라인;
    컬럼 라인; 및
    상기 로우 라인과 상기 컬럼 라인 사이의 시냅스를 포함하고,
    상기 시냅스는 가변 저항 층 및 상기 가변 저항 층과 직접적으로 접촉하는 블로킹 층을 포함하고,
    상기 가변 저항 층은 다단 에너지 레벨들에 분포된 다수 개의 캐리어 트랩들을 가진 반도체성 물질을 포함하는 뉴로모픽 소자.
  15. 제14항에 있어서,
    상기 캐리어 트랩들은 상기 가변 저항 층 내의 원자 결합에 기반한 결함들을 포함하는 뉴로모픽 소자.
  16. 제14항에 있어서,
    상기 블로킹 층은 상기 가변 저항 층과 적어도 두 개의 동일한 물질들을 포함하는 반도체성 물질을 포함하는 뉴로모픽 소자.
  17. 제14항에 있어서,
    상기 블로킹 층과 직접적으로 접촉하는 배리어 층을 더 포함하는 뉴로모픽 소자.
  18. 제17항에 있어서,
    상기 로우 라인, 상기 컬럼 라인, 및 상기 배리어 층은 금속 또는 금속 화합물 같은 전도성 물질을 포함하는 뉴로모픽 소자.
KR1020160134231A 2015-12-30 2016-10-17 다단 캐리어 트랩들을 갖는 시냅스를 포함하는 뉴로모픽 소자 KR102567925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/386,965 US9773204B2 (en) 2015-12-30 2016-12-21 Neuromorphic device including synapses having carrier traps distributed at multiple energy levels

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562273236P 2015-12-30 2015-12-30
US62/273,236 2015-12-30

Publications (2)

Publication Number Publication Date
KR20170080439A true KR20170080439A (ko) 2017-07-10
KR102567925B1 KR102567925B1 (ko) 2023-08-18

Family

ID=59356425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160134231A KR102567925B1 (ko) 2015-12-30 2016-10-17 다단 캐리어 트랩들을 갖는 시냅스를 포함하는 뉴로모픽 소자

Country Status (1)

Country Link
KR (1) KR102567925B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159828A1 (en) * 2002-08-02 2004-08-19 Unity Semiconductor, Inc. Resistive memory device with a treated interface
US20070034930A1 (en) * 2005-08-11 2007-02-15 Micron Technology, Inc. Discrete trap non-volatile multi-functional memory device
KR20100055732A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 비휘발성 메모리 장치
KR20110116005A (ko) * 2008-12-23 2011-10-24 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스티브 디바이스와 그 제조 방법 및 사용 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159828A1 (en) * 2002-08-02 2004-08-19 Unity Semiconductor, Inc. Resistive memory device with a treated interface
US20070034930A1 (en) * 2005-08-11 2007-02-15 Micron Technology, Inc. Discrete trap non-volatile multi-functional memory device
KR20100055732A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 비휘발성 메모리 장치
KR20110116005A (ko) * 2008-12-23 2011-10-24 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스티브 디바이스와 그 제조 방법 및 사용 방법

Also Published As

Publication number Publication date
KR102567925B1 (ko) 2023-08-18

Similar Documents

Publication Publication Date Title
KR101514814B1 (ko) 자가 정류성 rram 셀 구조물 및 그 3d 크로스바 어레이 아키텍처
US9159919B2 (en) Variable resistance memory device and method for fabricating the same
CN104124257B (zh) 三维可变电阻存储器件及其制造方法
EP2130227B1 (en) Large array of upward pointing p-i-n diodes having large and uniform current and methods of forming the same
KR101219774B1 (ko) 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
KR102527408B1 (ko) 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법
JP5702381B2 (ja) ショットキーダイオードスイッチおよびそれを含むメモリユニット
KR102474305B1 (ko) 저항 변화 메모리 장치 및 그 센싱 방법
US11024357B1 (en) Nonvolatile memory cell and nonvolatile memory device comprising the same
EP2858118B1 (en) Selector for RRAM
CN110649062B (zh) 三维层叠式半导体存储器件
US20090072246A1 (en) Diode and memory device comprising the same
US20100117041A1 (en) Resistive memory device and method of fabricating the same
US8586959B2 (en) Memristive switch device
US10236061B2 (en) Resistive random access memory having charge trapping layer, manufacturing method thereof, and operation thereof
US9105837B2 (en) Bipolar memory cells and memory devices including the same
US8760920B2 (en) Semiconductor memory device integrating flash memory and resistive/magnetic memory
KR101593509B1 (ko) 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
US9773204B2 (en) Neuromorphic device including synapses having carrier traps distributed at multiple energy levels
KR102474303B1 (ko) 스위칭 소자, 저항 변화 메모리 장치, 스위칭 소자의 제조 방법, 및 저항 변화 메모리 장치의 제조 방법
KR102567925B1 (ko) 다단 캐리어 트랩들을 갖는 시냅스를 포함하는 뉴로모픽 소자
KR100993052B1 (ko) 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법
US9825099B2 (en) Switching element, switching element array, and resistive random access memory including switching element, and methods of manufacturing the same
CN116584169A (zh) 集成的肖特基二极管相变存储器装置
US9166164B2 (en) Method for manufacturing nonvolatile semiconductor storage device and nonvolatile semiconductor storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right