KR20170079345A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20170079345A
KR20170079345A KR1020150189795A KR20150189795A KR20170079345A KR 20170079345 A KR20170079345 A KR 20170079345A KR 1020150189795 A KR1020150189795 A KR 1020150189795A KR 20150189795 A KR20150189795 A KR 20150189795A KR 20170079345 A KR20170079345 A KR 20170079345A
Authority
KR
South Korea
Prior art keywords
data
image
gate
image pattern
display panel
Prior art date
Application number
KR1020150189795A
Other languages
English (en)
Other versions
KR102465513B1 (ko
Inventor
김성영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150189795A priority Critical patent/KR102465513B1/ko
Publication of KR20170079345A publication Critical patent/KR20170079345A/ko
Application granted granted Critical
Publication of KR102465513B1 publication Critical patent/KR102465513B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 파워 온시 이전 파워 오프 직전에 메모리에 업데이트된 영상 패턴 상태 정보를 토대로 영상 상태를 판단하여, 워스트 패턴으로 판단되는 경우 DPMC 알고리즘의 실행으로 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환되어 구동될 수 있다. 이러한 구동에 의해 표시패널에 공급되는 데이터들 간의 과도한 데이터 전이로 인한 공통 전압의 스윙 펄스 발생이 차단되거나 최소화될 수 있다. 이에 따라, 기준 전압의 전압 강하가 방지되어 표시 패널의 비정상적인 동작이나 화면 깜빡임과 같은 화질 불량이 방지될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 화질 불량을 방지할 수 있는 표시장치에 관한 것이다.
표시장치는 영상이나 정보를 표시하는 장치이다. 표시장치 중 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다.
액정표시장치는 타이밍 제어부로부터 제공된 타이밍 제어신호를 바탕으로 게이트 드라이버에서 게이트 신호가 그리고 데이터드라이버에서 데이터 전압이 액정표시패널로 공급되어, 화상이 표시된다.
액정표시장치에 포함되는 다양한 구성 요소들을 구동시키거나 다양한 구성 요소들에 사용되기 위한 다양한 전압들이 전원 공급부에서 생성된다.
전원 공급부는 기준 전압(VCC) 및 공통 전압(Vcom)을 생성한다. 기준 전압(VCC)는 타이밍 제어부, 게이트 드라이버 및 데이터 드라이버 각각을 구동하는데 사용된다. 공통 전압(Vcom)은 액정표시패널의 공통 라인에 인가된다.
또한, 전원 공급부는 기준 전압(VDD), 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 생성한다. 기준 전압은 감마 전압을 생성하기 위해 사용되고, 상기 생성된 감마 전압은 데이터 드라이버로 공급된다. 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)은 게이트 드라이버로 공급되어 액정표시패널의 각 게이트 라인으로 순차적으로 공급된다.
기준 전압(VDD), 공통 전압(Vcom), 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)은 기준 전압(VCC)를 이용하여 생성된다. 따라서, 기준 전압(VCC)는 기준 전압(VDD), 공통 전압(Vcom), 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)의 변동에 매우 민감하다.
각 픽셀별 계조 데이터를 포함하는 영상 프레임이 액정표시패널에 디스플레이되는 경우, 각 픽셀별 계조 데이터가 상이함에 따라 빈번한 데이터 전이가 발생하게 된다.
이러한 경우, 데이터 전위(data transition)가 빈번하게 발생하는 영상 패턴을 워스트 영상 패턴(worst pattern)이라 명명되고, 데이터 전위가 빈번하게 발생되지 않은 영상 패턴을 노멀 영상 패턴(normal pattern)이라 명명된다.
만일 파워 온(ON)시 워스트 영상 패턴으로 구동되는 경우, 워스트 영상 패턴에 따른 영상이 액정표시패널에 디스플레이된다. 이러한 경우, 영상이 표시되는 시점에 워스트 영상 패턴에 의한 빈번한 데이터 전이로 인해 액정표시패널에 공급되는 공통 전압(Vcom)에 상당한 스윙(swing) 펄스가 발생되게 된다. 이는 공통 라인이 데이터 라인에 교차하여 배치되는데 기인할 수 있다. 이러한 공통 전압(Vcom)의 스윙 펄스로 인해 소비 전류가 증가하게 된다.
따라서, 공통 전압(Vcom)의 스윙 펄스에 의한 소비 전류 증가로 인해 전원 공급부에서 공통 전압(Vcom)의 생성에 사용되는 기준 전압(VCC)에 일시적인 전압 강하가 발생하게 된다. 이러한 기준 전압(VCC)의 전압 강하로 인해 기준 전압(VCC)에 의해 구동되는 타이밍 제어부, 게이트 드라이버 및 데이터 드라이버가 정상적으로 구동되지 않게 되어 화질 불량이 발생하게 된다.
아울러, 기준 전압(VCC)의 전압 강하로 인해 기준 전압(VCC)이 UVLO(Under-Voltage Lock-Out) 전압 이하로 떨어지는 경우, 파워 오프(OFF)로 판단되어 각 구성 요소로의 전원이 차단되어 순간적인 화면 깜빡임과 같은 불량이 발생하게 된다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
본 발명의 다른 목적은 기준 전압의 전압 강하를 방지하여 화질 불량을 방지할 수 있도록 하는 표시장치를 제공한다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 표시 장치는 다수의 영상 프레임으로 이루어지는 영상을 디스플레이하는 표시 패널과, 상기 게이트 드라이버 및 데이터 드라이버를 제어하고 각 영상 프레임에 대한 영상 패턴 상태 정보를 생성하는 타이밍 제어부와, 상기 생성된 영상 패턴 상태 정보가 업데이트되는 메모리를 포함한다. 상기 제어부는 파워가 오프된 후 파워가 온될 때, 상기 메모리에 업데이트된 영상 패턴 상태 정보를 바탕으로 영상 패턴을 파단하고, 상기 영상 패턴이 워스트 패턴인 경우, DPMC(Dynamic Power Mode Control) 알고리즘을 실행시킨다. 이러한 구성에 의해 과도한 데이터 전이로 인한 공통 전압의 스윙 펄스를 차단하거나 최소화하여 이러한 공통 전압의 스윙 펄스에 의해 전류가 과도하게 소비되어 기준 전압(VCC)이 전압 강하되는 것을 방지하여 표시패널의 비정상적인 동작이나 화면 깜빡임과 같은 화질 불량을 방지할 수 있다.
본 발명에 따른 표시장치의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 파워 오프 직전에 메모리에 업데이트된 영상 패턴 상태 정보를 토대로 영상 패턴이 워스트 영상 패턴으로 판단되는 경우 영상이 표시되는 시점이나 그 이전에 DPMC 알고리즘이 실행될 수 있다. DPMC 알고리즘의 구동으로 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환되어 구동됨으로써, 데이터 전이가 발생되더라도 공통 라인에 공급되는 공통 전압에 스윙 펄스가 최소화되거나 발생되지 않게 된다. 이와 같이 획기적으로 줄어든 소비 전류로 인해 공통 전압(Vcom)의 생성에 사용되는 기준 전압(VCC)의 전압 강하가 발생되지 않거나 최소화됨으로써, 표시패널의 비정상적인(abnormal) 구동이나 액정표시패널(50)의 순간적인 화면 깜빡임과 같은 화질 불량이 방지될 수 있다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 영상 표시 시점으로부터 수 프레임 동안 게이트 하이 전압(VGH) 또는 데이터 전압이 액정표시패널로 공급되지 않도록 할 수 있다. 이러한 동작으로 인해, 영상 데이터의 데이터 전이로 인한 공통 전압의 스윙 펄스의 발생을 최소화하거나 차단하여 기준 전압(VCC)의 전압 강하가 억제된다. 이에 따라, 액정표시패널의 비정상적인 구동이나 화면 깜빡임과 같은 화질 불량이 방지될 수 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 종래에 기준 전압(VCC)의 전압 강하가 발생되는 모습을 보여주는 파형도이다.
도 2는 본 발명의 제1 실시예에 따른 액정표시장치를 도시한 블록도이다.
도 3a는 수평 1도트 인버전 방식을 보여주는 도면이고, 도 3b는 수평 2도트 인버전 방식을 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 액정표시장치에서 VCC 전압 강하를 방지하는 모습을 보여주는 파형도이다.
도 5는 본 발명의 제1 실시예에 따른 액정표시장치의 제어 방법을 설명하는 순서도이다.
도 6은 본 발명의 제2 실시예에 따른 액정표시장치의 제어 방법을 설명하는 파형도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 2는 본 발명의 제1 실시예에 따른 액정표시장치를 도시한 블록도이다.
도 2를 참조하면, 본 발명에 따른 액정표시장치는 타이밍 제어부(10), 메모리(20), 게이트 드라이버(30), 데이터 드라이버(40), 액정표시패널(50) 및 전원 공급부(60)를 포함한다.
도 2에 도시된 구성 요소 이외에 다른 구성 요소가 더 추가될 수 있지만, 이에 대해서는 한정하지 않는다.
전원 공급부(60)는 타이밍 제어부(10), 감마 생성부, 게이트 드라이버(30) 및 데이터 드라이버(40)에 사용되거나 이들 구성 요소 각각을 구동시키기 위한 전압들을 생성할 수 있다.
전원 공급부(60)는 예컨대, 적어도 하나 이상의 기준 전압(VCC, VDD), 공통 전압(Vcom), 게이트 하이 전압(VGH)나 게이트 로우 전압(VGL)을 생성할 수 있다. 전원 공급부(60)는 각 구성 요소들을 구동하기 위한 전압들을 추가로 더 생성할 수 있지만, 이에 대해서는 한정하지 않는다.
기준 전압(VDD), 공통 전압(Vcom), 게이트 하이 전압(VGH)나 게이트 로우 전압(VGL) 등은 기준 전압(VCC)를 바탕으로 생성될 수 있다. 즉, 기준 전압이 승압되어 기준 전압(VDD), 게이트 하이 전압(VGH)나 게이트 로우 전압(VGL)이 생성될 수 있다. 공통 전압(Vcom)이 기준 전압(VCC)보다 큰 경우 공통 전압(Vcom)은 기준 전압(VCC)이 승압되어 생성될 수 있다. 공통 전압(Vcom)이 기준 전압(VCC)보다 작은 경우 공통 전압(Vcom)은 기준 전압(VCC)이 감압되어 생성될 수 있다.
게이트 하이 전압(VGH)는 기준 전압(VDD)를 바탕으로 생성될 수도 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 기준 전압(VCC)는 타이밍 제어부(10), 게이트 드라이버(30) 및 데이터 드라이버(40)로 공급되어 기준 전압(VCC)에 의해 타이밍 제어부(10), 게이트 드라이버(30) 및 데이터 드라이버(40)가 구동될 수 있다.
예컨대, 기준 전압(VDD)는 감마 생성부(미도시)로 공급되어, 기준 전압(VDD)를 기준으로 하여 다수의 감마 전압들이 생성될 수 있다.
예컨대, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)은 게이트 드라이버(30)로 공급되고, 게이트 드라이버(30)로부터 1수평 구간 단위로 순차적으로 게이트 하이 전압이 액정표시패널(50)로 공급될 수 있다. 한 프레임 중에서 1 수평 구간 동안 액정표시패널(50)의 해당 게이트 라인 상에 게이트 하이 전압(VGH)이 공급되고, 나머지 구간 동안 액정표시패널(50)의 해당 게이트 라인 상에 게이트 로우 전압(VGL)이 공급될 수 있다.
타이밍 제어부(10)는 전원 공급부(60)로부터 공급된 기준전압(VCC)에 의해 구동될 수 있다. 타이밍 제어부(10)가 구동되면, 타이밍 제어부(10)는 외부로부터 수신된 각 종 제어 신호(Vsync, Hsync, CLK, DE)를 바탕으로 게이트 제어 신호 및 데이터 제어 신호를 생성할 수 있다. 게이트 제어 신호는 게이트 드라이버(30)로 공급되고, 데이터 제어 신호는 데이터 드라이버(40)로 공급될 수 있다. 타이밍 제어부(10)는 외부로부터 RGB 영상 신호도 수신할 수 있다. 타이밍 제어부(10)로 수신된 RGB 영상은 데이터 정렬이나 데이터 처리된 후 데이터 드라이버(40)로 공급될 수 있다.
감마 생성부는 전원 공급부(60)로부터 공급된 기준전압(VDD)를 기준으로 다수의 감마 전압을 생성할 수 있다. 감마 전압은 데이터 드라이버(40)로 공급될 수 있다.
게이트 드라이버(30)는 전원 공급부(60)로부터 공급된 기준 전압(VCC)에 의해 구동될 수 있다. 게이트 드라이버(30)가 구동되면, 게이트 드라이버(30)는 타이밍 제어부(10)로부터 공급된 게이트 제어 신호에 응답하여 전원 공급부(60)로부터 공급된 게이트 하이 전압(VGH) 또는 게이트 로우 전압(VGL)을 액정표시패널(50)로 공급할 수 있다.
데이터 드라이버(40)는 전원 공급부(60)로부터 공급된 기준 전압(VCC)에 의해 구동될 수 있다. 데이터 드라이버(40)가 구동되면, 데이터 드라이버(40)는 타이밍 제어부(10)로부터 공급된 데이터 제어 신호에 응답하여 감마 생성부로부터 공급된 다수의 감마 전압을 이용하여 RGB 영상 신호에 대응하는 데이터 전압을 액정표시패널(50)로 공급할 수 있다.
액정표시패널(50)은 2개의 기판과 이들 기판들 사이에 개재된 다수의 액정들을 포함할 수 있다. 이들 기판들 중 하나의 기판 상에 서로 교차하는 다수의 게이트 라인과 데이터 라인이 배치되고, 각 게이트 라인과 데이터 라인에 박막 트랜지스터가 접속될 수 있다. 박막 트랜지스터에 화소 전극이 접속될 수 있다. 게이트 라인과 데이터 라인의 교차에 의해 화소 영역이 정의될 수 있다.
각 게이트 라인과 평행하게 공통 라인이 배치될 수 있다. 각 공통 라인은 게이트 라인이 배치된 기판의 외곽 테두리에 배치된 공통 전극 바에 접속될 수 있다. 따라서, 공통 전극 바로 공통 전압(Vcom)이 공급되면, 공통 전압(Vcom)이 각 공통 라인으로 인가될 수 있다.
게이트 하이 전압(VGH)이 게이트 드라이버(30)로부터 게이트 라인으로 공급되면, 게이트 하이 전압(VGH)에 의해 게이트 라인 상에 접속된 각 화소 영역의 박막 트랜지스터가 턴온될 수 있다. 이러한 경우 데이터 드라이버(40)로부터 액정표시패널(50)의 다수의 데이터 라인으로 공급된 데이터 전압이 각 박막 트랜지스터를 통해 대응하는 화소 전극으로 인가될 수 있다.
전원 공급부(60)로부터 생성된 공통 전압(Vcom)가 액정표시패널(50)의 각 공통 라인으로 인가될 수 있다.
따라서, 각 공통 라인으로 인가된 공통 전압(Vcom)과 각 화소 전극으로 인가된 데이터 전압 사이의 전위차에 의해 기판들 사이에 개재된 액정들이 변위되어 광의 투과량이 조절되어 영상이 표시될 수 있다. 광의 투과량에 의해 계조가 달라질 수 있다.
본 발명에 따르면, 타이밍 제어부(10)는 파워가 오프되기 전에 또는 파워가 오프될 때까지 액정표시패널(50)에 디스플레이되는 영상 프레임의 패턴 상태를 영상 패턴 상태 정보로서 메모리(20)에 지속적으로 업데이트시킬 수 있다.
나중에 설명하겠지만, DPMC 알고리즘이 영상 표시 시점이나 그 이전에 실행되어야 하므로, DPMC 알고리즘의 실행 여부의 판단에 사용되는 영상 패턴 상태 정보는 파워 오프 이전에 메모리에 업데이트되어야 한다.
영상 패턴 상태 정보는 예컨대, 1비트의 이진수 데이터 신호일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 영상 패턴 상태 정보가 노멀 영상 패턴인 경우, 로우 레벨 신호, 예컨대 "0"이 메모리(20)에 업데이트될 수 있다. 예컨대, 영상 패턴 상태 정보가 워스트 영상 패턴인 경우, 하이 레벨 신호, 예컨대 "1"이 메모리(20)에 업데이트될 수 있다.
이와 반대로, 노멀 영상 패턴인 경우 하이 레벨 신호로 업데이트되고, 워스트 영상 패턴인 경우 로우 레벨 신호로 업데이트될 수도 있지만, 이에 대해서는 한정하지 않는다.
워스트 영상 패턴과 노멀 영상 패턴은 데이터 전이의 횟수를 토대로 결정될 수 있다. 예컨대, 영상 프레임의 총 픽셀 중 예컨대 70%이상에서 데이터 전이가 발생된 경우, 해당 영상 프레임은 워스트 영상 패턴으로 결정될 수 있다. 예컨대, 영상 프레임의 총 픽셀 중 예컨대 70%이하에서 데이터 전이가 발생된 경우, 해당 영상 프레임은 노멀 영상 패턴으로 결정될 수 있다. 노멀 영상 패턴과 워스트 영상 패턴의 결정을 위한 데이터 전이의 횟수에 대한 기준 값은 가변 가능하다.
따라서, 파워가 오프되면 파워가 오프되기 직전의 마지막 영상 프레임에 대한 영상 패턴 상태 정보가 메모리(20)에 저장되어 있게 된다.
마지막 영상 프레임은 파워가 오프되어 전원 공급부(60)로부터 타이밍 제어부(10)로 공급되는 기준 전압(VCC)가 차단되어 타이밍 제어부(10)의 구동이 멈추기 직전에 타이밍 제어부(10)에서 데이터 드라이버(40)로 전달된 영상 프레임일 수 있지만, 이에 대해서는 한정하지 않는다.
파워가 온되면, 전원 공급부(60)로부터 기준 전압(VCC)이 생성되고, 상기 생성된 기준 전압(VCC)에 의해 타이밍 제어부(10), 게이트 드라이버(30) 및 데이터 드라이버(40)가 구동될 수 있다.
타이밍 제어부(10)가 구동되면, 타이밍 제어부(10)는 메모리(20)에 저장된 파워 오프 직전의 마지막 영상 프레임의 영상 패턴 상태 정보를 참고하여 마지막 영상 프레임의 패턴 상태를 판단한다.
마지막 영상 프레임의 패턴 상태가 워스트 영상 패턴으로 판단되는 경우, 타이밍 제어부(10)는 DPMC(Dynamic Power Mode Control) 알고리즘을 구동시켜 DPMC 알고리즘에 따라 영상이 액정표시패널(50)에 디스플레이되도록 제어할 수 있다.
DPMC 알고리즘에 의해 수평 1도트 인버전 방식을 수평 2도트 인버전 방식으로 변환되어 구동될 수 있다.
예컨대, 액정표시패널(50)이 현재 수평 1도트 인버전 방식으로 구동되는 경우, DPMC 알고리즘이 실행되면 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변경되어 구동될 수 있다.
게이트 라인과 평행하게 배치된 공통 라인으로 인가된 공통 전압(Vcom)은 게이트 라인 상에 각 화소 영역에 접속된 데이터 라인 간의 데이터 전이의 횟수에 영향을 받아 스윙(swing) 펄스가 발생될 수 있다.
도 3a에 도시한 바와 같이, 수평 1도트 인버전 방식으로 구동되는 경우, 제1 게이트 라인과 평행하게 제1 공통 라인이 배치되고, 제1 게이트 라인 상에 제1 내지 제6 화소 영역이 접속될 수 있다.
이러한 경우, 제1 데이터 라인에 접속된 제1 화소 영역으로 정극성(+) 데이터 전압이 인가되고, 제2 데이터 라인에 접속된 제2 화소 영역으로 부극성(-) 데이터 전압이 인가될 수 있다. 제3 데이터 라인에 접속된 제3 화소 영역으로 정극성(+) 데이터 전압이 인가되고, 제4 데이터 라인에 접속된 제4 화소 영역으로 부극성(-) 데이터 전압이 인가될 수 있다. 제5 데이터 라인에 접속된 제5 화소 영역으로 정극성(+) 데이터 전압이 인가되고, 제6 데이터 라인에 접속된 제6 화소 영역으로 부극성(-) 데이터 전압이 인가될 수 있다.
제1 게이트 라인 상에 접속된 제1 내지 제6 화소 영역 간에 5회의 데이터 전이가 발생될 수 있다. 따라서, 제1 게이트 라인과 평행하게 배치된 제1 공통 라인에 인가된 공통 전압(Vcom)은 5회의 데이터 전이가 발생되는 데이터 전압에 영향을 받아 5회의 데이터 전이로 인한 스윙 펄스가 발생될 수 있다.
이에 반해, 도 3b에 도시한 바와 같이, 수평 2도트 인버전 방식으로 구동되는 경우, 제1 게이트 라인 상에 접속된 제1 내지 제6 화소 영역 간에 2회의 데이터 전이가 발생될 수 있다. 따라서, 제1 게이트 라인과 평행하게 배치된 제1 공통 라인에 인가된 공통 전압(Vcom)은 2회의 데이터 전이가 발생되는 데이터 전압에 영향을 받아 2회의 데이터 전이로 인한 스윙 펄스가 발생될 수 있다.
따라서, 수평 2도트 인버전 방식으로 구동되면 데이터 전이 횟수가 획기적으로 줄어들게 되어, 공통 전압(Vcom)의 스윙 펄스가 최소화되거나 발생되지 않게 된다.
도 4에 도시한 바와 같이, 영상이 표시되는 시점이나 그 이전에 DPMC 알고리즘이 실행되어, 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환된다. 이와 같이 변환된 수평 2도트 인버전 방식에 따른 영상이 표시될 수 있다. 이에 따라, 액정표시패널(50)의 게이트 라인과 평행하게 배치된 공통 라인에 인가된 공통 전압(Vcom)에 스윙 펄스가 발생되지 않게 되어, 스윙 펄스로 인한 기준 전압(VCC)의 전압 강하가 발생되지 않게 된다.
정리하면, 영상이 표시되는 시점이나 그 이전에 수평 1도트 인버전 방식을 수평 2도트 인버전 방식으로 변환됨으로써, 수평 방향에 따른 각 화소 영역 간의 데이터 전이가 획기적으로 줄어들 수 있다. 데이터 전이가 줄어든 만큼 공통 라인에 인가된 공통 전압(Vcom)의 스윙 펄스가 발생되지 않거나 최소화될 수 있다. 공통 전압(Vcom)의 스윙 펄스가 최소화되면면, 공통 전압(Vcom)의 스윙 펄스가 최소화된만큼 소비 전류가 줄어들게 된다. 이러한 소비 전류의 감소로 인해 공통 전압(Vcom)의 생성에 사용되는 기준 전압(VCC)의 전압 강하가 발생되지 않거나 최소화됨으로써, 액정표시패널(50)의 비정상적인(abnormal) 구동이나 액정표시패널(50)의 순간적인 화면 깜빡임과 같은 화질 불량이 방지될 수 있다.
본 발명에서는 DPMC 알고리즘의 구동에 의해 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환되는 것으로 한정하여 설명하고 있지만, 수평 3도트 인버전 방식이나 그 이상의 수평 도트 인버전 방식으로의 변환도 가능하다.
아울러, 본 발명은 수평 2도트 인버전 방식과 동시에 수직 2도트 또는 그 이상의 수직 도트 인버전 방식으로의 변환도 가능하다.
도 5는 본 발명의 제1 실시예에 따른 액정표시장치의 제어 방법을 설명하는 순서도이다.
도 1 및 도 5를 참조하면, 영상의 시청을 위해 전원 버튼이 눌러지거나 원격제어 장치(remote controller)로부터 파워 온 신호가 수신되면(S111), 전원 공급부(60)에 의해 생성된 각 종 전압(VCC, VDD, Vcom, VGH, VGL)이 각 구성 요소, 즉 타이밍 제어부(10), 게이트 드라이버(30), 데이터 드라이버(40) 및 액정표시패널(50)로 인가되어, 각 구성 요소가 구동되어 동작될 수 있다. 이에 따라, 액정표시패널(50) 상에 영상이 디스플레이될 수 있다(S113).
타이밍 제어부(10)는 외부로부터 수신되는 영상 프레임을 바탕으로 영상 패턴 상태 정보를 생성하여 메모리(20)에 업데이트시킬 수 있다(S115). 영상 프레임에 포함되는 각 픽셀간 데이터 전이의 횟수를 토대로 영상 패턴 상태 정보가 생성될 수 있다.
예컨대, 영상 프레임에 포함되는 각 픽셀간 데이터 전이의 횟수를 기준값 이하인 경우, 노멀 영상 패턴으로 판단되어 로우 레벨 신호, 예컨대 "0"이 영상 패턴 상태 정보로서 메모리(20)에 저장 또는 업데이트될 수 있다.
예컨대, 영상 프레임에 포함되는 각 픽셀간 데이터 전이의 횟수를 기준값 이하인 경우, 워스트 영상 패턴을 판단되어 하이 레벨 신호, 예컨대 "1"이 영상 패턴 상태 정보로서 메모리(20)에 저장 또는 업데이트될 수 있다.
영상의 시청이 완료되어 전원 버튼이 눌러지거나 원격제어 장치(remote controller)로부터 파워 오프 신호가 수신되면(S117), 전원 공급부(60)에 포함된 파워 차단부(미도시)는 파워 오프인지 즉, 기준 전압(VCC)가 UVLO(Under-Voltage Lock-Out) 전압 이하인지를 판단하여, 파워 오프인 경우 각 구성 요소, 즉 타이밍 제어부(10), 게이트 드라이버(30), 데이터 드라이버(40) 및 액정표시패널(50)로 공급되는 각 종 전압(VCC, VDD, Vcom, VGH, VGL)의 공급이 차단될 수 있다.
이에 따라, 영상표시패널 상에 영상의 디스플레이가 차단될 수 있다(S119).
이후, 영상의 시청을 위해 전원 버튼이 눌러지거나 원격제어 장치(remote controller)로부터 파워 온 신호가 수신되면(S121), 전원 공급부(60)에 의해 생성된 각 종 전압(VCC, VDD, Vcom, VGH, VGL)이 각 구성 요소, 즉 타이밍 제어부(10), 게이트 드라이버(30), 데이터 드라이버(40) 및 액정표시패널(50)로 인가되어, 각 구성 요소가 구동되어 동작될 수 있다.
타이밍 제어부(10)가 구동되면, 타이밍 제어부(10)는 메모리(20)로부터 상기 업데이트된 영상 패턴 상태 정보를 불러올 수 있다(S123).
상기 업데이트된 영상 패턴 상태 정보는 파워가 오프되기 직전의 마지막 영상 프레임에 대한 영상 패턴 상태 정보일 수 있다.
마지막 영상 프레임은 파워가 오프되어 전원 공급부(60)로부터 타이밍 제어부(10)로 공급되는 기준 전압(VCC)가 차단되어 타이밍 제어부(10)의 구동이 멈추기 직전에 타이밍 제어부(10)에서 데이터 드라이버(40)로 전달된 영상 프레임일 수 있지만, 이에 대해서는 한정하지 않는다.
타이밍 제어부(10)는 상기 메모리(20)로부터 독출된 영상 패턴 상태 정보를 바탕으로 워스트 영상 패턴인지를 판단할 수 있다(S125).
상기 독출된 영상 패턴 상태 정보가 로우 레벨 신호를 갖는 경우, 노멀 영상 패턴으로 판단될 수 있다. 상기 독출된 영상 패턴 상태 정보가 하이 레벨 신호를 갖는 경우, 워스트 영상 패턴으로 판단될 수 있다.
워스트 영상 패턴으로 판단되는 경우, 타이밍 제어부(10)는 DPMC 알고리즘을 실행시킬 수 있다(S127).
DPMC 알고리즘에 의해 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환되어, 상기 변환된 수평 2도트 인버전 방식으로 영상이 액정표시패널(50) 상에 디스플레이될 수 있다.
DPMC 알고리즘은 영상이 액정표시패널(50)에 디스플레이되는 시점이나 그 이전에 실행될 수 있다. 보다 구체적으로, DPMC 알고리즘은 타이밍 제어부(10)에서 액정표시패널(50) 상에 디스플레이되기 위한 영상 데이터가 데이터 드라이버(40)로 전송되는 시점에 실행될 수 있다.
타이밍 제어부(10)는 DPMC 알고리즘의 실행에 따라 데이터 드라이버(40)를 제어하여, 영상 데이터가 수평 2도트 인버전 방식으로 액정표시패널(50)로 공급되도록 할 수 있다. 이에 따라, DPMC 알고리즘에 따라 구동되는 영상이 액정표시패널(50) 상에 디스플레이될 수 있다(S129). 따라서, 수평 2도트 인버전 방식으로 데이터 전압이 액정표시패널로 공급됨으로써, 데이터 전이 횟수가 최소화되어 공통 전압의 스윙 펄스가 발생되지 않게 되어 이러한 공통 전압의 스윙 펄스에 기인한 기준 전압(VCC)의 전압 강하가 방지될 수 있다.
여기서 수평 2도트 인버전 방식은 일 예시에 불과하며, 본 발명은 예컨대 수평 3도트 인버전 방식이나 그 이상의 수평 도트 인버전 방식에도 적용 가능하다.
또한, 본 발명은 수평 2도트 인버전 방식과 동시에 수직 2도트 인버전 방식이나 그 이상의 수직 도트 인버전 방식에도 적용될 수 있다.
한편, 상기 메모리(20)로부터 독출된 영상 패턴 상태 정보를 바탕으로 한 판단 결과 노멀 영상 패턴인 경우, DPMC 알고리즘이 적용되지 않게 된다(S131). 따라서, 수평 1도트 인버전 방식에 따라 노멀 영상 패턴을 갖는 영상이 액정표시패널(50) 상에 디스플레이될 수 있다. 따라서, 데이터 전이의 횟수가 적은 경우에는 공통 전압의 스윙 펄스가 크지 않으므로, 영상이 굳이 수평 2도트 인버전 방식으로 구동될 필요 없이 현재 구동중인 수평 1도트 인버전 방식으로 구동될 수 있다.
도시되지 않았지만, 파워 온된 후(S121)에도 해당 영상 프레임에 대한 영상 패턴 상태 정보가 파워 오프될 때까지 메모리(20)에 업데이트될 수 있다.
도시되지 않았지만, 워스트 영상 패턴으로 인한 DPMC 알고리즘에 의해 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환된 경우, 나중에 파워 오프된 후 다시 파워 온되는 경우 수평 2도트 인버전 방식이 수평 1도트 인버전 방식으로 변환될 수도 있다. 이러한 경우, 나중에 파워 온되는 경우 파워 오프되기 직전에 메모리에 업데이트된 영상 패턴 상태 정보에 따라 현재 구동 중인 수평 2도트 인버전 방식 그대로 구동되거나 수평 2도트 인버전 방식이 수평 1도트 인버전 방식으로 구동될 수도 있다. 예컨대, 파워 오프되기 직전에 업데이트된 영상 패턴 상태 정보를 확인한 결과, 노멀 영상 패턴인 경우 현재 구동 중인 수평 2 도트 인버전 방식이 수평 1도트 인버전 방식으로 변환될 수 있다. 예컨대, 파워 오프되기 직전에 업데이트된 영상 패턴 상태 정보를 확인한 결과, 워스트 영상 패턴인 경우 현재 구동 중인 수평 2도트 인버전 방식 그대로 구동될 수 있다.
본 발명의 제1 실시예에 따르면, 파워 오프 직전에 메모리(20)에 업데이트된 영상 패턴 상태 정보가 파워 온시 독출된다. 이 영상 패턴 상태 정보를 바탕으로 영상 패턴이 워스트 영상 패턴으로 판단되는 경우 영상이 표시되는 시점이나 그 이전에 DPMC 알고리즘이 실행된다. DPMC 알고리즘의 구동으로 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환되어 그 변환된 수평 2도트 인버전 방식으로 영상이 디스플레이될 수 있다. 수평 2토드 인버전 방식으로 영상이 구동됨으로써, 데이터 전이가 발생되더라도 공통 라인에 공급되는 공통 전압에 스윙 펄스가 최소화되거나 발생되지 않게 되어 소비 전류가 획기적으로 줄어들게 된다. 이와 같이 획기적으로 줄어든 소비 전류로 인해 공통 전압(Vcom)의 생성에 사용되는 기준 전압(VCC)의 전압 강하가 발생되지 않거나 최소화됨으로써, 액정표시패널(50)의 비정상적인(abnormal) 구동이나 액정표시패널(50)의 순간적인 화면 깜빡임과 같은 화질 불량이 방지될 수 있다.
도 6은 본 발명의 제2 실시예에 따른 액정표시장치의 제어 방법을 설명하는 파형도이다.
도 1 및 도 6을 참조하여 본 발명의 제2 실시예를 설명한다.
본 발명의 제2 실시예는 본 발명의 제1 실시예와 달리 영상 패턴 상태 정보가 메모리(20)에 업데이트되지 않는다.
본 발명의 제2 실시예에서는 파워 온시 영상 표시 시점으로부터 일정 개수의 프레임 동안 게이트 드라이버(30)에서 게이트 하이 전압(VGH)을 액정표시패널(50)로 공급하여 주지 않거나 데이터 드라이버(40)에서 데이터 전압을 액정표시패널(50)로 공급하여 주지 않도록 하여 줌으로써, 영상 표시 시점으로부터 데이터 전압이 액정표시패널(50)로 인가되는 경우 액정표시패널(50)의 데이터라인들을 경유하여 공급되는 데이터 전압 간의 데이터 전이로 인해 공통 라인에 인가된 공통 전압에 스윙 펄스가 발생되는 것을 차단하여 줄 수 있다.
게이트 드라이버(30)에서 게이트 하이 전압(VGH)을 액정표시패널(50)로 공급하여 주지 않는 것과 데이터 드라이버(40)에서 데이터 전압을 액정표시패널(50)로 공급하여 주지 않는 것은 둘 중 하나 또는 동시에 동작될 수 있다.
예컨대, 게이트 드라이버(30)에서 게이트 하이 전압(VGH)을 액정표시패널(50)로 공급하여 주지 않게 되면, 액정표시패널(50)의 각 화소 영역에 접속된 박막 트랜지스터가 턴온되지 않게 되어 데이터 드라이버(40)에서 데이터 전압이 공급되더라도 이 데이터 전압이 액정표시패널의 각 화소 영역으로 공급되지 않게 되므로 각 화소 영역 간의 데이터 전이가 발생되지 않게 된다.
예컨대, 데이터 드라이버(40)에서 데이터 전압을 액정표시패널(50)로 공급하여 주지 않게 되면, 데이터 전압이 액정표시패널(50)의 각 화소 영역으로 공급되지 않게 되므로 각 화소 영역 간의 데이터 전이가 발생되지 않게 된다.
수직 동기 신호(Vsync)의 파형도에서 보여주는 바와 같이, 파워 온시 다수의 영상 데이터가 프레임 단위로 타이밍 제어부(10)로 입력될 수 있다. 타이밍 제어부(10)에서 프레임 단위의 영상 데이터가 정렬된 후 데이터 드라이버(40)로 전달될 수 있다.
파워 온시 예컨대 2 내지 5프레임(도 6에서는 3프레임로 도시됨)이 지난 후에 타이밍 제어부(10)에서 정렬된 영상 데이터가 데이터 드라이버(40)로 전달되는데, 이때의 시점이 영상 표시 시점으로 정의될 수 있다.
타이밍 제어부(10)는 게이트 드라이버(30)로 공급하기 위한 게이트 제어 신호(GSP, GSC, GOE)와 데이터 드라이버(40)로 공급하기 위한 데이터 제어 신호(SSP, SSC, SOE, POL, 등)을 생성할 수 있다.
이러한 게이트 제어 신호(GSP, GSC, GOE)는 영상 표시 시점으로부터 게이트 드라이버(30)로 전달될 수 있다. 데이터 제어 신호(SSP, SSC, SOE, POL, 등)는 영상 표시 시점으로부터 데이터 드라이버(40)로 전달될 수 있다.
게이트 스타트 펄스(GSP) 신호는 한 프레임의 영상의 시작 시점을 제어하는 신호로서 영상 표시 시점으로부터 프레임 단위로 생성될 수 있다.
게이트 쉬프트 클럭(GSC) 신호는 액정표시패널(50)의 각 게이트 라인으로 공급하기 위한 게이트 하이 전압(VGH)의 생성 시점을 제어하는 신호로서 한 프레임 내에서 액정표시패널(50)의 각 게이트 라인 수만큼 생성될 수 있다.
게이트 출력 인네이블(GOE) 신호는 게이트 드라이버(30)의 출력을 제어하는 신호로서 각 게이트 쉬프트 클럭(GSC)에 응답하여 생성된 게이트 하이 전압(VGH)의 출력을 제어하여 줄 수 있다.
도 6에 도시한 바와 같이, 영상 표시 시점으로부터 예컨대 3프레임 동안 하이 레벨의 게이트 출력 인네이블(GOE) 신호로 인해 게이트 드라이버(30)에서 생성된 게이트 하이 전압(VGH)가 액정표시패널(50)로 공급되지 않게 된다. 게이트 하이 전압(VGH)는 게이트 출력 인네이블(GOE) 신호가 로우 레벨일 때 액정표시패널(50)로 공급될 수 있다.
설명의 편의상 3프레임으로 설명되고 있지만, 본 발명은 이에 한정하지 않는다.
이와 같이, 영상 표시 시점으로부터 3프레임 동안 게이트 하이 전압(VGH)가 액정표시패널(50)로 공급되지 않게 되어, 액정표시패널(50)의 게이트 라인과 접속되는 박막트랜지스터가 턴오프되어 데이터 드라이버(40)에서 공급되는 데이터 전압이 게이트 라인 상의 각 화소 영역으로 전달되지 않게 된다. 이에 따라, 영상 데이터의 공급에 의한 과도한 데이터 전이로 인한 공통 전압의 스윙 펄스의 발생이 최소화됨에 따라 기준 전압(VCC)의 전압 강하가 억제되어, 비정상적인 구동과 화면 깜빡임 같은 화질 불량이 방지될 수 있다.
영상 표시 시점으로부터 3프레임이 지난 이후부터는 게이트 출력 인네이블(GOE) 신호가 주기적으로 하이 레벨로부터 로우 레벨로 변경되므로, 게이트 출력 인네이블(GOE)가 로우 레벨을 가질 때마다 게이트 하이 전압(VGH)가 액정표시패널(50)로 공급될 수 있다. 액정표시패널(50)로 공급된 게이트 하이 전압(VGH)에 응답하여 각 화소 영역의 박막 트랜지스터가 턴온되어 데이터 드라이버(40)로부터 공급된 데이터 전압이 각 화소 영역으로 인가되어 액정표시패널(50) 상에 영상이 디스플레이될 수 있다.
한편, 데이터 제어 신호(SSP, SSC, SOE, POL, 등) 또한 영상 표시 시점으로부터 타이밍 제어부(10)로부터 데이터 드라이버(40)로 전달될 수 있다.
소오스 스타트 펄스(SSP) 신호는 1라인분의 데이터의 시작 시점을 제어하는 신호로서 액정표시패널(50)의 게이트 라인의 개수만큼 생성될 수 있다.
소오스 쉬프트 클럭(SSC) 신호는 1라인분의 데이터 각각의 쉬프트를 제어하는 신호로서 액정표시패널(50)의 데이터 라인의 개수만큼 생성될 수 있다.
소오스 출력 인네이블(SOE) 신호는 데이터 드라이버(40)의 출력을 제어하는 신호로서 데이터 전압의 출력을 제어하여 줄 수 있다.
도 6에 도시한 바와 같이, 영상 표시 시점으로부터 예컨대 3프레임 동안 하이 레벨 신호의 소오스 출력 인네이블(SOE) 신호로 인해 데이터 드라이버(40)에서 데이터 전압이 액정표시패널(50)로 공급되지 않게 된다.
설명의 편의상 3프레임으로 설명되고 있지만, 본 발명은 이에 한정하지 않는다.
이와 같이, 영상 표시 시점으로부터 3프레임 동안 데이터 전압이 액정표시패널(50)로 공급되지 않게 되어, 데이터 전압이 액정표시패널(50)의 각 화소 영역으로 인가되지 않게 된다. 이에 따라, 영상 데이터의 공급에 의한 과도한 데이터 전이로 인한 공통 전압의 스윙 펄스의 발생이 최소화됨에 따라 기준 전압(VCC)의 전압 강하가 발생되지 않아, 비정상적인 구동과 화면 깜빡임 같은 화질 불량이 방지될 수 있다.
영상 표시 시점으로부터 3프레임이 지난 이후부터는 소오스 출력 인네이블(SOE) 신호가 주기적으로 하이 레벨로부터 로우 레벨로 변경되므로, 소오스 출력 인네이블(SOE)가 로우 레벨을 가질 때마다 1라인분의 데이터 단위로 데이터 전압이 순차적으로 액정표시패널(50)로 공급될 수 있다. 액정표시패널(50)로 공급된 데이터 전압이 각 화소 영역으로 인가되어 액정표시패널(50) 상에 영상이 디스플레이될 수 있다.
한편, 본 발명의 제2 실시예에 따르면, 영상 표시 시점으로부터 수 프레임 이후부터 DPMC 알고리즘이 실행되어 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환되어 구동될 수도 있다.
영상 표시 시점으로부터 수 프레임 동안에는 하이 레벨의 게이트 출력 인네이블(GOE) 신호로 인해 게이트 하이 전압(VGH) 및/또는 하이 레벨의 소오스 출력 인네이블 신호(SOE) 신호로 인해 데이터 전압이 액정표시패널(50)로 공급되지 않게 될 수 있다. 이에 따라, 액정표시패널(50) 상의 각 화소로 데이터 전압이 인가되지 않게 되어 데이터 전이로 인한 공통 전압의 스윙 펄스가 발생되지 않게 된다.
아울러, 영상 표시 시점으로부터 수 프레임 이후부터는 DPMC 알고리즘이 실행되어 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환될 수 있다. 이러한 DPMC 알고리즘의 실행과 더불어 영상 표시 시점으로부터 수 프레임 이후부터는 로우 레벨의 하이 레벨의 게이트 출력 인네이블(GOE) 신호로 인한 게이트 하이 전압(VGH) 및 하이 레벨의 소오스 출력 인네이블 신호(SOE) 신호로 인해 데이터 전압이 액정표시패널(50)이 공급될 수 있다. 따라서, 서로 인접한 두 개의 화소 영역 단위로 동일 극성의 데이터 전압이 인가되어 데이터 전이의 횟수가 획기적으로 줄어들 수 있다. 이에 따라, 공통 라인으로 인가된 공통 전압에 스윙 펄스의 발생이 최소화되어 기준 전압(VCC)의 전압 강하가 억제되어, 액정표시패널의 비정상적인 구동이나 화면 깜빡임과 같은 화질 불량이 방지될 수 있다.
본 발명의 제2 실시예에 따르면, 영상 표시 시점으로부터 수 프레임 동안 게이트 하이 전압(VGH) 또는 데이터 전압이 액정표시패널로 공급되지 않도록 함으로써, 영상 데이터의 데이터 전이로 인한 공통 전압의 스윙 펄스의 발생을 최소화하거나 차단하여 기준 전압(VCC)의 전압 강하가 억제된다. 이에 따라, 액정표시패널의 비정상적인 구동이나 화면 깜빡임과 같은 화질 불량이 방지될 수 있다.
한편, 본 발명의 제2 실시예는 본 발명의 제1 실시예와 결합되어 새로운 실시예를 구성할 수도 있지만, 이에 대해서는 한정하지 않는다.
이와 같이 구성된 새로운 실시예에 따르면, 파워 온시 파워 오프되기 직전의 영상 패턴 상태 정보를 토대로 워스트 영상인 경우, 영상 표시 시점이나 그 이전에 DPMC 알고리즘을 실행하여 수평 1도트 인버전 방식을 수평 2도트 인버전 방식으로 변환하는 동시에, 영상 표시 시점부터 일정 구간 동안 게이트 하이 전압(VGH)이나 데이터 전압을 액정표시패널로 공급되지 않도록 할 수 있다. 이에 따라, 파워 온시 영상 표시 시점부터 제공되는 영상 데이터의 데이터 전이로 인한 공통 전압의 스윙 펄스의 발생을 차단하거나 최소하하여 기준 전압(VCC)의 전압 강하를 억제하여 액정표시패널의 비정상적인 동작이나 화면 깜빡임과 같은 화질 불량을 방지할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
10: 타이밍 제어부
20: 메모리
30: 게이트 드라이버
40: 데이터 드라이버
50: 액정표시패널
60: 전원 공급부

Claims (10)

  1. 다수의 영상 프레임으로 이루어지는 영상을 디스플레이하는 표시 패널;
    상기 표시 패널로 공급하기 위한 게이트 신호를 생성하는 게이트 드라이버;
    상기 표시 패널로 공급하기 위한 데이터 전압을 생성하는 데이터 드라이버;
    상기 게이트 드라이버 및 데이터 드라이버를 제어하고 각 영상 프레임에 대한 영상 패턴 상태 정보를 생성하는 타이밍 제어부; 및
    상기 생성된 영상 패턴 상태 정보가 업데이트되는 메모리를 포함하고,
    상기 타이밍 제어부는,
    파워가 오프된 후 파워가 온될 때, 상기 메모리에 업데이트된 영상 패턴 상태 정보를 바탕으로 영상 패턴을 파단하고,
    상기 영상 패턴이 워스트 패턴인 경우, DPMC(Dynamic Power Mode Control) 알고리즘을 실행시키는 표시 장치.
  2. 제1항에 있어서,
    상기 DPMC 알고리즘은 영상이 표시되는 시점이나 그 이전에 실행되는 표시 장치.
  3. 제1항에 있어서,
    상기 판단에 사용된 상기 영상 패턴 상태 정보는 파워가 오프되기 직전의 영상 프레임으로부터 생성되는 표시 장치.
  4. 제1항에 있어서,
    상기 타이밍 제어부는,
    상기 파워가 오프될 때까지 각 영상 프레임에 대한 영상 패턴 상태 정보를 상기 메모리에 업데이트시키는 표시 장치.
  5. 제1항에 있어서,
    상기 영상 패턴 상태 정보는 노멀 영상 패턴과 워스트 영상 패턴을 구분하는 비트 데이터 신호인 표시 장치.
  6. 제5항에 있어서,
    상기 노멀 영상 패턴과 상기 워스트 영상 패턴은 각 영상 프레임 내의 데이터 전이의 횟수를 토대로 구분되는 표시 장치.
  7. 제1항에 있어서,
    상기 DPMC 알고리즘의 실행으로 수평 1도트 인버전 방식이 수평 2도트 인버전 방식으로 변환되는 표시 장치.
  8. 제1항에 있어서,
    상기 타이밍 제어부는,
    상기 게이트 드라이버를 제어하기 위한 적어도 게이트 출력 인네이블(GOE) 신호를 포함하는 게이트 제어 신호를 생성하고,
    상기 데이터 드라이버를 제어하기 위한 적어도 소오스 출력 인네이블(SOE) 신호를 포함하는 데이터 제어 신호를 생성하는 표시 장치.
  9. 제8항에 있어서,
    상기 게이트 드라이버는,
    상기 게이트 출력 인네이블(GOE) 신호에 응답하여 영상 표시 시점으로부터 일정 시간 동안 게이트 하이 전압(VGH)의 상기 액정표시패널로의 공급을 차단하는 표시 장치.
  10. 제8항에 있어서,
    상기 데이터 드라이버는,
    상기 소오스 출력 인네이블(SOE) 신호에 응답하여 영상 표시 시점으로부터 일정 시간 동안 데이터 전압의 상기 액정표시패널로의 공급을 차단하는 표시 장치.
KR1020150189795A 2015-12-30 2015-12-30 표시 장치 KR102465513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150189795A KR102465513B1 (ko) 2015-12-30 2015-12-30 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189795A KR102465513B1 (ko) 2015-12-30 2015-12-30 표시 장치

Publications (2)

Publication Number Publication Date
KR20170079345A true KR20170079345A (ko) 2017-07-10
KR102465513B1 KR102465513B1 (ko) 2022-11-09

Family

ID=59356245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189795A KR102465513B1 (ko) 2015-12-30 2015-12-30 표시 장치

Country Status (1)

Country Link
KR (1) KR102465513B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049572A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그의 구동방법
KR20110017751A (ko) * 2009-08-14 2011-02-22 엘지디스플레이 주식회사 액정표시장치와 그 도트 인버젼 제어방법
KR20110067183A (ko) * 2009-12-14 2011-06-22 엘지디스플레이 주식회사 영상 표시 장치 및 그의 구동 방법
KR20130022623A (ko) * 2011-08-25 2013-03-07 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR20150073781A (ko) * 2013-12-23 2015-07-01 엘지디스플레이 주식회사 액정표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049572A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그의 구동방법
KR20110017751A (ko) * 2009-08-14 2011-02-22 엘지디스플레이 주식회사 액정표시장치와 그 도트 인버젼 제어방법
KR20110067183A (ko) * 2009-12-14 2011-06-22 엘지디스플레이 주식회사 영상 표시 장치 및 그의 구동 방법
KR20130022623A (ko) * 2011-08-25 2013-03-07 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR20150073781A (ko) * 2013-12-23 2015-07-01 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR102465513B1 (ko) 2022-11-09

Similar Documents

Publication Publication Date Title
JP5403879B2 (ja) 液晶表示装置及びその駆動方法
US8994631B2 (en) Liquid crystal display device and method for driving the same
EP3038085B1 (en) Display device and method of driving the same
JP4661412B2 (ja) 液晶パネルの駆動方法および液晶表示装置
US7812833B2 (en) Liquid crystal display device and method of driving the same
JP2004272270A (ja) 液晶表示装置の駆動装置及びその方法
KR100486999B1 (ko) 액정표시장치의 잔상 방지 방법 및 장치
KR20170002776A (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR20160149368A (ko) 표시장치
JP2011133888A (ja) 駆動回路及びこれを有する表示装置
JP4502025B2 (ja) 液晶表示装置
JP2009109955A (ja) マトリクス表示装置用タイミングコントローラ、及びこれを採用した液晶表示装置
WO2013187196A1 (ja) 表示装置および表示方法
KR20070037900A (ko) Ｌｃｄ 패널을 이용한 디스플레이 장치 및 그 타이밍 제어옵션 수행 방법
KR20050096565A (ko) 액정 표시 장치의 데이터 처리 방법 및 장치
JP2007065134A (ja) 液晶表示装置
WO2017190423A1 (zh) 用于改善余像残留的方法和使用该方法的液晶显示装置
JP2008165235A (ja) 液晶表示装置及びその駆動方法
JP5672468B2 (ja) 表示装置およびその駆動方法
JP2002297100A (ja) 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
US10957233B1 (en) Control method for display panel
KR102465513B1 (ko) 표시 장치
KR102066084B1 (ko) 평판표시장치 및 이의 구동방법
KR20110133248A (ko) 표시 장치의 구동 장치 및 방법
KR20080078475A (ko) 액정표시장치의 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant