KR20170075154A - 복수 회 리셋을 이용한 입력 비율 조정 회로 및 방법 - Google Patents

복수 회 리셋을 이용한 입력 비율 조정 회로 및 방법 Download PDF

Info

Publication number
KR20170075154A
KR20170075154A KR1020150184464A KR20150184464A KR20170075154A KR 20170075154 A KR20170075154 A KR 20170075154A KR 1020150184464 A KR1020150184464 A KR 1020150184464A KR 20150184464 A KR20150184464 A KR 20150184464A KR 20170075154 A KR20170075154 A KR 20170075154A
Authority
KR
South Korea
Prior art keywords
charge sharing
capacitor
voltage
reset
sampling
Prior art date
Application number
KR1020150184464A
Other languages
English (en)
Other versions
KR102332377B1 (ko
Inventor
민경직
오원갑
김원
김병국
최정희
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020150184464A priority Critical patent/KR102332377B1/ko
Publication of KR20170075154A publication Critical patent/KR20170075154A/ko
Application granted granted Critical
Publication of KR102332377B1 publication Critical patent/KR102332377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels

Abstract

본 발명은 서로 다른 동작 전압 범위를 가지는 두 회로 사이를 연결하는 인터페이스 회로로서, 다양한 범위로 입력되는 입력전압의 레벨에 대한 비율 조정을 통하여 안정된 출력 전압을 제공하는 회로 및 방법에 관한 것이다.
본 발명은 입력전압의 레벨에 대한 전하 공유와 리셋을 복수 회 반복하여 입력전압과 출력전압의 다양한 비율을 생성하고 안정된 출력전압을 제공한다.

Description

복수 회 리셋을 이용한 입력 비율 조정 회로 및 방법 {CIRCUIT AND METHOD FOR INPUT SCALE ADJUSTMENT USING A PLURALITY OF NUMBER OF RESETS}
본 발명은 서로 다른 동작 전압 범위를 가지는 두 회로 사이를 연결하는 인터페이스 회로로서, 보다 상세하게는 외부 환경에 영향받는 전압 범위를 가지는 입력전압을, 기준치 내의 안정적인 동작 범위를 가지는 출력전압으로 변환하고, 출력단에 연결되는 회로의 안정적인 동작을 보장하고 출력단에 연결되는 회로를 보호하는 회로 및 방법에 관한 것이다.
최근의 디지털 기술은 다양한 요소기술이 융복합되어 하나의 제품을 구성하는 디지털 컨버전스 현상이 두드러지지게 나타나고 있다. 따라서 서로 다른 종류의 장치, 및 회로가 서로 연결되는 인터페이스의 설계에서 고려해야 할 점이 많아지고 있다.
디지털 기술은 아날로그 기술과 혼재된 상태로도 널리 사용되며, 이 과정에서 서로 다른 동작 전압 범위를 가지는 두 회로 사이를 연결해야 하는 인터페이스 회로의 사용은 드문 일이 아니다.
이때, 인터페이스 전단의 회로는 외부 환경에 쉽게 영향받아 가변적인 동작 범위를 가지더라도 인터페이스 후단의 회로는 안정적인 동작을 위하여 기준치 이내의 안정적인 동작 범위를 가지는 신호를 전달받아야 하는 경우가 있다.
예를 들면, 디스플레이 구동 회로에 있어서, 외부 환경에 영향받아 가변적인 동작 범위를 가지는 데이터 신호를 샘플링하여 수신하는 경우, 구동 회로 내부의 아날로그 디지털 변환기, 또는 논리 회로는 안정적인 동작 범위 내에서 동작하는 것을 전제로 설계되어 있으므로, 외부의 데이터 신호의 동작 범위를 내부 회로의 동작 범위와 일치하도록 입력 전압의 레벨을 스케일링하는 인터페이스 회로가 이용된다.
이때 외부로부터 입력 받은 데이터 신호가 너무 크면 이를 그대로 내부 회로에 전달할 경우 내부 회로가 해석 또는 처리할 수 있는 범위를 넘어 포화되므로 내부에서 무의미한 신호처리가 발생하지 않도록 입력신호의 레벨을 스케일 다운할 수 있다.
외부 입력 신호의 동작 범위를 스케일 다운하는 경우 커패시턴스 간의 전하 공유(charge sharing)를 일으키는 것으로 그 목적을 달성할 수 있다.
전하 공유에 의하여 입력 신호를 스케일 다운하는 종래 기술의 예시로서, 한국등록특허 제10-1368244호 "유기발광다이오드 표시장치의 문턱전압 센싱 회로"를 들 수 있다.
종래의 신호 스케일링 회로에서 입력전압과 출력전압의 비율은 다음의 수학식 1과 같이 나타내어진다.
[수학식 1]
Cs / (Cs + Ccs)
이때 Cs는 샘플링 커패시터(Cs)의 커패시턴스이고, Ccs는 전하 공유 커패시터(Ccs)의 커패시턴스이다.
따라서 입력전압을 스케일 다운해야 하는 비율이 크거나, 입력전압과 출력전압의 비율을 다양하게 조정해야 하는 경우에는 샘플링 커패시터(Cs)와 전하 공유 커패시터(Ccs)가 차지하는 면적이 커지는 문제점이 있다.
디스플레이 구동 회로와 같은 어플리케이션에서는 신호 스케일링 회로를 복수 개수 집적하여 사용되므로 단위 커패시터의 면적이 커지면 디스플레이 구동 회로 전체에서 면적과 비용의 증가가 문제된다.
따라서 작은 면적으로도 효과적으로 입력전압과 출력전압의 비율을 다양하게 조정할 수 있는 신호 스케일링 회로가 요구된다.
한국등록특허 제10-1368244호 (등록일 2014. 02. 21)
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 도출된 것으로서, 복수 횟수의 전하 공유 현상을 이용하여 작은 크기의 커패시터를 이용하면서도 효과적으로 출력전압의 감쇠 비율을 조정하는 회로를 목적으로 한다.
본 발명은 내부 동작 전압 범위가 결정되어 있는 회로의 앞단에서 외부 신호의 비율을 조정하여 내부 동작 전압 범위를 충족하는 신호로 변환하는 인터페이스 회로를 제공하는 것을 목적으로 한다.
본 발명은 다양한 입력 범위를 가지는 동작 회로를 구현할 수 있도록 다이나믹한 입력 비율 조정 기능을 가지는 인터페이스 회로를 제공하면서도 인터페이스 회로의 면적을 줄이는 것을 목적으로 한다.
본 발명은 주어진 조건에서 최적의 입력 조정 비율이 도출될 수 있는 옵션을 가지는 인터페이스 회로를 제공하는 것을 목적으로 한다.
본 발명은 저전압 전자 소자(low-voltage electronic device)와 고전압 전자 소자로 구성된 회로에서 고전압 신호를 저전압 전자 소자를 사용하는 회로에 인가하는 인터페이스 회로로 저전압 전자 소자를 보호하는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 신호 스케일링 회로는 외부로부터의 입력전압을 샘플링하는 샘플링 커패시터, 샘플링 커패시터와의 전하 공유(charge sharing)에 의하여 샘플링 커패시터에 충전된 전압에 비례하는 전압을 수신하는 전하 공유 커패시터 및 전하 공유 커패시터에 병렬로 연결되며 전하 공유 커패시터에 충전된 전압을 리셋하는 리셋 스위치를 포함한다.
이때, 신호 스케일링 회로는 리셋 스위치에 의한 리셋과 전하 공유가 복수 회 수행된 후 전하 공유 커패시터에 수신된 전압을 출력전압으로 생성할 수 있다.
이 때 샘플링 커패시터는 리셋과 전하 공유가 복수 회 수행되는 동안 입력전압과 단절된다.
신호 스케일링 회로의 입력전압과 출력전압의 비율이 미리 결정되었다면, 그 비율에 따라 리셋과 전하 공유가 수행되는 복수의 횟수가 결정될 수 있다.
한편 입력전압과 출력전압의 비율이 미리 결정되지 않은 경우에는 리셋과 전하 공유가 미리 결정된 횟수만큼 반복하여 수행되도록 설계될 수 있다.
전하 공유 커패시터에 수신된 전압의 크기에 기초하여 리셋과 전하 공유가 수행되는 횟수 또는 리셋과 전하 공유를 추가로 진행할 지 여부가 결정될 수도 있다.
본 발명의 신호 스케일링 회로는 전하 공유 커패시터와 병렬로 연결 가능한 제2 전하 공유 커패시터를 더 포함할 수 있다. 전하 공유 커패시터와 제2 전하 공유 커패시터의 합성 커패시턴스가 전하 공유 시 반영되므로 제2 전하 공유 커패시터의 크기를 조절함으로써 전하 공유 시 샘플링 커패시터에 충전된 전압과 전하 공유 커패시터에 수신된 전압 간의 비율이 조정될 수 있다.
본 발명의 다른 일 실시예에 따른 입력 비율 조정 회로는 외부로부터의 입력전압을 샘플링하는 샘플링 커패시터, 전하 공유(charge sharing)에 의하여 샘플링 커패시터에 충전된 전압에 비례하는 전압을 수신하는 전하 공유 커패시터, 전하 공유 커패시터에 병렬로 연결되며 전하 공유 커패시터에 충전된 전압을 리셋하는 리셋 스위치 및 입력전압과 출력전압의 비율을 조정하기 위해 리셋과 전하 공유를 수행하는 횟수를 결정하는 제어 회로를 포함한다.
이때, 제어 회로는 결정된 리셋과 전하 공유를 수행하는 횟수에 따라 리셋 스위치의 동작을 제어하고, 결정된 리셋과 전하 공유를 수행하는 횟수만큼 리셋과 전하 공유가 일어나는 동안 샘플링 커패시터와 입력전압 간의 연결을 차단하도록 타이밍 제어 신호를 생성할 수 있다.
또한, 제어 로직은 전하 공유 커패시터가 리셋 스위치를 통해 리셋된 이후 리셋된 상기 전하 공유 커패시터와 샘플링 커패시터 간의 전하 공유가 일어나도록 리셋 스위치 및 샘플링 커패시터와 전하 공유 커패시터 간의 스위치의 동작 타이밍을 제어할 수 있다.
또한, 제어 로직은 결정된 리셋과 전하 공유를 수행하는 횟수에 따라 입력전압과 출력전압의 비율이 조정되어 동작하는 동안 출력전압을 모니터하고, 상기 출력전압이 포화되는 횟수가 기준치 이상이면 입력전압과 출력전압의 비율을 재조정할 수 있다.
또한 본 발명의 일 실시예에 따른 입력 비율 조정 방법은 입력전압과 출력전압의 비율을 결정하는 단계; 샘플링 커패시터를 이용하여 입력전압을 샘플링하는 단계, 전하 공유 커패시터에 충전된 전압을 리셋하는 단계 및 샘플링 커패시터와 리셋된 전하 공유 커패시터 간의 전하 공유에 의하여 샘플링 커패시터에 충전된 전압에 비례하는 전압을 전하 공유 커패시터에 전달하는 단계를 포함한다.
이때, 리셋하는 단계와 샘플링 커패시터에 충전된 전압에 비례하는 전압을 전하 공유 커패시터에 전달하는 단계는 결정된 상기 입력전압과 출력전압의 비율을 반영하여 결정된 복수의 횟수만큼 반복될 수 있다.
본 발명의 입력 비율 조정 방법은 리셋하는 단계와 샘플링 커패시터에 충전된 전압에 비례하는 전압을 전하 공유 커패시터에 전달하는 단계 사이에 샘플링 커패시터와 전하 공유 커패시터 간의 비율을 결정하는 단계를 더 포함할 수 있다.
한편 본 발명의 다른 일 실시예에 따른 입력 비율 조정 방법은 샘플링 커패시터를 이용하여 입력전압을 샘플링하는 단계, 전하 공유 커패시터에 충전된 전압을 리셋하는 단계, 샘플링 커패시터와 리셋된 전하 공유 커패시터 간의 전하 공유에 의하여 샘플링 커패시터에 충전된 전압에 비례하는 전압을 전하 공유 커패시터에 전달하는 단계 및 샘플링 커패시터와 전하 공유 커패시터 간의 추가적인 전하 공유가 필요한 상황인지 여부에 따라 전하 공유 커패시터에 충전된 전압을 다시 리셋할 지 여부를 결정하는 단계를 포함한다.
이때, 전하 공유 커패시터에 충전된 전압을 다시 리셋할 지 여부를 결정하는 단계는 전하 공유 커패시터에 충전된 전압의 크기와 출력전압의 기준치를 비교하여 상기 전하 공유 커패시터에 충전된 전압을 다시 리셋할 지 여부를 결정할 수 있다.
본 발명에 따르면 다양한 입력전압에 대응하여 복수의 커패시터 또는 큰 면적의 회로를 추가하지 않고 전하 공유 현상을 복수 회 수행하여 다양한 출력전압을 구현할 수 있다.
본 발명에 따르면 다양한 입력전압에 맞추어 최적의 비율로 출력전압을 감쇠할 수 있어, 신호의 해상도 및 정확도를 최대한 확보하여 제공할 수 있다.
본 발명에 따르면 다양한 비율을 제공하기 위해 복수의 커패시터를 추가하지 않고 커패시터의 크기를 줄이면서도 효과적인 비율 조정을 할 수 있다.
본 발명에 따르면 본 발명은 내부 동작 전압 범위가 결정되어 있는 회로의 앞단에서 외부 신호의 비율을 조정하여 내부 동작 전압 범위를 충족하는 신호로 변환하는 인터페이스 회로를 제공할 수 있다.
본 발명에 따르면 작은 면적을 가지면서도 다이나믹한 입력 비율 조정 기능을 가지는 인터페이스 회로를 이용하여 다양한 입력 범위에 대응할 수 있는 동작 회로를 구현할 수 있다.
본 발명에 따르면 주어진 조건에서 최적의 입력 조정 비율이 도출될 수 있는 옵션을 가지는 인터페이스 회로를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 입력 비율 조정 회로를 도시하는 블록도이다.
도 2는 도 1의 신호 스케일링 회로의 일 실시예를 도시하는 회로도이다.
도 3은 도 1 및 도 2의 회로도와 관련된 동작 타이밍의 일 실시예를 도시하는 타이밍도이다.
도 4는 본 발명의 다른 일 실시예에 따른 옵션을 이용한 신호 스케일링 회로를 도시하는 회로도이다.
도 5는 도 4의 회로도와 관련된 동작 타이밍의 일 실시예를 도시하는 타이밍도이다.
도 6은 본 발명의 다른 일 실시예에 따른 제어 회로를 포함하는 입력 비율 조정 회로를 도시하는 블록도이다.
도 7은 본 발명의 일 실시예에 따른 입력 비율 조정 방법을 도시하는 동작 흐름도이다.
도 8은 본 발명의 다른 일 실시예에 따른 입력 비율 조정 방법에서 샘플링 커패시터와 전하 공유 커패시터 간의 비율을 결정하는 단계를 도시하는 동작 흐름도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 입력 비율 조정 방법을 도시하는 동작 흐름도이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 내용을 명세서 전반에 걸쳐 설명함에 있어서, 개개의 구성요소들 사이에서 '전기적으로 연결된다', '연결된다', '접속된다'의 용어의 의미는 직접적인 연결뿐만 아니라 속성을 일정 정도 이상 유지한 채로 중간 매개체를 통해 연결이 이루어지는 것도 모두 포함하는 것이다. 개개의 신호가 '전달된다', '도출된다'등의 용어 역시 직접적인 의미뿐만 아니라 신호의 속성을 어느 정도 이상 유지한 채로 중간 매개체를 통한 간접적인 의미까지도 모두 포함된다. 기타, 전압 또는 신호가 '가해진다, '인가된다', '입력된다' 등의 용어도, 명세서 전반에 걸쳐 모두 이와 같은 의미로 사용된다.
또한 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수 개의 스위치나 복수개의 신호선으로 이루어진 구성일지라도 '스위치들', '신호선들'과 같이 표현할 수도 있고, '스위치', '신호선'과 같이 단수로 표현할 수도 있다. 이는 스위치들이 서로 상보적으로 동작하는 경우도 있고, 때에 따라서는 단독으로 동작하는 경우도 있기 때문이며, 신호선 또한 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.
본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 아래의 내용 및 첨부 도면에 기재된 내용을 함께 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 입력 비율 조정 회로를 도시하는 블록도이다.
도 1을 참조하면, 입력 비율 조정 회로(300)는 신호 스케일링 회로(310) 및 제어 회로(320)를 포함할 수 있다.
신호 스케일링 회로(310)는 제1 입력 전압(V_IP)과 제2 입력 전압(V_IR) 사이의 입력전압(V_IP-V_IR)을 수신하고, 입력전압(V_IP-V_IR)의 크기를 조정하여 변환된 전압을 생성한다. 이때 제2 입력 전압(V_IR)은 경우에 따라 제1 입력 전압(V_IP)의 상보 신호(Differential Signal)가 될 수 있다. 신호 스케일링 회로(310)는 변환된 전압을 제1 출력 전압(V_OP)과 제2 출력 전압(V_OR) 사이의 출력전압(V_OP-V_OR)으로 출력한다.
제어 회로(320)는 입력전압(V_IP-V_IR)이 출력전압(V_OP-V_OR)으로 변환될 수 있도록 신호 스케일링 회로(310)의 내부의 동작 또는 외부와의 인터페이스의 동작을 제어할 수 있다.
도 2는 도 1의 신호 스케일링 회로(310)의 일 실시예를 도시하는 회로도이다.
도 2를 참조하면, 신호 스케일링 회로(310)는 샘플링 커패시터(C_SH), 전하 공유 커패시터(C_CS) 및 리셋 스위치(SW_RST)를 포함한다.
샘플링 커패시터(C_SH)는 외부로부터의 입력전압(V_IP-V_IR)을 샘플링하여 충전/저장할 수 있다. 전하 공유 커패시터(C_CS)는 샘플링 커패시터(C_SH)와의 전하 공유에 의하여 샘플링 커패시터(C_SH)에 충전/저장된 전압에 비례하는 전압을 수신할 수 있다. 이때 전하 공유에 의하여 전하 공유 커패시터(C_CS)에 수신되는 전압은 샘플링 커패시터(C_SH)에 충전/저장된 전압이 일정 비율로 스케일 다운된 전압일 수 있다.
리셋 스위치(SW_RST)는 전하 공유 커패시터(C_CS)에 병렬로 연결되며 스위칭 동작에 의하여 전하 공유 커패시터(C_CS) 양단 간의 전압을 리셋할 수 있다. 전하 공유 커패시터(C_CS)에 임의의 전압이 충전/저장되어 있더라도 리셋 스위치(SW_RST)의 동작에 의하여 전하 공유 커패시터(C_CS) 양단 간의 전압은 리셋될 수 있다.
제1 샘플링 스위치(SW_SHP)는 제1 입력 전압(V_IP)을 샘플링 커패시터(C_SH)의 고전압 단자와 연결하거나 차단할 수 있다. 제2 샘플링 스위치(SW_SHR)는 제2 입력 전압(V_IR)을 샘플링 커패시터(C_SH)의 저전압 단자와 연결하거나 차단할 수 있다.
제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR)가 모두 ON 상태에 있으면 입력전압(V_IP-V_IR)은 샘플링 커패시터(C_SH)로 전달될 수 있다.
입력전압(V_IP-V_IR)이 샘플링 커패시터(C_SH)로 전달된 이후, 전하 공유(charge sharing)가 일어나기 전에 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR) 중 적어도 하나 또는 양쪽 모두는 OFF되어 샘플링 커패시터(C_SH)에 저장된 전압이 확정된다. 이때 입력전압(V_IP-V_IR)이 변화하더라도 샘플링 커패시터(C_SH)에는 전달되지 않는다. 또한 반대로 샘플링 커패시터(C_SH)에 충전/저장된 전압은 신호 스케일링 회로(310)의 내부 동작에 의하여 입력전압(V_IP-V_IR)과 무관하게 변화할 수 있다.
샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS) 사이에 전하 공유가 일어나기 전, 전하 공유 커패시터(C_CS)에 충전/저장되어 있을 지도 모르는 임의의 전압을 리셋하기 위하여 전하 공유 커패시터(C_CS)의 양단에 병렬로 연결된 리셋 스위치(SW_RST)가 ON된다.
이후 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)가 ON되어 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS) 사이에 전하 공유가 일어난다.
샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS) 사이에 전하 공유가 일어나면 샘플링 커패시터(C_SH)에 충전된 전압과 전하 공유 커패시터(C_CS)에 충전된 전압은 동일하다. 샘플링 커패시터(C_SH)로부터 전하 공유 커패시터(C_CS)로 수신된 전압이 미리 설정된 기준에 부합하여 출력전압(V_OP-V_OR)으로 출력되기에 적합하면 이후 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)가 OFF되어 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS)가 분리되고, 전하 공유 커패시터(C_CS)에 수신된 전압은 출력전압(V_OP-V_OR)으로 출력될 수 있다.
한편 샘플링 커패시터(C_SH)로부터 전하 공유 커패시터(C_CS)로 수신된 전압이 미리 설정된 기준에 부합하지 않고 출력전압(V_OP-V_OR)으로 출력되기에 적합하지 않으면 신호 스케일링 회로(310)는 리셋과 전하 공유 동작을 추가로 수행할 수 있다. 추가적인 리셋과 전하 공유 동작은 전하 공유 커패시터(C_CS)에 수신된 전압이 미리 설정된 기준에 부합할 때까지 반복될 수도 있고, 추가적인 리셋과 전하 공유 동작에 정해진 횟수만큼 반복될 수도 있으며, 최초 샘플링 커패시터(C_SH)에 충전/저장된 전압(샘플링된 전압)과 전하 공유 커패시터(C_CS)에 수신된 전압의 비율이 미리 설정된 비율을 만족할 때까지 반복될 수도 있다.
이때 본 발명의 신호 스케일링 회로(310)의 5개의 스위치들(SW_SHP, SW_SHR, SW_CSP, SW_CSR, SW_RST)의 ON/OFF 동작 및 그 동작 타이밍은 제어 회로(320)의 제어 신호에 의하여 제어될 수 있다.
추가적인 리셋과 전하 공유가 일어나는 동안에는 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR) 중 적어도 하나 또는 양쪽 모두는 OFF되어 입력전압(V_IP-V_IR)이 신호 스케일링 회로(310)의 내부에 영향을 주지 않도록 제어된다.
전하 공유 커패시터(C_CS)에 수신된 전압이 출력전압(V_OP-V_OR)으로 출력되어 다음 단계의 회로에 전달된 이후에는, 신호 스케일링 회로(310) 또는 제어 회로(320)는 리셋 스위치(SW_RST)를 ON시켜 전하 공유 커패시터(C_CS)에 수신된 전압을 리셋하고 다음 샘플링된 전압이 전달 및 수신되기를 기다릴 수 있다.
도 3는 도 1 및 도 2의 회로도와 관련된 동작 타이밍의 일 실시예를 도시하는 타이밍도이다.
도 3에서는 설명의 편의상 제1 시간 구간(510)과 제2 시간 구간(520)으로 구분하여 신호 스케일링 회로(310)의 동작을 설명한다.
도 3을 참조하면, 제1 시간 구간(510) 동안에는 입력전압(V_IP-V_IR)이 샘플링되고, 전하 공유 커패시터(C_CS)의 리셋 동작, 및 샘플링 커패시터(C_SH)로부터 전하 공유 커패시터(C_CS)로 전하 공유 및 전압의 전달 동작이 1회 수행될 수 있다.
제2 시간 구간(520)에는 제1 시간 구간(510) 동안 샘플링된 입력전압(V_IP-V_IR)에 기초하여 신호 스케일링 회로(310)가 적어도 1회 이상의 부가적인 비율 조정 동작을 수행할 수 있다. 이때 부가적인 비율 조정 동작이라 함은 전하 공유 커패시터(C_CS)의 리셋 동작, 및 샘플링 커패시터(C_SH)로부터 전하 공유 커패시터(C_CS)로 전하 공유 및 전압의 전달 동작을 의미한다.
제2 시간 구간(520) 동안에는 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR) 중 적어도 하나 또는 양쪽 모두는 OFF되어 입력전압(V_IP-V_IR)이 신호 스케일링 회로(310)의 내부에 영향을 주지 않도록 제어될 수 있다. 도 3에서는 설명의 편의 상 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR) 모두가 OFF 상태로 유지되는 경우가 도시되었다.
제2 시간 구간(520) 동안에는 미리 결정된 횟수만큼 부가적인 비율 조정 동작이 수행되거나, 샘플링 커패시터(C_SH)로부터 전하 공유 커패시터(C_CS)로 수신된 전압이 미리 설정된 기준에 부합할 때까지 부가적인 비율 조정 동작이 수행되거나, 최초 샘플링 커패시터(C_SH)에 충전/저장된 전압(샘플링된 전압)과 전하 공유 커패시터(C_CS)에 수신된 전압의 비율이 미리 설정된 비율을 만족할 때까지 부가적인 비율 조정 동작이 반복적으로 수행될 수 있다. 제2 시간 구간(520) 동안의 적어도 1회 이상의 부가적인 비율 조정 동작으로 인하여 원하는 조건을 충족하는 출력전압(V_OP-V_OR)이 출력될 수 있다.
신호 스케일링 회로(310)가 입력전압(V_IP-V_IR)의 레벨을 샘플링 및 스케일링하기 전에 신호 스케일링 회로(310) 내부에 저장되어 있을 지도 모를 이전 단계의 잔류 전압, 특히 전하 공유 커패시터(C_CS)에 충전되어 있을 지도 모를 잔류 전압을 리셋하기 위해 리셋 스위치(SW_RST)의 제어 신호를 High로 유지하여 리셋 스위치(SW_RST)를 ON 상태로 유지하는 제1 이벤트(511)가 발생한다.
제1 이벤트(511)와는 별개로 제2 입력 전압(V_IR)이 샘플링 커패시터(C_SH)의 저전압 단자에 유입되도록 제2 샘플링 스위치(SW_SHR)가 턴 ON되는 제2 이벤트(512)가 발생하고 일정 기간 동안 제2 샘플링 스위치(SW_SHR)가 ON 상태를 유지하게 된다.
이때 제2 샘플링 스위치(SW_SHR)의 ON 상태가 유지되는 도중에 제1 입력 전압(V_IP)이 샘플링 커패시터(C_SH)의 고전압 단자에 유입되도록 제1 샘플링 스위치(SW_SHP)가 턴 ON이 되는 제3 이벤트(513)가 발생하고 일정 시간 동안 제1 샘플링 스위치(SW_SHP)가 ON 상태를 유지하여 입력전압(V_IP-V_IR)의 샘플링이 수행될 수 있다. 샘플링된 입력전압(V_IP-V_IR)은 샘플링 커패시터(C_SH)에 충전/저장된다.
입력전압(V_IP-V_IR)의 샘플링에 충분히 긴 시간 동안 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR)가 ON 상태를 유지하여 샘플링 커패시터(C_SH)의 충전이 완료되면, 제2 샘플링 스위치(SW_SHR)가 턴 OFF되는 제4 이벤트(514), 리셋 스위치(SW_RST)가 턴 OFF되는 제5 이벤트(515) 및 제1 샘플링 스위치(SW_SHP)가 턴 OFF되는 제6 이벤트(516)가 발생될 수 있다.
제2 이벤트(512) 및 제3 이벤트(513)는 입력전압(V_IP-V_IR)을 샘플링하여 저장하기 위한 과정으로 동시에 일어날 수도 있으며, 반드시 도 3에 도시된 순서로 발생해야 하는 것은 아니다.
제4 이벤트(514) 내지 제6 이벤트(516)는 샘플링된 입력전압(V_IP-V_IR)의 값을 확정하고 입력전압(V_IP-V_IR)의 변화가 샘플링 커패시터(C_SH)에 충전된 전압에 영향을 주지 않도록 하며, 뒤이어 발생할 전하 공유를 준비하는 과정으로, 제4 이벤트(514) 내지 제6 이벤트(516) 또한 동시에 일어날 수도 있으며, 반드시 도 3에 도시된 순서로 발생해야 하는 것은 아니다.
다만, 외부로부터 인가되는 입력전압(V_IP-V_IR)의 레퍼런스 기저 전압과 신호 스케일링 회로(310)의 내부 동작의 레퍼런스 기저 전압이 일치하지 않는 경우에, 신호 스케일링 회로(310)의 내부 동작의 전압 범위와 외부 인터페이스 동작의 전압 범위를 동기시키기 위하여 제2 입력 전압(V_IR)의 레퍼런스 기저 전압으로 신호 스케일링 회로(310)의 내부 동작의 레퍼런스 기저 전압을 일치시킬 수 있는데, 이 과정에서 기준 입력 전압 범위에 동기화하기 위한 level shift 가 일어날 수 있다.
이 때에는 도 3에 도시된 순서로 제2 이벤트(512) 내지 제6 이벤트(516)가 발생하는 것이 신호 스케일링 회로(310)의 내부 동작의 전압 범위와 외부 인터페이스 동작의 전압 범위가 불일치할 경우의 level shift를 효과적으로 발생시킬 수 있는 수단일 것이다.
샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS) 간의 전하 공유(charge sharing)를 일으키기 위해 제2 전하 공유 스위치(SW_CSR)가 턴 ON되는 제7 이벤트(517)가 발생하고, 제2 전하 공유 스위치(SW_CSR)의 ON 상태가 유지되는 도중에 제1 전하 공유 스위치(SW_CSP)가 턴 ON되는 제8 이벤트(518)가 발생할 수 있다.
제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR)의 순차적인 턴 ON 및 턴 OFF 동작, 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)의 순차적인 턴 ON 및 턴 OFF 동작은 서로 이질적인 레퍼런스 기저 전압을 가지는 입력단의 외부 인터페이스 - 신호 스케일링 회로(310)의 내부 - 출력단 이후의 외부 인터페이스 간에 레퍼런스 기저 전압의 차이로 인한 신호의 손실 또는 오류를 방지하려는 목적에서 채택된 동작 시퀀스이다.
또한 신호 스케일링 회로(310)의 입력단의 외부 인터페이스와 출력단 이후의 외부 인터페이스 간의 레퍼런스 기저 전압의 차이로 인한 신호의 손실 또는 오류를 방지하기 위해서 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR)가 모두 OFF 상태에 있을 때에만 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)가 턴 ON/OFF 동작을 수행하고, 반대로 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR)의 턴 ON/OFF 동작은 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)가 모두 OFF 상태에 있을 때에만 수행된다. 이때 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR)가 모두 OFF 된 이후에 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR) 중 적어도 어느 하나가 턴 ON되기까지는 제1 시간 지연 구간(519)이 확보될 수 있다. 제1 시간 지연 구간(519)의 확보는 전하 공유 과정이 입력전압(V_IP-V_IR)에 영향을 받지 않기 위해서도 필요하다.
다시 도 3을 참조하면, 전하 공유가 일어나기에 충분한 시간을 확보하기 위하여 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)가 모두 ON 상태를 일정 기간 이상 유지한다. 이 때 샘플링 커패시터(C_SH)에 저장된 전하의 일부가 전하 공유 커패시터(C_CS)로 전달되어 샘플링 커패시터(C_SH)에 저장된 전압에 비례하는 전압이 1차로 스케일링되어 전하 공유 커패시터(C_CS)에 수신될 수 있다.
전하 공유 커패시터(C_CS)의 충전이 완료되면, 제1 전하 공유 스위치(SW_CSP)가 턴 OFF되고, 제2 전하 공유 스위치(SW_CSR)가 턴 OFF되어 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS) 간의 연결이 차단된다.
제2 시간 구간(520)에서는 제1 시간 구간(510)에서 1차로 전하 공유되어 충전된 전하 공유 커패시터(C_CS)의 전하를 리셋하고, 샘플링 커패시터(C_SH)에 남겨진 전하에 대한 전하 공유 과정을 복수 회 반복하여 원하는 비율의 출력전압(V_OP-V_OR)이 생성될 수 있다.
본 발명의 신호 스케일링 회로(310)에서 리셋과 전하 공유의 횟수가 결정되는 일 실시예로서, 최초 입력전압(V_IP-V_IR)과 출력전압(V_OP-V_OR)의 비율이 미리 결정된 상태에서 최초 입력전압(V_IP-V_IR)과 출력전압(V_OP-V_OR)의 비율을 충족할 때까지 리셋과 전하 공유가 수행되는 복수의 횟수가 결정될 수 있다. 예를 들어 최초 입력전압(V_IP-V_IR)의 동작 범위가 30~40 V이고, 출력전압(V_OP-V_OR)의 동작 범위가 0~5V인 경우에 최초 입력전압(V_IP-V_IR)과 출력전압(V_OP-V_OR)의 목표 비율을 1/8로 설정하고, 비율이 1/8에 도달할 때까지 리셋과 전하 공유를 수행할 수 있다.
본 발명의 신호 스케일링 회로(310)에서 리셋과 전하 공유의 횟수가 결정되는 다른 일 실시예로서, 전하 공유 커패시터(C_CS)에 수신된 전압의 크기가 미리 결정된 기준 범위를 충족할 때까지 리셋과 전하 공유가 수행될 수 있다. 이때 리셋과 전하 공유가 수행되는 횟수는 전하 공유 커패시터(C_CS)에 수신된 전압의 크기를 반영하여 결정된다고 할 수 있다. 예를 들어 신호 스케일링 회로(310) 후단의 회로가 0~5V의 목표 동작 범위를 가지는 경우, 최초 입력전압(V_IP-V_IR)의 범위에 관계없이 출력전압(V_OP-V_OR)의 스케일이 목표 동작 범위 내에 진입할 때까지 복수의 리셋과 전하 공유가 수행될 수 있다.
본 발명의 신호 스케일링 회로(310)에서 리셋과 전하 공유의 횟수가 결정되는 또 다른 일 실시예로서, 신호 스케일링 회로(310)의 구성이 결정되어 있어 1회의 전하 공유에서 스케일링되는 비율이 이미 알려져 있는 경우 이를 기반으로 리셋과 전하 공유의 횟수 N이 미리 결정되어 있는 실시예가 가능하다.
다시 도 3을 참조하면, 제2 시간 구간(520) 동안에는 샘플링 커패시터(C_SH)는 리셋과 전하 공유가 (N-1) 회 수행되는 동안 입력전압(V_IP-V_IR)과 단절된다. 이때 샘플링 커패시터(C_SH)와 입력전압(V_IP-V_IR) 사이를 단절하기 위하여 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR)는 턴 OFF 상태로 유지된다.
제1 시간 구간(510) 종료 후 리셋 스위치(SW_RST)가 턴 ON되어 전하 공유 커패시터(C_CS)에 충전된 전압을 리셋하는 제9 이벤트(522)가 발생한다.
전하 공유 커패시터(C_CS)가 리셋되기에 충분한 시간 동안 리셋 스위치(SW_RST)는 ON 상태를 유지하고, 전하 공유 커패시터(C_CS)가 리셋되기에 충분한 시간이 경과한 뒤에 리셋 스위치(SW_RST)가 턴 OFF되는 제10 이벤트(523)가 발생한다. 이때 리셋 스위치(SW_RST)가 ON 상태를 유지하는 시간 구간(521) 동안 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR)는 모두 OFF 상태를 유지하여 입력전압(V_IP-V_IR)에 의하여 샘플링 커패시터(C_SH)의 전압이 영향받지 않도록 제어된다.
제2 전하 공유 스위치(SW_CSR)가 턴 ON되는 제11 이벤트(524)가 발생하고, 제1 전하 공유 스위치(SW_CSP)가 턴 ON되는 제12 이벤트(525)가 발생한다. 제11 이벤트(524)와 제12 이벤트(525)에 의하여 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS)가 병렬로 연결되고, 전하 공유가 일어나 샘플링 커패시터(C_SH)에 충전된 전압의 일부가 스케일 다운되어 전하 공유 커패시터(C_CS)에 수신된다.
전하 공유가 일어나기에 충분한 시간 동안 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)는 ON 상태를 유지한다.
이때 전하 공유 동작과 전하 공유 커패시터(C_CS)의 리셋 과정이 서로 영향을 주어서 샘플링 커패시터(C_SH)에 저장된 전압이 소실되지 않도록 제10 이벤트(523)와 제11 이벤트(524) 사이에는 제2 시간 지연 구간(526)이 필요하다.
제1 시간 구간(510) 동안 1회 리셋과 전하 공유가, 제2 시간 구간(520) 동안 (N-1)회 리셋과 전하 공유가 일어나는 신호 스케일링 회로(310)에서는 입력전압(V_IP-V_IR)과 출력전압(V_OP-V_OR)의 비율은 다음의 수학식 2와 같이 나타낼 수 있다.
[수학식 2]
[ (C_SH / (C_SH + C_CS)) ]N
상기 수학식 2에서 C_SH는 샘플링 커패시터(C_SH)의 커패시턴스이고, C_CS는 전하 공유 커패시터(C_CS)의 커패시턴스이며, N은 리셋과 전하 공유를 일으킨 총 횟수이다.
예를 들어 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS)의 커패시턴스가 동일하게 1:1의 비율이라면 수학식 2에 따라 1회 전하 공유 시 1/2의 감쇠 비율로 전하 공유 커패시터(C_CS)에 수신된 전압을 얻을 수 있고, 리셋과 전하 공유를 N회 수행하면 (1/2)N 의 감쇠 비율을 얻을 수 있다.
따라서 본 발명의 실시예에 따른 신호 스케일링 회로(310)는 입력전압(V_IP-V_IR)을 스케일 다운해야 하는 비율이 크거나, 입력전압(V_IP-V_IR)과 출력전압(V_OP-V_OR)의 비율이 동적으로 다양하게 조정되어야 하는 경우에도 대응할 수 있다. 또한 본 발명의 실시예에 따른 신호 스케일링 회로(310)는 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS)가 차지하는 면적을 최소화 하면서도 다양한 출력 전압을 생성할 수 있다.
한편 본 발명의 다른 일 실시예에 따르면 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS)의 커패시턴스의 비율을 1:1로 한정하지 않으며, 신호 스케일링 회로(310)가 동작하는 상황에 맞추어 추가적인 옵션의 설정이 가능하다.
도 4는 본 발명의 다른 일 실시예에 따른 옵션을 이용한 신호 스케일링 회로를 도시하는 회로도이다.
도 4를 참조하면, 도 4의 신호 스케일링 회로는 도 1의 신호 스케일링 회로(310)와 동일하게 제1 입력 전압(V_IP)과 제2 입력 전압(V_IR)으로 구성되는 입력전압(V_IP-V_IR), 제1 출력 전압(V_OP)과 제2 출력 전압(V_OR)으로 구성되는 출력전압(V_OP-V_OR), 리셋 스위치(SW_RST), 샘플링 커패시터(C_SH), 전하 공유 커패시터(C_CS)를 포함한다. 또한 도 1의 신호 스케일링 회로(310)와 동일하게 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR), 제1 전하 공유 스위치(SW_CSP) 및 제2 전하 공유 스위치(SW_CSR)를 포함한다.
도 1의 신호 스케일링 회로(310)와 동일하게 포함되는 부분의 설명은 여기서는 생략하기로 한다.
도 4의 신호 스케일링 회로는 전하 공유 커패시터(C_CS)와 병렬로 연결되는 적어도 하나 이상의 옵션 전하 공유 커패시터(C_OP1 ~ C_OPN)와 적어도 하나 이상의 옵션 스위치(SW_OP1 ~ SW_OPN)를 포함할 수 있다.
적어도 하나 이상의 옵션 전하 공유 커패시터(C_OP1 ~ C_OPN)의 각각은 적어도 하나 이상의 옵션 스위치(SW_OP1 ~ SW_OPN) 중 하나와 직렬로 연결된다.
직렬로 연결된 옵션 전하 공유 커패시터(C_OP1 ~ C_OPN)와 적어도 하나 이상의 옵션 스위치(SW_OP1 ~ SW_OPN)는 전하 공유 커패시터(C_CS)와 병렬로 연결된다.
옵션 스위치(SW_OP1 ~ SW_OPN) 각각은 개별적으로 ON 또는 OFF 상태에 있을 수 있다. 단, 옵션 스위치(SW_OP1 ~ SW_OPN) 각각은 샘플링 커패시터(C_SH)로부터 전하 공유 커패시터(C_CS)로 전하 공유에 의하여 전압/전하가 전달되는 동안은 상태를 유지하며 변화하지 않는다.
옵션 스위치(SW_OP1 ~ SW_OPN) 각각의 ON/OFF 상태에 따라 도 4의 신호 스케일링 회로의 구성(configuration)이 달라질 수 있다. 예를 들어 제1 옵션 스위치(SW_OP1)가 N회의 전하 공유 동작 동안 계속하여 ON 상태를 유지하면 입력전압(V_IP-V_IR)과 출력전압(V_OP-V_OR)의 비율은 다음의 수학식 3과 같이 나타낼 수 있다.
[수학식 3]
[ (C_SH / (C_SH + C_CS + C_OP1 )) ]N
상기 수학식 3에서 C_OP1은 제1 옵션 전하 공유 커패시터(C_OP1)의 커패시턴스이다. 한편 예를 들어 제1 옵션 전하 공유 커패시터(C_OP1)가 전하 공유 커패시터(C_CS) 및 샘플링 커패시터(C_SH)와 동일한 커패시턴스를 가진다고 가정하면, 상기 수학식 3의 전압 스케일링 비율은 (1/3)N으로 표현될 수 있다.
이때 제1 옵션 스위치(SW_OP1)가 홀수 회째의 전하 공유 시에는 OFF 상태이고 짝수 회째의 전하 공유 시에는 ON 상태라 하면 전압 스케일링 비율은 [ (1/2)(1/3) ](N/ 2)으로 나타내어질 수 있을 것이다.
또한 다른 옵션 스위치들(SW_OP2 ~ SW_OPN)의 상태를 각 전하 공유 시마다 ON/OFF 가운데 하나로 적절히 선택하면 다양한 전압 스케일링 비율의 조합을 얻을 수 있다.
옵션 스위치들(SW_OP1 ~ SW_OPN) 중 어느 하나가 ON 상태에 있으면, ON 상태에 있는 옵션 스위치에 직렬로 연결된 옵션 전하 공유 커패시터는 전하 공유 동작에서 전압 스케일링 비율에 영향을 미친다. OFF 상태에 있는 옵션 스위치에 직렬로 연결된 옵션 전하 공유 커패시터는 전하 공유 동작 시 영향을 미치지 않는다.
즉, 도 4에서는 도시되지 않았으나, 도 1의 제어 회로(320)등에서 옵션 스위치들(SW_OP1 ~ SW_OPN)의 ON/OFF 동작을 제어하는 제어 신호를 생성하여 도 4의 신호 스케일링 회로의 구성을 변경하면, 전하 공유 시의 전압 스케일링 비율을 동적으로 변화시켜 다양한 조합의 전압 스케일링 비율을 얻을 수 있다.
도 5는 도 4의 회로도와 관련된 동작 타이밍의 일 실시예를 도시하는 타이밍도이다.
도 5를 참조하면, 리셋 스위치(SW_RST), 제1 샘플링 스위치(SW_SHP)와 제2 샘플링 스위치(SW_SHR)의 동작은 도 3에 도시된 것과 동일하므로 중복되는 내용의 설명을 생략한다.
전하 공유 커패시터(C_CS)에 충전된 전압의 리셋이 완료되고, 입력전압(V_IP-V_IR)이 샘플링되어 샘플링 커패시터(C_SH)의 충전이 완료된 상태에서 제2 전하 공유 스위치(SW_CSR)가 턴 ON되는 제1 이벤트(711)가 발생한다. 이때 옵션 스위치들(SW_OP1 ~ SW_OPN)이 턴 ON되는 제2 이벤트(712)가 발생할 수 있다. 제1 이벤트(711)과 제2 이벤트(712)는 전하 공유 동작의 준비가 완료되었음을 의미한다. 옵션 스위치들(SW_OP1 ~ SW_OPN)이 제2 이벤트(712)에서 모두 턴 ON되는 경우가 도 5을 통하여 도시되었으나, 옵션 스위치들(SW_OP1 ~ SW_OPN) 중 어느 스위치가 턴 ON될 것인지는 한 번의 전하 공유를 통하여 얻고자 하는 전압 스케일링 비율에 따라 결정될 수 있다.
제1 전하 공유 스위치(SW_CSP)가 턴 ON되는 제3 이벤트(713)가 발생함으로써 샘플링 커패시터(C_SH)로부터 전하 공유 커패시터(C_CS)로 전하 공유가 이루어진다. 이때 옵션 스위치들(SW_OP1 ~ SW_OPN) 중 ON 상태를 유지하는 옵션 스위치에 직렬로 연결된 옵션 전하 공유 커패시터는 샘플링 커패시터(C_SH)로부터 전하를 수신하여 전하 공유의 전압 스케일링 비율에 영향을 미친다.
제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)가 일정 시간 동안 ON 상대를 유지하여 전하 공유가 충분히 일어날 수 있다. 옵션 스위치들(SW_OP1 ~ SW_OPN) 중 ON 상태에 있던 옵션 스위치는 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR) 중 적어도 어느 하나가 OFF 되기 전까지 ON 상태를 유지한다.
제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)와 모든 옵션 스위치들(SW_OP1 ~ SW_OPN)이 OFF 상태인 상태에서 제1 시간 구간(710)이 종료된다. 제1 시간 구간(710) 동안 1회의 리셋과 전하 공유가 발생함은 도 3에서와 같다. 제2 시간 구간(720) 동안에는 (N-1)회의 리셋과 전하 공유가 발생할 수 있다. 제1 시간 구간(710)과 제2 시간 구간(720) 동안에는 소정의 시간 구간이 필요할 수 있다.
제2 시간 구간(720) 동안에는 전하 공유를 진행하기 전에 전하 공유 커패시터(C_CS)의 충전된 전하를 리셋하는 리셋 스위치(SW_RST)가 턴 ON되는 제4 이벤트(721)가 발생한다. 이때, 리셋 스위치(SW_RST)는 전하 공유 커패시터(C_CS)가 완전하게 리셋될 때까지 일정시간 턴 ON상태를 유지할 수 있다. 전하 공유 커패시터(C_CS)의 리셋이 충분히 진행되면 리셋 스위치(SW_RST)가 턴 OFF되는 제5 이벤트(722)가 발생한다.
리셋 스위치(SW_RST)가 턴 OFF된 이후, 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS)가 전하 공유를 일으키기 위한 준비 과정으로서 제2 전하 공유 스위치(SW_CSR)가 턴 ON되는 제6 이벤트(723)가 발생한다. 이때 옵션 스위치들(SW_OP1 ~ SW_OPN) 중 적어도 하나 이상이 필요에 따라 턴 ON되는 제7 이벤트(724)가 발생할 수 있다.
도 5에서는 제2 이벤트(712)와 제7 이벤트(724)에서 모두 옵션 스위치들(SW_OP1 ~ SW_OPN)이 턴 ON되는 실시예가 도시되었으나, 본 발명의 실시예에 따라서는 제2 이벤트(712)에서 턴 ON되는 옵션 스위치와 제7 이벤트(724)에서 턴 ON되는 옵션 스위치는 서로 다를 수 있다. 또한 제2 시간 구간(720) 내에서 리셋 스위치(SW_RST)의 턴 ON 및 턴 OFF, 제1 전하 공유 스위치(SW_CSP), 제2 전하 공유 스위치(SW_CSR), 및 옵션 스위치들(SW_OP1 ~ SW_OPN)의 턴 ON 및 턴 OFF 동작은 (N-1)회 반복될 수 있는데, 이 과정에서 제1 전하 공유 스위치(SW_CSP) 및 제2 전하 공유 스위치(SW_CSR)의 턴 ON/OFF 동작 시마다 턴 ON되는 옵션 스위치는 서로 다를 수 있다. 즉, 전하 공유가 일어날 때마다 전압 스케일링 비율에 영향을 미치는 옵션 스위치는 달리 선택될 수 있으며, 필요에 따라서는 모든 옵션 스위치들(SW_OP1 ~ SW_OPN)이 OFF 상태를 유지하여 사용되지 않을 수도 있다.
이때, 제2 전하 공유 스위치(SW_CSR)가 ON 상태로 유지되는 도중에 제1 전하 공유 스위치(SW_CSP)가 턴 ON되는 제8 이벤트(725)가 발생하고, 전하 공유가 일어난다. 전하 공유 커패시터(C_CS)로 전하 공유가 일어나는 데 충분한 시간이 경과할 동안 제1 전하 공유 스위치(SW_CSP)와 제2 전하 공유 스위치(SW_CSR)는 ON 상태를 유지한다.
샘플링 커패시터(C_SH)로부터 전하 공유 커패시터(C_CS)로 전하 공유가 일어나기에 충분한 시간이 경과한 후 제1 전하 공유 스위치(SW_CSP)와 옵션 스위치들(SW_OP1 ~ SW_OPN), 및 제2 전하 공유 스위치(SW_CSR)가 턴 OFF되어 다음 동작을 준비할 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 제어 회로를 포함하는 입력 비율 조정 회로(800)를 도시하는 블록도이다.
도 6을 참조하면, 입력 비율 조정 회로(800)는 신호 스케일링 회로(810) 외에 제어 회로(820)를 포함한다.
신호 스케일링 회로(810)는 도 4에 도시된 세부 구성을 가질 수 있다.
제어 회로(820)는 입력 전압(10)과 출력 전압(20)에 기반하여 신호 스케일링 회로(810)의 각 스위치의 동작을 제어하는 제어 신호를 생성할 수 있다.
제어 회로(820)는 신호 스케일링 회로(810) 내의 리셋 스위치(SW_RST)의 동작을 제어하고, 리셋과 전하 공유가 N회 수행되는 동안 신호 스케일링 회로(810) 내의 샘플링 커패시터(C_SH)와 입력전압(10)간의 연결을 차단하도록 타이밍 제어 신호를 생성할 수 있다. 타이밍 제어 신호는 신호 스케일링 회로(810) 내의 리셋 스위치(SW_RST)를 제어할 수 있고, 제1 샘플링 스위치(SW_SHP) 및 제2 샘플링 스위치(SW_SHR) 중 적어도 하나 또는 양쪽 모두를 제어할 수 있다.
제어 회로(820)는 신호 스케일링 회로(810) 내의 전하 공유 커패시터(C_CS)가 리셋 스위치(SW_RST)를 통해 리셋된 이후 리셋된 전하 공유 커패시터(C_CS)와 샘플링 커패시터(C_SH) 간의 전하 공유가 일어나도록 제1/제2 전하 공유 스위치(SW_SCR, SW_SCP)의 동작 타이밍을 제어하는 제어 신호를 생성할 수 있다.
본 발명의 일 실시예에 따르면 제어 회로(820)는 입력전압(10)과 출력전압(20)의 목표 비율이 미리 결정된 상태에서 리셋과 전하 공유가 수행되는 횟수 N을 결정할 수 있다.
본 발명의 다른 일 실시예에 따르면 제어 회로(820)는 리셋과 전하 공유가 수행되는 횟수 N 뿐만 아니라 신호 스케일링 회로(810) 내의 옵션 스위치들(SW_OP1 ~ SW_OPN)의 ON 또는 OFF 동작을 결정하여 각 전하 공유 시의 전압 스케일링 비율을 결정할 수 있다. 예를 들어 제어 회로(820)에 의하여 결정된 리셋 및 전하 공유 시퀀스가 (리셋 - 1/2 비율 전하 공유 - 리셋 - 1/3 비율 전하 공유 - 리셋 - 1/2 비율 전하 공유)와 같다면, 신호 스케일링 회로(810)는 3회의 리셋 및 전하 공유를 수행하고, 입력 전압(10)과 출력 전압(20) 간의 감쇠 비율은 1/12 이다.
입력 전압(10)과 출력 전압(20)의 모니터링에 의하여 위와 같은 리셋 및 전하 공유 시퀀스가 결정되었다면, 입력 비율 조정 회로(810)는 리셋 및 전하 공유 시퀀스를 이후의 입력 전압(10)에 적용하여 샘플링된 입력 전압(10)의 1/12 감쇠된 출력 전압(20)을 출력할 수 있다.
한편 위에서 정해진 리셋 및 전하 공유 시퀀스가 계속 적용되어 동작하던 중 입력 전압(10)이 제공되는 외부 인터페이스의 변화로 인하여 동작 환경의 변화가 발생할 수 있다. 이때 본 발명의 일 실시예에 따른 제어 회로(820)는 입력 전압(10)의 크기를 모니터하여 목표 감쇠 비율을 재조정할 수 있다. 또는 본 발명의 다른 일 실시예에 따른 제어 회로(820)는 출력 전압(20)이 다음 스테이지의 회로의 동작 범위의 포화 상태에 도달하였는지를 모니터하여 목표 감쇠 비율을 재조정할 수 있다. 제어 회로(820)는 출력 전압(20)이 포화 상태에 도달하는 횟수를 모니터하여 기준치 이상으로 빈번하게 출력 전압(20)이 포화 상태에 도달하면 입력 전압(10)과 출력 전압(20)의 목표 감쇠 비율을 재조정할 수 있다.
도 7은 본 발명의 일 실시예에 따른 입력 비율 조정 방법을 도시하는 동작 흐름도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 입력 비율 조정 방법은 우선 입력 비율 조정 회로(300, 800)의 제어 회로(320, 820)에서 입력전압과 출력전압의 비율을 결정한다(S910). 이때, 단계S910에서 결정된 비율은 입력전압의 레벨을 스케일링하여 원하는 출력전압에 도달할 수 있는 목표 비율을 말하며, 목표 비율에 따라 제어 회로(320, 820)는 리셋과 전하 공유를 수행할 횟수를 결정할 수 있다. 출력전압의 목표 동작 범위가 정해진 경우에 입력전압의 크기에 따라 목표 비율이 결정될 수 있다.
입력 비율 조정 회로(300, 800)는 샘플링 커패시터(C_SH)를 이용하여 입력전압을 샘플링한다(S920). 이때, 제어 회로(320, 820)는 샘플링 스위치들(SW_SHP, SW_SHR)의 동작 타이밍을 제어하여 샘플링 커패시터(C_SH)가 입력전압을 수신할 수 있도록 제어할 수 있다.
입력 비율 조정 회로(300, 800)는 전하 공유 커패시터(C_CS)에 충전된 전압을 리셋한다(S930). 도 7에서는 단계 S920이 실행된 이후 단계 S930이 수행되도록 도시되었지만, 입력전압의 샘플링(S920)과 전하 공유 커패시터(C_CS)의 리셋(S930)은 동시에 수행될 수도 있고, 리셋(930)된 이후에 샘플링(S920)이 수행될 수도 있다. 입력전압의 샘플링(S920) 이후에는 샘플링된 입력전압에 대한 스케일링이 종료될 때까지 입력전압과 샘플링 커패시터(C_SH) 사이는 단절되어 입력전압이 샘플링 커패시터(C_SH)에 영향을 주지 않는다.
입력 비율 조정 회로(300, 800)는 샘플링 커패시터(C_SH)와 리셋된 전하 공유 커패시터(C_CS)간의 전하 공유에 의하여 샘플링 커패시터(C_SH)에 충전된 전압에 비례하는 전압을 전하 공유 커패시터(C_CS)에 전달한다(S940).
단계S940에 의해 전하 공유 커패시터(C_CS)에 충전된 전압이 출력 전압의 조건을 만족하면 출력 전압으로 사용될 수 있다. 출력 전압의 조건은 출력 전압이 다음 스테이지의 신호의 동작 범위 내의 크기를 가지는 것을 의미한다.
제어 회로(320, 820)에서 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS) 간의 반복적인 리셋 및 전하 공유를 통해 전하 공유 커패시터(C_CS)에 수신된 전압의 입력 전압에 대한 최종 비율이 단계S910에서 결정된 목표 비율에 도달하였는지를 판단하며(S950), 전하 공유 커패시터(C_CS)에 수신된 전압의 최종 비율이 목표 비율에 도달하지 않은 경우 단계S930 및 단계 S940을 다시 수행한다. 입력 비율 조정 회로(300, 800)는 누적된 리셋 및 전하 공유에 의한 전하 공유 커패시터(C_CS)에 수신된 전압의 입력 전압에 대한 최종 비율이 목표 비율에 도달한 경우 전하 공유 커패시터(C_CS)에 수신된 전압을 출력전압으로 출력할 수 있다.
단계 S920에서 샘플링된 입력전압은 단계 S930 내지 S950이 복수 회 반복되는 동안 다시 샘플링되지 않는다. 즉, 단계 S930 내지 S950이 복수 회 반복되는 동안 입력전압은 샘플링 커패시터(C_SH)로 전달되지 않는다.
도 8은 본 발명의 다른 일 실시예에 따른 입력 비율 조정 방법에서 샘플링 커패시터와 전하 공유 커패시터 간의 비율을 결정하는 단계를 도시하는 동작 흐름도이다. 도 8은 입력 비율 조정 회로(800)에서 수행되는 것을 전제로 한다.
도 8을 참조하면, 입력 비율 조정 회로(800)는 단계 S930과 단계 S940의 사이에 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS) 간의 비율을 결정한다(S1010). 샘플링 커패시터(C_SH)와 전하 공유 커패시터(C_CS) 간의 비율이 일대일이면 전하 공유 시 전압 스케일링 비율은 1/2임은 앞에서 설명한 바와 같다. 입력 비율 조정 회로(800)는 다수의 옵션 스위치들(SW_OP1 ~ SW_OPN) 중 적어도 하나 이상 또는 모두의 ON/OFF 상태를 결정하여 각 전하 공유 동작 시의 전압 스케일링 비율을 결정할 수 있다.
옵션 스위치들(SW_OP1 ~ SW_OPN)과 옵션 전하 공유 커패시터들(C_OP1 ~ C_OPN)을 이용하는 경우, 입력전압의 레벨의 변화에 따른 스케일링 비율을 조절하여 출력 신호의 해상도 및 정확도를 확보할 수 있다. 예를 들어 1/2 전압 스케일링 과정을 2회 반복하여 1/4 목표 비율을 달성할 수 있도록 설정된 이후, 입력전압의 인터페이스의 동작 환경의 변화로 인하여 목표 비율을 재조정할 필요가 있을 때, 전압 스케일링 과정을 1회 추가하여 1/8 비율로 재조정할 수도 있는 한편, 옵션 스위치의 적절한 활용으로 전압 스케일링 과정의 반복 횟수의 변화 없이 1/2 전압 스케일링 1회, 1/3 전압 스케일링 1회를 수행하여 1/6 비율로 재조정할 수도 있다.
도 9는 본 발명의 또 다른 일 실시예에 따른 입력 비율 조정 방법을 도시하는 동작 흐름도이다.
도 9를 참조하면, 입력 비율 조정 회로(300, 800)는 외부로부터 제공되는 입력전압을 샘플링한다(S1110).
샘플링된 입력전압은 샘플링 커패시터(C_SH)에 충전된다.
입력 비율 조정 회로(300, 800)는 전하 공유 커패시터(C_CS)에 충전된 전압을 리셋한다(S1120).
입력 비율 조정 회로(300, 800)는 샘플링 커패시터(C_SH)와 리셋된 전하 공유 커패시터(C_CS)간의 전하 공유에 의하여 샘플링 커패시터(C_SH)에 충전된 전압에 비례하는 전압을 전하 공유 커패시터(C_CS)에 전달한다(S1130).
도 9에서 도시된 입력 비율 조정 방법은 리셋과 전하 공유의 반복 횟수를 처음부터 정하지 않고 출력 전압이 동작 범위 조건을 만족하는 지 여부에 따라 전하 공유 커패시터(C_CS)에 수신된 전압을 출력 전압으로 출력하는 지, 또는 다시 리셋과 전하 공유 과정을 수행하는 지를 결정하는 실시예이다.
입력 비율 조정 회로(300, 800)는 출력 전압이 기준치 이내인지 판정하여(S1140), 출력 전압에 대한 추가적인 리셋 및 전하 공유가 필요한 지 여부를 결정한다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
300, 800: 입력 비율 조정 회로
310, 810: 신호 스케일링 회로
320, 820: 제어회로

Claims (19)

  1. 외부로부터의 입력전압을 샘플링하는 샘플링 커패시터;
    상기 샘플링 커패시터와의 전하 공유(charge sharing)에 의하여 상기 샘플링 커패시터에 충전된 전압에 비례하는 전압을 수신하는 전하 공유 커패시터; 및
    상기 전하 공유 커패시터에 병렬로 연결되며 상기 전하 공유 커패시터에 충전된 전압을 리셋하는 리셋 스위치;
    를 포함하고,
    상기 리셋 스위치에 의한 상기 리셋과 상기 전하 공유가 복수 회 수행된 후 상기 전하 공유 커패시터에 수신된 전압을 출력전압으로 생성하는 것
    을 특징으로 하는 신호 스케일링 회로.
  2. 제1항에 있어서,
    상기 입력전압과 상기 출력전압의 비율에 따라 상기 리셋과 상기 전하 공유가 수행되는 상기 복수의 횟수가 결정되는 것
    을 특징으로 하는 신호 스케일링 회로.
  3. 제1항에 있어서,
    상기 입력전압과 상기 출력전압의 비율은 상기 리셋과 상기 전하 공유가 수행된 상기 복수의 횟수에 의하여 결정되는 것
    을 특징으로 하는 신호 스케일링 회로.
  4. 제3항에 있어서,
    상기 전하 공유 커패시터에 수신된 전압의 크기를 반영하여 상기 리셋과 상기 전하 공유가 수행된 상기 복수의 횟수가 결정되는 것
    을 특징으로 하는 신호 스케일링 회로.
  5. 제1항에 있어서,
    상기 샘플링 커패시터는
    상기 리셋과 상기 전하 공유가 상기 복수 회 수행되는 동안 상기 입력전압과 단절되는 것
    을 특징으로 신호 스케일링 회로.
  6. 제1항에 있어서,
    상기 리셋 후 상기 전하 공유 커패시터와 상기 샘플링 커패시터 간의 상기 전하 공유가 일어날 때 상기 샘플링 커패시터에 충전된 전압과 상기 수신된 전압 간의 비율이 조정 가능한 것
    을 특징으로 하는 신호 스케일링 회로.
  7. 제6항에 있어서,
    상기 전하 공유 커패시터와 병렬로 연결 가능한 제2 전하 공유 커패시터를 더 포함하고,
    상기 제2 전하 공유 커패시터와 상기 전하 공유 커패시터 간의 연결 여부에 따라 상기 리셋 후 상기 전하 공유 커패시터와 상기 샘플링 커패시터 간의 상기 전하 공유가 일어날 때 상기 샘플링 커패시터에 충전된 전압과 상기 수신된 전압 간의 비율이 조정되는 것
    을 특징으로 하는 신호 스케일링 회로.
  8. 외부로부터의 입력전압을 샘플링하는 샘플링 커패시터;
    전하 공유(charge sharing)에 의하여 상기 샘플링 커패시터에 충전된 전압에 비례하는 전압을 수신하는 전하 공유 커패시터;
    상기 전하 공유 커패시터에 병렬로 연결되며 상기 전하 공유 커패시터에 충전된 전압을 리셋하는 리셋 스위치; 및
    상기 입력전압과 출력전압의 비율을 조정하기 위해 상기 리셋과 상기 전하 공유를 수행하는 횟수를 결정하는 제어 회로;
    을 포함하는 것을 특징으로 하는 입력 비율 조정 회로.
  9. 제8항에 있어서,
    상기 제어 회로는
    상기 결정된 상기 리셋과 상기 전하 공유를 수행하는 횟수에 따라 상기 리셋 스위치의 동작을 제어하고, 상기 결정된 상기 리셋과 상기 전하 공유를 수행하는 횟수만큼 상기 리셋과 상기 전하 공유가 일어나는 동안 상기 샘플링 커패시터와 상기 입력전압 간의 연결을 차단하도록 타이밍 제어 신호를 생성하는 것
    을 특징으로 하는 입력 비율 조정 회로.
  10. 제8항에 있어서,
    상기 제어 회로는
    상기 입력전압과 상기 출력전압의 비율에 따라 상기 리셋과 상기 전하 공유를 수행하는 횟수가 결정되는 것
    을 특징으로 하는 입력 비율 조정 회로.
  11. 제8항에 있어서,
    상기 제어 회로는
    상기 결정된 상기 리셋과 상기 전하 공유를 수행하는 횟수에 따라 상기 입력전압과 상기 출력전압의 비율이 조정되어 동작하는 동안 상기 출력전압을 모니터하고, 상기 출력전압이 포화되는 횟수가 기준치 이상이면 상기 입력전압과 상기 출력전압의 비율을 재조정하는 것
    을 특징으로 하는 입력 비율 조정 회로.
  12. 제8항에 있어서,
    상기 제어 회로는
    상기 전하 공유 커패시터가 상기 리셋 스위치를 통해 리셋된 이후 상기 리셋된 상기 전하 공유 커패시터와 상기 샘플링 커패시터 간의 전하 공유가 일어나도록 상기 리셋 스위치 및 상기 샘플링 커패시터와 상기 전하 공유 커패시터 간의 스위치의 동작 타이밍을 제어하는 것
    을 특징으로 하는 입력 비율 조정 회로.
  13. 입력전압과 출력전압의 비율을 결정하는 단계;
    샘플링 커패시터를 이용하여 상기 입력전압을 샘플링하는 단계;
    전하 공유 커패시터에 충전된 전압을 리셋하는 단계; 및
    상기 샘플링 커패시터와 상기 리셋된 상기 전하 공유 커패시터 간의 전하 공유에 의하여 상기 샘플링 커패시터에 충전된 전압에 비례하는 전압을 상기 전하 공유 커패시터에 전달하는 단계;
    를 포함하고,
    상기 리셋하는 단계와 상기 샘플링 커패시터에 충전된 전압에 비례하는 전압을 상기 전하 공유 커패시터에 전달하는 단계는 상기 결정된 상기 입력전압과 상기 출력전압의 비율을 반영하여 결정된 복수의 횟수만큼 반복되는 것
    을 특징으로 하는 입력 비율 조정 방법.
  14. 제13항에 있어서,
    상기 출력전압은
    상기 리셋하는 단계와 상기 샘플링 커패시터에 충전된 전압에 비례하는 전압을 상기 전하 공유 커패시터에 전달하는 단계가 상기 결정된 복수의 횟수만큼 반복된 후 상기 전하 공유 커패시터에 충전된 전압을 이용하여 생성되는 것
    을 특징으로 하는 입력 비율 조정 방법.
  15. 제13항에 있어서,
    상기 리셋하는 단계와 상기 샘플링 커패시터에 충전된 전압에 비례하는 전압을 상기 전하 공유 커패시터에 전달하는 단계가 상기 결정된 복수의 횟수만큼 반복되는 동안 상기 샘플링 커패시터는 상기 입력전압과 단절되는 것
    을 특징으로 하는 입력 비율 조정 방법.
  16. 제13항에 있어서,
    상기 리셋하는 단계와 상기 샘플링 커패시터에 충전된 전압에 비례하는 전압을 상기 전하 공유 커패시터에 전달하는 단계 사이에 상기 샘플링 커패시터와 상기 전하 공유 커패시터 간의 비율을 결정하는 단계;
    를 더 포함하는 입력 비율 조정 방법.
  17. 샘플링 커패시터를 이용하여 상기 입력전압을 샘플링하는 단계;
    전하 공유 커패시터에 충전된 전압을 리셋하는 단계;
    상기 샘플링 커패시터와 상기 리셋된 상기 전하 공유 커패시터 간의 전하 공유에 의하여 상기 샘플링 커패시터에 충전된 전압에 비례하는 전압을 상기 전하 공유 커패시터에 전달하는 단계; 및
    상기 샘플링 커패시터와 상기 전하 공유 커패시터 간의 추가적인 전하 공유가 필요한 상황인지 여부에 따라 상기 전하 공유 커패시터에 충전된 전압을 다시 리셋할 지 여부를 결정하는 단계;
    를 포함하는 입력 비율 조정 방법.
  18. 제17항에 있어서,
    출력전압은
    상기 샘플링 커패시터와 상기 전하 공유 커패시터 간의 추가적인 전하 공유가 필요한 상황이 아닌 경우 상기 전하 공유 커패시터에 충전된 전압을 이용하여 생성되는 것
    을 특징으로 하는 입력 비율 조정 방법.
  19. 제17항에 있어서,
    상기 전하 공유 커패시터에 충전된 전압을 다시 리셋할 지 여부를 결정하는 단계는
    상기 전하 공유 커패시터에 충전된 전압의 크기와 출력전압의 기준치를 비교하여 상기 전하 공유 커패시터에 충전된 전압을 다시 리셋할 지 여부를 결정하는 것
    을 특징으로 하는 입력 비율 조정 방법.
KR1020150184464A 2015-12-23 2015-12-23 복수 회 리셋을 이용한 입력 비율 조정 회로 및 방법 KR102332377B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150184464A KR102332377B1 (ko) 2015-12-23 2015-12-23 복수 회 리셋을 이용한 입력 비율 조정 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150184464A KR102332377B1 (ko) 2015-12-23 2015-12-23 복수 회 리셋을 이용한 입력 비율 조정 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20170075154A true KR20170075154A (ko) 2017-07-03
KR102332377B1 KR102332377B1 (ko) 2021-11-29

Family

ID=59357756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150184464A KR102332377B1 (ko) 2015-12-23 2015-12-23 복수 회 리셋을 이용한 입력 비율 조정 회로 및 방법

Country Status (1)

Country Link
KR (1) KR102332377B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120093234A (ko) * 2009-09-28 2012-08-22 로베르트 보쉬 게엠베하 전하 공유 디지털-아날로그 변환기 및 연속 근사 아날로그-디지털 변환기
WO2013111565A1 (ja) * 2012-01-24 2013-08-01 パナソニック株式会社 サンプリングミクサ回路及び受信機
KR101368244B1 (ko) 2011-12-30 2014-02-28 주식회사 실리콘웍스 유기발광다이오드 표시장치의 문턱전압 센싱 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120093234A (ko) * 2009-09-28 2012-08-22 로베르트 보쉬 게엠베하 전하 공유 디지털-아날로그 변환기 및 연속 근사 아날로그-디지털 변환기
KR101368244B1 (ko) 2011-12-30 2014-02-28 주식회사 실리콘웍스 유기발광다이오드 표시장치의 문턱전압 센싱 회로
WO2013111565A1 (ja) * 2012-01-24 2013-08-01 パナソニック株式会社 サンプリングミクサ回路及び受信機

Also Published As

Publication number Publication date
KR102332377B1 (ko) 2021-11-29

Similar Documents

Publication Publication Date Title
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
CN105281773B (zh) 用于多信道取样sar adc的系统及方法
US20130222335A1 (en) Multi-channel sample-and-hold circuit and analog-to-digital converter using the same
EP2977989B1 (en) Sample-and-hold circuit for an interleaved analog-to-digital converter
US20170040944A1 (en) Oscillator
US8610467B2 (en) Sample and hold circuit
CN102281404B (zh) 成像装置
CN110521125B (zh) 模拟-数字转换器电路和模拟-数字转换方法
EP2270987A2 (en) Capacitive integrate and fold charge-to-digital converter
CN112397000A (zh) 感测显示器中的像素的电流的系统和方法
EP2876643A1 (en) Multi-channel synchronous sampling-and-holding circuit, multi-channel digital sampling circuit and relay protection apparatus
EP2555428A1 (en) Delay control device
US9276596B1 (en) Analog to digital converting apparatus and initial method thereof
CN109861690B (zh) 输出反馈时钟占空比调节装置、方法及系统
KR20170075154A (ko) 복수 회 리셋을 이용한 입력 비율 조정 회로 및 방법
KR20170044109A (ko) Cdac 레퍼런스 전압에 대한 신호 의존성 감소
TW200714085A (en) Delay circuit and image signal processing circuit using the same
US8159285B2 (en) Current supply circuit
US9350235B2 (en) Switched capacitor voltage converting device and switched capacitor voltage converting method
JP4902737B2 (ja) アナログ入力装置
US20170047914A1 (en) Pulse generator with switched capacitors
JP7378663B2 (ja) デジタルアナログ変換機
KR101441324B1 (ko) 경사형 아날로그-디지털 변환기
KR100796422B1 (ko) 비디오 신호 처리 장치
US9100036B2 (en) Receiving device and data interpolation processing method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant