KR20170073401A - Resistor element and board having the same mounted thereon - Google Patents

Resistor element and board having the same mounted thereon Download PDF

Info

Publication number
KR20170073401A
KR20170073401A KR1020150182281A KR20150182281A KR20170073401A KR 20170073401 A KR20170073401 A KR 20170073401A KR 1020150182281 A KR1020150182281 A KR 1020150182281A KR 20150182281 A KR20150182281 A KR 20150182281A KR 20170073401 A KR20170073401 A KR 20170073401A
Authority
KR
South Korea
Prior art keywords
terminal
base substrate
disposed
layer
probing pad
Prior art date
Application number
KR1020150182281A
Other languages
Korean (ko)
Other versions
KR101792366B1 (en
Inventor
박상진
최우진
이재훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150182281A priority Critical patent/KR101792366B1/en
Priority to CN201610815683.5A priority patent/CN106898449B/en
Publication of KR20170073401A publication Critical patent/KR20170073401A/en
Application granted granted Critical
Publication of KR101792366B1 publication Critical patent/KR101792366B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Details Of Resistors (AREA)

Abstract

본 발명의 일 실시 예에 따른 저항 소자는 베이스 기재; 상기 베이스 기재의 제1 면에 배치되는 저항층; 상기 베이스 기재의 상기 제1 면과 마주보는 제2 면에 배치되는 프로빙 패드; 상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자; 및 상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층 및 상기 프로빙 패드와 과 연결되며, 상기 프로빙 패드와 연결되는 제3 단자을 포함할 수 있다.A resistive element according to an embodiment of the present invention includes a base substrate; A resistive layer disposed on a first side of the base substrate; A probing pad disposed on a second side of the base substrate opposite the first side; A first terminal and a second terminal arranged to be separated from each other on the base substrate and connected to the resistive layer, respectively; And a third terminal disposed between the first terminal and the second terminal and connected to the resistance layer and the probing pad and connected to the probing pad.

Description

저항 소자 및 그 실장 기판{Resistor element and board having the same mounted thereon}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistive element,

본 발명은 저항 소자 및 그 실장기판에 관한 것이다.
The present invention relates to a resistive element and a mounting substrate thereof.

칩 형상의 저항 소자는 정밀 저항을 구현하는 데에 적합하며, 회로 내에서 전류를 조절하고, 전압을 강하시키는 역할을 할 수 있다.The chip-shaped resistive element is suitable for realizing a precision resistor, and it can serve to regulate the current in the circuit and to drop the voltage.

저항을 사용한 회로 설계에서 저항이 외부 충격(서지, 정전기 등)으로 인한 데미지를 받아 불량(단락)이 발생되는 경우, 전원의 모든 전류가 IC에 흘러, 회로에 2차 피해가 가는 경우가 발생할 수 있다.In a circuit design using a resistor, if a resistor is damaged by external shock (surge, static electricity, etc.) and a fault (short circuit) occurs, all the current of the power supply flows to the IC, have.

이와 같은 현상을 방지하기 위해서는 회로 설계 시, 복수의 저항을 사용하여 회로를 설계하는 경우를 고려해 볼 수 있으나, 점차 소형화 및 정밀화되고 있는 모바일 기기의 경우, 이와 같은 회로 설계는 기판의 공간 사용이 늘어나므로 바람직하지 않다.In order to prevent such a phenomenon, it is possible to consider the case of designing a circuit using a plurality of resistors when designing a circuit. However, in the case of a mobile device which is becoming smaller and more precise, such a circuit design increases the space usage of the substrate Which is undesirable.

또한, 소형화 및 정밀화에 따라 회로의 특성을 측정하기 위한 프로빙(probing) 작업, 즉 측정기기의 프로브(probe, 탐침)를 이용하여 전자 부품의 단자 패드와 접점을 유지하는데 어려움이 있다. 또한, 프로빙 작업을 위해 별도로 마련되는 인쇄회로기판의 테스트 포인트(test point)는 소형화에 제약으로 작용한다.
Further, it is difficult to maintain a contact with a terminal pad of an electronic part by using a probing operation for measuring characteristics of a circuit in accordance with downsizing and refinement, that is, a probe of a measuring instrument. In addition, a test point of a printed circuit board separately provided for a probing operation has a limitation on miniaturization.

일본공개특허 제1993-082003호Japanese Patent Laid-Open No. 1993-082003

본 발명의 일 실시 예에 따르면, 인쇄회로기판의 실장 면적을 효율화할 수 있는 저항 소자 및 그 실장 기판이 제공될 수 있다.According to one embodiment of the present invention, a resistive element and a mounting substrate thereof can be provided that can improve the mounting area of the printed circuit board.

또한, 회로의 특성을 측정하기 위한 프로빙(probing) 작업에 있어, 사용자에게 편의를 제공하는 저항 소자 및 그 실장 기판이 제공될 수 있다.
In addition, in a probing operation for measuring characteristics of a circuit, a resistance element and a mounting substrate thereof can be provided that provide convenience to the user.

본 발명의 일 실시 예에 따른 저항 소자는 베이스 기재; 상기 베이스 기재의 제1 면에 배치되는 저항층; 상기 베이스 기재의 상기 제1 면과 마주보는 제2 면에 배치되는 프로빙 패드; 상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자; 및 상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층 및 프로빙 패드와 연결되는 제3 단자를 포함한다.A resistive element according to an embodiment of the present invention includes a base substrate; A resistive layer disposed on a first side of the base substrate; A probing pad disposed on a second side of the base substrate opposite the first side; A first terminal and a second terminal arranged to be separated from each other on the base substrate and connected to the resistive layer, respectively; And a third terminal disposed between the first terminal and the second terminal and coupled to the resistive layer and the probing pad.

또한, 본 발명의 다른 일 실시 예에 따른 저항 소자 실장 기판은 상부에 복수의 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판에 배치되는 저항 소자;를 포함하며, 상기 저항 소자는 베이스 기재, 상기 베이스 기재의 제1 면에 배치되는 저항층, 상기 베이스 기재의 상기 제1 면과 마주보는 제2 면에 배치되는 프로빙 패드, 상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자; 및 상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층 및 상기 프로빙 패드와 연결되는 제3 단자를 포함한다.
According to another aspect of the present invention, there is provided a resistance element mounting board comprising: a printed circuit board having a plurality of electrode pads on an upper surface thereof; And a resistive element disposed on the printed circuit board, wherein the resistive element comprises a base substrate, a resistive layer disposed on a first surface of the base substrate, a second surface opposite the first surface of the base substrate, A first terminal and a second terminal arranged to be separated from each other on the base substrate and connected to the resistive layer, respectively; And a third terminal disposed between the first terminal and the second terminal, the third terminal being connected to the resistance layer and the probing pad.

본 발명의 일 실시 예에 따른 저항 소자는 기판 실장 시 공간 효율이 우수하고 인쇄회로기판과의 안정적인 연결이 가능한 효과를 가진다.The resistive element according to an embodiment of the present invention has an excellent space efficiency when mounting a substrate, and has a stable connection with a printed circuit board.

또한, 프로빙 패드(probing pad)를 채용하여, 회로의 특성을 측정하기 위한 프로빙(probing) 작업에 있어 사용자에게 편의를 제공하고 인쇄회로기판상에 별도의 테스트 포인트(test point)가 불필요하다.
In addition, a probing pad is employed to provide convenience to the user in the probing work for measuring the characteristics of the circuit, and a separate test point on the printed circuit board is unnecessary.

도 1은 본 발명의 일 실시 예에 따른 저항 소자를 나타내는 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ'의 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 저항 소자를 나타내는 단면도이다.
도 4는 본 발명의 또 다른 실시 예에 따른 저항 소자를 나타내는 사시도이다.
도 5는 본 발명의 일 실시 예에 따른 저항 소자의 실장기판을 나타내는 사시도이다.
도 6은 도 5의 Ⅱ-Ⅱ'의 단면도이다.1 is a perspective view showing a resistance element according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line I-I 'in Fig.
3 is a cross-sectional view showing a resistance element according to another embodiment of the present invention.
4 is a perspective view illustrating a resistance device according to another embodiment of the present invention.
5 is a perspective view showing a mounting substrate of a resistance element according to an embodiment of the present invention.
6 is a sectional view of II-II 'of FIG.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다. 또한, 본 발명의 실시 예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the following embodiments. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive.

도 1은 본 발명의 일 실시 예에 따른 저항 소자를 나타내는 사시도이고, 도 2는 도 1의 Ⅰ-Ⅰ'의 단면도이다.
FIG. 1 is a perspective view showing a resistance element according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line I-I 'of FIG.

도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 저항 소자(100)는 베이스 기재(110), 저항층(120), 제1 내지 제3 단자(131, 132, 133), 및 프로빙 패드(150)를 포함한다.
1 and 2, a resistance device 100 according to an embodiment of the present invention includes a base substrate 110, a resistance layer 120, first to third terminals 131, 132, and 133, And a probing pad 150.

상기 베이스 기재(110)는 저항층(120)을 지지하고 저항 소자(100)의 강도를 확보하기 위한 것으로, 특별히 제한되지 않으며 예를 들어, 절연 기판 등이 사용될 수 있다.The base substrate 110 is for supporting the resistance layer 120 and securing the strength of the resistance element 100, and is not particularly limited. For example, an insulating substrate or the like may be used.

이에 제한되는 것은 아니나, 상기 베이스 기재(110)는 소정의 두께를 가지며, 일면의 형상이 직사각형인 얇은 판형으로 구성될 수 있으며, 표면이 아노다이징 처리되어 절연된 알루미나 재질로 형성될 수 있다. Although not limited thereto, the base substrate 110 may have a predetermined thickness and may have a thin plate shape having a rectangular shape on one side, and may be formed of an alumina material whose surface is anodized and insulated.

또한, 베이스 기재(110)는 열전전도가 우수한 재질로 형성됨에 따라 저항 소자의 사용 시 저항층(120)에서 생성된 열을 외부로 발산하는 열 확산 통로의 역할을 할 수 있다.
In addition, since the base substrate 110 is formed of a material having a good thermal conductivity, it can serve as a heat diffusion path for dissipating the heat generated in the resistance layer 120 to the outside when the resistance element is used.

저항층(120)은 상기 베이스 기재 상의 제1면에 배치된다. 또한, 상기 저항층(120)은 제1 내지 제3 전극층(131a, 132a, 133a)과 연결되어 제1 내지 제3 전극층(131a, 132a, 133a) 간에 소정의 저항을 형성할 수 있다. A resistive layer 120 is disposed on the first side of the base substrate. Also, the resistance layer 120 may be connected to the first to third electrode layers 131a, 132a, and 133a to form a predetermined resistance between the first to third electrode layers 131a, 132a, and 133a.

예를 들어, 저항층(120)은 트리밍(trimming)에 의해 저항값이 결정될 수 있다. 트리밍이란 저항값의 미세 조정을 위한 커팅 등과 같은 공정을 일컫는 것으로서, 회로 설계 시 각 저항부에 설정된 저항값을 결정하는 공정일 수 있다.For example, the resistive layer 120 can be resisted by trimming. Trimming refers to a process such as cutting for fine adjustment of a resistance value, and may be a process of determining a resistance value set in each resistance portion when designing a circuit.

이에 제한되는 것은 아니나, 상기 저항층(120)은 다양한 금속 또는 합금이나, 산화물과 같은 화합물이 사용될 수 있다. 예를 들어, Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn 및 Mn계 합금 중 적어도 하나를 포함할 수 있다.
The resistance layer 120 may be made of various metals or alloys or compounds such as oxides. For example, at least one of Cu-Ni alloy, Ni-Cr alloy, Ru oxide, Si oxide, Mn and Mn alloy.

제1 단자(131) 및 제2 단자(132)는 베이스 기재(110) 상에서 서로 분리되도록 배치되고, 각각 저항층(120)과 연결된다. The first terminal 131 and the second terminal 132 are disposed to be separated from each other on the base substrate 110 and are connected to the resistance layer 120, respectively.

또한, 제3 단자(133)는 제1 단자(131) 및 제2 단자(132) 사이에 배치되고, 저항층(120) 및 프로빙 패드(150)와 연결된다. The third terminal 133 is disposed between the first terminal 131 and the second terminal 132 and is connected to the resistance layer 120 and the probing pad 150.

예를 들어, 제3 단자(133)는 도 1에 도시된 바와 같이 베이스 기재(110)의 상기 제1면과 상기 제2 면 사이로 배치되는 제3 면(예를 들어, 베이스 기재(100)의 일측면)을 따라 연장되어 저항층(120)과 프로빙 패드(150)를 연결할 수 있다.
For example, the third terminal 133 may be formed on a third side (e.g., on the side of the base substrate 100) that is disposed between the first side and the second side of the base substrate 110, (E.g., one side) to connect the resistive layer 120 and the probing pad 150.

구체적으로, 제1 내지 제3 단자(131, 132, 133)는 저항층(120) 상에 배치되는 제1 내지 제3 전극층(131a, 132a, 133a)을 각각 포함할 수 있으며, 상기 제1 내지 제3 전극층(131a, 132a, 133a) 상에 배치되는 제1 내지 제3 도금층(131b, 132b, 133b)을 각각 포함할 수 있다.Specifically, the first to third terminals 131, 132, and 133 may include first to third electrode layers 131a, 132a, and 133a disposed on the resistance layer 120, And first to third plating layers 131b, 132b, and 133b disposed on the third electrode layers 131a, 132a, and 133a, respectively.

예를 들어, 도 2에 도시된 바와 같이 제1 단자(131)는 제1 전극층(131a) 및 제1 도금층(131b)을 포함하고, 제2 단자(132)는 제2 전극층(132a) 및 제2 도금층(132b)을 포함하며, 제3 단자(133)는 제3 전극층(133a) 및 제3 도금층(133b)을 포함할 수 있다. 2, the first terminal 131 includes a first electrode layer 131a and a first plating layer 131b, and the second terminal 132 includes a second electrode layer 132a and a second electrode layer 132b. 2 plating layer 132b and the third terminal 133 may include a third electrode layer 133a and a third plating layer 133b.

제1 내지 제3 전극층(131a, 132a, 133a)은 상기 저항층(120)의 일면에 서로 이격되어 배치되며, 상기 제3 전극층(133a)은 제1 전극층(131a) 및 제2 전극층(132a) 사이에 배치될 수 있다. 또한, 제1 내지 제3 전극층(131a, 132a, 133a)은 각각 상기 저항층(120)과 연결될 수 있다.The first to third electrode layers 131a to 132a and 133a are spaced apart from each other on one surface of the resistance layer 120. The third electrode layer 133a includes a first electrode layer 131a and a second electrode layer 132a, As shown in FIG. Also, the first to third electrode layers 131a, 132a, and 133a may be connected to the resistance layer 120, respectively.

이에 제한되는 것은 아니나, 상기 제1 내지 제3 전극층(131a, 132a, 133a)은 저항층(120) 상에 도전성의 전극 형성을 위한 도전성 페이스트를 도포하는 방법으로 형성할 수 있으며 도포 방법은 스크린 인쇄 등의 방법을 사용할 수 있다.Although not limited thereto, the first to third electrode layers 131a, 132a, and 133a may be formed by applying a conductive paste for forming conductive electrodes on the resistance layer 120, And the like can be used.

상기 제1 내지 제3 전극층(131a, 132a, 133a)은 전술한 저항층(120)과는 다른 재질로 형성될 수 있으며, 예를 들어 구리, 니켈, 백금 등이 이용될 수 있고, 필요에 따라 저항층(120)과 같은 성분을 이용할 수도 있다.
The first, second, and third electrode layers 131a, 132a, and 133a may be formed of a material different from that of the resistance layer 120. For example, copper, nickel, and platinum may be used. Components such as the resistive layer 120 may be used.

또한, 선택적으로 상기 제1 및 제2 전극층(131a, 132a)과 대향하도록 상기 베이스 기재(110)의 제 2면에 제1 및 제2 이면전극(131d, 132d)이 배치될 수 있다.
The first and second backside electrodes 131d and 132d may be selectively disposed on the second surface of the base substrate 110 so as to face the first and second electrode layers 131a and 132a.

상기와 같이 베이스 기재(110)의 제2 면에 제1 및 제2 이면전극(131d, 132d)이 배치되는 경우, 제1 및 제2 전극층(131a, 132a)과 제1 및 제2 이면전극(131d, 132d)은 소성 공정에서 저항층(120)이 베이스 기재(110)에 미치는 힘을 상쇄하여 저항층(120)에 의해 베이스 기재가 휘는 현상을 방지할 수 있다.When the first and second backside electrodes 131d and 132d are disposed on the second surface of the base substrate 110 as described above, the first and second electrode layers 131a and 132a and the first and second backside electrodes 131d and 132d cancel out the force applied to the base substrate 110 by the resistive layer 120 in the firing process, thereby preventing the base substrate from being bent by the resistive layer 120. [

이에 제한되는 것은 아니나, 상기 제1 및 제2 이면전극(131d, 132d)은 도전성 페이스트를 인쇄하여 형성할 수 있다.
Although not limited thereto, the first and second backside electrodes 131d and 132d may be formed by printing a conductive paste.

또한, 상기 베이스 기재(110), 저항층(120) 및 제1 내지 제3 전극층(131a, 132a, 133a)이 배치되어 형성된 적층체의 양 단면에는 제1 및 제2 전극층(131a, 132a)과 각각 연결되는 제1 및 제2 측면전극(131c, 132c)이 선택적으로 배치될 수 있다.The first and second electrode layers 131a and 132a are formed on both end faces of the laminate having the base substrate 110, the resistance layer 120, and the first to third electrode layers 131a, 132a, and 133a. The first and second side electrodes 131c and 132c may be selectively arranged.

즉, 상기 제1 측면전극은 제1 전극층(131a) 및 제1 이면전극(132d)과 연결되도록 배치되고, 제2 측면전극(132c)은 제2 전극층(132a)과 제2 이면전극(132d)과 연결되도록 배치될 수 있다.That is, the first side electrode is connected to the first electrode layer 131a and the first back electrode 132d, the second side electrode 132c is connected to the second electrode layer 132a and the second back electrode 132d, As shown in FIG.

상기 제1 및 제2 측면전극(131c, 132c)은 상기 적층체의 단면에 제1 및 제2 측면전극(131c, 132c)을 형성하는 도전성 물질을 스퍼터링 하는 공정으로 형성될 수 있으며, 반드시 이에 제한되는 것은 아니다.
The first and second side electrodes 131c and 132c may be formed by sputtering a conductive material that forms the first and second side electrodes 131c and 132c on the end face of the laminate. It is not.

또한, 제1 내지 제3 전극층(131a, 132a, 133a)이 배치되지 않은 저항층(120)의 표면에는 저항층(120)을 외부 충격으로부터 보호하기 위한 보호층(140)이 배치될 수 있다. A protection layer 140 for protecting the resistance layer 120 from external impact may be disposed on the surface of the resistance layer 120 where the first to third electrode layers 131a, 132a, and 133a are not disposed.

이에 제한되는 것은 아니나 상기 보호층(140)은 실리콘(SiO2)이나 글라스(glass) 재질로 구성될 수 있으며, 오버 코팅에 의해 저항층(120) 및 베이스 기재(110) 상에 형성될 수 있다.Although not limited thereto, the protective layer 140 may be formed of silicon (SiO 2 ) or glass, and may be formed on the resistive layer 120 and the base substrate 110 by overcoating .

한편, 보호층(140)이 저항층(120) 및 베이스 기재(110) 상에 배치되더라도 제1 내지 제3 단자(131, 132, 133)가 보호층(140)보다 돌출된 형상을 가짐으로써, 기판 실장 시 제1 내지 제3 단자(131, 132, 133)와 기판에 배치된 전극패드와의 접촉을 용이하게 할 수 있다.
The first through third terminals 131, 132, and 133 protrude from the protective layer 140 even if the protective layer 140 is disposed on the resistance layer 120 and the base substrate 110, The first to third terminals 131, 132 and 133 can be easily brought into contact with the electrode pads disposed on the substrate when the substrate is mounted.

또한, 상기 제1 내지 제3 전극층(131a, 132a, 133a) 상에 제1 내지 제3 도금층(131b, 132b, 133b)이 각각 형성될 수 있다.The first to third plating layers 131b, 132b, and 133b may be formed on the first to third electrode layers 131a, 132a, and 133a, respectively.

저항 소자(100)가 제1 및 제2 이면전극(131d, 132d) 및 제1 및 제2 측면전극(131c, 132c)을 포함하는 경우 상기 이면전극 및 측면전극 상에도 각각 제1 및 제2 도금층(131b, 132b)이 형성될 수 있다.When the resistance element 100 includes the first and second backside electrodes 131d and 132d and the first and second side electrodes 131c and 132c, (131b, 132b) may be formed.

예를 들어, 제1 도금층(131b)은 제1 전극층(131a), 제1 이면전극(131d) 및 상기 제1 전극층과 상기 제1 이면전극을 연결하는 측면전극(131c)을 덮도록 형성될 수 있으며, 제2 도금층(132b)은 제2 전극층(132a), 제2 이면전극(132d) 및 상기 제2 전극층과 상기 제2 이면전극을 연결하는 측면전극(132c)을 덮도록 형성될 수 있다. For example, the first plating layer 131b may be formed to cover the first electrode layer 131a, the first back electrode 131d, and the side electrode 131c connecting the first electrode layer and the first back electrode. And the second plating layer 132b may be formed to cover the second electrode layer 132a, the second back electrode 132d and the side electrode 132c connecting the second electrode layer and the second back electrode.

또한, 제3 도금층(133b)은 상기 제3 전극층(133a)을 덮는 하면부, 상기 프로빙 패드(150)의 일부 영역을 덮는 상면부, 및 상기 하면부 및 상기 상면부를 연결하는 측면부를 포함할 수 있다.The third plating layer 133b may include a bottom surface covering the third electrode layer 133a, a top surface covering a part of the probing pad 150, and a side surface connecting the bottom surface and the top surface. have.

이에 제한되는 것은 아니나, 상기 제1 내지 제3 도금층(131b, 132b, 133b)은 배럴 도금법에 의해 형성될 수 있다.
Although not limited thereto, the first to third plating layers 131b, 132b, and 133b may be formed by a barrel plating method.

프로빙 패드(150)는 베이스 기재(110)의 제1 면과 마주보는 제2 면에 배치된다. 또한, 프로빙 패드(150)는 제3 단자(133)와 연결되는 도금층일 수 있다.The probing pad 150 is disposed on the second surface of the base substrate 110 facing the first surface. The probing pad 150 may be a plated layer connected to the third terminal 133.

예를 들어, 제1 단자(131)와 프로빙 패드(150) 사이 및 제2 단자(132)와 상기 프로빙 패드 사이의 소정의 간격은 프로빙 패드 및 단자가 연결되는 단락을 방지하기 위해 적어도 0.01㎜ 이상일 수 있다. 더하여, 프로빙 패드(150)의 길이 방향(L) 폭은 측정기기의 프로브와의 접점 유지를 용이하게 하기 위해 0.05㎜ 이상일 수 있다.
For example, a predetermined distance between the first terminal 131 and the probing pad 150 and between the second terminal 132 and the probing pad may be at least 0.01 mm or more in order to prevent a short- . In addition, the longitudinal (L) width of the probing pad 150 may be greater than or equal to 0.05 mm to facilitate contact holding with the probes of the measuring instrument.

본 발명의 일 실시 예에 의한 저항 소자는 제1 내지 제3 단자(131, 132, 133)를 포함하므로, 기판 실장시 실장 강도가 향상되고 인쇄회로기판과의 안정적인 연결이 가능하다.Since the resistance element according to an embodiment of the present invention includes the first to third terminals 131, 132, and 133, the mounting strength is improved at the time of substrate mounting and stable connection with the printed circuit board is possible.

또한, 프로빙 패드(150)를 포함하므로, 회로의 특성을 측정하기 위한 프로빙(probing) 작업에 있어 사용자에게 편의를 제공하고 인쇄회로기판상에 별도의 테스트 포인트(test point)가 불필요하다.
In addition, since the probing pad 150 is included, it is convenient for the user in probing work for measuring the characteristics of the circuit, and a separate test point is not required on the printed circuit board.

도 3은 본 발명의 다른 실시 예에 따른 저항 소자를 나타내는 단면도이다. 도 3에 도시된 저항 소자(100A)는 도 2에 도시된 저항 소자(100)와 비교하여, 저항층이 제1 및 제2 저항층(121, 122)을 포함하고, 전극층(131a, 132a, 133a)의 배치가 다르다는 차이점이 있다.3 is a cross-sectional view showing a resistance element according to another embodiment of the present invention. The resistive element 100A shown in Fig. 3 is different from the resistive element 100 shown in Fig. 2 in that the resistive layer includes first and second resistive layers 121 and 122, and the electrode layers 131a, 132a, 133a are different from each other.

도 3을 참조하면, 베이스 기재(110)의 제1 면에 제1 및 제2 저항층(121, 122)이 서로 분리되어 배치되고, 제1 및 제2 저항층(121, 122) 상에 제1 내지 제3 전극층(131a, 132a, 133a)이 배치될 수 있다. Referring to FIG. 3, the first and second resistance layers 121 and 122 are disposed on the first surface of the base substrate 110 and the first and second resistance layers 121 and 122 are formed on the first and second resistance layers 121 and 122, respectively. 1 to the third electrode layers 131a, 132a, and 133a.

구체적으로, 제1 내지 제3 전극층(131a, 132a, 133a) 각각의 일부 영역은 제1 및 제2 저항층(121, 122) 상에 배치되고 나머지 일부 영역은 베이스 기재(110) 상에 배치될 수 있다. 예를 들어, 도 3에 도시된 바와 같이 베이스 기재(110)의 길이 방향(L)의 일단에서 제1 전극층(131a)은 제1 저항층(121)의 일단 및 베이스 기재(110)의 일부 영역을 덮으며, 베이스 기재(110)의 길이 방향(L)의 타단에서 제2 전극층(132a)은 제2 저항층(122)의 일단 및 베이스 기재(110)의 일부 영역을 덮을 수 있다. 또한, 제3 전극층(133a)은 서로 인접한 제1 저항층(121)의 일단과 제2 저항층(122)의 일단을 덮고, 서로 분리되어 배치된 제1 저항층(121) 및 제2 저항층(122) 사이에서 노출되는 베이스 기재(110) 일면의 일부 영역을 덮을 수 있다.Specifically, a portion of each of the first to third electrode layers 131a, 132a, and 133a is disposed on the first and second resistance layers 121 and 122, and the remaining portion is disposed on the base substrate 110 . 3, the first electrode layer 131a may be formed at one end of the first resistive layer 121 and at a portion of the base substrate 110 in the longitudinal direction L of the base substrate 110. [ And the second electrode layer 132a may cover one end of the second resistance layer 122 and a portion of the base substrate 110 at the other end in the longitudinal direction L of the base substrate 110. [ The third electrode layer 133a may include a first resistance layer 121 and a second resistance layer 121 which are disposed on one side of the first resistance layer 121 adjacent to each other and one end of the second resistance layer 122, A portion of the surface of one surface of the base substrate 110 that is exposed between the base substrate 110 and the base substrate 110 may be covered.

한편, 상기 제1 저항층(121) 및 제2 저항층(122)은 서로 다른 성분을 포함하는 물질 또는 동일한 성분이라도 조성 비율이 다른 물질을 포함하여 서로 다른 저항값을 가질 수 있다.Meanwhile, the first resistance layer 121 and the second resistance layer 122 may have different resistance values, including materials having different components or materials having the same composition but different composition ratios.

이외의 구성 및 기능은 도 1 및 도 2를 참조하여 설명한 저항 소자(100)로부터 이해될 수 있으므로, 중복되는 설명은 생략한다.
Other configurations and functions can be understood from the resistance element 100 described with reference to Fig. 1 and Fig. 2, and thus redundant description will be omitted.

도 4는 본 발명의 또 다른 실시 예에 따른 저항 소자를 나타내는 사시도이다.4 is a perspective view illustrating a resistance device according to another embodiment of the present invention.

도 4에 도시된 저항 소자(100')는 도 1에 도시된 저항 소자(100)와 비교하여, 베이스 기재(110)가 제1 면과 제2 면 사이에 배치되는 제3 면에 형성되는 오목부를 포함한다는 차이가 있다.The resistive element 100 'shown in FIG. 4 is different from the resistive element 100 shown in FIG. 1 in that the base substrate 110 has a recessed portion formed on the third surface disposed between the first surface and the second surface And the like.

도 4를 참조하면, 베이스 기재(110)는 제3 면(예를 들어, 상기 베이스 기재(110)의 측면)을 따라 형성되는 오목부를 포함하고, 제3 단자(133')는 상기 오목부를 따라 배치되어 저항층과 상기 프로빙 패드(150)를 연결한다.4, the base substrate 110 includes a concave portion formed along a third surface (for example, a side surface of the base substrate 110), and a third terminal 133 'is formed along the concave portion To connect the resistive layer and the probing pad (150).

예를 들어, 상기 오목부는 제조 공정시 베이스 기재(110)를 복수의 스트립으로 분리하기 전의 모 기판에 복수의 홀을 드릴링(drilling)하여 형성할 수 있다.For example, the concave portion may be formed by drilling a plurality of holes in a mother substrate before the base substrate 110 is divided into a plurality of strips in a manufacturing process.

상기 제3 단자의 오목부를 따라 배치된 부분은 복수의 홀내에 도전성 페이스트를 채워 넣어 형성하거나, 베이스 기재(110)를 복수의 스트립으로 분리한 후, 도전성 물질을 스퍼터링 하는 공정으로 형성될 수 있으며, 반드시 이에 제한되는 것은 아니다.The portion disposed along the concave portion of the third terminal may be formed by filling the conductive paste into the plurality of holes or may be formed by sputtering a conductive material after separating the base substrate 110 into a plurality of strips, But it is not necessarily limited thereto.

이외의 구성 및 기능은 도 1 내지 도 3을 참조하여 설명한 저항 소자로부터 이해될 수 있으므로, 중복되는 설명은 생략한다.
Other configurations and functions can be understood from the resistance element described with reference to Figs. 1 to 3, and thus duplicate explanations are omitted.

한편, 도면에 도시하지 않았으나 본 발명의 일 실시 예에 따른 저항 소자의 제3 단자는 도 1에 도시된 제3 단자(133) 또는 도 4에 도시된 제3 단자(133')를 대체하여 베이스 기재를 관통하는 비아를 포함할 수 있다. 저항층과 프로빙 패드는 상기 비아를 통해 전기적으로 연결될 수 있다.
Although not shown in the drawing, the third terminal of the resistance device according to the embodiment of the present invention may be replaced with the third terminal 133 shown in FIG. 1 or the third terminal 133 ' And vias through the substrate. The resistive layer and probing pad may be electrically connected through the vias.

도 5는 본 발명의 일 실시 예에 따른 저항 소자의 실장기판을 나타내는 사시도이고, 도 6은 도 5의 Ⅱ-Ⅱ'의 단면도이다.FIG. 5 is a perspective view showing a mounting substrate of a resistance device according to an embodiment of the present invention, and FIG. 6 is a cross-sectional view of II-II 'of FIG.

도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 저항 소자의 실장기판(10)은 저항 소자(100') 및 상부에 서로 이격되어 배치된 제1 내지 제3 전극패드(12, 13, 14)를 가지는 인쇄회로기판(11)을 포함한다.
5 and 6, a mounting substrate 10 of a resistance device according to an embodiment of the present invention includes resistive elements 100 'and first to third electrode pads 12, 13, and 14, respectively.

상기 저항 소자는 베이스 기재(110), 베이스 기재(110)의 제1 면에 배치되는 저항층(120), 베이스 기재(110)의 제1 면과 마주보는 제2 면에 배치되는 프로빙 패드(150), 베이스 기재(110) 상에서 서로 분리되도록 배치되고, 각각 저항층(120)과 연결되는 제1 단자(131) 및 제2 단자(132), 및 제1 단자(131) 및 제2 단자(132) 사이에 배치되고, 저항층(120) 및 프로빙 패드(150)와 연결되는 제3 단자(133)를 포함한다.
The resistive element includes a base substrate 110, a resistive layer 120 disposed on a first surface of the base substrate 110, a probing pad 150 disposed on a second surface opposite the first surface of the base substrate 110, A first terminal 131 and a second terminal 132 which are separated from each other on the base substrate 110 and are connected to the resistance layer 120 and a first terminal 131 and a second terminal 132, And a third terminal 133 connected to the resistance layer 120 and the probing pad 150.

상기 저항 소자(100')는 도 1 내지 도 4를 참조하여 설명한 저항 소자로부터 이해될 수 있으므로, 중복되는 설명은 생략한다.
Since the resistance element 100 'can be understood from the resistance element described with reference to FIGS. 1 to 4, a repetitive description will be omitted.

인쇄회로기판(11)은 전자회로가 형성되는 부분으로, 전자기기의 특정 작동 내지 제어를 위한 집적회로(IC) 등이 형성되어 별도의 전원으로부터 공급되는 전류가 흐를 수 있다.The printed circuit board 11 is a portion in which an electronic circuit is formed. An integrated circuit (IC) or the like for specific operation or control of the electronic apparatus is formed, and a current supplied from a separate power source can flow.

이 경우, 인쇄회로기판(11)은 다양한 배선 라인을 포함하거나 또는 트랜지스터 등과 같은 다른 종류의 반도체 소자들을 더 포함할 수 있다. 또한, 인쇄회로기판(11)은 도전층을 포함하거나, 유전층을 포함하는 등 필요에 따라 다양하게 구성될 수 있다.In this case, the printed circuit board 11 may include various wiring lines or may further include other kinds of semiconductor elements such as transistors and the like. In addition, the printed circuit board 11 may include a conductive layer, a dielectric layer, or the like.

제1 내지 제3 전극패드(12, 13, 14)는 인쇄회로기판(11) 상에 서로 이격되게 배치되는 것으로, 솔더(15)에 의해 저항 소자(100)의 제1 내지 제3 단자(131, 132, 133)와 각각 연결될 수 있다.The first to third electrode pads 12, 13 and 14 are arranged on the printed circuit board 11 so as to be spaced apart from each other and are connected to the first to third terminals 131 , 132 and 133, respectively.

도 5 및 도 6에서는 제1 전극패드(12)가 제1 단자(131)와 연결되고 제2 전극패드(13)가 제2 단자(132)와 연결되는 것으로 도시하였으나, 설계에 따라 제1 전극패드(12)가 제2 단자(132)와 연결되고 제2 전극패드(13)가 제1 단자(131)와 연결될 수 있다.
5 and 6, the first electrode pad 12 is connected to the first terminal 131 and the second electrode pad 13 is connected to the second terminal 132. However, according to the design, The pad 12 may be connected to the second terminal 132 and the second electrode pad 13 may be connected to the first terminal 131.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, and that various changes and modifications may be made therein without departing from the scope of the invention. It will be obvious to those of ordinary skill in the art.

100, 100A, 100': 저항 소자
110: 베이스 기재
120: 저항층
131, 132, 133: 제1 내지 제3 단자
140: 보호층
10: 저항 소자 실장 기판
11: 인쇄회로 기판
12, 13, 14: 제1 내지 제3 전극패드
15: 솔더100, 100A, 100 ': resistance element
110: base substrate
120: resistance layer
131, 132, 133: first to third terminals
140: Protective layer
10: Resistor element mounting substrate
11: printed circuit board
12, 13 and 14: first to third electrode pads
15: Solder

Claims (15)

베이스 기재;
상기 베이스 기재의 제1 면에 배치되는 저항층;
상기 베이스 기재의 상기 제1 면과 마주보는 제2 면에 배치되는 프로빙 패드;
상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자; 및
상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층 및 상기 프로빙 패드와 연결되는 제3 단자
를 포함하는 저항 소자.
A base substrate;
A resistive layer disposed on a first side of the base substrate;
A probing pad disposed on a second side of the base substrate opposite the first side;
A first terminal and a second terminal arranged to be separated from each other on the base substrate and connected to the resistive layer, respectively; And
A second terminal disposed between the first terminal and the second terminal, the third terminal being connected to the resistance layer and the probing pad,
≪ / RTI >
제1항에 있어서, 제3 단자는
상기 베이스 기재의 상기 제1 면과 상기 제2 면 사이에 배치되는 제3 면을 따라 연장되어 상기 저항층과 상기 프로빙 패드를 연결하는 저항 소자.
2. The device of claim 1, wherein the third terminal
And a third surface disposed between the first surface and the second surface of the base substrate to connect the resistive layer and the probing pad.
제1항에 있어서, 상기 제1 내지 제3 단자 각각은
상기 저항층 상에 배치된 제1 내지 제3 전극층;
상기 제1 내지 제3 전극층을 덮는 제1 내지 제3 도금층;
을 포함하는 저항 소자.
The method of claim 1, wherein each of the first to third terminals
First to third electrode layers disposed on the resistance layer;
First to third plating layers covering the first to third electrode layers;
≪ / RTI >
제3 항에 있어서, 상기 제3 도금층은
상기 제3 전극층을 덮는 하면부;
상기 프로빙 패드의 일부 영역을 덮는 상면부; 및
상기 하면부 및 상기 상면부를 연결하는 측면부를
포함하는 저항 소자.
The method as claimed in claim 3, wherein the third plating layer
A lower surface covering the third electrode layer;
A top surface covering a portion of the probing pad; And
And a side portion connecting the lower surface portion and the upper surface portion,
Resistance element included.
제1항에 있어서,
상기 베이스 기재는, 상기 제1 면과 상기 제2 면 사이에 배치되는 제3 면에 형성되는 오목부를 포함하며,
상기 제3 단자는 상기 오목부를 따라 배치되어 상기 저항층과 상기 프로빙 패드를 연결하는 저항 소자.
The method according to claim 1,
Wherein the base substrate includes a concave portion formed on a third surface disposed between the first surface and the second surface,
And the third terminal is disposed along the recess to connect the resistance layer and the probing pad.
제1 항에 있어서, 상기 제3 단자는
상기 베이스 기재를 관통하여 상기 저항층과 상기 프로빙 패드를 연결하는 비아를 포함하는 저항 소자.
2. The apparatus of claim 1, wherein the third terminal
And a via connecting the resistive layer and the probing pad through the base substrate.
제1 항에 있어서
상기 제1 단자와 상기 프로빙 패드 사이의 간격 및 상기 제2 단자와 상기 프로빙 패드 사이의 간격은 적어도 0.01㎜ 이상인 저항 소자.
The method of claim 1, wherein
Wherein a distance between the first terminal and the probing pad and a distance between the second terminal and the probing pad is at least 0.01 mm or more.
제1항에 있어서
상기 프로빙 패드의 폭은 0.05㎜ 이상인 저항 소자.
The method of claim 1, wherein
Wherein the probing pad has a width of 0.05 mm or more.
제1항에 있어서,
상기 제1 내지 제3 단자로부터 노출되는 상기 저항층의 표면에 보호층이 배치된 저항 소자.
The method according to claim 1,
And a protective layer is disposed on a surface of the resistive layer exposed from the first to third terminals.
상부에 복수의 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판에 배치되는 저항 소자를 포함하며,
상기 저항 소자는 베이스 기재, 상기 베이스 기재의 제1 면에 배치되는 저항층, 상기 베이스 기재의 상기 제1 면과 마주보는 제2 면에 배치되는 프로빙 패드, 상기 베이스 기재 상에서 서로 분리되도록 배치되고, 각각 상기 저항층과 연결되는 제1 단자 및 제2 단자, 및 상기 제1 단자 및 상기 제2 단자 사이에 배치되고, 상기 저항층 및 상기 프로빙 패드와 연결되는 제3 단자
를 포함하는 저항 소자 실장 기판.
A printed circuit board having a plurality of electrode pads on an upper surface thereof; And
And a resistance element disposed on the printed circuit board,
Wherein the resistive element comprises a base substrate, a resistive layer disposed on a first surface of the base substrate, a probing pad disposed on a second surface of the base substrate facing the first surface, A first terminal and a second terminal respectively connected to the resistance layer, and a third terminal disposed between the first terminal and the second terminal, the third terminal being connected to the resistance layer and the probing pad,
And the resistor element mounting substrate.
제10항에 있어서, 제3 단자는
상기 베이스 기재의 상기 제1 면과 상기 제2 면 사이에 배치되는 제3 면을 따라 연장되어 상기 저항층과 상기 프로빙 패드를 연결하는 저항 소자 실장 기판.
11. The method of claim 10, wherein the third terminal
And a third surface disposed between the first surface and the second surface of the base substrate to connect the resistive layer and the probing pad.
제10항에 있어서,
상기 베이스 기재는, 상기 제1 면과 상기 제2 면 사이에 배치되는 제3 면에 형성되는 오목부를 포함하며,
상기 제3 단자는 상기 오목부를 따라 배치되어 상기 저항층과 상기 프로빙 패드를 연결하는 저항 소자 실장 기판.
11. The method of claim 10,
Wherein the base substrate includes a concave portion formed on a third surface disposed between the first surface and the second surface,
And the third terminal is disposed along the concave portion to connect the resistance layer and the probing pad.
제10 항에 있어서, 상기 제3 단자는
상기 베이스 기재를 관통하여 상기 저항층과 상기 프로빙 패드를 연결하는 비아를 포함하는 저항 소자 실장 기판.
11. The apparatus of claim 10, wherein the third terminal
And a via penetrating the base substrate to connect the resistance layer and the probing pad.
제10 항에 있어서
상기 제1 단자와 상기 프로빙 패드 사이 및 제2 단자와 상기 프로빙 패드 사이의 간격은 적어도 0.01㎜ 이상인 저항 소자 실장 기판.
The method of claim 10, wherein
Wherein a distance between the first terminal and the probing pad and a distance between the second terminal and the probing pad is at least 0.01 mm or more.
제10항에 있어서
상기 프로빙 패드의 폭은 0.05㎜ 이상인 저항 소자 실장 기판.
The method of claim 10, wherein
Wherein the probing pad has a width of 0.05 mm or more.
KR1020150182281A 2015-12-18 2015-12-18 Resistor element and board having the same mounted thereon KR101792366B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150182281A KR101792366B1 (en) 2015-12-18 2015-12-18 Resistor element and board having the same mounted thereon
CN201610815683.5A CN106898449B (en) 2015-12-18 2016-09-09 Resistor element and board having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150182281A KR101792366B1 (en) 2015-12-18 2015-12-18 Resistor element and board having the same mounted thereon

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170104383A Division KR20170098765A (en) 2017-08-17 2017-08-17 Resistor element and board having the same mounted thereon

Publications (2)

Publication Number Publication Date
KR20170073401A true KR20170073401A (en) 2017-06-28
KR101792366B1 KR101792366B1 (en) 2017-11-01

Family

ID=59191412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150182281A KR101792366B1 (en) 2015-12-18 2015-12-18 Resistor element and board having the same mounted thereon

Country Status (2)

Country Link
KR (1) KR101792366B1 (en)
CN (1) CN106898449B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107841B2 (en) 2018-07-04 2021-08-31 Samsung Electronics Co., Ltd. Display panel and large format display apparatus using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862446B1 (en) * 2015-12-30 2018-05-29 삼성전기주식회사 Resistance assembly

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63296260A (en) * 1987-05-27 1988-12-02 Nec Corp Printed substrate of hybrid integrated circuit
JPH04129201A (en) * 1990-09-20 1992-04-30 Nec Corp Chip resistor
JP2637662B2 (en) * 1992-02-25 1997-08-06 ローム株式会社 Method of manufacturing chip-type composite electronic component and method of manufacturing chip-type network resistor
JPH07333247A (en) * 1994-06-13 1995-12-22 Sumitomo Electric Ind Ltd Light data link
JP3967272B2 (en) * 2003-02-25 2007-08-29 ローム株式会社 Chip resistor
US7259703B2 (en) * 2004-03-25 2007-08-21 Texas Instruments Incorporated Device for recording laser trim progress and for detecting laser beam misalignment
JP4641229B2 (en) * 2005-08-18 2011-03-02 ローム株式会社 Chip resistor
US8098127B2 (en) * 2007-06-07 2012-01-17 Its Electronics Inc. Resistor for microwave applications

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107841B2 (en) 2018-07-04 2021-08-31 Samsung Electronics Co., Ltd. Display panel and large format display apparatus using the same
US11742358B2 (en) 2018-07-04 2023-08-29 Samsung Electronics Co., Ltd. Display panel and large format display apparatus using the same

Also Published As

Publication number Publication date
KR101792366B1 (en) 2017-11-01
CN106898449A (en) 2017-06-27
CN106898449B (en) 2020-01-07

Similar Documents

Publication Publication Date Title
US9754705B2 (en) Resistor, method of manufacturing the same, and board having the same
JP2018074143A (en) Resistive element and resistive element assembly
KR101983180B1 (en) Resistor element, manufacturing method of the same ans board having the same mounted thereon
KR101792366B1 (en) Resistor element and board having the same mounted thereon
CN107545968B (en) Resistor element and resistor element mounting board
KR101973420B1 (en) Multi-terminal electronic component, manufacturing method of the same and board having the same mounted thereon
KR102527724B1 (en) Chip resistor and chip resistor assembly
KR20170098765A (en) Resistor element and board having the same mounted thereon
KR101670140B1 (en) Resistor element, manufacturing method of the same ans board having the same mounted thereon
CN106898444B (en) Resistor element and board having the same
KR101771818B1 (en) Resistor element and board having the same mounted thereon
KR101883119B1 (en) Resistive element
KR101771836B1 (en) Chip resistor and chip resistor assembly
US10242774B2 (en) Chip resistance element and chip resistance element assembly
KR101883042B1 (en) Chip resistor and chip resistor assembly
KR101771822B1 (en) Chip resistor and chip resistor assembly
KR20180017842A (en) Chip resistor and chip resistor assembly
KR20170079031A (en) Resistive element
KR20170075423A (en) Resistor element and board having the same mounted thereon
KR20190041448A (en) Chip resistor assembly
KR20180120623A (en) Chip resistor assembly

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant