KR20180120623A

KR20180120623A - Chip resistor assembly

Info

Publication number: KR20180120623A
Application number: KR1020180056463A
Authority: KR
Inventors: 남정민; 김영기; 유두호
Original assignee: 삼성전기주식회사
Priority date: 2017-04-27
Filing date: 2018-05-17
Publication date: 2018-11-06

Abstract

A chip resistor assembly according to an embodiment of the present invention includes a circuit board having a plurality of electrode pads; and a chip resistor disposed on the circuit board and electrically connected to the plurality of electrode pads. The chip resistor includes a base substrate which has a first surface and a second surface opposite to each other, two side surfaces connecting the first surface and the second surface, and two cross sections connecting the two side surfaces and the first surface and the second surface, a resistance layer which is disposed on the second surface, a first terminal and a second terminal which are connected to the resistance layer on the second surface and is arranged to be separated from each other, and a third terminal which has a second surface part disposed on the resistance layer between the first terminal and the second terminal on the second surface, and a side surface from the second surface portion to the side surface of the base substrate through at least one side surface of the resistive layer. A solder for electrically connecting the electrode pad and the third terminal may be disposed on the surface of the side surface part. Stable connection with the circuit board can be achieved.

Description

[0001] CHIP RESISTOR ASSEMBLY [0002]

본 발명은 칩 저항 소자 어셈블리에 관한 것이다.The present invention relates to a chip resistive element assembly.

칩 형상의 저항 소자는 정밀 저항을 구현하는 데에 적합하며, 회로 내에서 전류를 조절하고, 전압을 강하시키는 역할을 할 수 있다.The chip-shaped resistive element is suitable for realizing a precision resistor, and it can serve to regulate the current in the circuit and to drop the voltage.

또한, 상기 저항 소자는, 하나의 인쇄회로기판 상에서 다양한 전자기기의 사양에 따라 전자부품이 교체, 제거, 또는 추가될 수 있도록 인쇄회로기판을 설계하여 인쇄회로기판을 플랫폼화하는 경우, 설계된 회로에 적합하도록 인쇄회로기판 상의 패턴을 연결하는데 사용될 수도 있다.In addition, when the printed circuit board is designed so that the electronic circuit can be replaced, removed, or added in accordance with the specification of various electronic apparatuses on one printed circuit board, and the printed circuit board is made into a platform, May be used to connect the pattern on the printed circuit board to suit.

또한, 상기 저항 소자는 인쇄회로기판의 패턴을 전원 또는 접지에 연결하여 풀업(pull-up) 저항 또는 풀다운(pull-down) 저항으로 사용될 수 있다.In addition, the resistance element can be used as a pull-up resistor or a pull-down resistor by connecting the pattern of the printed circuit board to the power source or the ground.

그러나, 전자기기의 사양을 만족하는 회로를 설계하기 위해 복수의 저항 소자를 사용하는 경우, 필수적으로 인쇄회로기판에서 복수의 저항 소자를 위한 실장 면적이 늘어날 수 밖에 없다는 문제점이 있다.However, when a plurality of resistive elements are used to design a circuit that meets the specifications of electronic devices, there is a problem that the mounting area for a plurality of resistive elements in the printed circuit board necessarily increases.

특히, 전자기기의 소형화 및 정밀화가 요구되는 추세이므로, 인쇄회로기판에서 저항 소자가 차지하는 실장 면적이 늘어나는 것은 바람직하지 않다.In particular, it is not desirable that the mounting area occupied by the resistance element in the printed circuit board increases because of the tendency to downsize and refine electronic devices.

대한민국 공개특허공보 제2016-0052283호Korean Patent Laid-Open Publication No. 2016-0052283

본 발명의 일 실시 예에 따르면, 회로 기판에서 실장 면적의 효율이 우수하고, 회로 기판과의 안정적인 연결이 가능한 칩 저항 소자가 제공될 수 있다.According to an embodiment of the present invention, a chip resistive element which is excellent in efficiency of mounting area in a circuit board and can be stably connected to a circuit board can be provided.

본 발명의 일 실시예에 따른 칩 저항 소자 어셈블리는 복수의 전극 패드를 갖는 회로 기판; 및 상기 회로 기판에 배치되고 상기 복수의 전극 패드와 전기적으로 연결되는 칩 저항 소자를 포함하고, 상기 칩 저항 소자는, 서로 대향하는 제1 면 및 제2 면과 상기 제1 면 및 상기 제2 면을 잇는 두 개의 측면과 상기 제1 면 및 상기 제2 면을 잇는 두 개의 단면을 가지는 베이스 기재, 상기 제2 면에 배치되는 저항층, 상기 제2 면 상에서 각각 상기 저항층과 연결되고 서로 분리되도록 배치되는 제1 단자 및 제2 단자, 및 상기 제2 면 상에서 상기 제1 단자 및 상기 제2 단자 사이의 상기 저항층 상에 배치되는 제2 면부와 상기 제2 면부로부터, 상기 저항층의 적어도 하나의 측면을 통해, 상기 베이스 기재의 상기 측면으로 연장되는 측면부를 가지는 제3 단자를 포함하고, 상기 전극 패드와 상기 제3 단자를 전기적으로 연결하는 솔더가 상기 측면부의 표면에 배치될 수 있다. According to an embodiment of the present invention, a chip resistive element assembly includes: a circuit board having a plurality of electrode pads; And a chip resistive element disposed on the circuit board and electrically connected to the plurality of electrode pads, wherein the chip resistive element has a first surface and a second surface opposed to each other, and a first surface and a second surface, A base substrate having two side faces connecting the first side and the second side, a resistance layer disposed on the second side, and a second base side substrate connected to the resistance layer on the second side, And a second surface portion disposed on the resistive layer between the first terminal and the second terminal on the second surface and the second surface portion, wherein at least one And a third terminal having a side surface extending to the side surface of the base substrate through a side surface of the base substrate, wherein solder for electrically connecting the electrode pad and the third terminal is formed on the surface of the side surface Can be.

본 발명의 일 실시 예에 따른 칩 저항 소자는 기판 실장 시 효율이 우수하고 인쇄회로기판과의 안정적인 연결이 가능한 효과를 가진다.The chip resistive element according to an embodiment of the present invention has an excellent efficiency in substrate mounting and has an effect of enabling stable connection with a printed circuit board.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.

도 1은 본 발명의 일 실시 예에 따른 칩 저항 소자를 나타내는 사시도이다.
도 2는 도 1에 도시된 칩 저항 소자를 Ⅰ-Ⅰ'를 따라 절개하여 본 단면도의 일 예이다.
도 3은 도 1에 도시된 칩 저항 소자를 Ⅰ-Ⅰ'를 따라 절개하여 본 단면도의 다른 예이다.
도 4는 도 1에 도시된 칩 저항 소자의 저면도이다.
도 5는 본 발명의 일 실시 예에 따른 칩 저항 소자 어셈블리를 나타내는 사시도이다.1 is a perspective view showing a chip resistive element according to an embodiment of the present invention.
2 is an example of a cross-sectional view taken along the line I-I 'of the chip resistive element shown in FIG.
3 is another example of the sectional view taken along the line I-I 'of the chip resistive element shown in FIG.
4 is a bottom view of the chip resistive element shown in Fig.
5 is a perspective view illustrating a chip resistor device assembly according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 실시형태들은 다른 형태로 변형되거나 여러 실시형태의 특징이 서로 조합될 수 있다. 일 실시형태에서 설명된 사항이 다른 실시형태에서 설명되어 있지 않더라도, 다른 실시형태에서 반대되거나 모순되는 설명이 없는 한, 다른 실시형태의 설명으로 결합될 수 있다. The embodiments may be modified in other forms or the features of the various embodiments may be combined with each other. Although the description in one embodiment is not described in another embodiment, it can be combined with the description of another embodiment unless otherwise described or contradicted by other embodiments.

첨부된 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일하거나 유사한 요소로 이해될 수 있다. 또한, 본 명세서에서, '상부', '상면', '하부', '하면', '단면', '측면' 등의 용어는 첨부된 도면의 방향을 기준으로 표현되고 있으며, 실제로, 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.The shape and size of the elements in the accompanying drawings may be exaggerated for clarity of description, and elements denoted by the same reference numerals in the drawings may be understood as the same or similar elements. Also, in this specification, terms such as 'upper', 'upper surface', 'lower', 'lower surface', 'section', 'side', and the like are expressed based on the direction of the attached drawings, It will be possible to change depending on the direction.

어떠한 요소 또는 층이 다른 요소 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 요소 또는 층의 바로 위뿐만 아니라 중간에 다른 요소 또는 다른 층을 개재한 경우를 모두 포함한다. 반면, 요소가 "직접 위(directly on)" 또는 "바로 위(directly on)"로 지칭되는 것은 중간에 다른 요소 또는 층을 개재하지 않은 것을 나타낸다.It is to be understood that any element or layer is referred to as being "on" or "on" another element or layer includes both elements or layers, as well as other elements or layers, do. On the other hand, an element being referred to as "directly on" or " directly on " indicates that it does not intervene another element or layer in the middle.

도 1은 본 발명의 일 실시 예에 따른 칩 저항 소자를 나타내는 사시도이고, 도 2는 도 1에 도시된 칩 저항 소자를 Ⅰ-Ⅰ'를 따라 절개하여 본 단면도의 일 예이고, 도 3은 도 1에 도시된 칩 저항 소자를 Ⅰ-Ⅰ'를 따라 절개하여 본 단면도의 다른 예이다.FIG. 1 is a perspective view showing a chip resistive element according to an embodiment of the present invention, FIG. 2 is an example of a sectional view taken along a line I-I 'of the chip resistive element shown in FIG. 1, 1 is another example of the cross-sectional view taken along the line I-I '.

도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 칩 저항 소자(100)는 베이스 기재(110), 저항층(120), 제1 내지 제3 단자(131, 132, 133)를 포함한다. 또한, 제1 보호층(140) 및 제2 보호층(150)을 더 포함할 수 있다.1 and 2, a chip resistive element 100 according to an embodiment of the present invention includes a base substrate 110, a resistor layer 120, first to third terminals 131, 132, and 133, . In addition, the first passivation layer 140 and the second passivation layer 150 may be further included.

상기 베이스 기재(110)는 저항층(120)을 지지하고 저항 소자(100)의 강도를 확보하기 위한 것으로, 특별히 제한되지 않으며 예를 들어, 절연 기판 등이 사용될 수 있고, 표면이 아노다이징 처리되어 절연된 알루미나 재질로 형성될 수 있다.The base substrate 110 is for supporting the resistance layer 120 and securing the strength of the resistance element 100 without any particular limitation. For example, an insulating substrate or the like may be used. The surface of the base substrate 110 may be anodized, And may be formed of an alumina material.

또한, 상기 베이스 기재(110)는 소정의 두께를 가지며, 일면의 형상이 직사각형인 얇은 판형으로 구성될 수 있으며, 서로 대향하는 제1 면과 제2 면, 서로 대향하는 두 개의 단면, 및 서로 대향하는 두 개의 측면을 가질 수 있다.The base substrate 110 may have a predetermined thickness and may be formed in a thin plate shape having a rectangular shape on one surface. The base substrate 110 may have a first surface and a second surface opposed to each other, two opposed surfaces, Lt; / RTI >

예를 들어, 도 1 및 도 2에 도시한 바와 같이, 상기 제1 면과 제2 면은 각각 두께 방향(T)으로 대향하는 상기 베이스 기재(110)의 상면 및 하면이 될 수 있다. 또한, 상기 두 개의 단면은 길이 방향(L)으로 대향하는 상기 베이스 기재(110)의 두 개의 면이고, 상기 두 개의 측면은 상기 베이스 기재(110)의 폭 방향(W)으로 서로 대향하는 상기 베이스 기재(110)의 두 개의 면이다.For example, as shown in FIGS. 1 and 2, the first surface and the second surface may be the upper surface and the lower surface of the base substrate 110 facing each other in the thickness direction T, respectively. The two cross-sections are two surfaces of the base substrate 110 opposed to each other in the longitudinal direction L and the two sides are opposed to each other in the width direction W of the base substrate 110, Are two sides of the substrate 110.

또한, 베이스 기재(110)는 열전전도가 우수한 재질로 형성됨에 따라 저항 소자의 사용 시 저항층(120)에서 생성된 열을 외부로 발산하는 열 확산 통로의 역할을 할 수 있다.In addition, since the base substrate 110 is formed of a material having a good thermal conductivity, it can serve as a heat diffusion path for dissipating the heat generated in the resistance layer 120 to the outside when the resistance element is used.

저항층(120)은 상기 베이스 기재 상의 제2 면에 배치된다. 또한, 상기 저항층(120)은 서로 이격된 제1 내지 제3 단자(131, 132, 133)와 연결되어 제1 내지 제3 단자(131, 132, 133) 간의 두 개의 저항 요소로 사용될 수 있다. 또한, 본 실시 형태와 달리 저항층(120)은 두 개의 저항 요소로 서로 분리되어 제공될 수도 있다.A resistive layer 120 is disposed on the second side of the base substrate. The resistor layer 120 may be connected to the first to third terminals 131, 132 and 133 spaced apart from each other and used as two resistance elements between the first to third terminals 131, 132 and 133 . Also, unlike the present embodiment, the resistance layer 120 may be provided separately from two resistance elements.

예를 들어, 저항층(120)은 트리밍(trimming)에 의해 저항값이 결정될 수 있다. 트리밍이란 저항값의 미세 조정을 위한 커팅 등과 같은 공정을 일컫는 것으로서, 회로 설계 시 각 저항부에 설정된 저항값을 결정하는 공정일 수 있다.For example, the resistive layer 120 can be resisted by trimming. Trimming refers to a process such as cutting for fine adjustment of a resistance value, and may be a process of determining a resistance value set in each resistance portion when designing a circuit.

이에 제한되는 것은 아니나, 상기 저항층(120)은 다양한 금속 또는 합금이나, 산화물과 같은 화합물이 사용될 수 있다. 예를 들어, Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn 및 Mn계 합금 중 적어도 하나를 포함할 수 있다.The resistance layer 120 may be made of various metals or alloys or compounds such as oxides. For example, at least one of Cu-Ni alloy, Ni-Cr alloy, Ru oxide, Si oxide, Mn and Mn alloy.

제1 단자(131) 및 제2 단자(132)는 각각 저항층(120)과 연결되고 베이스 기재(110)의 제2 면에서 분리되도록 배치된다.The first terminal 131 and the second terminal 132 are connected to the resistance layer 120 and are arranged to be separated from the second surface of the base substrate 110, respectively.

예를 들어, 제1 단자(131) 및 제2 단자(132)는 도 1 및 도 2에 도시한 바와 같이, 베이스 기재(110)의 하면의 양측부에 배치되는 부분(131-1, 132-1)과 베이스 기재(110)의 단면으로 연장된 부분(131-2, 132-2)을 포함할 수 있다. 이러한 형태로, 제1 단자(131) 및 제2 단자(132)는 각각 저항층(120)의 일단부 및 타단부를 덮는다. 또한, 제1 단자(131) 및 제2 단자(132)는 각각 상기 베이스 기재의 단면으로 연장되고 상기 베이스 기재(110)의 하면과 단면이 만나는 모서리를 덮을 수 있다. 1 and 2, the first terminal 131 and the second terminal 132 are formed on the base substrate 110 at portions 131-1 and 132- 1 and the portions 131-2 and 132-2 extending in the cross section of the base substrate 110. [ In this manner, the first terminal 131 and the second terminal 132 respectively cover one end and the other end of the resistance layer 120. The first terminal 131 and the second terminal 132 may extend to the end surface of the base substrate 110 and may cover the corner where the bottom surface and the end surface of the base substrate 110 meet.

제3 단자(133)는 제1 단자(131) 및 제2 단자(132) 사이에 배치되고, 저항층(120)과 연결된다. 또한, 상기 제3 단자(133)는 베이스 기재(110)의 제2 면에 배치되는 부분인 제2 면 단자(133-1)와 베이스 기재(110)의 측면에 배치되는 부분인 측면 단자(133-2)를 포함할 수 있다.The third terminal 133 is disposed between the first terminal 131 and the second terminal 132 and is connected to the resistance layer 120. The third terminal 133 includes a second surface terminal 133-1 which is a portion disposed on the second surface of the base substrate 110 and a second surface terminal 133-1 that is a portion disposed on the side surface of the base substrate 110 -2). &Lt; / RTI >

도 1 및 도 2에 도시한 바와 같이, 제3 단자(133)는 베이스 기재(110)의 하면에 배치되고 상기 베이스 기재의 상면과 하면을 잇는 측면으로 연장될 수 있다. 또한, 상기 측면부는 상기 베이스 기재의 제1 면과 측면이 만나는 모서리까지 연장될 수 있다.As shown in FIGS. 1 and 2, the third terminal 133 may be disposed on the lower surface of the base substrate 110 and extend to the side connecting the upper surface and the lower surface of the base substrate. In addition, the side portion may extend to an edge where the first side and the side of the base substrate meet.

구체적으로, 제1 내지 제3 단자(131, 132, 133)는 저항층(120) 상에 배치되는 제1 내지 제3 전극층(131a, 132a, 133a)을 각각 포함할 수 있으며, 상기 제1 내지 제3 전극층(131a, 132a, 133a) 상에 배치되는 제1 내지 제3 도금층(131b, 132b, 133b)을 각각 포함할 수 있다.Specifically, the first to third terminals 131, 132, and 133 may include first to third electrode layers 131a, 132a, and 133a disposed on the resistance layer 120, And first to third plating layers 131b, 132b, and 133b disposed on the third electrode layers 131a, 132a, and 133a, respectively.

예를 들어, 도 2에 도시된 바와 같이 제1 단자(131)는 제1 전극층(131a) 및 제1 도금층(131b)을 포함하고, 제2 단자(132)는 제2 전극층(132a) 및 제2 도금층(132b)을 포함하며, 제3 단자(133)는 제3 전극층(133a) 및 제3 도금층(133b)을 포함할 수 있다. 2, the first terminal 131 includes a first electrode layer 131a and a first plating layer 131b, and the second terminal 132 includes a second electrode layer 132a and a second electrode layer 132b. 2 plating layer 132b and the third terminal 133 may include a third electrode layer 133a and a third plating layer 133b.

제1 내지 제3 전극층(131a, 132a, 133a)은 상기 저항층(120)의 일면에 서로 이격되어 배치되며, 상기 제3 전극층(133a)은 제1 전극층(131a) 및 제2 전극층(132a) 사이에 배치될 수 있다. 또한, 제1 내지 제3 전극층(131a, 132a, 133a)은 각각 저항층(120)과 연결될 수 있다. 또한, 제1 전극층(131a) 및 제2 전극층(133a)은 상기 저항층(120)의 양측부를 덮는 형태로 배치될 수 있다.The first to third electrode layers 131a to 132a and 133a are spaced apart from each other on one surface of the resistance layer 120. The third electrode layer 133a includes a first electrode layer 131a and a second electrode layer 132a, As shown in FIG. In addition, the first to third electrode layers 131a, 132a, and 133a may be connected to the resistance layer 120, respectively. The first electrode layer 131a and the second electrode layer 133a may be disposed so as to cover both sides of the resistance layer 120.

이에 제한되는 것은 아니나, 상기 제1 내지 제3 전극층(131a, 132a, 133a)은 저항층(120) 상에 도전성의 전극 형성을 위한 도전성 페이스트를 도포하는 방법으로 형성할 수 있으며 도포 방법은 스크린 인쇄 등의 방법을 사용할 수 있다.Although not limited thereto, the first to third electrode layers 131a, 132a, and 133a may be formed by applying a conductive paste for forming conductive electrodes on the resistance layer 120, And the like can be used.

또한, 제1 내지 제3 전극층(131a, 132a, 133a)은 제1 내지 제3 도금층(131b, 132b, 133b)을 형성하기 위한 도금 공정의 시드(seed)로서 작용할 수 있다.The first to third electrode layers 131a, 132a, and 133a may serve as seeds of the plating process for forming the first to third plating layers 131b, 132b, and 133b.

상기 제1 내지 제3 전극층(131a, 132a, 133a)은 전술한 저항층(120)과는 다른 재질의 도전성 페이스트로 형성될 수 있으며, 필요에 따라 저항층(120)과 같은 성분을 이용할 수도 있다.The first, second, and third electrode layers 131a, 132a, and 133a may be formed of a conductive paste having a different material from that of the resistive layer 120, and may be made of the same material as the resistive layer 120 .

도 3을 참조하면, 제1 및 제2 전극층(131a', 132a')은 저항층(120)의 양측부를 덮고, 베이스 기재(110)의 하면과 단면이 맞닿는 모서리를 덮을 수 있다. 따라서, 제1 및 제2 도금층(131b', 132b')을 포함하는 제1 및 제2 단자(131', 132')는 베이스 기재(110)의 하면을 기준으로 단면을 따라 더 높게 형성될 수 있다.Referring to FIG. 3, the first and second electrode layers 131a 'and 132a' may cover both sides of the resistive layer 120 and may cover the edges of the base substrate 110 that face the end face. Accordingly, the first and second terminals 131 'and 132' including the first and second plating layers 131b 'and 132b' may be formed to have a higher height along the cross section with respect to the lower surface of the base substrate 110 have.

한편, 상술한 바와 같이 제3 단자(133)는 제2 면 단자(133-1) 및 측면 단자(133-2)를 포함할 수 있고, 제2 면 단자(133-1) 및 측면 단자(133-2) 는 제3 전극층(133a) 및 제3 도금층(133b)으로 이루어진다.As described above, the third terminal 133 may include the second surface terminal 133-1 and the side terminal 133-2, and the second surface terminal 133-1 and the side terminal 133 -2 comprises a third electrode layer 133a and a third plating layer 133b.

또한, 상기 제3 전극층(133a)의 일부분은 증착 공정을 통해 형성될 수 있다. 구체적으로, 상기 베이스 기재(110)의 측면에 배치되어 측면 단자(133-2)를 이루는 제3 전극층(133a)의 일부분은 베이스 기재(110)의 측면에 대한 증착 공정을 통해 형성될 수 있다.In addition, a portion of the third electrode layer 133a may be formed through a deposition process. Part of the third electrode layer 133a disposed on the side surface of the base substrate 110 and forming the side terminal 133-2 may be formed through a deposition process on the side surface of the base substrate 110. [

이와 같이, 제3 단자(133)는 베이스 기재(110)의 제2 면뿐 아니라 베이스 기재(110)의 측면에 배치되는 제3 전극층(133a)을 포함한다.The third terminal 133 includes the third electrode layer 133a disposed on the side surface of the base substrate 110 as well as the second surface of the base substrate 110. [

따라서, 제3 단자(133)는 베이스 기재(110)의 하면을 기준으로 측면을 따라 제1 단자(131) 및 제2 단자(132)보다 더 높게 형성될 수 있고, 베이스 기재(110)의 측면에서 솔더와의 접합 면적을 확보할 수 있다.The third terminal 133 may be formed to be higher than the first terminal 131 and the second terminal 132 along the side surface with respect to the lower surface of the base substrate 110, It is possible to secure the bonding area with the solder.

솔더링 공정시 솔더(solder)가 과잉되어 전극 패드 주변의 불필요한 곳에 솔더가 형성되는 문제인 소위 과납(solder in excess) 현상이 발생될 수 있다. 이러한 과납에 의해 형성된 솔더볼은 전극 패드간 단락을 일으켜 오동작 및 과전류의 원인이 된다.A solder excess phenomenon may occur, which is a problem in which solder is formed at an unnecessary portion around the electrode pad due to excessive solder during the soldering process. The solder ball formed by such overcharge causes a short circuit between the electrode pads, which causes malfunction and overcurrent.

본 발명의 일 실시예에 따른 칩 저항 소자는 이러한 과납 현상을 방지할 수 있고, 회로 기판에 배치된 전극패드와 제3 단자간에 충분한 고착강도를 가지도록 한다.The chip resistance element according to an embodiment of the present invention can prevent such overcharge phenomenon and has a sufficient bonding strength between the electrode pad and the third terminal arranged on the circuit board.

아래의 표 1은 측면 단자의 유무에 따라 저항 소자의 실장 상태가 적합한지를 테스트한 실험예의 데이터이다.Table 1 below is data of an experimental example in which the mounting condition of the resistance element is tested according to the presence or absence of the side terminal.

실험예는 제3 단자(133)가 측면 단자(133-2)를 포함하는 칩 저항 소자와 측면 단자가 없는 칩 저항 소자를 인쇄 회로 기판의 전극패드에 리플로우 공정을 통해 단위(Lot, 회) 당 1000개씩 실장하고, 과납 현상 또는 냉납(cold solder joint) 현상이 나타나는 경우 불량(NG)으로 판별한 결과를 나타내었다.In the experimental example, the chip resistor element including the third terminal 133 and the side terminal 133-2 and the chip resistor element without the side terminal were connected to the electrode pad of the printed circuit board through a reflow process, (NG) in case of over-discharge phenomenon or cold solder joint phenomenon.

표 1을 참조하면, 측면 단자가 없는 칩 저항 소자를 인쇄 회로 기판에 실장하는 경우 불량이 발생한 것을 확인할 수 있다. 특히, 측면 단자가 없는 칩 저항 소자가 제1 내지 제3 단자(131, 132, 133)가 솔더에 의해 접합되는 전극패드들간에 PSR(Photo Imageable Solder Resist) 잉크가 도포된 인쇄 회로 기판에 실장되는 경우, 불량률이 확연하게 높다.Referring to Table 1, it can be confirmed that a defect occurs when a chip resistor element having no side terminal is mounted on a printed circuit board. In particular, a chip resistive element without side terminals is mounted on a printed circuit board coated with PSR (Photo Imageable Solder Resist) ink between electrode pads to which the first to third terminals 131, 132 and 133 are bonded by solder , The defect rate is remarkably high.

본 발명의 일 실시 예에 따른 칩 저항 소자는, 측면 단자가 없는 칩 저항 소자에서 발생하는 불량이 발생하지 않았다.The chip resistance device according to the embodiment of the present invention does not cause defects generated in the chip resistance device without side terminals.

또한, 제1 내지 제3 전극층(131a, 132a, 133a)이 배치되지 않은 저항층(120)의 표면에는 저항층(120)을 외부 충격으로부터 보호하기 위한 제1 보호층(140)이 배치될 수 있다. The first passivation layer 140 may be disposed on the surface of the resistive layer 120 where the first, second, and third electrode layers 131a, 132a, and 133a are not disposed, have.

이에 제한되는 것은 아니나 상기 제1 보호층(140)은 실리콘(SiO₂)이나 글래스(glass) 재질로 구성될 수 있으며, 오버 코팅에 의해 저항층(120) 및 베이스 기재(110) 상에 형성될 수 있다.Although not limited thereto, the first passivation layer 140 may be formed of silicon (SiO ₂ ) or glass, and may be formed on the resistance layer 120 and the base substrate 110 by overcoating .

특정 예에서, 상기 제1 보호층(140)은 글래스인 내부 보호층과 폴리머인 외부 보호층으로 구성될 수 있다. 필요에 따라, 내부 보호층은 트리밍 공정 전에 형성되어 트리밍(trimming) 공정시 저항층(120)에 크랙(clack)이 발생하는 것을 방지할 수 있고, 외부 보호층은 트리밍(trimming) 공정 후에 형성되어 저항층(120)을 보호할 수 있다.In a particular example, the first passivation layer 140 may comprise an inner passivation layer that is glass and an outer passivation layer that is a polymer. If desired, the inner protective layer may be formed prior to the trimming process to prevent clack from occurring in the resistive layer 120 during the trimming process, and the outer protective layer may be formed after the trimming process The resistive layer 120 can be protected.

한편, 제1 보호층(140)이 저항층(120) 및 베이스 기재(110) 상에 배치되더라도 제1 내지 제3 단자(131, 132, 133)가 제1 보호층(140)보다 돌출된 형상을 가짐으로써, 기판 실장 시 제1 내지 제3 단자(131, 132, 133)와 기판에 배치된 전극패드와의 접촉을 용이하게 할 수 있다.Even if the first passivation layer 140 is disposed on the resistive layer 120 and the base substrate 110, the first to third terminals 131, 132, and 133 may have a shape protruding from the first passivation layer 140 It is possible to facilitate contact between the first to third terminals 131, 132, and 133 and the electrode pads disposed on the substrate when the substrate is mounted.

또한, 베이스 기재(110)의 제1 면에는 제2 보호층(150)이 배치될 수 있다. 제2 보호층(150)은 칩 저항 소자(100)를 외부의 충격으로부터 보호할 수 있다. 예를 들어, 제2 보호층(150)은 칩 저항 소자(100)의 상부로부터의 충격이 제3 단자의 측면 전극(133-2)에 가해지는 것을 방지하기 위해 소정의 높이를 가질 수 있다.In addition, the second protective layer 150 may be disposed on the first surface of the base substrate 110. The second passivation layer 150 can protect the chip resistive element 100 from an external impact. For example, the second passivation layer 150 may have a predetermined height to prevent the impact from the top of the chip resistive element 100 from being applied to the side electrode 133-2 of the third terminal.

또한, 제2 보호층(150)은 절연성 물질을 도포하는 방법으로 형성할 수 있으며 도포 방법은 스크린 인쇄 등의 방법을 사용할 수 있다.The second passivation layer 150 may be formed by a method of applying an insulating material, and a method such as screen printing may be used as a coating method.

도 4는 도 1에 도시된 칩 저항 소자의 저면도이다.4 is a bottom view of the chip resistive element shown in Fig.

도 4를 참조하면, 칩 저항 소자는 제1 내지 제3 단자(131, 132, 133)를 포함한다. 또한, 제1 보호층(140)을 포함할 수 있다. Referring to FIG. 4, the chip resistive element includes first to third terminals 131, 132, and 133. In addition, the first passivation layer 140 may be included.

여기서, 제3 단자(133)는 제1 단자(131)와 제2 단자(132)의 사이에 배치된 부분(133-1)뿐 아니라 베이스 기재의 측면으로 연장되는 부분(133-2)을 포함하므로 리플로우 공정시에 솔더와의 접촉 면적을 확보하고 회로 기판과의 안정적인 연결을 보장할 수 있다.The third terminal 133 includes a portion 133-1 disposed between the first terminal 131 and the second terminal 132 as well as a portion 133-2 extending to the side surface of the base substrate Therefore, it is possible to secure a contact area with the solder during the reflow process and ensure a stable connection with the circuit board.

도 5는 본 발명의 일 실시 예에 따른 칩 저항 소자 어셈블리를 나타내는 사시도이다.5 is a perspective view illustrating a chip resistor device assembly according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일 실시 예에 따른 저항 소자 어셈블리(10)는 서로 이격되어 배치된 복수의 전극 패드 및 칩 저항 소자(100)가 실장된 회로 기판(11)을 포함한다. Referring to FIG. 5, the resistance element assembly 10 according to an embodiment of the present invention includes a circuit board 11 on which a plurality of electrode pads and a chip resistance element 100 are mounted.

칩 저항 소자(100)는 제1 면 및 제2 면을 가지는 베이스 기재(110), 상기 베이스 기재(110)의 제2 면에 배치되는 저항층, 상기 제2 면 상에서 각각 상기 저항층과 연결되고 서로 분리되도록 배치되는 제1 및 단자(131) 및 제2 단자(132), 및 상기 제2 면 상에서 상기 제1 단자(131) 및 상기 제2 단자(132) 사이에 배치되는 제2 면부(133-1)와 상기 제2 면부와 연결되고 상기 제1 면과 상기 제2 면을 잇는 상기 베이스 기재의 측면에 배치되는 측면부(133-2)를 가지는 제3 단자(133)를 포함한다.The chip resistive element 100 includes a base substrate 110 having a first side and a second side, a resistive layer disposed on a second side of the base substrate 110, And first and second terminals 131 and 132 disposed to be separated from each other and a second surface portion 133 disposed between the first terminal 131 and the second terminal 132 on the second surface -1) and a third terminal 133 connected to the second surface portion and having a side portion 133-2 disposed on a side surface of the base substrate that connects the first surface and the second surface.

또한, 상기 제1 단자(131) 및 상기 제2 단자(132)는 상기 베이스 기재의 길이 방향(L)으로 대향하는 단면으로 연장되고 상기 제2 면과 상기 단면이 만나는 모서리를 덮을 수 있다.The first terminal 131 and the second terminal 132 may extend in the longitudinal direction L of the base substrate and may cover the corner where the second surface and the end face meet.

또한, 상기 측면부(133-2)는 상기 제1 면과 상기 측면이 만나는 모서리까지 연장될 수 있다.In addition, the side portion 133-2 may extend to an edge where the first surface and the side meet.

칩 저항 소자(100)는 도 1 내지 도 4를 참조하여 설명한 칩 저항 소자로부터 이해될 수 있으므로, 중복되는 설명은 생략한다.The chip resistive element 100 can be understood from the chip resistive element described with reference to Figs. 1 to 4, and thus a duplicate description will be omitted.

회로 기판(11)은 전자회로가 형성되는 부분으로, 전자기기의 특정 작동 내지 제어를 위한 집적회로(IC) 등이 형성되어 별도의 전원으로부터 공급되는 전류가 흐를 수 있다.The circuit board 11 is a portion in which an electronic circuit is formed. An integrated circuit (IC) or the like for specific operation or control of the electronic apparatus is formed, so that a current supplied from a separate power source can flow.

*이 경우, 회로 기판(11)은 다양한 배선 라인을 포함하거나 또는 트랜지스터 등과 같은 다른 종류의 반도체 소자들을 더 포함할 수 있다. 또한, 회로 기판(11)은 도전층을 포함하거나, 유전층을 포함하는 등 필요에 따라 다양하게 구성될 수 있다.In this case, the circuit board 11 may include various wiring lines or may further include other kinds of semiconductor elements such as transistors and the like. Further, the circuit board 11 may include a conductive layer, include a dielectric layer, or the like.

제1 내지 제3 전극패드(12, 13, 14)는 회로 기판(11) 상에 서로 이격되게 배치되는 것으로, 솔더(15)에 의해 저항 소자(100)의 제1 내지 제3 단자(131, 132, 133)와 각각 연결될 수 있다.The first to third electrode pads 12, 13 and 14 are arranged on the circuit board 11 so as to be spaced apart from each other and are connected to the first to third terminals 131, 132, and 133, respectively.

도 5에서는 제1 전극패드(12)가 제1 단자(131)와 연결되고 제2 전극패드(13)가 제2 단자(132)와 연결되는 것으로 도시하였으나, 설계에 따라 제1 전극패드(12)가 제2 단자(132)와 연결되고 제2 전극패드(13)가 제1 단자(131)와 연결될 수 있다.Although the first electrode pad 12 is connected to the first terminal 131 and the second electrode pad 13 is connected to the second terminal 132 in FIG. 5, the first electrode pad 12 May be connected to the second terminal 132 and the second electrode pad 13 may be connected to the first terminal 131.

도 5에 도시한 바와 같이, 제3 단자(133)는 상기 베이스 기재의 측면 배치되는 측면부(133-2)를 포함하고, 제3 전극 패드(14)와 상기 제3 단자를 전기적으로 연결하는 솔더는 상기 측면부의 표면에 배치될 수 있다.5, the third terminal 133 includes a side portion 133-2 disposed on the side of the base substrate, and the solder 133-2 electrically connecting the third electrode pad 14 and the third terminal, May be disposed on the surface of the side portion.

따라서, 본 발명의 일 실시 예에 따른 칩 저항 소자 어셈블리(10)는 솔더 볼이 발생하는 불량을 방지하고, 칩 저항 소자(100)와 회로 기판(11)의 고착 강도가 향상될 수 있다.Therefore, the chip resistance element assembly 10 according to an embodiment of the present invention can prevent defects that the solder balls are generated, and the bonding strength between the chip resistance element 100 and the circuit board 11 can be improved.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. It will be obvious to those of ordinary skill in the art.

100: 저항 소자
110: 베이스 기재
120: 저항층
131, 132, 133: 제1 내지 제3 단자
140: 제1 보호층
150: 제2 보호층100: Resistor element
110: base substrate
120: resistance layer
131, 132, 133: first to third terminals
140: first protective layer
150: second protective layer

Claims

A circuit board having a plurality of electrode pads; And
And a chip resistive element disposed on the circuit board and electrically connected to the plurality of electrode pads,
The chip resistive element has a first surface and a second surface opposite to each other, and a second base, which has two sides connecting the first surface and the second surface, and two cross sections connecting the first surface and the second surface. A resistor layer disposed on the second surface, a first terminal and a second terminal respectively connected to the resistor layer on the second surface and arranged to be separated from each other, and a second terminal on the second surface, A second surface portion disposed on the resistive layer between the terminals and a third terminal having a side surface extending from the second surface portion to at least one side of the resistive layer and to the side surface of the base substrate, And a solder for electrically connecting the electrode pad to the third terminal is disposed on a surface of the side portion.

The method according to claim 1,
Wherein the first terminal and the second terminal respectively cover one end and the other end of the resistive layer and contact the second surface.

The method according to claim 1,
Wherein the first terminal and the second terminal each extend to the end face to cover an edge where the second face and the end face meet.

The method according to claim 1,
Wherein the side portion extends to an edge where the first side and the side meet.

The method according to claim 1,
And a protective layer disposed on the first surface.

The method according to claim 1,
And the first to third terminals include first to third electrode layers and first to third plating layers disposed on the first to third electrode layers, respectively.