KR20170070936A - 표시장치와 그 전원 집적 회로의 제어 방법 - Google Patents

표시장치와 그 전원 집적 회로의 제어 방법 Download PDF

Info

Publication number
KR20170070936A
KR20170070936A KR1020150178471A KR20150178471A KR20170070936A KR 20170070936 A KR20170070936 A KR 20170070936A KR 1020150178471 A KR1020150178471 A KR 1020150178471A KR 20150178471 A KR20150178471 A KR 20150178471A KR 20170070936 A KR20170070936 A KR 20170070936A
Authority
KR
South Korea
Prior art keywords
period
pulse
adjustment
width
switch
Prior art date
Application number
KR1020150178471A
Other languages
English (en)
Other versions
KR102453287B1 (ko
Inventor
이진원
장수혁
김효진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150178471A priority Critical patent/KR102453287B1/ko
Priority to EP16203376.5A priority patent/EP3182401B1/en
Priority to CN201611136810.5A priority patent/CN106875882B/zh
Priority to US15/377,505 priority patent/US10134337B2/en
Priority to TW105141470A priority patent/TWI631543B/zh
Publication of KR20170070936A publication Critical patent/KR20170070936A/ko
Application granted granted Critical
Publication of KR102453287B1 publication Critical patent/KR102453287B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

본 발명은 표시장치와 그 전원 집적 회로의 제어 방법에 관한 것으로, 입력 영상에 동기되는 스위치 펄스를 발생하고, 상기 입력 영상이 없는 프레임 블랭크 기간에 상기 스위치 펄스를 초기화하는 제어부, 및 상기 스위치 펄스 제어 신호에 따라 구동되어 표시패널의 전원을 발생하는 전원 집적 회로를 포함한다. 상기 스위치 펄스 신호의 듀티비가 상기 프레임 블랭크 기간 내에서 설정된 조정 기간에서 정상 기간 대비 0 보다 크고 3% 이내로 조정된다. 따라서, 본 발명은 프레임 블랭크 기간 내에서 스위치 펄스 신호의 듀티비 변화를 최소로 제어하여 전원 변동으로 인한 화질 저하를 방지할 수 있다.

Description

표시장치와 그 전원 집적 회로의 제어 방법{Display Device and Method of Controlling a Power Integrated Circuit}
본 발명은 입력 영상 신호에 동기되는 스위치 펄스 신호를 전원 집적회로의 외부에서 발생하여 전원 집적 회로에 공급하고 그 스위치 펄스 신호를 영상 신호가 입력되지 않는 프레임 블랭크 기간에 초기화하는 표시장치와 그 전원 집적 회로의 제어 방법에 관한 것이다.
액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : 이하 “OLED 표시장치”라 함), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기 영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 표시장치가 개발되고 있다.
액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀 마다 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성되어 있다.
액티브 매트릭스 타입의 OLED 표시장치는 스스로 발광하는 유기 발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. OLED는 애노드 전극과 캐소드 전극 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드 전극과 캐소드 전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시 광을 발생하게 된다.
이러한 표시장치에서 전원 집적회로(Power IC, PIC)의 출력 전원이 변동될 때 표시패널의 화면 불량이 발생된다. 특히, OLED 표시장치는 전원 집적 회로의 출력 전원이 픽셀들에 직접 영향을 주기 때문에 전원 집적 회로의 출력 변화에 민감하게 화면이 변한다.
전원 집적 회로(PIC)는 스위치 펄스 신호를 입력 받아 표시패널과 그 표시패널의 구동회로에 필요한 전원을 발생한다. 스위치 펄스 신호는 전원 집적 회로 내에서 발생되거나 외부 회로로부터 발생되어 전원 집적 회로(PIC)에 공급될 수 있다. 전원 집적 회로(PIC) 내에서 스위치 펄스 신호가 발생되는 경우, 전원 집적 회로(PIC)의 전원이 입력 영상과 동기되지 않기 때문에 전원 집적 회로(PIC)의 전원이 미세하게 변하더라도 화면에 노이즈가 보일 수 있고 휘도 변화가 파도처럼 흐르는 웨이비 노이즈(wavey noise) 가 보일 수 있다.
스위치 펄스 신호를 외부 회로에서 생성하는 방법은 입력 영상 신호와 동기되지 않은 스위치 펄스를 생성하는 방법과, 입력 영상 신호에 동기되는 스위치 펄스를 생성하는 방법으로 나뉘어진다. 전자의 방법은 내부 생성 방법과 같은 문제가 발생한다. 후자의 경우, 프레임 레이트와 스위치 펄스 신호가 동기되지 않거나 스위치 펄스 신호의 초기화 타이밍에서 스위치 펄스 신호의 듀티비(duty ratio)가 큰 폭으로 변하여 화면에서 플리커(flicker), 글리치(Glitch) 등이 보일 수 있다.
본 발명은 스위치 펄스 신호를 입력 영상 신호와 동기하여 전원 집적 회로로 전송할 때 동기를 위하여 매 프레임 마다 스위치 펄스 신호를 초기화할 때 듀티비 변화를 줄여 화질 저하를 방지할 수 있는 표시장치와 그 전원 집적 회로의 제어 방법을 제공한다.
본 발명의 표시장치는 입력 영상에 동기되는 스위치 펄스를 발생하고, 상기 입력 영상이 없는 프레임 블랭크 기간에 상기 스위치 펄스를 초기화하는 제어부, 및 상기 스위치 펄스 제어 신호에 따라 구동되어 표시패널의 전원을 발생하는 전원 집적 회로를 포함한다. 상기 스위치 펄스 신호는 상기 프레임 블랭크 기간 내에서 설정된 조정 기간 내에서 듀티비가 달라진다. 상기 스위치 펄스 신호의 듀티비가 상기 조정 기간 이외의 정상 기간 대비 상기 조정 기간에서 0 보다 크고 3% 이내로 조정된다.
상기 제어부는 상기 프레임 레이트와 관계 없이 일정한 주파수로 발생되는 기준 클럭과, 상기 스위치 펄스 신호의 펄스 주기와 하이 구간 폭을 정의한 펄스폭 설정값을 입력 받는다. 상기 스위치 펄스 신호의 하이 구간 폭은 상기 조정 기간 동안 상기 정상 기간 대비 상기 기준 클럭의 1 주기 만큼 변한다. 상기 스위치 펄스 신호의 로우 구간 폭이 상기 정상 기간과 상기 조정 기간에서 동일하다.
상기 표시장치용 전원 집적 회로의 제어 방법은 상기 스위치 펄스 신호를 상기 프레임 블랭크 기간 내에서 설정된 조정 기간 내에서 듀티비를 조정하는 단계를 포함한다.
본 발명은 입력 영상에 스위치 펄스를 동기시키고 프레임 블랭크 기간에 스위치 펄스를 초기화하되, 그 스위치 펄스 신호가 초기화될 때 듀티비를 분산시키기 위한 조정 기간을 설정하고 그 조정 기간 내에서 스위치 펄스 신호의 듀티비를 3% 이내로 조정한다. 그 결과, 본 발명은 스위치 펄스 신호를 초기화할 때 듀티비 변화를 줄여 화질 저하를 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치의 전원 제어 장치를 보여 주는 블록도이다.
도 2는 전원 집적 회로를 제어하는 스위치 펄스 신호가 프레임 블랭크 기간에서 초기화될 때 스위치 펄스 신호의 듀티비 변화를 줄이기 위한 조정 기간을 보여 주는 파형도이다.
도 3은 본 발명의 실시예에 따른 PWM 제어부를 상세히 보여 주는 블록도이다.
도 4는 PWM 제어부의 동작을 보여 주는 파형도이다.
도 5는 본 발명이 적용되지 않는 비교예를 보여 주는 파형도이다.
도 6은 본 발명의 실시예에 따른 OLED 표시장치를 보여 주는 블록도이다.
도 7은 도 6에 도시된 멀티플렉서를 보여 주는 도면이다.
도 8은 도 6에 도시된 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 9는 도 6에 도시된 픽셀에 입력되는 신호들을 보여 주는 파형도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 발명의 표시장치는 액정표시장치(LCD), 전계방출 표시장치(FED), 플라즈마 디스플레이 패널(PDP), OLED 표시장치 등의 표시장치로 구현될 수 있다. 이하에서 본 발명의 실시예는 OLED 표시장치를 중심으로 설명되지만, 이에 한정되지 않는다.
표시장치에 사용되는 구동 전압의 리플(ripple)은 표시패널에 표시되는 영상의 화질에 악영향을 준다. 본 발명은 전원 집적 회로(PIC)의 출력 전압 리플(Power ripple)로 인한 화질 문제를 해결하기 위하여 입력 영상 신호의 매 프레임 블랭크 기간(Frame blank period)에 전원 집적 회로(PIC)의 스위치 펄스를 동기시켜 전원 집적 회로(PIC)에 공급한다. 스위치 펄스가 초기화 될 때 순간적으로 스위치 펄스의 듀티비(Duty ratio)가 변할 수 있다. 이러한 스위치 펄스의 듀티비 변화가 크면 전원 집적 회로(PIC)의 출력 전압의 큰 변화를 초래한다. 이러한 문제를 방지하기 위하여, 본 발명은 집적 회로의 스위치 펄스가 초기화될 때 비동기 시간에 따라 가변되는 조정 기간을 설정하여 스위치 펄스의 듀티비 변화를 최소화한다.
도 1은 본 발명의 실시예에 따른 표시장치의 전원 제어 장치를 보여 주는 블록도이다. 도 2는 전원 집적 회로를 제어하는 스위치 펄스 신호가 입력 영상이 없는 프레임 블랭크 기간에서 초기화될 때 스위치 펄스 신호의 듀티비 변화를 줄이기 위한 조정 기간을 보여 주는 파형도이다.
도 1 및 도 2를 참조하면, 본 발명의 전원 제어 장치는 PWM 제어부(200)와, 전원 집적 회로(300)를 포함한다.
전원 집적 회로는 직류-직류 변환기(DC-DC converter)를 이용하여 표시패널(100)의 구동에 필요한 직류 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함한다. 전원 집적 회로(300)의 스위치 펄스 신호(Spwm)에 응답하여 그 듀티비에 따라 출력 전압을 조절한다. 스위치 펄스의 듀티비가 증가하면 전원 집적 회로(30)의 출력 전압이 상승하는 반면, 스위치 펄스의 듀티비가 감소하면 전원 집적 회로(30)의 출력 전압이 낮아진다.
PWM 제어부(200)는 펄스폭 설정값(Pulse width parameter value, PAR), 수직 동기신호(Vsync), 데이터 클럭(CLK_Data), 및 기준 클럭(CLK_50MHz)를 입력 받는다. 펄스폭 설정값(PAR)은 스위치 펄스 신호(Spwm)의 기준 펄스 주기와 기준 펄스폭(또는 하이 구간 폭)을 정의한 파라미터값(parameter value)이다. 펄스폭 설정값(PAR)이 N(N은 8~100 사이의 양의 정수)이면, 스위치 펄스 신호(Spwm)의 기준 펄스 주기는 기준 클럭(CLK_50MHz)의 N 주기로 설정되고, 스위치 펄스 신호(Spwm)의 기준 펄스폭은 N/2로 설정된다. 도 3 및 도 4의 예에서 펄스폭 설정값(PAR)은 8로 설정된 예를 보여 준다.
펄스폭 설정값(PAR)은 도 6에 도시된 타이밍 콘트롤러(timing controller)의 내장 메모리에 저장된 설정값이다. 수직 동기 신호(Vsync)는 프레임 기간을 정의한다. 프레임 레이트(Frame rate)가 60Hz일 때 프레임 기간은 16.67ms이고, 프레임 레이트가 50Hz일 때 프레임 기간은 20ms이다. 프레임 기간은 입력 영상의 데이터가 수신되는 액티브 구간(또는 정상 구간)과, 데이터가 수신되는 프레임 블랭크 구간으로 나뉘어진다.
PWM 제어부(200)는 수직 동기 신호(Vsync)의 폴링 에지(falling edge)에서 기준 클럭(CLK_50MHz)의 카운트값이 펄스폭 설정값(PAR)과 달라질 때, 펄스폭 설정값과 비동기되는 카운트값에 따라 가변되는 조정 기간(Align Period, AP) 내에서 스위치 펄스(Spwm)를 초기화한다. 스위치 펄스 신호(Spwm)의 조정 폭(AW)은 조정 기간(AP) 동안 펄스폭 설정값(PAR) - 1 이다. PWM 제어부(200)는 스위치 펄스가 초기화될 때 그 스위치 펄스의 듀티비 변화를 3% 이내로 조정한다.
도 3은 PWM 제어부(200)를 상세히 보여 주는 블록도이다. 도 4는 PWM 제어부(200)의 동작을 보여 주는 파형도이다.
도 3 및 도 4를 참조하면, PWM 제어부(200)는 초기화 펄스 발생부(11), 기준 카운트 발생부(12), 비동기 검출부(13), 조정 신호 발생부(14), 및 동기 펄스 발생부(15)를 포함한다.
이 PWM 제어부(200)는 수직 동기 신호(Vsync)의 폴링 에지에서 스위치 펄스 신호(Spwm)를 초기화하되, 미리 설정된 펄스폭 설정값(PAR=AP)에서 펄스폭과 다른 펄스폭으로 발생되는 스위치 펄스 신호(Spwm)의 조정 기간을 넓게 분산시킨다. 조정 기간(AP) 이외의 정상 기간 동안 발생되는 스위치 펄스 신호(Spwm)의 1 주기는 PARⅹ(1/CLK_50MHz) 이다. 반면에, 조정 기간(AP) 동안 발생되는 스위치 펄스 신호(Spwm)의 1 주기는 (PAR-1)ⅹ(1/CLK_50MHz) 이다.
초기화 펄스 발생부(11)는 수직 동기 신호(Vsync), 데이터 클럭(CLK_Data), 및 기준 클럭(CLK_50MHz)을 입력 받는다.
기준 클럭(CLK_50MHz)은 입력 영상 신호의 프레임 레이트에 관계 없이 일정하게 발생된다. 기준 클럭(CLK_50MHz)은 실시예에서 50MHz 주파수의 클럭으로 예시되었으나 그 주파수는 이에 한정되지 않는다. 반면에, 데이터 클럭(CLK_Data)는 입력 영상 신호에 동기도기 때문에 입력 영상 신호의 프레임 레이트나 해상도에 따라 가변된다.
초기화 펄스 발생부(11)는 기준 클럭(CLK_50MHz) 타이밍에 맞추어 입력 영상 신호와 동기되는 수직 동기신호(Vsync)의 폴링 에지 타이밍(falling edge timing)을 검출하여 수직 동기신호의 폴링 에지에 동기되는 초기화 펄스(PINI)를 발생한다. 초기화 펄스(PINI)의 라이징 에지(rising edge)는 수직 동기신호(Vsync)의 폴링 에지 이후 첫 번째 입력되는 기준 클럭(CLK_50MHz)의 라이징 에지에 동기된다. 초기화 펄스 발생부(11)는 입력 영상 신호의 프레임 기간 단위로 매 프레임 기간마다 프레임 블랭크 기간(FB)에 입력 영상 신호와 전원 집적 회로(200)의 동작을 동기시킨다. 초기화 펄스(PINI)는 기준 카운트 발생부(12)와 비동기 검출부(13)에 공급된다.
기준 카운트 발생부(12)는 기준 클럭(CLK_50MHz)을 카운트(count)하여 1 부터 펄스폭 설정값(PAR)까지 기준 카운트(RCNT)의 값을 누적하고, 카운트값이 펄스폭 설정값(PAR)일 때 기준 카운트(RCNT)를 '1'로 초기화하여 다시 카운트 누적을 반복한다. 그리고 기준 카운트 발생부(12)는 초기화 펄스(PINI)가 응답하여 기준 카운트(RCNT)를 '1'로 초기화한다. 도 4의 예에서, 기준 카운트 발생부(12)는 초기화 펄스(PINI)에 응답하여 기준 카운트(RCNT)를 리셋하여 초기화 펄스(PINI) 이후에 카운트값을 1부터 다시 증가시킨다.
비동기 검출부(13)는 초기화 펄스(PINI)에 동기되어 기준 클럭(CLK_50MHz)가 초기화되기 직전 마지막 카운트값을 샘플링하여 메모리에 저장함으로써 펄스폭 설정값(PAR)과 비동기되는 시간을 체크한다. 이를 위하여, 비동기 검출부(13)는 기준 클럭(CLK_50MHz)의 1 펄스만큼 기준 카운트(RCNT)를 지연하여 기준 카운트값(DRCNT)을 발생한다. 비동기 검출부(13)는 초기화 펄스(PINI)를 기준 클럭(CLK_50MHz)의 1 펄스만큼 지연하여 비동기 체크 펄스(ACP)를 발생한다. 그리고 비동기 검출부(13)는 비동기 체크 펄스(ACP)가 하이 논리(H 또는 ACP=1) 일 때 지연된 기준 카운트값(DRCNT)을 샘플링하여 최종 카운트값(Last Count, LCNT)으로서 메모리에 저장하고 비동기 시간 동안 기준 클럭(CLK_50MHz)의 개수를 나타내는 비동기 개수(Align Number, AN)를 출력한다. 비동기 개수는 비동기 시간
비동기 검출부(13)는 비동기 체크 펄스(ACP)와 비동기 개수(AN)를 조정 신호 발생부(14)에 공급한다. 비동기 개수(AN)는 AN = PAR - LCNT으로 계산된다. 도 4의 예에서, LCNT = 4이기 때문에 AN = PAR - LCNT = 8-4 = 4 이다.
조정 신호 발생부(14)는 펄스폭 설정값(PAR), 비동기 체크 펄스(ACP), 비동기 개수(AN), 및 기준 클럭(CLK_50MHz)을 입력 받는다. 조정 신호 발생부(14)는 비동기 시간을 더 넓게 분산시키기 위한 신호들을 발생한다. 조정 신호 발생부(14)는 조정 기간(Align Period, AP), 조정 폭(Align Width, AW), 및 조정 카운트(Align Count, AC)를 발생한다. 조정 기간(AP)은 AP = (PAR-1)ⅹ(AN) 와 같은 기준 클럭(CLK_50MHz)의 펄스 개수를 합한 시간이다. 따라서, 조정 기간(AP)은 펄스폭 설정값(PAR)과 비동기 개수(AN)에 따라 가변된다. 조정 폭(AW)은 조정 기간(AP) 동안 펄스폭 설정값(PAR) - 1 이고, 조정 기간(AP) 이외의 정상 기간 동안, 펄스폭 설정값(PAR)과 같다
조정 기간(AP)은 비동기 체크 펄스(ACP) 직후 기준 클럭(CLK_50MHz)의 첫 번째 펄스의 라이징 에지부터 시작된다. 조정 기간(AP) 동안 스위치 펄스 신호(Spwm)의 듀티비 변화가 분산된다. 도 4의 예에서, AP = (PAR-1)ⅹ(AN) = 7 ⅹ 4 = 28 이다. 조정 폭 신호가 하이 논리(AP=1)일 때 조정 기간(AP)이다. 조정 기간(AP)일 때(AP=1), AW(AP=1) = PAR-1이다. 반면에, 조정 기간(AP) 이외의 정상 기간(AP=0) 동안, AW = PAR이다. 도 4의 예에서, AW(AP=1) = PAR-1 = 7 이고, AW(AP=0) = PAR = 8 이다.
조정 카운트(Align Count, AC)는 조정 폭(AW)을 반복한다. 도 4의 예에서, 조종 기간 이외의 정상 기간(AP=0) 동안, 조정 카운트(AC)는 1 부터 AW(AP=0) = 8까지 카운트값을 누적하고, 이를 반복한다. 조정 기간일 때(AP=1), 조정 카운트(AC)가 시작할 때 이전 카운트값에 1씩 누적하여 AW(AP=1) = 7까지 카운트값을 누적한 후, 1 부터 AW(AP=1) = 7까지 카운트값을 누적하고 이를 반복한다. 조정 카운트(AC)는 조정 기간(AP) 이외의 정상 기간(AP=0) 동안, 지연된 기준 카운트값(DRCNT)과 같고, 조정 기간(AP) 이후, 조정 카운트(AC)는 이전 카운트값에 1씩 누적하여 AW(AP=0) = 8까지 카운트값을 누적한 후, 1 부터 AW(AP=0) = 8까지 카운트값을 누적하고 이를 반복한다.
동기 펄스 발생부(15)는 조정 신호 발생부(14)로부터 조정 기간(AP), 조정 폭(AW), 및 조정 카운트(AC), 및 기준 클럭(CLK_50MHz)을 입력 받는다. 동기 펄스 발생부(15)는 조정 기간(AP) 동안 기준 클럭(CLK_50MHz)의 1 펄스 주기 만큼 듀티비가 조정되는 스위치 펄스 신호(Spwm)를 출력하여 전원 집적 회로(300)로 전송한다. 스위치 펄스 신호(Spwm)의 하이 구간 폭(High width)(또는 펄스폭)은 조정 폭(AW)을 2로 나눈값에서 소수점 이하를 버린 값이다. 스위치 펄스 신호(Spwm)의 로우 구간 폭(Low width)(또는 펄스폭)은 조정 폭(AW)에 하이 구간 폭을 뺀 값으로 계산된다.
도 4의 예에서, 조정 기간(AP) 동안, 스위치 펄스 신호(Spwm)의 하이 구간 폭(High width)은 High width = AW/2 = 3이다. 조정 기간(AP) 이외의 정상 기간 동안, 스위치 펄스 신호(Spwm)의 하이 구간 폭(High width)은 High width = AW/2 = 4이다.
조정 기간(AP) 동안, 스위치 펄스 신호(Spwm)의 로우 구간 폭(Low width)은 Low width = AW - High width = 4이다. 조정 기간(AP) 이외의 정상 기간 동안, 스위치 펄스 신호(Spwm)의 하이 구간 폭(Low width)은 Low width = AW - High width = 4이다. 한편, AW = 29이면, 스위치 펄스 신호(Spwm)의 하이 구간 폭(High width)은 High width = AW/2 = 14이고, 스위치 펄스 신호(Spwm)의 로우 구간 폭(Low width)은 Low width = AW - High width = 15이다. 스위치 펄스 신호(Spwm)의 듀티비는 주기를 T라 하고 하이 구간 폭을 H라 할 때 H/T 이다. 주기는 하이 구간과 로우 구간을 합한 값이다.
이상에서 살펴 본 바와 같이, PWM 제어부(200)는 매 프레임 기간의 프레임 블랭크 기간(FB) 마다 스위치 펄스 신호(Spwm)를 초기화하되, 프레임 블랭크(FB)에서 스위치 펄스 신호(Spwm)의 조정 기간을 넓게 분산하고 그 듀티비의 변화를 최소 즉, 3% 이내로 줄여 표시패널의 비정상적 구동을 방지할 수 있다. 스위치 펄스 신호(Spwm)에서 조정 기간(AP) 동안 듀티비가 감소된 펄스는 비동기 개수(AN) 만큼 발생된다. 도 4의 예에서, 조정 기간(AP) 동안 스위치 펄스 신호(Spwm)에서 듀티비가 감소된 펄스가 4 개 발생된다.
PWM 제어부(200)로부터 출력되는 스위치 펄스 신호(Spwm)의 온 듀티(On duty = high width)는 조정 기간(AP) 동안 기준 클럭(CLK_50MHz)의 1 주기 만큼 변한다. 반면에, 스위치 펄스 신호(Spwm)의 로우 구간 폭은 정상 기간과 조정 기간(AP)에서 동일하다.
펄스폭 설정값(Pulse width parameter value, PAR)이 PAR = 32일 때 조정 기간(AP) 이외의 정상 기간 동안 스위치 펄스 신호(Spwm)의 듀티비(Duty Ratio) Duty Ratio = 50% (16/32)이고, 조정 기간(AP) 동안 스위치 펄스 신호(Spwm)의 듀티비(Duty Ratio)는 Duty Ratio = 48% (15/31) 이다. PAR = 50일 때 정상 기간 동안 스위치 펄스 신호(Spwm)의 듀티비는 Duty Ratio = 50% (25/50)이고, 조정 기간(AP) 동안 스위치 펄스 신호(Spwm)의 듀티비는 Duty Ratio = 49% (24/49) 이다. 따라서, 스위치 펄스 신호(Spwm)의 조정 기간(AP) 동안 듀티비는 정상 기간의 듀티비를 100%라 할 때 정상 기간 대비 3% 이내로 감소된다.
상용 PMIC의 경우, 스위치 펄스 신호(Spwm)의 주파수 400Khz ~ 1.5Mhz에서 본 발명을 적용하면, 정상 기간과 조정 기간(AP) 간에 스위치 펄스 신호(Spwm)의 듀티비는 3% 이내로 변한다. 스위치 펄스 신호(Spwm)의 주파수 범위를 1Mhz ~ 1.2Mhz로 좁힌 PMIC의 경우에, 본 발명을 적용하면, 정상 기간과 조정 기간(AP) 간에 스위치 펄스 신호(Spwm)의 듀티비를 1% 이내로 제어할 수 있다.
그 결과, 본 발명은 전원 집적 회로의 출력 전압(VDD) 변동폭을 수십 μV 이내로 제어할 수 있다. 본 발명을 적용한 결과, 입력 영상이 없는 프레임 블랭크 기간(FB) 내에서 스위치 펄스 신호(Spwm)가 최소 듀티비로 변하면서 초기화되기 때문에 사용자가 표시패널의 휘도 변화를 인지하지 못한다.
이에 비하여, 본 발명이 적용되지 않는 비교예(도 5)의 경우에, 스위치 펄스 신호(Spwm(1), Spwm(2)) 듀티비 변동이 수십% 이상이기 때문에 전원 집적 회로의 출력 전압(VDD)의 변동폭이 수백 mV 이상으로 변화여 표시패널의 화면 노이즈가 사용자에게 인지될 수 있다. 도 5에서, H=4 및 H=1은 스캔 펄스 신호의 하이 구간 폭이고, L=4 및 L=5, L=8은 스캔 펄스 신호의 로우 구간 폭이다.
도 6 내지 도 8은 본 발명의 전원 집적 회로의 제어 방법이 적용되는 OLED 표시장치의 일 예를 보여 주는 도면들이다.
도 6 내지 도 8을 참조하면, 본 발명의 실시예에 따른 OLED 표시장치는 표시패널(100), 전원 집적 회로(300), 타이밍 콘트롤러(130), 표시패널 구동 회로(110, 112, 120)를 포함한다.
전원 집적 회로(300)는 PWM 제어부(200)로부터 입력되는 스위치 펄스 신호(Spwm)에 따라 구동되고 그 듀티비에 따라 전압 레벨을 조정한다. 전압 집적 회로(300)는 표시패널 구동 회로의 IC 칩들 각각의 구동 신호와 표시패널(100)의 구동에 필요한 전원 예를 들어, 픽셀 구동 전압(VDD)을 출력한다.
PWM 제어부(200)는 전술한 실시예와 같이 프레임 블랭크 기간(FB) 내에서 스위치 펄스 신호(Spwm)를 초기화하고 그 초기화 시간에 스위치 펄스 신호(Spwm)의 듀티비를 정상 기간 대비 3% 이하로 제어한다. PWM 제어부(200)는 타이밍 콘트롤러(130)에 내장될 수 있으나 이에 한정되지 않는다.
표시패널 구동회로는 표시패널(100)의 픽셀들에 입력 영상의 데이터를 기입한다. 이 표시패널 구동 회로는 타이밍 콘트롤러(130)의 제어 하에 구동되는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다.
표시패널(100)에는 터치 센서들이 배치될 수 있다. 이 경우에, 표시패널 구동회로는 도시하지 않은 터치 센서 구동부를 더 포함한다. 모바일 기기의 경우에, 표시패널 구동 회로(110, 112, 120)와 타이밍 콘트롤러(130)는 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다.
표시패널(100)에는 다수의 데이터 라인들(DL)과 다수의 게이트 라인들(GL)이 교차되고, 픽셀들이 매트릭스 형태로 배치된다. 표시패널(100)의 픽셀 어레이(Pixel array)에 입력 영상의 데이터가 표시된다. 표시패널(100)은 초기화 전압 라인(도 8에서 “RL”), 픽셀 구동 전압(VDD)을 픽셀들에 공급하는 VDD 라인을 더 포함할 수 있다.
게이트 라인들(GL)은 제1 스캔 펄스(도 9, SCAN1)가 공급되는 다수의 제1 스캔 라인들, 제2 스캔 펄스(도 9, SCAN2)가 공급되는 다수의 제2 스캔 라인들, 및 발광제어신호(이하, “EM” 신호라 함)가 공급되는 다수의 EM 신호 라인들을 포함한다.
픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 나뉘어진다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀을 의미한다. 픽셀들 각각에 하나의 데이터 라인, 제1 스캔 라인, 제2 스캔 라인, EM 제어 라인, VDD 라인 등의 배선들이 연결된다.
데이터 구동부(110)는 매 프레임 마다 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 디지털 데이터(DATA)를 데이터 전압으로 변환한 후, 그 데이터 전압을 데이터 라인들(14)에 공급한다. 데이터 구동부(110)는 디지털 데이터를 감마 보상 전압으로 변환하는 디지털 아날로그 컨버터(Digital to Analog Converter, 이하 "DAC"라 함)를 이용하여 데이터 전압을 출력한다.
데이터 구동부(110)와 표시패널(100)의 데이터 라인들(DL) 사이에는 멀티플렉서(112)가 배치될 수 있다. 멀티플렉서(112)는 데이터 구동부(110)에서 하나의 출력 채널을 통해 출력되는 데이터 전압을 N(N은 2 이상의 양의 정수)로 분배함으로써 데이터 구동부(110)의 출력 채널 개수를 줄일 수 있다. 멀티플렉서(112)는 표시장치의 해상도, 용도에 따라 생략 가능하다. 멀티플렉서(112)는 도 2와 같은 스위치 회로로 구성되고, 그 스위치 회로는 타이밍 콘트롤러(130)의 제어 하에 온/오프(On/off)된다. 도 7의 스위치 회로는 1 : 3 MUX의 스위치 회로의 일예이다. 이 스위치 회로는 특정 데이터 출력 채널과 3 개의 데이터 라인들(DL1~DL3) 사이에 배치된 제1 내지 제3 스위치들(M1, M2, M3)를 포함한다. 특정 데이터 출력 채널은 데이터 구동부(110)에서 하나의 출력 채널을 의미한다. 제1 스위치(M1)는 제1 MUX 선택 신호(MUX_R)에 응답하여 특정 데이터 출력 채널을 통해 입력되는 제1 데이터 전압(R)을 제1 데이터 라인(DL1)으로 전송한다. 이어서, 제2 스위치(M2)는 제2 MUX 선택 신호(MUX_G)에 응답하여 특정 데이터 출력 채널을 통해 입력되는 제2 데이터 전압(G)을 제2 데이터 라인(DL2)으로 전송한 다음, 제3 스위치(M3)는 제3 MUX 선택 신호(MUX_B)에 응답하여 특정 데이터 출력 채널을 통해 입력되는 제3 데이터 전압(B)을 제3 데이터 라인(DL3)으로 전송한다.
게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 스캔 펄스(SCAN1, SCAN2)와 EM 신호를 출력하여 게이트 라인들(GL)을 통해 데이터 전압이 충전되는 픽셀들을 선택하고 발광 타이밍을 조정한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 스캔 펄스(SCAN1, SCAN2)와 EM 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(GL)에 순차적으로 공급할 수 있다. 게이트 구동부(120)의 시프트 레지스터는 GIP(Gate-driver In Panel) 공정으로 픽셀 어레이와 함께 표시패널(100)의 기판 상에 직접 형성될 수 있다.
타이밍 콘트롤러(130)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 콘트롤러(130)는 입력 영상의 데이터를 데이터 구동부(110)로 전송한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭 신호(DCLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.
타이밍 콘트롤러(101)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 112, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC), 멀티플렉서(112)의 동작 타이밍을 제어하기 위한 MUX 선택신호(MUX_R, MUX_G, MUX_B), 및 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)를 발생한다.
데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(102)의 샘플링 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 데이터 샘플링 타이밍을 시프트시키는 클럭이다. 극성제어신호(POL)는 데이터 구동부(102)로부터 출력되는 데이터 신호의 극성을 제어한다. 타이밍 콘트롤러(106)와 데이터 구동부(102)사이의 신호 전송 인터페이스가 mini LVDS(Low Voltage Differential Signaling) 인터페이스라면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, VST), 게이트 시프트 클럭(Gate Shift Clock, 이하 "클럭(CLK))"이라 함), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. GIP 회로의 경우에, 게이트 출력 인에이블신호(Gate Output Enable, GOE)는 생략될 수 있다. 게이트 스타트 펄스(VST)는 매 프레임 기간마다 프레임 기간의 초기에 1회 발생되어 시프트 레지스터에 입력된다. 게이트 스타트 펄스(VST)는 매 프레임 기간 마다 제1 블록의 게이트 펄스가 출력되는 스타트 타이밍을 제어한다. 클럭(CLK)은 시프트 레지스터에 입력되어 시프트 레지스트의 시프트 타이밍(shift timing)을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 펄스의 출력 타이밍을 정의한다.
픽셀들 각각은 도 8과 같이 OLED(Organic Light Emitting Diode), 다수의 박막트랜지스터들(Thin Film Transistor : 이하 "TFT"라 함)(ST1~ST3, DT), 및 스토리지 커패시터(Cst)를 포함한다. 커패시터(C)가 제2 TFT(T2)의 드레인 전극과 제2 노드(B) 사이에 연결될 수 있다. 도 8에서 “Coled”는 OLED의 기생 용량을 나타낸다.
OLED는 데이터 전압(Vdata)에 따라 구동 TFT(DT)에서 조절되는 전류량으로 발광한다. OLED의 전류패스는 제2 스위치 TFT(ST2)에 의해 스위칭된다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드 전극은 제2 노드(B)에 연결되고, 캐소드 전극은 기저 전압(VSS)이 인가되는 VSS 라인에 연결된다.
TFT들(ST1~ST3)은 도 3에서 n 타입 MOSFET로 예시되었으나 이에 한정되지 않는다. 예를 들어, TFT들(ST1~ST3, DT)은 p 타입 MOSFET로 구현될 수도 있다. 이 경우, 스캔 신호들(SCAN1, SCAN2)과 EM 신호(EM)의 위상이 반전된다. TFT들은 비정질 실리콘(a-Si) 트랜지스터, 다결정 실리콘 트랜지스터, 산화물 트랜지스터 중 어느 하나 또는 그 조합으로 구현될 수 있다.
스위치 소자로 이용되는 스위치 TFT들(ST1, ST3)은 저속 구동 모드에서 Off 기간이 길어진다. 따라서, 저속 구동 모드에서 스위치 TFT들(ST1, ST3)의 Off 전류 즉, 누설 전류를 줄이기 위하여, 이 스위치 TFT들(ST1, ST3)을 산화물 반도체 물질을 포함한 산화물 트랜지스터로 구현하는 것이 바람직하다. 스위치 TFT들(ST1, ST3)을 산화물 트랜지스터로 구현하면 Off 전류를 줄여 소비 전력을 줄일 수 있을 뿐 아니라 누설 전류로 인한 픽셀의 전압 감소를 방지할 수 있기 때문에 플리커 방지 효과를 높일 수 있다.
구동 소자로 이용되는 구동 TFT(DT)와 오프 기간이 짧은 스위치 TFT(ST2)는 다결정 반도체 물질을 포함한 다결정 실리콘 트랜지스터로 적용하는 것이 바람직하다. 다결정 실리콘 트랜지스터는 전자의 이동도가 높기 때문에 OLED의 전류양을 크게 하여 효율을 높여 소비 전력을 개선할 수 있다.
OLED의 애노드 전극은 제2 노드(B)를 경유하여 구동 TFT(DT)에 연결된다. OLED의 캐소드 전극은 기저 전압원에 연결되어 기저 전압(VSS)이 공급된다. 기저 전압은 부극성의 저전위 직류 전압일 수 있다.
구동 TFT(DT)는 게이트-소스 간 전압(Vgs)에 따라 OLED에 흐르는 전류(Ioled)를 조절하는 구동 소자이다. 구동 TFT(DT)는 제1 노드(A)에 연결된 게이트 전극, 제2 스위치 TFT(ST2)의 소스에 연결된 드레인 전극, 및 제2 노드(B)에 연결된 소스 전극을 포함한다. 스토리지 커패시터(C)는 제1 노드(A)와 제2 노드(B) 사이에 연결되어 구동 TFT(DT)의 게이트-소스간 전압(Vgs)을 유지한다.
제1 스위치 TFT(ST1)는 제1 스캔 펄스(SCAN1)에 응답하여 데이터 전압(Vdata)을 제1 노드(A)에 공급하는 스위치 소자이다. 제1 스위치 TFT(ST1)는 제1 스캔 라인에 연결된 게이트 전극, 데이터 라인(DL)에 연결된 드레인 전극, 및 제1 노드(A)에 연결된 소스 전극을 포함한다. 제1 스캔 신호(SCAN1)는 대략 1 수평 기간(1H) 동안 온 레벨로 발생되어 제1 스위치 TFT(ST1)를 턴-온시키고, 발광 기간(tem) 동안 오프 레벨로 반전되어 제1 스위치 TFT(ST1)를 턴-오프시킨다.
제2 스위치 TFT(ST2)는 EM 신호(EM)에 응답하여 OLED에 흐르는 전류를 스위칭하는 스위치 소자이다. 제2 스위치 TFT(ST2)의 드레인 전극은 픽셀 구동 전압(VDD)이 공급되는 VDD 라인에 연결된다. 제2 스위치 TFT(ST2)의 소스 전극은 구동 TFT(DT)의 드레인 전극에 연결된다. 제2 스위치 TFT(ST2)의 게이트 전극은 EM 신호 라인에 연결되어 EM 신호를 공급 받는다. EM 신호(EM)는 샘플링 기간(ts) 내에서 온 레벨로 발생되어 제2 스위치 TFT(ST2)를 턴-온(turn-on)시키고, 초기화 기간(ti)과 프로그래밍 기간(tw) 동안 오프 레벨로 반전되어 제2 스위치 TFT(ST2)를 턴-오프(turn-off)시킨다. 그리고, EM 신호(EM)는 발광 기간(tem) 동안 온 레벨로 발생되거 제2 스위치 TFT(ST2)를 턴-온시켜 OLED의 전류 패스를 형성한다. EM 신호(EM)는 미리 설정된 PWM 듀티비에 따라 온 레벨과 오프 레벨 사이에서 스윙하는 교류 신호로 발생되어 OLED의 전류 패스를 스위칭할 수 있다.
제3 스위치 TFT(ST3)는 초기화 기간(ti) 동안 제2 스캔 펄스(SCAN2)에 응답하여 초기화 전압(Vini)을 제2 노드(B)에 공급한다. 제3 스위치 TFT(ST3)는 제2 스캔 라인에 연결된 게이트 전극, 초기화 전압 라인(RL)에 연결된 드레인 전극, 및 제2 노드(B)에 연결된 소스 전극을 포함한다. 제2 스캔 신호(SCAN2)는 초기화 기간(ti) 내에서 온 레벨로 발생되어 제3 스위치 TFT(ST3)를 턴-온시키고, 나머지 기간 동안 오프 레벨을 유지하여 제3 스위치 TFT(ST3)를 오프 상태로 제어한다.
스토리지 커패시터(Cst)는 제1 노드(A)와 제2 노드(B) 사이에 연결되어 양단 간의 차 전압을 저장한다. 스토리지 커패시터(Cst)는 소스 팔로워(source-follower) 방식으로 구동 TFT(DT)의 문턱 전압(Vth)을 샘플링한다. 커패시터(C)는 VDD 라인과 제2 노드(B) 사이에 연결된다. 커패시터들(Cst, C)은 프로그래밍 기간(tw) 동안 데이터 전압(Vdata)에 따라 제1 노드(A)의 전위가 변할 때, 그 변화분을 전압 분배하여 제2 노드(B)에 반영한다.
픽셀의 스캐닝 기간은 초기화 기간(ti), 샘플링 기간(ts), 프로그래밍 기간(tw), 및 에미션 기간(tw)으로 나뉘어 진다. 이 스캐닝 기간은 대략 1 수평 기간(1H)으로 설정되어 픽셀 어레이의 1 수평 라인에 배열된 픽셀들에 데이터를 기입한다. 스캐닝 기간 동안, 픽셀의 구동 TFT(DT)의 문턱 전압이 샘플링되고 그 문턱 전압 만큼 데이터 전압을 보상한다. 따라서, 1 수평 기간(1H) 동안, 입력 영상의 데이터(DATA)가 구동 TFT(DT)의 문턱 전압 만큼 보상되어 픽셀에 기입된다.
초기화 기간(ti)이 시작될 때, 제1 및 제2 스캔 펄스(SCAN1, SCAN2)가 라이징되어 온 레벨로 발생된다. 이와 동시에, EM 신호(EM)는 폴링되어 오프 레벨로 변한다. 초기화 기간(ti) 동안, 제2 스위치 TFT(ST2)는 턴-오프되어 OLED의 전류 패스를 차단한다. 제1 및 제3 스위치 TFT들(ST1, ST3)은 초기화 기간(ti) 동안 턴-온된다. 초기화 기간(ti) 동안, 데이터 라인(DL)에 소정의 기준 전압(Vref)이 공급된다. 초기화 기간(ti) 동안 제1 노드(A)의 전압은 기준 전압(Vini)으로 초기화되고, 제2 노드(B)의 전압은 소정의 초기화 전압(Vini)으로 초기화된다. 초기화 기간(t1) 후에 제2 스캔 펄스(SCAN2)는 오프 레벨로 변하여 제3 스위치 TFT(ST3)를 턴-오프시킨다. 온 레벨은 픽셀의 스위치 TFT들(ST1~ST3)이 턴-온(turn-on)되는 TFT의 게이트 전압 레벨이다. 오프 레벨은 픽셀의 스위치 소자들(T2~T4)을 턴-오프(turn-off)되는 게이트 전압 레벨이다. 도 8a 및 도 8b에서 'H(=High)'는 온 레벨이고, 'L(=Low)'는 오프 레벨을 각각 나타낸다.
샘플링 기간(ts) 동안, 제1 스캔 펄스(SCAN1)는 온 레벨을 유지하고, 제2 스캔 펄스(SCAN2)는 오프 레벨을 유지한다. EM 신호(EM)는 샘플링 기간(ts)이 시작될 때 라이징되어 온 레벨로 변한다. 샘플링 기간(ts) 동안, 제1 및 제2 스위치 TFT들(ST1, ST2)이 턴-온된다. 샘플링 기간(ts) 동안, 제2 스위치 TFT(ST2)가 온 레벨의 EM 신호(EM)에 응답하여 턴-온된다. 샘플링 기간(ts) 동안, 제1 스위치 TFT(ST1)는 온 레벨의 제1 스캔 신호(SCAN1)에 의해 온 상태를 유지한다. 샘플링 기간(ts) 동안, 데이터 라인(11)에는 기준 전압(Vref)이 공급된다. 샘플링 기간(ts) 동안, 제1 노드(A)의 전위는 기준전압(Vref)으로 유지되는데 반해, 제2 노드(B)의 전위는 드레인-소스 간 전류(Ids)에 의해 상승한다. 이러한 소스 팔로워(source-follower) 방식에 따라 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)은 구동 TFT(DT)의 문턱 전압(Vth)으로서 샘플링되며, 이렇게 샘플링된 문턱전압(Vth)은 스토리지 커패시터(Cst)에 저장된다. 샘플링 기간(ts) 동안 제1 노드(A)의 전압은 기준 전압(Vref)이고, 제2 노드(B)의 전압은 Vref-Vth 이다.
프로그래밍 기간(tw) 동안 제1 스위치 TFT(ST1)는 온 레벨의 제1 스캔 신호(SCAN1)에 따라 온 상태를 유지하고 나머지 스위치 TFT들(ST2, ST3)은 턴-오프된다. 프로그래밍 기간(tw) 동안 데이터 라인(DL)에 입력 영상의 데이터 전압(Vdata)이 공급된다. 데이터 전압(Vdata)이 제1 노드(A)에 인가되고, 제1 노드(A)의 전압 변화분(Vdata-Vref)에 대한 커패시터들(Cst,C) 간의 전압 분배 결과가 제2 노드(B)에 반영됨으로써 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 프로그래밍된다. 프로그래밍 기간(tw) 동안, 제1 노드(A)의 전압은 데이터 전압(Vdata)이고, 제2 노드(B)의 전압은 샘플링 기간(ts)을 통해 설정된 "Vref-Vth"에 커패시터들(Cst, C) 간의 전압 분배 결과(C'*(Vdata-Vref))가 더해져 "Vref-Vth+C'*(Vdata-Vref)"가 된다. 결국, 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)은 프로그래밍 기간(tw)을 통해 "Vdata-Vref+Vth-C'*(Vdata-Vref)"으로 프로그래밍된다. 여기서, C'는 Cst/(Cst+C)이다.
발광 기간(tem)이 시작될 때, EM 신호(EM)는 라이징되어 다시 온 레벨로 변하는 반면, 제1 스캔 펄스(SCAN1)는 폴링되어 오프 레벨로 변한다. 발광 기간(tem) 동안, 제2 스위치 TFT(ST2)는 온 상태를 유지하여 OLED의 전류 패스를 형성한다. 구동 TFT(DT)는 발광 기간(tem) 동안 데이터 전압에 따라 OLED의 전류량을 조절한다.
발광 기간(tem)은 프로그래밍 기간(tw) 이후부터 그 다음 프레임의 초기화 기간(ti)까지 연속된다. 발광 기간(tem) 동안, 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)에 따라 조절되는 전류(Ioled)가 OLED에 흘러 OLED가 발광된다. 발광 기간(tem) 동안, 제1 및 제2 스캔신호(SCAN1, SCAN2)는 오프 레벨을 유지하므로 제1 및 제3 스위치 TFT(ST1, ST3)는 오프된다.
발광 기간(tem) 동안 OLED에 흐르는 전류(Ioled)는 수학식 1과 같다. OLED는 이 전류에 의해 발광되어 입력 영상의 밝기를 표현한다.
Figure pat00001
수학식 1에서, k는 제1 TFT(T1)의 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 비례 상수이다.
프로그래밍 기간(tw)을 통해 프로그래밍 된 Vgs에 Vth가 포함되어 있으므로, 수학식1의 Ioled 에서 Vth가 소거된다. 따라서, 구동 소자 즉, 제1 TFT(T1)의 문턱전압(Vth)이 OLED의 전류(Ioled)에 미치는 영향이 제거된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
11 : 초기화 펄스 발생부 12 : 기준 카운트 발생부
13 : 비동기 검출부 14 : 조정 신호 발생부
15 : 동기 펄스 발생부 100 : 표시패널
110 : 데이터 구동부 112 : 멀티플렉서
120 : 게이트 구동부 130 : 타이밍 콘트롤러
200 : PWM 제어부 300 : 전원 집적 회로(PIC)

Claims (10)

  1. 입력 영상에 동기되는 스위치 펄스를 발생하고, 상기 입력 영상이 없는 프레임 블랭크 기간에 상기 스위치 펄스를 초기화하는 제어부; 및
    상기 스위치 펄스 제어 신호에 따라 구동되어 표시패널의 전원을 발생하는 전원 집적 회로를 포함하고,
    상기 스위치 펄스 신호는 상기 프레임 블랭크 기간 내에서 설정된 조정 기간 내에서 듀티비가 달라지며,
    상기 스위치 펄스 신호의 듀티비가 상기 조정 기간 이외의 정상 기간 대비 상기 조정 기간에서 0 보다 크고 3% 이내로 조정되는 표시장치.
  2. 제 1 항에 있어서,
    상기 제어부는,
    상기 프레임 레이트와 관계 없이 일정한 주파수로 발생되는 기준 클럭과, 상기 스위치 펄스 신호의 펄스 주기와 하이 구간 폭을 정의한 펄스폭 설정값을 입력받으며,
    상기 스위치 펄스 신호의 하이 구간 폭이 상기 조정 기간 동안 상기 정상 기간 대비 상기 기준 클럭의 1 주기 만큼 변하고,
    상기 스위치 펄스 신호의 로우 구간 폭이 상기 정상 기간과 상기 조정 기간에서 동일한 표시장치.
  3. 제 1 항에 있어서,
    상기 제어부는,
    상기 입력 영상에 동기되는 수직 동기 신호, 상기 입력 영상에 동기되는 데이터 클럭, 및 상기 기준 클럭을 입력 받아 상기 수직 동기신호의 폴링 에지에 동기되는 초기화 펄스를 발생하는 초기화 펄스 발생부;
    상기 기준 클럭을 카운트하여 1 부터 상기 펄스폭 설정값까지 기준 카운트의 값을 누적하고, 상기 기준 카운트값이 상기 펄스폭 설정값일 때 상기 기준 카운트를 '1'로 초기화하는 기준 카운트 발생부;
    상기 초기화 펄스에 동기되어 상기 기준 클럭이 초기화되기 직전 마지막 카운트값을 샘플링하고, 상기 기준 클럭의 1 펄스만큼 상기 기준 카운트를 지연하여 지연된 기준 카운트를 발생하고, 상기 초기화 펄스를 상기 기준 클럭의 1 펄스만큼 지연하여 비동기 체크 펄스를 발생하고, 상기 비동기 체크 펄스가 하이 논리 일 때 상기 지연된 기준 카운트를 샘플링하여 최종 카운트값을 발생하며, 상기 펄스폭 설정값에 상기 최종 카운트값을 뺀 비동기 개수를 발생하는 비동기 검출부;
    상기 펄스폭 설정값, 상기 비동기 체크 펄스, 상기 비동기 개수, 및 상기 기준 클럭을 입력 받아 상기 조정 기간, 상기 조정 기간 동안 상기 펄스폭 설정값 - 1 이고 상기 정상 기간 동안 상기 펄스폭 설정값과 같은 조정 폭, 및 상기 조정 폭까지 카운트가 반복되는 조정 카운트를 발생하는 조정 신호 발생부; 및
    상기 조정 기간, 상기 조정 폭, 및 상기 조정 카운트, 및 상기 기준 클럭을 입력 받아 상기 조정 기간 동안 상기 스위치 펄스 신호의 듀티비를 조정하는 동기 펄스 발생부를 포함하는 표시장치.
  4. 제 3 항에 있어서,
    상기 조정 기간은 상기 펄스폭 설정값에 1을 뺀 결과에 상기 비동기 개수를 곱한 값과 같은 상기 기준 클럭의 펄스 개수를 합한 시간이고,
    상기 조정 기간이 상기 비동기 체크 펄스 직후 상기 기준 클럭의 첫 번째 펄스의 라이징 에지부터 시작되는 표시장치.
  5. 제 4 항에 있어서,
    상기 스위치 펄스 신호의 하이 구간 폭은 상기 조정 폭을 2로 나눈값에서 소수점 이하를 버린 값으로 계산되고,
    상기 스위치 펄스 신호의 로우 구간 폭은 상기 조정 폭에 상기 하이 구간 폭을 뺀 값으로 계산되는 표시장치.
  6. 입력 영상에 동기되는 스위치 펄스를 발생하고 상기 입력 영상이 없는 프레임 블랭크 기간에 상기 스위치 펄스를 초기화하는 제어부, 및 상기 스위치 펄스 제어 신호에 따라 구동되어 표시패널의 전원을 발생하는 전원 집적 회로를 포함하는 표시장치용 전원 집적 회로의 제어 방법에 있어서,
    상기 스위치 펄스 신호를 상기 프레임 블랭크 기간 내에서 설정된 조정 기간 내에서 듀티비를 조정하는 단계를 포함하고,
    상기 스위치 펄스 신호의 듀티비가 상기 조정 기간 이외의 정상 기간 대비 상기 조정 기간에서 0 보다 크고 3% 이내로 조정되는 표시장치용 전원 집적 회로의 제어 방법.
  7. 제 6 항에 있어서,
    상기 듀티비를 조정하는 단계는,
    상기 프레임 레이트와 관계 없이 일정한 주파수로 발생되는 기준 클럭과, 상기 스위치 펄스 신호의 펄스 주기와 하이 구간 폭을 정의한 펄스폭 설정값을 입력 받는 단계; 및
    상기 스위치 펄스 신호의 하이 구간 폭을 상기 조정 기간 동안 상기 정상 기간 대비 상기 기준 클럭의 1 주기 만큼 변하게 하고, 상기 스위치 펄스 신호의 로우 구간 폭을 상기 정상 기간과 상기 조정 기간에서 동일하게 제어하는 단계를 포함하는 표시장치용 전원 집적 회로의 제어 방법.
  8. 제 7 항에 있어서,
    상기 듀티비를 조정하는 단계는,
    상기 입력 영상에 동기되는 수직 동기 신호, 상기 입력 영상에 동기되는 데이터 클럭, 및 상기 기준 클럭을 입력 받아 상기 수직 동기신호의 폴링 에지에 동기되는 초기화 펄스를 발생하는 단계;
    상기 기준 클럭을 카운트하여 1 부터 상기 펄스폭 설정값까지 기준 카운트의 값을 누적하고, 상기 기준 카운트값이 상기 펄스폭 설정값일 때 상기 기준 카운트를 '1'로 초기화하는 단계;
    상기 초기화 펄스에 동기되어 상기 기준 클럭이 초기화되기 직전 마지막 카운트값을 샘플링하고, 상기 기준 클럭의 1 펄스만큼 상기 기준 카운트를 지연하여 지연된 기준 카운트를 발생하고, 상기 초기화 펄스를 상기 기준 클럭의 1 펄스만큼 지연하여 비동기 체크 펄스를 발생하고, 상기 비동기 체크 펄스가 하이 논리 일 때 상기 지연된 기준 카운트를 샘플링하여 최종 카운트값을 발생하며, 상기 펄스폭 설정값에 상기 최종 카운트값을 뺀 비동기 개수를 발생하는 단계;
    상기 펄스폭 설정값, 상기 비동기 체크 펄스, 상기 비동기 개수, 및 상기 기준 클럭을 입력 받아 상기 조정 기간, 상기 조정 기간 동안 상기 펄스폭 설정값 - 1 이고 상기 정상 기간 동안 상기 펄스폭 설정값과 같은 조정 폭, 및 상기 조정 폭까지 카운트가 반복되는 조정 카운트를 발생하는 단계; 및
    상기 조정 기간, 상기 조정 폭, 및 상기 조정 카운트, 및 상기 기준 클럭을 입력 받아 상기 조정 기간 동안 상기 스위치 펄스 신호의 듀티비를 조정하는 단계를 포함하는 표시장치용 전원 집적 회로의 제어 방법.
  9. 제 8 항에 있어서,
    상기 조정 기간은 상기 펄스폭 설정값에 1을 뺀 결과에 상기 비동기 개수를 곱한 값과 같은 상기 기준 클럭의 펄스 개수를 합한 시간이고,
    상기 조정 기간이 상기 비동기 체크 펄스 직후 상기 기준 클럭의 첫 번째 펄스의 라이징 에지부터 시작되는 표시장치용 전원 집적 회로의 제어 방법.
  10. 제 9 항에 있어서,
    상기 스위치 펄스 신호의 하이 구간 폭은 상기 조정 폭을 2로 나눈값에서 소수점 이하를 버린 값으로 계산되고,
    상기 스위치 펄스 신호의 로우 구간 폭은 상기 조정 폭에 상기 하이 구간 폭을 뺀 값으로 계산되는 표시장치용 전원 집적 회로의 제어 방법.
KR1020150178471A 2015-12-14 2015-12-14 표시장치와 그 전원 집적 회로의 제어 방법 KR102453287B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150178471A KR102453287B1 (ko) 2015-12-14 2015-12-14 표시장치와 그 전원 집적 회로의 제어 방법
EP16203376.5A EP3182401B1 (en) 2015-12-14 2016-12-12 Display device and method of controlling power integrated circuit
CN201611136810.5A CN106875882B (zh) 2015-12-14 2016-12-12 显示装置及其功率集成电路控制方法
US15/377,505 US10134337B2 (en) 2015-12-14 2016-12-13 Display device and method of controlling power integrated circuit
TW105141470A TWI631543B (zh) 2015-12-14 2016-12-14 顯示裝置與功率積體電路之控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150178471A KR102453287B1 (ko) 2015-12-14 2015-12-14 표시장치와 그 전원 집적 회로의 제어 방법

Publications (2)

Publication Number Publication Date
KR20170070936A true KR20170070936A (ko) 2017-06-23
KR102453287B1 KR102453287B1 (ko) 2022-10-11

Family

ID=57542844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150178471A KR102453287B1 (ko) 2015-12-14 2015-12-14 표시장치와 그 전원 집적 회로의 제어 방법

Country Status (5)

Country Link
US (1) US10134337B2 (ko)
EP (1) EP3182401B1 (ko)
KR (1) KR102453287B1 (ko)
CN (1) CN106875882B (ko)
TW (1) TWI631543B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653578B1 (ko) * 2016-11-25 2024-04-04 엘지디스플레이 주식회사 이미지 센서 일체형 전계 발광 표시장치
JP6767939B2 (ja) * 2017-07-04 2020-10-14 株式会社Ｊｏｌｅｄ 表示パネルの制御装置、表示装置および表示パネルの駆動方法
CN109427276B (zh) * 2017-08-30 2021-07-09 合肥捷达微电子有限公司 显示装置、时序控制电路及其信号重建方法
TWI644303B (zh) * 2017-12-12 2018-12-11 友達光電股份有限公司 顯示裝置之驅動方法
TWI688938B (zh) 2018-05-22 2020-03-21 元太科技工業股份有限公司 可抑制電磁干擾的顯示裝置及顯示驅動電路
CN109410881B (zh) * 2018-12-20 2020-06-02 深圳市华星光电技术有限公司 信号传输系统及信号传输方法
TWI718777B (zh) * 2019-11-22 2021-02-11 敦泰電子股份有限公司 提高顯示裝置刷新率的驅動方法以及使用其之顯示裝置
TWI745024B (zh) * 2019-12-27 2021-11-01 大陸商北京集創北方科技股份有限公司 脈衝寬度調變信號產生電路、源極驅動晶片、及ｌｅｄ顯示裝置
CN113327553B (zh) * 2020-02-28 2022-08-05 Oppo广东移动通信有限公司 图像显示方法、显示驱动集成电路芯片及终端
TWI749628B (zh) * 2020-07-09 2021-12-11 瑞昱半導體股份有限公司 縮放控制器、顯示裝置與資料處理方法
KR20220150478A (ko) * 2021-05-03 2022-11-11 삼성디스플레이 주식회사 표시 장치
US11823612B2 (en) 2021-09-17 2023-11-21 Apple Inc. Current load transient mitigation in display backlight driver
CN113990245B (zh) * 2021-11-25 2023-03-31 深圳市洲明科技股份有限公司 Led显示屏的驱动电路及驱动方法
US11934339B2 (en) * 2022-03-07 2024-03-19 Synaptics Incorporated Image data reception via non-video interface

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252795A1 (en) * 2007-04-13 2008-10-16 Bone Matthew F System and method for improving image quality by synchronizing display modulation with light source pulses
US20090128479A1 (en) * 2007-11-21 2009-05-21 Yeo Dong-Hyun Display Device and Method of Controlling the Same
KR20100047694A (ko) * 2008-10-29 2010-05-10 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US20110273433A1 (en) * 2010-05-07 2011-11-10 Silicon Works Co., Ltd Boost converter for liquid crystal display
KR20120037663A (ko) * 2010-10-12 2012-04-20 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR20120040867A (ko) * 2010-10-20 2012-04-30 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298548B2 (ja) * 1999-04-09 2002-07-02 松下電器産業株式会社 液晶表示装置
GB0309803D0 (en) * 2003-04-29 2003-06-04 Cambridge Display Tech Ltd Display driver methods and apparatus
KR101289650B1 (ko) 2010-12-08 2013-07-25 엘지디스플레이 주식회사 액정표시장치와 그 스캐닝 백라이트 구동 방법
KR101793284B1 (ko) * 2011-06-30 2017-11-03 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102011324B1 (ko) * 2011-11-25 2019-10-22 삼성디스플레이 주식회사 표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252795A1 (en) * 2007-04-13 2008-10-16 Bone Matthew F System and method for improving image quality by synchronizing display modulation with light source pulses
US20090128479A1 (en) * 2007-11-21 2009-05-21 Yeo Dong-Hyun Display Device and Method of Controlling the Same
KR101415572B1 (ko) * 2007-11-21 2014-07-07 삼성디스플레이 주식회사 디스플레이장치 및 그 제어방법
KR20100047694A (ko) * 2008-10-29 2010-05-10 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US20110273433A1 (en) * 2010-05-07 2011-11-10 Silicon Works Co., Ltd Boost converter for liquid crystal display
KR20120037663A (ko) * 2010-10-12 2012-04-20 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR20120040867A (ko) * 2010-10-20 2012-04-30 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법

Also Published As

Publication number Publication date
EP3182401A1 (en) 2017-06-21
US10134337B2 (en) 2018-11-20
US20170169765A1 (en) 2017-06-15
KR102453287B1 (ko) 2022-10-11
CN106875882B (zh) 2020-08-11
CN106875882A (zh) 2017-06-20
TWI631543B (zh) 2018-08-01
EP3182401B1 (en) 2021-06-09
TW201732767A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
KR102453287B1 (ko) 표시장치와 그 전원 집적 회로의 제어 방법
US10504405B2 (en) Display device including reference voltage supply
US10475386B2 (en) Display panel and electroluminescence display using the same
US10418388B2 (en) Gate driver circuit and display device using the same
US9607553B2 (en) Organic light emitting diode display and method for sensing driving characteristics thereof
KR20190020549A (ko) 게이트 구동회로 및 이를 이용한 표시장치와 그 구동 방법
KR20170026972A (ko) 유기 발광 표시장치와 그 구동 방법
CN107978270B (zh) 有机发光显示装置及其驱动装置
KR20160055432A (ko) 유기발광다이오드 표시장치
KR20150080198A (ko) 유기 발광 다이오드 표시 장치 및 그의 구동 방법
US11653538B2 (en) Pixel array substrate and display device including AC EVEDD driver and display device including the same
KR102627276B1 (ko) 구동회로, 표시장치 및 이의 구동방법
KR20170026015A (ko) 표시장치
KR102603538B1 (ko) 표시장치와 그 구동 방법
KR102514174B1 (ko) 유기 발광 표시장치와 그 구동 장치
KR20190021985A (ko) 유기발광 표시장치
KR102076845B1 (ko) 유기발광다이오드 표시장치의 구동방법
KR101907959B1 (ko) 유기 발광 다이오드 표시장치
KR20140042354A (ko) 표시장치와 그 데이터 처리 방법
KR20190029053A (ko) 표시장치 및 그 구동방법
KR102361370B1 (ko) 전계 발광 표시장치와 그 구동 방법
KR102540573B1 (ko) 표시패널과 이를 이용한 표시장치
KR20140041046A (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant