KR20170065086A - Power supply unit and display device comprising the power supply unit - Google Patents

Power supply unit and display device comprising the power supply unit Download PDF

Info

Publication number
KR20170065086A
KR20170065086A KR1020150171018A KR20150171018A KR20170065086A KR 20170065086 A KR20170065086 A KR 20170065086A KR 1020150171018 A KR1020150171018 A KR 1020150171018A KR 20150171018 A KR20150171018 A KR 20150171018A KR 20170065086 A KR20170065086 A KR 20170065086A
Authority
KR
South Korea
Prior art keywords
gate
high voltage
vgh
transistor
gate high
Prior art date
Application number
KR1020150171018A
Other languages
Korean (ko)
Other versions
KR102419655B1 (en
Inventor
김송이
김성중
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150171018A priority Critical patent/KR102419655B1/en
Publication of KR20170065086A publication Critical patent/KR20170065086A/en
Application granted granted Critical
Publication of KR102419655B1 publication Critical patent/KR102419655B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 실시예들은 게이트 하이 전압(VGH) 방전 회로를 포함하는 전원 공급부와 그 전원 공급부를 포함하는 표시 장치에 관한 것으로서, 방전 회로가 게이트 하이 전압(VGH)이 게이트 드라이버로 출력되지 않는 V-블랭크 구간에 맞춰 동작하며 V-블랭크 구간에서 게이트 하이 전압(VGH)에 부하가 걸리게 함으로써, V-블랭크 구간에서 게이트 하이 전압(VGH)의 무부하 상태로 인한 리플(Ripple)을 감소시켜 리플(Ripple) 전압으로 인한 표시 패널의 화면 이상을 개선할 수 있도록 한다.The present embodiments relate to a display device including a power supply portion including a gate high voltage (VGH) discharge circuit and a power supply portion thereof, in which the discharge circuit is configured such that the gate high voltage VGH is not output to the gate driver, And the gate high voltage VGH is loaded in the V-blank period to reduce the ripple due to the no-load state of the gate high voltage VGH in the V-blank period to generate a ripple voltage Thereby improving the display error of the display panel.

Figure P1020150171018
Figure P1020150171018

Description

전원 공급부와 그 전원 공급부를 포함하는 표시 장치{POWER SUPPLY UNIT AND DISPLAY DEVICE COMPRISING THE POWER SUPPLY UNIT}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a display device including a power supply unit and a power supply unit,

본 실시예들은 표시 장치에 전원을 공급하는 전원 공급부와 그 전원 공급부를 포함하는 표시 장치에 관한 것이다.The present embodiments relate to a display apparatus including a power supply unit for supplying power to a display apparatus and a power supply unit thereof.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시 장치(LCD: Liquid Crystal Display), 플라즈마 표시 장치(PDP: Plasma Display Panel), 유기 발광 표시 장치(OLED: Organic Light-Emitting Display Device) 등과 같은 여러 종류의 표시 장치가 활용되고 있다.2. Description of the Related Art [0002] As an information-oriented society develops, there have been various demands for a display device for displaying images. Recently, a liquid crystal display (LCD), a plasma display panel (PDP) Display devices (OLED: Organic Light-Emitting Display Device), and the like.

이러한 표시 장치는 게이트 라인들과 데이터 라인들이 배치되며 게이트 라인들과 데이터 라인들이 교차하는 영역에 정의되는 화소들이 배치된 표시 패널과, 게이트 라인들을 구동하는 게이트 드라이버와, 데이터 라인들로 데이터 전압을 공급하는 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러와, 게이트 드라이버, 데이터 드라이버 및 타이밍 컨트롤러에 전원을 공급하는 전원 공급부 등을 포함한다.Such a display device includes a display panel in which pixels defined in a region where gate lines and data lines are arranged and which are defined in regions where gate lines and data lines cross each other, a gate driver for driving gate lines, A timing controller for controlling the driving timings of the gate driver and the data driver, and a power supply unit for supplying power to the gate driver, the data driver, and the timing controller.

여기서, 전원 공급부는, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 생성하고 생성된 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 게이트 드라이버로 공급한다. 게이트 드라이버는, 전원 공급부로부터 공급받은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 이용하여 각각의 게이트 라인을 순차적으로 구동하는 스캔 신호를 출력한다.Here, the power supply unit generates the gate high voltage VGH and the gate low voltage VGL and supplies the generated gate high voltage VGH and the gate low voltage VGL to the gate driver. The gate driver outputs a scan signal for sequentially driving each gate line using the gate high voltage (VGH) and the gate low voltage (VGL) supplied from the power supply unit.

이때, 전원 공급부에서 게이트 드라이버로 게이트 하이 전압(VGH)이 출력되지 않는 구간(V-Blank Time)에서 게이트 하이 전압(VGH)은 부하가 걸리지 않는 상태가 된다. 게이트 하이 전압(VGH)이 무부하 상태이면 순간적으로 게이트 하이 전압(VGH)이 상승하고 게이트 하이 전압(VGH)의 상승에 대한 보상 작용으로 게이트 하이 전압(VGH)이 흔들리게 되어 리플(Ripple) 전압이 발생하게 된다.At this time, the gate high voltage (VGH) is in a state in which no load is applied in the section (V-Blank Time) in which the gate high voltage (VGH) is not outputted from the power supply unit to the gate driver. When the gate high voltage VGH is in a no load state, the gate high voltage VGH instantaneously rises and the gate high voltage VGH shakes due to the compensation action for the rise of the gate high voltage VGH, so that a ripple voltage .

이러한 게이트 하이 전압(VGH)의 리플(Ripple)은 표시 패널의 휘도 차를 발생시키고 표시 패널의 휘도 차로 인하여 화면 이상이 발생하는 문제점이 존재한다. 이는 게이트 하이 전압(VGH)에 대한 보상 속도를 빠르게 조정하여도 리플(Ripple)이 개선되지 않아 V-블랭크 구간에서 게이트 하이 전압(VGH)의 리플(Ripple)에 의해 발생하는 화면 이상을 개선할 수 있는 방안이 요구된다.Ripple of the gate high voltage VGH causes a luminance difference of the display panel, and there is a problem that a screen error occurs due to the luminance difference of the display panel. Ripple is not improved even if the compensation speed for the gate high voltage (VGH) is rapidly adjusted, thereby improving the screen error caused by the ripple of the gate high voltage (VGH) in the V- There is a demand.

본 실시예들의 목적은, 표시 장치의 전원 공급부에서 게이트 드라이버로 게이트 하이 전압(VGH)이 출력되지 않는 V-블랭크 구간 동안 게이트 하이 전압(VGH)의 리플(Ripple)이 발생하지 않도록 하는 전원 공급부를 제공하는 데 있다.The purpose of these embodiments is to provide a power supply unit that prevents ripple of the gate high voltage (VGH) from occurring during the V-blank period in which the gate high voltage (VGH) is not output from the power supply unit of the display apparatus to the gate driver .

본 실시예들의 목적은, 게이트 드라이버로 게이트 하이 전압(VGH)이 출력되지 않는 V-블랭크 구간 동안 게이트 하이 전압(VGH)의 리플(Ripple)을 방지함으로써 V-블랭크 구간 이후 표시 패널에 발생하는 화면 이상을 개선하는 표시 장치를 제공하는 데 있다.The purpose of these embodiments is to prevent the ripple of the gate high voltage (VGH) during the V-blank period during which the gate high voltage (VGH) is not outputted to the gate driver, And to provide a display device which improves the above.

일 실시예는, 게이트 하이 전압(VGH)을 생성하고 생성된 게이트 하이 전압(VGH)을 게이트 드라이버로 출력하는 전압 생성부와, 게이트 하이 전압(VGH)이 게이트 드라이버로 출력되는지 여부에 따라 상이하게 동작하며 게이트 하이 전압(VGH)이 게이트 드라이버로 출력되지 않는 구간 동안 게이트 하이 전압(VGH)이 방전되는 경로를 제공하는 방전 회로부를 포함하는 전원 공급부를 제공할 수 있다.One embodiment includes a voltage generator for generating a gate high voltage VGH and outputting the generated gate high voltage VGH to the gate driver and a voltage generator for generating a gate high voltage VGH differently depending on whether the gate high voltage VGH is output to the gate driver And a discharge circuit portion for providing a path through which the gate high voltage (VGH) is discharged during a period when the gate high voltage (VGH) is not outputted to the gate driver.

이러한 전원 공급부에서, 방전 회로부는, 게이트 하이 전압(VGH)이 게이트 드라이버로 출력되는지 여부에 따라 서로 반대로 동작하는 두 개의 트랜지스터와, 두 개의 트랜지스터의 동작에 따라 게이트 하이 전압(VGH)에 부하를 발생시키는 방전 저항을 포함할 수 있다.In this power supply section, the discharge circuit section includes two transistors that operate inversely to each other depending on whether or not the gate high voltage (VGH) is outputted to the gate driver, and a transistor that generates a load on the gate high voltage (VGH) The discharge resistance.

이러한 전원 공급부에서, 방전 회로부는, 타이밍 컨트롤러로부터 게이트 하이 전압(VGH)이 게이트 드라이버로 출력되는 구간에서 하이 레벨이고 게이트 하이 전압(VGH)이 게이트 드라이버로 출력되지 않는 구간에서 로우 레벨인 제어 신호를 수신하고 수신된 제어 신호에 따라 동작할 수 있으며, 제어 신호는 게이트 펄스 변조 제어 신호(GPM_FLK)일 수 있다.In this power supply section, the discharge circuit section generates a low level control signal in a period where the gate high voltage (VGH) is outputted from the timing controller to the gate driver and the gate high voltage (VGH) is not outputted to the gate driver And may operate according to the received and received control signal, and the control signal may be the gate pulse modulation control signal GPM_FLK.

이러한 전원 공급부에서, 방전 회로부는, 게이트 노드가 게이트 펄스 변조 제어 신호(GPM_FLK)의 입력단과 연결되고 드레인 노드가 게이트 하이 전압(VGH)의 출력단과 연결된 제1 트랜지스터와, 게이트 노드가 게이트 하이 전압(VGH)의 출력단과 제1 트랜지스터의 드레인 노드 사이의 제1 노드에 연결되고 드레인 노드가 게이트 하이 전압(VGH)의 출력단과 연결된 제2 트랜지스터와, 제2 트랜지스터의 소스 노드에 연결된 방전 저항을 포함할 수 있다.In this power supply section, the discharge circuit section includes a first transistor whose gate node is connected to the input terminal of the gate pulse modulation control signal GPM_FLK and whose drain node is connected to the output terminal of the gate high voltage (VGH) VGH) and a drain node of the first transistor, and a drain node connected to an output terminal of the gate high voltage (VGH), and a discharge resistor connected to a source node of the second transistor .

이러한 방전 회로부에서, 게이트 펄스 변조 제어 신호(GPM_FLK)가 하이 레벨이면 제1 트랜지스터가 온(ON) 상태가 되고 제1 트랜지스터가 온(ON) 상태가 되면 제2 트랜지스터가 오프(OFF) 상태가 되며, 게이트 펄스 변조 제어 신호(GPM_FLK)가 로우 레벨이면 제1 트랜지스터가 오프(OFF) 상태가 되고 제1 트랜지스터가 오프(OFF) 상태가 되면 제2 트랜지스터가 온(ON) 상태가 되어 게이트 하이 전압(VGH)이 게이트 드라이버로 출력되지 않는 구간에서 게이트 하이 전압(VGH)이 방전되는 경로를 제공할 수 있다.In this discharge circuit section, when the gate pulse modulation control signal GPM_FLK is at the high level, the first transistor is turned on, and when the first transistor is turned on, the second transistor is turned off. , When the gate pulse modulation control signal GPM_FLK is at a low level, the first transistor is turned off. When the first transistor is turned off, the second transistor is turned on, VGH) is not output to the gate driver, the gate high voltage (VGH) is discharged.

다른 실시예는, 표시 패널에 배치된 다수의 게이트 라인들을 구동하는 스캔 신호를 출력하는 게이트 드라이버와, 게이트 드라이버의 구동을 제어하는 제어 신호를 생성하는 타이밍 컨트롤러와, 게이트 드라이버로 게이트 하이 전압(VGH)을 출력하고 타이밍 컨트롤러로부터 수신하는 제어 신호에 따라 게이트 하이 전압(VGH)이 게이트 드라이버로 출력되지 않는 구간 동안 게이트 하이 전압(VGH)을 방전시키는 전원 공급부를 포함하는 표시 장치를 제공할 수 있다.According to another embodiment of the present invention, there is provided a display device including a gate driver for outputting a scan signal for driving a plurality of gate lines arranged in a display panel, a timing controller for generating a control signal for controlling driving of the gate driver, And a power supply for discharging the gate high voltage VGH during a period in which the gate high voltage VGH is not outputted to the gate driver in accordance with a control signal received from the timing controller.

본 실시예들에 의하면, 전원 공급부 내의 방전 회로를 통해 게이트 하이 전압(VGH)이 게이트 드라이버로 출력되지 않는 V-블랭크 구간에서 게이트 하이 전압(VGH)의 리플(Ripple)이 발생하지 않도록 한다.According to the embodiments, a ripple of the gate high voltage VGH does not occur in the V-blank period in which the gate high voltage VGH is not output to the gate driver through the discharge circuit in the power supply unit.

본 실시예들에 의하면, V-블랭크 구간에서 게이트 하이 전압(VGH)의 리플(Ripple)이 발생하지 않도록 함으로써 V-블랭크 구간 이후 표시 패널에 화면 이상이 발생하는 불량을 개선할 수 있도록 한다.According to the embodiments, it is possible to prevent the occurrence of a ripple of the gate high voltage VGH in the V-blank period, thereby improving the defective display error in the display panel after the V-blank period.

도 1은 본 실시예들에 따른 표시 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 전원 공급부의 게이트 하이 전압(VGH) 회로의 예시를 나타낸 도면이다.
도 3은 게이트 하이 전압(VGH) 회로의 시뮬레이션 파형을 나타낸 도면이다.
도 4는 본 실시예들에 따른 전원 공급부의 세부 구성을 나타낸 도면이다.
도 5는 본 실시예들에 따른 방전 회로를 포함하는 게이트 하이 전압(VGH) 회로의 예시를 나타낸 도면이다.
도 6 내지 도 9는 본 실시예들에 따른 방전 회로를 포함하는 게이트 하이 전압(VGH) 회로의 동작을 설명하기 위한 도면이다.
도 10은 본 실시예들에 따른 게이트 하이 전압(VGH) 회로의 시뮬레이션 파형을 나타낸 도면이다.1 is a diagram showing a schematic configuration of a display device according to the present embodiments.
2 is a diagram showing an example of a gate high voltage (VGH) circuit of the power supply unit.
3 shows a simulation waveform of a gate high voltage (VGH) circuit.
4 is a diagram illustrating a detailed configuration of a power supply unit according to the present embodiments.
5 is a diagram showing an example of a gate high voltage (VGH) circuit including a discharge circuit according to the present embodiments.
FIGS. 6 to 9 are views for explaining the operation of the gate high voltage (VGH) circuit including the discharge circuit according to the present embodiments.
10 is a diagram showing a simulation waveform of a gate high voltage (VGH) circuit according to the present embodiments.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In the drawings, like reference numerals are used to denote like elements throughout the drawings, even if they are shown on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the components from other components, and the terms do not limit the nature, order, order, or number of the components. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected or connected to the other component, Quot; intervening "or that each component may be" connected, "" coupled, "or " connected" through other components.

도 1은 본 실시예들에 따른 표시 장치(100)의 개략적인 구성을 나타낸 도면이다.1 is a diagram showing a schematic configuration of a display device 100 according to the present embodiments.

도 1을 참조하면, 본 실시예들에 따른 표시 장치(100)는 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고 다수의 화소(픽셀, 110)가 배치된 표시 패널(110)과, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(120)와, 다수의 데이터 라인(DL)에 데이터 전압을 공급하는 데이터 드라이버(130)와, 게이트 드라이버(120) 및 데이터 드라이버(130)를 제어하는 타이밍 컨트롤러(140)와, 표시 패널(110), 게이트 드라이버(120), 데이터 드라이버(130) 및 타이밍 컨트롤러(140)에 전원을 공급하는 전원 공급부(150)를 포함한다.1, a display device 100 according to an embodiment of the present invention includes a display panel 100 in which a plurality of gate lines GL and a plurality of data lines DL are arranged and a plurality of pixels A gate driver 120 for driving a plurality of gate lines GL and a data driver 130 for supplying a data voltage to a plurality of data lines DL, And a power supply unit 150 that supplies power to the display panel 110, the gate driver 120, the data driver 130, and the timing controller 140. The timing controller 140 controls the display panel 110, the gate driver 120,

게이트 드라이버(120)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급함으로써 다수의 게이트 라인(GL)을 순차적으로 구동한다.The gate driver 120 sequentially drives the plurality of gate lines GL by sequentially supplying scan signals to the plurality of gate lines GL.

게이트 드라이버(120)는, 타이밍 컨트롤러(140)의 제어에 따라 온(ON) 전압 또는 오프(OFF) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다.The gate driver 120 sequentially supplies a scan signal of an ON voltage or an OFF voltage to the plurality of gate lines GL in accordance with the control of the timing controller 140, Respectively.

게이트 드라이버(120)는, 구동 방식에 따라 표시 패널(110)의 일 측에만 위치할 수도 있고 양측에 위치할 수도 있다.The gate driver 120 may be located on one side or both sides of the display panel 110 according to the driving method.

또한, 게이트 드라이버(120)는, 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.In addition, the gate driver 120 may include one or more gate driver integrated circuits.

각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시 패널(110)에 직접 배치될 수 있다. 또한, 표시 패널(110)에 집적화되어 배치될 수도 있으며, 표시 패널(110)과 연결된 필름상에 실장되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.Each gate driver integrated circuit may be connected to a bonding pad of the display panel 110 by a tape automated bonding (TAB) method or a chip on glass (COG) method, or may be connected to a GIP Gate In Panel) type and can be disposed directly on the display panel 110. [ In addition, they may be integrated on the display panel 110, or may be implemented by a chip on film (COF) method, which is mounted on a film connected to the display panel 110.

데이터 드라이버(130)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써 다수의 데이터 라인(DL)을 구동한다.The data driver 130 drives the plurality of data lines DL by supplying data voltages to the plurality of data lines DL.

데이터 드라이버(130)는, 특정 게이트 라인(GL)이 열리면 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)에 공급함으로써 다수의 데이터 라인(DL)을 구동한다.When the specific gate line GL is opened, the data driver 130 converts the image data received from the timing controller 140 into analog data voltages and supplies the data voltages to the plurality of data lines DL, .

데이터 드라이버(130)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인(DL)을 구동할 수 있다.The data driver 130 may include at least one source driver integrated circuit to drive a plurality of data lines DL.

각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시 패널(110)에 직접 배치될 수도 있으며, 표시 패널(110)에 집적화되어 배치될 수도 있다.Each source driver integrated circuit may be connected to a bonding pad of the display panel 110 by a tape automated bonding (TAB) method or a chip on glass (COG) method, The display panel 110 may be directly disposed on the display panel 110 or integrated on the display panel 110.

또한, 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시 패널(110)에 본딩된다.In addition, each source driver integrated circuit may be implemented by a chip on film (COF) method. In this case, one end of each source driver integrated circuit is bonded to at least one source printed circuit board, and the other end is bonded to the display panel 110.

타이밍 컨트롤러(140)는, 게이트 드라이버(120) 및 데이터 드라이버(130)로 각종 제어 신호를 공급하여 게이트 드라이버(120) 및 데이터 드라이버(130)의 구동을 제어한다.The timing controller 140 supplies various control signals to the gate driver 120 and the data driver 130 to control the driving of the gate driver 120 and the data driver 130.

이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하며, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어한다.The timing controller 140 starts scanning according to the timing implemented in each frame, switches the input image data input from the outside according to the data signal format used by the data driver 130, and outputs the converted image data And controls the data driving at a proper time according to the scan.

타이밍 컨트롤러(140)는, 입력 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.The timing controller 140 outputs various timing signals including a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, an input data enable (DE) signal, a clock signal CLK, (E.g., a host system).

타이밍 컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 게이트 드라이버(120) 및 데이터 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 게이트 드라이버(120) 및 데이터 드라이버(130)로 출력한다.The timing controller 140 may switch the input video data inputted from the outside according to the data signal format used by the data driver 130 and output the converted video data to the gate driver 120 and the data driver 130 A timing signal such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, an input data enable signal DE and a clock signal CLK to generate various control signals, (120) and the data driver (130).

예를 들어, 타이밍 컨트롤러(140)는, 게이트 드라이버(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.For example, in order to control the gate driver 120, the timing controller 140 generates a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal GOE : Gate Output Enable), and the like.

여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(120)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.Here, the gate start pulse GSP controls the operation start timing of one or more gate driver integrated circuits constituting the gate driver 120. The gate shift clock GSC is a clock signal commonly input to one or more gate driver integrated circuits, and controls the shift timing of the scan signal (gate pulse). The gate output enable signal GOE specifies the timing information of one or more gate driver ICs.

또한, 타이밍 컨트롤러(140)는, 데이터 드라이버(130)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.The timing controller 140 includes a source start pulse SSP, a source sampling clock SSC, a source output enable signal SOE, Output enable (DCS) data control signals.

여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(130)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(130)의 출력 타이밍을 제어한다.Here, the source start pulse SSP controls the data sampling start timing of one or more source driver integrated circuits constituting the data driver 130. The source sampling clock SSC is a clock signal for controlling sampling timing of data in each of the source driver integrated circuits. The source output enable signal SOE controls the output timing of the data driver 130.

타이밍 컨트롤러(140)는, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.The timing controller 140 is connected to a source printed circuit board to which a source driver integrated circuit is bonded and a control printed circuit (not shown) connected via a connection medium such as a flexible flat cable (FFC) or a flexible printed circuit And may be disposed on a substrate (Control Printed Circuit Board).

전원 공급부(150)는, 외부(예: 호스트 시스템)로부터 전원을 인가받고 외부로부터 인가받은 전원을 이용하여 표시 패널(110), 게이트 드라이버(120), 데이터 드라이버(130) 및 타이밍 컨트롤러(140) 등에서 필요한 전압 또는 전류를 공급하거나 전압 또는 전류의 공급을 제어한다.The power supply unit 150 is connected to the display panel 110, the gate driver 120, the data driver 130, and the timing controller 140 using power supplied from an external source (e.g., a host system) Etc., or to control the supply of voltage or current.

예를 들어, 전원 공급부(150)는, 게이트 드라이버(120)로 전원 전압(VCC), 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 공급하고, 데이터 드라이버(130)로 전원 전압(VCC), 구동 전압(VDD) 및 감마 전압(GMA)를 공급한다. 게이트 드라이버(120)는 전원 공급부(150)로부터 입력받은 전압을 이용하여 각각의 게이트 라인(GL)을 구동하는 스캔 신호를 출력하고, 데이터 드라이버(130)는 전원 공급부(150)로부터 입력받은 전압을 이용하여 다수의 데이터 라인(DL)을 구동하는 데이터 전압을 출력한다.For example, the power supply unit 150 supplies the power source voltage VCC, the gate high voltage VGH, and the gate low voltage VGL to the gate driver 120, and supplies the power source voltage VCC ), A driving voltage (VDD), and a gamma voltage (GMA). The gate driver 120 outputs a scan signal for driving each of the gate lines GL using the voltage input from the power supply unit 150 and the data driver 130 supplies a voltage received from the power supply unit 150 And outputs a data voltage for driving the plurality of data lines DL.

전원 공급부(150)는, 앞서 설명한 타이밍 컨트롤러(140)가 배치되는 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있으며, 이러한 전원 공급부(150)를 전원 관리 집적회로(Power Management Integrated Circuit)라고도 한다.The power supply unit 150 may be disposed on a control printed circuit board on which the timing controller 140 is disposed. The power supply unit 150 may be connected to a power management integrated circuit It is also called.

본 실시예들은, 전원 공급부(150)에서 게이트 하이 전압(VGH)을 출력하는 회로를 개선한 것으로서, 이하에서 게이트 하이 전압(VGH) 회로와 이를 개선한 회로에 대하여 구체적으로 설명한다.The present embodiments are improvements of a circuit for outputting a gate high voltage (VGH) in the power supply unit 150. Hereinafter, a gate high voltage (VGH) circuit and an improved circuit thereof will be described in detail.

도 2는 전원 공급부(150)의 게이트 하이 전압(VGH) 회로의 예시를 나타낸 것이다.2 shows an example of a gate high voltage (VGH) circuit of the power supply unit 150. As shown in FIG.

도 2를 참조하면, 전원 공급부(150)의 게이트 하이 전압(VGH) 회로는 외부로부터 인가받은 전원을 이용하여 게이트 하이 전압(VGH)을 게이트 드라이버(120)로 출력한다.2, the gate high voltage (VGH) circuit of the power supply unit 150 outputs a gate high voltage (VGH) to the gate driver 120 using a power supplied from the outside.

도 2의 스위치(SW)는 게이트 하이 전압(VGH) 회로가 게이트 드라이버(120)로 게이트 하이 전압(VGH)을 출력하는 동작을 제어하는 스위치(SW)로서, 게이트 하이 전압(VGH)을 출력하는 구간에서 온(ON) 상태가 되며 게이트 하이 전압(VGH)을 출력하지 않는 V-블랭크 구간에서는 오프(OFF) 상태가 된다.The switch SW in Fig. 2 is a switch SW for controlling the operation in which the gate high voltage (VGH) circuit outputs the gate high voltage VGH to the gate driver 120, and outputs a gate high voltage VGH (OFF) state in the V-blank period in which the gate high voltage (VGH) is not outputted.

스위치(SW)가 온(ON) 상태가 되면, VGH 출력 트랜지스터(TR0)의 게이트 노드에 전압이 인가되어 VGH 출력 트랜지스터(TR0)가 온(ON) 상태가 된다.When the switch SW is turned ON, a voltage is applied to the gate node of the VGH output transistor TR0 to turn on the VGH output transistor TR0.

VGH 출력 트랜지스터(TR0)가 온(ON) 상태가 되면, 게이트 하이 전압(VGH)이 도 2에 도시된 화살표의 방향으로 인가되어 게이트 드라이버(120)에 게이트 하이 전압(VGH)이 출력되게 된다.When the VGH output transistor TR0 is turned on, the gate high voltage VGH is applied in the direction of the arrow shown in FIG. 2, and the gate high voltage VGH is outputted to the gate driver 120.

V-블랭크 구간에서는 스위치(SW)가 오프(OFF) 상태가 되며 스위치(SW)가 오프(OFF) 상태가 되면, VGH 출력 트랜지스터(TR0)가 오프(OFF) 상태가 되어 게이트 드라이버(120)로 게이트 하이 전압(VGH)이 출력되지 않게 된다.In the V-blank period, the switch SW is turned OFF. When the switch SW is turned OFF, the VGH output transistor TR0 is turned OFF, and the gate driver 120 The gate high voltage VGH is not outputted.

이때, VGH 출력 트랜지스터(TR0)가 오프(OFF) 상태가 됨으로써 게이트 하이 전압(VGH)은 부하가 걸리지 않는 무부하 상태가 된다. 게이트 하이 전압(VGH)이 무부하 상태가 되면 순간적으로 게이트 하이 전압(VGH)이 상승하게 되며, 게이트 하이 전압(VGH)이 순간적으로 상승하면 이에 대한 보상으로 게이트 하이 전압(VGH) 부스트(Boost)가 정지하게 된다.At this time, the VGH output transistor TR0 is turned off, so that the gate high voltage VGH becomes a no-load state in which no load is applied. When the gate high voltage VGH becomes unloaded, the gate high voltage VGH instantaneously rises. When the gate high voltage VGH instantaneously rises, the gate high voltage VGH boosts Stop.

따라서, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 게이트 하이 전압(VGH)의 리플(Ripple)이 발생하며, 이는 V-블랭크 구간 이후 게이트 하이 전압(VGH)을 게이트 드라이버(120)로 출력할 때 표시 패널(110)에 휘도 차가 발생하게 한다. 이러한 휘도 차에 의하여 표시 패널(110)에 화면 이상이 발생된다.Therefore, a ripple of the gate high voltage VGH occurs in the V-blank period in which the gate high voltage VGH is not output to the gate driver 120, which causes the gate high voltage VGH after the V- To the gate driver 120, the display panel 110 generates a luminance difference. Due to such a luminance difference, a screen abnormality occurs in the display panel 110.

도 3은 게이트 하이 전압(VGH) 회로의 시뮬레이션 파형을 나타낸 것으로서, 도 3을 참조하면, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 게이트 하이 전압(VGH)의 리플(Ripple)이 발생하는 것을 알 수 있다.3 shows a simulation waveform of a gate high voltage (VGH) circuit. Referring to FIG. 3, a gate high voltage VGH is applied to the gate high voltage VGH in a V- And a ripple of the light emitting diode is generated.

본 실시예들은 이러한 문제점을 해결하기 위하여, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에 맞춰 동작하며 게이트 하이 전압(VGH)에 부하가 걸리게 하는 방전 회로를 추가한 게이트 하이 전압(VGH) 회로와 이를 포함하는 전원 공급부(150)를 제공한다.In order to solve such a problem, the present embodiments add a discharging circuit which operates in accordance with a V-blank period in which the gate high voltage (VGH) is not outputted to the gate driver 120 and loads the gate high voltage (VGH) A gate high voltage (VGH) circuit and a power supply unit 150 including the same.

도 4는 본 실시예들에 따른 전원 공급부(150)의 세부 구성을 나타낸 것으로서, 도 4를 참조하면, 전원 공급부(150)는 전압 생성부(151)와 방전 회로부(152)를 포함한다.Referring to FIG. 4, the power supply unit 150 includes a voltage generation unit 151 and a discharge circuit unit 152. The power supply unit 150 includes a voltage generation unit 151 and a discharge circuit unit 152. FIG.

전압 생성부(151)는, 외부로부터 인가받은 전원을 이용하여 표시 장치(100)의 표시 패널(110), 게이트 드라이버(120), 데이터 드라이버(130) 및 타이밍 컨트롤러(140)로 출력되는 각종 전압을 생성하며, 게이트 드라이버(120)로 출력되는 게이트 하이 전압(VGH)을 생성하여 출력한다.The voltage generating unit 151 generates various voltages that are output to the display panel 110, the gate driver 120, the data driver 130, and the timing controller 140 of the display device 100, And generates and outputs a gate high voltage VGH output to the gate driver 120. [

방전 회로부(152)는, 전압 생성부(151)의 게이트 하이 전압(VGH) 출력단에 연결되고, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되는 구간과 출력되지 않는 구간에 따라 상이하게 동작하며 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 게이트 하이 전압(VGH)에 부하가 걸리게 한다.The discharging circuit unit 152 is connected to the gate high voltage (VGH) output terminal of the voltage generating unit 151 and is connected to the gate driver 120 in accordance with a period in which the gate high voltage VGH is outputted to the gate driver 120, And causes the gate high voltage (VGH) to be loaded on the gate high voltage (VGH) in the V-blank period where the gate high voltage (VGH) is not output to the gate driver (120).

방전 회로부(152)는, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되는지 여부에 따라 서로 반대로 동작하는 두 개의 트랜지스터와, V-블랭크 구간에서 게이트 하이 전압(VGH)에 부하가 걸리게 하는 방전 저항으로 구성될 수 있다.The discharge circuit part 152 includes two transistors operating opposite to each other depending on whether or not the gate high voltage VGH is outputted to the gate driver 120 and a transistor having a gate high voltage VGH under load in the V- Discharge resistance.

방전 회로부(152)는, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되는 구간에서 하이 레벨이며 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 로우 레벨인 제어 신호(V-블랭크 센싱 신호)에 따라 동작할 수 있다.The discharge circuit 152 is turned off in the V-blank period in which the gate high voltage VGH is output to the gate driver 120 at a high level and the gate high voltage VGH is not output to the gate driver 120, (V-blank sensing signal).

예를 들어, 제어 신호(V-블랭크 센싱 신호)는 타이밍 컨트롤러(140)에서 출력되는 게이트 펄스 변조 제어 신호(GPM_FLK)일 수 있다.For example, the control signal (V-blank sensing signal) may be a gate pulse modulation control signal (GPM_FLK) output from the timing controller 140.

게이트 펄스 변조 제어 신호(GPM_FLK)는, 게이트 드라이버(120)가 각각의 게이트 라인(GL)으로 순차적으로 공급하는 스캔 신호를 쉬프트시키기 위한 게이트 쉬프트 클럭의 변조 타이밍을 제어하기 위한 신호이다. 따라서, 게이트 펄스 변조 제어 신호(GPM_FLK)는 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 로우 레벨이 되는 신호이다.The gate pulse modulation control signal GPM_FLK is a signal for controlling the modulation timing of the gate shift clock for shifting the scan signal sequentially supplied to each gate line GL by the gate driver 120. Therefore, the gate pulse modulation control signal GPM_FLK is a signal which becomes low level in the V-blank period in which the gate high voltage VGH is not outputted to the gate driver 120. [

방전 회로부(152)는, 타이밍 컨트롤러(140)로부터 수신한 게이트 펄스 변조 제어 신호(GPM_FLK)가 하이 레벨인 구간에서는 게이트 하이 전압(VGH)이 방전되는 경로를 제공하지 아니하며, 게이트 펄스 변조 제어 신호(GPM_FLK)가 로우 레벨인 구간에서는 게이트 하이 전압(VGH)에 부하가 걸리게 하여 게이트 하이 전압(VGH)이 방전되는 경로를 제공한다.The discharge circuit unit 152 does not provide a path for discharging the gate high voltage VGH in a period in which the gate pulse modulation control signal GPM_FLK received from the timing controller 140 is at the high level, The gate high voltage VGH is loaded to provide a path for discharging the gate high voltage VGH in the period in which the gate voltage GPM_FLK is low level.

즉, 게이트 펄스 변조 제어 신호(GPM_FLK)가 로우 레벨인 구간인 V-블랭크 구간에서 게이트 하이 전압(VGH)에 부하가 걸리게 하여 게이트 하이 전압(VGH)의 무부하 상태를 방지함으로써, 게이트 하이 전압(VGH)의 순간적인 상승을 방지하고 리플(Ripple)이 발생하지 않도록 한다. 따라서, V-블랭크 구간의 게이트 하이 전압(VGH) 리플(Ripple)로 인해 표시 패널(110)에 발생하는 화면 이상을 개선할 수 있도록 한다.That is, by preventing the no-load state of the gate high voltage VGH by causing the gate high voltage VGH to be loaded in the V-blank period in which the gate pulse modulation control signal GPM_FLK is low level, the gate high voltage VGH To prevent a ripple from occurring. Accordingly, it is possible to improve a screen abnormality occurring in the display panel 110 due to the gate high voltage (VGH) ripple in the V-blank period.

도 5는 방전 회로부(152)의 회로도의 예시를 나타낸 것으로서, 종래의 게이트 하이 전압(VGH) 회로에 방전 회로가 추가된 것을 나타낸 것이다.5 shows an example of a circuit diagram of the discharge circuit unit 152, which shows that a discharge circuit is added to a conventional gate high voltage (VGH) circuit.

도 5를 참조하면, 방전 회로는 두 개의 트랜지스터(TR1, TR2)와 방전 저항(R)으로 구성될 수 있다.Referring to FIG. 5, the discharge circuit may be composed of two transistors TR1 and TR2 and a discharge resistor R. FIG.

제1 트랜지스터(TR1)는, 게이트 노드가 게이트 하이 전압(VGH) 회로의 동작을 제어하는 스위치(SW)와 연결되며, 드레인 노드는 게이트 하이 전압(VGH)의 출력단과 연결된다. 따라서, 제1 트랜지스터(TR1)는, 스위치(SW)의 온(ON), 오프(OFF) 상태에 따라 동작하게 된다.The first transistor TR1 is connected to a switch SW for controlling the operation of the gate high voltage (VGH) circuit, and the drain node is connected to the output terminal of the gate high voltage VGH. Therefore, the first transistor TR1 operates in accordance with the ON and OFF states of the switch SW.

제2 트랜지스터(TR2)는, 게이트 노드가 제1 트랜지스터(TR1)의 드레인 노드와 게이트 하이 전압(VGH)의 출력단 사이의 제1 노드(N1)와 연결되며, 드레인 노드는 게이트 하이 전압(VGH)의 출력단과 연결된다. 따라서, 제2 트랜지스터(TR2)는, 제1 트랜지스터(TR1)의 온(ON), 오프(OFF) 상태에 따라 동작하게 된다.The second transistor TR2 has a gate node connected to the first node N1 between the drain node of the first transistor TR1 and the output node of the gate high voltage VGH and the drain node connected to the gate high voltage VGH, Lt; / RTI > Therefore, the second transistor TR2 operates in accordance with the ON and OFF states of the first transistor TR1.

방전 저항(R)은, 제2 트랜지스터(TR2)의 소스 노드와 연결되며 제2 트랜지스터(TR2)의 온(ON), 오프(OFF) 상태에 따라 게이트 하이 전압(VGH)에 부하가 걸리게 한다.The discharging resistor R is connected to the source node of the second transistor TR2 and causes the gate high voltage VGH to be loaded in accordance with the ON and OFF states of the second transistor TR2.

여기서, 방전 저항(R)은, 하나의 저항으로 도시되어 있으나 둘 이상의 저항이 직렬, 병렬 또는 직렬과 병렬이 조합된 구조로 연결되어 구성될 수도 있으며, 저항과 캐패시터의 조합으로 구성될 수도 있다.Here, although the discharge resistor R is shown as one resistor, the discharge resistor R may be formed by connecting two or more resistors in series, parallel, or a combination of series and parallel, or a combination of a resistor and a capacitor.

게이트 하이 전압(VGH) 회로의 동작을 제어하는 스위치(SW)의 상태에 따른 방전 회로의 동작을 설명하면, 게이트 하이 전압(VGH) 회로가 게이트 드라이버(120)로 게이트 하이 전압(VGH)을 출력하는 구간에서 스위치(SW)가 온(ON) 상태가 된다.The operation of the discharge circuit according to the state of the switch SW for controlling the operation of the gate high voltage (VGH) circuit will be described. The gate high voltage (VGH) circuit outputs the gate high voltage VGH to the gate driver 120 The switch SW is turned ON.

스위치(SW)가 온(ON) 상태가 되면 VGH 출력 트랜지스터(TR0)가 온(ON) 상태가 되어 게이트 드라이버(120)로 게이트 하이 전압(VGH)이 출력된다. 그리고, 스위치(SW)가 온(ON) 상태이면 방전 회로의 제1 트랜지스터(TR1)가 온(ON) 상태가 되어 제1 노드(N1)에 걸린 전압이 그라운드로 빠지게 된다.When the switch SW is turned on, the VGH output transistor TR0 is turned on and the gate high voltage VGH is outputted to the gate driver 120. [ When the switch SW is ON, the first transistor TR1 of the discharge circuit is turned ON, and the voltage applied to the first node N1 falls to the ground.

게이트 하이 전압(VGH) 회로가 게이트 드라이버(120)로 게이트 하이 전압(VGH)을 출력하지 않는 V-블랭크 구간에서 스위치(SW)가 오프(OFF) 상태가 된다.The switch SW is turned off in the V-blank period in which the gate high voltage (VGH) circuit does not output the gate high voltage (VGH) to the gate driver 120. [

스위치(SW)가 오프(OFF) 상태가 되면 VGH 출력 트랜지스터(TR0)가 오프(OFF) 상태가 되어 게이트 드라이버(120)로 게이트 하이 전압(VGH)이 출력되지 않는다.The VGH output transistor TR0 is turned off and the gate high voltage VGH is not outputted to the gate driver 120 when the switch SW is turned off.

이때, 스위치(SW)가 오프(OFF) 상태이므로 제1 트랜지스터(TR1)가 오프(OFF) 상태가 되며, 제1 트랜지스터(TR1)가 오프(OFF) 상태가 되면 제1 노드(N1)에 걸린 전압이 제2 트랜지스터(TR2)의 게이트 노드로 인가되어 제2 트랜지스터(TR2)가 온(ON) 상태가 된다.At this time, the first transistor TR1 is turned off because the switch SW is off, and when the first transistor TR1 is turned off, the first transistor TR1 is turned off, The voltage is applied to the gate node of the second transistor TR2 to turn on the second transistor TR2.

제2 트랜지스터(TR2)가 온(ON) 상태가 되면 게이트 하이 전압(VGH)에는 제2 트랜지스터(TR2)의 소스 노드에 연결된 방전 저항(R)이 걸리게 되므로, 게이트 하이 전압(VGH)의 무부하 상태가 되지 않도록 한다.When the second transistor TR2 is turned on, the gate high voltage VGH is applied with the discharging resistor R connected to the source node of the second transistor TR2. Therefore, the no-load state of the gate high voltage VGH .

따라서, V-블랭크 구간에서 게이트 하이 전압(VGH)에 부하가 발생하게 되므로 게이트 하이 전압(VGH)의 순간적인 상승으로 인한 리플(Ripple)을 개선할 수 있어 게이트 하이 전압(VGH) 리플(Ripple)로 인한 표시 패널(110)의 화면 이상을 방지할 수 있다.Therefore, since a load is generated in the gate high voltage VGH in the V-blank period, the ripple due to the instantaneous rise of the gate high voltage VGH can be improved and the gate high voltage VGH ripple can be reduced. It is possible to prevent a screen error of the display panel 110 due to the display screen.

여기서, 방전 회로는 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 로우 레벨이 되는 V-블랭크 센싱 신호에 따라 동작할 수 있으며, V-블랭크 센싱 신호는 게이트 펄스 변조 제어 신호(GPM_FLK)일 수 있다.Here, the discharging circuit can operate in accordance with a V-blank sensing signal which becomes a low level in the V-blank period in which the gate high voltage (VGH) is not outputted to the gate driver 120, and the V- And may be a modulation control signal GPM_FLK.

이하에서는, 도 6 내지 도 9를 참조하여 V-블랭크 센싱 신호에 따른 방전 회로의 동작을 설명한다.Hereinafter, the operation of the discharge circuit according to the V-blank sensing signal will be described with reference to Figs. 6 to 9. Fig.

도 6 내지 도 9는 본 실시예들에 따른 방전 회로의 동작을 나타낸 것으로서, 도 6과 도 7은 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되는 구간에서의 동작을 나타낸 것이고, 도 8과 도 9는 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 구간에서의 동작을 나타낸 것이다.FIGS. 6 to 9 show operations of the discharge circuit according to the present embodiments. FIG. 6 and FIG. 7 show operations in a section in which the gate high voltage VGH is output to the gate driver 120, 8 and 9 show operations in a section where the gate high voltage VGH is not outputted to the gate driver 120. [

도 6과 도 7을 참조하면, 본 실시예들에 따른 방전 회로는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 방전 저항(R)으로 구성될 수 있다.Referring to FIGS. 6 and 7, the discharge circuit according to the present embodiments may include a first transistor TR1, a second transistor TR2, and a discharge resistor R.

제1 트랜지스터(TR1)는, 게이트 노드가 V-블랭크 센싱 신호에 따라 동작하는 스위치(SW)와 연결되며 드레인 노드는 게이트 하이 전압(VGH)의 출력단과 연결된다.The first transistor TR1 is connected to a switch SW in which the gate node operates in accordance with the V-blank sensing signal, and the drain node is connected to the output terminal of the gate high voltage VGH.

제2 트랜지스터(TR2)는, 게이트 노드가 제1 트랜지스터(TR1)의 드레인 노드와 게이트 하이 전압(VGH)의 출력단 사이의 제1 노드(N1)에 연결되고, 드레인 노드는 게이트 하이 전압(VGH)의 출력단과 연결된다.The second transistor TR2 has a gate node connected to the first node N1 between the drain node of the first transistor TR1 and the output node of the gate high voltage VGH and the drain node connected to the gate high voltage VGH, Lt; / RTI >

방전 저항(R)은, 제2 트랜지스터(TR2)의 소스 노드와 연결된다. 여기서, 방전 저항(R)은, 하나의 저항으로 도시되어 있으나 둘 이상의 저항이 직렬, 병렬 또는 직렬과 병렬이 조합된 구조로 연결되어 구성될 수도 있으며, 저항과 캐패시터의 조합으로 구성될 수도 있다.The discharging resistor R is connected to the source node of the second transistor TR2. Here, although the discharge resistor R is shown as one resistor, the discharge resistor R may be formed by connecting two or more resistors in series, parallel, or a combination of series and parallel, or a combination of a resistor and a capacitor.

방전 회로는, 게이트 하이 전압(VGH) 회로에서 출력되는 게이트 하이 전압(VGH)과 V-블랭크 센싱 신호에 따라 동작하는 스위치(SW)의 온(ON), 오프(OFF) 상태에 따라 동작한다.The discharge circuit operates in accordance with the gate high voltage VGH output from the gate high voltage (VGH) circuit and the ON and OFF states of the switch SW operating in accordance with the V-blank sensing signal.

이때, V-블랭크 센싱 신호는 게이트 펄스 변조 제어 신호(GPM_FLK)일 수 있으며, 타이밍 컨트롤러(140)로부터 수신되는 게이트 펄스 변조 제어 신호(GPM_FLK)는 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 로우 레벨이 되는 신호이다.In this case, the V-blank sensing signal may be a gate pulse modulation control signal GPM_FLK, and the gate pulse modulation control signal GPM_FLK received from the timing controller 140 may have a gate high voltage VGH applied to the gate driver 120 Is a low level signal in the non-output V-blank period.

도 6은 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되는 통상 구간에서의 동작을 나타낸 것으로서, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되는 구간에서 하이 레벨인 V-블랭크 센싱 신호에 따라 스위치(SW)가 온(ON) 상태가 된다.6 shows an operation in the normal section in which the gate high voltage VGH is output to the gate driver 120. The gate high voltage VGH is outputted to the gate driver 120, The switch SW is turned on according to the sensing signal.

하이 레벨의 V-블랭크 센싱 신호에 따라 스위치(SW)가 온(ON) 상태가 되면, 하이 레벨의 신호가 제1 트랜지스터(TR1)의 게이트 노드에 인가되어 제1 트랜지스터(TR1)는 온(ON) 상태가 된다.When the switch SW is turned ON according to a high-level V-blank sensing signal, a high-level signal is applied to the gate node of the first transistor TR1 so that the first transistor TR1 is turned ON ) State.

제1 트랜지스터(TR1)가 온(ON) 상태가 되면 제1 노드(N1)에 걸린 전압이 제1 트랜지스터(TR1)에 걸리게 되고, 제1 노드(N1)에 걸린 전압이 제1 트랜지스터(TR1)에 걸리게 되므로 제2 트랜지스터(TR2)의 게이트 노드에는 전압이 걸리지 않게 된다. 따라서, 제1 트랜지스터(TR1)가 온(ON) 상태가 되면 제2 트랜지스터(TR2)는 오프(OFF) 상태가 된다.When the first transistor TR1 is turned on, a voltage across the first node N1 is applied to the first transistor TR1 and a voltage across the first node N1 is applied to the first transistor TR1. The voltage is not applied to the gate node of the second transistor TR2. Therefore, when the first transistor TR1 is turned on, the second transistor TR2 is turned off.

제2 트랜지스터(TR2)가 오프(OFF) 상태이면 게이트 하이 전압(VGH)에는 방전 저항(R)이 걸리지 않게 되고, 게이트 하이 전압(VGH) 회로에 방전 회로가 부가되기 전에 통상 동작하는 경우와 동일하게 동작할 수 있도록 한다.When the second transistor TR2 is off, the discharge resistor R is not applied to the gate high voltage VGH, and the same as in the case where the discharge circuit is normally operated before the discharge circuit is added to the gate high voltage VGH circuit .

도 7은 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되는 구간에서 V-블랭크 센싱 신호, 제1 트랜지스터(TR1), 제2 트랜지스터(TR2)의 상태를 나타낸 것이다.7 shows a state of the V-blank sensing signal, the first transistor TR1, and the second transistor TR2 in a section in which the gate high voltage VGH is output to the gate driver 120. In FIG.

도 7을 참조하면, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되는 통상 동작의 구간에서 V-블랭크 센싱 신호는 하이 레벨로 입력되고, V-블랭크 센싱 신호가 하이 레벨로 입력되면 스위치(SW)가 온(ON) 상태가 되어 제1 트랜지스터(TR1)는 온(ON) 상태가 되고 제2 트랜지스터(TR2)는 오프(OFF) 상태가 된다.7, in the normal operation period in which the gate high voltage VGH is output to the gate driver 120, the V-blank sensing signal is input to the high level, and when the V-blank sensing signal is input to the high level, The first transistor TR1 is turned on and the second transistor TR2 is turned off.

즉, 게이트 하이 전압(VGH)이 방전되는 경로를 제공하는 제2 트랜지스터(TR2)는 V-블랭크 센싱 신호가 하이 레벨인 구간에서 오프(OFF) 상태가 된다.That is, the second transistor TR2, which provides a path for discharging the gate high voltage VGH, is turned off in a period in which the V-blank sensing signal is at a high level.

도 8과 도 9를 참조하면, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 방전 회로의 동작과 V-블랭크 구간에서 V-블랭크 센싱 신호, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)의 상태를 나타낸다.Referring to FIGS. 8 and 9, the operation of the discharging circuit in the V-blank period in which the gate high voltage VGH is not outputted to the gate driver 120, the V-blank sensing signal in the V- TR1 and the second transistor TR2.

게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 V-블랭크 센싱 신호는 로우 레벨의 신호가 입력되어 스위치(SW)는 오프(OFF) 상태가 된다.In the V-blank period in which the gate high voltage VGH is not output to the gate driver 120, a low-level signal is input to the V-blank sensing signal, and the switch SW is turned off.

로우 레벨의 V-블랭크 센싱 신호에 따라 스위치(SW)가 오프(OFF) 상태가 되면, 제1 트랜지스터(TR1)의 게이트 노드에는 전압이 인가되지 않아 제1 트랜지스터(TR1)는 오프(OFF) 상태가 된다.When the switch SW is turned off according to the low-level V-blank sensing signal, no voltage is applied to the gate node of the first transistor TR1, so that the first transistor TR1 is turned off .

제1 트랜지스터(TR1)가 오프(OFF) 상태가 되면, 제1 노드(N1)에 걸린 전압이 제2 트랜지스터(TR2)의 게이트 노드로 인가되게 된다.When the first transistor TR1 is turned off, a voltage applied to the first node N1 is applied to the gate node of the second transistor TR2.

제1 노드(N1)의 전압이 제2 트랜지스터(TR2)의 게이트 노드로 인가되므로 제2 트랜지스터(TR2)가 온(ON) 상태가 된다.Since the voltage of the first node N1 is applied to the gate node of the second transistor TR2, the second transistor TR2 is turned on.

도 9는 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 V-블랭크 센싱 신호, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)의 상태를 나타낸 것이다.9 shows states of the first transistor TR1 and the second transistor TR2 in a V-blank sensing signal in a V-blank interval in which a gate high voltage VGH is not output to the gate driver 120. [

V-블랭크 구간에서 로우 레벨의 V-블랭크 센싱 신호가 입력되어 스위치(SW)는 오프(OFF) 상태가 되고, 스위치(SW)가 오프(OFF) 상태가 됨에 따라 제1 트랜지스터(TR1)는 오프(OFF) 상태가 되고, 제2 트랜지스터(TR2)는 온(ON) 상태가 된다.The V-blank sensing signal of the low level is inputted to the V-blank section so that the switch SW is turned off and the first transistor TR1 is turned off as the switch SW is turned off. (OFF) state, and the second transistor TR2 is turned ON.

따라서, 로우 레벨의 V-블랭크 센싱 신호가 입력되면 제2 트랜지스터(TR2)가 온(ON) 상태가 되어 게이트 하이 전압(VGH)에 방전 저항(R)에 의한 부하가 발생하게 한다. 즉, 제2 트랜지스터(TR2)가 온(ON) 상태가 됨으로써, V-블랭크 구간에서 게이트 하이 전압(VGH)이 방전될 수 있는 경로를 제공하는 것이다.Accordingly, when the low-level V-blank sensing signal is input, the second transistor TR2 is turned on, causing a load due to the discharge resistor R to be generated at the gate high voltage VGH. That is, the second transistor TR2 is turned on, thereby providing a path through which the gate high voltage VGH can be discharged in the V-blank period.

게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 게이트 하이 전압(VGH)이 방전될 수 있는 경로를 제공함으로써, V-블랭크 구간에서의 게이트 하이 전압(VGH) 리플(Ripple)이 발생하지 않도록 하여 표시 패널(110)에 발생하는 화면 이상을 방지할 수 있도록 한다.(VGH) ripple in the V-blank interval by providing a path through which the gate high voltage (VGH) can be discharged in the V-blank period during which the gate high voltage (VGH) is not output to the gate driver 120 (Ripple) does not occur, thereby preventing a screen error occurring in the display panel 110. [

다시 말해, 본 실시예들은 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 로우 레벨이 되는 신호인 V-블랭크 센싱 신호(예: 게이트 펄스 변조 제어 신호(GPM_FLK))를 이용하여 방전 저항(R)으로의 경로를 제공하는 제2 트랜지스터(TR2)를 온(ON), 오프(OFF) 함으로써, V-블랭크 구간에서 게이트 하이 전압(VGH)에 부하가 발생하여 게이트 하이 전압(VGH) 무부하 상태에 의한 리플(Ripple)을 개선한 게이트 하이 전압(VGH) 회로를 제공한다.In other words, the present embodiments are applicable to a V-blank sensing signal (e.g., a gate pulse modulation control signal GPM_FLK) that is a signal that becomes a low level in a V-blank interval in which a gate high voltage VGH is not output to the gate driver 120, A load is generated at the gate high voltage VGH in the V-blank period by turning on and off the second transistor TR2 providing the path to the discharging resistor R, High Voltage (VGH) Provides a gate high voltage (VGH) circuit that improves ripple caused by no-load conditions.

도 10은 본 실시예들에 따른 방전 회로가 부가된 게이트 하이 전압(VGH) 회로의 시뮬레이션 파형을 나타낸 것이다.10 shows a simulation waveform of a gate high voltage (VGH) circuit to which a discharge circuit according to the present embodiments is added.

도 10을 참조하면, 게이트 하이 전압(VGH)이 게이트 드라이버(120)로 출력되지 않는 V-블랭크 구간에서 게이트 하이 전압(VGH)의 리플(Ripple)이 감소한 것을 확인할 수 있다.10, it can be seen that the ripple of the gate high voltage VGH is reduced in the V-blank period in which the gate high voltage VGH is not output to the gate driver 120.

따라서, 본 실시예들에 의하면, V-블랭크 구간에서 로우 레벨이 되는 제어 신호를 이용하여 V-블랭크 구간에 맞춰 동작하며 V-블랭크 구간에서 게이트 하이 전압(VGH)이 방전되는 경로를 제공하는 방전 회로를 게이트 하이 전압(VGH) 회로에 부가함으로써, V-블랭크 구간에서 게이트 하이 전압(VGH)의 무부하 상태로 인한 리플(Ripple)을 감소시키고 리플(Ripple)로 인한 표시 패널(110)의 화면 이상을 개선할 수 있도록 한다.Therefore, according to the present embodiments, a discharge that provides a path for discharging the gate high voltage (VGH) in the V-blank interval while operating in accordance with the V-blank interval using the control signal which becomes low level in the V- Circuit is added to the gate high voltage (VGH) circuit to reduce the ripple due to the no-load state of the gate high voltage (VGH) in the V-blank period and to reduce the ripple of the display high- .

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이며, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined by the appended claims. The embodiments of the present invention are not intended to limit the scope of the present invention but to limit the scope of the present invention.

100: 표시 장치 110: 표시 패널
111: 화소(픽셀) 120: 게이트 드라이버
130: 데이터 드라이버 140: 타이밍 컨트롤러
150: 전원 공급부 151: 전압 생성부
152: 방전 회로부
SW: 스위치 TR0: VGH 출력 트랜지스터
TR1: 제1 트랜지스터 TR2: 제2 트랜지스터
N1: 제1 노드100: display device 110: display panel
111: pixel (pixel) 120: gate driver
130: Data driver 140: Timing controller
150: Power supply unit 151:
152: discharge circuit part
SW: Switch TR0: VGH output transistor
TR1: first transistor TR2: second transistor
N1: First node

Claims (10)

게이트 하이 전압(VGH)을 생성하고 생성된 게이트 하이 전압(VGH)을 게이트 드라이버로 출력하는 전압 생성부; 및
상기 게이트 하이 전압(VGH)이 상기 게이트 드라이버로 출력되는지 여부에 따라 상이하게 동작하며, 상기 게이트 하이 전압(VGH)이 상기 게이트 드라이버로 출력되지 않는 구간 동안 상기 게이트 하이 전압(VGH)이 방전되는 경로를 제공하는 방전 회로부
를 포함하는 전원 공급부.
A voltage generator for generating a gate high voltage VGH and outputting the generated gate high voltage VGH to the gate driver; And
(VGH) is discharged during a period in which the gate high voltage (VGH) is output to the gate driver and the gate high voltage (VGH) is not output to the gate driver The discharge circuit
≪ / RTI >
제1항에 있어서,
상기 방전 회로부는,
상기 게이트 하이 전압(VGH)이 상기 게이트 드라이버로 출력되는지 여부에 따라 서로 반대로 동작하는 두 개의 트랜지스터와, 상기 두 개의 트랜지스터의 동작에 따라 상기 게이트 하이 전압(VGH)에 부하를 발생시키는 방전 저항을 포함하는 전원 공급부.
The method according to claim 1,
The discharge circuit unit includes:
Two transistors operating opposite to each other depending on whether the gate high voltage VGH is output to the gate driver and a discharge resistor generating a load on the gate high voltage VGH in accordance with the operation of the two transistors Power supply.
제1항에 있어서,
상기 방전 회로부는,
외부로부터 상기 게이트 하이 전압(VGH)이 상기 게이트 드라이버로 출력되는 구간에서 하이 레벨이고 상기 게이트 하이 전압(VGH)이 상기 게이트 드라이버로 출력되지 않는 구간에서 로우 레벨인 제어 신호를 수신하고 수신된 제어 신호에 따라 동작하는 전원 공급부.
The method according to claim 1,
The discharge circuit unit includes:
Receives a control signal having a low level in a period in which the gate high voltage (VGH) is outputted from the outside to the gate driver and the gate high voltage (VGH) is not outputted to the gate driver, Lt; / RTI >
제3항에 있어서,
상기 방전 회로부는,
게이트 노드가 상기 제어 신호의 입력단과 연결되고 드레인 노드가 상기 게이트 하이 전압(VGH)의 출력단과 연결된 제1 트랜지스터;
게이트 노드가 상기 게이트 하이 전압(VGH)의 출력단과 상기 제1 트랜지스터의 드레인 노드 사이의 제1 노드에 연결되고 드레인 노드가 상기 게이트 하이 전압(VGH)의 출력단과 연결된 제2 트랜지스터; 및
상기 제2 트랜지스터의 소스 노드에 연결된 방전 저항을 포함하는 전원 공급부.
The method of claim 3,
The discharge circuit unit includes:
A first transistor having a gate node connected to an input terminal of the control signal and a drain node connected to an output terminal of the gate high voltage VGH;
A second transistor having a gate node connected to a first node between an output end of the gate high voltage VGH and a drain node of the first transistor and a drain node connected to an output end of the gate high voltage VGH; And
And a discharge resistor coupled to the source node of the second transistor.
제4항에 있어서,
상기 방전 회로부는,
상기 제어 신호가 하이 레벨이면 상기 제1 트랜지스터가 온(ON) 상태가 되고 상기 제1 트랜지스터가 온(ON) 상태가 되면 상기 제2 트랜지스터가 오프(OFF) 상태가 되는 전원 공급부.
5. The method of claim 4,
The discharge circuit unit includes:
Wherein the first transistor is turned on when the control signal is at a high level and the second transistor is turned off when the first transistor is turned on.
제4항에 있어서,
상기 방전 회로부는,
상기 제어 신호가 로우 레벨이면 상기 제1 트랜지스터가 오프(OFF) 상태가 되고 상기 제1 트랜지스터가 오프(OFF) 상태가 되면 상기 제2 트랜지스터가 온(ON) 상태가 되는 전원 공급부.
5. The method of claim 4,
The discharge circuit unit includes:
Wherein the first transistor is turned off when the control signal is at a low level and turned on when the first transistor is turned off.
제3항에 있어서,
상기 제어 신호는 타이밍 컨트롤러로부터 수신하는 게이트 펄스 변조 제어 신호(GPM_FLK)인 전원 공급부.
The method of claim 3,
Wherein the control signal is a gate pulse modulation control signal (GPM_FLK) received from the timing controller.
표시 패널에 배치된 다수의 게이트 라인들을 구동하는 스캔 신호를 출력하는 게이트 드라이버;
상기 게이트 드라이버의 구동을 제어하는 제어 신호를 생성하는 타이밍 컨트롤러; 및
상기 게이트 드라이버로 게이트 하이 전압(VGH)을 출력하고, 상기 타이밍 컨트롤러로부터 수신하는 제어 신호에 따라 상기 게이트 하이 전압(VGH)이 상기 게이트 드라이버로 출력되지 않는 구간 동안 상기 게이트 하이 전압(VGH)을 방전시키는 전원 공급부
를 포함하는 표시 장치.
A gate driver for outputting a scan signal for driving a plurality of gate lines arranged in a display panel;
A timing controller for generating a control signal for controlling driving of the gate driver; And
(VGH) during a period in which the gate high voltage (VGH) is not outputted to the gate driver in accordance with a control signal received from the timing controller, and outputs the gate high voltage A power supply unit
.
제8항에 있어서,
상기 전원 공급부는,
상기 타이밍 컨트롤러로부터 상기 다수의 게이트 라인들에 순차적으로 공급될 스캔 신호를 쉬프트시키기 위한 게이트 쉬프트 클럭의 변조 타이밍을 제어하기 위한 게이트 펄스 변조 제어 신호(GPM_FLK)를 수신하는 표시 장치.
9. The method of claim 8,
The power supply unit,
And a gate pulse modulation control signal (GPM_FLK) for controlling a modulation timing of a gate shift clock for shifting a scan signal to be sequentially supplied to the plurality of gate lines from the timing controller.
제9항에 있어서,
상기 전원 공급부는,
상기 게이트 펄스 변조 제어 신호(GPM_FLK)가 로우 레벨인 구간에서 상기 게이트 하이 전압(VGH)이 방전되는 경로를 제공하는 표시 장치.
10. The method of claim 9,
The power supply unit,
And the gate high voltage (VGH) is discharged in an interval in which the gate pulse modulation control signal (GPM_FLK) is at a low level.
KR1020150171018A 2015-12-02 2015-12-02 Power supply unit and display device comprising the power supply unit KR102419655B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150171018A KR102419655B1 (en) 2015-12-02 2015-12-02 Power supply unit and display device comprising the power supply unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150171018A KR102419655B1 (en) 2015-12-02 2015-12-02 Power supply unit and display device comprising the power supply unit

Publications (2)

Publication Number Publication Date
KR20170065086A true KR20170065086A (en) 2017-06-13
KR102419655B1 KR102419655B1 (en) 2022-07-12

Family

ID=59218692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150171018A KR102419655B1 (en) 2015-12-02 2015-12-02 Power supply unit and display device comprising the power supply unit

Country Status (1)

Country Link
KR (1) KR102419655B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100061234A (en) * 2008-11-28 2010-06-07 삼성전자주식회사 Method for driving a gate line, gate line drive circuit and display apparatus having the gate line drive circuit
KR20110055069A (en) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 Gate pulse modulation circuit
KR101343493B1 (en) * 2006-12-26 2013-12-19 엘지디스플레이 주식회사 A liquide crystal display device and a method for driving the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101343493B1 (en) * 2006-12-26 2013-12-19 엘지디스플레이 주식회사 A liquide crystal display device and a method for driving the same
KR20100061234A (en) * 2008-11-28 2010-06-07 삼성전자주식회사 Method for driving a gate line, gate line drive circuit and display apparatus having the gate line drive circuit
KR20110055069A (en) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 Gate pulse modulation circuit

Also Published As

Publication number Publication date
KR102419655B1 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
KR102249807B1 (en) Display device and power control device
JP6436961B2 (en) Gate driver, display device, and driving method of gate driver
CN108231831B (en) Organic light emitting display panel and organic light emitting display device
US20080192032A1 (en) Display apparatus and method of driving the same
KR102581299B1 (en) Organic light emitting display device and power monitoring circuit
US9466238B2 (en) Display device and driving method thereof
KR20190079855A (en) Shift register and display device including thereof
KR20160055324A (en) Organic light emitting display device and organic light emitting display panel
KR102160291B1 (en) Display device and data driver
US20160189653A1 (en) Display Device
KR20170081046A (en) Organic light emitting display device, data driver and sample hold circuit
US9711538B2 (en) Display device
KR102276248B1 (en) A display device and a protection method thereof
KR102555186B1 (en) Display device, controller
KR102315966B1 (en) Display Device
KR102304355B1 (en) Organic light emitting display device and method for the same
KR102419655B1 (en) Power supply unit and display device comprising the power supply unit
KR102456790B1 (en) Gate driver, display panel and display device
KR20170064962A (en) Organic light emitting display panel and organic light emitting display device
KR20190078780A (en) Organic light emitting display device and method for driving the organic light emitting display device
KR102295212B1 (en) Display device and power supply
KR102501396B1 (en) Display device, gate driver and method for driving controller
KR102176178B1 (en) Display device, data driver, and gate driver
KR102481897B1 (en) Display device and the method for driving the same
KR102291350B1 (en) Source driver circuit device and display device comprising thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant