KR20170058863A - 플라즈마 에칭 방법 - Google Patents

플라즈마 에칭 방법 Download PDF

Info

Publication number
KR20170058863A
KR20170058863A KR1020160152752A KR20160152752A KR20170058863A KR 20170058863 A KR20170058863 A KR 20170058863A KR 1020160152752 A KR1020160152752 A KR 1020160152752A KR 20160152752 A KR20160152752 A KR 20160152752A KR 20170058863 A KR20170058863 A KR 20170058863A
Authority
KR
South Korea
Prior art keywords
frequency power
high frequency
film
plasma
plasma etching
Prior art date
Application number
KR1020160152752A
Other languages
English (en)
Other versions
KR102663567B1 (ko
Inventor
도시하루 와다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170058863A publication Critical patent/KR20170058863A/ko
Application granted granted Critical
Publication of KR102663567B1 publication Critical patent/KR102663567B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 로우-k막에 대한 금속 함유막의 선택비를 향상시키는 것을 목적으로 한다.
제1 고주파 전원이 출력하는 제1 고주파 전력을 이용하여 플루오로카본을 포함하는 처리 가스로부터 플라즈마를 생성하고, 생성된 플라즈마에 의해 금속 함유막을 마스크로 하여 로우-k막을 에칭하는 에칭 공정을 가지며, 상기 에칭 공정에 있어서, 상기 제1 고주파 전력을 간헐적으로 인가하는 플라즈마 에칭 방법이 제공된다.

Description

플라즈마 에칭 방법{PLASMA ETCHING METHOD}
본 발명은 플라즈마 에칭 방법에 관한 것이다.
종래부터, 반도체 디바이스의 미세화를 실현하는 기술로서, 셀프 얼라인 비아(SAV: Self-Aligned Via) 방식을 이용하는 방법이 개시되어 있다(예컨대, 특허문헌 1 참조). SAV 방식을 이용하는 방법에서는, 레지스트 등의 유기막과, TiN 등의 금속 함유막에 의해 형성되는 하드 마스크를 마스크로 하여 플라즈마 에칭함으로써, 예컨대, 배선 층간막으로서 이용되는 로우-k막에 홀이 형성된다. 또한, 로우-k막이란, SiO2보다 비유전율이 낮은 막의 총칭이다.
[특허문헌 1] 미국 특허 출원 공개 제2015/0206792호 명세서
그러나, 상기 방법에서는, 플라즈마 에칭에 있어서 로우-k막에 대한 금속 함유막의 선택비가 충분하지 않다. 이 때문에, 유기막 및 금속 함유막을 마스크로 하여 플라즈마 에칭을 행하면, 금속 함유막의 일부가 침식되는, 소위, 잠식(Enchroachment)이 발생하는 경우가 있다.
상기 과제에 대하여, 일 측면에서는, 본 발명은, 로우-k막에 대한 금속 함유막의 선택비를 향상시키는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 일 양태에 따르면, 제1 고주파 전원이 출력하는 제1 고주파 전력을 이용하여 플루오로카본을 포함하는 처리 가스로부터 플라즈마를 생성하고, 생성된 플라즈마에 의해 금속 함유막을 마스크로 하여 로우-k막을 에칭하는 에칭 공정을 가지며, 상기 에칭 공정에 있어서, 상기 제1 고주파 전력을 간헐적으로 인가하는 플라즈마 에칭 방법이 제공된다.
일 측면에 따르면, 로우-k막에 대한 금속 함유막의 선택비를 향상시킬 수 있다.
도 1은 본 실시형태의 플라즈마 에칭 장치의 종단면의 일례를 도시한 도면.
도 2는 SAV 방식을 이용한 에칭을 설명한 도면.
도 3은 잠식을 설명한 도면.
도 4는 제1 실시형태에 있어서의 고주파 전력의 파형을 설명한 도면.
도 5는 제1 실시형태의 플라즈마 에칭의 효과를 설명한 도(1).
도 6은 마이크로 로딩 효과를 설명한 도면.
도 7은 제1 실시형태의 플라즈마 에칭의 효과를 설명한 도면(2).
도 8은 제2 실시형태에 있어서의 고주파 전력의 파형을 설명한 도면.
도 9는 제2 실시형태의 플라즈마 에칭의 효과를 설명한 도면(1).
도 10은 제2 실시형태의 플라즈마 에칭의 효과를 설명한 도면(2).
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는 동일한 부호를 붙임으로써 중복된 설명을 생략한다.
[플라즈마 에칭 장치의 전체 구성]
우선, 본 발명의 일 실시형태의 플라즈마 에칭 장치에 대해서, 도 1에 기초하여 설명한다. 도 1은 본 실시형태의 플라즈마 에칭 장치의 종단면의 일례를 도시한 도면이다.
본 실시형태의 플라즈마 에칭 장치(1)는, 챔버(10) 내에 배치대(20)와 가스 샤워 헤드(25)를 대향 배치한 평행 평판형의 플라즈마 에칭 장치(용량 결합형 플라즈마 에칭 장치)이다. 배치대(20)는, 기판의 일례인 반도체 웨이퍼(이하, 단순히 「웨이퍼(W)」라고 함)를 유지하는 기능을 가짐과 더불어 하부 전극으로서 기능한다. 가스 샤워 헤드(25)는, 가스를 챔버(10) 내에 샤워형으로 공급하는 기능을 가짐과 더불어 상부 전극으로서 기능한다.
챔버(10)는, 예컨대, 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄으로 이루어지고, 원통형이다. 챔버(10)는 처리실의 일례이다. 챔버(10)는, 전기적으로 접지되어 있다. 배치대(20)는, 챔버(10)의 바닥부에 설치되고, 웨이퍼(W)를 배치한다.
배치대(20)는, 예컨대, 알루미늄(Al), 티탄(Ti), 탄화규소(SiC) 등으로 형성되어 있다. 배치대(20)의 상면에는, 웨이퍼를 정전 흡착하기 위한 정전척(106)이 설치되어 있다. 정전척(106)은, 절연체(106b) 사이에 척 전극(106a)을 끼운 구조로 되어 있다.
척 전극(106a)에는 직류 전압원(112)이 접속되고, 직류 전압원(112)으로부터 척 전극(106a)에 직류 전압이 공급된다. 이에 따라, 쿨롱력에 의해 웨이퍼(W)가 정전척(106)에 흡착된다.
배치대(20)는, 지지체(104)에 의해 지지되어 있다. 지지체(104)의 내부에는, 냉매 유로(104a)가 형성되어 있다. 냉매 유로(104a)에는, 냉매 입구 배관(104b) 및 냉매 출구 배관(104c)이 접속되어 있다. 칠러(107)로부터 출력된 냉각수나 브라인 등의 냉각 매체는, 냉매 입구 배관(104b), 냉매 유로(104a) 및 냉매 출구 배관(104c)을 순환한다. 이에 따라, 배치대(20) 및 정전척(106)은 냉각된다.
전열 가스 공급원(85)은, 헬륨 가스(He)나 아르곤 가스(Ar) 등의 전열 가스를 가스 공급 라인(130)을 통해 정전척(106) 상의 웨이퍼(W)의 이면에 공급한다. 이러한 구성에 의해, 정전척(106)은, 냉매 유로(104a)에 순환시키는 냉각 매체와, 웨이퍼(W)의 이면에 공급하는 전열 가스에 의해 온도 제어된다. 이 결과, 웨이퍼를 소정의 온도로 제어할 수 있다.
배치대(20)에는, 2주파 중첩 전력을 공급하는 전력 공급 장치(30)가 접속되어 있다. 전력 공급 장치(30)는, 제1 주파수의 제1 고주파 전력(HF)(플라즈마 생성용 고주파 전력)을 공급하는 제1 고주파 전원(32)과, 제1 주파수보다도 낮은 제2 주파수의 제2 고주파 전력(LF)(바이어스 전압 발생용 고주파 전력)을 공급하는 제2 고주파 전원(34)을 갖는다. 제1 고주파 전원(32)은, 제1 정합기(33)를 통해 배치대(20)에 전기적으로 접속된다. 제2 고주파 전원(34)은, 제2 정합기(35)를 통해 배치대(20)에 전기적으로 접속된다. 제1 고주파 전원(32)은, 예컨대, 40 MHz의 플라즈마 생성용 제1 고주파 전력(HF)을 배치대(20)에 인가한다. 제2 고주파 전원(34)은, 예컨대, 13 MHz의 바이어스 전압 전압 발생용 제2 고주파 전력(LF)을 배치대(20)에 인가한다. 또한, 본 실시형태에서는, 제1 고주파 전력(HF)은 배치대(20)에 인가되지만, 가스 샤워 헤드(25)에 인가하여도 좋다.
제1 정합기(33)는, 제1 고주파 전원(32)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제2 정합기(35)는, 제2 고주파 전원(34)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제1 정합기(33)는, 챔버(10) 내에 플라즈마가 생성되어 있을 때에 제1 고주파 전원(32)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다. 제2 정합기(35)는, 챔버(10) 내에 플라즈마가 생성되어 있을 때에 제2 고주파 전원(34)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다.
가스 샤워 헤드(25)는, 예컨대, 실리콘에 의해 형성되어 있고, 그 주연부를 피복하는 실드링(40)을 통해 챔버(10)의 천정부의 개구를 폐색하도록 부착되어 있다.
가스 샤워 헤드(25)에는, 로우 패스 필터(51)(LPF)를 통해 가변 직류 전원(52)이 전기적으로 접속되어 있다. 가변 직류 전원(52)은, 부극이 가스 샤워 헤드(25)측이 되도록 접속되어 있고, 가스 샤워 헤드(25)에 부의 직류 전압을 인가하도록 되어 있다. 가변 직류 전원(52)으로부터의 급전은 온·오프 스위치(53)에 의해 온·오프가 가능하게 되어 있다. 로우 패스 필터(51)는 제1 고주파 전원(32) 및 제2 고주파 전원(34)으로부터의 고주파를 트랩하는 것으로서, 적합하게는 LR 필터 또는 LC 필터로 구성된다. 또한, 가스 샤워 헤드(25)는, 가변 직류 전원(52)과 전기적으로 접속되지 않고, 전기적으로 접지되어 있어도 좋다.
가스 샤워 헤드(25)에는, 가스를 도입하는 가스 도입구(45)가 형성되어 있다. 가스 샤워 헤드(25)의 내부에는 가스 도입구(45)로부터 분기된 센터측의 확산실(50a) 및 에지측의 확산실(50b)이 설치되어 있다. 가스 공급원(15)으로부터 출력된 가스는, 가스 도입구(45)를 통해 확산실(50a, 50b)에 공급되고, 각각의 확산실(50a, 50b)에서 확산되어 다수의 가스 공급 구멍(55)으로부터 배치대(20)를 향해 도입된다.
챔버(10)의 바닥면에는 배기구(60)가 형성되어 있고, 배기구(60)에 접속된 배기 장치(65)에 의해 챔버(10) 내부가 배기된다. 이에 따라, 챔버(10) 내부를 소정의 진공도로 유지할 수 있다. 챔버(10)의 측벽에는 게이트 밸브(G)가 설치되어 있다. 게이트 밸브(G)의 개폐에 의해 챔버(10)로부터 웨이퍼(W)의 반입 및 반출이 행해진다.
플라즈마 에칭 장치(1)에는, 장치 전체의 동작을 제어하는 제어부(100)가 설치되어 있다. 제어부(100)는, CPU(Central Processing Unit)(105), ROM(Read Only Memory)(110) 및 RAM(Random Access Memory)(115)을 갖고 있다. CPU(105)는, 이들 기억 영역에 저장된 각종 레시피에 따라, 후술되는 플라즈마 에칭 등의 원하는 처리를 실행한다. 레시피에는 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력이나 전압, 각종 가스 유량, 챔버 내부 온도도(상부 전극 온도, 챔버의 측벽 온도, 정전척 온도 등), 칠러(107)의 온도 등이 기재되어 있다. 또한, 이들 프로그램이나 처리 조건을 나타내는 레시피는, 하드 디스크나 반도체 메모리에 기억되어도 좋다. 또한, 레시피는, CD-ROM, DVD 등의 가반성(可搬性) 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 기억 영역의 소정 위치에 세트하도록 하여도 좋다.
플라즈마 에칭을 행할 때에는, 게이트 밸브(G)의 개폐가 제어되어, 웨이퍼(W)가 챔버(10)로 반입되고, 배치대(20)에 배치된다. 직류 전압원(112)으로부터 척 전극(106a)에 직류 전압이 공급됨으로써, 쿨롱력에 의해 웨이퍼(W)가 정전척(106)에 흡착되어, 유지된다.
계속해서, 에칭 가스, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)이 챔버(10) 내에 공급되어, 플라즈마가 생성되고, 생성된 플라즈마에 의해 웨이퍼(W)에 플라즈마 에칭이 행해진다. 이 때, 가변 직류 전원(52)으로부터 가스 샤워 헤드(25)에 직류 전압이 인가되어도 좋다.
플라즈마 에칭 후, 직류 전압원(112)으로부터 척 전극(106a)에 웨이퍼(W)의 흡착시와는 정부가 반대인 직류 전압을 인가하여 웨이퍼(W)의 전하를 제전하고, 웨이퍼(W)를 정전척(106)으로부터 박리한다. 게이트 밸브(G)의 개폐가 제어되어, 웨이퍼(W)가 챔버(10)로부터 반출된다.
[플라즈마 에칭 방법]
SAV 방식을 이용하는 에칭 방법에서는, 플루오로카본을 포함하는 처리 가스의 플라즈마에 의해 로우-k막을 에칭할 때, 유기막 및 금속 함유막을 마스크로 하여 에칭함으로써, 로우-k막에 홀 등을 형성한다. 여기서, 플루오로카본은, 메탄이나 에탄 등의 하이드로카본의 수소의 일부 또는 전부를 불소로 치환한 화합물의 총칭이다.
도 2의 (a)에는, 플라즈마 에칭을 행하기 전의 웨이퍼(W) 상에 형성된 적층막의 일례를 도시한다. 도 2의 (a)에 도시된 바와 같이, 적층막은, 에칭 대상막인 로우-k막(201)과, 로우-k막(201) 상에 차례로 적층된 테트라에톡시실란(202)(TEOS), TiN막(203), 유기막(204)(ODL), 산화막(205) 및 레지스트(206)를 갖는다. TiN막(203)은, 금속 함유막의 일례이다. 로우-k막(201)은, 예컨대, SiOCH막이다. 산화막(205)은, 예컨대, 실리콘 반사 방지막(SiARC) 등의 실리콘 함유막이다. 또한, 웨이퍼(W)와 로우-k막(201) 사이에는 하지막이 형성되어 있어도 좋다.
SAV 방식을 이용하여 도 2의 (a)에 도시된 샘플을 에칭하는 경우, 우선, 도 2의 (b)에 도시된 바와 같이, 레지스트(206)를 마스크로 하여 산화막(205) 및 유기막(204)을 에칭하고, 레지스트(206)를 제거한다. 계속해서, 도 2의 (c)에 도시된 바와 같이, 유기막(204) 및 TiN막(203)을 마스크로 하여 로우-k막(201)을 에칭한다.
이 때, 로우-k막(201)에 대한 TiN막(203)의 선택비가 충분하지 않은 경우, 유기막(204) 및 TiN막(203)을 마스크로 하여 플라즈마 에칭을 행하면, TiN막(203)의 일부가 침식되는, 소위, 잠식이 발생할 우려가 있다.
도 3은 잠식을 설명한 도면으로서, 소정의 스페이스(S)를 사이에 두고 정렬된 라인(L)을 포함하는 패턴의 개략 평면도이다. 도 3에 도시된 바와 같이, 잠식은, 소정의 스페이스(S)를 사이에 두고 정렬된 라인(L)을 포함하는 패턴에 있어서, 홀(VH)을 형성하기 전의 라인(L)의 폭(L1)과 홀(VH)을 형성한 후의 라인(L)의 폭(L2)의 차이며, L1-L2로 정해진다.
이하에서는, TiN막(203)을 마스크로 한 로우-k막(201)의 에칭에 있어서, 로우-k막(201)에 대한 TiN막(203)의 선택비를 향상시키는 것이 가능한, 제1 실시형태 및 제2 실시형태의 플라즈마 에칭 방법에 대해서 설명한다.
<제1 실시형태>
제1 실시형태에서는, 에칭 공정에 있어서, 제1 고주파 전력(HF)을 간헐적으로 인가함으로써 플루오로카본을 포함하는 처리 가스로부터 플라즈마를 생성하고, 생성된 플라즈마에 의해 TiN막(203)을 마스크로 하여 로우-k막(201)을 에칭한다. 이에 따라, 로우-k막(201)에 대한 TiN막(203)의 선택비를 향상시킬 수 있다. 그 결과, 잠식의 발생을 억제할 수 있다.
도 4는 제1 실시형태에 있어서의 고주파 전력의 파형을 설명한 도면이다.
도 4에 도시된 바와 같이, 제1 실시형태의 플라즈마 에칭 방법에 있어서의 에칭 공정에서는, 제1 고주파 전력(HF)이 교대로 온·오프를 반복함으로써 제1 고주파 전력(HF)이 간헐적으로 인가된다. 또한, 제2 고주파 전력(LF)이 온을 유지함으로써 제2 고주파 전력(LF)이 연속적으로 인가된다. 즉, 제1 고주파 전력(HF)은 펄스파이고, 제2 고주파 전력(LF)은 연속파이다. 또한, 제1 실시형태에서는, 제2 고주파 전력(LF)을 연속파로서 인가하고 있지만, 제2 고주파 전력(LF)은 인가하지 않아도 좋다.
이 때, 고주파 전력을 인가하고 있는 시간(온 시간)을 「Ton」로 하고, 고주파 전력을 인가하지 않는 시간(오프 시간)을 「Toff」로 한다. 이 경우, 1/(Ton+Toff)의 주파수의 제1 고주파 전력(HF)의 펄스파가 인가된다. 또한, 펄스파의 듀티비는, 온 시간(Ton) 및 오프 시간(Toff)의 총 시간에 대한 온 시간(Ton)의 비율, 즉, Ton/(Ton+Toff)으로 표시된다.
구체적으로는, 하기에 나타내는 프로세스 조건에 따라, TiN막(203)을 마스크로 하여 로우-k막(201)에 플라즈마 에칭을 행하였다. 제1 실시형태에서는, 제1 고주파 전력(HF)을 펄스파로 하고, 듀티비를 30%, 40%, 50%, 90%로 제어하였다. 프로세스 조건은 이하와 같다.
·하부 전극(배치대)의 온도 : 10℃
·가스 : 디플루오로메탄(CH2F2)/질소(N2)
·압력 : 30 mTorr
·제1 고주파 전력 HF : 300 W, 펄스파, 주파수 0.1 kHz
·제2 고주파 전력 LF : 50 W, 연속파
·가변 직류 전원으로부터의 직류 전압 : -450 V
이 때, 비교예로서, 제1 고주파 전력(HF) 대신에 제2 고주파 전력(LF)을 펄스파로 하고, 듀티비를 20%, 50%, 90%로 제어하였다. 프로세스 조건은 이하와 같다.
·하부 전극(배치대)의 온도 : 10℃
·가스 : CH2F2/N2
·압력 : 30 mTorr
·제1 고주파 전력 HF : 300 W, 연속파
·제2 고주파 전력 LF : 50 W, 펄스파, 주파수 0.1 kHz
·가변 직류 전원으로부터의 직류 전압 : -450 V
도 5는 제1 실시형태의 플라즈마 에칭의 효과를 설명한 도면이다. 도 5에는, 제1 고주파 전력(HF)의 펄스파의 듀티비를 30%, 40%, 50%, 90%로 제어했을 때의 연속파로 제어했을 때에 대한 TiN막(203)의 잠식의 개선율(%)을 나타내고 있다. 또한, 비교예로서, 제2 고주파 전력(LF)의 펄스파의 듀티비를 20%, 50%, 90%로 제어했을 때의 연속파로 제어했을 때에 대한 TiN막(203)의 잠식의 개선율(%)을 나타내고 있다.
또한, 도 5에 있어서의 「HF-pulse」는, 제1 고주파 전력(HF)을 펄스파로 하고, 제2 고주파 전력(LF)을 연속파로 했을 때의 연속파로 제어했을 때에 대한 TiN막(203)의 잠식의 개선율을 나타내고 있다. 또한, 도 5에 있어서의 「LF-pulse」는, 제1 고주파 전력(HF)을 연속파로 하고, 제2 고주파 전력(LF)을 펄스파로 했을 때의 연속파로 제어했을 때에 대한 TiN막(203)의 잠식의 개선율을 나타내고 있다.
도 5에 도시된 바와 같이, 제1 고주파 전력(HF)을 펄스파로 함으로써, TiN막(203)의 잠식의 개선율을 높일 수 있다. 즉, 제1 고주파 전력(HF)을 펄스파로 함으로써, TiN막(203)의 잠식을 억제할 수 있다. 또한, 제1 고주파 전력(HF)의 펄스파의 듀티비를 50% 이하로 함으로써, TiN막(203)의 잠식의 개선율을 특히 높일 수 있다.
이것에 대하여, 제2 고주파 전력(LF)을 펄스파로 한 경우, 제1 고주파 전력(HF)을 펄스파로 한 경우와 비교하여 잠식의 개선은 보이지 않는다.
그런데, 플루오로카본을 포함하는 처리 가스의 플라즈마에 의해, TiN막(203)을 마스크로 하여 로우-k막(201)을 에칭하여, 홀 등을 형성하는 경우, 홀의 개구경의 대소에 따라 에칭 속도가 상이한, 소위, 마이크로 로딩 효과가 발생할 우려가 있다. 이것은, 홀의 개구경이 작은 경우, 홀의 개구경이 큰 경우와 비교하여, 플루오로카본을 포함하는 처리 가스의 플라즈마 중의 CF계 라디칼이 홀의 내부에 진입하기 어려워, 에칭 속도가 작아지기 때문이다.
이하, 도 6에 기초하여 구체적으로 설명한다. 도 6은 마이크로 로딩 효과를 설명한 도면이다.
예컨대, 도 6의 (a)에 도시된 개구 면적이 작은 홀(Dense Via)과 도 6의 (b)에 도시된 개구 면적이 큰 홀(Big Via)을 비교한다. 이 경우, 동일 조건으로 플라즈마 에칭을 행한 경우에도 에칭 속도가 상이하고, 개구 면적이 큰 홀(개구경 W2)의 에칭 깊이(D2)가, 개구 면적이 작은 홀(개구경 W1)의 에칭 깊이(D1)보다 깊어진다. 이 때의 마이크로 로딩값(μ-Loading)은, 개구 면적이 작은 홀의 에칭 깊이(D1)에 대한 개구 면적이 큰 홀의 에칭 깊이(D2)의 비율, 즉, D2/D1로 표시된다.
또한, 예컨대, 도 6의 (a)에 도시된 개구 면적이 작은 홀과 도 6의 (c)에 도시된 가드링(GR)을 비교한다. 이 경우, 동일 조건으로 플라즈마 에칭을 행한 경우에도 에칭 속도가 상이하고, 가드링(개구경 W3)의 에칭 깊이(D3)가 개구 면적이 작은 홀(개구경 W1)의 에칭 깊이(D1)보다 깊어진다. 이 때의 마이크로 로딩값은, 개구 면적이 작은 홀의 에칭 깊이(D1)에 대한 가드링의 에칭 깊이(D3)의 비율, 즉, D3/D1로 표시된다.
이와 같이, 개구경의 대소에 따른 에칭 속도의 차에 기인하여 에칭 깊이에 편차가 생긴다.
그래서, 제1 실시형태에서는, 에칭 공정에 있어서, 제1 고주파 전력(HF)을 간헐적으로 인가함으로써 플루오로카본을 포함하는 처리 가스로부터 플라즈마를 생성하고, 생성된 플라즈마에 의해 TiN막(203)을 마스크로 하여 로우-k막(201)을 에칭한다. 이에 따라, 마이크로 로딩 효과를 억제할 수 있어, 에칭 대상막에 개구경이 상이한 홀을 균등 깊이로 동시에 형성할 수 있다.
구체적으로는, 하기에 나타내는 프로세스 조건에 따라, 상이한 개구경의 복수의 개구부를 갖는 TiN막(203)을 마스크로 하여 로우-k막(201)에 플라즈마 에칭을 행하였다.
·하부 전극(배치대)의 온도 : 10℃
·가스 : CH2F2/N2
·압력 : 30 mTorr
·제1 고주파 전력 HF : 300 W, 펄스파, 주파수 0.1 kHz, 듀티비 : 30%
·제2 고주파 전력 LF : 50 W, 연속파
·가변 직류 전원으로부터의 직류 전압 : -450 V
이 때, 비교예로서, 제1 고주파 전력(HF)을 펄스파 대신에 연속파로 제어하였다. 프로세스 조건은 이하와 같다.
·하부 전극(배치대)의 온도 : 10℃
·가스 : CH2F2/N2
·압력 : 30 mTorr
·제1 고주파 전력 HF : 300 W, 연속파
·제2 고주파 전력 LF : 50 W, 연속파
·가변 직류 전원으로부터의 직류 전압 : -450 V
도 7은 제1 실시형태의 플라즈마 에칭의 효과를 설명한 도면이다. 도 7에는, TiN막(203)을 마스크로 한 로우-k막(201)의 에칭에 의해, 개구 면적이 작은 홀(Dense Via), 개구 면적이 큰 홀(Big Via) 및 가드링(GR)을 형성했을 때의 마이크로 로딩값(%)을 나타내고 있다.
또한, 도 7에 있어서의 「HF-pulse」는, 제1 고주파 전력(HF)을 펄스파로 하고, 제2 고주파 전력(LF)을 연속파로 했을 때의 마이크로 로딩값을 나타내고 있다. 또한, 도 7에 있어서의 「CW」는, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)을 연속파로 했을 때의 마이크로 로딩값을 나타내고 있다.
도 7에 도시된 바와 같이, 제1 고주파 전력(HF)이 펄스파, 제2 고주파 전력(LF)이 연속파인 경우, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)이 연속파인 경우보다 개구 면적이 큰 홀을 형성했을 때의 마이크로 로딩값이 100%에 가까운 값으로 되어 있다. 즉, 개구 면적이 작은 홀의 에칭 깊이와 개구 면적이 큰 홀의 에칭 깊이의 차를 작게 할 수 있다.
또한, 도 7에 도시된 바와 같이, 제1 고주파 전력(HF)이 펄스파, 제2 고주파 전력(LF)이 연속파인 경우, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)이 연속파인 경우보다 가드링을 형성했을 때의 마이크로 로딩값이 100%에 가까운 값으로 되어 있다. 즉, 개구 면적이 작은 홀의 에칭 깊이와 가드링의 에칭 깊이의 차를 작게 할 수 있다.
이와 같이, 제1 고주파 전력(HF)을 펄스파로 함으로써, 홀의 개구경의 대소에 의한 에칭 깊이의 편차를 억제할 수 있다. 그 결과, 에칭 대상막에 개구경이 상이한 홀을 균등 깊이로 동시에 형성할 수 있다.
이상으로 설명한 바와 같이, 제1 실시형태에서는, 제1 고주파 전력(HF)을 이용하여 플루오로카본을 포함하는 처리 가스로부터 플라즈마를 생성하고, 생성된 플라즈마에 의해 TiN막(203)을 마스크로 하여 로우-k막(201)을 에칭한다. 그 때, 제1 고주파 전력(HF)을 간헐적으로 인가한다. 이에 따라, 로우-k막(201)에 대한 TiN막(203)의 선택비를 향상시킬 수 있기 때문에, 잠식의 발생을 억제할 수 있다. 또한, 제1 실시형태의 플라즈마 에칭 방법에 따르면, 마이크로 로딩 효과를 억제할 수 있어, 에칭 대상막에 개구경이 상이한 홀을 균등 깊이로 동시에 형성할 수 있다.
또한, 제1 실시형태에서는, 가스 샤워 헤드(25)에 직류 전압을 인가하여도 좋다. 이에 따라, 가스 샤워 헤드(25)의 표면에 대한 이온의 충돌이 가속되고, 가스 샤워 헤드(25)를 형성하고 있는 실리콘이 방출되어, TiN막(203)의 표면에 실리콘 함유 퇴적물이 퇴적된다. 이 때문에, TiN막(203)의 플라즈마 내성이 높아져, 로우-k막(201)에 대한 TiN막(203)의 선택비가 더욱 향상된다.
<제2 실시형태>
다음에, 제2 실시형태의 플라즈마 에칭 방법에 대해서 설명한다. 제1 실시형태에서는, 제1 고주파 전력(HF)을 간헐적으로 인가하는 플라즈마 에칭 방법에 대해서 설명하였다. 이것에 대하여, 제2 실시형태의 플라즈마 에칭 방법에서는, 제1 고주파 전력(HF)을 간헐적으로 인가함과 더불어, 제1 고주파 전력(HF)과 동기시켜 제2 고주파 전력(LF)도 간헐적으로 인가한다.
도 8은 제2 실시형태에 있어서의 고주파 전력의 파형을 설명한 도면이다.
도 8에 도시된 바와 같이, 제2 실시형태의 플라즈마 에칭 방법에 있어서의 에칭 공정에서는, 제1 고주파 전력(HF)이 교대로 온·오프를 반복함으로써 제1 고주파 전력(HF)이 간헐적으로 인가된다. 또한, 제1 고주파 전력(HF)에 동기하여 제2 고주파 전력(LF)이 교대로 온·오프를 반복함으로써 제2 고주파 전력(LF)이 간헐적으로 인가된다.
이 때, 고주파 전력을 인가하고 있는 시간(온 시간)을 「Ton」으로 하고, 고주파 전력을 인가하지 않는 시간(오프 시간)을 「Toff」로 한다. 이 경우, 1/(Ton+Toff)의 주파수의 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)의 펄스파가 인가된다. 또한, 펄스파의 듀티비는, 온 시간(Ton) 및 오프 시간(Toff)의 총 시간에 대한 온 시간(Ton)의 비율, 즉, Ton/(Ton+Toff)로 표시된다.
구체적으로는, 하기에 나타내는 프로세스 조건에 따라, TiN막(203)을 마스크로 하여 로우k막(201)에 플라즈마 에칭을 행하였다. 제2 실시형태에서는, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)을 펄스파로 하고, 듀티비를 60%, 90%로 제어하였다. 프로세스 조건은 이하와 같다.
·하부 전극(배치대)의 온도: 10℃
·가스 : CH2F2/N2
·압력 : 30 mTorr
·제1 고주파 전력 HF : 300 W, 펄스파, 주파수 5 kHz
·제2 고주파 전력 LF : 50 W, 펄스파, 주파수 5 kHz
·가변 직류 전원으로부터의 직류 전압 : -450 V
도 9는 제2 실시형태의 플라즈마 에칭의 효과를 설명한 도면이다. 도 9에는, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)의 펄스파의 듀티비를 60%, 90%로 제어했을 때의 연속파로 제어했을 때에 대한 TiN막(203)의 잠식의 개선율(%)을 나타내고 있다. 또한, 제1 실시형태에서 설명한 제1 고주파 전력(HF)을 펄스파로 하고, 듀티비를 30%, 40%, 50%, 90%로 제어했을 때에 대한 TiN막(203)의 잠식의 개선율(%)을 나타내고 있다.
또한, 도 9에 있어서의 「싱크로-펄스」는, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)을 펄스파로 했을 때의 연속파로 제어했을 때에 대한 TiN막(203)의 잠식의 개선율을 나타내고 있다. 또한, 도 9에 있어서의 「HF-펄스」는, 제1 고주파 전력(HF)을 펄스파로 하고, 제2 고주파 전력(LF)을 연속파로 했을 때의 연속파로 제어했을 때에 대한 TiN막(203)의 잠식의 개선율을 나타내고 있다.
도 9에 도시된 바와 같이, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)이 펄스파인 경우, 제1 고주파 전력(HF)이 펄스파, 제2 고주파 전력(LF)이 연속파인 경우보다 TiN막(203)의 잠식의 개선율을 높일 수 있다. 즉, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)을 펄스파로 함으로써, 제1 실시형태보다 TiN막(203)의 잠식을 더욱 억제할 수 있다. 또한, 제1 고주파 전력(HF)의 펄스파의 듀티비를 90% 이하로 함으로써, TiN막(203)의 잠식의 개선율을 특히 높일 수 있다.
제1 실시형태와 마찬가지로, 마이크로 로딩 효과에 대해서 평가하였다.
제2 실시형태에서는, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)을 동기시켜 간헐적으로 인가함으로써 플루오로카본을 포함하는 처리 가스로부터 플라즈마를 생성하고, 생성된 플라즈마에 의해 TiN막(203)을 마스크로 하여 로우-k막(201)을 에칭한다. 이에 따라, 마이크로 로딩 효과를 억제할 수 있어, 에칭 대상막에 개구경이 상이한 홀을 균등 깊이로 동시에 형성할 수 있다.
구체적으로는, 하기에 나타내는 프로세스 조건에 따라, 상이한 개구경의 복수의 개구부를 갖는 TiN막(203)을 마스크로 하여 로우-k막(201)에 플라즈마 에칭을 행하였다.
·하부 전극(배치대)의 온도: 10℃
·가스 : CH2F2/N2
·압력 : 30 mTorr
·제1 고주파 전력 HF : 300 W, 펄스파, 주파수 5 kHz, 듀티비 : 60%
·제2 고주파 전력 LF : 50 W, 펄스파, 주파수 5 kHz, 듀티비 : 60%
·가변 직류 전원으로부터의 직류 전압 : -450 V
도 10은 제2 실시형태의 플라즈마 에칭의 효과를 설명한 도면이다. 도 10에는, TiN막(203)을 마스크로 한 로우-k막(201)의 에칭에 의해, 개구 면적이 작은 홀(Dense Via), 개구 면적이 큰 홀(Big Via) 및 가드링(GR)을 형성했을 때의 마이크로 로딩값(%)을 나타내고 있다.
또한, 도 10에 있어서의 「싱크로-펄스」는, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)을 펄스파로 했을 때의 마이크로 로딩값을 나타내고 있다. 또한, 도 10에 있어서의 「HF-pulse」는, 제1 고주파 전력(HF)을 펄스파, 제2 고주파 전력(LF)을 연속파로 했을 때의 마이크로 로딩값을 나타내고 있다.
도 10에 도시된 바와 같이, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)이 펄스파인 경우, 제1 고주파 전력(HF)이 펄스파, 제2 고주파 전력(LF)이 연속파인 경우보다 개구 면적이 큰 홀을 형성했을 때의 마이크로 로딩값이 100%에 가까운 값으로 되어 있다. 즉, 개구 면적이 작은 홀의 에칭 깊이와 개구 면적이 큰 홀의 에칭 깊이의 차를 거의 없앨 수 있다.
또한, 도 10에 도시된 바와 같이, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)이 펄스파인 경우, 제1 고주파 전력(HF)이 펄스파, 제2 고주파 전력(LF)이 연속파인 경우보다 가드링을 형성했을 때의 마이크로 로딩값이 100%에 가까운 값으로 되어 있다. 즉, 개구 면적이 작은 홀의 에칭 깊이와 가드링의 에칭 깊이의 차를 거의 없앨 수 있다.
이상으로 설명한 바와 같이, 제2 실시형태에서는, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)을 이용하여 플루오로카본을 포함하는 처리 가스로부터 플라즈마를 생성하고, 생성된 플라즈마에 의해 TiN막(203)을 마스크로 하여 로우-k막(201)을 에칭한다. 그 때, 제1 고주파 전력(HF) 및 제2 고주파 전력(LF)을 간헐적으로 인가한다. 이에 따라, 로우-k막(201)에 대한 TiN막(203)의 선택비를 향상시킬 수 있기 때문에, 잠식의 발생을 억제할 수 있다. 또한, 제2 실시형태의 플라즈마 에칭 방법에 따르면, 마이크로 로딩 효과를 억제할 수 있어, 에칭 대상막에 개구경이 상이한 홀을 균등 깊이로 동시에 형성할 수 있다.
또한, 제2 실시형태에서는, 가스 샤워 헤드(25)에 직류 전압을 인가하여도 좋다. 이에 따라, 가스 샤워 헤드(25)의 표면에 대한 이온의 충돌이 가속되고, 가스 샤워 헤드(25)를 형성하고 있는 실리콘이 방출되어, TiN막(203)의 표면에 실리콘 함유 퇴적물이 퇴적된다. 이 때문에, TiN막(203)의 플라즈마 내성이 높아져서, 로우-k막(201)에 대한 TiN막(203)의 선택비가 더욱 향상된다.
이상, 플라즈마 에칭 방법을 상기 실시형태에 의해 설명하였으나, 본 발명의 플라즈마 에칭 방법은 상기 실시형태로 한정되지 않고, 본 발명의 범위 내에서 여러 가지 변형 및 개량이 가능하다.
예컨대, 본 발명의 플라즈마 에칭 방법에 사용되는 가스종으로 CH2F2 및 N2를 선택하였으나, 이것으로 한정되지 않는다. 본 발명의 플라즈마 에칭 방법에 사용되는 가스는, 예컨대, CH2F2 대신에 플루오로메탄(CH3F), 트리플루오로메탄(CHF3)을 이용할 수 있다. CHF3, CH2F2 및 CH3F는 모두 하이드로플루오로카본을 포함하는 가스의 일례이다.
또한, 본 발명의 플라즈마 에칭 방법은, 용량 결합형 플라즈마(CCP: Capacitively Coupled Plasma) 장치뿐만 아니라, 그 밖의 플라즈마 에칭 장치에 적용 가능하다. 그 밖의 플라즈마 에칭 장치로서는, 유도 결합형 플라즈마(ICP: Inductively Coupled Plasma), 레이디얼 라인 슬롯 안테나를 이용한 플라즈마 에칭 장치, 헬리콘파 여기형 플라즈마(HWP: Helicon Wave Plasma) 장치, 전자 사이클로트론 공명 플라즈마(ECR: Electron Cyclotron Resonance Plasma) 장치 등이어도 좋다.
또한, 본 발명의 플라즈마 에칭 방법에 의해 처리되는 기판은, 웨이퍼에 한정되지 않고, 예컨대, 플랫 패널 디스플레이(Flat Panel Display)용 대형 기판, EL(Electro Luminescence) 소자 또는 태양 전지용 기판이어도 좋다.
1 : 플라즈마 에칭 장치
20 : 배치대
25 : 가스 샤워 헤드
32 : 제1 고주파 전원
34 : 제2 고주파 전원
52 : 가변 직류 전원
201 : 로우-k막
203 : TiN막

Claims (7)

  1. 플라즈마 에칭 방법에 있어서,
    제1 고주파 전원이 출력하는 제1 고주파 전력을 이용하여 플루오로카본을 포함하는 처리 가스로부터 플라즈마를 생성하고, 생성된 플라즈마에 의해 금속 함유막을 마스크로 하여 로우-k막을 에칭하는 에칭 공정을 포함하며,
    상기 에칭 공정에 있어서, 상기 제1 고주파 전력을 간헐적으로 인가하는 것인, 플라즈마 에칭 방법.
  2. 제1항에 있어서, 간헐적으로 인가되는 상기 제1 고주파 전력의 듀티비는 50% 이하인 것인, 플라즈마 에칭 방법.
  3. 제1항에 있어서, 상기 에칭 공정에 있어서, 상기 제1 고주파 전력과 동기시켜 제2 고주파 전원이 출력하는 상기 제1 고주파 전력보다 주파수가 낮은 제2 고주파 전력을 간헐적으로 인가하는 것인, 플라즈마 에칭 방법.
  4. 제3항에 있어서, 간헐적으로 인가되는 상기 제1 고주파 전력 및 상기 제2 고주파 전력의 듀티비는 90% 이하인 것인, 플라즈마 에칭 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 플루오로카본을 포함하는 처리 가스는, CH2F2 가스를 포함하는 것인, 플라즈마 에칭 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 금속 함유막은, TiN막을 포함하는 것인, 플라즈마 에칭 방법.
  7. 실리콘에 의해 형성된 상부 전극과, 상기 상부 전극에 대향하여 배치되고, 기판을 배치하는 하부 전극을 갖는 처리실 내에서 기판을 플라즈마 에칭하는 방법에 있어서,
    제1 고주파 전원이 출력하는 제1 고주파 전력을 인가함으로써, 플루오로카본을 포함하는 처리 가스로부터 플라즈마를 생성하고, 생성된 플라즈마에 의해 금속 함유막을 마스크로 하여 로우-k막을 에칭하는 에칭 공정을 포함하며,
    상기 에칭 공정에 있어서, 상기 상부 전극에 직류 전압을 인가하면서, 상기 제1 고주파 전력을 간헐적으로 인가하는 것인, 플라즈마 에칭 방법.
KR1020160152752A 2015-11-19 2016-11-16 플라즈마 에칭 방법 KR102663567B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-226524 2015-11-19
JP2015226524A JP2017098323A (ja) 2015-11-19 2015-11-19 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20170058863A true KR20170058863A (ko) 2017-05-29
KR102663567B1 KR102663567B1 (ko) 2024-05-03

Family

ID=58721029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160152752A KR102663567B1 (ko) 2015-11-19 2016-11-16 플라즈마 에칭 방법

Country Status (4)

Country Link
US (1) US10128085B2 (ko)
JP (1) JP2017098323A (ko)
KR (1) KR102663567B1 (ko)
TW (1) TWI734713B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220039392A (ko) 2020-09-22 2022-03-29 (주)녹십자웰빙 태반 유래 신규 펩타이드 및 이의 용도

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6833657B2 (ja) 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法
US11380520B2 (en) * 2017-11-17 2022-07-05 Evatec Ag RF power delivery to vacuum plasma processing
JP7190938B2 (ja) * 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7061981B2 (ja) 2019-03-28 2022-05-02 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法
US11348783B2 (en) * 2019-09-05 2022-05-31 Applied Materials, Inc. Methods and apparatus for dynamical control of radial uniformity with two-story microwave cavities

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050022354A (ko) * 2003-08-25 2005-03-07 산요덴키가부시키가이샤 플라즈마 처리 방법, 플라즈마 에칭 방법, 고체 촬상소자의 제조 방법
KR20110098199A (ko) * 2010-02-26 2011-09-01 성균관대학교산학협력단 식각 방법
KR20120022251A (ko) * 2010-09-01 2012-03-12 삼성전자주식회사 플라즈마 식각방법 및 그의 장치
US20150128991A1 (en) * 2013-11-11 2015-05-14 Tokyo Electron Limited Method and Hardware for Enhanced Removal of Post Etch Polymer and Hardmask Removal
KR20150060583A (ko) * 2013-11-25 2015-06-03 램 리써치 코포레이션 저온 ald 막들을 위한 챔버 언더코팅 준비 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728445B2 (en) 2014-01-22 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming conducting via and damascene structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050022354A (ko) * 2003-08-25 2005-03-07 산요덴키가부시키가이샤 플라즈마 처리 방법, 플라즈마 에칭 방법, 고체 촬상소자의 제조 방법
KR20110098199A (ko) * 2010-02-26 2011-09-01 성균관대학교산학협력단 식각 방법
KR20120022251A (ko) * 2010-09-01 2012-03-12 삼성전자주식회사 플라즈마 식각방법 및 그의 장치
US20150128991A1 (en) * 2013-11-11 2015-05-14 Tokyo Electron Limited Method and Hardware for Enhanced Removal of Post Etch Polymer and Hardmask Removal
KR20150060583A (ko) * 2013-11-25 2015-06-03 램 리써치 코포레이션 저온 ald 막들을 위한 챔버 언더코팅 준비 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220039392A (ko) 2020-09-22 2022-03-29 (주)녹십자웰빙 태반 유래 신규 펩타이드 및 이의 용도

Also Published As

Publication number Publication date
KR102663567B1 (ko) 2024-05-03
TWI734713B (zh) 2021-08-01
US20170148610A1 (en) 2017-05-25
JP2017098323A (ja) 2017-06-01
TW201721738A (zh) 2017-06-16
US10128085B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
KR102512580B1 (ko) 플라즈마 에칭 방법
US10692729B2 (en) Etching process method
KR102663567B1 (ko) 플라즈마 에칭 방법
KR102035890B1 (ko) 에칭 처리 방법
KR102358732B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US10347500B1 (en) Device fabrication via pulsed plasma
KR102320085B1 (ko) 반도체 장치의 제조 방법
JP6587580B2 (ja) エッチング処理方法
KR102099408B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP6833657B2 (ja) 基板をプラズマエッチングする方法
JP6529357B2 (ja) エッチング方法
WO2004034445B1 (en) A method for plasma etching performance enhancement
KR20120098525A (ko) 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 그리고 컴퓨터 기억 매체
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR20200062031A (ko) 에칭 방법 및 기판 처리 장치
KR20140082685A (ko) 반도체 장치의 제조 방법
JP2021028968A (ja) 基板および基板処理方法
JP2023121650A (ja) プラズマ処理方法及びプラズマ処理システム
JP2022094141A (ja) エッチング処理方法及びプラズマ処理装置
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant