KR20170058676A - 메모리 시스템 및 그의 동작방법 - Google Patents

메모리 시스템 및 그의 동작방법 Download PDF

Info

Publication number
KR20170058676A
KR20170058676A KR1020150162567A KR20150162567A KR20170058676A KR 20170058676 A KR20170058676 A KR 20170058676A KR 1020150162567 A KR1020150162567 A KR 1020150162567A KR 20150162567 A KR20150162567 A KR 20150162567A KR 20170058676 A KR20170058676 A KR 20170058676A
Authority
KR
South Korea
Prior art keywords
data
block
memory
log
blocks
Prior art date
Application number
KR1020150162567A
Other languages
English (en)
Other versions
KR102517129B1 (ko
Inventor
실바 앰브로즈 기한 드
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150162567A priority Critical patent/KR102517129B1/ko
Priority to US15/148,878 priority patent/US10019376B2/en
Priority to CN201610581681.4A priority patent/CN106776353B/zh
Publication of KR20170058676A publication Critical patent/KR20170058676A/ko
Application granted granted Critical
Publication of KR102517129B1 publication Critical patent/KR102517129B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 메모리 시스템 및 그 동작방법에 관한 것으로서, 제1 저장 영역, 및 제2 저장 영역으로 구분되는 복수의 메모리 블록을 포함하는 메모리 장치 및 상기 메모리 장치에 저장되는 데이터의 접근 방식에 따라 제1 모드, 및 제2 모드를 선택하고, 제1 모드, 및 제2 모드에서 상기 데이터의 논리 어드레스를 각각 제1 저장 영역, 및 제2 저장 영역의 물리 어드레스로 매핑하는 제어부를 제공한다.

Description

메모리 시스템 및 그의 동작방법{MEMORY SYSTEM AND OPERATION METHOD FOR THE SAME}
본 발명은 메모리 장치의 관리 방법에 관한 것으로서, 더욱 상세하게는 메모리 장치에 저장되는 데이터의 접근 방식에 따라 메모리 장치의 저장 영역을 구분하여 관리하는 메모리 시스템 및 그 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치의 일 예로, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등이 포함된다.
본 발명은 데이터의 접근 방식에 따라 데이터의 저장 영역을 구분하여 관리할 수 있는 메모리 시스템 및 그 동작방법을 제공하고자 한다.
본 발명의 실시예에 따른 메모리 시스템은, 제1 저장 영역, 및 제2 저장 영역으로 구분되는 복수의 메모리 블록을 포함하는 메모리 장치; 및 상기 메모리 장치에 저장되는 데이터의 접근 방식에 따라 제1 모드, 및 제2 모드를 선택하고, 제1 모드, 및 제2 모드에서 상기 데이터의 논리 어드레스를 각각 제1 저장 영역, 및 제2 저장 영역의 물리 어드레스로 매핑하는 제어부를 포함할 수 있다.
또한, 상기 데이터의 접근 방식은 데이터의 공간적 지역성을 포함하며, 상기 제어부는 랜덤한 데이터, 및 순차적인 데이터에 대해 각각 제1 모드, 및 제2 모드를 선택할 수 있다.
또한, 상기 제어부는, 상기 랜덤한 데이터, 및 순차적인 데이터에 대해 각각 제1 선택 신호, 및 제2 선택 신호를 출력하는 모드 선택부; 및 상기 제1 선택 신호, 및 제2 선택 신호에 응답해 각각 활성화되는 제1 매핑 테이블, 및 제2 매핑 테이블을 포함하는 어드레스 매핑부를 포함할 수 있다.
또한, 상기 제1 매핑 테이블, 및 제2 매핑 테이블은 각각 페이지 기반 어드레스 매핑 및 로그 블록 기반 어드레스 매핑을 수행할 수 있다.
또한, 상기 제어부는, 제2 모드 에서, 데이터의 시간적 지역성에 따라 복수의 서브 모드를 추가로 선택할 수 있다.
또한, 상기 제어부는, 상기 순차적인 데이터가 핫 데이터 또는 콜드 데이터인지에 따라, 각각 순환 버퍼 모드 또는 로그 모드를 상기 복수의 서브 모드로 선택할 수 있다.
또한, 상기 제2 저장 영역의 메모리 블록은, 상기 순차적인 데이터를 저장하는 복수의 데이터 블록; 및 쓰기 버퍼로 동작하며, 상기 복수의 데이터 블록에 저장된 데이터의 업데이트 데이터를 저장하는 복수의 로그 블록을 포함할 수 있다.
또한, 상기 로그 모드에서 제2 저장 영역의 메모리 블록 중 오픈 블록의 수가 기준값보다 작으면, 상기 데이터 블록 중 타겟 블록과 상기 타겟 블록에 대응하는 로그 블록의 유효 페이지들을 병합하여 오픈 블록을 확보할 수 있다.
또한, 상기 타겟 블록은, 상기 데이터 블록 중 무효 페이지의 개수가 가장 많거나 프로그램/삭제 횟수가 가장 적은 블록을 포함할 수 있다.
또한, 상기 순환 버퍼 모드에서 제2 저장 영역의 메모리 블록 중 오픈 블록의 수가 기준값보다 작으면, 상기 데이터 블록 또는 로그 블록 중 타겟 블록을 삭제하여 오픈 블록을 확보할 수 있다.
또한, 상기 타겟 블록은, 상기 데이터 블록 또는 로그 블록 중 무효 페이지의 개수가 가장 많거나 프로그램/삭제 횟수가 가장 적은 블록을 포함하며, 상기 타겟 블록을 삭제하기 전에, 타겟 블록에 포함된 유효 페이지의 중요도를 확인하여 상기 로그 블록으로 복사할 수 있다.
또한, 상기 로그 모드보다 순환 버퍼 모드일 때, 상기 데이터 블록에 대한 로그 블록 개수의 비율이 더 클 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 제1 저장 영역, 및 제2 저장 영역으로 구분되는 복수의 메모리 블록을 포함하는 메모리 장치에 저장되는 데이터의 공간적 지역성을 판단하는 단계; 및 상기 판단 결과에 따라, 상기 데이터의 논리 어드레스를 각각 제1 저장 영역, 및 제2 저장 영역의 물리 어드레스로 매핑하는 단계를 포함할 수 있다.
또한, 상기 데이터의 공간적 지역성을 판단하는 단계는, 상기 데이터가 랜덤한 데이터인지 순차적인 데이터인지 판단하는 단계를 포함할 수 있다.
또한, 상기 데이터의 논리 어드레스를 각각 제1 저장 영역, 및 제2 저장 영역의 물리 어드레스로 매핑하는 단계는, 상기 데이터가 랜덤한 데이터일 때, 상기 데이터의 논리 어드레스를 페이지를 기반으로 제1 저장 영역의 물리 어드레스로 매핑하는 단계; 및 상기 데이터가 순차적인 데이터일 때, 상기 데이터의 논리 어드레스를 로그 블록을 기반으로 제2 저장 영역의 물리 어드레스로 매핑하는 단계를 포함할 수 있다.
또한, 상기 데이터가 순차적인 데이터일 때, 상기 데이터의 시간적 지역성을 판단하는 단계; 및 상기 판단 결과에 따라, 상기 제2 저장 영역의 복수의 메모리 블록 중에서 메모리 블록, 및 로그 블록의 비율을 조절하는 단계를 더 포함할 수 있다.
또한, 상기 데이터의 시간적 지역성을 판단하는 단계는, 상기 데이터가 콜드 데이터인지 핫 데이터인지 판단하는 단계를 포함할 수 있다.
또한, 상기 데이터가 콜드 데이터일 때, 상기 메모리 블록과 로그 블록을 병합하여 여유 블록을 확보할 수 있다.
또한, 상기 데이터가 핫 데이터일 때, 상기 메모리 블록 또는 로그 블록을 삭제 및 순환하여 여유 블록을 확보할 수 있다.
또한, 상기 제2 저장 영역의 복수의 메모리 블록 중에서 메모리 블록, 및 로그 블록의 비율을 조절하는 단계는, 상기 데이터가 콜드 데이터일 때, 상기 로그 블록의 비율을 낮추는 단계; 및 상기 데이터가 핫 데이터일 때, 상기 로그 블록의 비율을 높이는 단계를 포함할 수 있다.
본 기술은 메모리 장치에 저장되는 데이터의 접근 방식에 따라 데이터를 구분하여 관리함으로써 각각의 데이터의 갱신 횟수나 재사용 횟수를 줄일 수 있다. 즉, 각각의 접근 방식에 따라 가비지 컬렉션 또는 병합 동작을 선택적으로 적용해 메모리 장치가 포함되는 메모리 시스템의 연산 효율을 높이는 효과가 있다.
또한, 데이터의 접근 방식에 따라 데이터가 저장되는 메모리 블록을 유동적으로 관리하기 때문에, 전체 메모리 블록의 프로그램/소거 횟수를 조절하고 메모리 시스템의 수명 및 성능을 최대화하는 효과가 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4 내지 도 11은 본 발명의 실시예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 12는 본 발명의 실시예에 따라 데이터의 다양한 접근 방식을 지원하는 메모리 시스템을 도시한 도면.
도 13 및 도 14는 도 12의 제2 저장 영역의 일부를 도시한 도면.
도 15는 본 발명의 실시예에 따라 도 12의 메모리 시스템의 전반적인 동작을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 예컨대, 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), FRAM(Ferroelectric RAM), PRAM(Phase-change RAM), MRAM(Magnetoresistive RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistant), 포터블(portable) 컴퓨터, 웹 태블릿(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(Portable Multimedia Player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들은, 복수의 페이지(page)들을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3D 입체 스택(stack) 구조가 될 수 있다. 여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3D 입체 스택 구조에 대해서는, 이하 도 2 내지 도 11을 참조하여 보다 구체적으로 설명할 예정임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F)(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스(134)는, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-Attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(Low Density Parity Check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬(Reed-Solomon) code, convolutional code, RSC(Recursive Systematic Convolutional) code, TCM(Trellis-Coded Modulation), BCM(Block Coded Modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)은 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간에 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼, 리드 버퍼, 맵(map) 버퍼 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
그리고, 프로세서(134)에는, 메모리 장치(150)의 배드 관리(bad management), 예컨대 배드 블록 관리(bad block management)를 수행하기 위한 관리 유닛(도시하지 않음)이 포함되며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 배드 블록(bad block)을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리, 다시 말해 배드 블록 관리는, 메모리 장치(150)가 플래쉬 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가 3D 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리할 경우, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4 내지 도 11은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPAGES)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가질 수, 다시 말해 고집적화 할 수 있다. 여기서, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록을, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록으로 구분할 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트 장치로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)로 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)에서 메모리 장치(150)의 메모리 블록(152)은, 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는, 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트의 데이터 정보를 저장하는 멀티 레벨 셀(MLC: Multi-Level Cell)로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은 낸드 플래시 메모리 셀로 구성된 메모리 블록(152)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)의 메모리 블록(152)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 및 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급부(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼(PB)들(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다. 그러면 여기서, 도 4 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 4를 참조하면, 메모리 장치(150)는, 전술한 바와 같이, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 2에 도시한 메모리 장치의 메모리 블록을 보여주는 블록도로서, 각 메모리 블록(BLK)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각 메모리 블록(BLK)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함할 수 있다.
각 메모리 블록(BLK)은 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다. 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 각 낸드 스트링(NS)은 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있다. 즉, 각 메모리 블록은 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있다.
그리고, 도 5 및 도 6을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 임의의 메모리 블록(BLKi)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 5는, 본 발명의 실시 예에 따른 메모리 장치가 제1구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제1구조로 구현된 임의의 메모리 블록(BLKi)을 도시한 사시도이고, 도 6은, 도 5의 메모리 블록(BLKi)을 임의의 제1선(I-I')에 따른 단면도이다.
우선, 기판(5111)이 제공될 수 있다. 예컨대, 기판(5111)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(5111)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(5111)은 p-타입 실리콘인 것으로 가정하지만, 기판(5111)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(5111) 상에, 제1방향을 따라 신장된 복수의 도핑 영역들(5311,5312,5313,5314)이 제공될 수 있다. 예를 들면, 복수의 도핑 영역들((5311,5312,5313,5314)은 기판(1111)과 상이한 제2타입을 가질 수 있다. 예를 들면, 복수의 도핑 영역들(5311,5312,5313,5314)은 n-타입을 가질 수 있다. 이하에서는 설명의 편의를 위해, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은, n-타입인 것으로 가정하지만, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 n-타입인 것으로 한정되지 않는다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 신장되는 복수의 절연 물질들(5112)이 제2방향을 따라 순차적으로 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112) 및 기판(5111)은 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112)은 각각 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예컨대, 절연 물질들(5112)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 순차적으로 배치되며 제2방향을 따라 절연 물질들(5112)을 관통하는 복수의 필라들(5113)이 제공될 수 있다. 예컨대, 복수의 필라들(5113) 각각은 절연 물질들(5112)을 관통하여 기판(5111)과 연결될 수 있다. 예컨대, 각 필라(5113)는 복수의 물질들로 구성될 수 있다. 예를 들면, 각 필라(1113)의 표면층(1114)은 제1타입으로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 각 필라(5113)의 표면층(5114)은 기판(5111)과 동일한 타입으로 도핑된 실리콘 물질을 포함할 수 있다. 이하에서는 설명의 편의를 위해, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 가정하지만, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 한정되지 않는다.
각 필라(5113)의 내부층(5115)은 절연 물질로 구성될 수 있다. 예를 들면, 각 필라(5113)의 내부층(5115)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 충진될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연 물질들(5112), 필라들(5113), 그리고 기판(5111)의 노출된 표면을 따라 절연막(5116)이 제공될 수 있다. 예컨대, 절연막(5116)의 두께는 절연 물질들(5112) 사이의 거리의 1/2 보다 작을 수 있다. 즉, 절연 물질들(5112) 중 제1절연 물질의 하부 면에 제공된 절연막(5116), 그리고, 제1절연 물질 하부의 제2절연 물질의 상부 면에 제공된 절연막(5116) 사이에, 절연 물질들(5112) 및 절연막(5116) 이외의 물질이 배치될 수 있는 영역이 제공될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연막(5116)의 노출된 표면 상에 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)이 제공될 수 있다. 예를 들면, 기판(5111)에 인접한 절연 물질(5112) 및 기판(5111) 사이에 제1방향을 따라 신장되는 도전 물질(5211)이 제공될 수 있다. 특히, 기판(5111)에 인접한 절연 물질(5112)의 하부 면의 절연막(5116) 및 기판(5111)의 상부 면의 절연막(5116) 사이에, 제1방향으로 신장되는 도전 물질(5211)이 제공될 수 있다.
절연 물질들(5112) 중 특정 절연 물질 상부 면의 절연막(5116) 및 특정 절연 물질 상부에 배치된 절연 물질의 하부 면의 절연막(5116) 사이에, 제1방향을 따라 신장되는 도전 물질이 제공될 수 있다. 예컨대, 절연 물질들(5112) 사이에, 제1방향으로 신장되는 복수의 도전 물질들(5221,5231,5241,5251,5261,5271,5281)이 제공될 수 있다. 또한, 최상부 절연 물질(5112) 상의 영역에 제1방향을 따라 신장되는 도전 물질(5291)이 제공될 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 금속 물질일 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고, 제1방향을 따라 신장되는 복수의 도전 물질들(5212,5222,5232,5242,5252,5262,5272,5282,5292)이 제공될 수 있다.
제3도핑 영역 및 제4도핑 영역들(5313,5314) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제3도핑 영역 및 제4도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고 제1방향을 따라 신장되는 복수의 도전 물질들(5213,5223,5243,5253,5263,5273,5283,5293)이 제공될 수 있다.
복수의 필라들(5113) 상에 드레인들(5320)이 각각 제공될 수 있다. 예컨대, 드레인들(5320)은 제2타입으로 도핑된 실리콘 물질들일 수 있다. 예를 들면, 드레인들(5320)은 n-타입으로 도핑된 실리콘 물질들일 수 있다. 이하에서는 설명의 편의를 위해, 드레인들(5320)는 n-타입 실리콘을 포함하는 것으로 가정하지만, 드레인들(5320)은 n-타입 실리콘을 포함하는 것으로 한정되지 않는다. 예컨대, 각 드레인(5320)의 폭은 대응하는 필라(5113)의 폭 보다 클 수 있다. 예를 들면, 각 드레인(5320)은 대응하는 필라(5113)의 상부면에 패드 형태로 제공될 수 있다.
드레인들(5320) 상에, 제3방향으로 신장된 도전 물질들(5331,5332,5333)이 제공될 수 있다. 도전 물질들(5331,5332,5333)은 제1방향을 따라 순차적으로 배치될 수 있다. 도전 물질들(5331,5332,5333) 각각은 대응하는 영역의 드레인들(5320)과 연결될 수 있다. 예컨대, 드레인들(5320) 및 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 각각 콘택 플러그들(contact plug)을 통해 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 금속 물질일 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,53333)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
도 5 및 도 6에서, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 스트링을 형성할 수 있다. 예를 들면, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 낸드 스트링(NS)을 형성할 수 있다. 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
그리고, 도 7을 참조하면, 도 6에 도시한 트랜지스터 구조(TS)에서의 절연막(5116)은, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)을 포함할 수 있다. 여기서, 도 7은, 도 6의 트랜지스터 구조(TS)를 보여주는 단면도이다.
필라(5113)의 p-타입 실리콘(5114)은 바디(body)로 동작할 수 있다. 필라(5113)에 인접한 제1서브 절연막(5117)은 터널링 절연막으로 동작할 수 있으며, 열산화막을 포함할 수 있다.
제2서브 절연막(5118)은 전하 저장막으로 동작할 수 있다. 예를 들면, 제2서브 절연막(5118)은 전하 포획층으로 동작할 수 있으며, 질화막 또는 금속 산화막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다.
도전 물질(5233)에 인접한 제3 서브 절연막(5119)은 블로킹 절연막으로 동작할 수 있다. 예를 들면, 제1방향으로 신장된 도전 물질(5233)과 인접한 제3서브 절연막(5119)은 단일층 또는 다층으로 형성될 수 있다. 제3서브 절연막(5119)은 제1서브 절연막 및 제2서브 절연막들(5117,5118)보다 높은 유전상수를 갖는 고유전막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)일 수 있다.
도전 물질(5233)은 게이트(또는 제어 게이트)로 동작할 수 있다. 즉, 게이트(또는 제어 게이트(5233)), 블로킹 절연막(5119), 전하 저장막(5118), 터널링 절연막(5117), 및 바디(5114)는, 트랜지스터(또는 메모리 셀 트랜지스터 구조)를 형성할 수 있다. 예컨대, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)은 ONO(oxide-nitride-oxide)를 구성할 수 있다. 이하에서는 설명의 편의를 위해, 필라(5113)의 p-타입 실리콘(5114)을 제2방향의 바디라 칭하기로 한다.
메모리 블록(BLKi)은 복수의 필라들(5113)을 포함할 수 있다. 즉, 메모리 블록(BLKi)은 복수의 낸드 스트링들(NS)을 포함할 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 제2방향(또는 기판과 수직한 방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다.
각 낸드 스트링(NS)은 제2방향을 따라 배치되는 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 스트링 선택 트랜지스터(SST)로 동작할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 접지 선택 트랜지스터(GST)로 동작할 수 있다.
게이트들(또는 제어 게이트들)은 제1방향으로 신장된 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)에 대응할 수 있다. 즉, 게이트들(또는 제어 게이트들)은 제1방향으로 신장되어 워드라인들, 그리고 적어도 두 개의 선택라인들(예를 들면, 적어도 하나의 스트링 선택라인(SSL) 및 적어도 하나의 접지 선택라인(GSL))을 형성할 수 있다.
제3방향으로 신장된 도전 물질들(5331,5332,5333)은 낸드 스트링들(NS)의 일단에 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 비트라인들(BL)로 동작할 수 있다. 즉, 하나의 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결될 수 있다.
제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)이 낸드 스트링들(NS)의 타단에 제공될 수 있다. 제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)은 공통 소스라인들(CSL)로 동작할 수 있다.
즉, 메모리 블록(BLKi)은 기판(5111)에 수직한 방향(제2방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함하며, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되는 낸드 플래시 메모리 블록(예를 들면, 전하 포획형)으로 동작할 수 있다.
도 5 내지 도 7에서는, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 설명하였지만, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장되는 도체라인들은 8개의 층, 16개의 층, 또는 복수의 층에 제공될 수 있다. 즉, 하나의 낸드 스트링(NS)에서, 트랜지스터는 8개, 16개, 또는 복수 개일 수 있다.
전술한 도 5 내지 도 7에서는, 하나의 비트라인(BL)에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 하나의 비트라인(BL)에 3개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예컨대, 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 m 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 하나의 비트라인(BL)에 연결되는 낸드 스트링들(NS)의 수만큼, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)의 수 및 공통 소스라인들(5311,5312,5313,5314)의 수 또한 조절될 수 있다.
또한, 도 5 내지 도 7에서는, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장된 하나의 도전 물질에, n 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 제1방향으로 신장된 하나의 도전 물질에 연결되는 낸드 스트링들(NS)의 수만큼, 비트라인들(5331,5332,5333)의 수 또한 조절될 수 있다.
도 8을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제1구조로 구현된 임의의 블록(BLKi)에는, 제1비트라인(BL1) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS11 to NS31)이 제공될 수 있다. 여기서, 도 8은, 도 5 내지 도 7에서 설명한 제1구조로 구현된 메모리 블록(BLKi)의 등가 회로를 도시한 회로도이다. 그리고, 제1비트라인(BL1)은 제3방향으로 신장된 도전 물질(5331)에 대응할 수 있다. 제2비트라인(BL2) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS12, NS22, NS32)이 제공될 수 있다. 제2비트라인(BL2)은 제3방향으로 신장된 도전 물질(5332)에 대응할 수 있다. 제3비트라인(BL3) 및 공통 소스라인(CSL) 사이에, 낸드 스트링들(NS13, NS23, NS33)이 제공될 수 있다. 제3비트라인(BL3)은 제3방향으로 신장된 도전 물질(5333)에 대응할 수 있다.
각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는 대응하는 비트라인(BL)과 연결될 수 있다. 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는 공통 소스라인(CSL)과 연결될 수 있다. 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공될 수 있다.
이하에서는 설명의 편의를 위해, 행(row) 및 열(column)) 단위로 낸드 스트링들(NS)을 정의할 수 있으며, 하나의 비트라인에 공통으로 연결된 낸드 스트링들(NS)은 하나의 열을 형성할 수 있음을, 일 예로 하여 설명하기로 한다. 예를 들면, 제1비트라인(BL1)에 연결된 낸드 스트링들(NS11 내지 NS31)은 제1열에 대응할 수 있고, 제2비트라인(BL2)에 연결된 낸드 스트링들(NS12 내지 NS32)은 제2열에 대응할 수 있으며, 제3비트라인(BL3)에 연결된 낸드 스트링들(NS13 내지 NS33)은 제3열에 대응할 수 있다. 하나의 스트링 선택라인(SSL)에 연결되는 낸드 스트링들(NS)은 하나의 행을 형성할 수 있다. 예를 들면, 제1스트링 선택라인(SSL1)에 연결된 낸드 스트링들(NS11 내지 NS13)은 제1행을 형성할 수 있고, 제2스트링 선택라인(SSL2)에 연결된 낸드 스트링들(NS21 내지 NS23)은 제2행을 형성할 수 있으며, 제3스트링 선택라인(SSL3)에 연결된 낸드 스트링들(NS31 내지 NS33)은 제3행을 형성할 수 있다.
또한, 각 낸드 스트링(NS)에서, 높이가 정의될 수 있다. 예컨대, 각 낸드 스트링(NS)에서, 접지 선택 트랜지스터(GST)에 인접한 메모리 셀(MC1)의 높이는 1이다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접할수록 메모리 셀의 높이는 증가할 수 있다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀(MC6)의 높이는 7이다.
그리고, 동일한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 스트링 선택라인(SSL)을 공유할 수 있다. 상이한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 상이한 스트링 선택라인들(SSL1, SSL2, SSL3)에 각각 연결될 수 있다.
아울러, 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 메모리 셀들은 워드라인(WL)을 공유할 수 있다. 또한, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 메모리 셀들(MC)에 연결된 워드라인들(WL)은 공통으로 연결될 수 있다. 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 더미 메모리 셀들(DMC)은 더미 워드라인(DWL)을 공유할 수 있다. 또한, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 더미 메모리 셀들(DMC)에 연결된 더미 워드라인들(DWL)은 공통으로 연결될 수 있다.
예컨대, 워드라인들(WL) 또는 더미 워드라인들(DWL)은 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 제공되는 층에서 공통으로 연결될 수 있다. 예컨대, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)은 콘택을 통해 상부 층에 연결될 수 있다. 상부 층에서 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 공통으로 연결될 수 있다. 즉, 동일한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 그리고, 상이한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 다시 말해, 낸드 스트링들(NS11 내지 NS13, NS21 내지 NS23, 및 NS31 내지 NS33)은 접지 선택라인(GSL)에 공통으로 연결될 수 있다.
공통 소스라인(CSL)은 낸드 스트링들(NS)에 공통으로 연결될 수 있다. 예를 들면, 기판(5111) 상의 활성 영역에서, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 연결될 수 있다. 예를 들면, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 콘택을 통해 상부 층에 연결될 수 있고, 또한 상부 층에서 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 공통으로 연결될 수 있다.
즉, 도 8에 도시된 바와 같이, 동일 깊이의 워드라인들(WL)은 공통으로 연결될 수 있다. 따라서, 특정 워드라인(WL)이 선택될 때, 특정 워드라인(WL)에 연결된 모든 낸드 스트링들(NS)이 선택될 수 있다. 상이한 행의 낸드 스트링들(NS)은 상이한 스트링 선택라인(SSL)에 연결될 수 있다. 따라서, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 동일 워드라인(WL)에 연결된 낸드 스트링들(NS) 중 비선택 행의 낸드 스트링들(NS)이 비트라인들(BL1 내지 BL3)로부터 분리될 수 있다. 즉, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 낸드 스트링들(NS)의 행이 선택될 수 있다. 그리고, 비트라인들(BL1 내지 BL3)을 선택함으로써, 선택 행의 낸드 스트링들(NS)이 열 단위로 선택될 수 있다.
각 낸드 스트링(NS)에서, 더미 메모리 셀(DMC)이 제공될 수 있다. 더미 메모리 셀(DMC) 및 접지 선택 트랜지스터(GST) 사이에 제1메모리 셀 내지 제3메모리 셀들(MC1 내지 MC3)이 제공될 수 있다.
더미 메모리 셀(DMC) 및 스트링 선택 트랜지스터(SST) 사이에 제4메모리 셀 내지 제6메모리 셀들(MC4 내지 MC6)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)의 메모리 셀들(MC)은, 더미 메모리 셀(DMC)에 의해 메모리 셀 그룹들로 분할될 수 있으며, 분할된 메모리 셀 그룹들 중 접지 선택 트랜지스터(GST)에 인접한 메모리 셀들(예를 들면, MC1 to MC3)을 하부 메모리 셀 그룹이라 할 수 있고, 분할된 메모리 셀 그룹들 중 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀들(예를 들면, MC4 내지 MC6)을 상부 메모리 셀 그룹이라 할 수 있다. 그러면 이하에서는, 도 9 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 제1구조와 다른 구조의 3차원 비휘발성 메모리 장치로 구현될 경우에 대해 보다 구체적으로 설명하기로 한다.
도 9 및 도 10을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 제2구조로 구현된 임의의 메모리 블록(BLKj)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 9는, 본 발명의 실시 예에 따른 메모리 장치가 앞선 도 5 내지 도 8에서 설명한 제1구조와 다른 제2구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제2구조로 구현된 임의의 메모리 블록(BLKj)을 도시한 사시도이고, 도 10은, 도 9의 메모리 블록(BLKj)을 임의의 제2선(Ⅶ-Ⅶ')에 따른 단면도이다.
우선, 기판(6311)이 제공될 수 있다. 예컨대, 기판(6311)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(6311)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(6311)은 p-타입 실리콘인 것으로 가정하지만, 기판(6311)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(6311) 상에, x-축 방향 및 y-축 방향으로 신장되는 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)이 제공된다. 여기서, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다.
또한, 기판(6311) 상에 x-축 방향 및 y-축으로 신장되는 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)이 제공된다. 여기서, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다. 그리고, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 y-축 방향을 따라 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)과 이격되어 제공된다.
아울러, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)을 관통하는 복수의 하부 필라(DP)들이 제공된다. 각 하부 필라(DP)는 z-축 방향을 따라 신장된다. 또한, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)을 관통하는 복수의 상부 필라(UP)들이 제공된다. 각 상부 필라(UP)는 z-축 방향을 따라 신장된다.
하부 필라(DP) 및 상부 필라(UP) 각각은 내부 물질(6361), 중간층(6362) 및 표면층(6363)을 포함한다. 여기서, 도 5 및 도 6에서 설명한 바와 같이, 중간층(6362)은 셀 트랜지스터의 채널로서 동작할 것이다. 표면층(6363)은 블로킹 절연막, 전하 저장막 및 터널링 절연막을 포함할 것이다.
하부 필라(DP) 및 상부 필라(UP)는 파이프 게이트(PG)를 통해 연결된다. 파이프 게이트(PG)는 기판(6311) 내에 배치될 수 있으며, 일 예로, 파이프 게이트(PG)는 하부 필라(DP) 및 상부 필라(UP)와 동일한 물질들을 포함할 수 있다.
하부 필라(DP)의 상부에, x-축 방향 및 y-축 방향으로 신장되는 제 2 타입의 도핑 물질(6312)이 제공된다. 예컨대, 제2타입의 도핑 물질(6312)은 n-타입의 실리콘 물질을 포함할 수 있다. 제2타입의 도핑 물질(6312)은 공통 소스라인(CSL)으로서 동작한다.
상부 필라(UP)의 상부에 드레인(6340)이 제공된다. 예컨대, 드레인(6340)은 n-타입의 실리콘 물질을 포함할 수 있다. 그리고, 드레인(6340)들의 상부에 y-축 방향으로 신장되는 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)이 제공된다.
제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 x-축 방향을 따라 이격되어 제공된다. 예컨대, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 금속 물질로 형성될 수 있으며, 일 예로, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)과 드레인(6340)들은 콘택 플러그들을 통해 연결될 수 있다. 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 각각 제1비트라인 및 제2비트라인들(BL1, BL2)로 동작한다.
제1도전 물질(6321)은 소스 선택라인(SSL)으로 동작하고, 제2도전 물질(6322)은 제1더미 워드라인(DWL1)으로 동작하며, 제3도전 물질 및 제4도전 물질들(6323,6324)은 각각 제1메인 워드라인 및 제2메인 워드라인들(MWL1, MWL2)로 동작한다. 그리고, 제5도전 물질 및 제6도전 물질들(6325,6326)은 각각 제3메인 워드라인 및 제4메인 워드라인들(MWL3, MWL4)로 동작하고, 제7도전 물질(6327)은 제2더미 워드라인(DWL2)으로 동작하며, 제8도전 물질(6328)은 드레인 선택라인(DSL)로서 동작한다.
하부 필라(DP), 그리고 하부 필라(DP)에 인접한 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 하부 스트링을 구성한다. 상부 필라(UP), 그리고 상부 필라(UP)에 인접한 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 상부 스트링을 구성한다. 하부 스트링 및 상부 스트링은 파이프 게이트(PG)를 통해 연결된다. 하부 스트링의 일단은 공통 소스라인(CSL)으로 동작하는 제2타입의 도핑 물질(6312)에 연결된다. 상부 스트링의 일단은 드레인(6320)을 통해 해당 비트라인에 연결된다. 하나의 하부 스트링 및 하나의 상부 스트링은 제2타입의 도핑 물질(6312)과 해당 비트라인 사이에 연결된 하나의 셀 스트링을 구성할 것이다.
즉, 하부 스트링은 소스 선택 트랜지스터(SST), 제1더미 메모리 셀(DMC1), 그리고 제1메인 메모리 셀 및 제2메인 메모리 셀들(MMC1, MMC2)을 포함할 것이다. 그리고, 상부 스트링은 제3메인 메모리 셀 및 제4메인 메모리 셀들(MMC3, MMC4), 제2더미 메모리 셀(DMC2), 그리고 드레인 선택 트랜지스터(DST)를 포함할 것이다.
한편, 도 9 및 도 10에서 상부 스트림 및 하부 스트링은, 낸드 스트링(NS)을 형성할 수 있으며, 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 여기서, 도 9 및 도 10에서의 낸드 스트림에 포함된 트랜지스터 구조는, 앞서 도 7에서 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 도 11을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제2구조로 구현된 임의의 블록(BLKj)에는, 도 9 및 도 10에서 설명한 바와 같이, 하나의 상부 스트링과 하나의 하부 스트링이 파이프 게이트(PG)를 통해 연결되어 구현된 하나의 셀 스트링들이 각각 복수의 쌍들을 이루어 제공될 수 있다. 여기서, 도 11은, 도 9 및 도 10에서 설명한 제2구조로 구현된 메모리 블록(BLKj)의 등가 회로를 도시한 회로도이며, 설명의 편의를 위해 제2구조로 구현된 임의의 블록(BLKj)에서 한 쌍을 구성하는 제1스트링과 제2스트링만을 도시하였다.
즉, 제2구조로 구현된 임의의 블록(BLKj)에서, 제1채널(CH1)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트(SSG1) 및 적어도 하나의 드레인 선택 게이트(DSG1)는, 제1스트링(ST1)을 구현하고, 제2채널(CH2)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트(SSG2) 및 적어도 하나의 드레인 선택 게이트(DSG2)는 제2스트링(ST2)을 구현한다.
또한, 제1스트링(ST1)과 제2스트링(ST2)은, 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되며, 또한 제1스트링(ST1)은, 제1비트라인(BL1)에 연결되고, 제2스트링(ST2)은 제2비트라인(BL2)에 연결된다.
여기서, 설명의 편의를 위해, 도 11에서는, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되는 경우를 일 예로 설명하였으나, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 소스 선택라인(SSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1드레인 선택라인(DSL1)에 연결되고 제2스트링(ST2)이 제2드레인 선택라인(DSL2)에 연결되거나, 또는 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1소스 선택라인(SSL1)에 연결되고 제2스트링(ST2)은 제2소스 선택라인(SDSL2)에 연결될 수도 있다.
도 12는 본 발명의 실시예에 따라 데이터의 다양한 접근 방식을 지원하는 메모리 시스템을 도시한 도면이다.
도 12를 참조하면, 도 1에 도시된 메모리 시스템(110)의 구성을 참조하여 본 발명의 실시예에 따라 다양한 어드레스 매핑 방법을 지원하는 메모리 시스템의 구성을 도시한 것을 알 수 있다.
구체적으로, 도 12에 도시된 메모리 시스템(110)은 컨트롤러(130), 및 메모리 장치(150)를 포함한다. 메모리 시스템(110)은, 호스트(102)로부터 입력되는 커맨드(CMD), 및 어드레스(ADD)에 응답하여 호스트(102)로부터 입력되는 데이터를 메모리 장치(150)에 저장하거나, 메모리 장치(150)에 저장된 데이터를 호스트(102)로 출력하는 동작을 수행한다.
이때, 메모리 장치(150) 내에 기존에 데이터가 저장된 영역(예를 들면, 페이지)에 새로운 데이터를 라이트(즉, 업데이트) 하기 위해서는 해당 영역을 삭제하여야만 한다. 하지만, 데이터 업데이트 시 매번 삭제 동작이 수행된다면, 반도체 시스템(110)의 동작 속도/효율 등이 악화될 수 있다. 따라서, 메모리 시스템(110)은 기존의 데이터가 저장된 영역을 무효화하고 업데이트 할 데이터를 새로운 영역에 저장함으로써 데이터 업데이트를 수행하고, 이를 위해 각각의 위치 정보를 매핑하는 동작을 수행한다. 즉, 메모리 시스템(110)의 컨트롤러(130)는 앞서 설명한 것과 같이 플래시 변환 계층(FTL) 등의 펌웨어를 구비하고, 호스트(102)로부터 전달되는 논리 어드레스(LA: Logical Address)를 메모리 장치(150)의 물리 어드레스(PA: Physical Address)로 매핑하여 해당 영역에 접근한다. 플래시 변환 계층(FTL)은 이 같은 어드레스 매핑 동작을 지원하기 위해 어드레스 매핑 테이블을 관리한다.
도 12에 도시된 것과 같이 본 발명의 실시예에 따라 다양한 어드레스 매핑 동작을 지원하기 위해, 컨트롤러(130)는 모드 선택부(1310)와 어드레스 매핑부(1320)를 포함할 수 있다. 어드레스 매핑부(1320)는 또한, 제1 매핑 테이블(1321), 및 제2 매핑 테이블(1322)을 포함할 수 있다.
호스트(102)는 메모리 장치(150)에 저장된 데이터를 순차적으로 읽거나 쓰려는 경향이 있다. 이를 공간적 지역성(spatial locality)을 가진다고 할 수 있다. 또한, 호스트(102)는 한번 접근한 데이터에 또다시 접근하는 경향이 있다. 이는 시간적 지역성(temporal locality)을 가진다고 할 수 있고, 이때는 한번 접근했던 데이터에 비교적 가까운 시간 내에 다시 접근할 수 있다.
모드 선택부(1310)는 외부로부터 입력되는 커맨드(CMD) 등을 바탕으로 호스트(102)의 메모리 장치(150)에 대한 접근 방식을 판단할 수 있다. 접근 방식이 공간적 지역성(spatial locality)을 갖는지, 즉 랜덤한 데이터 인지 순차적인 데이터인지에 따라 메모리 시스템(110)의 동작 모드를 선택할 수 있다. 그 결과, 모드 선택부(1310)는 제1 선택 신호(S1), 또는 제2 선택 신호(S2)를 선택적으로 출력할 수 있다. 예를 들면, 호스트(102)로부터 랜덤한 데이터에 대한 접근이 이루어질 때 제1 선택 신호(S1), 순차적인 데이터에 대한 접근이 이루어질 때 제2 선택 신호(S2)를 출력할 수 있다.
어드레스 매핑부(1320)는 모드 선택부(1310)로부터 출력되는 제1 선택 신호(S1), 및 제2 선택 신호(S2)에 응답하여 외부로부터 입력되는 데이터의 논리 어드레스(LA)를 물리 어드레스(PA)로 매핑하여 출력할 수 있다. 모드 선택부(1310)로부터 제1 선택 신호(S1)가 입력되는 경우, 제1 매핑 테이블(1321)이 활성화되어 논리 어드레스(LA)는 제1 물리 어드레스(PA1)로 매핑되어 출력된다. 반면, 모드 선택부(1310)로부터 제2 선택 신호(S2)가 입력되는 경우, 제2 매핑 테이블(1322)이 활성화되어 논리 어드레스(LA)는 제2 물리 어드레스(PA2)로 매핑되어 출력된다.
이때, 메모리 장치는(150) 도 1에 도시된 복수의 메모리 블록을 포함하는 제1 저장영역(1510), 및 제2 저장영역(1520)으로 정의될 수 있다. 메모리 시스템(110)은 제1 물리 주소(PA1), 및 제2 물리 주소(PA2)에 따라 각각 제1 저장 영역(1510), 및 제2 저장 영역(1520)에 접근할 수 있다.
본 발명의 실시예에 따라 논리 어드레스(LA)를 물리 어드레스(PA1, 및 PA2)로 매핑하는 동작이나, 그에 따라 제1 저장 영역(1510), 및 제2 저장 영역(1520)에서 데이터를 처리하는 동작에 대해 좀 더 구체적으로 설명하면 다음과 같다.
제1 매핑 테이블(1321)은 데이터의 논리 페이지에 해당하는 논리 어드레스(LA)를 제1 저장 영역(1510)의 물리 페이지에 해당하는 제1 물리 어드레스(PA1)로 매핑한다. 이때, 페이지 단위로 어드레스 매핑 동작이 수행되므로, 페이지 정렬을 위한 병합(merge) 동작은 수행하지 않아도 된다. 반면에, 무효한 페이지들을 정리하여 프리 블록을 생성하는 가비지 컬렉션 동작 등을 수행해야 하며, 이는 공지 기술에 따른 동작으로 구체적인 설명은 생략한다.
제2 매핑 테이블(1322)은 로그 블록을 기반으로 어드레스 매핑을 수행하여 논리 어드레스(LA)를 제2 물리 어드레스(PA2)로 매핑한다. 제2 물리 어드레스(PA2)를 이용해 로그 블록을 기반으로 데이터를 처리하기 위해서 제2 저장 영역(1520)에는 로그 블록이 할당되어 쓰기 버퍼 등으로 이용될 수 있다. 그에 따른 구체적인 구성 및 동작은 도 13 및 도 14를 참조하여 설명하도록 한다.
도 13 및 도 14는 도 12의 제2 저장 영역(1520)의 일부를 도시한 도면이다. 본 발명의 일실시예에 따른 메모리 시스템(110)은 로그 블록을 기반으로 어드레스 매핑을 수행할 때, 복수의 서브 모드로 동작을 수행할 수 있다. 이를 위해, 도 12의 모드 선택부(1310)는 호스트(102)의 메모리 장치(150)에 대한 접근 방식이 시간적 지역성(temporal locality)을 갖는지 확인할 수 있다. 즉, 빈번하게 접근되는 핫(hot) 데이터인지 한동안 접근이 없는 콜드(cold) 데이터인지에 따라 서브 동작 모드를 선택할 수 있다. 각각의 서브 동작 모드는 로그 블록을 기반으로 한 어드레스 매핑 방식에 있어서는 유사하지만, 제2 저장 영역 내에 메모리 블록 관리 방식에 있어서는 차이를 보일 수 있다.
도 13은 우선 완전한 로그 모드에서 메모리 시스템(110)의 동작을 설명하기 위한 것이다. 메모리 시스템(110)은 호스트(102)로부터 메모리 장치(150)에 대한 접근이 주로 콜드(cold) 데이터를 기반으로 이루어질 때, 완전한 로그 모드에서 동작할 수 있다.
제2 저장 영역은 복수의 데이터 블록(DB)과 데이터 블록(DB)의 쓰기 버퍼로 사용되는 로그 블록(LB)을 포함할 수 있다. 본 실시예에서는 2개의 로그 블록(LB1, LB2)과 2개의 데이터 블록(DB1, DB2)을 나타내고 있지만, 본 발명의 특징이 이에 한정되는 것은 아니다. 또한, 남아 있는 블록들의 여유 정도에 따라 로그 블록(LB)은 데이터 블록(DB)으로 데이터 블록(DB)은 로그 블록(LB)으로 서로 전환되어 관리될 수 있으며, 타입이 고정되는 것은 아니다. 각각의 데이터 블록(DB), 및 로그 블록(LB)에는 4개의 페이지들이 포함되는 것으로 일례를 들어 설명하였다.
순차적인 데이터에 대한 접근이므로, 즉 호스트(102)로부터 메모리 장치(150)에 대한 접근 방식이 공간적 지역성(spatial locality)을 가지므로, 하나의 데이터 블록(DB)은 하나의 논리 블록에 대응하는 페이지들의 데이터를 저장할 수 있다. 즉, 제1 데이터 블록(DB1)은 제1 논리 블록의 페이지(P11, P12, P13, P14)들의 데이터를 순차적으로 저장하고, 제2 데이터 블록(DB2)은 제2 논리 블록의 페이지(P21, P22, P23, P24)들의 데이터를 순차적으로 저장한다.
이때, 이미 저장된 논리 페이지에 대한 새로운 데이터가 라이트(write) 요청되면, 즉 기존의 데이터를 업데이트하기 위해서, 메모리 시스템(110)은 삭제(erase) 동작 후 라이트(write) 동작을 실시해야 한다. 메모리 시스템(110)의 삭제(erase) 동작은 블록 단위로 이루어지기 때문에, 이를 위해서는 업데이트될 페이지뿐 아니라 블록에 포함된 다른 페이지들까지 삭제/프로그램되어 동작 효율이 떨어질 수 밖에 없다. 따라서 기존의 데이터를 저장하는 페이지만을 무효화하고, 업데이트할 데이터는 쓰기 버퍼로 동작하는 로그 블록(LB)에 저장할 수 있다.
도 13의 첫 번째 변화를 통해 제1 논리 블록의 제2 페이지(P12')와 제2 논리 블록의 제1 페이지(P21')가 업데이트되는 경우를 확인할 수 있다. 각각은 여유 블록인 제1 로그 블록(LB1)에 저장되며, 기존의 해당 페이지는 무효화된다. (사선으로 표시 참조.) 이어지는 쓰기 동작에서도 제1 논리 블록의 제1 및 제3 페이지(P11', P13')와 제2 논리 블록의 제2 페이지(P22')의 데이터가 새롭게 입력되어 로그 블록(LB)에 업데이트되고 기존의 대응하는 페이지들은 무효화되는 것을 확인할 수 있다.
메모리 시스템(110)은 계속되는 라이트(write) 동작에 따라 데이터 블록(DB), 또는 로그 블록(LB)에서 여유 블록의 수가 점점 줄어들 수 있다. 따라서, 그 수가 줄어들어 임계치에 도달하게 되면 데이터 블록 또는 로그 블록을 삭제하여 여유 블록을 추가로 확보할 수 있다. 또한, 무효 페이지가 늘어날수록 메모리 시스템(110)의 동작이나 저장 용량에 있어 한계가 있으므로 이를 정리해 줄 필요가 있다. 데이터 블록(DB)이나 로그 블록(LB) 중에 어떤 것을 소거하고, 또한, 추가로 확보되는 블록을 어떤 타입으로 사용할지는 남아 있는 블록들이 수나 비율에 따라 결정될 수 있다. 결정된 데이터 블록(DB) 또는 로그 블록(LB)에서도 어떤 블록을 소거할지는 블록에 포함되어 있는 무효 페이지의 개수나 블록의 프로그램/소거 횟수를 참조하여 결정할 수 있다.
도 13에서는 무효 페이지가 많이 포함된 제1 데이터 블록(DB1)을 선택하여 무효 페이지를 정리하고 여유 블록을 확보하는 동작을 일례로 나타내었다. 완전한 로그 모드에서는 병합(merge) 동작을 수행하여 블록 정리가 이루어진다. 즉, 제1 데이터 블록(DB1)의 해당 논리 블록에 대한 유효 페이지가 저장된 제1 로그 블록(LB1)과 제1 데이터 블록(DB1)을 병합(merge)하여 여유 블록을 확보한다.
구체적으로, 제1 데이터 블록(DB1)은 3 개의 무효 페이지(P11, P12, P13)와 한 개의 유효 페이지(P14)를 포함한다. 따라서, 제1, 제2, 및 제3 무효 페이지(P11, P12, P13)에 대응하는 제1, 제2, 및 제3 유효 페이지(P11', P12', P13')와 제4 유효 페이지(P14)를 병합(merge)하여 새로운 데이터 블록(DB1')을 형성할 수 있다. 기존의 제1 데이터 블록(DB1) 및 제1 로그 블록(LB1)은 소거되어 여유 블록으로 전환될 수 있다. 이때, 제1 로그 블록(LB1)에 남아 있는 다른 페이지들은 (예를 들어, 제2 논리 블록의 제1 페이지 (P21')) 다른 로그 블록으로 (예를 들어, 제2 로그 블록(LB2))으로 복사되어 처리될 수 있다.
앞서 설명한 것과 같이, 본 발명의 실시예에 따라 로그 블록을 기반으로 어드레스 매핑을 수행하는 메모리 시스템은(110) 복수의 서브 모드로 동작을 수행할 수 있다. 도 14는 도 13과 다른 서브 모드, 즉, 제한된 로그 모드에서 동작하는 메모리 시스템(110)을 설명하기 위한 것으로, 이를 통해 각각의 서브 모드 동작의 차이를 좀 더 구체적으로 나타낼 수 있다.
도 14의 메모리 시스템(110)은 순환 버퍼 모드에서 동작할 수 있다. 메모리 시스템(110)은 호스트(102)로부터 메모리 장치(150)에 대한 접근이 주로 핫(hot) 데이터를 기반으로 이루어질 때, 순환 버퍼 모드에서 동작할 수 있다. 도 13에 관련된 동작들과 유사한 동작에 관한 설명은 생략하기로 한다.
도 14의 데이터 블록(DB) 역시 하나의 논리 블록에 대응하여 그 페이지들의 데이터를 저장할 수 있다. 즉, 제1 데이터 블록(DB1)은 제1 논리 블록의 페이지(P11, P12, P13, P14)들의 데이터를 순차적으로 저장하고, 제2 데이터 블록(DB2)은 제2 논리 블록의 페이지(P21, P22, P23, P24)들의 데이터를 순차적으로 저장한다.
이어서, 제1 논리 블록의 제2 및 제3 페이지(P12', P13')와 제2 논리 블록의 제1 페이지(P21')가 쓰기 요청되어 업데이트되는 경우를 확인할 수 있다. 각각은 여유 블록인 제1 로그 블록(LB1)에 저장되며, 기존의 해당 페이지는 무효화된다. (사선으로 표시 참조.) 계속되는 라이트(write) 동작에서도 제1 논리 블록의 제1 페이지(P11')와 제2 논리 블록의 제2 페이지(P22')의 데이터가 새롭게 입력되어 로그 블록(LB)에 업데이트 되고 기존의 대응하는 페이지들은 무효화되는 것을 확인할 수 있다.
계속되는 라이트(write) 동작으로 인해 여유 블록의 수가 임계치에 도달하게 되면, 메모리 시스템(110)은 데이터 블록을 소거하여 여유 블록을 확보할 수 있다. 즉, 무효 페이지가 많이 포함된 제1 데이터 블록(DB1)을 소거하여 여유 공간을 확보한다.
이때, 제1 데이터 블록(DB1)에 이미 저장되어 있던 데이터는 그 중요도를 판단하여, 그에 따라 재배치될 수 있다. 도 14에서 보이듯이, 유효 여부를 판단하고, 그 결과를 바탕으로 제4 페이지(P14)만이 제2 로그 블록(LB2)으로 복사된다. 그리고, 제1 데이터 블록(DB1)은 소거되어 새로운 논리 블록의 페이지들이 저장될 수 있다.
로그 블록(LB)의 경우도 마찬가지로 여유 블록의 수가 임계치에 도달하게 되면, 페이지가 가득찬 로그 블록(LB)의 페이지들을 정리하고 새로운 로그 블록(LB)으로 사용될 수 있다. 도 13의 완전한 로그 모드와는 달리, 상대적으로 자주 입력되는 핫(hot)데이터의 경우 업데이트 데이터로써 쓰기 버퍼로 동작하는 로그 블록(LB)에 저장되어 있을 가능성이 높다. 또한, 반복적인 업데이트가 이루어질 때 이전 페이지들이 모두 무효화되기 때문에 로그 블록(LB)을 정리할 때 많은 공간을 확보할 수도 있다.
즉, 도 13의 완전한 로그 모드에 비해 도 14의 순환 버퍼 모드에서는, 쓰기 버퍼로 동작하는 로그 블록(LB)의 비율을 높이고 이를 계속 순환시켜 관리하는 것이 바람직하다, 반면에, 자주 업데이트되지 않는 논리 주소를 바탕으로 순차적인 데이터를 처리할 때에는, 데이터 블록(DB)의 비율을 높이고 도 13의 완전한 로그 모드로 동작하는 것이 바람직하다. 따라서, 본 발명의 실시예에 따른 메모리 시스템(110)은 처리되는 데이터의 접근 방식에 따라서 로그 블록과 데이터 블록의 비율을 결정하고, 로그 모드/순환 버퍼 모드에서 선택적으로 동작할 수 있다.
도 15는 본 발명의 실시예에 따라 도 12의 메모리 시스템(110)의 전반적인 동작을 설명하기 위한 도면이다.
우선 호스트(102)로부터 커맨드(CMD)가 입력되면, 메모리 시스템(110)은 커맨드(CMD)와 관련된 데이터의 접근 방식을 파악할 수 있다(S1520). 구체적으로, 메모리 장치(150)에 저장되는 데이터가 공간적 지역성(spatial locality)을 갖는지 확인할 수 있다. 메모리 장치(150)에 저장되는 데이터가 공간적 지역성(spatial locality)이 없다고 판단되면, 즉, 랜덤한 데이터일 경우 제1 어드레스 매핑 단계(S1530)로 진행될 수 있다. 제1 어드레스 매핑 단계(S1530)에서는 어드레스 매핑부(1320)의 제1 매핑 테이블(1321)이 활성화되어, 메모리 장치(150)의 제1 저장 영역(1510)에 대한 어드레스 매핑이 페이지를 기반으로 수행될 수 있다.
반면에, 메모리 장치(150)에 저장되는 데이터가 공간적 지역성(spatial locality)을 갖고 있다고 판단되면, 즉, 순차적인 데이터일 경우 제2 어드레스 매핑 단계(S1540)로 진행될 수 있다. 제2 어드레스 매핑 단계(S1540)는 어드레스 매핑부(1320)의 제2 매핑 테이블(1322)이 활성화되고, 메모리 장치(150)의 제2 저장 영역(1520)에 대한 어드레스 매핑이 로그 블록을 기반으로 수행될 수 있다.
제2 어드레스 매핑 단계(S1540)에서, 메모리 시스템(110)은 추가적으로 메모리 장치(150)에 저장되는 데이터가 시간적 지역성(temporal locality)을 갖는지 확인할 수 있다(S1550). 시간적 지역성(temporal locality)을 갖는지 확인한 결과를 바탕으로, 메모리 시스템(110)의 동작은 다음 단계(S1560 또는 S1570)로 진행될 수 있다.
우선, 메모리 장치(150)에 저장되는 데이터가 시간적 지역성이 없다고 판단되면, 즉, 콜드(cold) 데이터일 경우 메모리 시스템(110)은 로그 모드 단계(S1560)에서 동작할 수 있다. 메모리 시스템(110)은 제2 저장 영역(1520)의 메모리 블록(MB)과 로그 블록(LB)을 병합하여 여유 블록을 확보함으로써, 복수의 메모리 블록을 관리할 수 있다.
반면에, 메모리 장치(150)에 저장되는 데이터가 시간 지역성(temporal locality)을 갖고 있다고 판단되면, 즉, 핫(hot) 데이터일 경우 메모리 시스템(110)은 순환 버퍼 모드 단계(S1570)에서 동작할 수 있다. 메모리 시스템(110)은 제2 저장 영역(15200)의 로그 블록(LB)의 비율을 높이고, 이를 계속 삭제/순환시켜 여유 블록을 확보할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 랜덤한 데이터, 및 순차적인 데이터를 구분하여 관리함으로써 각각의 데이터의 갱신 횟수나 재사용 횟수를 줄여 그에 따른 비용을 감소시킬 수 있다. 즉, 데이터의 접근 방식에 따라 가비지 컬렉션 또는 병합 동작을 선택적으로 적용해 메모리 시스템의 연산 효율을 높여 그 오버헤드를 줄일 수 있다.
또한, 핫(hot) 데이터, 및 콜드(cold) 데이터를 구분하여 각각에 경우에 메모리 블록을 유동적으로 관리하기 때문에, 전체 메모리 블록의 프로그램/소거 횟수를 조절하고 메모리 시스템의 수명 및 성능을 최대화할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
130 : 컨트롤러
1310 : 모드 선택부
1320 : 어드레스 매핑부
150 : 메모리 장치
1510 : 제1 저장 영역
1520 : 제2 저장 영역

Claims (20)

  1. 제1 저장 영역, 및 제2 저장 영역으로 구분되는 복수의 메모리 블록을 포함하는 메모리 장치; 및
    상기 메모리 장치에 저장되는 데이터의 접근 방식에 따라 제1 모드, 및 제2 모드를 선택하고, 제1 모드, 및 제2 모드에서 상기 데이터의 논리 어드레스를 각각 제1 저장 영역, 및 제2 저장 영역의 물리 어드레스로 매핑하는 제어부
    를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 데이터의 접근 방식은 데이터의 공간적 지역성을 포함하며,
    상기 제어부는 랜덤한 데이터, 및 순차적인 데이터에 대해 각각 제1 모드, 및 제2 모드를 선택하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 제어부는,
    상기 랜덤한 데이터, 및 순차적인 데이터에 대해 각각 제1 선택 신호, 및 제2 선택 신호를 출력하는 모드 선택부; 및
    상기 제1 선택 신호, 및 제2 선택 신호에 응답해 각각 활성화되는 제1 매핑 테이블, 및 제2 매핑 테이블을 포함하는 어드레스 매핑부를 포함하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 제1 매핑 테이블, 및 제2 매핑 테이블은 각각 페이지 기반 어드레스 매핑 및 로그 블록 기반 어드레스 매핑을 수행하는 메모리 시스템.
  5. 제2항에 있어서,
    상기 제어부는,
    제2 모드 에서, 데이터의 시간적 지역성에 따라 복수의 서브 모드를 추가로 선택하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 제어부는,
    상기 순차적인 데이터가 핫 데이터 또는 콜드 데이터인지에 따라, 각각 순환 버퍼 모드 또는 로그 모드를 상기 복수의 서브 모드로 선택하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 제2 저장 영역의 메모리 블록은,
    상기 순차적인 데이터를 저장하는 복수의 데이터 블록; 및
    쓰기 버퍼로 동작하며, 상기 복수의 데이터 블록에 저장된 데이터의 업데이트 데이터를 저장하는 복수의 로그 블록을 포함하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 로그 모드에서 제2 저장 영역의 메모리 블록 중 오픈 블록의 수가 기준값보다 작으면, 상기 데이터 블록 중 타겟 블록과 상기 타겟 블록에 대응하는 로그 블록의 유효 페이지들을 병합하여 오픈 블록을 확보하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 타겟 블록은,
    상기 데이터 블록 중 무효 페이지의 개수가 가장 많거나 프로그램/삭제 횟수가 가장 적은 블록을 포함하는 메모리 시스템.
  10. 제7항에 있어서,
    상기 순환 버퍼 모드에서 제2 저장 영역의 메모리 블록 중 오픈 블록의 수가 기준값보다 작으면, 상기 데이터 블록 또는 로그 블록 중 타겟 블록을 삭제하여 오픈 블록을 확보하는 메모리 시스템.
  11. 제10항에 있어서,
    상기 타겟 블록은,
    상기 데이터 블록 또는 로그 블록 중 무효 페이지의 개수가 가장 많거나 프로그램/삭제 횟수가 가장 적은 블록을 포함하며,
    상기 타겟 블록을 삭제하기 전에, 타겟 블록에 포함된 유효 페이지의 중요도를 확인하여 상기 로그 블록으로 복사하는 메모리 시스템.
  12. 제7항에 있어서,
    상기 로그 모드보다 순환 버퍼 모드일 때, 상기 데이터 블록에 대한 로그 블록 개수의 비율이 더 큰 메모리 시스템.
  13. 제1 저장 영역, 및 제2 저장 영역으로 구분되는 복수의 메모리 블록을 포함하는 메모리 장치에 저장되는 데이터의 공간적 지역성을 판단하는 단계; 및
    상기 판단 결과에 따라, 상기 데이터의 논리 어드레스를 각각 제1 저장 영역, 및 제2 저장 영역의 물리 어드레스로 매핑하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  14. 제13항에 있어서,
    상기 데이터의 공간적 지역성을 판단하는 단계는,
    상기 데이터가 랜덤한 데이터인지 순차적인 데이터인지 판단하는 단계를 포함하는 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 데이터의 논리 어드레스를 각각 제1 저장 영역, 및 제2 저장 영역의 물리 어드레스로 매핑하는 단계는,
    상기 데이터가 랜덤한 데이터일 때, 상기 데이터의 논리 어드레스를 페이지를 기반으로 제1 저장 영역의 물리 어드레스로 매핑하는 단계; 및
    상기 데이터가 순차적인 데이터일 때, 상기 데이터의 논리 어드레스를 로그 블록을 기반으로 제2 저장 영역의 물리 어드레스로 매핑하는 단계를 포함하는 메모리 시스템의 동작방법.
  16. 제14항에 있어서,
    상기 데이터가 순차적인 데이터일 때,
    상기 데이터의 시간적 지역성을 판단하는 단계; 및
    상기 판단 결과에 따라, 상기 제2 저장 영역의 복수의 메모리 블록 중에서 메모리 블록, 및 로그 블록의 비율을 조절하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  17. 제16항에 있어서,
    상기 데이터의 시간적 지역성을 판단하는 단계는,
    상기 데이터가 콜드 데이터인지 핫 데이터인지 판단하는 단계를 포함하는 메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 데이터가 콜드 데이터일 때, 상기 메모리 블록과 로그 블록을 병합하여 여유 블록을 확보하는 메모리 시스템의 동작방법.
  19. 제17항에 있어서,
    상기 데이터가 핫 데이터일 때, 상기 메모리 블록 또는 로그 블록을 삭제 및 순환하여 여유 블록을 확보하는 메모리 시스템의 동작방법.
  20. 제16항에 있어서,
    상기 제2 저장 영역의 복수의 메모리 블록 중에서 메모리 블록, 및 로그 블록의 비율을 조절하는 단계는,
    상기 데이터가 콜드 데이터일 때, 상기 로그 블록의 비율을 낮추는 단계; 및
    상기 데이터가 핫 데이터일 때, 상기 로그 블록의 비율을 높이는 단계를 포함하는 메모리 시스템의 동작방법.
KR1020150162567A 2015-11-19 2015-11-19 메모리 시스템 및 그의 동작방법 KR102517129B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150162567A KR102517129B1 (ko) 2015-11-19 2015-11-19 메모리 시스템 및 그의 동작방법
US15/148,878 US10019376B2 (en) 2015-11-19 2016-05-06 Memory system and operating method thereof
CN201610581681.4A CN106776353B (zh) 2015-11-19 2016-07-21 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150162567A KR102517129B1 (ko) 2015-11-19 2015-11-19 메모리 시스템 및 그의 동작방법

Publications (2)

Publication Number Publication Date
KR20170058676A true KR20170058676A (ko) 2017-05-29
KR102517129B1 KR102517129B1 (ko) 2023-04-04

Family

ID=58721691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150162567A KR102517129B1 (ko) 2015-11-19 2015-11-19 메모리 시스템 및 그의 동작방법

Country Status (3)

Country Link
US (1) US10019376B2 (ko)
KR (1) KR102517129B1 (ko)
CN (1) CN106776353B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190053086A (ko) * 2017-11-09 2019-05-17 한국전자통신연구원 분리 메모리 관리 방법 및 장치
WO2022191622A1 (ko) * 2021-03-10 2022-09-15 성균관대학교산학협력단 캐시 관리 장치 및 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163434A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリシステム
KR102430791B1 (ko) * 2017-07-19 2022-08-10 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
US10719439B2 (en) 2017-09-06 2020-07-21 Seagate Technology Llc Garbage collection of a storage device
CN107797939B (zh) * 2017-09-28 2020-02-28 北京华航无线电测量研究所 一种将慢速串口数据与高速采集数据融合存储的方法
CN109800180B (zh) * 2017-11-17 2023-06-27 爱思开海力士有限公司 用于地址映射的方法和存储器系统
KR20190073132A (ko) * 2017-12-18 2019-06-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20190086921A (ko) * 2018-01-15 2019-07-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102549346B1 (ko) * 2018-07-24 2023-06-28 삼성전자주식회사 솔리드 스테이트 드라이브 및 그의 메타 데이터 액세스 방법
KR102612842B1 (ko) * 2018-09-17 2023-12-13 에스케이하이닉스 주식회사 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치
KR20200106739A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102705754B1 (ko) * 2019-03-05 2024-09-12 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그것의 동작방법
KR20200122685A (ko) * 2019-04-18 2020-10-28 에스케이하이닉스 주식회사 메모리 시스템 내에서 서로 다른 종류의 데이터를 처리하기 위한 장치 및 방법
KR20210074849A (ko) 2019-12-12 2021-06-22 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법
KR20210129490A (ko) * 2020-04-20 2021-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US11481273B2 (en) 2020-08-17 2022-10-25 Micron Technology, Inc. Partitioned memory having error detection capability

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090093626A (ko) * 2008-02-29 2009-09-02 삼성전자주식회사 메모리 시스템 및 그것의 블록 병합 방법
US20090310408A1 (en) * 2008-06-13 2009-12-17 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US20100146193A1 (en) * 2008-12-08 2010-06-10 Samsung Electronics Co., Ltd. System and method for cache synchronization
US7941674B2 (en) * 2002-11-27 2011-05-10 Sandisk Il Ltd. Apparatus and method for securing data on a portable storage device
US20110138148A1 (en) * 2009-12-04 2011-06-09 David Friedman Dynamic Data Storage Repartitioning
US20120311228A1 (en) * 2011-06-03 2012-12-06 Advanced Micro Devices, Inc. Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028929B1 (ko) 2008-12-31 2011-04-12 성균관대학교산학협력단 실시간 시스템을 위한 로그 블록 연관성 분산 방법 및 이를수행하는 플래시 메모리 장치
US8412909B2 (en) * 2009-04-08 2013-04-02 Samsung Electronics Co., Ltd. Defining and changing spare space and user space in a storage apparatus
KR101644125B1 (ko) 2009-09-22 2016-07-29 삼성전자주식회사 비휘발성 메모리를 이용한 로깅 최적화 장치 및 방법
KR101179027B1 (ko) 2010-02-26 2012-08-31 성균관대학교산학협력단 버퍼의 지역성에 기초한 가비지 컬렉션을 수행하는 낸드 플래시 메모리 시스템 및 방법
CN103530062B (zh) * 2012-07-03 2016-12-21 群联电子股份有限公司 数据存储方法、存储器控制器与存储器存储装置
US9367262B2 (en) * 2013-02-26 2016-06-14 Seagate Technology Llc Assigning a weighting to host quality of service indicators
US20140258628A1 (en) 2013-03-11 2014-09-11 Lsi Corporation System, method and computer-readable medium for managing a cache store to achieve improved cache ramp-up across system reboots
CN104268095A (zh) * 2014-09-24 2015-01-07 上海新储集成电路有限公司 一种存储器及基于该存储器进行数据读/写操作的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941674B2 (en) * 2002-11-27 2011-05-10 Sandisk Il Ltd. Apparatus and method for securing data on a portable storage device
KR20090093626A (ko) * 2008-02-29 2009-09-02 삼성전자주식회사 메모리 시스템 및 그것의 블록 병합 방법
US20090310408A1 (en) * 2008-06-13 2009-12-17 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US20100146193A1 (en) * 2008-12-08 2010-06-10 Samsung Electronics Co., Ltd. System and method for cache synchronization
US20110138148A1 (en) * 2009-12-04 2011-06-09 David Friedman Dynamic Data Storage Repartitioning
US20120311228A1 (en) * 2011-06-03 2012-12-06 Advanced Micro Devices, Inc. Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190053086A (ko) * 2017-11-09 2019-05-17 한국전자통신연구원 분리 메모리 관리 방법 및 장치
WO2022191622A1 (ko) * 2021-03-10 2022-09-15 성균관대학교산학협력단 캐시 관리 장치 및 방법

Also Published As

Publication number Publication date
KR102517129B1 (ko) 2023-04-04
US20170147503A1 (en) 2017-05-25
CN106776353A (zh) 2017-05-31
US10019376B2 (en) 2018-07-10
CN106776353B (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
KR102517129B1 (ko) 메모리 시스템 및 그의 동작방법
KR20170056765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170061221A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160127524A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160073873A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170075855A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160148952A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170044780A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20160058458A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160075166A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR20170050953A (ko) 메모리 시스템 및 그의 동작방법
KR20170056767A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170099018A (ko) 메모리 시스템 및 그의 동작방법
KR20170059049A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160143259A (ko) 메모리 시스템 및 그의 동작방법
KR20160132204A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170111193A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170060206A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170057902A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170076883A (ko) 메모리 시스템 및 그의 동작방법
KR20170059658A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170073792A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170061218A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170044781A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170076878A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant