KR20170048551A - 복수의 대상 기판 상에 복수의 그래핀층을 직접 전사 - Google Patents

복수의 대상 기판 상에 복수의 그래핀층을 직접 전사 Download PDF

Info

Publication number
KR20170048551A
KR20170048551A KR1020177009139A KR20177009139A KR20170048551A KR 20170048551 A KR20170048551 A KR 20170048551A KR 1020177009139 A KR1020177009139 A KR 1020177009139A KR 20177009139 A KR20177009139 A KR 20177009139A KR 20170048551 A KR20170048551 A KR 20170048551A
Authority
KR
South Korea
Prior art keywords
layer
graphene
substrate
attached
stack
Prior art date
Application number
KR1020177009139A
Other languages
English (en)
Inventor
이마누엘 트레오시
알레산드라 시다
빈센조 팔레르모
모드 아드난 칸
Original Assignee
사빅 글로벌 테크놀러지스 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사빅 글로벌 테크놀러지스 비.브이. filed Critical 사빅 글로벌 테크놀러지스 비.브이.
Publication of KR20170048551A publication Critical patent/KR20170048551A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1207—Heat-activated adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B32B9/007—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile comprising carbon, e.g. graphite, composite carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H20/00—Advancing webs
    • B65H20/02—Advancing webs by friction roller
    • C01B31/0438—
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/22—Nickel or cobalt
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2301/00—Handling processes for sheets or webs
    • B65H2301/40—Type of handling process
    • B65H2301/44—Moving, forwarding, guiding material
    • B65H2301/443—Moving, forwarding, guiding material by acting on surface of handled material
    • B65H2301/4431—Moving, forwarding, guiding material by acting on surface of handled material by means with operating surfaces contacting opposite faces of material
    • B65H2301/44318—Moving, forwarding, guiding material by acting on surface of handled material by means with operating surfaces contacting opposite faces of material between rollers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Laminated Bodies (AREA)

Abstract

그래핀 또는 2-D 물딜을 포함하는 전도성 물질 또는 활성물질을 제조하는 방법이 개시된다. 상기 방법은 적층 스택을 제조하는 것을 포함한다. 상기 적층 스택은 하나 이상의 전도성 물질 또는 금속층에 의해 분리된 2-D 물질 또는 하나 이상의 기판 물질을 포함한다. 상기 스택은 두 개의 전도성 물질 또는 활성 물질을 얻기 위해 금속 제거 공정이 수행될 수 있다. 제1 전도성 물질 또는 제1 활성 물질은 제1활성층에 부착된 제1기판층을 포함할 수 있다. 상기 제2 전도성 물질 또는 제2 활성 물질은 제2활성층에 부착된 제2기판층을 포함할 수 있다. 상기 제1활성층 및 제2활성층은 전도성 그래핀층 일 수 있다.

Description

복수의 대상 기판 상에 복수의 그래핀층을 직접 전사{DIRECT TRANSFER OF MULTIPLE GRAPHENE LAYERS ONTO MULTIPLE TARGET SUBSTRATES}
본 출원의 청구범위는 2014년 11월 4일자로 출원된 미국 특허출원 제62/074,948호의 "복수의 대상 기판 상에 복수의 그래핀층을 직접 전사' 대한 내용을 원용한다. 참조된 출원의 내용은 참조로서 본 출원에 통합된다.
본 발명은 일반적으로 하나의 기판으로부터 다른 대상 기판으로 그래핀층 및 다른 2차원 재료를 전사하는 방법에 관한 것이다. 상기 공정은 하나의 기판(예를 들면 금속 기판 또는 층)의 양면 상에 존재하는 그래핀층을 2개의 개별 기판에 동시에 전달하여 그래핀 전사 공정의 효율을 향상시키는 데 사용될 수 있다.
그래핀은 벌집 모양의 결정 격자에 밀도가 높은 sp2 결합 탄소 원자의 한 원자 두께, 평면 시트의 형태로 된 순수한 탄소이다. 엄격하게, 탄소 원자의 2D 단일층 벌집으로서, 그래핀은 가장 얇은 물질이고, 가장 강한 물질로 측정된다. 그래핀은 매우 높은 전기 및 열전도성, 광학 투명성, 모든 분자 가스에 대한 불투과성, 높은 전하 이동도 및 극한의 전류 밀도를 유지하는 능력과 같은 많은 뛰어난 특성을 가지고 있다. 또한, 그래핀은 강하고 유연하다. 전하 운반체는 거대한 고유이동도를 나타내며, 최소 유효 질량(제로)을 가지며, 실온에서 비산하지 않고 마이크로미터 길이의 거리를 이동할 수 있다. 그래핀은 구리보다 6배이상 높은 전류 밀도를 유지할 수 있으며, 열전도성과 강성을 가지고, 가스에 불투과성이며 취성 및 연성과 같은 상반되는 특성을 조화시킨다. 그래핀의 우수한 특정은 기존 응용 분야에서 그래핀이 다른 재료를 대체할 수 있는 가능성을 시사한다. 특히, 투명성, 전도성 및 탄성의 조합은 터치 스크린 디스플레이, 전자 종이 그리고 유기 발광 다이오드(OLEDs)와 같은 전자제품에 사용된다. 뛰어난 전기 및 광학 특성을 모두 보여주는 그래핀은 인듐 주석 산화물(ITO) 대신 사용할 수 있다. 그래핀은 또한 뛰어난 기계적 유연성과 화학적 내구성을 가지고 있으며, 이는 일반적으로 인듐 주석 산화물(ITO)이 실패하는 유연 전자 장치의 중요한 특성이다. 현재, 대규모 생산에서 단일 그래핀 시트에 대해 달성된 값에 도달하는 그래핀 물질의 품질 개선을 위한 노력이 있다.
그래핀 응용 분야의 시장은 현재 특정 응용 분야에 적합한 특성을 지닌 그래핀의 생산 및 가공의 진보에 의해 주도되고 있다. 특정 등급의 그래핀의 성질은(그리고, 그래핀을 활용할 수 있는 응용 분야의 풀) 처리 방법에 크게 영향을 받는 재료의 품질, 결함 유형, 기판 등에 의해 결정된다.
화학 기상 증착(chemical vaporization deposition, CVD)은 그래핀 필름이 용광로의 금속 촉매 기판(일반적으로 구리)의 양면에서 성장하고 저 진공하에서의 약 1000℃까지 가열되는 합성 방법이다. 그래핀의 평방 미터의 생산은 이미 다른 실험실에 의해 달성되었다. 그러나, 완전한, CVD 공정은 구리 지지체의 제거 및 유전체 표면 또는 다른 관심 기판으로의 그래핀 이송에 필요한 큰 에너지 소비 때문에 고가이다. 현재 기판으로 그래핀의 전사 공정은 많은 습식 화학 공정이 필요하다. 습식 공정은 CVD 그래핀, 용매, 식각액, 물 린스 및 최종 열처리에 폴리머의 증착을 포함한다. 또한, 그래핀의 한면 또는 층만이 전달되는 반면 금속 촉매 기질상의 그래핀의 다른면 또는 층은 전형적으로 버려진다.
예를 들면, 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA) (See, Li et al, Nano Letters, 2009, Vol. 2, pp. 4359-4363) 또는 폴리디메틸실록산(polydimethylsiloxane, PDMS) (See, Kim et al, Nature, 2009, Vol. 457, pp. 706-710) 성장을 위해 사용되는 밑에 있는 금속 기판의 에칭 및 제거를 허용하는 그래핀 상의 지지코팅으로 사용되어 왔다. 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA)는 좋은 전기적 결과를 제공하기 때문에 CVD 그래핀 이송에 사용되는 가장 일반적인 폴리머이다. 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA) 공정에서, 금속 에칭이 끝날 때, 에칭 용액으로부터 본질적으로 "fished"될 수 있는 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA)/그래핀의 "raft"이 남아 있고 이산화규소 실리콘 (SiO2/Si) 웨이퍼 또는 폴리에틸렌 테레프탈레이트 (polyethylene terephthalate, PET)이다. 그 다음, 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA)는 종종 아세톤과 같은 적합한 용매를 사용하여 용해된다. 일반적인 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA) 용매 제거 공정은 불완전하여 X-선 광전자 분광기(See, Pirkle et al, Appl. Phys. Lett. 2011, Vol. 99, pp. 122108-122108-3)로 검출 할 수 있는 잔류물을 초래하며, 이는 이후의 진공 어닐링에 의해 감소된다. 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA)를 사용하면 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA)가 완전히 제거되지 않으므로 처리 시간과 비용이 증가한다. 잔류 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA)는 결함 및 / 또는 분해된 그래 핀을 생성 할 수 있고, 따라서 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA) 공정으로부터 그래핀을 포함하는 장치를 제조하는 데 문제가 발생한다. 따라서, 이러한 유형의 공정은 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA) 잔류 물의 존재, 금속 폐기물에 대한 높은 비용 및 산업 공정에 대한 불량한 확장 성의 문제점을 겪는다.
대규모로 그래핀을 기판으로 옮기기 위한 대면적 CVD 그래핀을 위한 다른 기술들이 개발되었다. 참조 문헌(Bae et al. Nanotechnol. 2010, Vol. 5, pp. 574-478)에는 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA)의 대체물 및 CVD 그래 핀에 대한 지지체로서 열방출 테이프를 사용한다. 이 경우, 지지체는 열적으로 제거되지만, 여전히 장치의 실현을 어렵게 하는 잔류 물을 남길 수 있다. 또 다른 참조문헌(Kobayashi et al. Appl. Phys lett, 2013, Vol. 102)에는 그래 핀을 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)에 부착시키는 데 사용되는 UV광 경화성 에폭시 수지로 얻은 대면적 그래 핀 전사 공정을 설명하고 있다. 대신에 다른 공정은 기계적 스트립핑(See, Yoon et al. Nano Lett., 2012, pp. 1448-1452) 또는 전기 화학적 필링(See, Wang et al., Nano, 2012, Vol. 5 pp. 9927-9933)을 사용하여 그래핀을 제거하여 성장된 기판을 재활용 하려고 한다. 또 다른 참조문헌(Han et al. in Nano, 2011, Vol. 6, pp.56-65)은 에틸 비닐 아세테이트(ethyl vinyl acetate, EVA)로 코팅된 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)를 50:50의 비율로 사용하는 그래핀 전사 공정을 기술하고 있다. 그러나, 생성된 시트는 흐릿하여 전사 공정 후에 어닐링을 필요로 하여 사용하기에 적합한다.
그래핀은 전자 장치의 투명하고 유연한 구성 요소에 사용될 수 있다. 그러나 현재의 그래핀 전사 기술은 고가이며 일반적으로 대상 기판 상에 고품질의 그래 핀층을 대량으로 생산하는 데 비효율적이다.
그래핀을 플렉시블 기판에 전송하는 것과 관련된 문제에 대한 해결책이 발견되었다. 이 해결책은 그래핀층의 성질을 보존하면서 동시에 전사 공정에서 금속 촉매상에 존재하는 두 개의 그래핀층을 동시에 이용함으로써 그래핀 전사 공정을 증가시키는 능력에 있다(예를 들어, 적어도 100% 또는 두배).
본 발명의 일 측면에 따르면, 그래핀 라미네이트 또는 전도성 또는 활성 물질을 제조하는 방법을 개시되어 있으며, 상기 방법은 제1기판층, 상기 제1기판층에 부착된 그래핀층, 상기 제1기판층에 부착된 그래핀층, 상기 금속층에 부착된 제2그래핀층 및 상기 제2그래핀층에 부착 된 제2기판층을 포함하고, 상기 금속층을 상기 적층 스택으로부터 제거하고, 2개의 그래핀 라미네이트 또는 전도성 또는 활성 물질을 획득하는 단계를 포함하며, 상기 제1그래핀 라미네이트 또는 전도성 또는 활성 물질은 상기 제1그래핀층에 부착된 상기 제1기판층을 포함하고, 상기 제2그래핀 라미네이트 또는 상기 전도성 또는 활성 물질은 상기 제2그래핀층에 부착된 상기 제2기판층을 포함하며, 상기 제1그래핀층 및 제2그래핀층은 전도층 또는 활성층이다. 제1기판층과 제1그래핀층의 부착은 제1기판층과 제1그래핀층 사이에 위치된 제1접착층을 통해 이루어 질 수 있다. 유사하게, 제2기판층과 제2그래핀층의 부착은 또한 제2기판층과 제2그래핀층 사이에 위치된 제2접착층을 통해 이루어 질 수 있다. 접착층은 각각 열 활성 접착제, 압력 활성화 접착제, 용매 활성화 접착제, UV 활성화 접착제, 플라즈마 활성 접착제 또는 이들의 임의의 조합 일 수 있다. 특정 실시 예에서, 제1접착층 및 제2접착층은 열적으로 활성화 된 접착제를 포함하며, 그 예로는 폴리에틸렌 아크릴레이트 중합체 또는 그의 공중합체(polyethylene acrylate polymer copolymer thereof), 에틸렌 비닐 아세테이트 공중합체(ethylene vinyl acetate copolymer, EVA), 에틸렌 메틸 아크릴 레이트 공중합체(ethylene methyl acrylate copolymers, EMA), 에틸렌 아크릴 레이트(ethylene acrylic acrylate, EAA), 에틸렌 에틸 아크릴 레이트(ethylene ethyl acrylate, EEA) 또는 에틸렌 메틸 산성 아크릴 레이트(ethylene methyl acidic acrylate, EMAA)를 포함한다. 또한, 접착제의 임의의 조합이 사용될 수 있다. 대안적으로, 제1기판 및 제2기판은 열, 압력, 열 및 압력, 플라즈마 활성화 또는 정전기 상호 작용의 사용을 포함 할 수 있는 비제한적인 제1그래핀층 및 제2그래핀층에 직접 부착 될 수 있다. 예를 들어, 기판층을 가열 한 후에 기판층을 그래핀층으로 가압함으로써 그래핀층을 기판층에 직접 부착시킬 수 있다. 어떤 경우에는, 그래핀층의 일부분이 기판층의 표면에 매립 될 수 있다. 정전기 상호 작용과 관련하여, 그래핀층 및 기판층 중 하나 또는 모두는 각 층의 표면 상에 부여된 반대 전하를 가질 수 있고, 그래핀층의 표면과 기판층의 표면 사이의 정전기적 상호 작용을 통해 직접 부착 될 수 있다. 플라즈마 활성화는 기판 처리 된 기판층과 그래핀층 사이의 접착력을 증가시키는 방식으로 기판층의 표면이 기능화되도록 플라즈마 처리를 통해 기판층 상에서 사용될 수 있다. 예를 들어, 플라즈마 처리를 통해 기판층의 표면상에 생성된 작용기는 그래핀층과 상호 작용할 수 있다. 본 발명과 관련하여, 제1기판층은 전술한 부착 공정 중 임의의 하나에 의해 제1그래핀층에 부착 될 수 있다. 유사하게, 제2기판층은 전술한 부착 공정 중 임의의 하나에 의해 제2그래핀층에 부착 될 수 있다. 바람직한 실시 예에서, 제1그래핀층 및 제2그래핀층은 접착제를 통해 제1기판층 및 제2기판층에 부착되고, 가장 바람직하게는 열 활성화 접착제를 통해 부착된다. 적층 스택은 제1기판층을 제1그래핀층에 부착시키고 제2기판층을 제2그래핀층에 부착시키는 단계를 포함하는 라미네이션 공정에 그래핀 스택을 적용함으로써 획득 될 수 있다. 바람직한 실시 예에서, 그래핀 스택은 금속층의 각각의 대향 측면 상에 그래핀의 화학 기상 증착에 의해 생성 될 수 있다. 그래핀 스택은 제1그래핀층, 금속층 및 제2그래 핀층을 포함 할 수 있다. 제1접착층은 제1그래핀층에 직접 부착 될 수 있고 금속층에 대향한다. 제2접착층은 제2그래핀층에 직접 부착 될 수 있고 금속층에 대향한다. 대안적으로, 제1접착층은 제1기판층에 직접 부착 될 수 있고 / 있거나 제2접착층은 제2기판층에 부착 될 수 있다. 바람직한 실시 예에서, 제1기판층은 제1그래핀층에 부착 될 수 있고 제2기판층은 제2그래핀층에 동시에 부착 될 수 있다. 또는 부착을 순차적으로 또는 동시에 수행 할 수 없다. 부착은 롤투롤 공정을 통해 또는 프레스 공정(예를 들어, 고온 프레스)을 통해 수행 될 수 있다. 적층 스택 또는 그래핀 스택의 금속층은 촉매 금속 (예로 구리, 니켈, 루테늄, 팔라듐, 이리듐, 백금, 로듐, 은, 금과 같은 그래 핀의 성장 또는 증착을 허용하는 금속, 게르마늄 또는 이들의 임의의 조합)일 수 있다. 금속층은 화학적 방법, 기계적 방법, 전기 화학적 방법 또는 다른 공지 된 금속 제거 방법에 의해 제거 될 수 있다. 일 실시 예에서, 금속층 제거는 적층 스택을 에칭 용액(예를 들어, 염화철 용액과 황산 암모늄 용액, 질산 용액 등)으로 처리함으로써 화학적 에칭 기술에 의해 수행된다. 일 실시 예에서, 기계적 프로세스는 기계적 박리를 포함 할 수 있다. 일 실시 예에서, 전기 화학적 방법은 수산화나트륨(NaOH), 과황산암모늄((NH4)2S2O8) 또는 과황산칼륨(K2S2O8 )을 가지는 전해 전지에서 캐소드 및 유리 탄소 애노드로서 사용되는 그래핀 스택에 직류 전압을 인가하는 단계를 포함 할 수 있다. 전기 화학 공정 중에 생성 된 수소는 그래핀층으로부터 금속을 박리시킬 수 있다. 제1기판 및/또는 제2기판, 제1접착층 및/또는 제2접착층, 제1그래핀층 및/또는 제2그래핀층, 또는 이들의 조합은 각각 천공되거나 부분적으로 천공 될 수 있다. 일부 경우에, 그래핀 스택은 패턴화되거나 기능화 될 수 있다. 특정 예에서, 제1기판층 및 제2 기판층의 각각 또는 모두는 중합체층 일 수 있다. 또한, 기판층의 각각 또는 모두는 투명, 반투명 또는 불투명 할 수 있다. 중합체 층을 형성하는데 사용될 수 있는 중합체의 비제한적인 예는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 중합체의 폴리카보네이트(polycarbonate family of polymers, PC)계열, 폴리부틸렌테레 프탈레이트(polybutylene terephthalate, PBT), 폴리 (1,4- 시클로 헥 실리 덴 시클로 헥산 -1,4- 디카 르 복실 레이트)(poly(1,4-cyclohexylidene cyclohexane-1,4-dicarboxylate), PCCD), 글리콜 변성 폴리 시클로 헥실 테레 프탈레이트 (glycol modified polycyclohexyl terephthalate, PCTG), 폴리(페닐 렌 옥사이드) (Poly(phenylene oxide), PPO), 폴리프로필렌(polyethylene, PP), 폴리에틸렌(PE), 폴리염화비닐(polyvinyl chloride, PVC), 폴리스티렌(polystyrene, PS), 폴리에틸렌이민(polyethyleneimine), 열가소성 엘라스토머(thermoplastic elastomer, TPE), 테레프탈산(terephthalic acid, TPA), 엘라스토머(elastomers), 폴리(시클로헥산 디메틸렌 테레프탈레이트)(poly(cyclohexanedimethylene terephthalate), PCT), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리아미드(polyamide, PA), 폴리스티렌 술폰산염 (polystyrene sulfonate, PSS), 폴리 에테르 에테르 케톤(polyether ether ketone, PEEK), 폴리에테르이미드 (polyetherimide, PEI) 또는 이들의 조합 또는 혼합물을 포함 할 수 있다. 바람직한 실시 예에서, 제1기판층 및 제2기판층 각각은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)를 포함한다. 대안적으로, 제1기판층 및/또는 제2기판층 각각은 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA)층, 폴리디메틸실록산(polydimethylsiloxane, PDMS)층 또는 열 방출 테이프 일 수 있다. 바람직한 양태에서, 기판층 각각은 유전체층이고 그래핀층은 각각의 전도층이다(예를 들어, 생성된 그래핀 라미네이트 각각 300 ohm (Ω) 내지 2 ㏀ / sq의 시트 저항을 가질 수 있다).
또한, 상기 개시된 공정 및 본 명세서 전반에 걸쳐 제조된 그래핀 라미네이트가 개시 되어 있다. 그래핀 라미네이트는 그래핀 전극과 같은 전도성 물질일 수 있다.
본 발명의 다른 실시 예에서, 제1기판층, 상기 제1기판층에 부착된 제1그래핀층, 상기 제1그래핀층에 부착된 금속층, 상기 금속층에 부착된 제2그래핀층, 및 제1그래핀층에 부착된 제2기판층을 포함한다. 제1기판층 및 제2기판층은 전술 한 것과 본 발명 전체에 걸쳐 사용될 수 있다. 유사하게, 제1그래핀층 및 제2그래핀층은 전술한 것과 본 명세서 전반에 걸친 층일 수 있다. 또한, 상기층들 각각의 서로의 부착은 상기 내용 본 명세서 전반에 걸쳐 기재 될 수 있다(예를 들어, 접착층의 사용, 열, 압력, 열 및 압력을 통한 직접 부착, 플라즈마 활성화, 그라 핀 층의 CVD 증착 공정 레이어 등).
본 발명의 또 다른 실시 예에서는 그래핀 라미네이트가 개시된다. 그래핀 라미네이트는 제1그래핀층에 부착된 제1접착층, 제1접착층에 대향하는 제1그래핀층에 부착된 금속층, 및 제1그래핀층에 대향하는 금속층에 부착된 제2그래핀층을 포함 할 수 있다. 제2접착층은 또한 금속층에 대향하는 제2그래핀층에 부착 될 수 있다. 또한, 기판층에 부착을 허용하는 것 이외에, 제1 및/또는 제2접착층은 부착 전에(예를 들어, 선적 또는 저장 중에) 그래핀층을 보호하는 역할을 할 수 있다. 접착제는 상술한 내용 및 명세서 전체에 개시된 것 일 수 있다. 바람직한 실시 예에서, 접착제는 열 활성 접착제 또는 전술한 바와 같은 열 능동 접착제의 조합 또는 혼합일 수 있다. 열가소성 필름 형태의 보호 층은 제1접착층, 제2그래핀층, 제2접착층, 제2그래핀층 또는 이들의 조합에 부착 될 수 있다.
본 발명의 다른 실시예에서 적어도 하나의 그래핀층을 금속층으로부터 기판층으로 직접 이동시켜 그래핀 라미네이트 또는 전도성 또는 활성 물질을 제조하는 방법이 개시되어 있다. 이 방법은 (a) 금속층 및 그래핀층을 포함하는 그래핀 스택을 획득하는 단계; (b) 상기 금속층, 상기 그래핀층, 상기 접착층 및 상기 기판층을 포함하는 스택을 형성하기 위해 접착제로 상기 기판층을 상기 그래핀층에 접착시키는 단계; 및 (c) 상기 금속층을 제거하여 상기 기판층, 상기 그래핀층 및 상기 고분자층과 그래핀층 사이에 위치한 상기 접착층을 포함하는 그래핀 스택을 획득하는 단계를 포함하는 방법이다. 접착제는 단계 (b) 이전에 기판층, 그래핀층 또는 둘 다에 증착 될 수 있다. 일부 실시예에서, 제2그래핀층은 제1그래핀층의 반대쪽의 금속층 상에 존재할 수 있다. 보호층은 제2기판층과 제2그래핀층 사이에 위치 될 수 있다. 상기 보호층은 종이 또는 임의의 비반응성 이며, 가요성인 재료 일 수 있다. 본 발명의 일 실시 예에서, 롤투롤 공정(roll-to-roll process)은 단계 (b) 및 (c)에 대해 사용될 수 있다.
본 발명은 전도성 물질의 설명에 그래핀을 사용하였지만, 본 발명은 다른 전도성 물질 또는 활성 물질에도 적용될 수 있다. 단지 예로서, 본 발명의 전사 공정에 사용될 수 있는 하나의 활성 물질은 패턴화 된 그래핀, 작용화 된 그래핀, 또는 다른 2차원 활성 물질, 다른 패턴화 된 2 차원 활성 물질, 또는 다른 작용화 된 2차원 활성 물질을 포함한다. 예를 들어, 질화 붕소(예를 들어, CVD는 질화 붕소를 생성하고, 금속층은 제1 및 제2질화 붕소층의 각각의 대향 측면 상에 포함한다.)일 수 있다. 예를 들어, 다른 비 제한적인 예는 2-D 물질, 질화붕소(hexagonal boron nitride,h-BN), 이황화몰리브덴(Molybdenum Disulfide, MoS2), 니오븀 셀레나이드(Niobium selenide, NbSe2), 황화텅스텐(Tungsten disulfide, WS2), 이황화니켈(Nickel disulfide, NiS2),　이셀레니드 몰리브덴(Molybdenum Disulfide, MoSe2), 이셀레니드 텅스텐(Molybdenum Diselenide, WSe2), 바나듐 셀러나이드(Vanadium selenide, VSe2) 및 이황화티타늄(Titanium sulfide, TiS2)를 포함한다. 또한, 화학적 또는 물리적 처리에 의해 작용화 된 다른 2-D 물질도 고려된다. 예를 들어, 공유 결합에 의한 관능화(그래핀의 sp2 탄소 원자에 자유 라디칼을 첨가하거나, 탄소 - 탄소 결합에 디에노필을 추가하거나, 발색단을 추가하거나, 다른 유기 분자를 추가하거나, 고분자와의 결합 또는 그래핀 또는 플루오로그래노인과 같은 그래핀 유도체로의 수소 및 할로겐); 그래핀의 비공유 결합에 의한 관 화; 나노 입자 (귀금속 나노 입자, 금속 산화물 나노 입자, 양자점 등) 및 도핑 공정으로 기능화 할 수 있다. 이러한 2-D 재료는 광전자, 촉매, 배터리, 수퍼 커패시터, 압력 변화, 가스 저장 또는 분리, 윤활유 등에 대한 초민감 센서에 사용된다. 일 실시 예에서, 활성 물질을 제조하는 방법은 제1기판층, 제1기판층에 부착된 제1 이차원 활성 물질층, 상기 제1 이차원 활성 물질층에 부착된 금속층 상기 금속층에 부착된 제2이 차원층; 상기 적층 스택으로부터 상기 금속층 및 상기 제2 이차원 재료를 제거하는 단계; 및 상기 제1 이차원층에 부착된 상기 제1기판층을 포함하는 하나의 활성 물질을 획득하는 단계를 포함한다. 제1 이차원층은 선택적으로 패터닝 되거나 기능화된 활성층 일 수 있으며 그래핀, 질화붕소(hexagonal boron nitride,h-BN), 이황화몰리브덴(Molybdenum Disulfide, MoS2), 니오븀 셀레나이드(Niobium selenide, NbSe2), 황화텅스텐(Tungsten disulfide, WS2), 이황화니켈(Nickel disulfide, NiS2),　이셀레니드 몰리브덴(Molybdenum Disulfide, MoSe2), 이셀레니드 텅스텐(Molybdenum Diselenide, WSe2), 바나듐 셀러나이드(Vanadium selenide, VSe2) 및 이황화티타늄(Titanium sulfide, TiS2) 또는 이들의 임의의 조합을 포함한다. 일부 실시 예에서, 제1기판층 및 / 또는 제2기판층은 천공된다.
본 발명의 내용에서, 실시 예 1 내지 81이 설명된다. 실시예1은 전도성 물질을 제조하는 방법이다. 상기 방법은 (a) 제1기판층, 상기 제1기판층에 부착된 그래핀층, 상기 제1그래핀층에 부착된 금속층, 상기 금속층에 부착된 제2그래핀층 및 상기 제2그래핀층을 포함하는 적층 스택을 획득하는 단계; 제2그래핀층에 부착된 제1기판층; (b) 상기 적층 스택으로부터 상기 금속층을 제거하는 단계; 및 (c) 상기 제1그래핀층에 부착된 상기 제1기판층을 포함하고, 상기 제2그래핀층에 부착 된 상기 제2기판층을 포함하는 두 개의 전도성 물질을 획득하는 단계을 포함하며, 상기 제1그래핀층 및 제2그래핀층은 전도층일 수 있다. 실시예2는 실시예1의 방법에 있어서, 제1 및 제2기판층은 중합체층일 수 있다. 실시예3은 실시예2의 방법에 있어서, 제1중합체 및 제2중합체층은 각각 폴리에틸렌테레프탈레이트(polyethylene terephthalate)층이고 금속층은 구리층 또는 니켈층이다. 실시예4는 실시예1 내지 3 중 어느 하나의 방법에 있어서, 상기 제1기판층과 상기 제1그래핀층은 상기 제1기판층과 상기 제1그래핀층 사이에 위치 된 제1접착층을 통해 함께 부착되는 방법일 수 있다. 실시예5는 실시예4의 방법에 있어서, 제2기판층과 제2그래핀층은 제2기판층과 제2그래핀층 사이에 위치된 제2접착층을 통해 함께 부착될 수 있다. 실시예6은 실시예4 또는 5의 방법에 있어서, 상기 제1 및 제2접착층은 열 활성 접착제, 압력 활성화 접착제, 용매 활성화 접착제, UV 활성화 접착제, 플라즈마 활성 접착제 또는 이들의 조합물을 포함할 수 있다. 실시예7은 실시예6의 방법에 있어서, 상기 제1 및 제2접착층 각각은 열 활성 접착제를 포함한다. 실시예8은 실시예 7의 방법에 있어서, 열 활성화 된 접착제가 폴리에틸렌 아크릴레이트 중합체 (polyethylene acrylate polymer)또는 그의 공중합체(copolymer thereof), 에틸렌 비닐 아세테이트 공중합체(ethylene vinyl acetate copolymer, EVA), 에틸렌 메틸 아크릴레이트 공중합체(ethylene methyl acrylate copolymers, EMA), 에틸렌 아크릴 레이트(ethylene acrylic acrylate, EAA), 에틸렌 에틸 아크릴레이트(ethylene ethyl acrylate, EEA) 또는 에틸렌 메틸 산성 아크릴레이트(ethylene methyl acidic acrylate, EMAA) 또는 이들의 임의 조합을 포함 할 수 있다. 실시예9는 실시예 1 내지 3 중 어느 하나의 방법에 있어서, 열, 압력, 플라즈마 활성화, 정전 기적 상호 작용, 또는 이의 임의의 조합에 의해 제1기판층과 제1그래핀층이 함께 부착될 수 있다. 실시예10은 실시예9의 방법에 있어서, 제2기판층 및 제2그래핀층이 열, 압력, 플라즈마 활성화, 정전 기적 상호 작용 또는 이들의 임의의 조합에 의해 함께 부착될 수 있다. 실시예11은 실시예9의 방법에 있어서, 상기 제2기판 층과 상기 제2그패핀층은 상기 제2기판층과 상기 제2 그래핀층 사이에 위치된 제1접착층을 통해 함께 부착된다. 실시예12는 실시예 1 내지 11 중 어느 하나의 방법에 있어서, 적층 스택은 제1기판층을 제1그래핀층에 부착시키고 제2그래핀층을 제2기판층에 부착시키는 단계를 포함하는 라미네이션 공정에 의해 제조된 그래핀 스택을 제조하여 얻을 수 있다. 실시예13은 실시예12의 방법에 있어서, 그래핀 스택은 금속층의 각 대향 측면상에 그래핀을 화학 기상 증착에 의해 생성되는 것일 수 있다. 실시예14는 실시예12 및 13의 방법에 있어서, 상기 그래핀 스택은 상기 제1그래핀층, 상기 금속층 및 상기 제2그래층을 포함할 수 있다. 실시예15는 실시예14의 방법에 있어서, 제1접착층은 제1그래핀층에 부착되고 금속층의 반대편에 위치할 수 있다. 실시예16은 실시예 15의 방법에 있어서, 제2접착층은 제2그래핀층에 부착되고 금속층에 대향할 수 있다. 실시예17은 실시예 12 내지 14 중 어느 하나의 방법에 있어서, 제1접착층이 제1기판층에 부착될 수 있다. 실시예18은 실시예17의 방법에 있어서, 제2접착층이 제2기판층에 부착될 수 있다. 실시예19는 실시예12 내지 18 중 어느 하나의 방법에 있어서, 상기 제1기판층을 상기 제1그래핀층에 접착시키고 상기 제2기판층을 상기 제2그래핀층에 접착시키는 것을 동시에 수행할 수 있다. 실시예20은 실시예12 내지 18 중 어느 하나의 방법에 있어서, 상기 제1기판층을 상기 제1그래핀층에 접착시키고 상기 제2기판층을 상기 제2그래핀층에 접착시키는 단계는 동시에 행되지 않을 수 있다. 실시예21은 실시예 12 내지 20 중 어느 하나의 방법에 있어서, 적층 스택을 제조하기 위해 롤투롤 공정이 사용될 수 있다. 실시예22는 실시예12 내지 20 중 어느 하나의 방법에 있어서, 적층 스택을 제조하기 위해 프레스 공정이 사용될 수 있다. 실시예 23은 실시예 1 내지 22 중 어느 하나의 방법에 있어서, 롤투롤 공정이 제1 및 제2 전도성 물질을 제조하는데 사용될 수 있다. 실시예 24는 실시예 1 내지 23 중 어느 하나의 방법에 있어서, 프레스 공정이 제1 및 제2 전도성 물질을 제조하는데 사용될 수 있다. 실시예25는 실시예 1 내지 24 중 어느 하나의 방법에 있어서, 상기 금속층이 촉매 금속을 포함할 수 있다. 실시예26은 실시예 25의 방법에 있어서, 상기 촉매 금속은 구리(Cu), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 코발트(Co), 은(Ag), 금(Au), 게르마늄(Ge) 및 니켈 (Ni)을 포함할 수 있다. 실시예27은 실시예 1 내지 26 중 어느 하나의 방법에 있어서, 금촉층은 화학적 방법, 기계적 방법 또는 전기 화학적 방법에 의해 제거될 수 있다. 실시예28은 실시예27의 방법이며, 금속층은 염화철과 황산암모늄 또는 질산을 포함하는 수용액으로 에칭하는 화학 공정에 의해 제거될 수 있다. 실시예29는 실시예27의 방법에 있어서, 금속층이 박리를 포함하는 기계적 공정에 의해 제거될 수 있다. 실시예30은 실시예27의 방법에 있어서, 금속층은 직류전원을 사용하는 전기 화학적 방법에 의해 제거될 수 있다. 실시예 31은 실시 예30의 방법에 있어서, 전기 화학적 방법은 전해 셀에서 음극 또는 양극으로서 적층 스택을 이용하는 단계를 포함하며, 금속층의 가스 형성 및/또는 부분 에칭은 금속층으로부터 그래핀층을 분리할 수 있다. 실시예32는 실시예31의 방법에 있어서, 상기 전해질 전지는 수산화나트륨(NaOH), 과황산암모늄((NH4)2S2O8) 또는 과황산칼륨(K2S2O8)를 포함하는 용액 중의 탄소 양극을 포함할 수 있다. 실시예33은 실시예1 내지 32 중 어느 하나의 방법에 있어서, 상기 적층 스택은 연속 필름 또는 롤업 필름일 수 있다. 실시예34는 실시예 1 내지 32 중 어느 하나의 방법에 있어서, 상기 적층 스택은 언롤업 시트(un-rolled sheet) 또는 플레이트일 수 있다. 실시예35는 실시예 1 내지 34 중 어느 하나의 방법에 있어서, 상기 제1 또는 제2 또는 두 기판층이 천공되거나 전체 적층 스택이 천공될 수 있다. 실시예36은 실시예 1 및 4 내지 35 중 어느 하나의 방법에 있어서, 상기 제1 및 제2기판층 중 하나 또는 둘 다는 중합체층일 수 있다. 실시예37은 제1중합체층 또는 제2중합체층, 또는 두 중합체층 모두가 폴리에틸렌테레 프탈레이트(polymeric layers, comprises polyethylene terephthalate, PET), 중합체의 폴리카보네이트(polycarbonate family of polymers, PC)계열, 폴리부틸렌 테레프탈레이트(polybutylene terephthalate, PBT), 폴리 (1,4- 시클로 헥 실리 덴 시클로 헥산 -1,4- 디카 르 복실 레이트)(poly(1,4-cyclohexylidene cyclohexane-1,4-dicarboxylate), PCCD), 글리콜 변성 폴리 시클로 헥실 테레 프탈레이트 (glycol modified polycyclohexyl terephthalate, PCTG), 폴리(페닐 렌 옥사이드) (Poly(phenylene oxide), PPO), 폴리프로필렌(polyethylene, PP), 폴리에틸렌(PE), 폴리염화비닐(polyvinyl chloride, PVC), 폴리스티렌(polystyrene, PS), 폴리에틸렌이민(polyethyleneimine), 열가소성 엘라스토머(thermoplastic elastomer, TPE), 테레프탈산(terephthalic acid, TPA), 엘라스토머(elastomers), 폴리(시클로헥산 디메틸렌 테레프탈레이트)(poly(cyclohexanedimethylene terephthalate), PCT), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리아미드(polyamide, PA), 폴리스티렌 술폰산염 (polystyrene sulfonate, PSS), 폴리 에테르 에테르 케톤(polyether ether ketone, PEEK), 폴리에테르이미드 (polyetherimide, PEI) 또는 이들의 조합 또는 혼합물을 포함 할 수 있다. 실시예38은 실시예36의 방법에 있어서, 상기 제1기판층 및 상기 제2기판층 각각은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)를 포함할 수 있다. 실시예39는 실시예36의 방법에 있어서, 제1 또는 제2 기판층은 폴리메틸메타 크릴레이트(PMMA)층, 폴리디메틸실록산(PDMS) 층 또는 열 방출 테이프 중 어느 하나일 수 있다. 실시예40은 실시예39의 방법에 있어서, 제1 및 제2기판 층 모두가 폴리메틸메타크릴레이트(poly(methyl methacrylate), PMMA)층, 폴리디메틸실록산(polydimethylsiloxane , PDMS)층 또는 열 방출 테이프 중 하나 일 수 있다. 실시예41은 실시예1 내지 40 중 어느 하나의 방법에 있어서, 상기 제1 및 제2 전도성 물질은 각각 그래핀 전극일 수 있다. 실시예42는 실시예1 내지 40 중 어느 하나의 방법에 있어서, 제1 및 제2기판층이 비도전층 또는 절연체 일 수 있다. 실시예43은 청구항 1 항 내지 제 42 항 중 어느 한 항의 방법에 의해 제조 된 전도성 물질일 수 있다.
실시예44는 적층 스택이며, 상기 적층 스택은 제1기판층, 상기 제1기판층에 부착된 제1그래핀층, 상기 제1그래핀층에 부착된 금속층, 상기 금속층에 부착된 제2그래핀층 및 상기 제2그래핀층에 부착된 제2기판층을 포함한다. 실시예45는 실시예44의 적층 스택에 있어서, 상기 제1 및 제2기판층은 중합체층 일 수 있다. 실시예46은 실시예45의 적층 스택에 있어서, 상기 제1 및 제2중합체층은 각각 각각 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)층이고, 상기 금속층은 구리층 또는 니켈층일 수 있다. 실시예 47은 실시예44 내지 46 중 어느 하니의 적층 스택에 있어서, 상기 제1기판 층과 상기 제1그래핀층이 상기 제1기판층과 상기 제1그래핀층 사이에 위치된 제1접착층을 통해 함께 부착될 수 있다. 실시예48은 실시예47의 적층 스택에 있어서, 상기 제2기판층과 상기 제2그래핀층이 상기 제2기판층과 상기 제2그래핀층 사이에 위치된 제2접착층을 통해 함께 부착될 수 있다. 실시예49는 실시예47 및 48 의 적층 스택에 있어서, 상기 제1 및 제2접착층은 열 활성화 접착제, 압력 활성화 접착제, 용매 활성화 접착제, UV 활성화 접착제, 플라즈마 활성 접착제 또는 임의의 그 조합일 수 있다. 실시예50은 실시예49의 적층 스택에 있어서, 상기 제1 및 제2접착층 각각은 열 활성화된 접착제를 포함할 수 있다. 실시예51은 실시예50의 적층 스택에 있어서, 열적으로 활성화 된 접착제가 폴리에틸렌 아크릴 레이트 중합체 또는 그의 공중합체(polyethylene acrylate polymer or copolymer thereof), 에틸렌 비닐 아세테이트 공중합체(ethylene vinyl acetate copolymer, EVA), 에틸렌 메틸 아크릴 레이트 공중합체(ethylene methyl acrylate copolymers, EMA), 에틸렌 아크릴 레이트 (ethylene acrylic acrylate, EAA), 에틸렌 에틸 아크릴 레이트(ethylene ethyl acrylate, EEA) 또는 에틸렌 메틸 산성 아크릴 레이트 (ethylene methyl acidic acrylate, EMAA) 또는 이들의 임의 조합을 포함 할 수 있다. 실시예52는 실시예44 내지 51 중 어느 하나의 적층 스택에 있어서, 열, 압력, 플라즈마 활성화, 정전 기적 상호 작용 또는 이들의 임의의 조합에 의해 상기 제1기판층 및 제1그래핀층이 함께 부착될 수 있다. 실시예53은 실시예 52의 적층 스택에 있어서, 상기 제2기판층 및 제2그래핀층이 열, 압력, 플라즈마 활성화, 정전 기적 상호 작용 또는 이들의 임의의 조합에 의해 함께 부착될 수 있다. 실시예53은 실시예52의 적층 스택에 있어서, 상기 제2기판층과 제2그래핀층이 상기 제2기판층과 제2그래핀층 사이에 위치된 제1 접착층을 통해 함께 부착될 수 있다. 실시예55는 실시예 44 내지 54 중 어느 하나의 적층 스택에 있어서, 상기 금속층은 촉매 금속을 포함할 수 있다. 실시예56은 실시예55의 적층 스택에 있어서, 촉매 금속은 구리(Cu), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 코발트(Co), 은(Ag), 금(Au), 게르마늄(Ge), 니켈 (Ni)일 수 있다. 실시예57은 실시예44 내지 56 중 어느 하나의 적층 스택에 있어서, 적층 스택은 연속 필름 또는 롤업된 필름(a rolled-up flim)일 수 있다. 실시예58은 실시예44 내지 56 중 어느 하나의 적층 스택에 있어서, 적층 스택은 언롤시트(un-rolled sheet) 또는 플레이트일 수 있다. 실시예59는 실시예44 내지 58 중 어느 하나의 적층 스택에 있어서, 상기 제1 또는 제2기판층 또는 두 기판층 모두가 천공되거나 적층 스택 전체가 천공될 수 있다. 실시예60은 실시예 44 및 47 내지 59 중 어느 하나의 적층 스택에 있어서, 상기 제1 및 제2기판층 중 하나 또는 모두는 중합체층일 수 있다. 실시예61은 실시예60의 적층 스택에 있어서, 제1중합체층 또는 제2중합체층, 또는 두 중합체층 모두가 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 중합체의 폴리카보네이트(polycarbonate family of polymers, PC)계열, 폴리부틸렌테레 프탈레이트(polybutylene terephthalate, PBT), 폴리 (1,4- 시클로 헥 실리 덴 시클로 헥산 -1,4- 디카 르 복실 레이트)(poly(1,4-cyclohexylidene cyclohexane-1,4-dicarboxylate), PCCD), 글리콜변성 폴리시클로헥실 테레프탈레이트 (glycol modified polycyclohexyl terephthalate, PCTG), 폴리(페닐렌 옥사이드) (Poly(phenylene oxide), PPO), 폴리프로필렌(polyethylene, PP), 폴리에틸렌(PE), 폴리염화비닐(polyvinyl chloride, PVC), 폴리스티렌(polystyrene, PS), 폴리에틸렌이민(polyethyleneimine), 열가소성 엘라스토머(thermoplastic elastomer, TPE), 테레프탈산(terephthalic acid, TPA), 엘라스토머(elastomers), 폴리(시클로헥산 디메틸렌 테레프탈레이트)(poly(cyclohexanedimethylene terephthalate), PCT), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리아미드(polyamide, PA), 폴리스티렌 술폰산염 (polystyrene sulfonate, PSS), 폴리 에테르 에테르 케톤(polyether ether ketone, PEEK), 폴리에테르이미드 (polyetherimide, PEI) 또는 이들의 조합 또는 혼합물을 포함 할 수 있다. 실시예62는 실시예60의 적층 스택에 있어서, 상기 제1기판층 및 상기 제2기판층 각각은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)를 포함할 수 있다.
실시예63은 실시예 60의 적층 스택에 있어서, 상기 제1 또는 제2기판층 중 하나 이상이 폴리메틸 메타크릴레이트(poly(methyl methacrylate), PMMA)층, 폴리 디메틸 실록산(polydimethylsiloxane, PDMS)층 또는 열 방출 테이프일 수 있다.
실시예64는 실시예63의 적층 스택에 있어서, 상기 제1 및 제2기판층 모두가 폴리메틸메타크릴레이트(poly(methyl methacrylate),PMMA)층, 폴리 디메틸 실록산(polydimethylsiloxane, PDMS)층 또는 열 방출 테이프 일 수 있다. 실시예65는 실시예44 내지 64 중 어느 하나의 적층 스택에 있어서, 보호층은 제1접착층, 제1그래핀층, 금속층, 제2그래핀층 또는 이들의 조합에 부착되는 것 일 수 있다. 실시예66은 실시예65의 적층 스택에 있어서, 상기 보호층이 열가소성 중합체 필름일 수 있다.
실시예67은 그래핀 스택이며, 그래핀 스택은 제1그래핀층에 부착된 제1접착층, 상기 제1접착층에 대향하는 제1그래핀층에 부착된 금속층 및 상기 제1 그래핀층에 대향하는 상기 금속층에 부착된 제2그래핀층을 포함할 수 있다. 실시예68은 실시예67의 그래핀 스택에 있어서, 제2접착층이 상기 금속층의 반대편에 있는 상기 제2그래핀층에 부착될 수 있다. 실시예69는 실시예67 또는 68 의 그래핀 스택에 있어서, 상기 제1 및 제2접착층은 열 활성 접착제, 압력 활성화 접착제, 용매 활성화 접착제, UV 활성화 접착제, 플라즈마 활성 접착제 또는 임의의 그 조합일 수 있다. 실시예70은 실시예69의 그래핀 스택에 있어서, 상기 제1 및 제2접착층 각각은 열 활성화 된 접착제를 포함할 수 있다. 실시예71은 열 활성화 된 접착제가 폴리에틸렌 아크릴 레이트 중합체 또는 그의 공중합체(polyethylene acrylate polymer or copolymer thereof), 에틸렌 비닐 아세테이트 공중합체(ethylene vinyl acetate copolymer, EVA), 에틸렌 메틸 아크릴 레이트 공중합체(ethylene methyl acrylate copolymers, EMA), 에틸렌 아크릴 레이트 (ethylene acrylic acrylate, EAA), 에틸렌 에틸 아크릴 레이트(ethylene ethyl acrylate, EEA) 또는 에틸렌 메틸 산성 아크릴 레이트 (ethylene methyl acidic acrylate, EMAA), 또는 이들의 임의 조합을 포함 할 수 있다. 실시예72은 실시예67 내지 71 중 어느 하나의 그래핀 스택에 있어서, 보호층이 상기 제1접착층, 제1그래핀층, 금속층, 제2그래핀층 또는 이들의 임의의 조합에 부착될 수 있다. 실시예73은 실시예67의 그래핀 스택에 있어서, 보호층은 열가소성 폴리머 필름일 수 있다.
실시예74는 활성 물질을 제조하는 방법이다. 상기 방법은 (a) 제1기판층, 상기 제1기판층에 부착된 제1 이차원 활성 물질층, 상기 제1 이차원층에 부착된 금속층, 제2 이차원층, 상기 제2 이차원층에 부착된 제2기판층을 포함하며, (b) 상기 적층 스택으로부터 상기 금속층을 제거하는 단계; 및 (c) 제1 이차원층에 부착된 상기 제1기판층을 포함하고 제2 이차원층에 부착된 제2기판층을 포함하는 2 개의 활성 물질을 획득하는 단계를 포함하되, 상기 제1 및 제2 이차원층은 활성층일 수 있다. 실시예75는 실시예74의 활성 물질 제조 방법에 있어서, 상기 이차원 활성층이 그래핀, 패턴화 된 그래핀, 또는 기능화된 그래핀, 또는 질화붕소(hexagonal boron nitride,h-BN), 이황화몰리브덴(Molybdenum Disulfide, MoS2), 니오븀 셀레나이드(Niobium selenide, NbSe2), 황화텅스텐(Tungsten disulfide, WS2), 이황화니켈(Nickel disulfide, NiS2),　이셀레니드 몰리브덴(Molybdenum Disulfide, MoSe2), 이셀레니드 텅스텐(Molybdenum Diselenide, WSe2), 바나듐 셀러나이드(Vanadium selenide, VSe2) 및 이황화티타늄(Titanium sulfide, TiS2) 일 수 있다. 실시예76은 실시예1 내지 75 중 어느 하나의 방법으로부터 제조된 전도성 물질을 포함하는 촉매일 수 있다. 실시예77은 청구항 제1항 내지 제75항 중 어느 한 항의 방법으로부터 제조된 전도성 물질을 포함하는 윤활제일 수 있다. 실시예78은 실시예1 내지 75 중 어느 하나의 방법으로부터 제조된 전도성 물질을 포함하는 용기일 수 있다. 실시예79는 청구항 제78항에 있어서, 상기 용기는 저장 용기일 수 있다. 실시예80은 청구항 제78항에 있어서, 상기 용기는 가스, 액체 또는 이들 모두를 포함하는 용기일 수 있다. 실시예81은 실시예1 내지 75 중 어느 하나의 방법으로 제조된 전도성 물질을 포함하는 광전자 소자, 전지, 캐패시터 또는 센서일 수 있다.
또한, 본 발명의 공정은 지지 코팅(예를 들면, PMMA, PMDS 등) 용매, 다중 물 린스 또는 최종 열어닐링 단계의 사용 여부에 관계없이 수행될 수 있다. 특히, 제1그래핀층에 제1기판을 부착하고, 제2그래핀층에 제2기판을 부착시킨 후, 촉매 금속층을 제거하여, 단일 그래핀 스택(예를 들면, CVD 방법으로 생산된 그래핀 스택은 제1그래핀층, 제2그래핀층 및 제1그래핀층 및 제2그래핀층 사이에 위치된 촉매 금속층을 가질 수 있다.)로부터 전도성 그래핀층 및 하부 기판(예, 유전체 또는 전기 절연체 기판)을 가지는 두 개의 그래핀 스택을 얻을 수 있다. 부착은 접착층을 통하거나 압력, 열, 플라즈마 활성화, 정전기 상호 작용 또는 이들의 임의 조합을 통해 직접 부착을 통해 수행될 수 있다. 촉매 금속층의 제거는 각각의 그래핀층을 방출하여 두 개의 분리된 그래핀 라미네이트를 생성한다. 생성된 그래핀 라미네이트는 플렉서블 전자 장치의 전극 또는 상호 연결체로 사용될 수 있다. 일부 예에서는 이차원 재료, 패턴화된 그래핀 또는 기능화된 그래핀이 본 발명에서 사용된다. 이론에 구애됨이 없이, 이러한 전사 공정은 생산량을 100% 증가 시킬뿐만 아니라 그래핀층과 기판층 사이의 공극 형성을 감소시킨다. 이를 통해서, 기판의 휘어짐 및/또는 시간 경과에 따른 기판으로부터의 그래핀층의 분리 시 그래핀층에서의 크랙의 형성을 감소시킨다.
도 1A는 본 발명의 적층 스택을 보여주는 이차원 단면도이다.
도 1B는 접착층을 가지는 본 발명의 적층 스택을 보여주는 이차원 단면도이다.
도 2A는 본 발명의 그래핀 전극 제조를 위한 방법의 개략도이다.
도 2B는 본 발명의 접착층을 갖는 그래핀 전극 제조를 위한 방법의 개략도이다.
도 3A 내지 3F는 본 발명의 적층 스택을 형성하기 위한 방법의 실시예의 개략도이다.
도 4A 내지도 4C는 접착층, 그래핀층 및 금속층을 포함하는 스택으로 시작하는 적층 스택을 제조하기 위한 본 발명의 실시예의 개략도이다.
도 5는 본 발명의 방법에 따라 그패펜 라미네이트를 제조하는 시스템의 비 제한적인 실시예의 개략도이다.
도 6A 및도 6B는 단일 기판층 상에 그래핀층을 직접 전사하는 본 발명의 실시예의 개략도이다.
도 7은 라미네이트 공정을 이용하여 단일 그래핀층을 단일 기판층 상으로 직접 전사하는 본 발명의 실시예의 개략도이다.
도 8A는 천공된 기판을 포함하는 그래핀 라미네이트를 제조하기 위한 본 발명의 실시예의 개략도이다.
도 8B는 천공된 그패핀층을 가지는 그래핀 라미네이트를 제조하기 위한 본 발명의 실시예의 개략도이다.
도 8C는 천공된 기판 및 접착층을 포함하는 그래핀 라미네이트를 제조하기 위한 본 발명의 실시예의 개략도이다.
도 8D는 천공된 기판, 천공된 접착층, 천공된 그래핀 및 천공된 금속층을 포함하는 그래핀 라미네이트를 제조하기 위한 본 발명의 실시예의 개략도이다.
도 9는 패턴화되거나 기능화된 그래핀을 가지는 그래핀 라미네이트를 제조하기 위한 본 발명의 실시예의 개략도이다.
도 10A는 본 발명의 방법에 의해 대상물의 표면에 가까운 그래펜 라미네이트의 이미지이다.
도 10B는 본 발명의 방법에 의해 제조된 그래핀 라미네이트의 대상물 표면으로부터 약 20cm 떨어진 이미지이다.
도 11은 전기 화학적 에칭 용액을 사용하여 2 개의 다층 그래핀 라미네이트를 제조하는 본 발명의 방법의 개략도이다.
용어 "약(about)" 또는 "대략(approximately)"은 당업자에 의해 이해되는 것에 가깝게 정의되며, 하나의 비한정적인 실시예에서 용어는 10 % 이내, 바람직하게는 5 % 이내, 더욱 바람직하게는 1 % 이내, 가장 바람직하게는 0.5 % 이내이다.
용어 "실질적으로(substantially)" 및 그 변형은 당업자에 의해 이해되는 바와 같이 지정되는 것이 전부이지만 반드시 필수적인 것으로 한정되지 않으며 하나의 비 한정적인 실시예에서 실질적으로 10 % 이내, 5 % 이내, 1 % 이내, 또는 0.5 % 이내이다.
청구 범위 및/또는 명세서에 사용된 "억제(inhibiting)" 또는 "감소(reducing)" 또는 "예방(preventing)" 또는 "회피(avoiding)"또는 이 용어의 변형은 원하는 결과를 얻기 위한 측정 가능한 감소 또는 완전한 억제를 포함한다.
명세서 및/또는 청구 범위에서 사용되는 용어 "유효(effective)"는 원하는, 예상된 또는 의도된 결과를 달성하기에 적절함을 의미한다.
청구범위 또는 명세서에서 "포함하는(comprising)"이라는 용어와 함께 사용되는 경우 "하나의(a)"또는 "하나의(an)"이라는 용어의 사용은 "하나(one)"를 의미 할 수도 있지만 "하나 또는 그 이상의(one or more)", "적어도 하나(at least one)" 및 "하나 이상(one or more than one)"을 의미한다.
"포함하는(comprising)" ("포함하다(comprise)" 및 "포함한다(comprises)"와 같은 "포함하는(comprising)"의 임의의 형태), "구비하는" ("구비하다(have)" 및 "구비하다(has)"과 같은 "구비하는(having)"의 임의의 형태), "포함하는(including)" ("포함하다(includes)" 및 "포함한다(include)"와 같은 "포함하는(including)"의 임의의 형태) 또는 "구비하는(containing)" ("구비하다(contains)" 및 "포함한다(contain)"와 같은 "구비하는(containing)"의 임의의 형태) 단어는 포괄적이거나 제한이 없으며 언급되지 않은 추가요소 또는 방법 단계를 제외하지 않습니다.
본 발명의 방법은 본 명세서 전반에 걸쳐 개시된 특정 성분, 성분, 조성물 등을 "포함(comprise)"하거나 "본질적으로 이루어진다(consist essentially of)" 또는 "포함한다(consist of)".
하나의 비제한적인 측면에서 "본질적으로 이루어진(consist essentially of)" 과도기 단계와 관련하여, 본 발명의 기본적이고 새로운 특징은, 본 발명의 적층 스택 및 그래핀 스택은 그래핀 적층제, 그래핀 전극 및 그래핀 상호 연결부의 생산성 증가를 가능하게 할 수 있다. 예를 들어, 본 발명의 특징을 이용함으로써 생산성을 두 배로 할 수 있다.
본 발명의 다른 목적, 특징 및 이점은 다음의 도면, 상세한 설명 및 실시 예로부터 명백해질 것이다. 도면은 축척이 맞지 않을 수 있습니다. 그러나, 본 발명의 특정 실시예를 나타내는 도면, 상세한 설명 및 실시예는 단지 설명을 위한 것이며 제한적인 것은 아니다. 또한, 본 발명의 사상 및 범위 내의 변경 및 수정이 상세한 설명으로부터 당업자에게 명백해질 것이라는 것이 고려된다.
본 발명은 금속층의 대향면 상에 포함된 2 개의 그래핀층을 2 개의 개별적인 기판으로 동시에 전사함으로써 실질적으로 동시에 2 개의 그래핀 라미네이트를 제조 할 수 있도록 한다. 상기 그래핀층에 직접적인 전사 공정은 예비 컨디셔닝 단계(예를 들어, PMMA 또는 PDMS와 같은 중간 지지층의 사용)가 필요하거나 필요없이 수행 될 수 있으며, 따라서 보다 비용면에서 효율적이고 확장 가능한 생산 공정을 제공한다. 또한, 전사 공정에서 두 그래핀층 모두의 사용은 생산 출력을 실질적으로 증가시킨다(예컨대, 하나의 그래핀 라미네이트로부터 2 개의 그래핀 라미네이트로). 생산된 그래핀 라미네이트는 전자 장치의 전도성 전극 또는 인터 커넥트에 이르기까지 다양한 분야에 사용할 수 있다.
본 발명의 이들 및 다른 비제한적인 측면은 도면을 참조하여 이하에서 상세히 논의된다.
A. 스택(Stacks)
도 1A는 본 발명의 적층 스택(100)의 개략도이다. 적층 스택 (100)은 본 명세서 전반에 걸쳐 기술된 방법을 사용하여 얻을 수 있다. 스택(100)은 제1기판 층(102), 제1도전 재료층(104), 금속층(106), 제2도전 재료층(108) 및 제2기판층 (110)을 포함하는 적층 스택 일 수 있다.
제1도전 재료층 및/또는 제2도전 재료층은 동일하거나 상이 할 수 있다. 전도성 또는 활성 물질의 예로는 본 명세서 전반에 걸쳐 기술된 그래핀 및 다른 활성 물질이 포함된다. 도면을 설명하는데 그래핀이 사용되었지만, 다른 전도성 또는 활성 물질이 본 발명의 범위 내에서 사용될 수 있다. 금속층(106)은 제1그래핀층(104)과 제2그래핀층(108) 사이에 있다. 제1 및 제2기판층(104, 108)은 본 명세서 전반에 걸쳐 기술된 임의의 재료 일 수 있다. 일부 실시 예에서, 기판은 가요 성 일 수 있다. 일부 실시예에서, 기판는 본 명세서 전반에 걸쳐 기술 된 임의의 중합체 또는 중합체 혼합물 일 수 있다. 비한정적인 실시예에서, 기판은 PET를 포함 할 수 있다. 금속층은 촉매 금속 일 수 있다. 금속의 비제한적인 실시예로 구리(Cu), 백금(Pt), 팔라듐(Pd), 루테늄(Ru), 이리듐(Ir), 코발트(Co), 은(Ag), 금(Au), 게르마늄(Ge) 및 니켈(Ni)을 포함한다. 바람직하게는 금속은 구리일 수 있다. 본 발명의 일측면에서, 기판은 PET이고 금속층은 구리이다. 금속층(106)은 그래핀이 화학 기상 증착에 의해 생성되는 그래핀을 위한 지지층일 수 있다. 1nm 내지 10mm 두께의 구리 호일을 사용하여 그래핀에 대한 기계적 안정성 및 본원에 기술된 후속단계에서 금속을 에칭하는 능력을 제공 할 수 있다. 그래핀층(104, 108)은 예를 들어 화학 기상 증착 방법을 사용하여 구리 포일 상에 성장 될 수 있다. 본 발명의 일측면에서, 제1그래핀층(104) 및 제2그래핀층(108)을 포함하는 금속층(106)은 상업 공급 업체 (예를 들어, 뉴욕에 있는 그래핀 수퍼마겟(Graphene Supermarket, New York))로부터 구입할 수 있다. 일측면에서, 제1 또는 제2기판층 (102,110) 중 적어도 하나는 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA)층, 폴리디메틸실록산(polydimethylsiloxane, PDMS)층 또는 열 방출 테이프일 수 있다.
도 1B는 본 발명의 적층 스택 (112)의 개략도이다. 적층 스택(112)은 본 명세서 전반에 걸쳐 기술 된 방법을 사용하여 얻을 수 있다. 스택(112)은 제1기판 층(102), 제1접착층(114), 및 제1그래핀층(104)을 포함하는 적층 스택 일 수 있다. 제1접착층(114)은 제1기판층(102)과 제1그래핀층(104) 사이에 접촉 할 수 있다. 본 발명의 일측면에서, 제1접착층(114)은 실질적으로 제1기판층(102)의 표면 및 제 1 그래핀층(104)의 표면을 덮는다. 본 발명의 일 실시 예에서, 제1접착층(114)은 제1 기판층(102) 및 제1그래핀층(104)에 부착된다. 금속층(106)은 제1그래핀층(104)과 제2그래핀층(108) 사이에 있다. 제2접착층(116)은 제2그래핀층(108)과 제2기판층(110) 사이에 있을 수 있다. 제2접착층(116)은 제2기판층(110) 및 제2그래핀층(108)과 접촉 및/또는 부착 될 수 있다. 본 발명의 일측면에서, 제2접착층(116)은 실질적으로 제2기판층(110)의 표면 및 제2그래핀층(108)의 표면을 덮는다. 제1 및 제2기판층(102, 110)은 접착 재료와 양립 가능한 임의의 가요성 재료 일 수 있다. 가요성 재료는 본 명세서 전반에 걸쳐 기술 된 임의의 중합체 또는 중합체 혼합물을 포함 할 수 있다. 비한정적인 실시예에서, 기판은 PET를 포함 할 수 있다. 제1 및 제2접착층(114, 116)은 본 명세서 전반에 걸쳐 기술 된 임의의 열 활성 접착제, 압력 활성화 접착제, 용매 활성화 접착제 또는 플라즈마 활성 접착제 일 수 있다. 제1접착층(114)은 제2접착층(116)과 동일하거나 상이 할 수 있다. 바람직한 실시예에서, 제1 및 제2접착층은 에틸비닐아세테이트(ethyl vinyl acetate)를 포함 할 수 있다. 금속층(106) 및 그래핀층(104, 108)은 상술한 바와 같으며, 본 명세서 전체에 걸쳐 있을 수 있다.
B. 그래핀 전극 제조 방법
도 2A 및 도 2B는 적층 스택(100) 또는 적층 스택(112)으로부터 그래핀 전극을 제조하는 실시 예의 개략도이다. 방법(200)은 적층 스택(100) 또는 적층 스택(112)을 획득하는 단계, 도 2A에 도시된 2 개의 그래핀 전극(202,204) 또는 도 2B에 도시된 두 개의 그래핀 전극(206, 208)을 생산하기 위해 스택에 적층 스택(100) 또는 적층 스택(112)으로부터 금속층(106)을 제거하는 공정에 적용하는 단계를 포함한다. 도 2A 및 도 2B에 도시된 바와 같이, 스택(100, 112)은 용기(212) 내의 에칭 용액(210)과 접촉 될 수 있다.
에칭 용액(210)은 그래핀의 표면을 노출시킨 채로 그래핀으로부터 하부 금속(예를 들어, 구리)을 제거하고, 도 2A에 도시된 제1 그래핀전극(202) 및 제2 그래핀 전극(204) 또는 도 2B에 도시된 제1 그래핀 전극(206) 및 제2 그래핀 전극 (208)을 형성 할 수 있는 임의의 적합한 용액 일 수 있다. 에칭 용액의 비제한적인 예는 1M 내지 5M 염화철(FeCl3), 염산(HCl), 질산(HNO3), 1M (Fe(NO3)3) 및 (NH4)2S2O8을 포함한다. 에칭 용액(210)은 25 내지 65 ℃의 상이한 온도에서 가열 될 수 있고, 스택(100)은 금속이 가시적으로 사라질 때까지 에칭 용액에 침지 될 수 있다. 일부 실시예에서, 금속은 전기 화학적 에칭 용액을 사용하여 제거 될 수 있다. 비한정적인 예에서, 스택(100)은 과황산암모늄의 수성 에칭 용액에 침지 될 수 있다. 스택과 백금 전극 사이에 -5V의 전압을 인가 할 수 있다. 스택과 백금 전극 사이에 전류가 흐르면 수소가 물의 환원으로부터 방출되어 공기 방울이 발생한다. 공기 버블링은 구리를 층 분리 및 부분적으로 에칭 할 수 있어, 그래핀층으로부터 구리의 완전한 분리가 가능해진다. 도 2A에 도시된 바와 같이, 금속이 용해되면, 스택(100)은 제1그래핀 전극(202)과 제2그래핀 전극(204)으로 분리된다. 두 전극(202, 204)은 에칭 용액(210)으로부터 제거 될 수 있다. 제1그래핀 전극(202)은 제1기판층(102), 제1그래핀층(104)을 포함 할 수 있다. 제2 그래핀전극(204)은 제2기판층(110) 및 제2그래핀층(108)을 포함 할 수 있다. 제1 및 제2전극(202, 204)은 투명 할 수 있고 전도성 일 수 있다(예를 들어, 각 전극은 1.5 내지 2 ㏀ / sq)의 시트 저항을 가질 수 있다). 도 2B에 도시된 바와 같이, 일단 금속이 용해되면, 스택(112)은 제1그래핀 전극(206)과 제2그래핀 전극(208)으로 분리된다. 두 개의 전극(206, 208)은 에칭 용액 (210)으로부터 제거 될 수 있다. 제1그래핀 전극(206)은 제1기판층(102), 제1그래핀층(104) 및 제1기판층(102)과 제1그래핀층(104) 사이의 제1접착층(114)을 포함 할 수 있다. 제2그래핀 전극(208)은 제2기판층(110), 제2그래핀층(108) 및 제2기판층(110)과 제2그래핀층(108) 사이에 위치된 제2접착층(116)을 포함 할 수 있다. 전극(206, 208)은 투명 할 수 있고 전도성 일 수 있다 (예를 들어, 각 전극은 1.5 내지 2 ㏀ / sq의 시트 저항을 가질 수 있다). 금속을 제거하기 위한 다른 기술, 예를 들어 전기 화학적 에칭 또는 기계적 박리를 이용한 제거가 사용될 수 있다.
C. 스택을 형성
적층 스택(100) 또는 적층 스택(112)은 하나 이상의 그래핀층을 2 개의 기판으로 직접 전달함으로써 얻어 질 수 있다. 또한, 도 3A, 도 3B 및 도 3C는 금속층으로부터 2 개의 기판층으로 그래핀층을 직접 전사하여 적층 스택(100)을 형성하는 방법(300)의 실시예의 개략도이다. 또한, 도 3D, 3E 및 3F는 금속층으로부터 2 개의 기판층으로 그래핀층을 직접 전달하여 적층 스택(112)을 형성하는 방법(300)의 실시예의 개략도이다. 방법(300)에서, 그래핀 스택(302)이 얻어진다. 그래핀 스택(302)은 제1그래핀층(104), 금속층(106) 및 제2그래핀층(108)을 포함 할 수 있다. 도 3A에 도시된 바와 같이, 제1기판(102)이 얻어진다. 그리고 제2기판(110)이 얻어진다. 그래핀 스택(302) 및 제1기판(102)은 제1그래핀층(104)을 제1기판(102)에 연결시켜 적층 스택(304)을 형성하는 조건에 놓일 수 있다. 적층 스택(304)은 제1기판(102), 그래핀층(104) 및 금속층(106), 및 제2그래핀층(108)을 포함한다. 기판 및 그래핀 스택(304)을 부착하기 위해, 이들은 냉간 롤투롤 공정, 고온 롤투롤 공정, 적층 조건, 열, 압력, 플라즈마 활성화, 정전기 상호 작용 또는 이들의 임의의 조합에 적용될 수 있다. 제2기판(110)은 제2기판의 제2그래핀층(108)에 부착되어 스택(100)을 형성 할 수 있다. 도 3B에 도시된 바와 같이, 기판들(102, 110)은 그래핀 스택(302)에 동시에 결합되거나 부착된다. 도 3C에 도시된 바와 같이, 적층 스택(100)은 열 및 압력 프로세스를 사용하여 제조 될 수 있다. 제1기판(102)과 제2기판(110)은 파우치를 형성하기 위해 일단부에서 결합 될 수 있고, 그래핀 스택(302)은 파우치 내로 삽입 될 수 있다. 일부 실시예에서, 기판(102, 110)은 한쪽 단부에 결합된 중합체 시트일 수 있다. 일부 실시예에서, 기판(102, 110)은 1nm 내지 10mm의 두께를 가질 수 있다. 일부 실시예에서, 기판(102, 110)은 접착제를 포함하지 않는 PET 시트 일 수 있다. 일부 실시예에서, 기판층들(102, 110)은 동일하거나 상이한 두께를 가질 수 있다. 기판(102) 및 기판(110)의 단부는 하부 롤러(308)와 상부 롤러(310) 사이에 있는 닙(306)을 통과한다. 하부 롤러(308) 및 상부 롤러(310)는 닙(306) 사이에 이들을 한정하도록 배치된 원통형 역회전 캘린더 롤 일 수 있다. 롤(308, 310)의 이동은 닙(306)을 통해 기판(102, 110)의 단부를 당기거나 이동시킨다. 기판(102, 110) 및 그래핀 스택(302)은 제1기판(102)과 제2기판(110) 사이의 그래핀 스택(302)을 갖는 닙(306)을 통과한다. 그래핀 스택은 닙(306)을 통과 할 때 함께 두께 방향으로 압축된다. 롤러(308, 310)의 열은 기판에 대한 특정 활성화를 달성하도록 각각 설정 될 수 있다. 일부 실시예에서, 롤러(308, 310)의 열 및/또는 압력은 생성된 그래핀 물질 및/또는 그래핀 전극의 목표 시트 저항의 특정 활성을 달성하도록 설정된다. 또한 적용된 열은 기판(102, 110)이 공정 중에 연화되도록 선택 될 수 있다. 열의 동시적용 및 경우에 따라 압력은 제1그래핀층(104) 및 제2그래핀층(108)이 각각 제1기판층(102) 및 제2기판층(110)에 충분히 부착 되도록 하여 스택(100)을 형성하게 한다. 도 2에서 설명한 바와 같이, 스택(100)은 금속층(106)을 제거하는 조건에 놓이게 된다. 두 개의 그래핀 라미네이트(312, 314)을 형성하기 위해 본 명세서 전반에 걸쳐서 설명된다.
도 3D에 도시된 바와 같이, 제1기판 스택(316)이 얻어지고, 제1기판 스택(316)은 제1기판층(102) 및 제1접착층(114)을 포함 할 수 있다. 제2기판 스택(318)이 얻어지고, 제2기판 스택(318)은 제2기판층(110) 및 제2접착층(116)을 포함 할 수 있다. 그래핀 스택(302) 및 제1기판 스택(316)은 제1접착층(114)을 활성화시키는 조건에 놓여 두 스택이 함께 접착되어 적층 스택(320)을 형성 할 수 있다. 일부 실시예에서, 스택은 냉간 롤투롤 공정, 열간 롤투롤 공정, 적층 조건(laminating conditions) 또는 열 및 압력을 받을 수 있다. 공정 동안, 제1접착층(114)은 열, UV, 용매와의 접촉, 고전압 전기 방전, 플라즈마 또는 이들의 임의의 조합에 의해 활성화 될 수 있다. 활성화 된 제1접착층(114)과 접촉 시, 제1그래핀층(104)은 스택(302)에 접착되거나 부착되어 스택(320)을 형성한다. 스택(318)의 제2접착층(116)은 마찬가지로 스택(112)을 형성하도록 제2기판 스택(320)의 제2그래핀층(108)과 접촉 될 수 있다. 도 3E에서, 기판 스택들(316 및 318)은 그래핀 스택(302)에 동시에 결합된다. 도 3E에서, 접착층(114, 116)은 동시에 또는 실질적으로 동시에 활성화 된 후, 그래핀층(104, 108)과 접촉하여 적층 스택(112)을 생성한다. 도 3F을 참조하면, 적층 스택(112)은 라미네이트 공정을 사용하여 접착층 (114, 116)을 활성화시켜 적층 스택(112)을 형성함으로써 제조된다. 제1스택(316) 및 제2스택(318)은 파우치를 형성하도록 일 단부에서 결합 될 수 있고, 그래핀 스택(302)은 파우치 내로 삽입 될 수 있다. 일부 실시예에서, 스택(316, 318)은 접착체를 통해 중합체 시트로 코팅되고 일측 단부에 결합될 수 있다. 일부 실시예에서, 스택은 2nm 내지 20mm의 두께를 가질 수 있다.
예를 들어, 스택(316, 318)은 약 75 ㎛의 두께를 갖는 접착제로 코팅된 PET 시트 일 수 있다. 　일부 실시예에서, 기판층들(102,110)은 동일하거나 상이한 두께를 가질 수 있다. 기판층(102, 110)의 두께는 1nm 내지 10mm 일 수 있다. 접착층(114,116)의 두께는 동일하거나 상이 할 수 있다. 접착층(114, 116)의 두께는 1nm 내지 10mm 일 수 있다. 도 3C에 설명된 바와 같이, 제1스택(316) 및 제2스택(318)의 단부는 닙(306)을 통과할 수 있다. 스택(302, 316 및 318)이 닙 (306)을 통과 할 때, 스택들은 닙(306)을 통과 할 때 두께 방향으로 압축된다. 압력 활성 접착제가 사용되는 실시 예에서, 롤러(308, 310)에 가해지는 압력은 접착제를 활성화 시키도록 설정 될 수 있다. 제1접착층(114) 또는 제2접착층(116)이 열 활성화 접착제인 실시예에서, 롤러(308 및/또는 310)는 가열될 수 있다. 롤러(308, 310)의 열은 접착제에 대한 특정 활성화를 달성하도록 각각 설정 될 수 있다. 일부 실시예들에서, 롤러들(308, 310)의 열 및/또는 압력은 생성된 그래핀 물질의 특정 활성 및/또는 그래핀 전극의 목표 시트 저항을 달성하도록 설정될 수 있다.
예를 들어, 가열 공정에서 제1스택(316) 및 제2스택(318)은 제1열접착층(114) 및 제2열접착층(116)의 용융점 온도 또는 비카트 연화 온도(예를 들어, 60 내지 85 ℃) 보다 높은 온도로 가열되거나, 닙(306)을 통과 할 때 제1기판층(102) 및 제2기판층(110)의 융점보다 낮은 온도로 가열될 수 있다. 또한, 적용된 열은 기판(102, 110)이 공정 중에 연화되도록 선택 될 수 있다. 경우에 따라 압력과 열이 동시에 적용되는 경우, 제1그래핀층(104) 및 제2그래핀층(108)이 각각 제1접착층(114) 및 제2접착층(116)에 충분히 접착되거나 부착되어 스택(112)을 형성하게 한다. 용매 활성화 접착제가 사용되는 실시예에서, 스택(302, 316, 318)을 통과하기 전에 활성화 용매(예를 들어, 유기 화합물(an organic compound), 톨루엔(toluene), 헥산(hexane), 아세톤(acetone), 에틸아세테이트(ethyl acetate) 등)가 접착층(114, 116)을 통해 닙(306)을 통과한다. 접착제가 자외선 활성화, 플라즈마 활성화 접착제 또는 고전압 활성화 접착제인 실시예에서, 스택이 닙(306)을 통과 할 때 접착층(114, 116)은 광, 플라즈마 또는 전압에 의해 활성화 될 수 있다. 일부 실시예에서, UV 광원, 전압 소스 또는 플라즈마 소스는 롤러(306, 308)에 또는 롤러에 인접하여 위치한다. 그 다음, 스택(112)은 도 2에 도시된 바와 같이 금속층(106)을 제거하기 위한 조건에 놓이게된다. 2 개의 그래핀 라미네이트(322, 324)를 형성하기 위해 본 명세서 전반에 걸쳐서 사용된다. 그 다음, 스택(112)은 도 2에 도시된 바와 같이 금속층(106)을 제거하기 위한 조건 및 본 명세서 전반에 걸쳐 두 개의 그래핀 라미네이트(322, 324)을 형성하기 위한 조건에 놓인다.
적층 스택을 형성하는 본 발명의 일부 실시예에서, 제1 및 제2접착층(114, 116)은 제1 및 제2그래핀층(104,108)에 도포되어 그래핀층/접착층 스택을 형성한다. 도 4A 내지 도 4C는 그래핀층, 금속층, 접착층 스택(402)으로부터 스택(112)을 제조하는 방법의 개략도이다. 방법(400)에서, 스택(402)은 제1접착층(114), 제1그래핀층(104), 금속층(106), 제2그래핀층(108) 및 제2접착층(116)을 포함 할 수 있다. 도 4A에 도시된 바와 같이, 스택(402) 및 제1기판층(102)은 기판층을 스택(402)에 접착 또는 부착하여 스택(404)을 형성하는 조건에 놓일 수 있다. 스택(402) 및 기판층(102)이 가해질 수 있는 조건은 전술 한 바와 같이 본 명세서 전반에 걸쳐 롤투롤 공정, 롤투롤 라미네이팅 공정 또는 열과 압력 일 수 있다. 접착 공정 중에, 접착층(114)은 전술한 바와 같이 본 명세서 전반에 걸쳐 열, UV, 용매, 고전압 전기 또는 플라즈마에 의해 활성화 될 수 있다. 활성 접착층(114)과 접촉하면, 기판층(102)은 스택(402)에 접착되거나 부착되어 스택(404)을 형성한다. 그 다음 스택(404)은 스택(112)을 형성하도록 마찬가지로 제2기판층(110)에 접착되거나 부착 될 수 있다. 도 4B에 도시된 바와 같이, 기판층들(102 및 110)은 스택(402)에 동시에 결합된다. 제1기판층(102) 및 제2기판층(110)은 2 개의 개별 층으로 도시되어 있지만, 도 4C에 도시된 바와 같이, 층은 일측에서 2 개의 층이 결합 될 수 있다. 또한, 도 3F에 설명된 것과 유사한 공정을 겪는다.
D. 2 개의 그래핀 라미네이트 생산을 위한 롤투롤 라미네이팅 시스템
도 5는 본 발명의 방법에 따라 그래핀 라미네이트를 제조하는 시스템(500)의 비제한적 실시예의 개략도이다. 특히, 도 5는 본 발명의 그래핀 라미네이트, 예를 들어 그래핀 라미네이트(312, 314, 322 및 324)를 제조하는데 사용될 수 있는 비제한적인 롤투롤 시스템(500)의 개략도이다. 시스템(500)은 제1공급롤(502), 제2공급롤(504) 및 제3공급롤(506)을 포함한다. 도 5에 도시된 시스템은, 그래핀 라미네이트(312, 314)를 생산할 수 있다. 그러나, 도 3A 내지 도 3F 또는 도 4A 내지 도 4에 도시된 바와 같이 공급롤(502, 504, 506)이 그래핀층-금속층-접착층 스택을 제공 할 수 있음을 이해 해야 한다. 도 5에 도시된 바와 같이, 제2공급롤(502)은 그래핀 스택(302)을 제공 할 수 있다. 제2공급롤(504) 및 제3공급롤(506)은 각각 제1기판스택(102) 및 제2판층(110)을 제공 할 수 있다. 제1공급롤(502)은 제2공급롤(504)과 제3공급롤(506) 사이에 위치된다. 도 5에 도시된 바와 같이, 각각의 스택은 사용되기 전에 형성되지만, 각각의 공급롤(502, 504, 506)은 하나 이상의 시스템(예를 들어, 롤투롤 시스템)으로부터의 권취롤(take-up roll)의 일부일 수 있으며, 각각의 스택을 생성하여 시스템(500)에 공급할 수 있다. 또는 상업적으로 준비된 재료의 롤일 수 있다. 예를 들어, 롤(502)은 구리포일 상의 그래핀을 가지는 상업용 롤일 수 있으며, 롤(504, 506)은 접착제 또는 폴리머 기판의 얇은 층으로 코팅된 폴리머 기판이 상업적으로 준비된 롤일 수 있다. 스택(302, 102, 110)은 가열 된 하부 롤러(510)와 가열된 상부 롤러(512)사이의 닙(508)을 통과한다. 닙(508)은 역회전 롤러(510, 512)의 계면에 형성된다. 도 5에 도시된 바와 같이, 롤러(510, 512)는 역회전 일 수 있지만, 롤이 3 개의 스택을 동시에 가열 및 가압 할 수 있는 한 임의의 유형의 롤투롤 구성의 시스템에 사용될 수 있다. 롤러들(502, 504, 506)은 제1기판스택(102)과 제2기판층(110) 사이의 그래핀 스택(302)을 갖는 닙(508)을 통과 할 수 있다.　공압 실린더(514)는 로드(516)를 통해 가열 된 아이들 롤러(idler roller, 510)의 축에 연결되어 닙(508)을 통과 할 때 스택(302, 102, 110)에 원하는 압력을 유지할 수 있다. 롤러(510, 512)의 열 및 가해지는 압력은 각각 생성된 그래핀 재료의 접착제 및/또는 그래핀 재료의 목표 시트 저항에 대해 특별한 활성화를 달성하도록 설정 될 수 있다. 닙(508)을 통과하는 동안, 제1 기판 스택(102) 및 제2기판층(110)은 예를 들어 기판의 용융점 온도 또는 비 카트 연화 온도 보다 높은 온도로 가열된다 기판이 닙(508)을 통과 할 때 기판의 융점보다 낮다. 닙(508)을 통과하는 동안, 예를 들어 제1기판스택(102) 및 제2기판층(110)은 기판의 용융점 온도 또는 비카트 연화온도(예를 들어, 60 내지 85 ℃)보다 높고 기판의 융점보다 낮은 온도로 가열되어, 닙(508)을 통과한다. 열 및 압력을 가한 후 제1그래핀층(104) 및 제2그래핀층(108)이 기판을 충분히 활성화시켜 그래핀층이 각각 제1기판층(102) 및 제2기판층(110)에 접착되거나 부착되어 스택 100을 형성할 수 있다. 또 다른 실시예에서, 제1열접착층(114), 제1그래핀층(104), 금속층(106) 및 제2그래핀층(108), 제2접착층(116), 제1기판층(102) 및 제2기판층(110)을 포함하는 스택은 스택(112)을 생성하기 위해 도 5에 설명된 공정을 거칠 수 있다. 또한, 공정 또는 롤러(510, 512)는 대응하는 접착층을 활성화 시키는데 사용될 수 있는 UV 광, 전압, 플라즈마 또는 용매의 공급원을 포함하도록 변형 될 수 있다(즉, UV 활성화 접착제, 용매 활성화 접착제 등). 일부 실시예에서, 분무기는 공급롤에 근접하여 위치될 수 있고 접착층이 닙(508)을 향해 또는 닙(508) 내로 이동함에 따라 접착층에 일정량의 용매를 도포 할 수 있다. 선택적으로, 상부 롤러(512)는 가열되지 않고 하부 롤러(510)는 가열되어, 제2기판층(110)만의 열 또는 제2기판층(110)에만 열을 제공한다.
스택(100)이 닙(508)을 통과 할 때, 스택(100)은 권취롤(518) 상에 수집된다. 권취롤(518)은 에칭 용액(210)에 위치된 하부 롤러(522)와 상부 롤러(524) 사이의 닙(520) 내로 스택(100)을 제공한다. 하부 롤러(522)와 상부 롤러(524)는 스택(100)을 닙(520)을 통해 이동시키는 반대 방향으로 이동한다. 스택(100)이 닙(520)을 통과할 때, 에칭 용액(210)과의 접촉은 스택(100)으로부터 금속층(106)을 제거하기에 충분하고, 따라서 제1그래핀 라미네이트(312) 및 제2그래핀 라미네이트(314)를 형성한다. 롤러(522,524)의 속도는 스택(100)이 금속층(106)의 전부 또는 실질적으로 전부를 제거하기에 충분한 시간 동안 에칭 용액(210)을 통해 이동하도록 조정될 수 있다. 예를 들어, 금속을 제거하기 위한 다른 기술은 전기 화학적 에칭 또는 기계적 박리가 있다. 일부 실시예에서, 금속은 전기 화학적 에칭 용액을 사용하여 제거 될 수 있다. 비한정적인 예에서, 스택(100)은 황산 암모늄의 수성 에칭 용액을 통해 롤링 될 수 있다. 스택과 백금 전극 사이에 -5V의 전압을 인가 할 수 있다. 스택과 백금 전극 사이에서 전류가 흐를 때, 수소는 물의 환원으로부터 방출되어 기포를 발생시킨다. 공기 버블링(air bubbling)은 구리를 층분리 및 부분적으로 에칭 할 수 있어, 그래핀층으로부터 구리의 완전한 분리가 가능해진다. 그래핀 라미네이트(312, 314)가 에칭 용액(210)을 떠날 때, 이들은 각각 제1권취롤(530) 및 제2권취롤(532) 상에 수집된다. 그래핀 라미네이트(312, 314)는 투명 할 수 있으며, 전극으로 사용하기에 적합한 시트 저항(예를 들어, 1.5 내지 2 ㏀/sq의 시트 저항)을 가질 수 있다. 또한, 생성된 그래핀 라미네이트(312,314)는 또 다른 롤투롤 공정으로 공급되어 선적 또는 보관 중에 그래핀 스택을 위한 보호층을 제공 할 수 있다. 일부 실시예에서, 보호층은 롤투롤 공정 전에 또는 그 동안 기판, 그래핀층 및/또는 접착층에 첨가된다. 일부 실시예에서, 보호층은 제1접착층, 제1그래핀층, 제2접착층, 제2그래핀층 또는 이들의 조합에 부착된다. 보호층의 비제한적인 예로는 폴리에틸렌 필름(polyethylene films), 저밀도 폴리에틸렌 필름(low-density polyethylene films), 선형 저밀도 폴리에틸렌 필름(linear low-density polyethylene films), 중 밀도 폴리에틸렌 필름(medium-density polyethylene films), 고밀도 폴리에틸렌 필름(high-density polyethylene films), 초고분자량 폴리에틸렌 필름(ultra-high-molecular-weight polyethylene films) 등이 포함된다. 그래핀 라미네이트는 전자 장치, 태양 전지 또는 시스템 또는 전도성 물질을 필요로하는 기타 장치의 전극으로 사용될 수 있다. 일부 실시예에서, 그래핀 라미네이트는 침지 공정, 분무 공정 또는 증발 공정을 통해 하나 이상의 도펀트(dopant)를 그래핀 라미네이트에 제공하기 위해 또 다른 롤투롤 공정에 공급 될 수 있다. 도펀트의 비제한적인 예로는 염화금(Gold(III) chloride, AuCl3), 질산(HNO3), 비스(트리 플루오로 메탄설포닐)아미드(bis(trifluoromethanesulfonyl)amide) ((CF3SO2)2NH, (TFSA)), SOCl3, 테트라시아노퀴노디메탄(tetracyanoquinodimethane, TCNQ), (F4)TCNQ, FeCl3, SF6, SF4 또는 MoF6이 포함된다.
E. 단일 기판층에 그래핀층 직접 전사
본 발명의 다른 실시예에서, 하나의 그래핀층을 금속층으로부터 하나의 기판층으로 직접 전달하는 방법이 설명된다. 도 6A 및 도 6B는 하나의 단일 기판층 상에 하나의 그래핀층을 직접적으로 전달하는 것을 설명하는 개략도이다. 도 6A에 도시된 바와 같이, 그래핀 스택(602)은 금속층(106) 및 그래핀층(108)을 포함 할 수 있다.
기판 스택(604)은 기판층(102) 및 접착층(114)을 포함 할 수 있다. 도 6A에 도시된 바와 같이, 그래핀 스택(602) 및 기판 스택(604)은 2 개의 스택을 함께 접착 또는 부착하여 스택(606)을 형성하는 조건들(예를 들어, 활성화 됨)을 겪을 수 있다. 활성화 조건은 스택을 가열 롤투롤 공정, 냉간 롤투롤 공정, 라미네이팅 조건 또는 열 및 압력으로 처리하는 것을 포함 할 수 있다. 상기 공정 동안, 접착층(114)은 열, UV, 용매, 플라즈마 또는 고전압 전기와의 접촉에 의해 활성화 될 수 있다. 활성화 된 접착층(114)과 접착 시, 그래핀층(108)은 스택(604)에 접착되거나 부착되어 스택(606)을 형성한다. 스택(606)은 금속층(106)을 제거하기 위해 명세서 전체에 기술된 금속 제거 공정을 거칠 수 있다. 스택(606)은 에칭 용액(210)과 접촉하여 금속층을 제거함으로써 그래핀 라미네이트(608)를 형성 할 수 있다. 스택(608)은 기판층(102), 접착층(114) 및 그래핀층(108)을 포함 할 수 있다. 도 6B에 도시된 바와 같이, 스택(610)은 금속층(106), 그래핀층(108) 및 열접착층(114)을 포함 할 수 있다. 스택(610) 및 기판층(102)은 스택 및 기판층을 함께 부착하여 스택(606)을 형성하는 조건에 적용될 수 있으며, 이후 금속층(106)을 제거하고 그래핀 라미네이트(608)를 형성하기 위해 이전에 기술된 조건을 겪을 수 있다. 그래핀 라미네이트(608)는 그래핀 전극 또는 가요성 그래핀 물질에 적합한 다른 응용 예에서 사용될 수 있다. 제1그래핀층(104), 금속층(106) 및 제2그래핀층(108)을 포함하는 스택(302)은 동일한 결과를 얻기 위해 스택(602) 대신에 사용될 수 있다는 것을 이해 해야 한다. 어떤 경우에는 그래핀층 대신 다른 2D 재질을 사용할 수 있다. 일부 실시 예에서, 기판층(102)은 접착층 없이 그래핀 스택 또는 다른 2D 재료 스택에 냉각 롤투롤 공정, 가열 롤투롤 공정, 적층 조건, 열, 압력, 플라즈마 활성화, 정전기 상호 작용 또는 이들의 임의의 조합에 의한 공정에 의해 직접 부착될 수 있다.
F. 단일의 라미네이트 생산을 위한 라미네이팅 시스템
본 발명의 다른 실시예에서, 라미네이션 공정을 이용하여 하나의 그래핀층을 금속층으로부터 기판층으로 직접 전사하는 방법이 설명된다. 도 7은 라미네이팅 공정을 사용하여 단일 기판층 상에 단일 그래핀층을 직접 전사하는 것을 나타내는 개략도이다. 도 7에 도시된 바와 같이, 그래핀 스택(702)은 그래핀 스택(702)과 기판 스택(316) 사이에 있는 보호 재질(704) 상에 배치 될 수 있다. 그래핀 스택(702)은 그래핀층(104), 금속층(106) 및 그래핀층(108)을 포함 할 수 있다. 기판 스택(316)은 접착층(114) 및 기판층(102)을 포함 할 수 있고, 기판 스택(318)은 접착층(116) 및 기판층(110)을 포함 할 수 있다. 스택(316, 318)은 일 단부에서 결합되어 파우치를 형성 할 수 있고, 스택(702)은 파우치 내로 삽입 될 수 있다. 일부 실시 예에서, 기판 스택(316, 318)은 열 활성화 접착제로 균일하게 코팅되고 한쪽 단부에 결합되는 중합체 시트일 수 있다. 제1기판스택(316) 및 제2기판스택(318)의 단부는 가열된 하부 롤러(710)와 가열된 상부 롤러(712) 사이의 닙(708)을 통과한다.
하부 롤러(710) 및 상부 롤러(712)는 각각 닙(708)을 통해 제1기판스택(316) 및 제2기판스택(318)의 단부를 당기거나 이동시키는 반대 방향으로 이동한다. 스택 (702, 316, 318)은 제1기판스택(316)과 제2기판스택(318) 사이의 그래핀 스택(702)을 갖는 닙(708)을 통과한다. 롤러(710, 712)의 열 및 가해지는 압력은 본 명세서 전반에 걸쳐 기술된 바와 같이 생성된 그래핀 물질의 접착제 및/또는 그래핀 물질의 목표 시트 저항에 대한 특별한 활성화를 달성하도록 각각 설정 될 수 있다. 스택(318)의 활성 접착층(116)과 접촉하면, 그래핀층(108)은 스택(318)에 부착되어 스택(714)을 형성한다. 보호 재질(704)로 인해, 그래핀층(104)은 스택(316)에 부착하는 것이 금지된다. 보호 재질 또는 그래핀 스택(702)과 접촉하지 않는 스택(316) 및 스택(318)의 부분은 라미네이팅 조건 하에서 함께 접착한다.
스택(714)은 제1기판층(102), 제1접착층(114), 보호재질(704), 제1그래핀 재료(104), 금속층(106), 제2그래핀층(108)을 포함한다. 스택(714)은 스택(716)과 스택(718)으로 분리 될 수 있다. 일부 실시예에서, 스택(714)은 스택(702)의 경계 내부에서 절단 될 수 있다. 스택(716)은 제1그래핀층(104), 금속층(106), 제2그래핀층(108), 제2접착층(116) 및 제2기판층(110)을 포함 할 수 있다. 스택(718)은 제1기판층(102), 제1접착층(114) 및 보호 재질(704)를 포함 할 수 있다. 스택(716)은 금속 제거 공정을 거쳐 금속층(106)을 제거 할 수 있다. 스택(716)은 에칭 용액(210)에 잠기거나 금속층(106)을 제거하여 그래핀 라미네이트(720)를 형성하기 위해 이전에 기술된 바와 같은 다른 금속 제거 공정을 거칠 수 있다. 스택(702)은 스택(302, 602)을 대체 할 수 있음을 이해 해야 한다.
G. 천공층들
도 8A 내지 도 8D는 천공된 기판 및/또는 천공된 그래핀층으로부터 그래핀 전극을 제조하는 실시 예의 개략도이다. 방법(800)은 적층 스택(802), 적층 스택(804), 적층 스택(806) 및/는 적층 스택(808)을 얻고, 도 8A에 도시된 두 개의 그래핀 전극(810, 812), 도 8B에 도시된 두 개의 그래핀 전극(814, 816) 도 8C에 도시된 두 개의 그래핀 전극(818, 820), 도 8D에 도시된 두 개의 그래 핀 전극을 제조하기 위해 스택들로부터 금속층(106) 또는 천공된 금속층(832)을 제거하는 공정을 겪는다.
도 8A에서, 적층 스택은 천공된 기판(826, 828), 그래핀층(104, 108) 금속층(106)을 포함한다. 천공부는 기판 내의 구멍 또는 개구부 일 수 있으며 기판을 부분적으로 또는 완전히 연장 할 수 있다. 일부 또는 실질적으로 모든 기판들은 천공 될 수 있다. 일부 실 예에서는 단지 하나의 기판이 관통될 수 있다. 예를 들어, 스택(802)은 천공된 제1스택(826), 그래핀층(104), 금속층(106), 제2그래핀층(108) 및 제2기판(110)을 포함 할 수 있다.
도 8B에서, 스택(804)은 천공된 기판(826, 828), 천공된 그래핀층(830, 834) 천공된 금속층(832)을 두 개의 천공된 그래핀층 사이에 포함한다. 그래핀 전극(814, 816)은 그래핀층(830, 834)에 각각 부착된 천공된 기판(826, 828)을 포함한다. 적층된 제1기판(826), 천공된 제1접착층 (836), 제1그래핀층(104), 금속층 (106), 제2그래핀층(108), 천공된 접착층(838), 제2기판층(828)을 포함한다. 스택(806, 도 8에 도시됨)는 천공된 제1기판(826), 천공된 제1접착층(836), 제1그래핀층(104), 금속층(106), 제2그래핀층(108), 천공된 접착층(838) 및 천공된 제2기판층(828)을 포함한다. 금속이 제거 후, 얻어진 그래핀 전극(818, 820)은 천공된 기판(826, 828), 천공된 접착층(836, 838), 그래핀층(104, 108)을 각각 포함한다.
도 8D에 도시된 바와 같은 스택은 천공된 제1기판(826), 천공된 제1접착층 (836), 천공된 제1그래핀층(830), 천공 금속층(832), 천공된 제2그래핀층(834), 천공된 접착층(838) 및 천공된 제2기판층(828)을 포함한다. 금속 제거 후, 얻어진 그래핀 전극(822, 824)은 천공된 기판(826, 828), 천공된 접착층(836, 838) 및 천공된 그래핀층(830, 834)을 각각 포함한다. 예를 들어, 금속을 제거하기 위한 가능한 기술은 용액(210)에서의 에칭, 전기 화학적 에칭, 기계적 박리, 또는 알려진 / sq. 금속 제거 공정일 수 있다.
전극 (810, 812, 814, 816, 818, 820, 822, 824)은 투명 할 수 있고 전도성이다(예를 들어, 각 전극은 1.5 내지 2 ㏀ / sq의 시트 저항을 가질 수 있다).
H. 패턴화되거나 기능화된 그래핀층
도 9에 도시된 바와 같이, 스택(302)의 그래핀층(104, 108)은 스택(902)을 제조하기 위해 패턴화되거나 기능화 될 수 있다. 스택(902)은 제1패터닝 된 또는 기능화 된 그래핀층(920), 금속층(106) 및 제2패터닝 된 또는 기능화 된 그래 핀층(922)을 포함한다. 패터닝은 예를 들어, 그래 핀의 일부분이 제거되는 플라즈마 또는 다른 처리 일 수 있다. 기능화는 본 명세서 전반에 걸쳐 기술된 바와 같이, 나노 입자, 치환 도핑 또는 공유 결합 또는 비공유 결합으로 이루어질 수 있다. 기판층들(102, 110)은 제1 및 제2패터닝 된 또는 기능화 된 그래핀층(920, 922)에 부착되거나 접착되어 스택(904)을 형성 할 수 있다. 스택(904)은 두 개의 패터닝 된 또는 기능화 된 그래핀 전극(910, 912)을 생성하기 위해 금속 제거 공정을 거친다.
그래핀 전극(906, 908)은 각각 기판층(102, 110) 및 패턴화 된 그래핀층 (920, 922)을 포함한다. 일부 실시예들에서, 그래핀 스택들 중 단지 하나만이 패터닝되거나 기능화된다. 예를 들어, 스택(904)은 제1기판(102), 패턴화/기능화 된 그래핀층(922), 금속층(106), 그래핀층(108) 및 제2기판(110)을 포함 할 수 있다. 전극(906, 908)은 투명 할 수 있고 전도성 일 수 있다(예를 들어, 각 전극은 1.5 내지 2 ㏀ / 평방의 시트 저항을 가질 수 있다).
I. 사용 재료
본 발명은 전도성 물질의 설명에 그래핀을 사용하였지만, 본 발명은 다른 전도성 물질 또는 활성 물질에도 적용된다는 것을 이해 해야 한다. 일 예로, 본 발명의 전사 공정에 사용될 수 있는 활성 물질 중 하나는 질화 붕소(예를 들어, 금속층이 제1 및 제2 붕소 질화물층의 각각의 대향 측면 상에 포함되는 CVD 생성 붕소 질화물)을 포함한다. 다른 비제한적인 예는 이황화몰리브덴(Molybdenum Disulfide, MoS2), 니오븀 셀레나이드(Niobium selenide, NbSe2), 황화텅스텐(Tungsten disulfide, WS2), 이황화니켈(Nickel disulfide, NiS2),　이셀레니드 몰리브덴(Molybdenum Disulfide, MoSe2), 이셀레니드 텅스텐(Molybdenum Diselenide, WSe2), 바나듐 셀러나이드(Vanadium selenide, VSe2) 및 이황화티타늄(Titanium sulfide, TiS2)와 같이 금속 위에 성장되거나 증착된 2D 물질을 포함한다. 마지막으로, 본 발명은 예를 들어 공유 결합에 의한 기능화; 그래핀의 비공유 결합에 의한 기능화; 나노 입자와 도펀트로 기능화하는 화학적 또는 물리적 처리에 의해 기능화 된 2D 물질을 사용할 수 있다. 또한, 이들 활성 또는 전도성 재료 각각은 예를 들어 화학 기상 증착, 플라즈마 강화 화학 기상 증착(PECVD), 분리 또는 다른 방법에 의해 상이한 방식으로 금속층상에 증착 될 수 있다.
본 발명에 사용되는 기판층은 본 발명에 사용되는 접착재료와 양립 가능하고 가열 또는 냉간 롤투롤 공정, 압출 또는 가열 및 가압 처리에 적합한 임의의 가요 성 재료 일 수 있다. 가요성 소재는 플라스틱이 포함된다. 플라스틱의 비제한적인 예는 열가소성 물질 및 열경화성 중합체를 포함한다. 본 발명에서 사용될 수 있는 기판의 비제한적인 예는 폴리에틸렌(polyethylene), 폴리 프로필렌(polypropylene), 폴리부텐(polybutene), 폴리이소부틸렌(polyisobutylene) 및 이의공중합체(copolymers thereof), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 중합체의 폴리 카보네이트(polycarbonate (PC) family of polymers, PC) 계열, 폴리부틸렌 테레프탈레이트(polybutylene terephthalate, PBT) 폴리(1,4- 시클로헥실리덴 시클로헥산 -1,4- 디카르복실 레이트)(poly(1,4-cyclohexylidene cyclohexane-1,4-dicarboxylate), PCCD), 글리콜 변성 폴리 시클로 헥실 테레프탈레이트(glycol modified polycyclohexyl terephthalate, PCTG), 폴리 페닐렌 옥사이드(poly(phenylene oxide), PPO), 폴리 염화 비닐(polyvinyl chloride, PVC) 폴리 프로필렌(polypropylene, PP), 폴리에틸렌(polyethylene, PE), 폴리스티렌(polystyrene, PS), 폴리에틸렌 이민(polyethyleneimine, PEI) 및 그 유도체, 열가소성 엘라스토머(thermoplastic elastomer, TPE), 테레프탈산(terephthalic acid, TPA), 엘라스토머(elastomers), 폴리(시클로헥산디메틸렌 테레프탈레이트)(poly(cyclohexanedimethylene terephthalate), PCT), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리아미드(polyamide, PA), 폴리스티렌 술폰산(polystyrene sulfonate, PSS) 또는 폴리에테르 에테르 케톤(polyether ether ketone, PEEK) 또는 이들의 조합 또는 혼합물을 포함한다. 기판층에 사용되는 중합체는 -5 내지 430 의 유리 전이 온도 및/또는 50 내지 200 의 비카트 연화 온도를 갖는다. 당업자는 기준 매뉴얼을 참조하거나 잘 알려진 분석을 수행함으로써 이러한 온도를 갖는 중합체를 용이하게 선택할 수 있을 것이다(예: 비카트 연화점(Vicat softening point)은 비카트 A(Vicat A)에 대해 1 mm2의 원형 또는 정사각형 단면을 가진 납작한 바늘로 재료가 1 mm의 깊이까지 침투되는 온도를 결정하는 데 사용되는 표준화 된 시험이다. 시험은 10 N의 하중이 사용되며, 비카트 B(Vicat B)시험의 경우 하중은 50 N이다.).
예를 들어, PET의 유리 전이 온도(The glass transition temperature, Tg)는 약 70 ℃이고, 비카트 B 연화 온도(Vicat B softening temperature)는 약 82 ℃이고, 융점은 약 260 ℃이다. 하기 표 1은 본 발명과 관련하여 사용될 수 있는 비제한적인 기판(및 각각의 유리 전이 및 비카트 연화 온도)을 제공한다.
폴리머 이름(Polymer Name) 유리 전이 온도(Glass transition temperature (Tg) °C) 녹는점(Melting point (Tm) °C) 50 N ° C의 하중에서의 비 카트 B (Vicat B at load of 50 N °C)
폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 70 260 82
폴리카보네이트(Polycarbonate, PC) 147 155 145
폴리부틸렌테레 프탈레이트(polybutylene terephthalate, PBT) 68 223 120
폴리 (1,4-시클로헥실리덴시클로헥산 -1,4- 디카르복실레이트)(poly(1,4-cyclohexylidene cyclohexane-1,4-dicarboxylate), PCCD) 70 225 120
폴리(페닐렌 옥사이드) (Poly(phenylene oxide), PPO) 215 262 120
폴리프로필렌(polyethylene, PP) -20 170 108
고밀도 폴리에틸렌(High density polyethylene, HDPE) -90 130 128
폴리염화비닐(polyvinyl chloride, PVC) 100 170 80
폴리스티렌(polystyrene, PS) 100 240 161
폴리메틸메타크릴레이트(polymethyl methacrylate, PMMA) 110 160 145
폴리에테르이미드 (polyetherimide, PEI) 215 380 125
테레프탈산(terephthalic acid, TPA) 425 500 -
글리콜변성 폴리시클로헥실 테레프탈레이트 (glycol modified polycyclohexyl terephthalate, PCTG) -3 207 170
열가소성 엘라스토머(thermoplastic elastomer, TPE) 75 235 90
폴리(시클로헥산 디메틸렌 테레프탈레이트)(poly(cyclohexanedimethylene terephthalate), PCT) 90 274 110
본 발명에 사용되는 접착제 층은 열 활성화 접착제, 압력 활성화 접착제, 용매 활성화 접착제, UV 활성화 접착제, 고전압 방전 활성화 접착제 또는 플라즈마 활성화 접착제 일 수 있다. 본 발명의 바람직한 측면에서, 접착층은 열적으로 활성화 된 접착제이다. 열 활성 접착제는 약 2 내지 200 g / 10 분의 용융 지수를 갖는다. 열적 활성화 또는 용매 활성화 접착제는 엘라스토머, 열경화성 수지, 열가소성 수지 또는 이들의 임의의 조합 일 수 있다. 열 활성화 접착제의 예로는 가열 될 때 분해되지 않고 용융되는 엘라스토머(elastomers), 열경화성수지(thermosets) 열가소성 수지(thermoplastics), 폴리에틸렌 아크릴 레이트 중합체(polyethylene acrylate polymer) 또는 그의 공중합체(copolymer thereof), 에틸렌 비닐 아세테이트 공중합체(ethylene vinyl acetate copolymer, EVA), 에틸렌 메틸 아크릴 레이트 공중합체(ethylene methyl acrylate copolymers, EMA), 에틸렌 아크릴 레이트(ethylene acrylic acrylate, EAA) 아크릴 레이트(ethylene ethyl acrylate, EEA), 또는 에틸렌 메틸 산성 아크릴 레이트(ethylene methyl acidic acrylate, EMAA), 또는 이들의 임의의 조합물일 수 있다. 용매 활성화 접착제는 용매 또는 습기의 적용에 의해 사용 직전에 점착성이 있는 건조 접착 필름이다. 용매의 비제한적인 예는 톨루엔(toluene), 메틸 에틸 케톤(methyl ethyl ketone), 사이클로헥산온(cyclohexanone) 및 트리클로로 에틸렌(trichloroethylene)을 포함한다. 용매 활성화 접착제의 예는 열가소성 폴리 우레탄(thermoplastic polyurethanes), 페놀 수지(phenolic resins), 크레이프 고무(crepe rubber) 또는 이들의 임의의 조합물을 포함한다. 압력 활성화 접착제는 실온에서 압력을 가했을 때 흐르는 폴리머 또는 폴리머 혼합물을 포함 할 수 있다. 압력이 제거 될 때, 중합체의 점도는 기판층 및 그래핀층의 표면에 부착하기에 충분히 높다.
압력 활성화 접착제는 냉간 압연 공정에 사용할 수 있다. 압력 활성화 접착제는 고분자(polymers)와 수지(resins)의 혼합물 일 수 있다. 압력 활성 접착제에 사용되는 중합체의 비제한적인 예는 천연 고무(natural rubber), 비닐 에테르(vinyl ethers), 아크릴계 중합체(acrylic-based polymers), 부틸 고무계 중합체(butyl rubber-based polymers), 스티렌 블록 공중합체(styrene block copolymers), 실리콘 중합체(silicon polymers) 및 니트릴계 중합체(silicon polymers)를 포함한다. UV 활성화 접착제는 선택된 파장, 예를 들어 300 nm에서 자외선을 조사하면 활성화된다. UV 활성화 접착제의 비제한적인예는 열가소성 엘라스토머 또는 수지, 예컨대 스티렌계 열가소성 엘라스토머(styrene-based thermoplastic elastomers), 폴리 부타디엔 단위 또는 폴리 이소프렌 단위의 스티렌 계 엘라스토머(styrene-based elastomers of polybutadiene unit or polyisoprene unit), 스티렌-부타디엔-스티렌 블록 공중합체(styrene-butadiene-styrene block copolymer, SBS), 스티렌-이소프렌-스티렌 블록 공중합체(styrene-isoprene-styrene block copolymer, SIS), 스티렌-(에틸렌-부틸렌)(styrene-(ethylene-butylene)-styrene block copolymer, SEBS), 스티렌-(에틸렌-프로필렌)-스티렌 블록 공중합체(styrene-(ethylene-propylene)-styrene block copolymer, SEPS) 글리시 딜 메타 크릴 레이트 에폭시 변성(epoxy-modified by glycidyl methacrylate), 폴리스티렌 수지(polystyrene resins), 페녹시 수지(phenoxy resins) 및 이들의 임의의 조합 물을 포함한다.
실시예
본 발명은 특정 실시 예에 의해 보다 상세히 설명 될 것이다. 하기 실시 예는 단지 예시적인 목적을 위해 제공되는 것이며, 본 발명을 어떤 방식으로든 제한하려는 것은 아니다. 당업자는 본질적으로 동일한 결과를 산출하기 위해 변경 또는 변형 될 수 있는 다양한 중요하지 않은 파라미터를 쉽게 인식 할 것이다.
실시예1
(단일 그래핀 라미네이트 제조 공정)
종이의 층을 폴리에틸렌 테레 프탈레이트(polyethylene terephthalate, PET) 파우치(두께 75㎛)에 삽입하고, 파우치의 내부 표면을 열 활성화 접착제로 코팅한다. 상기 종이는 구리 위에 CVD 그래핀을 놓고 파우치를 닫는다. 파우치는 뜨거운 상업용 라미네이터를 통과시킨다. 라미네이터로부터 제거한 후, 파우치를 실온으로 냉각시키고 경계에서 절단하여 두 개의 스택을 획득한다. 첫 번째 스택에는 PET, 접착제, 그래핀 및 구리가 포함된다. 두 번째 스택에는 PET, 접착제 및 용지가 포함된다.
제1스택은 모든 구리가 제거 될 때까지 염화제이철(ferric chloride)의 에칭 수용액에 현탁시킨다. 생성된 그래핀 라미네이트(PET층, 접착층, 그래핀층)를 물로 세정한다. 그래핀 라미네이트는 1 x 1 cm2 및 2 x 2 cm2의 치수를 갖는 샘플로 절단된다. 샘플의 시트 저항은 4-프로브 반데포 시스템(프로브의 거리: 1cm)으로 측정했을 때 1.5-2 ㏀ / sq 이었다. 이 층은 모든 방향에서 균질한 저항성을 나타 내므로 그래핀은 PET로 완전히 옮겨 졌다고 판단된다. 그래핀 라미네이트는 투명했다. 시트는 2 °의 각도 분해능을 갖는 Cary 7000 애질런트 유니버설 분광 광도계(Agilent Universal Spectrophotometer, Cary 7000)로 측정한 635 nm에서 약 91 %의 헤이즈(hazw)값을 가졌다. 도 10A 및 도 10B는 그래핀 라미네이트를 통해 보여지는 인쇄물의 이미지이다. 도 10A는 그래핀 라미네이트가 재료에 근접 할 때의 인쇄된 재료의 이미지를 나타낸 도면이다. 도 10B는 그래핀 라미네이트가 재료로부터 20cm의 거리에 있을 때 인쇄된 재료의 이미지를 나타낸 도면이다. 그래 핀 라미네이트의 검정색 사각형은 증발에 의해 라미네이트에 증착된 금 도트입니다. 본 발명의 방법을 사용하여 그래핀을 중합체 기판에 직접 전달함으로써 제조 된 그래핀 라미네이트는 전자 장치에서 전극 또는 상호 연결부에 사용될 충분한 전도성 및 투명도를 갖는다.
실시예2
(두 개의 그래핀 라미네이트 제조 공정)
구리상의 CVD 그래핀을 열 활성 접착제로 코팅된 파우치의 내부 표면을 갖는 폴리에틸렌 테레 프탈레이트(polyethylene terephthalate, PET) 파우치(두께 125㎛)에 삽입 한 후 파우치를 닫는다. 파우치는 뜨거운 상업용 라미네이터에 통과시킨다. 라미네이터로부터 제거한 후, 파우치를 실온으로 냉각시키고 경계에서 절단하여 하나의 스택을 획득한다. 스택에는 PET, 접착제, 그래 핀, 구리, 그래핀, 접착제, PET가 포함된다. 스택을 모든 구리가 제거 될 때까지 염화제이철(ferric chloride)의 수성 에칭 용액 또는 염산 및 과산화수소의 수성 에칭 용액에 침지시킨다. 생성된 두 개의 그래핀 라미네이트, 즉 각각이 PET층, 접착층, 그래핀층으로 분리되고 물로 세척된다. 그래핀 라미네이트는 1 x 1 cm2 및 2 x 2 cm2의 치수를 갖는 샘플로 절단된다. 샘플의 시트 저항은 4-프로브 반데 포우 시스템(프로브의 거리: 1cm)으로 측정했을 때 500 Ω / sq -2 ㏀ / sq이었다. 이 층들은 모든 방향에서 균질한 저항성을 보였으므로, 그래핀은 PET로 완전히 옮겨진 것으로 판단된다. 그래핀 라미네이트는 투명했다. 시트는 2 °의 각도 분해능을 갖는 Cary 7000 애질런트 유니버설 분광 광도계(Agilent Universal Spectrophotometer, Cary 7000)로 측정한 635nm에서 약 50 %의 헤이즈 값을 가졌다.
실시예3
(두 개의 그래핀 라미네이트 제조 공정)
도 11에 도시된 바와 같이, 열가소성 접착제로 코팅된 파우치의 내부 표면을 갖는 폴리에틸렌 테레 프탈레이트(polyethylene terephthalate, PET) 파우치(두께 75㎛)에 2 장의 종이 사이에 위치한 구리 포일상의 CVD 그래핀을 삽입한다. 종이 조각은 시료의 작은 부분(약 5mm)만을 덮었으며 파우치 표면에 부착되지 않는다. 파우치를 닫고, 파우치치를 뜨거운 상업용 라미네이터에 통과시킨다. 라미네이터로부터 제거한 후, 파우치를 실온으로 냉각시키고 경계를 절단하고 종이를 제거하여 하나의 스택을 획득한다. 스택에는 PET, 접착제, 그래핀, 구리, 그래핀, 접착제, PET가 포함된다. 종이에 의해 덮인 CVD 그래핀의 부분은 PET에 부착되지 않고 전극을 고정하는데 사용된다. 스택을 과황산암모늄의 에칭 수용액에 침지시킨다. 스택과 백금 전극 사이에 -5V의 전압을 가하고 용액을 통해 전류가 흐르기 시작한다. 물의 층분리 및 부분적으로 구리의 에칭으로 인해 형성되는 공기 버블링은 그래핀층으로부터 구리의 완전한 분리를 허용한다. 생성된 두 개의 그래핀 라미네이트(각각 PET 층, 접착층 및 그래핀층으로 구성됨)를 분리하고 물로 세척한다. 그래핀 라미네이트는 1 x 1 cm2 및 2 x 2 cm2의 치수를 갖는 샘플로 절단된다. 샘플의 시트 저항은 4-프로브 반데 포우 시스템(프로브의 거리: 1cm)으로 측정했을 때 500 Ω / sq -2 ㏀ / sq이었다. 이 층들은 모든 방향에서 균질한 저항성을 보였으므로, 그래핀은 PET로 완전히 옮겨진 것으로 판단된다. 그래핀 라미네이트는 투명했다. 시트는 2 °의 각도 분해능을 갖는 Cary 7000 애질런트 유니버설 분광 광도계(Agilent Universal Spectrophotometer, Cary 7000)으로 측정한 635nm에서 약 50 %의 헤이즈 값을 가졌다.
실시예4
(두 개의 다층 그래핀 라미네이트를 제조하는 공정)
폴리에틸렌 테레 프탈레이트(polyethylene terephthalate, PET) 파우치(두께 75㎛)에 니켈포일상의 다층 CVD 그래핀을 열 활성화 접착제로 코팅된 파우치의 내부 표면과 함께 삽입한 다음 파우치를 닫는다. 파우치는 뜨거운 상업용 라미네이터를 통과시킨다. 라미네이터로부터 제거한 후, 파우치를 실온으로 냉각시키고 경계에서 절단하여 하나의 스택을 획득한다. 스택에는 PET, 접착제, 다층 그래핀, 니켈, 다층 그래핀, 접착제, PET가 포함된다. 스택을 모든 니켈이 제거 될 때까지 염산 및 과산화수소의 에칭 수용액에 침지시킨다. 생성된 2 개의 다층 그래 핀 라미네이트는 각각 PET 층, 접착층, 다층 그래핀으로 구성되고, 물로 분리되고 세척된다. 다층 그래핀 라미네이트를 1 x 1 cm2 및 2 x 2 cm2의 크기를 갖는 샘플로 절단한다. 시료의 면저항은 4-프로브 반데 포우 시스템(프로브의 거리: 1cm)으로 측정했을 때 6 Ω / sq ~ 10 Ω / sq이었다. 이 층들은 모든 방향에서 균질한 저항성을 보였으므로, 그래핀은 PET로 완전히 옮겨진 것으로 판단된다. 그래핀 라미네이트는 아반테스 분광계(Avantes Spectrometer)로 측정한 600 nm에서 5 %의 투과율을 나타낸다.

Claims (30)

  1. 전도성 물질을 제조하는 방법으로서,
    (a) 제1기판층, 상기 제1기판층에 부착된 제1그래핀층, 상기 제1그래핀층에 부착된 금속층, 상기 금속층에 부착된 제2그래핀층 및 상기 제2그래핀층에 부착된 제2기판층을 포함하는 적층 스택을 획득하는 단계;
    (b) 상기 적층 스택으로부터 상기 금속층을 제거하는 단계; 및
    (c) 두 개의 전도성 물질을 획득하는 단계를 포함하되,
    상기 제1 전도성 물질은 상기 제1그래핀핀층에 부착된 상기 제1기판층을 포함하고,
    상기 제2 전도성 물질은 상기 제2그래핀층에 부착된 상기 제2기판층을 포함하고,
    상기 제1그래핀층 및 제2그래핀층은 도전층인 전도성 물질 제조 방법.
  2. 제1항에 있어서,
    상기 제1기판층 및 제2기판층은 중합체층인 전도성 물질 제조 방법.
  3. 제2항에 있어서,
    상기 제1중합체층 및 제2중합체층은 각각 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 층이고, 상기 금속층은 구리층 또는 니켈층인 전도성 물질 제조 방법.
  4. 제1항에 있어서,
    상기 제1기판층과 상기 제1그래핀층은 상기 제1기판층과 상기 제1그래핀층 사이에 위치하는 제1접착층을 매개로 함께 부착되는 전도성 물질 제조 방법.
  5. 제4항에 있어서,
    상기 제2기판층과 상기 제2그래핀층은 상기 제2기판층과 상기 제2그래핀층 사이에 위치하는 제2접착층을 매개로 함께 부착되는 전도성 물질 제조 방법.
  6. 제5항에 있어서,
    상기 제1접착층 및 제2접착층은 열 활성화 접착제, 압력 활성화 접착제, 용매 활성화 접착제, UV 활성화 접착제, 플라즈마 활성 접착제 또는 이들의 임의의 조합을 포함하는 전도성 물질 제조 방법.
  7. 제6항에 있어서,
    상기 제1접착층 및 제2접착층 각각은 열적으로 활성화 된 접착제를 포함하는 전도성 물질 제조 방법.
  8. 제7항에 있어서,
    상기 열적으로 활성화 된 접착제는 폴리에틸렌 아크릴 레이트 중합체 또는 그의 공중합체(polyethylene acrylate polymer or copolymer thereof), 에틸렌 비닐 아세테이트 공중합체(ethylene vinyl acetate copolymer, EVA), 에틸렌 메틸 아크릴 레이트 공중합체(ethylene methyl acrylate copolymers, EMA), 에틸렌 아크릴 레이트 (ethylene acrylic acrylate, EAA), 에틸렌 에틸 아크릴 레이트(ethylene ethyl acrylate, EEA) 또는 에틸렌 메틸 산성 아크릴 레이트 (ethylene methyl acidic acrylate, EMAA), 또는 이들의 임의 조합을 포함하는 전도성 물질 제조 방법.
  9. 제1항에 있어서,
    상기 제1기판층 및 상기 제1그래핀층은 열, 압력, 플라즈마 활성화, 정전기 상호 작용 또는 이들의 임의의 조합에 의해 부착되는 전도성 물질 제조 방법.
  10. 제9항에 있어서,
    상기 제2기판층과 상기 제2그래핀층은 열, 압력, 플라즈마 활성화, 정전기 상호 작용 또는 이들의 임의의 조합에 의해 부착되는 전도성 물질 제조 방법.
  11. 제9항에 있어서,
    상기 제2기판층과 상기 제2그래핀층은 상기 제2기판층과 상기 제2그래핀층 사이에 위치하는 제1접착층을 통해 함께 부착되는 전도성 물질 제조 방법.
  12. 제1항에 있어서,
    상기 적층 스택은 상기 제1기판층을 상기 제1그래핀층에 부착시키는 단계 및 상기 제1기판층을 상기 제2그래핀층에 부착시키는 단계를 포함하는 라미네이트 공정에 그래핀 라미네이트를 적용하는 단계에 의하여 획득되는 전도성 물질 제조 방법.
  13. 제12항에 있어서,
    상기 그래핀 스택은 상기 금속층 각각의 대향 측면상에 그래핀을 화확 기상 증착함으로써 제조되는 전도성 물질 제조 방법.
  14. 제12항에 있어서,
    상기 그래핀 스택은 상기 제1그래핀층, 상기 금속층, 및 상기 제2그래핀층을 포함하는 전도성 물질 제조 방법.
  15. 제14항에 있어서,
    제1접착층은 상기 제1그래핀층에 부착되며 상기 금속층에 대향하고,
    제2접착층은 상기 제1그래핀층에 부착되며, 상기 금속층에 대향하는 전도성 물질 제조 방법.
  16. 제12항에 있어서,
    제1접착층은 상기 제1기판층에 부착되고, 제2접착층은 상기 제2기판층에 부착되는 전도성 물질 제조 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 금속층은 화학적 공정, 기계적 공정, 전기 화학적 공정에 의해 제거되는 전도성 물질 제조 방법.
  18. 제17항에 있어서,
    상기 금속층은 염화철, 황산 암모늄, 질산을 포함하는 수용액으로 에칭하는 화화적 공정, 박리를 포함하는 기계적 공정 또는 직류를 인가하는 것을 포함하는 전기 화학적 공정에 의해 제거되는 전도성 물질 제조 방법.
  19. 제1항, 제4항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1기판층 및 제2기판층 중 적어도 하나 또는 모두는 천공되는 전도성 물질 제조 방법.
  20. 제1항, 제4항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1기판층 및 제2기판층 중 적어도 하나 또는 모두는 중합체층인 전도성 물질 제조 방법.
  21. 제20항에 있어서,
    상기 제1기판층 및 제2기판층 각각은 PET를 포함하는 전도성 물질 제조 방법.
  22. 제21항에 있어서,
    상기 제1기판층 및 제2기판층 모두는 폴리 메틸 메타 크릴 레이트(polymethylmethacrylate, PMMA)층, 폴리 디메틸 실록산(polydimethylsiloxane, PDMS)층 또는 열 방출 테이프 중 각각 하나인 전도성 물질 제조 방법.
  23. 제1항 내지 제22항 중 어느 한 항의 상기 전도성 물질 제조 방법에 의해 제조된 전도성 물질.
  24. 제1기판층;
    상기 제1기판층에 부착된 제1그래핀층;
    상기 제1그래핀층에 부착된 금속층;
    상기 금속층에 부착된 제2그래핀층; 및
    상기 제2그래핀층에 부착된 제2기판층을 포함하는 적층 스택.
  25. 제1그래핀층에 부착된 제1접착층;
    상기 제1접착층에 대향하는 상기 제1그래핀층에 부착된 금속층; 및
    상기 제1그래핀층에 대향하는 상기 금속층에 부착된 제2그래핀층을 포함하는 그래핀 스택.
  26. 제1그래핀층에 부착된 제1접착층;
    상기 제1접착층에 대향하는 제1그래핀층에 부착된 금속층;
    상기 제1그래핀층에 대향하는 상기 금속층에 부착된 제2그래핀층; 및
    상기 제2그래핀층에 부착된 접착층을 포함하는 그래핀 스택.
  27. 활성 물질을 제조하는 방법으로서,
    (a) 제1기판층, 상기 제1기판층에 부착된 제1 이차원 재료층, 상기 제1 이차원층에 부착된 금속층, 상기 금속층에 부착된 제2 이차원층 및 제2 이차원층에 부착된 제2기판층을 포함하는 적층 스택을 획득하는 단계;
    (b) 상기 적층 스택으로부터 상기 금속층을 제거하는 단계; 및
    (c) 두 개의 활성 물질을 획득하는 단계를 포함하되,
    상기 제1 활성 물질은 상기 제1 이차원 층에 부착된 상기 제1기판층을 포함하고,
    상기 제2 활성 물질은 상기 제2 이차원 층에 부착된 상기 제2기판층을 포함하고,
    상기 제1 이차원 재료층 및 제2 이차원 재료층은 활성층인 활성 물질 제조 방법.
  28. 제27항에 있어서,
    상기 제1 이차원 활성 물질층 및 제2 이차원 활성 물질층은 그래핀, 질화붕소(hexagonal boron nitride,h-BN), 이황화몰리브덴(Molybdenum Disulfide, MoS2), 니오븀 셀레나이드(Niobium selenide, NbSe2), 황화텅스텐(Tungsten disulfide, WS2), 이황화니켈(Nickel disulfide, NiS2),　이셀레니드 몰리브덴(Molybdenum Disulfide, MoSe2), 이셀레니드 텅스텐(Molybdenum Diselenide, WSe2), 바나듐 셀러나이드(Vanadium selenide, VSe2) 및 이황화티타늄(Titanium sulfide, TiS2)이고,
    상기 이차원 활성층은 선택적으로 패터닝되거나 기능화되는 활성 물질 제조 방법.
  29. 활성 물질을 제조하는 방법으로서,
    (a) 제1기판층, 상기 제1기판층에 부착된 제1 이차원 재료층, 상기 제1 이차원 재료층에 부착된 금속층, 상기 금속층에 부착된 제2 이차원 재료층을 포함하는 적층 스택을 획득하는 단계;
    (b) 상기 적층 스택으로부터 상기 금속층 및 상기 제2 이차원 재료층을 제거하는 단계; 및
    (c) 상기 제1 이차원 재료층에 부착된 상기 제1기판층을 포함하는 하나의 활성 물질을 획득하는 단계를 포함하되,
    상기 제1 이차원 재료층은 활성층인 활성 물질 제조 방법.
  30. 제29항에 있어서,
    상기 제1 이차원 활성층은 그래핀, 질화붕소(hexagonal boron nitride,h-BN), 이황화몰리브덴(Molybdenum Disulfide, MoS2), 니오븀 셀레나이드(Niobium selenide, NbSe2), 황화텅스텐(Tungsten disulfide, WS2), 이황화니켈(Nickel disulfide, NiS2),　이셀레니드 몰리브덴(Molybdenum Disulfide, MoSe2), 이셀레니드 텅스텐(Molybdenum Diselenide, WSe2), 바나듐 셀러나이드(Vanadium selenide, VSe2) 및 이황화티타늄(Titanium sulfide, TiS2)이고,
    상기 이차원 활성층은 선택적으로 패터닝되거나 기능화되는 활성 물질 제조 방법.
KR1020177009139A 2014-11-04 2015-07-14 복수의 대상 기판 상에 복수의 그래핀층을 직접 전사 KR20170048551A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462074948P 2014-11-04 2014-11-04
US62/074,948 2014-11-04
PCT/IB2015/055329 WO2016071780A1 (en) 2014-11-04 2015-07-14 Direct transfer of multiple graphene layers onto multiple target substrates

Publications (1)

Publication Number Publication Date
KR20170048551A true KR20170048551A (ko) 2017-05-08

Family

ID=53765240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177009139A KR20170048551A (ko) 2014-11-04 2015-07-14 복수의 대상 기판 상에 복수의 그래핀층을 직접 전사

Country Status (5)

Country Link
US (1) US20170338312A1 (ko)
EP (1) EP3224870A1 (ko)
KR (1) KR20170048551A (ko)
CN (1) CN107112272A (ko)
WO (1) WO2016071780A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062998A (ko) 2019-11-22 2021-06-01 한양대학교 산학협력단 NbSe2 박막이 형성된 저항 변화 메모리 소자
KR20220153950A (ko) * 2021-05-12 2022-11-21 서울시립대학교 산학협력단 그래핀 복합체 및 그 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017197257A1 (en) * 2016-05-13 2017-11-16 Massachusetts Institute Of Technology Nano-film transfer and visibly transparent organic and perovskite solar cells and leds with a nano-film layer
CN106378984B (zh) * 2016-08-29 2019-05-03 上海复合材料科技有限公司 轻质柔性高导热纳米碳复合膜及其制备方法
US11127509B2 (en) 2016-10-11 2021-09-21 Ultraconductive Copper Company Inc. Graphene-copper composite structure and manufacturing method
ES2677157B1 (es) 2016-12-28 2019-05-31 Consejo Superior Investigacion Procedimiento de exfoliacion y transferencia de grafeno de un sustrato de carburo de silicio dopado a otro sustrato
US20180330842A1 (en) * 2017-05-15 2018-11-15 The Trustees Of Columbia University In The City Of New York Layered metal-graphene-metal laminate structure
CN107331794A (zh) * 2017-07-27 2017-11-07 京东方科技集团股份有限公司 柔性导电结构、其制作方法、柔性显示面板及显示装置
US10825586B2 (en) * 2017-08-30 2020-11-03 Ultra Conductive Copper Company, Inc. Method and system for forming a multilayer composite structure
US10828869B2 (en) * 2017-08-30 2020-11-10 Ultra Conductive Copper Company, Inc. Graphene-copper structure and manufacturing method
CN107887319A (zh) * 2017-11-16 2018-04-06 中国科学院上海微系统与信息技术研究所 一种绝缘体上石墨烯的制备方法
WO2019100674A1 (zh) * 2017-11-24 2019-05-31 深圳大学 一种石墨烯材料及用于检测气体成分的传感器
US11813829B2 (en) * 2018-07-10 2023-11-14 Georgia Tech Research Corporation Cut processing of layered composites by water vapor annealing
TWI671453B (zh) * 2018-09-14 2019-09-11 安炬科技股份有限公司 石墨烯導電織物之製造方法
EP3632676A1 (en) * 2018-10-02 2020-04-08 Ventus Engineering GmbH Layered structure with multiple layers, use of and method therefore
WO2020070183A1 (en) * 2018-10-02 2020-04-09 Ventus Engineering GmbH Layered structure with multiple layers, use of and method therefore
CN111285362A (zh) * 2018-12-06 2020-06-16 清华大学 石墨烯胶膜的制备方法以及石墨烯的转移方法
WO2020152358A1 (en) * 2019-01-25 2020-07-30 Quellmalz Arne Method of material transfer
TWI703921B (zh) * 2019-10-01 2020-09-01 十銓科技股份有限公司 散熱裝置
CN113184835B (zh) * 2021-05-12 2022-08-12 电子科技大学 一种压力辅助蒸发转移石墨烯的方法
CN113394113B (zh) * 2021-05-17 2023-04-18 北京师范大学 一种制备低维材料堆叠结构的转移方法与装置
US11963309B2 (en) * 2021-05-18 2024-04-16 Mellanox Technologies, Ltd. Process for laminating conductive-lubricant coated metals for printed circuit boards
US12004308B2 (en) * 2021-05-18 2024-06-04 Mellanox Technologies, Ltd. Process for laminating graphene-coated printed circuit boards
US20220406923A1 (en) * 2021-06-17 2022-12-22 Honda Motor Co., Ltd. Bilayer metal dichalcogenides, syntheses thereof, and uses thereof
CN113421845B (zh) * 2021-07-23 2024-05-17 中国科学技术大学 一种悬浮二维材料异质结的转移方法
WO2023163938A1 (en) * 2022-02-25 2023-08-31 Bard Access Systems, Inc. Methods for transferring graphene to substrates and related lithographic stacks and laminates
CH719598B1 (fr) * 2022-04-12 2024-06-14 Graphenaton Tech Sa Structure multicouche flexible.
CH719605B1 (fr) * 2022-04-12 2024-06-14 Graphenaton Tech Sa Structure multicouches flexible.
CN115536383B (zh) * 2022-11-02 2023-04-07 株洲火炬安泰新材料有限公司 一种工艺控制精准的高密度ito坯体烧结方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101793684B1 (ko) * 2010-11-19 2017-11-03 한화테크윈 주식회사 그래핀 전사장치
WO2012088274A1 (en) * 2010-12-23 2012-06-28 Clean Energy Labs, Llc Graphene windows, methods for making same, and devices containing same
KR101993382B1 (ko) * 2011-05-06 2019-06-27 삼성전자주식회사 기판상의 그래핀 및 상기 기판상 그래핀의 제조방법
KR101915192B1 (ko) * 2011-10-20 2018-11-05 한화에어로스페이스 주식회사 그래핀의 수득 방법
US9290389B2 (en) * 2011-12-08 2016-03-22 Nokia Corporation Graphene composite and a method of manufacturing a graphene composite
CN102807208A (zh) * 2012-08-01 2012-12-05 许子寒 一种石墨烯薄膜转移方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062998A (ko) 2019-11-22 2021-06-01 한양대학교 산학협력단 NbSe2 박막이 형성된 저항 변화 메모리 소자
KR20220153950A (ko) * 2021-05-12 2022-11-21 서울시립대학교 산학협력단 그래핀 복합체 및 그 제조 방법

Also Published As

Publication number Publication date
US20170338312A1 (en) 2017-11-23
CN107112272A (zh) 2017-08-29
EP3224870A1 (en) 2017-10-04
WO2016071780A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
KR20170048551A (ko) 복수의 대상 기판 상에 복수의 그래핀층을 직접 전사
Ma et al. Graphene‐based transparent conductive films: material systems, preparation and applications
Song et al. Graphene transfer: Paving the road for applications of chemical vapor deposition graphene
Fan et al. Transfer assembly for two-dimensional van der Waals heterostructures
Qing et al. Towards large-scale graphene transfer
CN106458602B (zh) 石墨烯的制造和转移方法
Kwon et al. Work-function decrease of graphene sheet using alkali metal carbonates
Hong et al. Micropatterning of graphene sheets: recent advances in techniques and applications
CN103889896B (zh) 从金属基底上无损层离石墨烯的方法
KR102203157B1 (ko) 기판들 간의 필름들의 전사를 위한 방법 및 장치
Hempel et al. Repeated roll-to-roll transfer of two-dimensional materials by electrochemical delamination
US11546987B2 (en) Scalable, printable, patterned sheet of high mobility graphene on flexible substrates
KR20130037483A (ko) ２차원 나노소재에 의해 전도성이 향상된 １차원 전도성 나노소재기반 전도성 필름
JP2016508891A5 (ko)
Ma et al. UV-epoxy-enabled simultaneous intact transfer and highly efficient doping for roll-to-roll production of high-performance graphene films
Seo et al. Defect-free mechanical graphene transfer using n-doping adhesive gel buffer
Serrano et al. Flexible transparent graphene laminates via direct lamination of graphene onto polyethylene naphthalate substrates
JP6778829B2 (ja) 電極の製造方法および製造装置
KR20140008607A (ko) 희생 기판을 이용한 금속 배선이 함입된 유연 기판 제조 방법 및 이에 의해 제조된 금속 배선이 함입된 유연 기판
CN102810360A (zh) 一种减薄碳纳米管薄膜的方法
Kim et al. Transparent and Multi‐Foldable Nanocellulose Paper Microsupercapacitors
KR101364593B1 (ko) 그래핀 필름의 패터닝 방법
KR101463227B1 (ko) 금속배선이 함입된 유연기판 제조 장치
WO2018225736A1 (ja) グラフェンシートの導電性改善方法及び導電性が改善されたグラフェンシートを用いた電極構造
JP7204890B2 (ja) 電極の製造方法および光電変換素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application