KR20170047466A - 어레이 기판 및 이를 포함하는 표시 장치 - Google Patents

어레이 기판 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20170047466A
KR20170047466A KR1020150147507A KR20150147507A KR20170047466A KR 20170047466 A KR20170047466 A KR 20170047466A KR 1020150147507 A KR1020150147507 A KR 1020150147507A KR 20150147507 A KR20150147507 A KR 20150147507A KR 20170047466 A KR20170047466 A KR 20170047466A
Authority
KR
South Korea
Prior art keywords
pattern
base substrate
substrate
array substrate
thin film
Prior art date
Application number
KR1020150147507A
Other languages
English (en)
Other versions
KR102438886B1 (ko
Inventor
신동희
송재진
기동현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150147507A priority Critical patent/KR102438886B1/ko
Priority to US15/194,389 priority patent/US10036926B2/en
Priority to CN201610900673.1A priority patent/CN107068688B/zh
Publication of KR20170047466A publication Critical patent/KR20170047466A/ko
Application granted granted Critical
Publication of KR102438886B1 publication Critical patent/KR102438886B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13396—Spacers having different sizes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)

Abstract

어레이 기판 및 이를 포함하는 표시 장치가 제공된다. 어레이 기판은, 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 베이스기판, 상기 베이스기판의 상기 표시영역에 위치하는 박막 트랜지스터, 상기 베이스기판의 상기 표시영역에 위치하고 상기 박막 트랜지스터를 커버하는 절연층, 상기 베이스기판의 상기 주변영역에 위치하고 상부로 돌출된 제1돌출패턴을 포함하고, 상기 절연층은, 상기 박막 트랜지스터를 커버하는 제1부분 및 상기 제1부분에서 상부로 돌출된 제2부분을 포함하고, 상기 제1부분, 상기 제2부분 및 상기 제1돌출패턴은 동일한 물질로 이루어질 수 있다.

Description

어레이 기판 및 이를 포함하는 표시 장치{ARRAY SUBSTRATE AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 어레이 기판 및 이를 포함하는 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두개의 기판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
현재 평판 표시 장치로서 액정 표시 장치가 각광받게 됨에 따라 액정 표시 장치의 표시 품질 및 신뢰도를 향상시키기 위한 다양한 연구개발이 진행되고 있다.
본 발명이 해결하고자 하는 과제는 표시 품질 및 신뢰도를 향상시킬 수 있는 어레이 기판 및 이를 포함하는 표시 장치를 제공하는 데 있다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판은, 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 베이스기판, 상기 베이스기판의 상기 표시영역 상에 위치하는 박막 트랜지스터, 상기 베이스기판의 상기 표시영역 상에 위치하고 제1부분 및 상기 제1부분 상에 위치하는 제2부분을 포함하는 절연층, 및 상기 베이스기판의 상기 주변영역 상에 위치하는 제1돌출패턴을 포함하고, 상기 제1부분, 상기 제2부분 및 상기 제1돌출패턴은 동일한 물질로 이루어질 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 제1부분, 상기 제2부분 및 상기 제1돌출패턴은, 감광성 물질로 이루어질 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 제1부분, 상기 제2부분 및 상기 제1돌출패턴은, 색안료를 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 제1돌출패턴의 두께는, 상기 제1부분의 두께와 실질적으로 동일할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 제1부분 중 상기 제2부분과 중첩하는 중첩부의 경도는, 상기 제1돌출패턴의 경도보다 상대적으로 클 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 제1부분 중 상기 제2부분과 중첩하는 중첩부의 경도는, 상기 제1부분 중 상기 중첩부를 제외한 비중첩부의 경도보다 상대적으로 클 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 제1돌출패턴의 평면 형상은, 섬 형상일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 제2부분의 평면 형상은, 상기 제1돌출패턴의 평면 형상과 실질적으로 동일할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 제2부분은, 상기 박막 트랜지스터와 중첩할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판은, 상기 제2부분 상에 위치하는 절연패턴, 및 상기 제1돌출패턴 상에 위치하는 제2돌출패턴을 더 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 절연패턴은, 상기 제2돌출패턴과 동일한 물질로 이루어지고, 상기 절연층과 상이한 물질로 이루어질 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 절연층은 제1색안료를 포함하고, 상기 제2돌출패턴은 상기 제1색안료와 상이한 제2색안료를 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판은, 상기 베이스기판의 상기 주변영역 상에 위치하는 회로부를 더 포함하고, 상기 회로부는, 상기 회로부 내에 형성된 배선을 전기적으로 연결하는 복수의 컨택을 포함하고, 상기 제1돌출패턴은, 상기 복수의 컨택과 중첩하지 않을 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판에 있어서, 상기 회로부는 상기 표시영역에 게이트 신호를 전송하는 게이트 구동 회로를 포함하고, 상기 게이트 구동 회로는 비정질 실리콘 게이트 회로일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 제1베이스기판, 상기 제1베이스기판의 상기 표시영역에 위치하는 박막 트랜지스터, 상기 제1베이스기판의 상기 표시영역에 위치하고, 상기 박막 트랜지스터를 커버하는 제1부분 및 상기 제1부분에서 상기 대향기판 측으로 돌출되고 상기 차광부재와 중첩하는 제2부분을 포함하는 절연층, 및 상기 제1베이스기판의 상기 주변영역에 위치하고 상기 대향기판 측으로 돌출된 돌출패턴을 포함하는 어레이 기판, 상기 어레이 기판과 대향하고 차광부재를 포함하는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함하고, 상기 제1부분, 상기 제2부분 및 상기 돌출패턴은, 동일한 물질로 이루어질 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 대향 기판은, 상기 제2부분과 중첩하는 제1간격재를 더 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 대향 기판은 상기 돌출패턴과 중첩하는 제2간격재를 더 포함하고, 상기 제2간격재의 두께는, 상기 제1간격재의 두께와 실질적으로 동일할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 제2부분은, 상기 박막 트랜지스터와 중첩할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 제1부분 중 상기 제2부분과 중첩하는 중첩부의 경도는, 상기 돌출패턴의 경도보다 상대적으로 클 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 어레이 기판은, 상기 제1베이스기판의 상기 주변영역 상에 위치하는 회로부를 더 포함하고, 상기 회로부는, 상기 회로부 내에 형성된 배선을 전기적으로 연결하는 복수의 컨택을 포함하고, 상기 돌출패턴은, 상기 복수의 컨택과 중첩하지 않을 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 표시 품질 및 신뢰도를 향상시킬 수 있는 어레이 기판 및 이를 포함하는 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 예시적 실시예에 따른 어레이 기판의 개념적인 평면도이다.
도 2는 도 1에 도시된 어레이 기판을 포함하는 표시 장치를 X1-X1'선 및 X2-X2'선을 따라 절단한 단면도이다.
도 3은 도 2의 A부분 및 B부분을 확대 도시한 도면이다.
도 4 내지 도 22는 도 1 내지 도 3에 도시된 본 발명의 예시적 실시예에 따른 어레이 기판 및 표시 장치의 제조과정을 설명하기 위한 도면이다.
도 23은 도 2에 도시된 표시 장치의 다른 예시적인 실시예를 도시한 개략적인 단면도이다.
도 24는 본 발명의 또 다른 예시적 실시예에 따른 어레이 기판의 개념적인 평면도이다.
도 25는 도 24에 도시된 어레이 기판을 포함하는 표시 장치를 Y1-Y1'선 및 Y2-Y2'선을 따라 절단한 단면도이다.
도 26은 도 25의 회로부가 ASG(Amorphous Silicon Gate) 구조인 경우를 예시한 어레이 기판의 일부 레이 아웃도이다.
도 27은 도 26의 Z1-Z1'선 및 X2-Z2'선을 따라 절단한 표시 장치의 예시적 구조를 도시한 개략적인 단면도이다.
도 28은 도 25에 도시된 표시 장치의 다른 예시적인 실시예를 도시한 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 예시적 실시예에 따른 어레이 기판의 개념적인 평면도, 도 2는 도 1에 도시된 어레이 기판을 포함하는 표시 장치를 X1-X1'선 및 X2-X2'선을 따라 절단한 단면도, 도 3은 도 2의 A부분 및 B부분을 확대 도시한 도면이다.
도 1 내지 도 3을 참조하면, 본 발명의 예시적인 실시예에 따른 표시 장치(1)는, 어레이 기판(100), 어레이 기판(100)과 대향하는 대향 기판(200) 및 어레이 기판(100)과 대향 기판(200) 사이에 개재된 액정층(300)을 포함할 수 있다.
이하 어레이 기판(100)에 대해 설명한다.
어레이 기판(100)은 제1베이스기판(110), 복수의 제1화소(PXa), 복수의 제2화소(PXb), 복수의 제3화소(PXc) 및 적어도 하나의 제1돌출패턴(135)를 포함할 수 있다.
제1베이스기판(110)은 투명 절연 기판일 수 있다. 예를 들면, 제1베이스기판(110)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 또한, 제1베이스기판(110)은 고내열성을 갖는 고분자 또는 플라스틱을 포함할 수도 있다. 몇몇 실시예에서 제1베이스기판(110)은 가요성을 가질 수도 있다. 즉, 제1베이스기판(110)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다.
제1베이스기판(110)은 복수의 제1화소(PXa), 복수의 제2화소(PXb), 복수의 제3화소(PXc)가 위치하는 표시영역(DA) 및 표시영역(DA) 주변에 위치하는 주변영역(PA)을 포함할 수 있다.
표시영역(DA)은 영상을 표시하는 영역일 수 있으며, 주변영역(PA)은 영상을 표시하지 않는 영역일 수 있다. 몇몇 실시예에서 주변영역(PA)에는 영상을 표시하는데 필요한 배선 또는 소자가 위치할 수 있다.
도면에는 주변영역(PA)이 표시영역(DA) 외측에 위치하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 또한 도면에는 평면 시점에서 주변영역(PA)이 표시영역(DA)의 외측을 감싸는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 몇몇 실시예에서 주변영역(PA)은 표시영역(DA) 외측 일부만을 감쌀 수도 있다.
복수의 제1화소(PXa), 복수의 제2화소(PXb), 복수의 제3화소(PXc)는 각각 서로 상이한 색을 표시하는 화소일 수 있다. 예시적인 실시예에서 복수의 제1화소(PXa)는 제1색을 표시하고, 복수의 제2화소(PXb)는 상기 제1색과는 상이한 제2색을 표시하고, 복수의 제3화소(PXc)는 상기 제1색 및 상기 제2색과는 상이한 제3색을 표시하는 화소일 수 있다.
복수의 제1화소(PXa), 복수의 제2화소(PXb), 복수의 제3화소(PXc)의 배열은 다양할 수 있다. 이하에서는 설명의 편의를 위해 도 1에 도시된 바와 같이, 가로 방향을 따라 제1화소(PXa), 제2화소(PXb), 제3화소(PXc)가 순차 배치되고, 세로방향을 따라 동일한 화소가 배열된 구조를 기준으로 설명하나 이에 한정되는 것은 아니다. 다른 실시예에서, 도 1을 기준으로 세로방향을 따라 배열된 화소는 모두 동일하지 않을 수도 있다. 즉, 하나의 화소열 내에 포함된 화소는 모두 동일하지 않을 수도 있다. 예컨대, 첫번째 화소열을 기준으로 설명하면, 첫번째 화소열은 제1화소(PXa) 뿐만 아니라 제2화소(PXb) 및 제3화소(PXc) 중 적어도 어느 하나를 더 포함할 수도 있다.
제1베이스기판(110) 상에 위치하는 복수의 화소(PXa, PXb, PXc)는, 박막 트랜지스터(120a, 120b, 120c)를 포함할 수 있다. 예컨대, 제1화소(PXa)는 제1박막 트랜지스터(120a)를 포함하고, 제2화소(PXb)는 제2박막 트랜지스터(120b)를 포함하고, 제3화소(PXc)는 제3박막 트랜지스터(120c)를 포함할 수 있다. 도면에 구체적으로 도시하지는 않았으나, 제1베이스기판(110)상에는 게이트 신호를 전달하는 게이트 배선과, 데이터 신호를 전달하는 데이터 배선이 형성될 수 있다. 예를 들어, 상기 게이트 배선은 행 방향으로 연장된 게이트 선과, 상기 게이트 선으로부터 돌출된 게이트 전극을 포함할 수 있다. 또한 상기 게이트 전극 상에는 반도체 패턴이 위치할 수 있다. 그리고, 상기 데이터 배선은 열 방향으로 연장된 데이터 선과, 상기 데이터 선으로부터 분지되어 상기 게이트 전극의 상부 및 상기 반도체 패턴 상부로 연장된 소스 전극과, 상기 소스 전극과 분리되어 상기 소스 전극과 대향하도록 게이트 전극의 상부 및 상기 반도체 패턴 상부에 형성된 드레인 전극을 포함할 수 있다.
게이트 전극 상에 형성된 게이트 절연막과, 게이트 전극에 대응하여 상기 게이트 절연막 상에 형성된 상기 반도체 패턴 등을 포함하는 박막 트랜지스터(120a, 120b, 120c)에 관한 구체적인 구조는 본 발명의 기술분야에서 통상의 지식을 가진 자라면 용이하게 이해할 수 있는 바, 이에 대한 구체적인 설명은 생략한다.
제1베이스기판(110) 상에 위치하는 복수의 화소(PXa, PXb, PXc)는, 박막 트랜지스터(120a, 120b, 120c) 상부에 위치하는 절연층(130a, 130b, 130c)를 포함할 수 있다. 예컨대, 복수의 제1화소(PXa) 중 특정 화소를 제1특정화소(PXa1)라고 지칭하면, 제1특정화소(Pxa1)는 제1박막 트랜지스터(120a) 상부에 위치하고 제1박막 트랜지스터(120a)를 커버하는 제1절연층(130a)을 포함하고, 제2화소(PXb)는 제2박막 트랜지스터(120b) 상부에 위치하고 제2박막 트랜지스터(120b)를 커버하는 제2절연층(130b)를 포함하고, 제3화소(PXc)는 제3박막 트랜지스터(120c) 상부에 위치하고 제3박막 트랜지스터(120c)를 커버하는 제3절연층(130c)을 포함할 수 있다.
절연층(130a, 130b, 130c)은 감광성 물질을 포함할 수 있다. 상기 감광성 물질은 감광성 유기물 일 수 있다. 몇몇 실시예에서 절연층(130a, 130b, 130c)은 빛이 조사된 부분이 경화되는 네가티브(negative)형 감광성 물질 또는 빛이 조사되지 않는 부분이 경화되는 포지티브(positive)형 감광성 물질을 포함할 수 있다. 이하에서는 설명의 편의를 위해 절연층(130a, 130b, 130c)이 상기 네가티브(negative)형 감광성 물질을 포함하는 경우를 예시로 설명한다.
몇몇 실시예에서 절연층(130a, 130b, 130c)은 색안료를 포함할 수 있다. 예컨대, 제1절연층(130a)은 제1색 파장의 광을 통과시키는 제1색안료를 포함하고, 제2절연층(130b)은 상기 제1색과 상이한 제2색 파장의 광을 통과시키는 제2색안료를 포함하고, 제3절연층(130c)은 상기 제1색 및 상기 제2색과는 상이한 제3색 파장의 광을 통과시키는 제3색안료를 포함할 수 있다. 예시적인 실시예에서, 상기 제1색은 적색, 녹색, 청색 중 어느 하나이고, 상기 제2색은 적색, 녹색, 청색 중 다른 하나이고, 상기 제3색은 적색, 녹색, 청색 중 나머지 하나일 수 있으나, 이에 한정되는 것은 아니다. 제1절연층(130a), 제2절연층(130b) 및 제3절연층(130c)은 제1화소(PXa), 제2화소(PXb) 및 제3화소(PXc) 각각이 특정한 색을 나타낼 수 있도록 특정 파장대의 빛만 통과시킬 수 있다. 즉, 1절연층(130a), 제2절연층(130b) 및 제3절연층(130c)은 컬러필터(color filter)일 수 있다.
복수의 제1화소(PXa) 중 제1특정화소(Pxa1)에 포함되는 제1절연층(130a)은, 제1부분(131a) 및 제2부분(133a)을 포함할 수 있다. 제1부분(131a)은 제1베이스기판(110) 상에 위치하고 제1박막 트랜지스터(120a)를 커버할 수 있다. 그리고 제2부분(133a)은 제1부분(131a) 상에 위치하고 대향기판(200)을 향하는 방향으로 돌출될 수 있다. 복수의 제1화소(PXa) 중 제1특정화소(Pxa1) 이외의 화소는, 상술한 제2부분(133a)을 포함하지 않을 수 있다. 즉, 복수의 제1화소(PXa) 중 제1특정화소(Pxa1) 이외의 화소는, 제1부분(131a)과 실질적으로 동일한 형상의 절연층만을 포함할 수 있다.
제1부분(131a) 및 제2부분(133a)은 동일한 물질로 이루어질 수 있으며, 일체로 형성될 수 있다.
몇몇 실시예에서 제2부분(133a)의 평면 형상은 섬(island) 형상일 수 있다. 즉, 제2부분(133a)은 제1부분(131a) 상에 형성된 섬 형상의 패턴일 수 있다.
제2부분(133a)은 제1박막 트랜지스터(120a)와 중첩할 수 있다. 구체적으로 제2부분(133a)은 제1부분(131a)의 상부 중 제1박막 트랜지스터(120a)와 중첩하는 부분에 위치할 수 있다. 이에 따라 제2부분(133a)은 후술할 차광부재(230)에 의해 가려질 수 있다.
제1부분(131a)은 제2부분(133a)과 중첩하지 않는 비중첩부(1311a) 및 제2부분(133a)과 중첩하는 중첩부(1313a)로 구분될 수 있으며, 비중첩부(1311a)의 경도(hardness)는 중첩부(1313a)의 경도에 비해 상대적으로 작을 수 있다. 중첩부(1313a)는 후술할 바와 같이 광에 2회 노출된 부분, 즉 이중노광된 부분일 수 있으며, 비중첩부(1311a)는 후술할 바와 같이 광에 의해 1회 노출된 부분, 즉 단일 노광된 부분일 수 있다. 중첩부(1313a)는 비중첩부(1311a)에 비해 광에 노출된 횟수가, 비중첩부(1313a)에 비해 경도가 더 클 수 있다. 즉, 중첩부(1313a)는 비중첩부(1311a)에 비해 상대적으로 더 단단할 수 있다.
한편, 몇몇 실시예에서 제2부분(133a)은 제1부분(131a) 중 비중첩부(1311a)에 비해 상대적으로 경도가 더 클 수 있다. 중첩부(1313a)의 경우와 유사하게 제2부분(133a) 또한 광에 노출된 횟수가 비중첩부(1311a)에 비해 더 많을 수 있다. 이에 따라 제2부분(133a)은 비중첩부(1311a)에 비해 상대적으로 더 단단할 수 있다.
제1베이스기판(110)의 주변영역(PA) 상에는 적어도 하나의 제1돌출패턴(135)이 형성될 수 있으며, 제1돌출패턴(135)은 주변영역(PA) 중 특정 영역에 위치할 수 있다. 이하에서는 설명의 편의를 위해 상기 특정 영역을 주변패턴영역(PTA)라 지칭한다.
제1돌출패턴(135)은 대향 기판(200)을 향하여 돌출될 수 있다.
제1돌출패턴(135)은 제1절연층(130a), 제2절연층(130b) 및 제3절연층(130c) 중 어느 하나와 동일한 물질로 이루어질 수 있다. 예를 들어, 제1돌출패턴(135)은 제1색안료를 포함하는 제1절연층(130a)과 동일한 물질로 이루어질 수 있다. 예컨대, 제1절연층(130a)이 적색 안료를 포함하는 경우, 제1돌출패턴(135)도 적색 안료를 포함할 수 있다. 유사하게 제1절연층(130a)이 녹색 안료를 포함하는 경우, 제1돌출패턴(135)도 녹색 안료를 포함할 수 있으며, 제1절연층(130a)이 청색 안료를 포함하는 경우, 제1돌출패턴(135)도 청색 안료를 포함할 수 있다.
제1돌출패턴(135)의 평면 형상은 섬(island) 형상일 수 있다. 즉 제1돌출패턴(135)은 제1베이스기판(110)의 주변영역(PA)에 위치하는 섬(island) 형상의 패턴일 수 있다. 제1돌출패턴(135)을 섬 형상으로 형성하는 경우, 어레이 기판(100)과 대향 기판(200) 사이로 주입된 액정이 보다 신속하고 균일하게 퍼지도록 할 수 있다. 즉, 액정층(300)의 액정 퍼짐성이 우수해질 수 있다.
몇몇 실시예에서 제1돌출패턴(135)의 평면 형상은 제2부분(133a)의 평면 형상과 실질적으로 동일할 수 있다. 예시적으로 제2부분(133a)의 평면 형상이 원형 또는 다각형인 경우, 제1돌출패턴(135)의 평면 형상 또한 원형 또는 다각형일 수 있다. 제1돌출패턴(135)과 제2부분(133a)은 형성 과정에서 동일한 마스크 패턴에 기초하여 형성될 수 있다. 이에 따라 제1절연패턴(135)의 평면 형상은 제2부분(133a)의 평면 형상과 실질적으로 동일할 수 있다. 또한 몇몇 실시예에서 제2부분(133a)의 폭(W1)과 제1돌출패턴(135)의 폭(W2)은 실질적으로 동일할 수 있다. 제 한편, 도 2 및 이하 도면에는 제1돌출패턴(135)의 폭(W2)이 제2부분(133a)의 폭(W1)보다 큰 것으로 도시되어 있으나, 이는 도면에서 제1돌출패턴(135)을 과장하여 도시한 것일 뿐이다.
몇몇 실시예에서 제1돌출패턴(135)의 경도는 제1부분(131a) 중 중첩부(1313a)의 경도보다 상대적으로 더 작을 수 있다. 중첩부(1313a)는 제1돌출패턴(135)에 비해 제조과정에서 광에 노출된 횟수가 더 많을 수 있으며, 이에 따라 제 제1돌출패턴(135)에 비해 경도가 더 클 수 있다.
유사하게, 제1돌출패턴(135)의 경도는 제2부분(133a)의 경도에 비해 상대적으로 더 작을 수 있다.
제1부분(131a)의 두께(TH1) 및 제2부분(133a)의 두께(TH2)의 합은, 제1절연패턴(135)의 두께(TH3)보다 클 수 있다. 예컨대, 제1베이스기판(110)의 상면으로부터 제1절연패턴(135)의 상면까지의 높이는, 제1베이스기판(110)의 상면으로부터 제2부분(133a)의 상면까지의 높이보다 작을 수 있다. 즉, 제2부분(133a)의 상면은 제1돌출패턴(135)의 상면에 비해 상대적으로 대향기판(200)측에 가까울 수 있다. 몇몇 실시예에서 제1부분(131a)의 두께(TH1)는 제1돌출패턴(135)의 두께(TH3)와 실질적으로 동일할 수 있다. 제1절연층(130a)과 제1돌출패턴(135)은 동일한 감광성 물질층을 패터닝하여 형성될 수 있으며, 제1절연층(130a) 중 제1부분(131a)의 일부인 비중첩부(1313a)와 제1돌출패턴(135)은 패터닝 과정에서 광에 노출된 횟수가 동일할 수 있다. 이에 따라 몇몇 실시예에서 제1부분(131a)의 두께(TH1)는 제1돌출패턴(135)의 두께(TH3)와 실질적으로 동일할 수 있다.
복수의 화소(PXa, PXb, PXc)는, 절연층(130a, 130b, 130c) 상에 위치하는 화소전극(150a, 150b, 150c)를 포함할 수 있다. 예컨대, 제1화소(PXa) 또는 제1특정화소(PXa1)의 제1절연층(130a) 상에는 제1화소전극(150a)이 위치할 수 있으며, 제1화소전극(150a)은 제1컨택홀(CTa)을 통해 제1박막 트랜지스터(120a)와 전기적으로 연결될 수 있다. 마찬가지로 제2화소(PXb)의 제2절연층(130b) 상에는 제2화소전극(150b)이 위치하고, 제2화소전극(150b)은 제2컨택홀(CTb)를 통해 제2박막 트랜지스터(120b)와 전기적으로 연결될 수 있으며, 제3화소(PXc)의 제3절연층(130c) 상에는 제3화소전극(150c)이 위치하고, 제3화소전극(150c)은 제3컨택홀(CTc)를 통해 제3박막 트랜지스터(120c)와 전기적으로 연결될 수 있다.
몇몇 실시예에서, 제1화소전극(150a), 제2화소전극(150b), 제3화소전극(150c)은 ITO, IZO, ITZO, AZO 등의 투명 도전성 물질로 이루어질 수 있다.
이하 대향기판(200)에 대해 설명한다.
대향기판(200)은 제2베이스기판(210), 차광부재(230), 오버코트층(250), 공통 전극(270)을 포함할 수 있으며, 제1간격재(CS1) 및 제2간격재(CS2) 등을 더 포함할 수 있다
제2베이스기판(210)은, 제1베이스기판(110)과 유사하게 투명 절연 기판일 수 있다. 또한, 제2베이스기판(210)은 고내열성을 갖는 고분자 또는 플라스틱을 포함할 수도 있다. 몇몇 실시예에서 제2베이스기판(210)은 가요성을 가질 수도 있다.
차광부재(230)은 제1베이스기판(110)을 향하는 제2베이스기판(210)의 일면에 위치할 수 있다. 차광부재(230)는 광차단막 역할을 하는 것으로, 제1베이스기판(110)의 주변영역(PA)에 대응하여 형성될 수 있다. 또한 차광부재(230)는, 제1박막 트랜지스터(120a), 제2박막 트랜지스터(120b) 및 제3박막 트랜지스터(120c)와 중첩하도록 배치될 수 있다.
제2부분(133a)은 상술한 바와 같이 제1박막 트랜지스터(120a)와 중첩하도록 배치될 수 있는 바, 차광부재(230)는 제2부분(133a)과도 중첩할 수 있다.
차광부재(230)은 예를 들어, 크롬(Cr) 등의 불투명 물질로 이루어질 수 있으며, 빛샘을 방지하여 표시 장치의 화질을 개선하는 역할을 할 수 있다.
오버코트층(250)은 제2베이스기판(210) 및 차광부재(230) 상에 형성될 수 있으며, 차광부재(230)를 덮을 수 있다. 오버코트층(250)은 차광부재(230)에 의해 형성된 단차를 평탄화하는 역할을 할 수 있다. 몇몇 실시예에서 오버코트층(250)은 필요에 따라 생략될 수도 있다.
오버코트층(250) 상에는 공통전극(270)이 위치할 수 있다. 몇몇 실시예에서 오버코트층(250)이 생략되는 경우, 공통전극(270)은 제2베이스기판(210) 및 차광부재(230) 위에 위치할 수 있다. 공통전극(270)은 ITO, IZO 등과 같은 투명 도전성 물질로 이루어질 수 있으며, 화소와 무관하게 제2베이스기판(210)의 전면에 걸쳐 전체적으로 형성될 수 있다. 공통전극(270)에는 공통 전압(Vcom)이 인가되어 화소전극(150a, 150b, 150c)과 함께 전계를 형성할 수 있다.
제1간격재(CS1)는 제1베이스기판(110)의 표시영역(DA)에 대응하여 제2베이스기판(210)과 어레이 기판(100) 사이에 배치될 수 있다. 몇몇 실시예에서 제1 간격재(CS1)는 공통전극(270) 상에 위치할 수 있다.
몇몇 실시예에서 제1간격재(CS1)는 제2부분(133a)과 대응하도록 배치될 수 있으며, 제2부분(133a)과 중첩할 수 있다. 예시적인 실시예에서 제1간격재(CS1)는 제2부분(133a)과 접촉할 수 있으며, 어레이 기판(100)과 대향 기판(200) 사이의 갭을 유지하는 메인 스페이서 역할을 할 수 있다.
제2간격재(CS2)는 제1베이스기판(110)의 표시영역(DA)에 대응하여 제2베이스기판(210)과 어레이 기판(100) 사이에 배치될 수 있다. 몇몇 실시예에서 제2간격재(CS2)는 공통전극(270) 상에 위치할 수 있다.
몇몇 실시예에서 제2간격재(CS2)는 제1절연패턴(135)과 대응하도록 배치될 수 있으며, 제1절연패턴(135)과 중첩할 수 있다. 예시적인 실시예에서 제2간격재(CS2)와 제1절연패턴(135)은 제1거리(G1)만큼 서로 이격될 수 있다. 이에 따라 제2간격재(CS2)는 제1절연패턴(135) 서브 스페이서 역할을 할 수 있다.
제1간격재(CS1) 및 제2간격재(CS2)는 감광성 물질을 포함할 수 있으며, 포토리소그래피 공정에 의해 제조될 수 있다.
몇몇 실시예에서 제1간격재(CS1)의 두께(THc1)와 제2간격재(CS2)의 두께(THc2)는 서로 실질적으로 동일할 수 있다.
예컨대, 공통전극(270) 상면으로부터 제1간격재(CS1)의 단부까지의 거리는, 공통전극(270) 상면으로부터 제2간격재(CS2)의 단부까지의 거리와 실질적으로 동일할 수 있다. 이에 따라 하프톤 마스크 등을 이용하여 제1간격재(CS1)와 제2간격재(CS2)의 두께를 서로 다르게 형성하는 경우에 비해 상대적으로 제조 공정이 간단해지는 이점을 갖는다.
도 4 내지 도 22는 도 1 내지 도 3에 도시된 본 발명의 예시적 실시예에 따른 어레이 기판 및 표시 장치의 제조과정을 설명하기 위한 도면으로서. 구체적으로 도 4, 도 6, 도 8, 도 10, 도 12, 도 14, 도 16, 도 18은 어레이 기판 및 표시 장치의 제조과정을 설명하기 위한 평면도, 도 5, 도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 도 19 내지 도 22는 어레이 기판 및 표시 장치의 제조과정을 설명하기 위한 개략적 단면도이다. 도 5, 도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 도 19 내지 도 22에 도시된 단면도의 절단선 위치는, 도 1에 도시된 X1-X1', X2-X2 선과 그 위치가 동일하며, 해당 절단선의 위치는 도 4, 도 6, 도 8, 도 10, 도 12, 도 14, 도 16, 도 18에 모두 동일하게 표시되어 있다.
우선 도 4 및 도 5를 참조하면, 표시영역(DA) 및 주변영역(PA)을 포함하는 제1베이스기판(110)을 준비한다.
표시영역(DA)에는 복수의 제1화소영역(Ra), 복수의 제2화소영역(Rb), 복수의 제3화소영역(Rc)이 존재할 수 있다. 여기서 제1화소영역(Ra)은, 도 1 내지 도 3의 설명에서 상술한 제1화소(PXa)가 위치하게 될 영역이며, 제2화소영역(Rb)은, 도 1 내지 도 3의 설명에서 상술한 제2화소(PXb)가 위치하게 될 영역, 제3화소영역(Rc)은 도 1 내지 도 3의 설명에서 상술한 제3화소(PXc)가 위치하게 될 영역이다.
복수의 제1화소영역(Ra) 중 특정 화소영역이 존재할 수 있으며, 상기 특정 화소영역은 도 1 내지 도 3의 설명에서 상술한 제1특정화소(Pxa1)가 형성될 영역일 수 있다. 이하에서는 설명의 편의를 위해 상기 특정 화소영역을 제1특정화소영역(Ra1)이라 지칭한다.
주변영역(PA)에는 절연패턴영역(Rp)이 존재할 수 있다. 여기서 절연패턴영역(Rp)이란, 도 1 내지 도 3의 설명에서 상술한 제1절연패턴(135)이 위치하게 될 영역이다. 절연패턴영역(Rp)은 복수개 존재할 수 있다. 복수개의 절연패턴영역(Rp)은 주변패턴영역(PTA)을 구성할 수 있다.
이후 제1베이스기판(110)의 제1화소영역(Ra), 제2화소영역(Rb), 제3화소영역(Rc) 각각에 제1박막 트랜지스터(120a), 제2박막 트랜지스터(120b), 제3박막 트랜지스터(120c)를 형성한다.
이후 제1베이스기판(110) 상에 제1감광성 물질층(ORG1)을 형성한다. 제1감광성 물질층(ORG1)은 제1베이스기판(110)의 표시영역(DA) 뿐만 아니라 주변영역(PA)에도 형성될 수 있다. 즉, 제1감광성 물질층(ORG1)은 제1베이스기판(110)의 전면에 형성될 수 있으며, 제1박막 트랜지스터(120a), 제2박막 트랜지스터(120b), 제3박막 트랜지스터(120c)를 덮을 수 있다. 제1감광성 물질층(ORG1)은 감광성 물질을 포함할 수 있으며, 제1색안료를 포함할 수 있다. 예컨대 상기 감광성 물질은 네가티브형 감광성 물질 또는 포지티브형 감광성 물질일 수 있다. 이하에서는 설명의 편의를 위해 제1감광성 물질층(ORG1)이 네가티브형 감광성 물질을 포함하는 경우를 예시로 설명한다.
다음으로 도 6 및 도 7을 참조하면, 제1베이스기판(110)의 상부에 제1마스크(Ma)를 배치한다.
제1마스크(Ma)는 제1베이스기판(110)보다 상대적으로 작을 수 있다. 이러한 경우 제1베이스기판(110)에 패턴을 형성하기 위해서는 분할 노광이 필요하다. 즉, 제1베이스기판(110)을 둘 이상의 영역으로 구분하여 노광할 수 있다.
제1마스크(Ma)는 제1화소영역(Ra)과 대응하는 제1패턴(Ma1), 절연패턴영역(Rp)와 대응하는 제2패턴(Ma2)을 포함할 수 있으며, 제1패턴(Ma1) 및 제2패턴(Ma2)은 광투과부일 수 있다. 이외 제1마스크(Ma)는 제1패턴(Ma1) 및 제2패턴(Ma2)을 제외한 제1차광부(Ma3)를 포함할 수 있다.
제1패턴(Ma1)과 제1화소영역(Ra) 및 제2패턴(Ma2)과 절연패턴영역(Rp)이 대응하도록 제1마스크(Ma)를 제1베이스기판(110) 상측에 배치한 후, 제1마스크(Ma)의 상측에서 제1베이스기판(110)을 향해 자외광 등의 광(L)을 조사하여 제1감광성 물질층(ORG1)을 경화한다.
광 조사에 의해 경화된 제1감광성 물질층(ORG1) 중 절연패턴영역(Rp) 상에 위치하는 부분은 이후 제1절연패턴(135)을 이루게 되며, 제1화소영역(Ra) 중 제1특정화소영역(Ra1) 상에 위치하는 부분은 제1절연층(도 2의 130a)의 제1부분(131a)을 이루게 된다. 또한 몇몇 실시예에서 제1부분(131a) 중 제1컨택홀(CTa)이 형성될 부분은 제1차광부(Ma3)에 의해 가려져 경화되지 않을 수 있다.
한편, 제1베이스기판(110) 중 제1마스크(Ma)와 중첩하지 않는 부분은, 광 조사 과정에서 별도의 차광마스크(MS)에 의해 가려질 수도 있다.
다음으로 도 8 및 도 9를 참조하면, 제1마스크(Ma1)를 이동하여, 제1화소영역(Ra) 중 광 조사가 이루어지지 않은 영역과 제1패턴(Ma1)을 정렬시킨다. 이때 제2패턴(Ma2)은 제1화소영역(Ra) 중 이미 광 조사가 이루어진 제1특정화소영역(Ra1)과 정렬될 수 있다.
이후 제1마스크(Ma)의 상측에서 제1베이스기판(110)을 향해 자외광 등의 광(L)을 조사하여 제1감광성 물질층(ORG1)을 경화한다. 여기서 제1감광성 물질층(ORG1) 중 제1특정화소영역(Ra1)에 위치하는 부분은, 이미 제1패턴(Ma1)을 통해 노광이 이루어진 상태이며, 추가적으로 제2패턴(Ma2)에 의해 한번 더 노광될 수 있다. 즉, 제1감광성 물질층(ORG1) 중 제1특정화소영역(Ra1)에 위치하는 부분은, 제1패턴(Ma1)에 의해 단일노광된 부분(이하 단일노광부분)과, 제1패턴(Ma1) 및 제2패턴(Ma2)에 의해 이중노광된 부분(이하 이중노광부분)을 포함하게 된다. 이중 상기 이중노광부분은 그 일부가 제1절연층(도 2의 130a)의 제2부분(133a)을 이룰 수 있다. 상기 이중노광부분은 상기 단일노광부분에 비해 상대적으로 광에 더 많이 노출된 바, 상기 이중노광부분은 상기 단일노광부분에 비해 상대적으로 경도가 더 클 수 있다.
유사하게, 제1감광성 물질층(ORG1) 중 절연패턴영역(Rp)에 위치하는 부분은 제2패턴(Ma2)에 의해 한번 노광이 이루어질 수 있다. 따라서 제1감광성 물질층(ORG1) 중 절연패턴영역(Rp)에 위치하는 부분은 상기 이중노광부분에 비해 상대적으로 경도가 더 작을 수 있다.
이후 제1감광성 물질층(ORG1) 중 경화되지 않은 부분 또는 노광되지 않은 부분을 제거하면, 도 10 및 도 11에 도시된 제1절연패턴(135) 및 제1절연층(130a)을 형성할 수 있으며, 추가적으로 제1박막 트랜지스터(120a)의 일부를 노출하는 제1컨택홀(CTa)을 형성할 수 있다.
이후 도 12 및 도 13을 참조하면, 제1베이스기판(110) 전면에 제2감광성 물질층(ORG2)을 형성한다. 제2감광성 물질층(ORG2)은 제1박막 트랜지스터(120a), 제2박막 트랜지스터(120b), 제3박막 트랜지스터(120c), 제1절연패턴(135) 및 제1절연층(130a)을 덮을 수 있다. 제2감광성 물질층(ORG2)은 감광성 물질을 포함할 수 있으며, 제1색과는 상이한 제2색을 갖는 제2색안료를 포함할 수 있다. 상기 감광성 물질은 제1감광성 물질층(ORG1)의 경우와 마찬가지로 네가티브형 감광성 물질 또는 포지티브형 감광성 물질일 수 있다. 이하에서는 설명의 편의를 위해 제2감광성 물질층(ORG2)이 네가티브형 감광성 물질을 포함하는 경우를 예시로 설명한다.
다음으로 도 14 및 도 15을 참조하면, 제1베이스기판(110) 상측에 제2마스크(Mb)를 배치한다.
제2마스크(Mb)는 제1마스크(Ma)과 마찬가지로 제1베이스기판(110)보다 상대적으로 작을 수 있으며, 따라서 제1베이스기판(110)에 패턴을 형성하기 위해서 제1베이스기판(110) 상의 제2감광성 물질층(ORG2)을 분할 노광하는데 사용될 수 있다.
제2마스크(Mb)는 제2화소영역(Rb)과 대응하는 제3패턴(Mb1)을 포함할 수 있으며, 제3패턴(Mb1)은 광투과부일 수 있다. 이외 제2마스크(Mb)는 제3패턴(Mb1)을 제외한 제2차광부(Mb2)를 포함할 수 있다.
제3패턴(Mb1)이 제2화소영역(Rb)과 대응하도록 제2마스크(Mb)를 제1베이스기판(110)의 상측에 배치한 후, 제2마스크(Mb)의 상측에서 제1베이스기판(110)을 향해 자외광 등의 광(L)을 조사하여 제2감광성 물질층(ORG2)을 경화한다.
광 조사에 의해 경화된 제2감광성 물질층(ORG2) 중 제2화소영역(Rb) 상에 위치하는 부분은 제2절연층(130b)을 이루게 된다. 또한 몇몇 실시예에서 제2절연층(130b) 중 제2컨택홀(CTb)이 형성될 부분은 제2차광부(Mb2)에 의해 가려져 경화되지 않을 수 있다.
한편, 제1베이스기판(110) 중 제2마스크(Mb)와 중첩하지 않는 부분은, 광 조사 과정에서 별도의 차광마스크(MS)에 의해 가려질 수도 있다.
다음으로 도 16 및 도 17을 참조하면, 제2마스크(Mb1)를 이동하여, 제2화소영역(Rb) 중 광 조사가 이루어지지 않은 영역과 제3패턴(Mb1)을 정렬시킨다. 그리고 제2마스크(Mb)의 상측에서 제1베이스기판(110) 을 향해 자외광 등의 광(L)을 조사하여 제2감광성 물질층(ORG2)을 경화한다.
이후 제2감광성 물질층(ORG2) 중 경화되지 않은 부분 또는 노광되지 않은 부분을 제거하면, 도 18 및 도 19에 도시된 제2절연층(130b)을 형성할 수 있으며, 추가적으로 제2박막 트랜지스터(120b)의 일부를 노출하는 제2컨택홀(CTb)을 형성할 수 있다.
한편, 도 20에 도시된 제3절연층(130c) 및 제3컨택홀(CTc)의 경우도 제2절연층(130b) 및 제3컨택홀(CTc)과 유사한 과정을 거쳐 형성될 수 있다. 예컨대 제3색안료를 포함하는 제3감광성 물질층을 제1베이스기판(110)의 전면에 도포하고, 제3화소영역(Rc)와 대응하는 마스크를 이용하여 분할 노광함으로써 제3절연층(130c) 및 제3컨택홀(CTc)을 형성할 수 있다.
이후 제1절연층(130a), 제2절연층(130b), 제3절연층(130c)을 포함한 제1베이스기판(110)의 전면에 투명 도전막을 형성하고, 이를 패터닝하여 도 21에 도시된 제1화소전극(150a), 제2화소전극(150b) 및 제3화소전극(150c)을 형성한다. 이러한 과정을 통해 어레이 기판을 형성할 수 있다.
이후 도 1 내지 도 3의 설명에서 상술한 대향 기판(200)을 어레이 기판(100)과 대향하도록 배치하고, 어레이 기판(100)과 대향 기판(200) 사이에 액정층(300)을 개재시킴으로써 표시 장치(1)를 제조할 수 있다.
본 실시예의 표시 장치(1)는, 주변영역(PA)에 제1돌출패턴(135)을 배치하는 바, 셀 갭의 변화에 따른 표시 품질 저하현상을 최소화할 수 있다. 또한 대향 기판(200)에 처짐이 발생함에 따라 공통 전극(270)과 어레이 기판(100)의 구성간에 단락이 발생하거나 기타 불량이 발생할 가능성을 방지할 수 있는 이점도 갖는다. 즉, 본 실시예의 표시 장치(1)는, 표시 품질 및 신뢰도가 향상되는 이점을 갖는다.
또한, 표시영역(DA) 내에 별도의 하프톤 마스크를 사용하지 않고 제2부분(133a)과 같은 돌출부를 형성할 수 있으며, 이러한 제2부분(133a)을 간격재의 일부분으로 사용할 수 있는 이점을 갖는다.
도 23은 도 2에 도시된 표시 장치의 다른 예시적인 실시예를 도시한 개략적인 단면도이다.
도 23을 참조하면, 본 실시예에 따른 표시 장치(2)는 어레이 기판(101), 대향 기판(201) 및 액정층(300)을 포함할 수 있다.
어레이 기판(101)은 제1돌출패턴(135) 상에 위치하는 제2돌출패턴(137)을 더 포함하는 점, 제1절연층(130a) 상에 위치하는 절연패턴(136)을 더 포함하는 점에서 도 1 내지 도 3의 설명에서 상술한 어레이 기판(도 2의 100)과 차이점이 존재하며, 이외의 구성들은 실질적으로 동일할 수 있다. 따라서 이하에서는 중복되는 설명은 생략하며 차이점을 중심으로 설명한다.
제1특정화소(PXa1)는 제2부분(133a) 상에 위치하는 절연패턴(136)을 더 포함할 수 있으며, 제2돌출패턴(137)은 제1돌출패턴(135) 상에 위치할 수 있다.
절연패턴(136) 및 제2돌출패턴(137)은 서로 동일한 물질로 이루어질 수 있으며, 감광성 물질을 포함할 수 있다. 또한 몇몇 실시예에서 절연패턴(136) 및 제2돌출패턴(137)은 제1절연층(130a)에 포함되는 제1색안료와 상이한 색안료를 포함할 수 있다. 예컨대, 절연패턴(136) 및 제2돌출패턴(137)은 제2절연층(130b)과 마찬가지로 제2색안료를 포함할 수 있다. 또한 절연패턴(136) 및 제2돌출패턴(137)은 제2절연층(130b)과 동일한 물질로 이루어질 수 있다. 또는 다른 실시예에서 절연패턴(136) 및 제2돌출패턴(137)은 제3절연층(130c)과 마찬가지로 제3색안료를 포함할 수도 있으며, 절연패턴(136) 및 제2돌출패턴(137)은 제3절연층(130c)과 동일한 물질로 이루어질 수 있다. 이하에서는 설명의 편의를 위해 절연패턴(136) 및 제2돌출패턴(137)이 제2색안료를 포함하는 경우를 예시로 설명하나, 이에 한정되는 것은 아니다.
제2돌출패턴(137)의 평면 형상은 섬(island) 형상일 수 있으며, 몇몇 실시예에서 제2돌출패턴(137)의 평면 형상은 절연패턴(136)의 평면 형상과 실질적으로 동일할 수 있다.
절연패턴(136) 및 제2돌출패턴(137)은, 예컨대 도 12 및 도 13에 도시된 제2마스크(도 12의 Mb)에, 돌출패턴영역(도 12의 Rp)에 대응하는 패턴(또는 광투과부)를 추가 형성하고, 이를 이용하여 분할노광을 진행함으로써 형성될 수 있다.
제1절연층(130a)의 제1부분(131a) 및 제2부분(133a)과, 절연패턴(136)은 표시영역(DA) 내에서 대향 기판(201)과 접촉하여 셀갭을 유지하는 메인스페이서 기능을 가질 수 있으며, 제1돌출패턴(135) 및 제2돌출패턴(137)은 주변패턴영역(PTA)에서 대향기판(201)과 일정 갭(G2)을 두고 이격됨으로써 서브 스페이서 기능을 가질 수 있다.
대향기판(201)은 제2베이스기판(210), 차광부재(230), 공통전극(270)을 포함할 수 있으며, 오버코트층(250)을 더 포함할 수 있다. 본 실시예에 따른 대향 기판(201)은 도 1 내지 도 3에서 상술한 대향 기판(도 2의 200)과는 달리, 제1간격재(도 2의 CS1) 및 제2간격재(도 2의 CS2) 중 적어도 어느 하나를 포함하지 않을 수 있는 점에서 차이점이 존재하며, 이외의 구성들은 실질적으로 동일할 수 있다. 따라서 이하에서는 중복되는 설명은 생략한다.
도 24는 본 발명의 또 다른 예시적 실시예에 따른 어레이 기판의 개념적인 평면도, 도 25는 도 24에 도시된 어레이 기판을 포함하는 표시 장치를 Y1-Y1'선 및 Y2-Y2'선을 따라 절단한 단면도이다.
본 실시예에 따른 어레이 기판(102) 및 이를 포함하는 표시 장치(3)는, 제1베이스기판(110)의 주변영역(PA), 특히 주변패턴영역(PTA)에 회로부(310)가 위치하는 점에서 도 1 내지 도 3의 설명에서 상술한 표시 장치(도 1의 1)와 차이점이 존재하며, 이외의 구성은 실질적으로 동일할 수 있다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
도 24 및 도 25를 참조하면, 제1베이스기판(110)의 주변영역(PA), 특히 제1돌출패턴(135)이 위치하는 주변패턴영역(PTA)에는 회로부(310)가 위치할 수 있으며, 제1돌출패턴(135)은 회로부(310) 상에 위치할 수 있다. 제1돌출패턴(135)이 회로부(310) 상에 위치한다는 의미는, 회로부(310)를 구성하는 물질층 혹은 패턴의 적어도 일부 위에 제1돌출패턴(135)이 위치하는 경우를 포함하는 개념이다.
도 26은 도 25의 회로부가 ASG(Amorphous Silicon Gate) 구조인 경우를 예시한 어레이 기판의 일부 레이 아웃도, 도 27은 도 26의 Z1-Z1'선 및 Z2-Z2'선을 따라 절단한 표시 장치의 예시적 구조를 도시한 개략적인 단면도이다.
도 26 및 도 27을 참조하면, 본 실시예에 따른 어레이 기판(103) 및 이를 포함하는 표시 장치(4)는, 회로부(310)가 게이트 구동 회로일 수 있다. 회로부(310)의 게이트 구동 회로는 소스 전극 컨택부(60a), 게이트 라인 컨택부(22), 제1소스 또는 드레인 라인(60b), 제1 패드(62), 제2 패드(26), 게이트선(24), 제1브릿지 라인(81), 제2 브릿지 라인(82) 등을 포함할 수 있다.
또한, 각 화소의 박막 트랜지스터, 예시적으로 제1특정화소(PXa1)의 제1박막 트랜지스터(120a)는, 게이트 전극(29), 반도체층(41), 소스 전극(59) 및 드레인 전극(69)을 포함할 수 있다.
이하 제1박막 트랜지스터(120a)에 대해 먼저 설명한다.
게이트 전극(29)은 제1베이스기판(110) 상에 위치할 수 있으며, 제1베이스기판(110) 상에 위치하는 게이트선(24)과 연결되어 있고, 게이트선(24)으로부터 돌출될 수 있다.
게이트선(24) 및 게이트 전극(29) 위에는 게이트 절연막(30)이 위치할 수 있다. 게이트 절연막(30)은 절연물질로 이루어질 수 있으며, 예시적으로 실리콘 질화물 또는 실리콘 산화물 등으로 이루어질 수 있다.
게이트 절연막(30) 위에는 반도체층(41)이 위치할 수 있으며, 게이트 전극(29)과 적어도 일부가 중첩할 수 있다. 반도체층(41)은 비정질 규소, 다결정 규소, 또는 산화물 반도체를 포함할 수 있다.
게이트 절연막(30) 위에는 게이트선(24)과 교차하는 데이터선(54)이 위치할 수 있다. 데이터선(54)은 데이터 신호를 전달할 수 있다.
소스 전극(59)은 데이터선(54)에서 분지되어 적어도 일부가 게이트 전극(29)과 중첩될 수 있다.
드레인 전극(69)은 반도체층(41)을 사이에 두고 소스 전극(59)으로부터 이격되며, 적어도 일부가 게이트 전극(29)과 중첩될 수 있다.
게이트 전극(29), 소스 전극(59) 및 드레인 전극(69)은 반도체층(41)과 함께 하나의 박막 트랜지스터, 예컨대 제1박막 트랜지스터(120a)를 이루며, 제1박막 트랜지스터(120a)의 채널(channel)은 반도체층(41) 중 소스 전극(59)과 드레인 전극(69) 사이에 형성된다.
이하 회로부(310)에 대해 설명한다.
소스 전극 컨택부(60a)는 게이트 구동 회로의 게이트 신호 전송 트렌지스터의 제2 소스 또는 드레인 라인(60c)과 연결될 수 있다. 이 때, 제2 소스 또는 드레인 라인(60c)을 표시영역(DA) 측으로 연장되도록 형성하여 소스 전극 컨택부(60a)와 제2 소스 또는 드레인 라인(60c)을 일체형으로 형성할 수 있다. 한편, 소스 전극 컨택부(60a)에는 제1소스 또는 드레인 라인(60b)이 연결되어 있어, 상기 게이트 신호 전송 트랜지스터의 제1 소스 전극(61)에서 제공되는 게이트 출력 신호를 선행 스테이지로 전달할 수 있다.
소스 전극 컨택부(60a)와 게이트 라인 컨택부(22)는 서로 연결되어, 제1 소스 전극(61)에서 제공하는 게이트 출력 신호를 표시영역(DA)의 각 화소에 형성된 박막 트랜지스터, 예컨대 제1특정화소(PXa1)의 제1박막 트랜지스터(120a)의 게이트 전극(29)으로 전달할 수 있다. 소스 전극 컨택부(60a)는 게이트 절연막(30) 상에 형성되어 있고, 게이트 라인 컨택부(22)는 게이트 절연막(30) 아래에 형성되어 있지만, 제1 브릿지 라인(81)을 통해 서로 전기적으로 연결될 수 있다.
한편, 소스 전극 컨택부(60a)과 게이트 절연막(30) 상에는 보호막(140)이 형성될 수 있다. 보호막(140)은 산화실리콘 또는 질화실리콘을 증착형성될 수 있으나, 필요에 따라 생략될 수도 있다.
소스 전극 컨택부(60a)과 게이트 절연막(30) 상에는 보호막(104)이 형성될 수 있지만, 보호막(140)과 게이트 절연막(30)에 제1 컨택홀(71)을 형성하여, 소스 전극 컨택부(60a)와 게이트 라인 컨택부(22)를 제1 브릿지 라인(81)으로 연결할 수 있다. 이때, 제1 브릿지 라인(81)은 보호막(140) 상에 형성될 수 있다.
게이트 라인 컨택부(22)에는 게이트선(24)이 연결되어 있어, 제1 브릿지 라인(81)을 통해 소스 전극 컨택부(60a)로부터 전달된 게이트 출력 신호가 게이트선(24)을 통해 게이트 전극(29)으로 전달될 수 있다.
도면에 도시된 바와 같이, 제1 패드(62)는 후행 스테이시의 제1 소스 또는 드레인 라인(60b)과 연결되어 후행 스테이지의 게이트 출력 신호를 인가받을 수 있다. 한편, 게이트선(24)을 중심으로 게이트선(24)의 일측에 제1 패드(62)가 위치하고, 타측에는 제2 패드(26)가 위치할 수 있다. 제2 패드(26)는 제1 패드(62)와 연결되어 후행 스테이지의 게이트 출력 신호를 인가받을 수 있다. 이때, 제1패드(62)와 제2 패드(26)는 제2 브릿지 라인(82)에 의해 전기적으로 연결될 수 있다. 제1 패드(62)는 게이트 절연막(30) 상에 형성될 수 있고, 제2 패드(26)는 게이트 절연막(30) 하측에 형성될 수 있다.
즉, 제2 패드(26)는 게이트 전극(29)과 동일한 층에 형성될 수 있다. 한편, 제1 패드(62) 상에는 보호막(140)이 형성될 수 있고, 제2 패드(26) 상에는 게이트 절연막(30)과 보호막(140)이 형성될 수 있다. 따라서, 제2 브릿지 라인(82)으로 제1 패드(62)와 제2 패드(26)를 연결하기 위하여, 제1 패드(62) 상에 제3 컨택홀(73)을 제2 패드(26)상에 제4 컨택홀(74)이 형성될 수 있다. 제3 및 제4 컨택홀(73, 74)에 의해 제1 및 제2 패드(62, 26)가 제2 브릿지 라인(82)으로 연결될 수 있다. 이때, 제2 브릿지 라인(82)은 보호막(140) 상에 형성될 수 있다.
도 26에 도시된 바와 같이, 게이트 구동 회로(310a, 310b)는 컨택 영역(310b)과 배선 영역(310a)을 포함할 수 있다. 제1절연패턴(135)은 배선 영역(310a)에 형성되어, 컨택 영역(310b)에 형성된 복수의 컨택홀(71, 72, 73, 74)과 중첩하지 않도록 배치될 수 있다.
여기서, 컨택 영역(310b)은 게이트 구동 회로 내에 형성된 배선을 전기적으로 연결하는 복수의 컨택홀(71, 72, 73, 74)이 밀집되어 형성된 영역을 의미할 수 있다. 배선 영역(310a) 내에서도 배선층 간의 전기적 접속을 위한 컨택이 형성될 수 있으나, 컨택 영역(310b)은 배선 영역(310a)에 비하여 상대적으로 컨택이 조밀하게 형성된다.
회로부(310)가 ASG 회로를 포함하는 게이트 구동 회로인 경우, 컨택 영역(310b)의 컨택홀(71, 72, 73, 74)은 브릿지 라인(81, 82)을 통해 후행 스테이지로부터 게이트 신호를 전달받거나, 선행 스테이지로 게이트 신호를 전달하는 역할을 할 수 있다.
상술한 바와 같이, 제1절연패턴(135)은 배선 영역(310a)에 형성되며, 컨택 영역(310b)에 형성된 컨택홀(71, 72, 73, 74)과 중첩하지 않도록 배치할 수 있다. 도 26 및 도 27에 도시된 바와 같이, 컨택 영역(310b)에 형성된 컨택홀(71, 72, 73, 74)은 보호막(140) 또는 보호막(140)과 게이트 절연막(30)을 관통하여 형성되므로, 제1돌출패턴(135)을 컨택 영역(310b) 상에 배치할 경우, 후속 공정을 통해 컨택홀(71, 72, 73, 74)이 제1돌출패턴(135)을 관통하도록 형성하여야 한다. 그러나 본 실시예에 따르면 표시 장치(4)는 제1돌출패턴(135)을 컨택 영역(310b) 또는 복수의 컨택홀(71, 72, 73, 74)과 중첩하지 않도록 배치하는 바, 회로부(310)에 컨택홀을 형성하는 과정이 보다 용이해지는 이점을 갖는다.
또한, 회로부(310) 상에 제1돌출패턴(135)를 형성함에 따라, 대향 기판(200)에 처짐이 발생하더라도 공통 전극(270)과 회로부(310)가 접촉하지 않도록 방지할 수 있게 되어 불량 발생 가능성을 낮추고 표시 장치의 신뢰도를 향상시킬 수 있는 이점을 갖는다.
도 28은 도 25에 도시된 표시 장치의 다른 예시적인 실시예를 도시한 개략적인 단면도이다.
도 28을 참조하면, 본 실시예에 따른 표시 장치(5)는 어레이 기판(104), 대향 기판(201) 및 액정층(300)을 포함할 수 있다.
어레이 기판(104)은 제1돌출패턴(135) 상에 위치하는 제2돌출패턴(137)을 더 포함하는 점, 제1절연층(130a) 상에 위치하는 절연패턴(136)을 더 포함하는 점에서 도 25의 설명에서 상술한 어레이 기판(도 25의 102)과 차이점이 존재하며, 이외의 구성들은 실질적으로 동일할 수 있다.
한편, 제2돌출패턴(137) 및 절연패턴(136)에 대한 설명은 도 23의 설명에서 상술한 바와 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
대향기판(201)은 제2베이스기판(210), 차광부재(230), 공통전극(270)을 포함할 수 있으며, 오버코트층(250)을 더 포함할 수 있다. 본 실시예에 따른 대향 기판(201)은 도 23의 설명에서 상술한 바와 실질적으로 동일할 수 있다. 즉, 제1간격재(도 2의 CS1) 및 제2간격재(도 2의 CS2) 중 적어도 어느 하나를 포함하지 않을 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 베이스기판;
    상기 베이스기판의 상기 표시영역 상에 위치하는 박막 트랜지스터;
    상기 베이스기판의 상기 표시영역 상에 위치하고, 상기 박막 트랜지스터를 커버하는 제1부분 및 상기 제1부분 상에 위치하는 제2부분을 포함하는 절연층; 및
    상기 베이스기판의 상기 주변영역 상에 위치하는 제1돌출패턴; 을 포함하고,
    상기 제1부분, 상기 제2부분 및 상기 제1돌출패턴은 동일한 물질로 이루어진 어레이 기판.
  2. 제1항에 있어서,
    상기 제1부분, 상기 제2부분 및 상기 제1돌출패턴은,
    감광성 물질로 이루어진 어레이 기판.
  3. 제1항에 있어서,
    상기 제1부분, 상기 제2부분 및 상기 제1돌출패턴은,
    동일한 색안료를 포함하는 어레이 기판.
  4. 제1항에 있어서,
    상기 제1돌출패턴의 두께는,
    상기 제1부분의 두께와 실질적으로 동일한 어레이 기판.
  5. 제1항에 있어서,
    상기 제1부분 중 상기 제2부분과 중첩하는 중첩부의 경도는,
    상기 제1돌출패턴의 경도보다 상대적으로 큰 어레이 기판.
  6. 제1항에 있어서,
    상기 제1부분 중 상기 제2부분과 중첩하는 중첩부의 경도는,
    상기 제1부분 중 상기 중첩부를 제외한 비중첩부의 경도보다 상대적으로 큰 어레이 기판.
  7. 제1항에 있어서,
    상기 제1돌출패턴의 평면 형상은,
    섬 형상인 어레이 기판.
  8. 제1항에 있어서,
    상기 제2부분의 평면 형상은,
    상기 제1돌출패턴의 평면 형상과 실질적으로 동일한 어레이 기판.
  9. 제1항에 있어서,
    상기 제2부분은,
    상기 박막 트랜지스터와 중첩하는 어레이 기판.
  10. 제1항에 있어서,
    상기 제2부분 상에 위치하는 절연패턴; 및
    상기 제1돌출패턴 상에 위치하는 제2돌출패턴;
    을 더 포함하는 어레이 기판.
  11. 제10항에 있어서,
    상기 절연패턴은,
    상기 제2돌출패턴과 동일한 물질로 이루어지고, 상기 절연층과 상이한 물질로 이루어진 어레이 기판.
  12. 제10항에 있어서,
    상기 절연층은, 제1색안료를 포함하고,
    상기 제2돌출패턴은, 상기 제1색안료와 상이한 제2색안료를 포함하는 어레이 기판.
  13. 제1항에 있어서,
    상기 베이스기판의 상기 주변영역 상에 위치하는 회로부; 를 더 포함하고,
    상기 회로부는, 상기 회로부 내에 형성된 배선을 전기적으로 연결하는 복수의 컨택을 포함하고,
    상기 제1돌출패턴은,
    상기 복수의 컨택과 중첩하지 않는 어레이 기판.
  14. 제13항에 있어서,
    상기 회로부는 상기 표시영역에 게이트 신호를 전송하는 게이트 구동 회로를 포함하고,
    상기 게이트 구동 회로는 비정질 실리콘 게이트 회로인 어레이 기판.
  15. 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 제1베이스기판, 상기 제1베이스기판의 상기 표시영역에 위치하는 박막 트랜지스터, 상기 제1베이스기판의 상기 표시영역에 위치하고, 상기 박막 트랜지스터를 커버하는 제1부분 및 상기 제1부분에서 상기 대향기판 측으로 돌출되고 상기 차광부재와 중첩하는 제2부분을 포함하는 절연층, 및 상기 제1베이스기판의 상기 주변영역에 위치하고 상기 대향기판 측으로 돌출된 돌출패턴을 포함하는 어레이 기판;
    상기 어레이 기판과 대향하고 차광부재를 포함하는 대향 기판; 및
    상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층; 을 포함하고,
    상기 제1부분, 상기 제2부분 및 상기 돌출패턴은,
    동일한 물질로 이루어진 표시 장치.
  16. 제15항에 있어서,
    상기 대향 기판은,
    상기 제2부분과 중첩하는 제1간격재를 더 포함하는 표시 장치.
  17. 제16항에 있어서,
    상기 대향 기판은, 상기 돌출패턴과 중첩하는 제2간격재를 더 포함하고,
    상기 제2간격재의 두께는, 상기 제1간격재의 두께와 실질적으로 동일한 표시 장치.
  18. 제15항에 있어서,
    상기 제2부분은,
    상기 박막 트랜지스터와 중첩하는 표시 장치.
  19. 제15항에 있어서,
    상기 제1부분 중 상기 제2부분과 중첩하는 중첩부의 경도는,
    상기 돌출패턴의 경도보다 상대적으로 큰 표시 장치.
  20. 제15항에 있어서,
    상기 어레이 기판은, 상기 베이스기판의 상기 주변영역에 위치하는 회로부를 더 포함하고,
    상기 회로부는, 상기 회로부 내에 형성된 배선을 전기적으로 연결하는 복수의 컨택을 포함하고,
    상기 돌출패턴은, 상기 복수의 컨택과 중첩하지 않는 표시 장치.
KR1020150147507A 2015-10-22 2015-10-22 어레이 기판 및 이를 포함하는 표시 장치 KR102438886B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150147507A KR102438886B1 (ko) 2015-10-22 2015-10-22 어레이 기판 및 이를 포함하는 표시 장치
US15/194,389 US10036926B2 (en) 2015-10-22 2016-06-27 Array substrate and display device including the same
CN201610900673.1A CN107068688B (zh) 2015-10-22 2016-10-17 阵列基板以及包括该阵列基板的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150147507A KR102438886B1 (ko) 2015-10-22 2015-10-22 어레이 기판 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170047466A true KR20170047466A (ko) 2017-05-08
KR102438886B1 KR102438886B1 (ko) 2022-09-01

Family

ID=58558460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150147507A KR102438886B1 (ko) 2015-10-22 2015-10-22 어레이 기판 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US10036926B2 (ko)
KR (1) KR102438886B1 (ko)
CN (1) CN107068688B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190100558A (ko) * 2018-02-20 2019-08-29 삼성디스플레이 주식회사 표시 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3681846A1 (en) 2017-09-12 2020-07-22 Corning Incorporated Deadfront for displays including a touch panel on decorative glass and related methods
US11065960B2 (en) 2017-09-13 2021-07-20 Corning Incorporated Curved vehicle displays
TW202340816A (zh) * 2017-09-13 2023-10-16 美商康寧公司 用於顯示器的基於光導器的無電面板、相關的方法及載具內部系統
TWI844520B (zh) 2017-10-10 2024-06-11 美商康寧公司 具有改善可靠性的彎曲的覆蓋玻璃的車輛內部系統及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236371A (ja) * 2000-12-05 2002-08-23 Dainippon Printing Co Ltd 凹凸パターン層の製造方法、およびこの方法を用いて製造される液晶ディスプレイおよびカラーフィルタ
KR20100022762A (ko) * 2008-08-20 2010-03-03 삼성전자주식회사 액정 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5495264A (en) * 1978-01-11 1979-07-27 Hitachi Ltd Liquid crystal display element
TW373098B (en) * 1995-09-06 1999-11-01 Toshiba Corp Liquid crystal exposure component and its fabricating method
TW464915B (en) * 1999-07-19 2001-11-21 United Microelectronics Corp Structure of multilayer thin-film coating passivation layer and the manufacturing method thereof
CN100468750C (zh) * 2004-03-03 2009-03-11 友达光电股份有限公司 薄膜晶体管基板及制造方法
KR20060033261A (ko) * 2004-10-14 2006-04-19 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
KR20070001659A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
CN101614891A (zh) * 2008-06-25 2009-12-30 奇信电子股份有限公司 用于液晶显示器的触控感应结构
CN101726913A (zh) * 2008-10-14 2010-06-09 华映视讯（吴江）有限公司 液晶显示面板
US9329443B2 (en) * 2010-03-29 2016-05-03 Seiko Epson Corporation Liquid crystal display device having first and second dielectric films with different thicknesses
US9025112B2 (en) * 2012-02-02 2015-05-05 Apple Inc. Display with color mixing prevention structures
US20140118666A1 (en) * 2012-10-25 2014-05-01 Apple Inc. Display with Column Spacer Structures Resistant to Lateral Movement
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
TWI687748B (zh) * 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP2014238444A (ja) * 2013-06-06 2014-12-18 株式会社ジャパンディスプレイ 液晶表示装置
KR102240894B1 (ko) * 2014-02-26 2021-04-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102334811B1 (ko) 2015-04-30 2021-12-03 삼성디스플레이 주식회사 박막 트랜지스터 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236371A (ja) * 2000-12-05 2002-08-23 Dainippon Printing Co Ltd 凹凸パターン層の製造方法、およびこの方法を用いて製造される液晶ディスプレイおよびカラーフィルタ
KR20100022762A (ko) * 2008-08-20 2010-03-03 삼성전자주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190100558A (ko) * 2018-02-20 2019-08-29 삼성디스플레이 주식회사 표시 장치
US11204515B2 (en) 2018-02-20 2021-12-21 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US10036926B2 (en) 2018-07-31
CN107068688A (zh) 2017-08-18
US20170115518A1 (en) 2017-04-27
CN107068688B (zh) 2022-03-08
KR102438886B1 (ko) 2022-09-01

Similar Documents

Publication Publication Date Title
US8445914B2 (en) Display substrate having a black matrix
US20090268119A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR20170047466A (ko) 어레이 기판 및 이를 포함하는 표시 장치
KR20040103629A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20110077368A (ko) 표시 장치 및 이의 제조 방법
JP5623230B2 (ja) 表示装置の製造方法
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20170054598A (ko) 표시 장치 및 이의 제조 방법
KR20100022707A (ko) 액정 표시 장치 및 그 제조 방법
KR20070036867A (ko) 액정표시장치 및 그 제조 방법
US9564459B2 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
KR101937771B1 (ko) 액정표시장치 및 그 제조방법
KR100309209B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR101956814B1 (ko) 액정표시장치 및 그 제조방법
US8441012B2 (en) Array substrate, method for manufacturing array substrate, and display device
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102543486B1 (ko) 표시 장치
KR20150018144A (ko) 액정표시장치 및 이의 제조방법
KR20090072391A (ko) 액정표시장치 및 이의 제조 방법
KR102054001B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법
JP2003222877A (ja) 液晶表示装置及びその製造方法
JP2015034994A (ja) 液晶表示装置
KR101642481B1 (ko) 표시 장치 및 그 제조 방법
KR101703876B1 (ko) 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant