KR20170039217A - 전류-전압 컨버터, 증폭기 입력 스테이지, 및 그 증폭기 - Google Patents

전류-전압 컨버터, 증폭기 입력 스테이지, 및 그 증폭기 Download PDF

Info

Publication number
KR20170039217A
KR20170039217A KR1020177005047A KR20177005047A KR20170039217A KR 20170039217 A KR20170039217 A KR 20170039217A KR 1020177005047 A KR1020177005047 A KR 1020177005047A KR 20177005047 A KR20177005047 A KR 20177005047A KR 20170039217 A KR20170039217 A KR 20170039217A
Authority
KR
South Korea
Prior art keywords
current
voltage
transistor
output
circuit
Prior art date
Application number
KR1020177005047A
Other languages
English (en)
Inventor
알렉산더 허페너스
피에르-엠마누엘 카멜
데이비드 에이미 피에르 그라스
Original Assignee
드비알레
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 드비알레 filed Critical 드비알레
Publication of KR20170039217A publication Critical patent/KR20170039217A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

전류-전압 컨버터(22)는: - 변환될 전류를 위한 입력(24); - 변환된 전압을 위한 출력(26); - 상기 출력(26)과 기준 전위에 연결된 전류-전압 변환 저항(36); - 처리 회로로서, 트랜지스터(60)를 포함하고, 상기 입력(24)이 상기 트랜지스터(60)를 통해 상기 출력(26)에 연결되는, 처리 회로(40); - 상기 처리 회로(40)의 컴포넌트들과 동일하고 유사한 방식으로 설치되는 컴포넌트들을 포함하는 트윈 회로(46); - 상기 입력에서 상기 처리 회로(40)에 연결되고, 상기 출력에서 상기 트윈 회로(46)에 연결되는 전압 폴로워(50); 및 - 상기 폴로워(50)의 출력에서 전류를 상기 처리 회로(40) 내로 재주입하기 위한 전류 재주입 수단(51)을 포함한다.

Description

전류-전압 컨버터, 증폭기 입력 스테이지, 및 그 증폭기{CURRENT-TO-VOLTAGE CONVERTER, AMPLIFIER INPUT STAGE AND CORRESPONDING AMPLIFIER}
본 발명은 입력 전류가 가변 성분을 가지는 전류-전압 컨버터로서,
- 변환될 전류를 위한 입력;
- 변환된 전압을 위한 출력;
- 출력과 기준 전위에 연결된 전류-전압 변환 저항, 및
- 처리 회로로서:
전압원; 및
게이트가 전압원에 연결된 적어도 하나의 트랜지스터 및 상기 트랜지스터와 직렬 연결되는 적어도 하나의 전류원을 포함하고, 상기 입력이 상기 트랜지스터를 통해 상기 출력에 연결되는 메인 브랜치를 포함하는, 처리 회로를 포함하는, 전류-전압 컨버터에 관한 것이다.
이러한 전류-전압 컨버터는 특히 높은 선형성을 가지는 고충실도 증폭기에 적용된다.
이러한 증폭기는, 입력에서 텍사스 인스트루먼트사의 컴포넌트 PCM 1792 과 같은 디지털-아날로그 컨버터를 공통적으로 사용한다. 이러한 디지털-아날로그 컨버터는, 아날로그 신호의 크기가 변조되게 하는 전류 출력을 가진다.
다운스트림에 배치된 증폭 스테이지가 입력에서 변조된 전압을 사용하는 한, 디지털-아날로그 컨버터와 실제 증폭기 스테이지 사이에 전류-전압 컨버터가 있어야 한다.
전류 출력 디지털-아날로그 컨버터는, 매우 낮은 고조파 왜곡 레벨에 도달할 수 있다는 점에서 특히 평가받고 있다. 그 자체로는 디지털-아날로그 컨버터의 성능에 영향을 주지 않는 전류-전압 변환 스테이지를 통해 이러한 디지털-아날로그 컨버터의 품질을 활용하는 것은 어렵다.
이러한 디지털-아날로그 컨버터 내에 포함된 전류원은, 가상 접지에 연결되는 하나 이상의 출력에 연결되거나, 더 나아가 접지 및 가상 접지에 연결된 하나 이상의 출력 사이에 연결된다. 종래에는 이러한 연결이 연산 증폭기 마운팅 장치(mounting arrangement)를 이용해서 구현되었다.
가상 접지는 고정 전위이다.
이러한 방식으로, 디지털-아날로그 컨버터의 트랜지스터들 모두는 일정한 전류와 전압에서 동작하고, 따라서 출력 신호의 변조와 무관하게 최적의 방식으로 동작한다.
이와 같이 왜곡이 없는 특성을 유지하기 위해서, 이러한 연산 증폭기 마운팅 장치의 다른 구현형태에서, 다운스트림에 배치된 전류-전압 컨버터는 MOSFET(금속 산화물 반도체 필드 효과 트랜지스터)에 기초하여 "공통-게이트" 스테이지라고 불리거나 바이폴라 트랜지스터에 기초하여 "공통 베이스"라고 불리는 특이한 스테이지를 포함한다. 이러한 공통 베이스 또는 공통 게이트-기초 스테이지는 개방 루프에서 동작된다.
일반적으로 "캐스코드"라고 알려진, 공통 베이스 또는 공통 게이트-기초 트랜지스터를 포함하는 이러한 타입의 장치는 문헌 WO 2011/107671 에 기술된다.
그러나, 이러한 공통 베이스 또는 공통 게이트-기초 스테이지의 트랜지스터는 디지털-아날로그 컨버터로부터 나오는 전류에 중첩되는 오차 전류가 생기게 하고, 이것이 시작 디지털 신호가 열화되는 주된 원인이다.
오차 전류는 특히 트랜지스터의 공통 베이스 또는 공통 게이트-기초 스테이지의 게이트 내로 흡수되는 전류 때문에 생긴다.
이러한 문제점을 극복하기 위하여, 문헌 WO 2011/107671 은 공통 베이스 또는 공통 게이트-기초 스테이지의 트랜지스터의 게이트 내에 흡수되는 전류를 재주입하기 위한 전류 재주입 수단을 가지는 전류-전압 컨버터에 대해 기술한다.
그러나, 이러한 전류-전압 컨버터가 이산 컴포넌트를 이용해서 형성되지 않고 집적 회로의 형태로 형성되면, 전류-전압 컨버터가 형성된 기판 내에 흡수되는 전류를 보상할 수 없다.
사실상, 기판 내에 흡수되는 전류는, 이러한 기판의 레벨에서 기준 전위가 정의되지 않는다는 사실 때문에 측정하기가 특히 어렵다.
더욱이, 전류-전압 컨버터가 집적 회로의 형태로 형성되면, 이것은 집적 회로의 컴포넌트들을 발생할 수 있는 정전기 방전으로부터 보호할 수 있는 ESD("정전기 방전"의 약자) 보호부를 포함한다.
그러나, 이러한 ESD 보호 소자는 디지털-아날로그 컨버터로부터 나오는 전류를 흡수하는데, 이것이 이전의 손실에 더 중첩된다.
본 발명의 목적은 전류-전압 컨버터의 기판 내의 전류 손실을 제어하기 위한 솔루션을 제공하는 것이다.
이러한 목적을 위해서, 본 발명의 청구 요지는, 위에서 언급된 타입의 전류-전압 컨버터로서:
- 상기 처리 회로의 컴포넌트들과 동일하고 유사한 방식으로 배치되는 컴포넌트들을 포함하는 트윈 회로로서:
전압원; 및
트윈 브랜치를 포함하는, 트윈 회로;
- 상기 입력에서 상기 처리 회로의 메인 브랜치에 연결되고, 상기 출력에서 상기 트윈 회로의 트윈 브랜치에 연결되는 전압 폴로워; 및
- 상기 폴로워의 출력에서 상기 처리 회로의 메인 브랜치 내로 전류를 재주입하기 위한 전류 재주입 수단을 포함하는, 전류-전압 컨버터에 관한 것이다.
어떤 특정 실시예에 따르면, 전류-전압 컨버터는:
상기 재주입 수단이 상기 전압 폴로워의 출력에서 상기 전류를 측정하기 위한 측정 수단을 포함하고, 상기 전류 측정 수단은 전류 미러 회로를 포함한다는 특징;
상기 전류 미러 회로가, 상기 트윈 회로로 전류를 전달하는 제 1 트랜지스터 및 상기 처리 회로의 메인 브랜치 내로 전류를 재주입하는 제 2 트랜지스터를 포함한다는 특징;
전류를 상기 폴로워의 출력에 재주입하기 위한 상기 전류 재주입 수단의 출력이, 전위가 고정되는 상기 처리 회로의 메인 브랜치의 노드에 연결된다는 특징;
상기 처리 회로의 트랜지스터는 ESD 보호 소자를 포함하고, 상기 트윈 회로는 상기 트랜지스터의 ESD 보호 소자와 동일한 ESD 보호 소자를 포함한다는 특징;
상기 전압 폴로워가 연산 상호컨덕턴스 증폭기를 포함한다는 특징;
상기 전압 폴로워가, 전류를 상기 트윈 회로로 전달하기 위한 제 1 출력 및 상기 제 1 출력으로부터 나오는 전류와 동일한 전류를 상기 처리 회로의 메인 브랜치 내로 재주입하기 위한 제 2 출력을 포함한다는 특징;
상기 전압 폴로워가 단일 트랜지스터를 포함한다는 특징;
상기 전압 폴로워가, 제 1 트랜지스터 및 상기 제 1 트랜지스터의 극성과 반대인 극성을 가지는 제 2 트랜지스터에 의해 형성되고, 상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 소스와 게이트 사이의 전압 강하를 보상할 수 있다는 특징;
각각의 트랜지스터가 상기 트랜지스터가 연결되는 전류원의 단자 양단에 고정 전압을 인가하면서 캐스코드 스테이지를 형성한다는 특징;
상기 전류-전압 컨버터가 집적 회로 상에 형성된다는 특징;
상기 처리 회로와 상기 트윈 회로의 트랜지스터가 동일한 반도체 기판 상에 형성된다는 특징 중 하나 이상을 포함한다.
또한, 본 발명의 청구 대상은, 전류 출력에 있는 디지털-아날로그 컨버터 및 전술된 타입의 전류-전압 컨버터를 포함하는, 고선형 저왜곡의 고충실도 증폭기의 입력 스테이지에 관한 것이다.
또한, 본 발명의 청구 대상은 전술된 타입의 입력 스테이지와 이러한 입력 스테이지와 직렬 연결되는 증폭기 스테이지를 포함하는, 고선형 저왜곡의 고충실도 증폭기에 관한 것이다.
본 발명은 순전히 예시를 통해서만 제공되는 상세한 설명을 정독하고 첨부 도면을 참조함으로써 더 잘 이해될 것이다.
도 1 은 본 발명에 따르는 고충실도 증폭기의 개략도이다;
도 2 는 제 1 실시예에 따르는, 도 1 에 도시되는 증폭기의 하나의 입력 스테이지의 전기 회로도이다;
도 3 은 제 2 실시예에 따르는, 도 1 에 도시되는 증폭기의 하나의 입력 스테이지의 전기 회로도이다; 그리고
도 4 는 제 3 실시예에 따르는, 도 1 에 도시되는 증폭기의 하나의 입력 스테이지의 전기 회로도이다.
도 1 에 개략적으로 도시된 증폭기(10)는 입력(12)을 통해 디지털 신호를 수신할 수 있고, 증폭된 아날로그 신호를 출력(14)에 생성할 수 있는 고충실도 증폭기이다.
도면에서 알 수 있는 바와 같이, 증폭기(10)는, 디지털 입력 신호가 전압 변조된 아날로그 출력 신호로 변환되도록 하는 입력 스테이지(16) 및 다운스트림에 배치된 부하, 즉 하나 이상의 스피커로 충분한 전력이 공급되도록 하는 역할을 하는 증폭 스테이지(18)를 포함한다. 이것은 클래스 A 증폭기 스테이지를 포함하는 것이 바람직하다.
입력 스테이지(16)는, 그 입력이 디지털 신호 Idigital을 수신하도록 증폭기의 입력(12)에 연결된 디지털-아날로그 컨버터(20)를 포함한다. 이러한 디지털-아날로그 컨버터는 출력에서 아날로그 신호, 즉 전류가 변조된 Imodulated를 공급할 수 있다. 예를 들어, 디지털-아날로그 컨버터는 텍사스 인스트루먼트 사의 PCM 1792 이다.
전류 Imodulated는 가변 성분을 포함하고, 고정 성분을 포함할 수도 있다.
디지털-아날로그 컨버터(20)의 출력은 본 발명에 따른 전류-전압 컨버터(22)에 연결된다.
이러한 전류-전압 컨버터(22)는 디지털-아날로그 컨버터(20)에 의해 생성된 변조된 전류 Imodulated로부터 소정 전압 이득으로 변조된 전압 Vmodulated를 공급할 수 있다.
도면에서 알 수 있는 바와 같이, 전류-전압 컨버터(22)의 출력은 증폭 스테이지(18)의 입력에 연결된다.
도 2 에 전류-전압 컨버터(22)의 제 1 실시예에 대응하는 입력 스테이지(16)의 일부가 도시된다.
도 2 에서, 디지털-아날로그 컨버터(20)는 전류원에 의해 개략적으로 도시된다.
예를 들어, 전류-전압 컨버터(22)는 반도체 기판(23)을 포함하는 ASIC(주문형 집적회로의 약자임)의 집적 회로 상에 형성된다. 예를 들어, 기판(23)은 실리콘-기초 반도체 기판이다.
전류-전압 컨버터(22)는 디지털-아날로그 컨버터(20)의 출력에 연결되는 입력(24) 및 증폭기 스테이지(18)에 직접 연결될 수 있는 전압 출력(26)을 가진다.
전류-전압 컨버터(22)는 변환 저항(36)을 포함하는데, 이러한 저항의 하나의 단자는 출력(26)에 연결되고, 다른 단자는 기준 전위에 연결된다.
저항(36)은 디지털-아날로그 컨버터(20)의 출력에서 나오는 전류 Imodulated를 전압 Vmodulated로 변환할 수 있다.
또한, 전류-전압 컨버터(22)는 전류 Imodulated를 입력(24)으로부터 저항(36)으로 전달할 수 있는 처리 회로(40)를 포함한다. 이러한 처리 회로(40)는 그 전위가 출력(26)의 전위와 동일한 노드(42)를 포함한다.
전류-전압 컨버터(22)는 노드(48)를 포함하는 트윈 회로(46)를 더 포함하는데, 처리 회로(40)의 노드(42)에 연결된 처리 회로(40)의 비선형 컴포넌트와 정확하게 동일한 비선형 컴포넌트들이 이러한 노드(48)에 연결된다.
비선형 컴포넌트는 전압을 가지는 전기 쌍극자와 같은 컴포넌트이고, 전류는 이러한 컴포넌트의 전압 및 전류가 상수 계수를 가진 선형 미분 방정식에 의해 링크되지 않도록 하는 방식으로 이러한 컴포넌트를 통해 흐른다.
전류-전압 컨버터(22)는 트윈 회로(46)의 노드(48)의 전위와 동일한 전위를 처리 회로(40)의 노드(42)에 인가하는 전압 폴로워(50)를 더 포함한다. 사실상, 노드(42)는 폴로워(50)의 입력에 연결되고, 노드(48)는 폴로워(50)의 출력에 연결된다. 따라서, 처리 회로(40)와 트윈 회로(46)는 폴로워(50)를 이용하여 서로 연결된다.
전압 폴로워(50)는 반도체 기판(23) 상에 형성된다.
제 1 실시예에서, 전압 폴로워(50)는 연산 상호컨덕턴스 증폭기를 포함한다. 이러한 연산 상호컨덕턴스 증폭기는 입력에 인가된 전압에 비례하는 출력 전류를 공급할 수 있다.
전류-전압 컨버터(22)는 전압 폴로워(50)의 출력에 있는 전류를 처리 회로(40) 내로 재주입할 수 있는 재주입 수단(51)을 더 포함한다.
입력 전류가 직류 성분을 포함한다면, 처리 회로(40)는 디지털-아날로그 컨버터(20)로부터 들어오는 전류 Imodulated의 직류 성분을 상쇄(cancel out)시킬 수 있다.
처리 회로(40)는 메인 브랜치(54)와 전압원(56)을 포함하고, 전압원(56)은 자신의 단자 중 하나에 의해 고정 전위에 연결된다.
메인 브랜치(54)는 전류-전압 컨버터(22)의 반도체 기판(23) 상에 형성된 트랜지스터(60)를 포함한다. 이러한 트랜지스터(60)의 게이트는 전압원(56)에 연결된다.
입력(24)은 처리 회로(40)의 트랜지스터(60)의 소스 및 드레인을 통해 출력(26)에 연결된다.
예를 들어, 트랜지스터(60)는 MOSFET이다.
또한, 메인 브랜치(54)는 트랜지스터(60) 및 기준 전위와 직렬 연결되는 적어도 하나의 전류원(62)을 포함한다.
도 2 에 도시된 제 1 실시예에서, 메인 암(54)은 두 개의 전류원(62)을 포함하는데, 하나는 처리 회로(40)의 트랜지스터(60)의 드레인에 연결되고, 다른 것은 이러한 트랜지스터(60)의 소스에 연결된다.
트랜지스터(60)는 입력 스테이지(16)의 제 1 캐스코드 스테이지 또는 공통 베이스 또는 공통 게이트-기초 스테이지를 형성한다.
이러한 캐스코드 스테이지는, 출력(26)의 레벨에서의 전압과 무관하게 일정한 전위를 입력(24)에 인가한다.
또한, 이러한 캐스코드 스테이지는, 출력(26)의 레벨에서의 전압이 변동하는 경우 전류원(62)이 그들의 단자에서 전압 변동이 생기지 않게 하도록 보장하는 능력을 제공하는데, 이러한 능력은 이러한 전압이 수십 볼트만큼 변동하더라도 유지된다.
처리 회로(40)는, 도 2 에 도시되지 않는 그 외의 캐스코드 스테이지 및 이에 따른 그 외의 트랜지스터(60), 및 이들과 연결되는 전압원 및 전류원을 더 포함한다.
처리 회로(40)에는 기판(23)과 출력(26) 사이에 배치되는 ESD 보호 소자(64)가 더 제공된다. 예를 들어, ESD 보호 소자(64)는 기준 전위에 연결된 다이오드로 형성된다.
도 2 에서, 처리 회로(40)의 트랜지스터(60)와 ESD 보호 소자(64)만이 기판(23) 상에 형성되는 것으로 도시된다. 그러나, 처리 회로(40)의 다른 소자, 예컨대 전류원(62) 및 전압원(56)을 기판(23) 상에 집적시키도록 구상하는 것도 역시 가능하다.
트윈 회로(46)는 트윈 회로(46)의 비선형 컴포넌트가 처리 회로(40)의 비선형 컴포넌트와 동일한 주어진 기판(23)에 배치되도록, 처리 회로(40)의 비선형 컴포넌트와 동일한 비선형 컴포넌트들을 포함한다.
특히, 트윈 회로(46)는 처리 회로(40)의 트랜지스터(60)와 동일하며 이와 같은 주어진 기판(23) 상에 배치된 트랜지스터를 포함한다. 유사한 방식으로, 트윈 회로(46)는 처리 회로(40)의 ESD 보호 소자(64)와 동일하며 이와 같은 주어진 기판(23) 상에 배치된 ESD 보호 소자를 포함한다.
따라서, 트윈 회로(46)는 처리 회로(40)의 메인 브랜치(54)와 같은 트윈 브랜치(66)와 전압원(56)과 같은 전압원(68)을 포함한다. 더 나아가, 전압원(68)은 자신의 단부의 하나를 통해 고정 전위에 연결된다.
트윈 브랜치(66)는 처리 회로(40)의 메인 브랜치(54)의 트랜지스터(60)와 같은 반도체 기판(23) 상에 형성된 트랜지스터(72)를 포함한다. 이러한 트랜지스터(72)의 게이트는 전압원(68)에 연결된다.
또한, 트윈 브랜치(66)는 두 기준 전위들 사이에서 트랜지스터(72)와 직렬 연결되는 두 개의 전류원(76)을 포함한다.
더 나아가, 트윈 회로(46)에는 트랜지스터(60)의 소자와 같으며 처리 회로(40)의 ESD 보호 소자(64)와 동일한 반도체 기판(23) 상에 형성된 ESD 보호 소자(78)가 제공된다.
도 2 에서, 트윈 회로(46)의 트랜지스터(72)와 ESD 보호 소자(78)만이 기판(23) 상에 형성되는 것으로 표현된다. 그러나, 트윈 회로(46)의 다른 소자, 예컨대 전류원(76) 및 전압원(68)을 기판(23) 상에 집적시키는 것도 역시 구상될 수 있다.
도 2 에 도시된 바와 같이, 전압 폴로워(50)는 두 개의 전압 입력과 두 개의 전류 출력을 포함한다. 전술된 바와 같이, 도 2 에 도시되는 전압 폴로워(50)는 연산 상호컨덕턴스 증폭기이다.
전압 폴로워(50)는 차동 입력 스테이지 기능을 하게 하는 제 1 스테이지(80)를 포함한다. 제 1 실시예에서 제 1 스테이지(80)는 상호컨덕턴스 스테이지이다. 입력 전압을 수신하고 출력 전류를 공급하기 위한 시스템에 대하여, "상호컨덕턴스"라는 용어는 출력 전류의 변동과 입력 전압의 변동 사이의 비율을 가리키는 것으로 이해된다.
또한, 전압 폴로워(50)는, 한 편으로는 폴로워(50)의 제 1 출력으로부터 트윈 회로(46)의 노드(48)로 전류를 공급하고 다른 한 편으로는 폴로워(50)의 제 2 출력으로부터의 재주입 수단(51)을 구성하도록 하는 제 2 스테이지(82)를 포함한다.
전압 폴로워(50)의 제 1 스테이지(80)는, 하나는 양이고 다른 하나는 음인 두 개의 전압 입력을 포함한다. 제 1 스테이지(80)의 양의 입력은 처리 회로(40)의 노드(42)에 연결되고, 제 1 스테이지(80)의 음의 입력은 트윈 회로(46)의 노드(48)에 연결된다. 따라서, 제 1 스테이지(80)의 음의 입력은, 폴로워(50)의 입력 전압의 출력 값에 기초하여 폴로워(50)의 출력 전압을 서보 제어하는 피드백 루프를 형성한다.
전압 폴로워(50)의 제 1 스테이지(80)는 전압 폴로워(50)의 제 2 스테이지(82)에 연결된 출력을 포함한다.
전압 폴로워(50)의 제 2 컴포넌트(82)는 전압 폴로워(50) 내의 그들의 게이트의 레벨에서 제 1 컴포넌트(80)의 출력에 연결되고 그들의 소스의 레벨에서 서로 연결되는 두 개의 동일한 트랜지스터(87, 88)를 포함한다.
제 1 트랜지스터(87)는 제 2 트랜지스터(88)를 통과하는 전류와 동일한 전류를 처리 회로(40)의 메인 브랜치(54)의 노드, 예를 들어 노드(89)로 재주입하도록 구성된다. 그러므로, 제 1 트랜지스터(87)의 드레인은 메인 브랜치(40)의 노드(89) 또는 임의의 다른 노드에 연결된다.
노드(89)와 같은 재주입 노드의 전위는 고정된다.
제 1 트랜지스터(87)와 동일한 제 2 트랜지스터(88)는 출력 전류를 연산 상호컨덕턴스 증폭기(50)로부터 트윈 회로(46)의 노드(48)로 전달하도록 구성된다. 따라서, 제 2 트랜지스터(88)의 드레인은 트윈 회로의 노드(48)에 연결된다.
그러므로, 두 개의 트랜지스터(87, 88)는, 같은 전류를 한 편으로는 폴로워의 출력에서 제 1 트랜지스터(87)에 대해 브랜치(54)의 노드(89) 또는 임의의 다른 노드로, 그리고 다른 한 편으로는 제 2 트랜지스터(88)에 대해 트윈 회로(46)로 공급하도록 구성된다. 따라서, 전압 폴로워(50)는 이용가능한 두 개의 전류 출력을 가진다.
트랜지스터(60 및 72)를 통과할 때 전류가 소모된다. 트랜지스터(60 및 72)로부터 전류를 흡수하는 전류 흡수 소자가 도 2 에서 파선으로 나타나는 커패시터에 의해 모델링된다. 그러므로, 커패시터(90) 및 커패시터(92)는 트랜지스터(60)의 게이트 및 기판에서 전류를 흡수하는 전류 흡수 소자들을 각각 모델링한다. 이와 유사하게, 커패시터(96) 및 커패시터(98)는 트랜지스터(72)의 게이트 및 기판에서 전류를 흡수하는 전류 흡수 소자들을 각각 모델링한다. 트랜지스터(60, 72)의 게이트에서 흡수되는 전류는 Igate라고 표시되고, 이러한 트랜지스터(60, 72)의 기판에서 흡수되는 전류는 Isub라고 표시된다.
트랜지스터의 ESD 보호 소자(64, 78)를 통과할 때에도 전류가 소모된다. ESD 보호 소자(64, 78) 내에 흡수되는 전류 흡수는 Iesd라고 표시된다.
입력(24)으로부터 저항(36)으로 전류 Imodulated가 전달될 때 트랜지스터(60)의 커패시터(90 및 92) 및 ESD 보호 소자(64) 처리 회로(40)의 및 ESD 보호 소자(64)가 전류 Imodulated의 일부를 흡수한다. 따라서, 흡수되는 총 전류는 트랜지스터(60)의 게이트에 의해 흡수되는 전류 Igate, 트랜지스터(60)의 기판에서 흡수되는 전류 Isub 및 트랜지스터(60)의 ESD 보호 소자(64)에서 흡수되는 전류 Iesd의 합이다.
트윈 회로(46)는 처리 회로(40)와 같으며 이와 동일한 주어진 반도체 기판(23) 상에 형성되며, 두 회로들은 전압 폴로워(50)로 연결되고, 따라서 트랜지스터(72)의 커패시터(96 및 98)와 트윈 회로(46)의 ESD 보호 소자(78)에서 흡수되는 총 전류는 커패시터(90 및 92)와 트랜지스터(60)의 ESD 보호 소자(64)에서 흡수되는 총전류와 같게 된다. 또한, 이러한 흡수된 총전류는 전압 폴로워(50)의 출력에서의 전류와 같다.
따라서, 트랜지스터(60)에 의해 흡수되는 전류와 같은 전류가 노드(89) 또는 처리 회로(40)의 메인 브랜치(54)의 임의의 다른 노드의 레벨에 재주입되고, 따라서 트랜지스터(60)의 커패시터(90 및 92)를 충방전하기 위해 필요한 전류와 ESD 보호 소자(64)에 흡수되는 전류를 보상한다는 것을 이해할 수 있을 것이다.
그러므로, 디지털-아날로그 컨버터의 출력에서의 전류 lmodulated의 직류 성분이 존재하고 저항(36)이 전류 Imodulated의 가변 성분을 전압으로 변환하면, 처리 회로(40)는 이러한 직류 성분을 상쇄한다. 트윈 회로(46), 전압 폴로워(50) 및 재주입 수단(51)은 처리 회로(40)의 비선형 컴포넌트, 특히 트랜지스터(60) 및 ESD 보호 소자(64)에 의해 발생하는 전류 손실을 보상할 수 있다.
따라서, 제 1 실시예에 제공된 회로는, 캐스코드 스테이지가 존재함에 따라 매우 낮은 고조파 왜곡을 유지하면서도, 이러한 캐스코드 스테이지를 사용하는 것에 연관된 단점들을 극복하는 것을 가능하게 한다. 특히, 디지털-아날로그 컨버터(22)에서 나온 전류 Imodulated에 포함된 정보의 품질은, 이러한 전류 Imodulated가 저항(36)에 의해 전압으로 변환된다면 유지된다.
또한, 본 발명의 전류-전압 컨버터는 이산 컴포넌트와 함께 사용될 수도 있고 ASIC과 같은 집적 회로 내에서 사용될 수도 있다. 특히, 집적 회로의 기판 또는 ESD 보호 소자 내에 흡수된 기생 전류의 존재와 연관된 단점들은 본 발명에서 제안된 재주입 수단에 의해 보상된다.
따라서, 왜곡 이득은 15 내지 20 dB의 수준이다.
도 3 은 본 발명의 제 2 실시예를 도시하는데, 전술된 제 1 실시예와 동일한 소자들은 동일한 참조 번호로 표시되고, 따라서 다시 설명되지 않는다. 오직 다른 것들만이 강조되었다.
도 3 에는 입력 스테이지(16)의 일부만이 도시된다.
제 2 실시예에서, 전압 폴로워(50)는 단일 트랜지스터(102), 예를 들어 MOSFET 타입 트랜지스터로 형성된다. 이러한 트랜지스터(102)의 게이트는, 예를 들어 자신의 노드(42)의 레벨에서 처리 회로(40)에 연결되고, 그 소스는, 예를 들어 그 노드(48)의 레벨에서 트윈 회로(46)에 연결된다. 이러한 트랜지스터(102)의 드레인이 재주입 수단(51)에 연결된다.
폴로워(50)의 출력에서의 전류의 재주입 수단(51)은, 특히 폴로워(50)의 출력 전류를 측정하고 처리 회로(40)의 메인 브랜치(54) 내로 재주입할 수 있는 전류 미러 회로(106)로 이루어진다.
이러한 전류 미러 회로(106)는 그 게이트 및 소스를 통해 서로 연결되는 두 개의 트랜지스터(108 및 110)를 포함한다. 또한, 이러한 트랜지스터(108 및 110)의 게이트 도 전압 폴로워(50)의 드레인에 연결되고, 이러한 트랜지스터(108, 110)의 소스는 기준 전위에 연결된다.
트랜지스터(108)의 드레인과 게이트는 전압 폴로워(50)에 연결되고, 이에 의해 트윈 회로(46)에 연결된다. 따라서 이러한 트랜지스터(108)는 전압 폴로워(50)로부터 나오는 전류를 트윈 회로(46)로 전달하는 역할을 한다.
트랜지스터의 드레인(110)은, 예를 들어 노드(89)의 레벨에서 처리 회로(40)의 메인 브랜치(54)에 연결된다. 이러한 트랜지스터(110)는, 처리 회로(40)의 다양한 비선형 컴포넌트에 의해 흡수된 전류가 처리 회로(40)로 재주입되도록 하는 역할을 한다.
전류 미러 회로를 형성하는 트랜지스터(108 및 110)는, 예를 들어 MOSFET 트랜지스터이다.
제 2 실시예에서, 트랜지스터(60)에 의해 흡수되는 전류와 같은 값을 가지는 전류가 처리 회로(40)의 메인 브랜치(54)로 재주입되어, 처리 회로(40)의 비선형 컴포넌트에 의해 흡수된 전류를 보상한다.
따라서, 전류 미러 회로(106)를 이용하면 연산 증폭기 회로를 사용하지 않고도 트랜지스터(60)에 의해 흡수된 전류가 재주입될 수 있게 된다.
도 4 는 본 발명의 제 3 실시예를 도시하는데, 전술된 제 2 실시예와 동일한 소자들은 동일한 참조 번호로 표시되고, 따라서 다시 설명되지 않는다. 오직 다른 것들만이 강조되었다.
제 3 실시예에서, 처리 회로(40)는 두 개의 트랜지스터(60)와 두 개의 전압원(56)을 포함한다.
각각의 트랜지스터(60)는 자신의 게이트에 의해 전압원(56) 중 하나로 연결되고, 자신의 소스에 의해 전류원(62) 중 하나에 연결된다. 또한, 두 개의 트랜지스터(60)가 서로 그리고 그 드레인의 레벨에서 출력(26)에 연결된다. 이러한 두 개의 트랜지스터(60)는 각각 캐스코드 스테이지 또는 공통 게이트 스테이지를 형성한다.
이와 유사하게, 트윈 회로(46)는 처리 회로(40), 두 개의 트랜지스터(72) 및 두 개의 전압원(68)을 포함한다. 트랜지스터(72)는 처리 회로(40)의 트랜지스터(60)와 같이 동일한 주어진 반도체 기판(23)(도 4 에 미도시) 상에 배치된다.
각각의 트랜지스터(72)는 자신의 게이트에 의해 전압원(68) 중 하나로 연결되고, 자신의 소스에 의해 전류원(76) 중 하나에 연결된다. 또한, 두 개의 트랜지스터(72)가 드레인의 레벨에서 서로 연결된다. 이러한 두 개의 트랜지스터(72)는 캐스코드 스테이지 또는 공통 게이트 스테이지를 각각 형성한다.
제 3 실시예에서, 전압 폴로워(50)는 두 개의 트랜지스터(112 및 114)와 전류원(116)을 포함한다.
제 1 트랜지스터(112)의 게이트는, 예를 들어 노드(42)의 레벨에서 처리 회로(40)에 연결되고, 그 소스는 전류원(116)과 제 2 트랜지스터(114)의 게이트에 연결된다. 제 1 트랜지스터(112)의 드레인은 기준 전위에 연결된다.
전압 폴로워(50)의 제 2 트랜지스터(114)는 자신의 소스의 레벨에서, 예를 들어 노드(48)의 레벨에서 트윈 회로(46)에 연결되고, 그 드레인의 레벨에서 전류 미러 회로(106)에 연결된다.
제 2 트랜지스터(114)는 제 1 트랜지스터(112)에 대하여 반대 극성이다.
전압 폴로워의 트랜지스터(112 및 114)는, 예를 들어 MOSFET 트랜지스터이다.
전압 폴로워(50)의 전류원(116)은 자신의 단부의 하나에서 기준 전위에 연결되고, 다른 단부는 전압 폴로워(50)의 제 1 트랜지스터(112)에 연결된다.
따라서, 제 3 실시예에서, 캐스코드 스테이지는 고조파의 왜곡이 없어지도록 하는 방식으로 복제된다. 디지털-아날로그 컨버터(20)에 연결된 트랜지스터(60)에 의해 형성되는 도 4 의 캐스코드 스테이지는, 노드(42)의 전위에 변동이 발생하는 경우에도 노드(24)의 전위의 모든 변동으로부터 전류원(62 및 20)을 격리시키는 것과, 따라서 전류원(62, 20)의 최적의 동작을 보장하는 것을 가능하게 한다. 이것은 "상단"에 있는, 디지털-아날로그 컨버터(20)에 직접 연결되지 않는 트랜지스터(60)로 구성되는 캐스코드 스테이지에 대해서도 유사하고, 따라서 노드(42)의 전위에 변동이 있다고 해도 노드(89)의 전위의 변동으로부터 전류원(62)을 격리시키는 것이 가능해진다.
또한, 전압 폴로워(50)를 형성하도록 두 개의 트랜지스터(112, 114)를 조합하면, 단일 트랜지스터가 있는 마운팅 장치와 비교할 때 폴로워(50)의 품질을 증가시킬 수 있다.
사실상, 단일 트랜지스터를 포함하는 제 2 실시예의 폴로워(50)는, 자신의 게이트의 레벨에서의 전압과 비교할 때 자신의 소스의 레벨에서의 전압에 강하를 일으키는 한 이상적이지 않다. 전압 폴로워(50)에 대해 반대 극성을 가지는 제 2 트랜지스터(114)를 추가하면, 그 게이트의 레벨에서의 전압과 비교할 때 이러한 제 2 트랜지스터의 소스의 레벨에서의 전압이 제 1 트랜지스터의 전압이 강하하는 값과 같은 값만큼 상승하도록 하는 것이 가능하다. 따라서, 두 개의 트랜지스터의 전압은 전압 폴로워(50)의 출력 전압이 그 입력 전압과 같게 하는 방식으로 보상된다는 것이 이해된다.
그러므로, 본 발명에 따른 입력 스테이지(16)는, 특히 전술된 3 개의 실시예에서, 전류-전압 컨버터의 기판에서의 전류 손실이 제어되게 한다.
도시되지 않은 본 발명의 제 4 실시예에 따르면, 전압 폴로워(50)는 트윈 회로(46)에 연결된 단일 출력을 포함한다. 전압 폴로워(50)는 단위 전압 이득을 가지는 증폭기이다.
전압 폴로워(50)의 파워 서플라이는 전류 미러 회로에 연결된다. 이러한 전류 미러 회로는 폴로워(50)의 파워 서플라이 전류를 측정할 수 있고, 이것을 처리 회로(40)로 재주입할 수 있다.
따라서, 제 4 실시예에서, 전압 폴로워 기능이 단위 전압 이득을 가지는 증폭기에 의해서 제공된다. 처리 회로(40) 내의 폴로워(50)의 출력에서 전류를 측정하고 재주입하는 기능은, 폴로워(50)의 파워 서플라이 회로 상에 배치된 전류 미러 회로에 의해 보장된다. 사실상, 폴로워(50)에 의해 소모되는 전류는 폴로워(50)의 출력에 공급되는 전류와 같다.

Claims (13)

  1. 입력 전류(Imodulated)가 가변 성분을 가지는 전류-전압 컨버터(22)로서,
    변환될 전류를 위한 입력(24);
    변환된 전압을 위한 출력(26);
    상기 출력(26)과 기준 전위에 연결된 전류-전압 변환 저항(36); 및
    처리 회로(40)로서:
    전압원(56); 및
    게이트가 상기 전압원(56)에 연결된 적어도 하나의 트랜지스터(60) 및 상기 트랜지스터(60)와 직렬 연결되는 적어도 하나의 전류원(62)을 포함하고, 상기 입력(24)이 상기 트랜지스터(60)를 통해 상기 출력(26)에 연결되는 메인 브랜치(54)를 포함하는, 처리 회로(40)를 포함하고,
    상기 전류-전압 컨버터는,
    트윈 회로(46)로서:
    상기 처리 회로(40)의 전압원(56)과 동일한 전압원(68); 및
    상기 처리 회로(40)의 메인 브랜치(54)와 동일한 트윈 브랜치(66)를 포함하는, 트윈 회로(46);
    상기 입력에서 상기 처리 회로(40)의 메인 브랜치(54)에 연결되고, 상기 출력에서 상기 트윈 회로(46)의 트윈 브랜치(66)에 연결되는 전압 폴로워(50); 및
    상기 폴로워(50)의 출력에서 전류를 상기 처리 회로(40)의 메인 브랜치(54) 내로 재주입하기 위한 전류 재주입 수단(51, 106)을 더 포함하며,
    상기 전압 폴로워(50)는, 전류를 상기 트윈 회로(46)로 전달하기 위한 제 1 출력 및 상기 제 1 출력으로부터 나오는 전류와 동일한 전류를 상기 처리 회로(40)의 메인 브랜치(54) 내로 재주입하기 위한 제 2 출력을 포함하고,
    상기 컨버터(22)는 기판(23) 상에 형성되는, 전류-전압 컨버터(22).
  2. 제 1 항에 있어서,
    상기 재주입 수단(51, 106)은 상기 전압 폴로워(50)의 출력에서 상기 전류를 측정하기 위한 측정 수단을 포함하고,
    상기 전류 측정 수단은 전류 미러 회로(106)를 포함하는, 전류-전압 컨버터(22).
  3. 제 2 항에 있어서,
    상기 전류 미러 회로(106)는, 상기 트윈 회로(46)로 전류를 전달하는 제 1 트랜지스터(108) 및 상기 처리 회로(40)의 메인 브랜치(54) 내로 전류를 재주입하는 제 2 트랜지스터(110)를 포함하는, 전류-전압 컨버터(22).
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    전류를 상기 폴로워(50)의 출력에 재주입하기 위한 상기 전류 재주입 수단(51, 106)의 출력은, 전위가 고정되는 상기 처리 회로(40)의 메인 브랜치(54)의 노드(89)에 연결되는, 전류-전압 컨버터(22).
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 처리 회로(40)의 트랜지스터(60)는 ESD 보호 소자(64)를 포함하고,
    상기 트윈 회로(46)는 상기 트랜지스터(60)의 ESD 보호 소자(64)와 같은 ESD 보호 소자(78)를 포함하는, 전류-전압 컨버터(22).
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전압 폴로워(50)는 연산 상호컨덕턴스 증폭기(80)를 포함하는, 전류-전압 컨버터(22).
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전압 폴로워(50)는 단일 트랜지스터(80)를 포함하는, 전류-전압 컨버터(22).
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전압 폴로워(50)는, 제 1 트랜지스터(112) 및 상기 제 1 트랜지스터(112)의 극성과 반대인 극성을 가지는 제 2 트랜지스터(114)에 의해 형성되고,
    상기 제 2 트랜지스터(114)는 상기 제 1 트랜지스터(112)의 소스와 게이트 사이의 전압 강하를 보상할 수 있는, 전류-전압 컨버터(22).
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    각각의 트랜지스터(60, 72)는 상기 트랜지스터(60, 72)가 연결되는 전류원(62, 76)의 단자 양단에 고정 전압을 인가하면서 캐스코드(cascode) 스테이지를 형성하는, 전류-전압 컨버터(22).
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 컨버터는 집적 회로 상에 형성되는, 전류-전압 컨버터(22).
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 처리 회로(40)와 상기 트윈 회로(46)의 트랜지스터(60, 72)는 동일한 반도체 기판(23) 상에 형성되는, 전류-전압 컨버터(22).
  12. 전류 출력에 있는 디지털-아날로그 컨버터(20) 및 제 1 항 내지 제 11 항 중 어느 한 항에 따른 전류-전압 컨버터(22)를 포함하는, 증폭기(10)의 입력 스테이지(16).
  13. 제 12 항에 따른 입력 스테이지(16) 및 상기 입력 스테이지(16)에 직렬 연결된 증폭 스테이지(18)를 포함하는 증폭기(10).
KR1020177005047A 2014-07-23 2015-07-23 전류-전압 컨버터, 증폭기 입력 스테이지, 및 그 증폭기 KR20170039217A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1457115 2014-07-23
FR1457115A FR3024306B1 (fr) 2014-07-23 2014-07-23 Convertisseur courant-tension, etage d'entree d'un amplificateur et amplificateur correspondant
PCT/EP2015/066943 WO2016012569A1 (fr) 2014-07-23 2015-07-23 Convertisseur courant-tension, étage d'entrée d'un amplificateur et amplificateur correspondant

Publications (1)

Publication Number Publication Date
KR20170039217A true KR20170039217A (ko) 2017-04-10

Family

ID=52102757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177005047A KR20170039217A (ko) 2014-07-23 2015-07-23 전류-전압 컨버터, 증폭기 입력 스테이지, 및 그 증폭기

Country Status (7)

Country Link
US (1) US10116271B2 (ko)
EP (1) EP3172837B1 (ko)
KR (1) KR20170039217A (ko)
CN (1) CN106575949A (ko)
CA (1) CA2957648A1 (ko)
FR (1) FR3024306B1 (ko)
WO (1) WO2016012569A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106452447B (zh) * 2016-11-24 2023-08-18 上海灿瑞科技股份有限公司 一种电流d-a转换平滑输出电路
US20230113379A1 (en) * 2020-03-18 2023-04-13 Nippon Telegraph And Telephone Corporation Voltage Current Conversion Device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10125023A1 (de) * 2001-05-22 2002-12-12 Infineon Technologies Ag Transmitter zur Übertragung digitaler Daten über eine Übertragungsleitung
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops
US7132865B1 (en) * 2004-03-03 2006-11-07 Atheros Communications, Inc. Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop
US7642814B2 (en) * 2006-12-06 2010-01-05 Texas Instruments Incorporated Leakage compensation circuit using limiting current inverter
BR112012022176B8 (pt) 2010-03-03 2021-01-05 Devialet conversor corrente-tensão com refletor de corrente, estágio de entrada de um amplificador de alta fidelidade com alta linearidade e baixa taxa de distorção e amplificador de alta fidelidade com alta linearidade e baixa taxa de distorção.

Also Published As

Publication number Publication date
US10116271B2 (en) 2018-10-30
EP3172837B1 (fr) 2020-05-13
CN106575949A (zh) 2017-04-19
FR3024306B1 (fr) 2018-03-30
EP3172837A1 (fr) 2017-05-31
WO2016012569A1 (fr) 2016-01-28
FR3024306A1 (fr) 2016-01-29
CA2957648A1 (fr) 2016-01-28
US20170272040A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
US7332957B2 (en) Constant current circuit
EP3193445B1 (en) Dual port transimpedance amplifier with separate feedback
CN107852137B (zh) 用于自适应放大器偏置的放大器电路和方法
US9509205B2 (en) Power converter with negative current capability and low quiescent current consumption
KR20120064617A (ko) 볼티지 레귤레이터
US20080150650A1 (en) Integrated analog video system
US7728669B2 (en) Output stage circuit and operational amplifier thereof
KR20170039217A (ko) 전류-전압 컨버터, 증폭기 입력 스테이지, 및 그 증폭기
EP3089362B1 (en) Output circuit and voltage generating device
US20170093349A1 (en) Differential amplifiers with improved slew performance
WO2015178271A1 (ja) 擬似抵抗回路及び電荷検出回路
KR101805557B1 (ko) 전류 리플렉터를 구비한 전류-전압 변환기, 증폭기의 입력단 및 대응하는 증폭기
US6731165B1 (en) Electronic amplifier
Falconi et al. Current-mode high-accuracy high-precision CMOS amplifiers
US20130257484A1 (en) Voltage-to-current converter
US8633765B2 (en) Input common mode circuit for a fully differential amplifier
KR20110059885A (ko) 전압 클램프
JP6246482B2 (ja) バイアス回路、増幅器
JP2017519437A (ja) バイアス制御を備えたａｂ級増幅器
KR20100124381A (ko) 직접 게이트 구동 기준 전류원 회로
WO2022264716A1 (ja) 高電圧増幅器
US20240313720A1 (en) Amplifier circuit and system
JP2010273284A (ja) 高周波増幅器
Wu et al. A Chopper Instrumentation Amplifier with Gain Error Reduction Loop
KR20170034427A (ko) 증폭기의 입력 스테이지 및 그 증폭기