CN106575949A - 电流至电压转换器、放大器输入级和对应的放大器 - Google Patents
电流至电压转换器、放大器输入级和对应的放大器 Download PDFInfo
- Publication number
- CN106575949A CN106575949A CN201580045058.0A CN201580045058A CN106575949A CN 106575949 A CN106575949 A CN 106575949A CN 201580045058 A CN201580045058 A CN 201580045058A CN 106575949 A CN106575949 A CN 106575949A
- Authority
- CN
- China
- Prior art keywords
- transistor
- electric current
- circuit
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 23
- 230000005611 electricity Effects 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000005259 measurement Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000006096 absorbing agent Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
电流至电压转换器(22)包括：用于要转换的电流的输入端(24)；用于经转换的电压的输出端(26)；布置在输出端(26)与基准电势之间的电流至电压转换电阻(36)；处理电路(40)，包括晶体管(60)，输入端(24)经由晶体管(60)与输出端(26)连接；孪生电路(46)，包括与处理电路(40)的部件相同并且布置方式类似的部件；电压跟随器(50)，其在输入端与处理电路(40)连接并且在输出端与孪生电路(46)连接；以及用于将跟随器(50)的输出端处的电流重新注入处理电路(40)的装置(51)。
Description
技术领域
本发明涉及电流至电压转换器，输入电流具有可变分量，转换器包括：
-用于要转换的电流的输入端；
-用于经转换的电压的输出端；
-与该输出端和基准电势连接的电流至电压转换电阻；以及
-处理电路，包括：
+电压源；
+主支路，包括：至少一个晶体管，其栅极与该电压源连接；以及与上述晶体管串联连接的至少一个电流源，该输入端经由上述晶体管与该输出端连接。
这样的电流至电压转换器恰好在线性度高的高保真放大器中有着特定的应用。
背景技术
在这样的放大器中，通常在输入端使用数模转换器，例如来自德州仪器(TexasInstruments)公司的部件PCM 1792。该数模转换器具有电流输出端以使得能够对模拟信号进行强度调制。
鉴于布置在下游的放大级在输入端使用经调制的电压，所以在数模转换器与实际的放大器级自身之间必需要有电流至电压转换器。
由于具有电流输出端的数模转换器能够达到非常低的谐波失真水平，所以具有电流输出端的数模转换器特别受到青睐。困难在于通过自身不影响数模转换器的性能的电流至电压转换级来利用这些数字模拟转换器的品质。
包含在这样的数模转换器中的电流源被连接至与虚拟地连接的一个或更多个输出端，或者甚至被连接在大地与和虚拟地连接的一个或更多个输出端之间。传统上，这些连接借助于运算放大器安装布置来实现。
虚拟地是固定电势。
以此方式，无论对输出信号的调制如何，数模转换器的所有晶体管均以恒定的电流和电压来工作，因此也是以最佳的方式工作。
为了保持这种不失真，在此运算放大器安装布置的不同实施方案中，布置在下游的电流至电压转换器还可以包括特定的级，被称作基于MOSFET(来自英文词语Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)的“共栅极”级，或称作基于双极晶体管的“共基极”级。这些基于共基极或共栅极的级以开环方式工作。
在文献WO2011/107671中描述了包括基于共基极的晶体管或基于共栅极的晶体管的此类型的布置(通常称为“共源共栅(cascode)”)。
然而，这样的基于共基极或共栅极的级的晶体管引起会叠加在源自数模转换器的电流上的误差电流，其是导致起始数字信号恶化的根本原因。
特别地，上述误差电流由被吸入基于共基极或共栅极的级的晶体管的栅极中的电流引起。
为了克服此问题，文献WO2011/107671描述了具有电流重注入装置的电流至电压转换器，该电流重注入装置用于对在基于共基极或基于共栅极的级的晶体管的栅极中被吸收电流进行重新注入。
然而，当以集成电路的形式并且不借助于分立部件来制造这样的电流至电压转换器时，这样的电流至电压转换器不能对在基底(在该基底上形成上述电流至电压转换器)中被吸收的电流进行补偿。
实际上，由于基准电势没有被限定在此基底处的事实，所以特别难测量在基底中被吸收的电流。
此外，当以集成电路的形式来制造电流至电压转换器时，电流至电压转换器包括ESD(静电放电，Electrostatic Discharge的缩写形式)保护元件，这些ESD保护元件能够保护集成电路的部件不受到可能的静电放电的影响。
然而，这些ESD保护元件还负责对会叠加在先前损耗上的源自数模转换器的电流进行吸收。
发明内容
本发明的目的在于提供一种解决方案以控制电流至电压转换器的基底中的电流损耗。
为此，本发明的目的涉及上述类型的电流至电压转换器，包括：
-孪生电路，其包括与上述处理电路的部件相同并且布置方式类似的部件，所述孪生电路包括：
+电压源；
+孪生支路；
-电压跟随器，其在输入端与处理电路的主支路连接，并且在输出端与孪生电路的孪生支路连接；以及
-电流重注入装置，其用于将该跟随器的输出端的电流重新注入处理电路的主支路中。
根据一些具体的实施方式，电流至电压转换器包括以下特性特征中的一个或更多个：
-重注入装置包括用于对该电压跟随器的输出端处的电流进行测量的测量装置，所述电流测量装置包括电流镜像电路；
-电流镜像电路包括：第一晶体管，其用于确保将电流输送至孪生电路；以及第二晶体管，其用于确保将电流重新注入处理电路的主支路；
-用于将该跟随器的输出端处的电流重新注入的电流重注入装置的输出端被连接至处理电路的主支路的电势被固定的节点；
-处理电路的晶体管包括ESD保护元件，孪生电路包括与晶体管的ESD保护元件等同的ESD保护元件；
-电压跟随器包括运算跨导放大器；
-电压跟随器包括：第一输出端，其用于将电流输送至孪生电路；以及第二输出端，其用于将等于源自第一输出端的电流的电流重新注入处理电路的主支路；
-电压跟随器包括单个晶体管；
-电压跟随器由第一晶体管和第二晶体管形成，第二晶体管的极性与第一晶体管的极性相反，第二晶体管能够对第一晶体管的源极与栅极之间的电压降进行补偿；
-每个晶体管形成共源共栅级，在晶体管所连接的电流源的端子之间施加固定电压；
-电流至电压转换器被制造在集成电路上；
-处理电路的晶体管和孪生电路的晶体管被制造在同一半导体基底上。
本发明的目的还涉及具有高线性度和低失真度的高保真放大器的输入级，该输入级包括位于电流输出端的数模转换器以及上述类型的电流至电压转换器。
本发明的目的还涉及具有高线性度和低失真度的高保真放大器，该高保真放大器包括上述类型的输入级以及与该输入级串联连接的放大器级。
附图说明
当阅读下面纯粹地仅以示例的方式给出的描述并且参考附图时，会更好地理解本发明，在附图中：
图1是根据本发明的高保真放大器的示意图；
图2是根据第一实施方式的图1所示的放大器的一个输入级的电路图；
图3是根据第二实施方式的图1所示的放大器的一个输入级的电路图；以及
图4是根据第三实施方式的图1所示的放大器的一个输入级的电路图。
具体实施方式
图1示意性地示出的放大器10是高保真放大器，其能够经由输入端12接收数字信号并且能够在输出端14处生成经放大的模拟信号。
正如本来就知道的，放大器10包括输入级16以及放大级18，输入级16确保将数字输入信号转换成经电压调制的模拟输出信号，放大级18用于确保为布置在下游的负载即一个或更多个扬声器提供足够的电力。优选地，这涉及A类放大器级。
输入级16包括数模转换器20，数模转换器20的输入端被连接至放大器的输入端12以接收数字信号I数字。该数模转换器能够在输出端提供经电流调制的模拟信号I调制。该数模转换器例如是来自德州仪器公司的PCM 1792。
电流I调制包括可变分量并且可以包括固定分量。
根据本发明，数模转换器20的输出端被连接至电流至电压转换器22。
电流至电压转换器22能够从由数模转换器20生成的经调制的电流I调制来提供具有一定电压增益的经调制的电压V调制。
如本来就知道的，电流至电压转换器22的输出端被连接至放大级18的输入端。
图2示出了与电流至电压转换器22的第一实施方式对应的输入级16的一部分。
在此图2中，用电流源示意性地示出了数模转换器20。
例如在包括半导体基底23的集成电路(这样的类型如ASIC，ASIC是专用集成电路，Application-Specific Integrated Circuit的首字母缩写词)上制造电流至电压转换器22。基底23是例如硅基半导体基底。
电流至电压转换器22具有与数模转换器20的输出端连接的输入端24以及能够直接与放大器级18连接的电压输出端26。
电流至电压转换器22包括转换电阻36，转换电阻36的一个端子被连接至输出端26，转换电阻36的另一个端子被连接至基准电势。
电阻36能够将数模转换器20的输出端处的电流I调制转换成电压V调制。
此外，电流至电压转换器22还包括：能够将电流I调制从输入端24输送至电阻36的处理电路40。这样的处理电路40包括节点42，节点42的电势与输出端26的电势相等。
电流至电压转换器22还包括孪生电路46，孪生电路46包括节点48，连接在节点48上的非线性部件与连接在处理电路40的节点42上的处理电路40的非线性部件完全相同。
非线性部件是例如电偶极子的部件，该部件具有电压并且有电流流经该部件使得此部件的电压和电流不是通过具有恒定系数的线性差分方程来联系。
此外，电流至电压转换器22还包括电压跟随器50，电压跟随器50在处理电路40的节点42处施加与孪生电路46的节点48的电势相同的电势。节点42实际上被连接至跟随器50的输入端，节点48被连接至跟随器50的输出端。因此，处理电路40和孪生电路46借助于跟随器50而彼此连接。
在半导体基底23上制造电压跟随器50。
在此第一实施方式中，电压跟随器50包括运算跨导放大器。这样的运算跨导放大器能够提供与在输入端施加的电压成比例的输出电流。
电流至电压转换器22还包括重注入装置51，重注入装置51能够将电压跟随器50的输出端处的电流重新注入处理电路40。
当输入电流包括直流分量时，处理电路40能够消除源自数模转换器20的电流I调制中的直流分量。
处理电路40包括主支路54和电压源56，电压源56通过电压源56的一端而连接至固定电势。
主支路54包括在电流至电压转换器22的半导体基底23上制造的晶体管60。此晶体管60的栅极被连接至电压源56。
输入端24通过处理电路40的晶体管60的源极和漏极而连接至输出端26。
晶体管60例如是MOSFET。
此外，主支路54还包括与晶体管60和基准电势串联连接的至少一个电流源62。
在图2所示的第一实施方式中，主支路54包括两个电流源62，其中一个电流源被连接至处理电路40的晶体管60的漏极，而另一个电流源被连接至此晶体管60的源极。
晶体管60形成输入级16的第一共源共栅级或基于共基极或共栅极的级。
无论输出端26处的电压如何，这样的共源共栅级在输入端24处施加恒定的电势。
此外，这样的共源共栅级提供了以下能力：当输出端26的电压变化时，确保电流源62在电流源的端子处不呈现电压变化，即使当此电压变化几十伏时，依然如此。
处理电路40还包括其他共源共栅级以及因此包括其他晶体管60(未在图2中示出)以及与其相关联的电压源和电流源。
处理电路40还设置有ESD保护元件64，ESD保护元件64被布置在基底23与输出端26之间。ESD保护元件64例如由连接至基准电势的二极管形成。
在图2中，仅示出处理电路40的晶体管60和ESD保护元件64被制造在基底23上。然而，完全可以设想将处理电路40的其他元件(例如，电流源62和电压源56)集成在基底23上。
孪生电路46包括与处理电路40的非线性部件相同的非线性部件，使得孪生电路46的非线性部件和处理电路40的非线性部件被布置在同一给定基底23上。
特别地，孪生电路46包括与处理电路40的晶体管60相同的并且被布置在同一给定基底23上的晶体管。按照类似的方式，孪生电路46包括与处理电路40的ESD保护元件64相同并且被布置在同一给定基底23上的ESD保护元件。
孪生电路46因此包括：与处理电路40的主支路54相同的孪生支路66以及与电压源56相同的电压源68。此外，电压源68通过电压源68的一端连接至固定电势。
孪生支路66包括晶体管72，晶体管72与处理电路40的主支路54的晶体管60被制造在同一半导体基底23上。此晶体管72的栅极被连接至电压源68。
此外，孪生支路66还包括与晶体管72串联连接在两个基准电势之间的两个电流源76。
此外，孪生支路46还设置有ESD保护元件78，ESD保护元件78与晶体管60的ESD保护元件相同并且与处理电路40的ESD保护元件64制造在同一半导体基底23上。
在图2中，仅将孪生电路46的晶体管72和ESD保护元件78示出为被制造在基底23上。然而，完全可以设想将孪生电路46的其他元件(例如，电流源76和电压源68)集成在基底23上。
如图2所示，电压跟随器50包括两个电压输入端和两个电流输出端。如先前在上面指出的，图2所示的电压跟随器50是运算跨导放大器。
电压跟随器50包括用于确保差分输入级功能的第一级80。在此第一实施方式中，第一级80是跨导级。关于用于接收输入电压并且提供输出电流的系统，词语“跨导”应当被理解成指的是输出电流的变化与输入电压的变化之间的比率。
此外，电压跟随器50还包括第二级82，一方面，第二级82确保将来自跟随器50的第一输出端的电流输送至孪生电路46的节点48；另一方面，第二级82从跟随器50的第二输出端起构成重注入装置51。
电压跟随器50的第一级80包括两个电压输入端，一个为正，一个为负。第一级80的正输入端被连接至处理电路40的节点42，并且第一级80的负输入端被连接至孪生电路46的节点48。第一级80的负输入端因此形成反馈环，该反馈环用于根据跟随器50的输入电压值对跟随器50的输出电压进行伺服控制。
电压跟随器50的第一级80包括与电压跟随器50的第二级82连接的输出端。
电压跟随器50的第二部件82包括两个相同的晶体管87、88，这个两个相同的晶体管87、88在它们的栅极处在电压跟随器50中连接至第一部件80的输出端，并且在它们的源极处彼此连接。
第一晶体管87被配置成使得：朝向处理电路40的主支路54的节点(例如，节点89)重新注入与流经第二晶体管88的电流相同的电流。第一晶体管87的漏极因此被连接至节点89或主支路40的任一其他节点。
例如节点89的重注入节点的电势被固定。
与第一晶体管87相同的第二晶体管88被配置成使得：将来自运算跨导放大器50的输出电流输送至孪生电路46的节点48。第二晶体管88的漏极因此被连接至孪生电路的节点48。
这两个晶体管87、88因此被配置成：一方面，第一晶体管87在跟随器的输出端将电流提供给节点89或支路54的任何其他节点；另一方面，第二晶体管88将相同的电流提供给孪生电路46。因此，电压跟随器50具有可用的两个电流输出端。
晶体管60和72负责使通过晶体管60和72的电流耗散。对来自晶体管60和72的电流进行吸收的电流吸收元件通过(在图2中用虚线示出而可见的)电容器来建模。因此，电容器90和电容器92分别对吸收晶体管60的栅极和基底上的电流的电流吸收元件进行建模。类似地，电容器96和电容器98分别对吸收晶体管72的栅极和基底上的电流的电流吸收元件进行建模。晶体管60、72的栅极中被吸收的电流用I栅极来表示，这些晶体管60、72的基底中被吸收的电流用I基底来表示。
上述晶体管的ESD保护元件64、78还负责使通过上述晶体管的电流消散。ESD保护元件64、78中被吸收的电流用Iesd来表示。
应当理解，在电流I调制从输入端24输送至电阻36期间，晶体管60的电容器90和92以及处理电路40的ESD保护元件64吸收电流I调制的一部分。因此，被吸收的总电流是以下电流之和：由晶体管60的栅极吸收的电流I栅极、由晶体管60的基底吸收的电流I基底以及由晶体管60的ESD保护元件64吸收的电流Iesd。
孪生电路46与处理电路40相同并且被制造在同一给定的半导体基底23上，并且这两个电路通过电压跟随器50连接，必然地，孪生电路46的ESD保护元件78中以及晶体管72的电容器96和98中被吸收的总电流等于晶体管60的电容器90和92以及ESD保护元件64中被吸收的总电流。此外，此被吸收的总电流等于电压跟随器50的输出端处的电流。
因此可以设想，等于由晶体管60吸收的电流的电流在处理电路40的主支路54的节点89或其他任意节点处被重新注入，从而对晶体管60的电容器90和92的充放电所需的电流以及ESD保护元件64中被吸收的电流进行补偿。
因此，当在数模转换器的输出端处的电流I调制中出现直流分量时，处理电路40将这样的直流分量消除，并且电阻36将电流I调制的可变分量转换成电压。孪生电路46、电压跟随器50和重注入装置51能够对由处理电路40的非线性部件(特别是晶体管60和ESD保护元件64)引起的电流损耗进行补偿。
因此，在第一实施方式中提出的电路使得可以将因共源共栅级的存在而引起的谐波失真保持得非常低，同时还可以克服与使用这样的共源共栅级相关联的缺点。特别地，当通过电阻36将此源自数模转换器22的电流I调制转换成电压时，此电流I调制中所包含的信息量被保存。
此外，可以按照分立部件以及按照集成电路(例如，ASIC)两者来使用本发明的电流至电压转换器。特别地，本发明提出的重注入装置对与集成电路的基底中被吸收的以及ESD保护元件中被吸收的寄生电流的存在相关联的缺点进行补偿。
因此，失真增益大约为15dB至20dB。
图3示出了本发明的第二实施方式，其中，与先前描述的第一实施方式相同的元件用相同的附图标记来标识，因此不再对其进行描述。而仅强调不同之处。
在此图3中，仅示出了输入级16的一部分。
在此第二实施方式中，电压跟随器50由例如MOSFET型晶体管的单个晶体管102形成。此晶体管102的栅极(例如，在处理电路40的节点42处)被连接至处理电路40。并且晶体管102的源极(例如，在处理电路40的节点48处)被连接至孪生电路46。此晶体管102的漏极被连接至重注入装置51。
跟随器50的输出端处的电流的重注入装置51由电流镜像电路106形成，特别地，电流镜像电路106能够对跟随器50的输出电流进行测量并且将该输出电流重新注入处理电路40的主支路54。
这样的电流镜像电路106包括两个晶体管108和110，这两个晶体管通过其栅极和源极彼此连接。此外，这些晶体管108和110的栅极还被连接至电压跟随器50的漏极以及这些晶体管108、110的源极被连接至基准电势。
晶体管108的漏极和栅极被连接至电压跟随器50并且因此被连接至孪生电路46。这样的晶体管108因此用于确保将源自电压跟随器50的电流输送至孪生电路46。
晶体管的漏极110(例如，在节点89处)被连接至处理电路40的主支路54。这样的晶体管110因此用于确保将由处理电路40的各个非线性部件吸收的电流重新注入处理电路40。
形成电流镜像电路的晶体管108和110例如是MOSFET晶体管。
可以构思出，在此第二实施方式中，与由晶体管60吸收的电流具有相同值的电流被重新注入回处理电路40的主支路54，从而对由处理电路40的非线性部件吸收的电流进行补偿。
电流镜像电路106因此使得可以：在不使用运算放大器电路的情况下，获得对由晶体管60吸收的电流的重新注入。
图4示出了本发明的第三实施方式，其中，与先前描述的第二实施方式相同的元件用相同的附图标记来标识，因此不再对其进行描述。而仅强调不同之处。
在此第三实施方式中，处理电路40包括两个晶体管60和两个电压源56。
每个晶体管60通过其栅极连接至电压源56之一，并且通过其源极连接至电流源62之一。此外，这两个晶体管60在其漏极处被彼此连接并且被连接至输出端26。这两个晶体管60各自形成共源共栅级或共栅极级。
类似于处理电路40，孪生电路46包括两个晶体管72和两个电压源68。晶体管72与处理电路40的晶体管60被布置在同一给定的半导体基底23上(未在图4中示出)。
每个晶体管72通过其栅极连接至电压源68之一，并且通过其源极连接至电流源76之一。此外，这两个晶体管72在其漏极处被彼此连接。这两个晶体管72各自形成共源共栅级或共栅极级。
在此第三实施方式中，电压跟随器50包括两个晶体管112和114以及电流源116。
此晶体管112的栅极(例如，在节点42处)被连接至处理电路40，并且晶体管112的源极被连接至电流源116以及连接至第二晶体管114的栅极。第一晶体管112的漏极被连接至基准电势。
电压跟随器50的第二晶体管114在其源极处(例如，在节点48处)被连接至孪生电路46，并且在其漏极处被连接至电流镜像电路106。
第二晶体管114的极性与第一晶体管112的极性相反。
电压跟随器的晶体管112和114例如是MOSFET晶体管。
电压跟随器50的电流源116在其一端连接至基准电势，其另一端被连接至电压跟随器50的第一晶体管112。
因此，在此第三实施方式中，共源共栅级被重复以确保不存在谐波失真。图4的“底部”处的由连接至数模转换器20的晶体管60形成的共源共栅级使得可以将电流源62和20与节点24上的所有电势变化隔离开(即使当节点42上电势有变化时仍如此)并且因此确保电流源62、20的最佳操作。对于处于“顶部”处由不直接与数模转换器20连接的晶体管60形成的共源共栅级，情况类似，因此使得可以将电流源62与节点89上的电势变化隔离开(即使当节点42上的电势有变化时仍如此)。
此外，与单个晶体管的安装配置相比，为形成电压跟随器50而对两个晶体管112、114进行的组合提供了增加跟随器50的品质的能力。
实际上，第二实施方式的包括单个晶体管的跟随器50不是很理想，这是因为与该晶体管的栅极相比，该晶体管在其源极处造成电压降。添加极性与电压跟随器50的极性相反的第二晶体管114，则可以使得与此第二晶体管的栅极处的电压相比此第二晶体管的源极处的电压增加的值等于第一晶体管的电压降的值。因此应当理解，上述两个晶体管的电压被补偿从而使得电压跟随器50的输出电压与其输入电压相同。
因此，特别是在先前描述的三种实施方式中，根据本发明的输入级16使得能够控制电流至电压转换器的基底中的电流损耗。
根据本发明的第四实施方式中(未在图中示出)，电压跟随器50包括与孪生电路46连接的单个输出端。电压跟随器50是具有单位电压增益的放大器。
电压跟随器50的电源被连接至电流镜像电路。这样的电流镜像电路能够对跟随器50的电源电流进行测量并且能够将上述电源电流重新注入处理电路40。
因此，在此第四实施方式中，通过具有单位电压增益的放大器来提供电压跟随器功能。通过布置在跟随器50的电源电路上的电流镜像电路来确保对处理电路40中的跟随器50的输出端处的电流进行测量和重新注入的功能。实际上，跟随器50所消耗的电流等于在跟随器50的输出端处提供的电流。
Claims (13)
1.一种电流至电压转换器(22)，输入电流(I调制)具有可变分量，所述转换器包括：
-用于要转换的电流的输入端(24)；
-用于经转换的电压的输出端(26)；
-与所述输出端(26)和基准电势连接的电流至电压转换电阻(36)；
-处理电路(40)，包括：
+电压源(56)；
+主支路(54)，包括：至少一个晶体管(60)以及与所述晶体管(60)串联连接的至少一个电流源(62)，所述晶体管的栅极与所述电压源(56)连接，所述输入端(24)经由所述晶体管(60)与所述输出端(26)连接；
其特征在于，所述转换器还包括：
-孪生电路(46)，包括：
+与所述处理电路(40)的所述电压源(56)相同的电压源(68)；
+与所述处理电路(40)的所述主支路(54)相同的孪生支路(66)；
-电压跟随器(50)，所述电压跟随器在输入端与所述处理电路(40)的所述主支路(54)连接并且在输出端与所述孪生电路(46)的所述孪生支路(66)连接；以及
-电流重注入装置(51，106)，用于将所述跟随器(50)的输出端处的电流重新注入所述处理电路(40)的所述主支路(54)中；
并且所述电压跟随器(50)包括：第一输出端，其用于将电流输送至所述孪生电路(46)；以及第二输出端，其用于将与源自所述第一输出端的电流相等的电流重新注入所述处理电路(40)的所述主支路(54)，所述转换器(22)被制造在基底(23)上。
2.根据权利要求1所述的转换器(22)，其特征在于，所述重注入装置(51，106)包括用于对所述电压跟随器(50)的输出端处的电流进行测量的测量装置，所述电流测量装置包括电流镜像电路(106)。
3.根据权利要求2所述的转换器(22)，其特征在于，所述电流镜像电路(106)包括：第一晶体管(108)，其用于确保将电流输送至所述孪生电路(46)；以及第二晶体管(110)，其用于确保将电流重新注入所述处理电路(40)的所述主支路(54)。
4.根据前述权利要求中任一项所述的转换器(22)，其特征在于，用于对所述跟随器(50)的输出端处的电流进行重新注入的所述电流重注入装置(51，106)的输出端被连接至所述处理电路(40)的所述主支路(54)的节点(89)，其中，该节点(89)的电势被固定。
5.根据前述权利要求中任一项所述的转换器(22)，其特征在于，所述处理电路(40)的所述晶体管(60)包括ESD保护元件(64)，所述孪生电路(46)包括与所述晶体管(60)的所述ESD保护元件(64)相同的ESD保护元件(78)。
6.根据前述权利要求中任一项所述的转换器(22)，其特征在于，所述电压跟随器(50)包括运算跨导放大器(80)。
7.根据前述权利要求中任一项所述的转换器(22)，其特征在于，所述电压跟随器(50)包括单个晶体管(102)。
8.根据权利要求1至6中任一项所述的转换器(22)，其特征在于，所述电压跟随器(50)由第一晶体管(112)和第二晶体管(114)形成，所述第二晶体管(114)的极性与所述第一晶体管(112)的极性相反，所述第二晶体管(114)能够对所述第一晶体管(112)的源极与栅极之间的电压降进行补偿。
9.根据前述权利要求中任一项所述的转换器(22)，其特征在于，每个晶体管(60，72)形成共源共栅级，所述共源共栅级在与所述晶体管(60，72)连接的电流源(62，76)的端子之间施加固定电压。
10.根据前述权利要求中任一项所述的转换器(22)，其特征在于，所述转换器被制造在集成电路上。
11.根据前述权利要求中任一项所述的转换器(22)，其特征在于，所述处理电路(40)的所述晶体管(60)和所述孪生电路(46)的所述晶体管(72)被制造在同一所述半导体基底(23)上。
12.一种放大器(10)的输入级(16)，所述输入级(16)包括位于电流输出端处的数模转换器(20)以及根据权利要求1至11中任一项所述的电流至电压转换器(22)。
13.一种放大器(10)，其特征在于，所述放大器包括根据权利要求12所述的输入级(16)以及与所述输入级(16)串联连接的放大级(18)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1457115 | 2014-07-23 | ||
| FR1457115A FR3024306B1 (fr) | 2014-07-23 | 2014-07-23 | Convertisseur courant-tension, etage d'entree d'un amplificateur et amplificateur correspondant |
| PCT/EP2015/066943 WO2016012569A1 (fr) | 2014-07-23 | 2015-07-23 | Convertisseur courant-tension, étage d'entrée d'un amplificateur et amplificateur correspondant |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106575949A true CN106575949A (zh) | 2017-04-19 |
Family
ID=52102757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580045058.0A Pending CN106575949A (zh) | 2014-07-23 | 2015-07-23 | 电流至电压转换器、放大器输入级和对应的放大器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10116271B2 (zh) |
| EP (1) | EP3172837B1 (zh) |
| KR (1) | KR20170039217A (zh) |
| CN (1) | CN106575949A (zh) |
| CA (1) | CA2957648A1 (zh) |
| FR (1) | FR3024306B1 (zh) |
| WO (1) | WO2016012569A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106452447B (zh) * | 2016-11-24 | 2023-08-18 | 上海灿瑞科技股份有限公司 | 一种电流d-a转换平滑输出电路 |
| JPWO2021186653A1 (zh) * | 2020-03-18 | 2021-09-23 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050035797A1 (en) * | 2003-08-11 | 2005-02-17 | Rambus, Inc. | Compensator for leakage through loop filter capacitors in phase-locked loops |
| CN1611046A (zh) * | 2001-05-22 | 2005-04-27 | 印芬龙科技股份有限公司 | 用于在传输线路上传输数字数据的传输装置 |
| US7132865B1 (en) * | 2004-03-03 | 2006-11-07 | Atheros Communications, Inc. | Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop |
| US20080136492A1 (en) * | 2006-12-06 | 2008-06-12 | Texas Instruments Incorporated | Leakage compensation circuit using limiting current inverter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8901998B2 (en) | 2010-03-03 | 2014-12-02 | Devialet | Current-voltage converter having a current reflector, input stage of an amplifier and corresponding amplifier |
-
2014
- 2014-07-23 FR FR1457115A patent/FR3024306B1/fr active Active
-
2015
- 2015-07-23 EP EP15741212.3A patent/EP3172837B1/fr active Active
- 2015-07-23 CN CN201580045058.0A patent/CN106575949A/zh active Pending
- 2015-07-23 CA CA2957648A patent/CA2957648A1/fr not_active Abandoned
- 2015-07-23 US US15/328,265 patent/US10116271B2/en active Active
- 2015-07-23 WO PCT/EP2015/066943 patent/WO2016012569A1/fr active Application Filing
- 2015-07-23 KR KR1020177005047A patent/KR20170039217A/ko unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1611046A (zh) * | 2001-05-22 | 2005-04-27 | 印芬龙科技股份有限公司 | 用于在传输线路上传输数字数据的传输装置 |
| US20050035797A1 (en) * | 2003-08-11 | 2005-02-17 | Rambus, Inc. | Compensator for leakage through loop filter capacitors in phase-locked loops |
| US7132865B1 (en) * | 2004-03-03 | 2006-11-07 | Atheros Communications, Inc. | Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop |
| US20080136492A1 (en) * | 2006-12-06 | 2008-06-12 | Texas Instruments Incorporated | Leakage compensation circuit using limiting current inverter |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3172837B1 (fr) | 2020-05-13 |
| FR3024306A1 (fr) | 2016-01-29 |
| FR3024306B1 (fr) | 2018-03-30 |
| WO2016012569A1 (fr) | 2016-01-28 |
| US10116271B2 (en) | 2018-10-30 |
| KR20170039217A (ko) | 2017-04-10 |
| US20170272040A1 (en) | 2017-09-21 |
| CA2957648A1 (fr) | 2016-01-28 |
| EP3172837A1 (fr) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Khateb | Bulk-driven floating-gate and bulk-driven quasi-floating-gate techniques for low-voltage low-power analog circuits design | |
| US10671109B2 (en) | Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation | |
| KR100748776B1 (ko) | 높은 시트 모스 레지스터 방법 및 장치 | |
| EP3193445A1 (en) | Dual port transimpedance amplifier with separate feedback | |
| EP2982996B1 (en) | Dummy load circuit and charge detection circuit | |
| US20090295477A1 (en) | Ahuja compensation circuit for operational amplifier | |
| CN108073215A (zh) | 温度补偿的参考电压电路 | |
| CN105388349B (zh) | 远程的差动电压感测 | |
| US8692700B2 (en) | Sigma-delta digital-to-analog converter | |
| US7532069B2 (en) | Differential amplifying circuit | |
| CN106575949A (zh) | 电流至电压转换器、放大器输入级和对应的放大器 | |
| CN109327198B (zh) | 多反馈环路仪表折叠式栅-阴放大器 | |
| US20190081625A1 (en) | Device modifying the impedance value of a reference resistor | |
| CN106774572A (zh) | 米勒补偿电路及电子电路 | |
| US9276468B2 (en) | Low-noise current source | |
| WO2015178271A1 (ja) | 擬似抵抗回路及び電荷検出回路 | |
| CN102884723B (zh) | 具有电流反射器的电流电压转换器、放大器的输入级及相应放大器 | |
| CN106559053B (zh) | 具有改进转换性能的差分放大器 | |
| US7253677B1 (en) | Bias circuit for compensating fluctuation of supply voltage | |
| Falconi et al. | Current-mode high-accuracy high-precision CMOS amplifiers | |
| US20190260334A1 (en) | Operational amplifier circuit capable of improving linearity relation between loading current and input voltage difference | |
| US11101776B2 (en) | Common source preamplifier for a MEMS capacitive sensor | |
| US9590577B2 (en) | Linearized high-ohmic resistor | |
| TWI528709B (zh) | Transient Operational Amplifier | |
| JP2019118060A (ja) | オペアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170419 |