KR20170031283A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20170031283A
KR20170031283A KR1020150128236A KR20150128236A KR20170031283A KR 20170031283 A KR20170031283 A KR 20170031283A KR 1020150128236 A KR1020150128236 A KR 1020150128236A KR 20150128236 A KR20150128236 A KR 20150128236A KR 20170031283 A KR20170031283 A KR 20170031283A
Authority
KR
South Korea
Prior art keywords
signal
temperature
voltage
generating
level
Prior art date
Application number
KR1020150128236A
Other languages
English (en)
Other versions
KR102324267B1 (ko
Inventor
김영란
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150128236A priority Critical patent/KR102324267B1/ko
Priority to US15/004,321 priority patent/US9583174B1/en
Publication of KR20170031283A publication Critical patent/KR20170031283A/ko
Application granted granted Critical
Publication of KR102324267B1 publication Critical patent/KR102324267B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체시스템은 커맨드어드레스를 출력하고, 온도코드를 수신하는 제1 반도체장치 및 상기 커맨드어드레스의 조합이 제1 조합인 경우 내부온도를 감지하고, 상기 커맨드어드레스이 조합이 제2 조합인 경우 상기 내부온도에 대응하는 조합을 갖는 상기 온도코드를 생성하여 출력하되, 상기 내부온도의 온도구간에 따라 상기 온도코드를 생성하는 주기가 조절되는 제2 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 내부온도의 온도구간에 따라 내부온도 정보를 포함하는 온도코드를 생성하는 시점을 조절하는 반도체장치 및 반도체시스템에 관한 것이다.
일반적으로, 개인용 컴퓨터나 전자 통신 기기 등과 같은 전자적 시스템의 고성능화에 부응하여, 반도체장치에 탑재되는 디램 등과 같은 휘발성장치도 나날이 고속화 및 고집적화되고 있다. 핸드폰이나 노트북 컴퓨터 등과 같이 배터리로 동작하는 시스템에 탑재되는 반도체장치의 경우에는 특히 저전력 소모 특성이 절실히 요구되므로, 동작(오퍼레이팅) 전류 및 스탠바이 전류를 감소시키기 위한 노력과 연구가 활발히 진행되고 있다.
하나의 트랜지스터와 하나의 스토리지 커패시터로 구성되는 디램 메모리 셀의 데이터 리텐션(retention) 특성은 온도에 따라서도 매우 민감하게 나타난다. 따라서, 주변온도의 변화에 따라서 반도체장치 내에 있는 회로 블럭들의 동작조건을 조절할 필요가 생길 수 있다. 예를 들어, 모바일 제품에 사용되는 디램(DRAM, Dynamic Random Access Memory)의 경우에는 주위온도의 변화에 따라 리프레쉬 주기(refresh period)를 조절하고 있다. 이와 같은 주변온도 변화에 따른 동작 조건 조절에는 DTSR(Digital Temp Sensor Regulator) 및 ATSR(Analog Temp Sensor Regulator) 등의 온도센서가 사용된다. 이와 같은 온도센서는 고온을 센싱하고, 셀프 리프래시 모드에서 전류 소모를 감소시키기 위해 동작주기를 제어하며, 노멀동작에서 주위온도를 모니터링하는 등의 기능을 수행한다.
본 발명은 내부온도의 온도구간에 따라 내부온도 정보를 포함하는 온도코드의 생성시점을 조절하는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 커맨드어드레스를 출력하고, 온도코드를 수신하는 제1 반도체장치 및 상기 커맨드어드레스의 조합이 제1 조합인 경우 내부온도를 감지하고, 상기 커맨드어드레스이 조합이 제2 조합인 경우 상기 내부온도에 대응하는 조합을 갖는 상기 온도코드를 생성하여 출력하되, 상기 내부온도의 온도구간에 따라 상기 온도코드를 생성하는 주기가 조절되는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 제1 커맨드, 제1 커맨드를 출력하고, 온도코드를 수신하는 제1 반도체장치 및 상기 제1 커맨드에 응답하여 내부온도를 감지하고, 제2 커맨드에 응답하여 상기 내부온도에 대응하는 조합을 갖는 상기 온도코드를 생성하여 출력하되, 상기 내부온도의 온도구간에 따라 상기 온도코드를 생성하는 주기가 조절되는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 커맨드어드레스가 상기 제1 조합인 경우 인에이블되는 제1 커맨드 및 상기 커맨드어드레스가 상기 제2 조합인 경우 인에이블되는 제2 커맨드를 생성하는 커맨드생성부, 상기 제1 커맨드에 응답하여 제1 기준전압 및 제2 기준전압을 생성하는 기준전압생성부 및 상기 제1 커맨드에 응답하여 내부온도에 대응하는 레벨을 갖는 감지전압의 레벨과 상기 제1 및 제2 기준전압의 레벨을 비교하여 제어신호를 생성하고, 상기 제2 커맨드에 응답하여 상기 제어신호의 레벨에 따라 생성주기가 조절되는 온도코드를 생성하는 온도센서를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 내부온도의 온도구간에 따라 내부온도 정보를 포함하는 온도코드의 생성시점을 조절할 수 있는 효과가 있다.
또한, 본 발명에 의하면 내부온도의 온도구간에 따라 내부온도 정보를 포함하는 온도코드의 생성시점을 조절함으로써 불필요한 전류소모를 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면 내부온도의 온도가 기 설정된 온도구간인 경우 내부온도 정보를 포함하는 온도코드의 생성시점을 빠르게 설정함으로써 온도코드의 신뢰성을 확보할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 전압생성부의 구성을 도시한 블럭도이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 온도센서의 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 온도센서에 포함된 비교부의 구성을 도시한 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 내부온도의 온도구간을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 내부온도의 온도구간에 따른 비교부의 동작을 설명하기 위한 도면이다.
도 7은 도 3에 도시된 온도센서에 포함된 펄스신호생성부의 구성을 도시한 회로도이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 11은 도 1 내지 도 10에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체시스템은 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다. 제2 반도체장치(2)는 커맨드생성부(10), 기준전압생성부(20), 전압생성부(30) 및 온도센서(40)를 포함할 수 있다.
제1 반도체장치(1)는 커맨드어드레스(CA<1:K>)를 출력하고, 온도코드(TCD<1:N>)를 수신할 수 있다. 커맨드어드레스(CA<1:K>)는 어드레스, 커맨드 및 데이터 중 적어도 하나가 전송되는 라인들을 통해 전송될 수 있다. 또한, 커맨드어드레스(CA<1:K>)는 하나의 라인을 통해 연속적으로 전송될 수 있다. 커맨드어드레스(CA<1:K>)에 포함된 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 온도코드(TCD<1:N>)는 어드레스, 커맨드 및 데이터 중 적어도 하나가 전송되는 라인들을 통해 전송될 수 있다. 또한, 온도코드(TCD<1:N>)는 하나의 라인을 통해 연속적으로 전송될 수 있다. 온도코드(TCD<1:N>)는 제2 반도체장치(2)의 내부온도에 대응하는 조합으로 생성될 수 있다. 온도코드(TCD<1:N>)에 포함된 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
한편, 제1 반도체장치(1)는 제2 반도체장치(2)의 동작을 제어하기 위한 컨트롤러 또는 제2 반도체장치(2)를 테스트하는 테스트장치로 구현될 수 있다. 제1 반도체장치(1)는 온도코드(TCD<1:N>)에 따라 제2 반도체장치(2)의 내부온도를 확인하고, 내부온도에 따라 제2 반도체장치(2)의 동작을 제어할 수 있다.
커맨드생성부(10)는 커맨드어드레스(CA<1:K>)의 조합이 제1 조합인 경우 인에이블되는 제1 커맨드(TSON) 및 커맨드어드레스(CA<1:K>)의 조합이 제2 조합인 경우 인에이블되는 제2 커맨드(TSRD)를 생성할 수 있다. 제1 커맨드(TSON) 및 제2 커맨드(TSRD)를 생성하기 위한 커맨드어드레스(CA<1:K>)의 조합은 실시예에 따라 다양하게 설정될 수 있다.
기준전압생성부(20)는 제1 커맨드(TSON)에 응답하여 제1 기준전압(VREFH) 및 제2 기준전압(VREFL)을 생성할 수 있다. 제1 기준전압(VREFH) 및 제2 기준전압(VREFL)은 본 발명의 온도구간을 설정하기 위한 전압레벨로 생성될 수 있다. 온도구간을 설정하기 위한 제1 기준전압(VREFH) 및 제2 기준전압(VREFL)의 레벨은 후술하는 구성을 통해 구체적으로 설명하도록 한다.
전압생성부(30)는 제1 커맨드(TSON)에 응답하여 내부온도에 따라 레벨이 변화하는 온도전압(VTEMP) 및 내부온도에 대응하는 레벨을 갖는 감지전압(VDET)을 생성할 수 있다. 온도전압(VTEMP)은 내부온도에 따라 레벨이 변하는 전압으로 설정될 수 있다. 온도전압(VTEMP)은 내부온도의 온도구간에 대응하는 다수의 전압으로 생성될 수 있다. 감지전압(VDET)은 제2 반도체장치(2)의 내부온도를 확인하기 위한 전압레벨로 생성될 수 있다.
온도센서(40)는 제1 커맨드(TSON)에 응답하여 내부온도에 대응하는 레벨을 갖는 감지전압(VDET)의 레벨과 제1 기준전압(VREFH) 및 제2 기준전압(VREFL)을 비교하여 제어신호(도 3의 CTRL)를 생성하고, 제2 커맨드(TSRD)에 응답하여 제어신호(도 3의 CTRL)의 레벨에 따라 펄스생성 주기가 조절되는 펄스신호(도 3의 ENP)를 생성하며, 펄스신호(도 3의 ENP)에 응답하여 온도전압(VTEMP)과 감지전압(VDET)을 비교하여 온도코드(TCD<1:N>)를 생성할 수 있다. 온도센서(40)는 DTSR(Digital Temp Sensor Regulator) 및 ATSR(Analog Temp Sensor Regulator) 등의 온도센서로 구현될 수 있다. 온도센서(40)는 아날로그 전압레벨을 디지털신호로 변환하는 ADC(Analog to Digital Converter)로 구현될 수 있다.
즉, 제2 반도체장치(2)는 커맨드어드레스(CA<1:K>)의 조합이 제1 조합인 경우 내부온도를 감지하고, 커맨드어드레스(CA<1:K>)의 조합이 제2 조합인 경우 내부온도에 대응하는 온도코드(TCD<1:N>)를 생성하여 출력하되, 내부온도의 온도구간에 따라 온도코드(TCD<1:N>)를 생성하는 주기가 조절될 수 있다. 좀더 구체적으로, 제2 반도체장치(2)는 내부온도가 기 설정된 온도구간인 경우 제1 주기로 온도코드(TCD<1:N>)를 생성할 수 있고, 내부온도가 기 설정된 온도구간이 아닌 경우 제2 주기로 온도코드(TCD<1:N>)를 생성할 수 있다. 내부온도의 온도구간에 따라 온도코드(TCD<1:N>)를 생성하는 주기가 조절되는 동작은 후술하는 구성을 통해 구체적으로 설명하도록 한다.
도 2를 참고하면, 본 발명의 일 실시예에 따른 전압생성부(30)는 온도전압생성부(31) 및 감지전압생성부(32)를 포함할 수 있다.
온도전압생성부(31)는 파워업구간 이후 인에이블되는 파워업신호(PWRUP)에 응답하여 내부온도에 따라 레벨이 변하는 온도전압(VTEMP)을 생성할 수 있다. 온도전압생성부(31)는 내부온도가 증가함에 따라 레벨이 증가하는 온도전압(VTEMP)을 생성하도록 구현될 수 있다. 온도전압생성부(31)는 내부온도가 증가함에 따라 레벨이 감소하는 온도전압(VTEMP)을 생성하도록 구현될 수 있다. 온도전압(VTEMP)는 하나의 전압으로 생성되거나 다수의 전압으로 생성될 수 있다. 여기서, 파워업구간은 내부전압의 레벨이 OV부터 외부에서 공급되는 전원전압의 레벨을 따라 상승하여 기 설정 된 레벨에 도달하는 구간으로 설정될 수 있다. 파워업신호(PWRUP)는 반도체시스템이 동작을 시작하는 초기화동작에서 인에이블되는 신호로 설정될 수 있다.
감지전압생성부(32)는 제1 커맨드(TSON)에 응답하여 내부온도에 대응하는 감지전압(VDET)을 생성할 수 있다.
도 3을 참고하면, 본 발명의 일 실시예에 따른 온도센서(40)는 비교부(41), 주기신호생성부(42), 펄스신호생성부(43) 및 온도코드생성부(44)를 포함할 수 있다.
비교부(41)는 감지전압(VDET)과 제1 및 제2 기준전압(VREFH,VREFL)을 비교하여 제어신호(CTRL)를 생성할 수 있다. 좀더 구체적으로, 비교부(41)는 감지전압(VDET)의 레벨이 제1 기준전압(VREFH)의 레벨과 제2 기준전압(VREFL)의 레벨 사이인 경우 인에이블되는 제어신호(CTRL)를 생성할 수 있다. 비교부(41)는 감지전압(VDET)의 레벨이 제1 기준전압(VREFH)의 레벨보다 높은 레벨이거나 제2 기준전압(VREFL)의 레벨보다 낮은 레벨인 경우 디스에이블되는 제어신호(CTRL)를 생성할 수 있다.
주기신호생성부(42)는 제1 커맨드(TSON)에 응답하여 제1 주기로 토글링하는 제1 주기신호(OSC1) 및 제2 주기로 토글링하는 제2 주기신호(OSC2)를 생성할 수 있다. 제1 주기신호(OSC1)는 제2 주기신호(OSC2)보다 빠르게 토글링되는 신호로 생성될 수 있다. 제1 주기는 제2 주기보다 빠른 주기로 설정될 수 있고, 제1 주기신호(OSC1)의 토글링 주기와 제2 주기신호(OSC2)의 토글링 주기는 실시예에 따라 다양하게 설정될 수 있다.
펄스신호생성부(43)는 제어신호(CTRL)의 레벨에 따라 제1 주기신호(OSC1) 및 제2 주기신호(OSC2)로부터 제1 주기 또는 제2 주기마다 발생하는 펄스를 포함하는 펄스신호(ENP)를 생성할 수 있다. 좀더 구체적으로, 펄스신호생성부(43)는 제어신호(CTRL)가 인에이블되는 경우 제1 주기신호(OSC1)로부터 제1 주기마다 발생하는 펄스를 포함하는 펄스신호(ENP)를 생성할 수 있다. 펄스신호생성부(43)는 제어신호(CTRL)가 디스에이블되는 경우 제2 주기신호(OSC2)로부터 제2 주기마다 발생하는 펄스를 포함하는 펄스신호(ENP)를 생성할 수 있다.
온도코드생성부(44)는 제2 커맨드(TSRD)에 응답하여 펄스신호(ENP)의 펄스 생성시점마다 온도전압(VTEMP)과 감지전압(VDET)을 비교하여 온도코드(TCD<1:N>)를 생성할 수 있다. 온도코드(TCD<1:N>)는 내부온도 정보를 포함하는 다수의 디지털신호로 생성될 수 있다. 온도코드생성부(44)는 일반적인 ADC(Analog to Digital Converter)로 구현될 수 있다.
도 4를 참고하면, 본 발명의 일 실시예에 따른 비교부(41)는 제1 비교기(411), 제2 비교기(412) 및 제어신호생성부(413)를 포함할 수 있다.
제1 비교기(411)는 감지전압(VDET)과 제1 기준전압(VREFH)을 비교하여 제1 비교신호(COM1)를 생성할 수 있다. 제1 비교기(411)는 감지전압(VDET)의 레벨이 제1 기준전압(VREFH)보다 높은 레벨인 경우 로직로우레벨의 제1 비교신호(COM1)를 생성할 수 있다. 제1 비교기(411)는 감지전압(VDET)의 레벨이 제1 기준전압(VREFH)보다 낮은 레벨인 경우 로직하이레벨의 제1 비교신호(COM1)를 생성할 수 있다. 감지전압(VDET)과 제1 기준전압(VREFH)을 비교하여 생성되는 제1 비교신호(COM1)의 레벨은 실시예에 따라 다양하게 설정될 수 있다.
제2 비교기(412)는 감지전압(VDET)과 제2 기준전압(VREFL)을 비교하여 제2 비교신호(COM2)를 생성할 수 있다. 제2 비교기(412)는 감지전압(VDET)의 레벨이 제2 기준전압(VREFL)보다 높은 레벨인 경우 로직로우레벨의 제2 비교신호(COM2)를 생성할 수 있다. 제2 비교기(412)는 감지전압(VDET)의 레벨이 제2 기준전압(VREFL)보다 낮은 레벨인 경우 로직하이레벨의 제2 비교신호(COM2)를 생성할 수 있다. 감지전압(VDET)과 제2 기준전압(VREFL)을 비교하여 생성되는 제2 비교신호(COM2)의 레벨은 실시예에 따라 다양하게 설정될 수 있다.
제어신호생성부(413)는 제1 비교신호(COM1)와 제2 비교신호(COM2)의 레벨이 상이한 레벨인 경우 로직하이레벨로 인에이블되는 제어신호(CTRL)를 생성할 수 있다. 제어신호생성부(413)는 제1 비교신호(COM1)와 제2 비교신호(COM2)의 레벨이 동일한 레벨인 경우 로직로우레벨로 디스에이블되는 제어신호(CTRL)를 생성할 수 있다. 제1 비교신호(COM1)와 제2 비교신호(COM2)의 레벨에 따라 생성되는 제어신호(CTRL)의 레벨은 실시예에 따라 다양하게 설정될 수 있다.
좀더 구체적으로, 도 5 및 6을 참고하여 내부온도의 온도구간에 따른 비교부의 동작을 설명하면 다음과 같다.
도 5는 본 발명의 일 실시예에 따른 내부온도의 온도구간을 설명하기 위한 도면이다.
감지전압(VDET)의 레벨이 제1 기준전압(VREFH)의 레벨보다 높은 제1 구간은 기 설정된 온도구간보다 내부온도가 높은 구간임을 의미한다.
감지전압(VDET)의 레벨이 제1 기준전압(VREFH)과 제2 기준전압(VREFL) 사이의 레벨인 제2 구간은 내부온도의 기 설정된 온도구간임을 의미한다.
감지전압(VDET)의 레벨이 제2 기준전압(VREFL)의 레벨보다 낮은 제3 구간은 기 설정된 온도구간보다 내부온도가 낮은 구간임을 의미한다.
도 6은 본 발명의 일 실시예에 따른 내부온도의 온도구간에 따른 비교부의 동작을 설명하기 위한 표이다.
우선, 내부온도가 기 설정된 온도구간보다 높은 제1 구간인 경우 감지전압(VDET)의 레벨은 제1 기준전압(VREFH)보다 높은 레벨로 생성된다.
제1 비교기(411)는 감지전압(VDET)과 제1 기준전압(VREFH)을 비교하여 로직로우레벨의 제1 비교신호(COM1)를 생성한다.
제2 비교기(412)는 감지전압(VDET)과 제2 기준전압(VREFL)을 비교하여 로직로우레벨의 제2 비교신호(COM2)를 생성한다.
제어신호생성부(413)는 제1 비교신호(COM1)와 제2 비교신호(COM2)의 로직레벨이 동일하므로 로직로우레벨의 제어신호(CTRL)를 생성한다.
다음으로, 내부온도가 기 설정된 온도구간인 제2 구간인 경우 감지전압(VDET)의 레벨은 제1 기준전압(VREFH)과 제2 기준전압(VREFL) 사이의 레벨로 생성된다.
제1 비교기(411)는 감지전압(VDET)과 제1 기준전압(VREFH)을 비교하여 로직하이레벨의 제1 비교신호(COM1)를 생성한다.
제2 비교기(412)는 감지전압(VDET)과 제2 기준전압(VREFL)을 비교하여 로직로우레벨의 제2 비교신호(COM2)를 생성한다.
제어신호생성부(413)는 제1 비교신호(COM1)와 제2 비교신호(COM2)의 로직레벨이 상이하므로 로직하이레벨의 제어신호(CTRL)를 생성한다.
다음으로, 내부온도가 기 설정된 온도구간보다 낮은 제3 구간인 경우 감지전압(VDET)의 레벨은 제2 기준전압(VREFL)보다 낮은 레벨로 생성된다.
제1 비교기(411)는 감지전압(VDET)과 제1 기준전압(VREFH)을 비교하여 로직하이레벨의 제1 비교신호(COM1)를 생성한다.
제2 비교기(412)는 감지전압(VDET)과 제2 기준전압(VREFL)을 비교하여 로직하이레벨의 제2 비교신호(COM2)를 생성한다.
제어신호생성부(413)는 제1 비교신호(COM1)와 제2 비교신호(COM2)의 로직레벨이 동일하므로 로직로우레벨의 제어신호(CTRL)를 생성한다.
도 7을 참고하면, 본 발명의 일 실시예에 따른 펄스신호생성부(43)는 내부주기신호생성부(431) 및 펄스생성부(432)를 포함할 수 있다.
내부주기신호생성부(431)는 제1 논리부(4311), 제2 논리부(4312) 및 제3 논리부(4313)를 포함할 수 있다.
제1 논리부(4311)는 낸드게이트(NAND41) 및 인버터(IV41)로 구현되고, 제어신호(CTRL) 및 제1 주기신호(OSC1)를 부정논리곱 연산을 수행하여 제1 지연주기신호(OSCD1)를 생성할 수 있다. 즉, 제1 논리부(4311)는 제어신호(CTRL)가 로직하이레벨로 생성되는 경우 제1 주기신호(OSC1)를 버퍼링하여 제1 지연주기신호(OSCD1)를 생성할 수 있다. 제1 논리부(4311)는 제어신호(CTRL)가 로직로우레벨로 생성되는 경우 로직로우레벨의 제1 지연주기신호(OSCD1)를 생성할 수 있다.
제2 논리부(4312)는 낸드게이트(NAND42) 및 인버터(IV42)로 구현되고, 반전제어신호(CTRLB) 및 제2 주기신호(OSC2)를 부정논리곱 연산을 수행하여 제2 지연주기신호(OSCD2)를 생성할 수 있다. 반전제어신호(CTRLB)는 제어신호(CTRL)가 반전된 신호이다. 즉, 제2 논리부(4312)는 반전제어신호(CTRLB)가 로직하이레벨로 생성되는 경우 제2 주기신호(OSC2)를 버퍼링하여 제2 지연주기신호(OSCD2)를 생성할 수 있다. 제2 논리부(4312)는 반전제어신호(CTRLB)가 로직로우레벨로 생성되는 경우 로직로우레벨의 제2 지연주기신호(OSCD2)를 생성할 수 있다.
제3 논리부(4313)는 노어게이트(NOR41) 및 인버터(IV43)로 구현되고, 제1 지연주기신호(OSCD1) 및 제2 지연주기신호(OSCD2)를 부정논리합 연산을 수행하여 내부주기신호(IOSC)를 생성할 수 있다. 즉, 제3 논리부(4313)는 제1 주기지연신호(OSCD1) 또는 제2 주기지연신호(OSCD2)의 펄스에 응답하여 발생하는 펄스를 포함하는 내부주기신호(IOSC)를 생성할 수 있다.
펄스생성부(432)는 지연부(4321) 및 제4 논리부(4322)를 포함할 수 있다.
지연부(4321)는 내부주기신호(IOSC)를 반전 지연하여 내부지연신호(ID)를 생성할 수 있다.
제4 논리부(4322)는 낸드게이트(NAND43) 및 인버터(IV44)로 구현되고, 내부주기신호(IOSC) 및 내부지연신호(ID)를 부정논리곱 연산을 수행하여 펄스신호(ENP)를 생성할 수 있다. 즉, 제4 논리부(4322)는 내부주기신호(OSC)가 로직하이레벨로 입력되는 시점부터 내부지연신호(ID)가 로직하이레벨로 입력시점까지 발생하는 펄스를 포함하는 펄스신호(ENP)를 생성할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 반도체시스템의 동작을 도 8 및 도 9를 참고하여 설명하되, 내부온도가 기 설정된 온도구간인 제2 구간인 경우와 내부온도가 기 설정된 온도구간이 아닌 제1 구간인 경우를 예를 들어 설명하면 다음과 같다.
우선, 도 8을 참고하여 내부온도가 기 설정된 온도구간인 제2 구간인 경우를 설명하면 다음과 같다.
T1 시점에 제1 반도체장치(1)는 제1 조합의 커맨드어드레스(CA<1:K>)를 출력한다.
T2 시점에 커맨드생성부(10)는 T1 시점에 입력된 제1 조합의 커맨드어드레스(CA<1:K>)에 의해 로직하이레벨로 인에이블되는 제1 커맨드(TSON)를 생성한다.
기준전압생성부(20)는 로직하이레벨의 제1 커맨드(TSON)에 응답하여 제1 기준전압(VREFH) 및 제2 기준전압(VREFL)을 생성한다.
전압생성부(30)는 제1 커맨드(TSON)에 응답하여 내부온도에 따라 레벨이 변화하는 온도전압(VTEMP) 및 내부온도에 대응하는 레벨을 갖는 감지전압(VDET)을 생성한다. 이때, 감지전압(VDET)의 레벨은 제1 기준전압(VREFH)과 제2 기준전압(VREFL) 사이의 레벨로 생성된다.
온도센서(40)의 비교부(41)는 도 5 및 6에서 살펴본 바와 같이 내부온도가 기 설정된 온도구간인 제2 구간이므로 로직하이레벨로 인에이블되는 제어신호(CTRL)를 생성한다.
T3 시점에 주기신호생성부(42)는 T2 시점에 인에이블된 제1 커맨드(TSON)에 응답하여 제1 주기(1PD)마다 토글링되는 제1 주기신호(OSC1) 및 제2 주기(2PD)마다 토글링되는 제2 주기신호(OSC2)를 생성한다.
T4 시점에 펄스신호생성부(43)는 로직하이레벨의 제어신호(CTRL)에 응답하여 T3 시점의 제1 주기신호(OSC1)로부터 제1 주기(1PD)마다 로직하이레벨로 발생하는 펄스를 포함하는 펄스신호(ENP)를 생성한다.
T5 시점에 제1 반도체장치(1)는 제2 조합의 커맨드어드레스(CA<1:K>)를 출력한다.
T6 시점에 커맨드생성부(10)는 T5 시점에 입력된 제2 조합의 커맨드어드레스(CA<1:K>)에 의해 로직하이레벨로 인에이블되는 제2 커맨드(TSRD)를 생성한다.
T7 시점에 펄스신호생성부(43)는 T6 시점의 제1 주기신호(OSC1)로부터 제1 주기(1PD)마다 로직하이레벨로 발생하는 펄스를 포함하는 펄스신호(ENP)를 생성한다.
온도코드생성부(44)는 제2 커맨드(TSRD)에 응답하여 펄스신호(ENP)의 펄스 생성시점에 온도전압(VTEMP)과 감지전압(VDET)을 비교하여 온도코드(TCD<1:N>)를 생성한다.
T8 시점에 온도코드생성부(44)는 제2 커맨드(TSRD)에 응답하여 펄스신호(ENP)의 펄스 생성시점에 온도전압(VTEMP)과 감지전압(VDET)을 비교하여 온도코드(TCD<1:N>)를 생성한다.
앞서 설명한 바와 같이 내부온도의 온도구간이 기 설정된 온도구간인 제2 구간인 경우 온도코드(TCD<1:N>)를 생성하는 주기가 제1 주기(1PD)로 설정된다.
제1 반도체장치(1)는 온도코드(TCD<1:N>)에 따라 제2 반도체장치(2)의 내부온도를 확인하고, 내부온도에 따라 제2 반도체장치(2)의 동작을 제어한다.
다음으로, 도 9를 참고하여 내부온도가 기 설정된 온도구간이 아닌 제1 구간인 경우를 설명하면 다음과 같다.
T11 시점에 제1 반도체장치(1)는 제1 조합의 커맨드어드레스(CA<1:K>)를 출력한다.
T12 시점에 커맨드생성부(10)는 T11 시점에 입력된 제1 조합의 커맨드어드레스(CA<1:K>)에 의해 로직하이레벨로 인에이블되는 제1 커맨드(TSON)를 생성한다.
기준전압생성부(20)는 로직하이레벨의 제1 커맨드(TSON)에 응답하여 제1 기준전압(VREFH) 및 제2 기준전압(VREFL)을 생성한다.
전압생성부(30)는 제1 커맨드(TSON)에 응답하여 내부온도에 따라 레벨이 변화하는 온도전압(VTEMP) 및 내부온도에 대응하는 레벨을 갖는 감지전압(VDET)을 생성한다. 이때, 감지전압(VDET)의 레벨은 제1 기준전압(VREFH)보다 높은 레벨로 생성된다.
온도센서(40)의 비교부(41)는 도 5 및 6에서 살펴본 바와 같이 내부온도가 기 설정된 온도구간이 아닌 제1 구간이므로 로직로우레벨로 디스에이블되는 제어신호(CTRL)를 생성한다.
T13 시점에 주기신호생성부(42)는 T12 시점에 인에이블된 제1 커맨드(TSON)에 응답하여 제1 주기(1PD)마다 토글링되는 제1 주기신호(OSC1) 및 제2 주기(2PD)마다 토글링되는 제2 주기신호(OSC2)를 생성한다.
T14 시점에 펄스신호생성부(43)는 로직로우레벨의 제어신호(CTRL)에 응답하여 T13 시점의 제2 주기신호(OSC2)로부터 제2 주기(2PD)마다 로직하이레벨로 발생하는 펄스를 포함하는 펄스신호(ENP)를 생성한다.
T15 시점에 제1 반도체장치(1)는 제2 조합의 커맨드어드레스(CA<1:K>)를 출력한다.
T16 시점에 커맨드생성부(10)는 T15 시점에 입력된 제2 조합의 커맨드어드레스(CA<1:K>)에 의해 로직하이레벨로 인에이블되는 제2 커맨드(TSRD)를 생성한다.
T17 시점에 펄스신호생성부(43)는 T16 시점의 제2 주기신호(OSC2)로부터 제2 주기(2PD)마다 로직하이레벨로 발생하는 펄스를 포함하는 펄스신호(ENP)를 생성한다.
온도코드생성부(44)는 제2 커맨드(TSRD)에 응답하여 펄스신호(ENP)의 펄스 생성시점에 온도전압(VTEMP)과 감지전압(VDET)을 비교하여 온도코드(TCD<1:N>)를 생성한다.
T18 시점에 온도코드생성부(44)는 제2 커맨드(TSRD)에 응답하여 펄스신호(ENP)의 펄스 생성시점에 온도전압(VTEMP)과 감지전압(VDET)을 비교하여 온도코드(TCD<1:N>)를 생성한다.
앞서 설명한 바와 같이 내부온도의 온도구간이 기 설정된 온도구간이 아닌 제1 구간인 경우 온도코드(TCD<1:N>)를 생성하는 주기가 제2 주기(2PD)로 설정된다.
제1 반도체장치(1)는 온도코드(TCD<1:N>)에 따라 제2 반도체장치(2)의 내부온도를 확인하고, 내부온도에 따라 제2 반도체장치(2)의 동작을 제어한다.
한편, 내부온도의 온도구간이 기 설정된 온도구간이 아닌 제3 구간인 경우는 제1 구간인 경우와 동일하므로 구체적인 설명은 생략한다.
이와 같이 구성되는 본 발명의 일 실시예에 따른 반도체시스템은 내부온도의 온도구간에 따라 내부온도 정보를 포함하는 온도코드의 생성시점을 조절하여 불필요한 전류소모를 방지할 수 있다. 그리고, 내부온도의 온도가 기 설정된 온도구간인 경우 내부온도 정보를 포함하는 온도코드의 생성시점을 빠르게 설정함으로써 온도코드의 신뢰성을 확보할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 10에 도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체시스템은 제1 반도체장치(3) 및 제2 반도체장치(4)를 포함할 수 있다. 제2 반도체장치(4)는 기준전압생성부(50), 전압생성부(60) 및 온도센서(70)를 포함할 수 있다.
제1 반도체장치(3)는 제1 커맨드(TSON) 및 제2 커맨드(TSRD)를 출력하고, 온도코드(TCD<1:N>)를 수신할 수 있다. 제1 커맨드(TSON) 및 제2 커맨드(TSRD)는 어드레스, 커맨드 및 데이터 중 적어도 하나가 전송되는 라인들을 통해 전송될 수 있다. 또한, 제1 커맨드(TSON) 및 제2 커맨드(TSRD)는 하나의 라인을 통해 연속적으로 전송될 수 있다. 온도코드(TCD<1:N>)는 어드레스, 커맨드 및 데이터 중 적어도 하나가 전송되는 라인들을 통해 전송될 수 있다. 또한, 온도코드(TCD<1:N>)는 하나의 라인을 통해 연속적으로 전송될 수 있다. 온도코드(TCD<1:N>)는 제2 반도체장치(4)의 내부온도에 대응하는 조합으로 생성될 수 있다. 온도코드(TCD<1:N>)에 포함된 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
한편, 제1 반도체장치(3)는 제2 반도체장치(4)의 동작을 제어하기 위한 컨트롤러 또는 제2 반도체장치(4)를 테스트하는 테스트장치로 구현될 수 있다. 제1 반도체장치(3)는 온도코드(TCD<1:N>)에 따라 제2 반도체장치(4)의 내부온도를 확인하고, 내부온도에 따라 제2 반도체장치(2)의 동작을 제어할 수 있다.
기준전압생성부(50)는 제1 커맨드(TSON)에 응답하여 제1 기준전압(VREFH) 및 제2 기준전압(VREFL)을 생성할 수 있다. 기준전압생성부(50)는 도 1에 도시된 기준전압생성부(20)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
전압생성부(60)는 제1 커맨드(TSON)에 응답하여 내부온도에 따라 레벨이 변화하는 온도전압(VTEMP) 및 내부온도에 대응하는 레벨을 갖는 감지전압(VDET)을 생성할 수 있다. 전압생성부(60)는 도 1에 도시된 전압생성부(30)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
온도센서(70)는 제1 커맨드(TSON)에 응답하여 내부온도에 대응하는 레벨을 갖는 감지전압(VDET)의 레벨과 제1 기준전압(VREFH) 및 제2 기준전압(VREFL)을 비교하여 제어신호를 생성하고, 제2 커맨드(TSRD)에 응답하여 제어신호의 레벨에 따라 펄스생성 주기가 조절되는 펄스신호를 생성하며, 펄스신호에 응답하여 온도전압(VTEMP)과 감지전압(VDET)을 비교하여 온도코드(TCD<1:N>)를 생성할 수 있다. 온도센서(70)는 DTSR(Digital Temp Sensor Regulator) 및 ATSR(Analog Temp Sensor Regulator) 등의 온도센서로 구현될 수 있다. 온도센서(70)는 아날로그 전압레벨을 디지털신호로 변환하는 ADC(Analog to Digital Converter)로 구현될 수 있다. 온도센서(70)는 도 1에 도시된 온도센서(40)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
즉, 제2 반도체장치(4)는 제1 커맨드(TSON)에 응답하여 내부온도를 감지하고, 제2 커맨드(TSRD)에 응답하여 내부온도에 대응하는 온도코드(TCD<1:N>)를 생성하여 출력하되, 내부온도의 온도구간에 따라 온도코드(TCD<1:N>)를 생성하는 주기가 조절될 수 있다. 좀더 구체적으로, 제2 반도체장치(4)는 내부온도가 기 설정된 온도구간인 경우 제1 주기로 온도코드(TCD<1:N>)를 생성할 수 있고, 내부온도가 기 설정된 온도구간이 아닌 경우 제2 주기로 온도코드(TCD<1:N>)를 생성할 수 있다.
이와 같이 구성되는 본 발명의 다른 실시예에 따른 반도체시스템은 내부온도의 온도구간에 따라 내부온도 정보를 포함하는 온도코드의 생성시점을 조절하여 불필요한 전류소모를 방지할 수 있다. 그리고, 내부온도의 온도가 기 설정된 온도구간인 경우 내부온도 정보를 포함하는 온도코드의 생성시점을 빠르게 설정함으로써 온도코드의 신뢰성을 확보할 수 있다.
앞서, 도 1 내지 도 10에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 11을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(2) 및 도 10에 도시된 제2 반도체장치(4)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(1) 및 도 10에 도시된 제1 반도체장치(3)를 포함할 수 있다. 도 11에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
제1 실시예
1. 제1 반도체장치 2. 제2 반도체장치
10. 커맨드생성부 20. 기준전압생성부
30. 전압생성부 31. 온도전압생성부
32. 감지전압생성부 40. 온도센서
41. 비교부 42. 주기신호생성부
43. 펄스신호생성부 44. 온도코드생성부
411. 제1 비교기 412. 제2 비교기
413. 제어신호생성부 431. 내부주기신호생성부
432. 펄스생성부 4311. 제1 논리부
4312. 제2 논리부 4313. 제3 논리부
4321. 지연부 4322. 제4 논리부
제2 실시예
3. 제1 반도체장치 4. 제2 반도체장치
50. 기준전압생성부 60. 전압생성부
70. 온도센서

Claims (32)

  1. 커맨드어드레스를 출력하고, 온도코드를 수신하는 제1 반도체장치; 및
    상기 커맨드어드레스의 조합이 제1 조합인 경우 내부온도를 감지하고, 상기 커맨드어드레스이 조합이 제2 조합인 경우 상기 내부온도에 대응하는 조합을 갖는 상기 온도코드를 생성하여 출력하되, 상기 내부온도의 온도구간에 따라 상기 온도코드를 생성하는 주기가 조절되는 제2 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 제2 반도체장치는
    상기 내부온도가 기 설정된 온도구간인 경우 제1 주기로 온도코드를 생성하고, 상기 내부온도가 기 설정된 온도구간이 아닌 경우 제2 주기로 온도코드를 생성하는 반도체시스템.
  3. 제 1 항에 있어서, 상기 제1 주기는 상기 제2 주기보다 짧은 주기인 반도체시스템.
  4. 제 1 항에 있어서, 상기 제2 반도체장치는
    상기 커맨드어드레스가 상기 제1 조합인 경우 인에이블되는 제1 커맨드 및 상기 커맨드어드레스가 상기 제2 조합인 경우 인에이블되는 제2 커맨드를 생성하는 커맨드생성부;
    상기 제1 커맨드에 응답하여 상기 기 설정 온도구간을 설정하기 위한 제1 기준전압 및 제2 기준전압을 생성하는 기준전압생성부; 및
    상기 제1 커맨드에 응답하여 상기 내부온도에 대응하는 레벨을 갖는 감지전압의 레벨과 상기 제1 및 제2 기준전압의 레벨을 비교하여 제어신호를 생성하고, 상기 제2 커맨드에 응답하여 상기 제어신호의 레벨에 따라 토글링 주기가 조절되는 펄스신호를 생성하며, 상기 펄스신호에 응답하여 온도전압과 상기 감지전압의 레벨을 비교하여 상기 온도코드를 생성하는 온도센서를 포함하는 반도체시스템.
  5. 제 4 항에 있어서, 상기 기 설정된 온도구간은 상기 감지전압의 레벨이 상기 제1 기준전압과 상기 제2 기준전압 사이의 레벨로 생성되는 경우인 반도체시스템.
  6. 제 4 항에 있어서, 상기 제2 반도체장치는
    상기 제1 커맨드에 응답하여 상기 내부온도에 따라 레벨이 변화하는 상기 온도전압을 생성하고, 상기 감지전압을 생성하는 전압생성부를 더 포함하는 반도체시스템.
  7. 제 6 항에 있어서, 상기 전압생성부는
    파워업구간 이후 인에이블되는 파워업신호에 응답하여 상기 온도전압을 생성하는 온도전압생성부; 및
    상기 제1 커맨드에 응답하여 상기 내부온도에 대응하는 레벨을 갖는 상기 감지전압을 생성하는 감지전압생성부를 포함하는 반도체시스템.
  8. 제 4 항에 있어서, 상기 온도센서는
    상기 감지전압의 레벨이 상기 제1 기준전압의 레벨과 상기 제2 기준전압의 레벨 사이인 경우 인에이블되는 상기 제어신호를 생성하는 비교부;
    상기 제1 커맨드에 응답하여 상기 제1 주기로 토글링하는 제1 주기신호 및 상기 제2 주기로 토글링하는 제2 주기신호를 생성하는 주기신호생성부;
    상기 제어신호에 응답하여 상기 제1 및 제2 주기신호로부터 상기 제1 주기 또는 상기 제2 주기 마다 발생하는 펄스를 포함하는 상기 펄스신호를 생성하는 펄스신호생성부; 및
    상기 제2 커맨드에 응답하여 상기 펄스신호의 펄스생성시점마다 상기 온도전압과 상기 감지전압을 비교하여 상기 온도코드를 생성하는 온도코드생성부를 포함하는 반도체시스템.
  9. 제 8 항에 있어서, 상기 제어신호는 상기 감지전압의 레벨이 상기 제1 기준전압의 레벨 이상이거나 상기 제2 기준전압의 레벨 이하인 경우 디스에이블되는 신호인 반도체시스템.
  10. 제 8 항에 있어서, 상기 비교부는
    상기 제1 기준전압과 상기 감지전압을 비교하여 제1 비교신호를 생성하는 제1 비교기;
    상기 제2 기준전압과 상기 감지전압을 비교하여 제2 비교신호를 생성하는 제2 비교기; 및
    상기 제1 비교신호와 상기 제2 비교신호가 상이한 레벨을 갖는 경우 인에이블되는 상기 제어신호를 생성하는 제어신호생성부를 포함하는 반도체시스템.
  11. 제 8 항에 있어서, 상기 펄스신호생성부는
    상기 제어신호에 응답하여 상기 제1 주기신호 또는 상기 제2 주기신호를 내부주기신호로 전달하는 내부주기신호생성부; 및
    상기 내부주기신호의 펄스생성 시점에 소정구간 발생하는 펄스를 포함하는 상기 펄스신호를 생성하는 펄스생성부를 포함하는 반도체시스템.
  12. 제 11 항에 있어서, 상기 내부주기신호생성부는
    상기 제어신호가 인에이블되는 경우 상기 제1 주기신호를 버퍼링하여 제1 지연주기신호를 생성하는 제1 논리부;
    상기 제어신호가 디스에이블되는 경우 상기 제2 주기신호를 버퍼링하여 제2 지연주기신호를 생성하는 제2 논리부; 및
    상기 제1 주기지연신호 또는 상기 제2 주기지연신호의 펄스에 응답하여 발생하는 펄스를 포함하는 상기 내부주기신호를 생성하는 제3 논리부를 포함하는 반도체시스템.
  13. 제1 커맨드, 제1 커맨드를 출력하고, 온도코드를 수신하는 제1 반도체장치; 및
    상기 제1 커맨드에 응답하여 내부온도를 감지하고, 제2 커맨드에 응답하여 상기 내부온도에 대응하는 조합을 갖는 상기 온도코드를 생성하여 출력하되, 상기 내부온도의 온도구간에 따라 상기 온도코드를 생성하는 주기가 조절되는 제2 반도체장치를 포함하는 반도체시스템.
  14. 제 13 항에 있어서, 상기 제2 반도체장치는
    상기 내부온도가 기 설정된 온도구간인 경우 제1 주기로 온도코드를 생성하고, 상기 내부온도가 기 설정된 온도구간이 아닌 경우 제2 주기로 온도코드를 생성하는 반도체시스템.
  15. 제 13 항에 있어서, 상기 제1 주기는 상기 제2 주기보다 짧은 주기인 반도체시스템.
  16. 제 13 항에 있어서, 상기 제2 반도체장치는
    상기 제1 커맨드에 응답하여 상기 기 설정된 온도구간을 설정하기 위한 제1 기준전압 및 제2 기준전압을 생성하는 기준전압생성부;
    상기 제1 커맨드에 응답합여 상기 내부온도에 따라 레벨이 변화하는 상기 온도전압을 생성하고, 상기 내부온도에 대응하는 레벨을 갖는 감지전압을 생성하는 전압생성부; 및
    상기 제1 커맨드에 응답하여 상기 감지전압의 레벨과 상기 제1 및 제2 기준전압의 레벨을 비교하여 제어신호를 생성하고, 상기 제2 커맨드에 응답하여 상기 제어신호의 레벨에 따라 토글링 주기가 조절되는 펄스신호를 생성하며, 상기 펄스신호에 응답하여 상기 온도전압과 상기 감지전압의 레벨을 비교하여 상기 온도코드를 생성하는 온도센서를 포함하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 기 설정된 온도구간은 상기 감지전압의 레벨이 상기 제1 기준전압과 상기 제2 기준전압 사이의 레벨로 생성되는 경우인 반도체시스템.
  18. 제 16 항에 있어서, 상기 전압생성부는
    파워업구간 이후 인에이블되는 파워업신호에 응답하여 상기 온도전압을 생성하는 온도전압생성부; 및
    상기 제1 커맨드에 응답하여 상기 내부온도에 대응하는 레벨을 갖는 상기 감지전압을 생성하는 감지전압생성부를 포함하는 반도체시스템.
  19. 제 16 항에 있어서, 상기 온도센서는
    상기 감지전압의 레벨이 상기 제1 기준전압의 레벨과 제2 기준전압의 레벨 사이인 경우 인에이블되는 상기 제어신호를 생성하는 비교부;
    상기 제1 커맨드에 응답하여 상기 제1 주기로 토글링하는 제1 주기신호 및 상기 제2 주기로 토글링하는 제2 주기신호를 생성하는 주기신호생성부;
    상기 제어신호에 응답하여 상기 제1 및 제2 주기신호로부터 상기 제1 주기 또는 상기 제2 주기 마다 발생하는 펄스를 포함하는 상기 펄스신호를 생성하는 펄스신호생성부; 및
    상기 제2 커맨드에 응답하여 상기 펄스신호의 펄스생성시점마다 상기 온도전압과 상기 감지전압을 비교하여 상기 온도코드를 생성하는 온도코드생성부를 포함하는 반도체시스템.
  20. 제 19 항에 있어서, 상기 제어신호는 상기 감지전압의 레벨이 상기 제1 기준전압의 레벨 이상이거나 상기 제2 기준전압의 레벨 이하인 경우 디스에이블되는 신호인 반도체시스템.
  21. 제 19 항에 있어서, 상기 비교부는
    상기 제1 기준전압과 상기 감지전압을 비교하여 제1 비교신호를 생성하는 제1 비교기;
    상기 제2 기준전압과 상기 감지전압을 비교하여 제2 비교신호를 생성하는 제2 비교기; 및
    상기 제1 비교신호와 상기 제2 비교신호가 상이한 레벨을 갖는 경우 인에이블되는 상기 제어신호를 생성하는 제어신호생성부를 포함하는 반도체시스템.
  22. 제 19 항에 있어서, 상기 펄스신호생성부는
    상기 제어신호에 응답하여 상기 제1 주기신호 또는 상기 제2 주기신호를 내부주기신호로 전달하는 내부주기신호생성부; 및
    상기 내부주기신호의 펄스생성 시점에 소정구간 발생하는 펄스를 포함하는 상기 펄스신호를 생성하는 펄스생성부를 포함하는 반도체시스템.
  23. 제 22 항에 있어서, 상기 내부주기신호생성부는
    상기 제어신호가 인에이블되는 경우 상기 제1 주기신호를 버퍼링하여 제1 지연주기신호를 생성하는 제1 논리부;
    상기 제어신호가 디스에이블되는 경우 상기 제2 주기신호를 버퍼링하여 제2 지연주기신호를 생성하는 제2 논리부; 및
    상기 제1 주기지연신호 또는 상기 제2 주기지연신호의 펄스에 응답하여 발생하는 펄스를 포함하는 상기 내부주기신호를 생성하는 제3 논리부를 포함하는 반도체시스템.
  24. 커맨드어드레스가 상기 제1 조합인 경우 인에이블되는 제1 커맨드 및 상기 커맨드어드레스가 상기 제2 조합인 경우 인에이블되는 제2 커맨드를 생성하는 커맨드생성부;
    상기 제1 커맨드에 응답하여 제1 기준전압 및 제2 기준전압을 생성하는 기준전압생성부; 및
    상기 제1 커맨드에 응답하여 내부온도에 대응하는 레벨을 갖는 감지전압의 레벨과 상기 제1 및 제2 기준전압의 레벨을 비교하여 제어신호를 생성하고, 상기 제2 커맨드에 응답하여 상기 제어신호의 레벨에 따라 생성주기가 조절되는 온도코드를 생성하는 온도센서를 포함하는 반도체장치.
  25. 제 24 항에 있어서, 상기 온도센서는
    상기 내부온도가 기 설정된 온도구간인 경우 제1 주기로 상기 온도코드를 생성하고, 상기 내부온도가 기 설정된 온도구간이 아닌 경우 제2 주기로 상기 온도코드를 생성하는 반도체장치.
  26. 제 25 항에 있어서, 상기 제1 주기는 상기 제2 주기보다 짧은 주기인 반도체장치.
  27. 제 25 항에 있어서, 상기 기 설정된 온도구간은 상기 감지전압의 레벨이 상기 제1 기준전압과 상기 제2 기준전압 사이의 레벨로 생성되는 경우인 반도체장치.
  28. 제 24 항에 있어서, 상기 온도센서는
    상기 감지전압의 레벨이 상기 제1 기준전압의 레벨과 제2 기준전압의 레벨 사이인 경우 인에이블되는 상기 제어신호를 생성하는 비교부;
    상기 제1 커맨드에 응답하여 제1 주기로 토글링하는 제1 주기신호 및 제2 주기로 토글링하는 제2 주기신호를 생성하는 주기신호생성부;
    상기 제어신호에 응답하여 상기 제1 및 제2 주기신호로부터 상기 제1 주기 또는 상기 제2 주기 마다 발생하는 펄스를 포함하는 펄스신호를 생성하는 펄스신호생성부; 및
    상기 제2 커맨드에 응답하여 상기 펄스신호의 펄스생성시점마다 온도전압과 상기 감지전압을 비교하여 상기 온도코드를 생성하는 온도코드생성부를 포함하는 반도체장치.
  29. 제 28 항에 있어서, 상기 제어신호는 상기 감지전압의 레벨이 상기 제1 기준전압의 레벨 이상이거나 상기 제2 기준전압의 레벨 이하인 경우 디스에이블되는 신호인 반도체장치.
  30. 제 28 항에 있어서, 상기 비교부는
    상기 제1 기준전압과 상기 감지전압을 비교하여 제1 비교신호를 생성하는 제1 비교기;
    상기 제2 기준전압과 상기 감지전압을 비교하여 제2 비교신호를 생성하는 제2 비교기; 및
    상기 제1 비교신호와 상기 제2 비교신호가 상이한 레벨을 갖는 경우 인에이블되는 상기 제어신호를 생성하는 제어신호생성부를 포함하는 반도체장치.
  31. 제 28 항에 있어서, 상기 펄스신호생성부는
    상기 제어신호에 응답하여 상기 제1 주기신호 또는 상기 제2 주기신호를 내부주기신호로 전달하는 내부주기신호생성부; 및
    상기 내부주기신호의 펄스생성 시점에 소정구간 발생하는 펄스를 포함하는 상기 펄스신호를 생성하는 펄스생성부를 포함하는 반도체장치.
  32. 제 31 항에 있어서, 상기 내부주기신호생성부는
    상기 제어신호가 인에이블되는 경우 상기 제1 주기신호를 버퍼링하여 제1 지연주기신호를 생성하는 제1 논리부;
    상기 제어신호가 디스에이블되는 경우 상기 제2 주기신호를 버퍼링하여 제2 지연주기신호를 생성하는 제2 논리부; 및
    상기 제1 주기지연신호 또는 상기 제2 주기지연신호의 펄스에 응답하여 발생하는 펄스를 포함하는 상기 내부주기신호를 생성하는 제3 논리부를 포함하는 반도체장치.
KR1020150128236A 2015-09-10 2015-09-10 반도체장치 및 반도체시스템 KR102324267B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150128236A KR102324267B1 (ko) 2015-09-10 2015-09-10 반도체장치 및 반도체시스템
US15/004,321 US9583174B1 (en) 2015-09-10 2016-01-22 Semiconductor devices and semiconductor systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150128236A KR102324267B1 (ko) 2015-09-10 2015-09-10 반도체장치 및 반도체시스템

Publications (2)

Publication Number Publication Date
KR20170031283A true KR20170031283A (ko) 2017-03-21
KR102324267B1 KR102324267B1 (ko) 2021-11-12

Family

ID=58056647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150128236A KR102324267B1 (ko) 2015-09-10 2015-09-10 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (1) US9583174B1 (ko)
KR (1) KR102324267B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7214464B2 (ja) * 2018-12-20 2023-01-30 キオクシア株式会社 半導体記憶装置
KR20210032111A (ko) 2019-09-16 2021-03-24 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR20210158223A (ko) * 2020-06-23 2021-12-30 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US11817841B2 (en) * 2021-01-12 2023-11-14 Texas Instruments Incorporated Adaptive capacitive filter circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348611A1 (en) * 2014-05-29 2015-12-03 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559906B1 (ko) * 2008-11-05 2015-10-13 삼성전자주식회사 반도체 메모리 장치의 온도 데이터 출력 방법 및 온도 데이터 출력 회로
US8793512B2 (en) 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes
KR20140060137A (ko) 2012-11-09 2014-05-19 삼성전자주식회사 반도체 집적 회로 및 그것의 동작 방법, 반도체 집적 회로의 타이밍 검증 방법 및 테스트 방법
KR20160001948A (ko) * 2014-06-30 2016-01-07 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20160056618A (ko) * 2014-11-12 2016-05-20 삼성전자주식회사 온다이 터미네이션 회로 및 온다이 터미네이션 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348611A1 (en) * 2014-05-29 2015-12-03 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same

Also Published As

Publication number Publication date
KR102324267B1 (ko) 2021-11-12
US9583174B1 (en) 2017-02-28
US20170076776A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
CN109584916B (zh) 存储设备及其控制方法
KR20190099933A (ko) 외부의 전압을 기반으로 동작 모드를 결정하는 메모리 장치 및 그 동작방법
US10096345B2 (en) Semiconductor devices
US10157646B2 (en) Latch control signal generation circuit to reduce row hammering
KR102647418B1 (ko) 반도체장치 및 반도체시스템
US10665318B2 (en) Semiconductor systems
KR102324267B1 (ko) 반도체장치 및 반도체시스템
US9613666B1 (en) Semiconductor devices and semiconductor systems including the same
CN106683696B (zh) 半导体器件
KR20200000904A (ko) 비휘발성 메모리 장치, 이를 포함하는 반도체 시스템 및 이의 동작 방법
US9514801B1 (en) Semiconductor device generating a refresh signal
KR102427894B1 (ko) 반도체장치 및 반도체시스템
US10096371B2 (en) Data storage device and operating method thereof
US20190096493A1 (en) Data storage device and operating method thereof
KR102571185B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US9263125B2 (en) Nonvolatile memory apparatus, and semiconductor system and computer device using the same
KR20180028774A (ko) 대기전류 감소를 위한 펌프 스위칭 제어장치 및 이를 이용한 펌핑 장치
US9318164B2 (en) Semiconductor memory device with power-saving signal
US9722597B2 (en) Initialization signal generation device and nonvolatile memory apparatus using the same
US10353611B2 (en) Data storage device and operating method thereof
US9679621B2 (en) Semiconductor device and semiconductor system
KR20190118292A (ko) 반도체시스템
US11599131B2 (en) Electronic device performing power switching operation
KR20180125657A (ko) 반도체장치
US9627018B1 (en) Semiconductor devices and semiconductor systems including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right