KR20170021328A - 지문 인식 칩 패키징 구조 및 패키징 방법 - Google Patents

지문 인식 칩 패키징 구조 및 패키징 방법 Download PDF

Info

Publication number
KR20170021328A
KR20170021328A KR1020177001914A KR20177001914A KR20170021328A KR 20170021328 A KR20170021328 A KR 20170021328A KR 1020177001914 A KR1020177001914 A KR 1020177001914A KR 20177001914 A KR20177001914 A KR 20177001914A KR 20170021328 A KR20170021328 A KR 20170021328A
Authority
KR
South Korea
Prior art keywords
encapsulation layer
plastic encapsulation
sensing
substrate
chip
Prior art date
Application number
KR1020177001914A
Other languages
English (en)
Other versions
KR101911710B1 (ko
Inventor
지치 왕
치옹 위
웨이 왕
Original Assignee
차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. filed Critical 차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Publication of KR20170021328A publication Critical patent/KR20170021328A/ko
Application granted granted Critical
Publication of KR101911710B1 publication Critical patent/KR101911710B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • G06K9/00006—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1347—Preprocessing; Feature extraction
    • G06V40/1359—Extracting features related to ridge properties; Determining the fingerprint type, e.g. whorl or loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification
    • G06V40/1376—Matching features related to ridge properties or fingerprint texture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

지문 인식 칩 패키징 구조 및 패키징 방법 패키징 구조는, 기판 표면을 갖는 기판 ― 기판 표면에는 제 1 솔더 패드 층이 제공됨 ―; 기판 표면 상에 배열되는 센서 칩 ― 센서 칩에는 제 1 표면 및 제 2 표면이 제공되고, 센서 칩의 제 2 표면은 기판 표면 상에 배열되고, 센서 칩의 제 1 표면에는 센싱 영역 및 둘레 영역이 제공되고, 둘레 영역의 센서 칩의 표면에는 제 2 솔더 패드 층이 제공됨 ―; 어느 하나의 단부에서 제 1 솔더 패드 층 및 제 2 솔더 패드 층에 각각 전기 접속되는 몇몇 리드(lead)들 ― 리드들에는 기판 표면으로부터 가장 멀리 떨어진 정점이 제공되고, 정점과 센서 칩의 제 1 표면 사이의 거리는 제 1 거리임 ― ; 및 기판 표면 및 센서 칩의 제 1 표면 상에 배열되는 라미네이션 층을 포함하고, 라미네이션 층은 리드들 및 센서 칩을 둘러싸고, 라미네이션 층의 표면으로부터 센서 칩의 제 1 표면까지 이르는 거리는 제 2 거리이고, 제 2 거리는 제 1 거리보다 크다. 패키징 구조는 센서 칩의 감도에 대한 감소된 요건들을 허용하고, 따라서 적용 범위를 확대시킨다.

Description

지문 인식 칩 패키징 구조 및 패키징 방법{FINGERPRINT RECOGNITION CHIP PACKAGING STRUCTURE AND PACKAGING METHOD}
본 출원은, 2014년 7월 1일 중국 국가 지적 재산권 국에 출원되고 발명의 명칭이 "FINGERPRINT RECOGNITION CHIP PACKAGING STRUCTURE AND PACKAGING METHOD"인 중국 특허 출원 제 201410310002.0호에 대해 우선권을 주장하며, 상기 출원은 그 전체가 참조로 본원에 통합된다.
본 개시는 반도체 제조 기술 분야에 관한 것이고, 특히 지문 인식 칩에 대한 패키징 구조 및 패키징 방법에 관한 것이다.
현대 세계의 발전에 따라, 사람들은 개인 인식 및 개인 정보 보안의 중요성에 점점 더 주목하고 있다. 인간의 지문은 고유성 및 불변성을 갖고, 지문 인식 기술은 양호한 안전성, 높은 신뢰도의 특성들을 갖고 사용이 용이하고 편리하기 때문에, 지문 인식 기술은 개인 정보 보안을 보호하기 위해 다양한 분야들에서 널리 사용되고 있다. 과학 기술의 지속적인 발전에 따라, 전자 제품의 각각의 종류의 정보 보안 문제는 항상 기술 개발에 대한 초점 포인트들 중 하나이다. 특히 모바일 폰, 랩탑, 태블릿, 디지털 카메라와 같은 모바일 단말의 경우, 정보 보안 요건이 매우 현저하다.
종래의 지문 인식 디바이스의 센싱 방법은 용량성 방법(전계 방법)과 유도성 방법을 포함한다. 지문 인식 디바이스는 사용자 지문을 추출하고 사용자 지문을 전기적 신호로 변환하여 전기적 신호를 출력함으로써 사용자의 지문 정보를 획득한다. 구체적으로, 도 1에 도시된 바와 같이, 도 1은, 기판(100), 기판(100)의 표면에 커플링된 지문 인식 칩(101) 및 지문 인식 칩(101)의 표면을 피복하는 유리 기판(102)을 포함하는 종래의 지문 인식 디바이스의 개략적 단면 구조도이다.
용량성 지문 인식 칩이 예로 취해진다. 지문 인식 칩(101)에는 하나 이상의 용량성 플레이트들이 존재한다. 사용자 손가락의 표피의 위 또는 표피 아래에는 볼록한 융기(ridge) 및 오목한 골짜기(valley)가 존재하기 때문에, 사용자 손가락(103)이 유리 기판(102)의 표면에 접촉하는 경우, 융기로부터 지문 인식 칩(101)까지의 거리는 골짜기로부터 지문 인식 칩(101)까지의 거리와는 상이하다. 따라서, 사용자 손가락(103)의 융기와 용량성 플레이트 사이의 커패시턴스는 사용자 손가락(103)의 골짜기와 용량성 플레이트 사이의 커패시턴스와 상이하다. 지문 인식 칩(101)은 상이한 커패시턴스들을 획득하고, 상이한 커패시턴스들을 대응하는 전기적 신호들로 변환하고 전기적 신호들을 출력할 수 있다. 수신된 전기적 신호들이 수렴된 후, 지문 인식 디바이스는 사용자의 지문 정보를 획득할 수 있다.
그러나, 종래의 지문 인식 디바이스에서는, 지문 인식 칩의 감도 요건이 높고, 이는, 지문 인식 디바이스의 제조 및 적용을 제한한다.
지문 인식 칩에 대한 패키징 구조 및 패키징 방법이 본 개시에 의해 제공된다. 패키징 구조는 센싱 칩의 감도 요건을 낮추고 센싱 칩의 광범위한 적용을 도출할 수 있다.
상기 문제를 해결하기 위해, 기판, 센싱 칩, 와이어 및 플라스틱 캡슐화 층을 포함하는 지문 인식 칩을 위한 패키징 구조가 제공된다. 기판은 기판 표면을 갖고, 기판 표면에는 제 1 솔더 패드 층이 제공된다. 센싱 칩은 기판 표면 상에 배열되고, 센싱 칩은 제 1 표면 및 제 1 표면에 대향하여 배열된 제 2 표면을 갖고, 센싱 칩의 제 2 표면은 기판 표면 상에 배열되고, 센싱 칩의 제 1 표면은 센싱 영역 및 센싱 영역을 둘러싸는 둘레 영역을 포함하고, 둘레 영역 내의 센싱 칩의 표면에는 제 2 솔더 패드 층이 제공된다. 와이어의 2개의 단부들은 각각 제 1 솔더 패드 층 및 제 2 솔더 패드 층에 전기 접속되고, 기판 표면으로부터 가장 멀리 떨어진 와이어의 포인트는 정점이고, 정점으로부터 센싱 칩의 제 1 표면까지의 거리는 제 1 거리이다. 플라스틱 캡슐화 층은 기판 표면 및 센싱 칩의 제 1 표면 상에 배열되며, 여기서 플라스틱 캡슐화 층은 폴리머로 형성되고, 플라스틱 캡슐화 층은 와이어 및 센싱 칩을 둘러싸고, 센싱 영역 상의 플라스틱 캡슐화 층의 표면은 평탄하고, 플라스틱 캡슐화 층의 표면으로부터 센싱 칩의 제 1 표면까지의 거리는 제 2 거리이고, 제 2 거리는 제 1 거리보다 크다.
선택적으로, 제 1 거리는 50 미크론 내지 80 미크론의 범위이고, 제 2 거리는 100 미크론 내지 150 미크론의 범위이다.
선택적으로, 플라스틱 캡슐화 층의 모스(Mohs) 경도는 8H 이상이다.
선택적으로, 플라스틱 캡슐화 층의 유전 상수는 7 내지 9의 범위이다.
선택적으로, 플라스틱 캡슐화 층은 에폭시 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌 테레프탈레이트, 폴리카보네이트, 폴리에틸렌 글리콜 테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌 비닐 아세테이트 코폴리머 또는 폴리비닐 알콜로 형성된다.
선택적으로, 패키징 구조는 기판 표면 상에 배열된 보호 링을 더 포함하고, 여기서 보호 링은 센싱 칩, 와이어 및 플라스틱 캡슐화 층을 둘러싼다.
선택적으로, 보호 링은 플라스틱 캡슐화 층의 표면 상에 추가로 배열되고, 센싱 칩의 센싱 영역의 표면 상의 플라스틱 캡슐화 층은 적어도 보호 링으로부터 노출된다.
선택적으로, 패키징 구조는 센싱 영역 주위의 플라스틱 캡슐화 층에 배열된 그루브를 더 포함하고, 여기서 플라스틱 캡슐화 층의 측벽으로부터 그루브가 노출되고, 플라스틱 캡슐화 층의 표면 상에 배열된 보호 링의 일부는 그루브에 배열된다.
선택적으로, 보호 링의 바닥은 기판 표면 상에 고정되고, 보호 링은 기판을 통해 접지에 접속된다.
선택적으로, 보호 링은 금속으로 형성된다.
선택적으로, 패키징 구조는 플라스틱 캡슐화 층, 와이어, 센싱 칩 및 보호 링을 둘러싸는 하우징을 더 포함하고, 여기서 센싱 영역의 표면 상의 플라스틱 캡슐화 층은 적어도 하우징으로부터 노출되고, 플라스틱 캡슐화 층의 색상은 하우징의 색상과 동일하다.
선택적으로, 패키징 구조는 센싱 칩과 기판 사이에 배열된 접착제 층을 더 포함하고, 여기서 접착제 층은 기판 표면 상에 센싱 칩을 고정시키도록 구성된다.
선택적으로, 패키징 구조는 플라스틱 캡슐화 층의 표면 상에 배열된 유리 플레이트를 더 포함하고, 유리 플레이트는 적어도 센싱 칩의 센싱 영역을 피복한다.
선택적으로, 패키징 구조는 플라스틱 캡슐화 층, 와이어 및 센싱 칩을 둘러싸는 하우징을 더 포함하고, 여기서 센싱 영역의 표면 상의 플라스틱 캡슐화 층은 하우징으로부터 노출되고, 플라스틱 캡슐화 층의 색상은 하우징의 색상과 동일하다.
선택적으로, 패키징 구조는 기판의 단부에 배열된 접속부를 더 포함하고, 여기서 접속부는 센싱 칩을 외부 회로와 전기 접속시키도록 구성된다.
선택적으로, 기판은 경질 기판 또는 연질 기판이다.
그에 따라, 지문 인식 칩의 패키징 구조들 중 임의의 하나를 형성하기 위한 패키징 방법이 제공된다. 패키징 방법은, 기판을 제공하는 단계 ― 기판은 기판 표면을 갖고, 기판 표면에는 제 1 솔더 패드 층이 제공됨 ―; 센싱 칩을 기판 표면 상에 고정시키는 단계 ― 센싱 칩은 제 1 표면 및 제 1 표면의 대향하여 배열된 제 2 표면을 갖고, 센싱 칩의 제 2 표면은 기판 표면 상에 배열되고, 센싱 칩의 제 1 표면은 센싱 영역 및 센싱 영역을 둘러싸는 둘레 영역을 포함하고, 둘레 영역의 센싱 칩의 표면에는 제 2 솔더 패드 층이 제공되고, 제 1 솔더 패드 층들의 수는 제 2 솔더 패드 층들의 수와 동일하고, 제 1 솔더 패드 층의 위치는 제 2 솔더 패드 층의 위치와 일대일로 대응함 ―; 와이어를 형성하는 단계 ― 와이어의 2개의 단부들은 각각 제 1 솔더 패드 층 및 제 2 솔더 패드 층에 전기 접속되고, 기판 표면으로부터 가장 멀리 떨어진 와이어의 포인트는 정점이고, 정점으로부터 센싱 칩의 제 1 표면까지의 거리는 제 1 거리임 ―; 및 기판 표면 및 센싱 칩의 제 1 표면 상에 플라스틱 캡슐화 층을 형성하는 단계를 포함하고, 플라스틱 캡슐화 층은 폴리머로 형성되고, 플라스틱 캡슐화 층은 와이어 및 센싱 칩을 둘러싸고, 센싱 영역 상의 플라스틱 캡슐화 층의 표면은 평탄하고, 플라스틱 캡슐화 층의 표면으로부터 센싱 칩의 제 1 표면까지의 거리는 제 2 거리이고, 제 2 거리는 제 1 거리보다 크다.
선택적으로, 플라스틱 캡슐화 층을 형성하기 위한 공정은 사출 성형 공정, 트랜스퍼 성형 공정 또는 실크 스크린 공정이다.
선택적으로, 플라스틱 캡슐화 층이 형성된 후, 센싱 영역 주위의 플라스틱 캡슐화 층에 그루브가 형성되고, 그루브는 플라스틱 캡슐화 층의 측벽으로부터 노출되고, 보호 링이 플라스틱 캡슐화 층, 와이어 및 센싱 칩 주위의 기판 표면 상에 형성되고, 보호 링의 일부는 플라스틱 캡슐화 층의 표면 상에 배열되고, 센싱 칩의 센싱 영역의 표면 상의 플라스틱 캡슐화 층은 적어도 보호 링으로부터 노출되고, 플라스틱 캡슐화 층의 표면 상에 배열된 보호 링의 일부는 그루브에 배열된다.
종래 기술에 비해 본 개시의 기술적 솔루션들은 하기 이점들을 갖는다.
본 개시의 패키징 구조에서, 센싱 칩의 제 2 표면은 기판 표면 상에 배열되고, 센싱 칩의 제 1 표면은 사용자 지문을 추출하도록 구성된 센싱 영역을 갖는다. 기판 표면 및 센싱 칩의 제 1 표면 상에 배열된 플라스틱 캡슐화 층은 센싱 칩의 센싱 영역의 표면을 피복하고, 플라스틱 캡슐화 층은 센싱 영역을 보호하도록 구성된다. 사용자의 손가락이 센싱 영역의 플라스틱 캡슐화 층의 표면 상에 배치되는 경우, 사용자 지문이 센싱 영역에서 추출될 수 있다. 센싱 칩은 사용자 지문을 전기적 신호로 변환하여 출력할 수 있다. 플라스틱 캡슐화 층은 폴리머로 형성되기 때문에, 폴리머가 우수한 연성 및 가요성 및 양호한 피복 기능을 제공하고, 플라스틱 캡슐화 층이 얇고, 플라스틱 캡슐화 층의 경도가 높고, 플라스틱 캡슐화 층이 센싱 칩을 보호하기에 충분한 경도를 갖는다. 또한, 플라스틱 캡슐화 층의 표면으로부터 센싱 칩까지의 거리가 감소되고, 센싱 칩은 사용자 지문을 용이하게 검출할 수 있다. 따라서, 패키징 구조는 센싱 칩의 감도에 대한 요건을 감소시킬 수 있고, 이는, 지문 인식 칩에 대한 패키징 구조의 광범위한 적용을 도출한다.
둘째로, 플라스틱 캡슐화 층은 폴리머로 형성된다. 센싱 영역을 보호하기 위해 플라스틱 캡슐화 층을 채택하는 것은 패키징 구조의 제조 비용을 감소시킬 수 있다. 그리고, 플라스틱 캡슐화 층은 센싱 영역 이외에 기판 및 센싱 칩의 표면 상에 추가로 배열되어 센싱 칩을 패키징하고 센싱 칩을 기판 표면에 고정시킨다. 지문 인식 칩에 대한 패키징 구조는 간단하다.
셋째로, 기판 표면에는 제 1 솔더 패드 층이 제공된다. 센싱 칩의 제 1 표면에는 제 2 솔더 패드 층이 제공된다. 그리고 제 2 솔더 패드 층은 제 1 솔더 패드 층과 일대일로 대응한다. 와이어의 2개의 단부들은 센싱 칩 및 기판을 커플링시키기 위해 제 1 솔더 패드 층 및 제 2 솔더 패드 층에 각각 전기 접속된다. 제 2 솔더 패드 층이 센싱 칩의 제 1 표면 상에 배열되기 때문에, 패키징 구조가 간단하고, 패키징 구조의 제조 비용이 낮다. 그리고 와이어의 정점으로부터 센싱 칩의 제 1 표면까지의 제 1 거리가 존재하고, 플라스틱 캡슐화 층의 표면으로부터 센싱 칩의 제 1 표면까지의 제 2 거리가 존재하고, 제 2 거리는 제 1 거리보다 크다. 따라서, 플라스틱 캡슐화 층은 와이어를 보호하기 위해 와이어를 완전히 둘러싸고, 와이어를 외부로부터 전기 절연시킨다.
또한, 제 1 거리는 50 미크론 내지 80 미크론의 범위이다. 제 1 거리는 와이어의 정점으로부터 센싱 칩의 제 1 표면까지의 거리이다. 정점으로부터 센싱 칩의 표면까지의 거리가 50 미크론 내지 80 미크론의 범위인 경우, 제 1 솔더 패드 층과 제 2 솔더 패드 층 사이의 양호한 전기적 접속이 보장되고, 플라스틱 캡슐화 층은 단락 회로를 방지하기 위해 와이어 및 센싱 칩을 완전히 전기 절연할 수 있다. 제 2 거리는 100 미크론 내지 150 미크론의 범위이다. 제 2 거리는 플라스틱 캡슐화 층의 표면으로부터 센싱 칩의 표면까지의 거리이다. 플라스틱 캡슐화 층의 표면으로부터 센싱 칩의 표면까지의 거리가 100 미크론 내지 150 미크론의 범위인 경우, 플라스틱 캡슐화 층은 와이어를 외부로부터 완전히 전기 절연하기 위해 와이어를 완전히 피복하고 둘러쌀 수 있다. 그리고 제 2 거리는 플라스틱 캡슐화 층의 표면으로부터 센싱 칩의 센싱 영역까지의 거리이고, 따라서 센싱 영역의 표면 상의 플라스틱 캡슐화 층은 얇고, 플라스틱 캡슐화 층의 표면에 접촉하는 사용자 지문은 센싱 영역에서 용이하게 검출될 수 있고, 센싱 칩의 감도의 요건은 감소된다.
또한, 플라스틱 캡슐화 층의 모스 경도는 8H 이상이다. 플라스틱 캡슐화 층의 경도는 높다. 센싱 영역의 표면 상의 플라스틱 캡슐화 층이 얇더라도, 플라스틱 캡슐화 층은 여전히 센싱 영역을 보호하기에 충분한 경도를 갖는다. 사용자 손가락이 센싱 영역 상의 플라스틱 캡슐화 층의 표면 상에 배치되는 경우, 플라스틱 캡슐화 층은 쉽게 왜곡 및 마모되지 않고, 따라서 사용자 지문의 추출 결과는 더 정확하다.
또한, 플라스틱 캡슐화 층의 유전 상수는 7 내지 9의 범위이다. 플라스틱 캡슐화 층의 유전 상수는 크고, 플라스틱 캡슐화 층의 전기적 절연 성능은 더 양호하고, 센싱 영역에 대한 플라스틱 캡슐화 층의 보호 능력은 더 양호하다. 센싱 영역의 표면 상의 플라스틱 캡슐화 층이 얇더라도, 사용자 손가락과 센싱 영역 사이의 전기적 절연 능력은 강력하다. 사용자 손가락과 센싱 영역 사이에 생성되는 커패시턴스는 크고, 커패시턴스는 검출될 수 있는 범위 내에 있다.
또한, 기판 표면에는 보호 링이 제공된다. 보호 링은 센싱 칩, 와이어 및 플라스틱 캡슐화 층을 둘러싼다. 보호 링은, 센싱 칩 상에 정적 보호를 수행하고 센싱 영역에서 검출된 사용자 지문 데이터의 정확도를 감소시키는 것을 회피하도록 구성된다. 보호 링은 센싱 칩에 의해 출력되는 신호 잡음을 추가로 제거할 수 있고, 센싱 칩에 의해 검출된 데이터 및 센싱 칩에 의해 출력된 신호는 더 정확하다.
본 개시의 패키징 방법에서, 센싱 칩의 제 1 표면은 센싱 영역을 갖는다. 기판 및 센싱 칩의 표면 상에 형성된 플라스틱 캡슐화 층은 센싱 영역의 표면을 추가로 피복한다. 플라스틱 캡슐화 층은 센싱 칩을 패키징하고 센싱 칩의 센싱 영역을 보호할 수 있다. 사용자 손가락이 센싱 영역의 플라스틱 캡슐화 층의 표면 상에 배치되는 경우, 지문이 검출될 수 있다. 플라스틱 캡슐화 층은 폴리머로 형성되기 때문에, 폴리머가 우수한 연성 및 유연성 및 양호한 피복 기능을 제공하고, 센싱 영역의 표면 상의 플라스틱 캡슐화 층이 얇고, 플라스틱 캡슐화 층의 경도가 높고, 플라스틱 캡슐화 층이 센싱 칩을 보호하기에 충분한 경도를 갖는다. 또한, 플라스틱 캡슐화 층의 표면으로부터 센싱 칩까지의 거리가 감소되고, 사용자 지문 데이터는 센싱 영역에서 용이하게 검출될 수 있다. 형성된 패키징 구조는 센싱 칩의 감도의 요건을 감소시킬 수 있다. 패키징 방법의 적용 분야는 광범위하다. 또한, 플라스틱 캡슐화 층이 센싱 칩을 패키징하고 센싱 영역을 보호할 수 있기 때문에, 센싱 칩을 패키징하기 위한 방법은 단순화된다. 플라스틱 캡슐화 층은 폴리머로 형성되고, 플라스틱 캡슐화 층을 형성하기 위한 비용은 낮고, 이는 패키징 공정의 비용을 감소시킨다.
도 1은 종래 기술에서 지문 인식 디바이스의 개략적 단면 구조도이다.
도 2는 본 개시의 바람직한 실시예에 따른 지문 인식 칩에 대한 패키징 구조의 개략도이다.
도 3은 본 개시의 바람직한 실시예에 따른 지문 인식 칩에 대한 패키징 구조의 개략도이다.
도 4는 본 개시의 바람직한 실시예에 따른 지문 인식 칩에 대한 패키징 구조의 개략도이다.
도 5는 본 개시의 바람직한 실시예에 따른 지문 인식 칩에 대한 패키징 구조의 개략도이다.
도 6은 본 개시의 바람직한 실시예에 따른 지문 인식 칩에 대한 패키징 구조의 개략도이다.
도 7은 본 개시의 바람직한 실시예에 따른 지문 인식 칩에 대한 패키징 구조의 개략도이다.
도 8 내지 도 11은 본 개시의 실시예에 따른 패키징 프로세스에서 지문 인식 칩에 대한 패키징 구조의 개략적 단면 구조도이다.
배경에서 설명된 바와 같이, 종래의 지문 인식 디바이스에서는, 지문 인식 칩의 감도 요건이 높고, 지문 인식 디바이스의 제조 및 적용은 제한된다.
도 1을 참조하면, 지문 인식 칩(101)의 표면은 지문 인식 칩(101)을 보호하도록 구성된 유리 기판(102)에 의해 피복됨을 연구로부터 확인할 수 있다. 사용자 손가락(103)은 유리 기판(102)에 직접 접촉한다. 유리 기판(102)이 충분한 보호 능력을 갖도록 보장하기 위해, 유리 기판(102)은 두껍다. 그러나, 유리 기판(102)이 두껍기 때문에, 지문 인식 칩(101)은 사용자 지문을 정확하게 추출하기 위해 높은 감도를 갖도록 요구된다. 그러나, 고감도의 지문 인식 칩의 제조는 어렵고, 제조 비용이 높으며, 이는, 지문 인식 칩의 적용 및 마케팅을 제한한다.
특히, 용량성 지문 인식 디바이스를 예로 취하는 것을 계속하면, 사용자 손가락(103)이 유리 기판(102)의 표면 상에 배치되는 경우, 지문 인식 칩(101)의 용량성 플레이트와 사용자 손가락(103) 사이에 커패시터가 생성된다. 사용자 손가락(103) 및 용량성 플레이트는 커패시터의 2개의 극이다. 유리 기판(102)은 커패시터의 2개의 극 사이의 유전체이다. 그러나, 유리 기판(102)이 두껍기 때문에, 사용자 손가락(103)과 용량성 플레이트 사이의 커패시턴스는 크다. 그러나, 사용자 손가락(103)의 융기와 골짜기 사이의 높이 차이는 작고, 융기와 용량성 플레이트 사이의 커패시턴스와, 골짜기와 용량성 플레이트 사이의 커패시턴스간의 차이는 매우 작다. 커패시턴스의 차이를 정확하게 검출하기 위해, 지문 인식 칩(101)은 높은 감도를 갖도록 요구된다.
상기 문제를 해결하기 위해, 본 개시는 지문 인식 칩에 대한 패키징 구조 및 패키징 방법을 제공한다. 패키징 구조에서, 센싱 칩의 센싱 영역은 플라스틱 캡슐화 층에 의해 피복된다. 센싱 영역의 표면 상의 플라스틱 캡슐화 층은 종래의 유리 기판을 대체하고, 사용자 손가락과 직접 접촉할 수 있으며 센싱 칩을 보호하도록 구성된다. 플라스틱 캡슐화 층은 폴리머로 형성된다. 폴리머는 양호한 연성 및 가요성을 갖고, 플라스틱 캡슐화 층은 두껍고, 플라스틱 캡슐화 층의 경도는 높다. 플라스틱 캡슐화 층이 센싱 칩을 보호할 수 있는 경우 플라스틱 캡슐화 층의 표면으로부터 센싱 칩까지의 거리가 감소되고, 센싱 칩은 사용자 지문을 용이하게 검출할 수 있다. 대응적으로, 패키징 구조는 센싱 칩의 감도에 대한 요건을 감소시키고, 지문 인식 칩에 대한 패키징 구조의 광범위한 적용을 도출한다.
본 개시의 목적, 특성 및 이점을 더 명확하게 하고 이해하기 용이하게 하기 위해, 이하 본 개시의 특정 실시예들이 도면과 함께 구체적으로 예시된다.
도 2 내지 도 7 각각은 본 개시의 실시예에 따른 지문 인식 칩에 대한 패키징 구조의 개략도들이다.
도 2를 참조하면, 지문 인식 칩에 대한 패키징 구조는 기판(200), 센싱 칩(201), 와이어(208) 및 플라스틱 캡슐화 층(203)을 포함한다. 기판(200)은 기판 표면(230)을 갖고, 기판(200)의 기판 표면(230)에는 제 1 솔더 패드 층(205)이 제공된다. 센싱 칩(201)은 기판(200)의 기판 표면(230) 상에 배열되고, 센싱 칩(201)은 제 1 표면(210) 및 제 1 표면(210)에 대향하여 배열된 제 2 표면(220)을 갖고, 센싱 칩(201)의 제 2 표면(220)은 기판(200)의 기판 표면(230) 상에 배열되고, 센싱 칩(201)의 제 1 표면(210)은 센싱 영역(211) 및 센싱 영역(211)을 둘러싸는 둘레 영역(212)을 포함하고, 둘레 영역(212) 내의 센싱 칩(201)의 표면에는 제 2 솔더 패드 층(207)이 제공된다. 제 1 솔더 패드 층들(205)의 수는 제 2 솔더 패드 층들(207)의 수와 동일하고, 제 1 솔더 패드 층(205)의 위치는 제 2 솔더 패드 층(207)의 위치와 일대일로 대응한다. 와이어(208)의 2개의 단부들은 각각 제 1 솔더 패드 층(205) 및 제 2 솔더 패드 층(207)에 전기 접속되고, 기판(200)의 기판 표면(230)으로부터 가장 멀리 떨어진 와이어(208)의 포인트는 정점 A이고, 정점으로부터 센싱 칩의 제 1 표면(210)까지의 거리는 제 1 거리이다. 플라스틱 캡슐화 층(203)은 기판(200)의 기판 표면(230) 및 센싱 칩(201)의 제 1 표면(210) 상에 배열되며, 여기서 플라스틱 캡슐화 층(203)은 폴리머로 형성되고, 플라스틱 캡슐화 층(203)은 와이어(208) 및 센싱 칩(201)을 둘러싸고, 센싱 영역(201) 상의 플라스틱 캡슐화 층(203)의 표면은 평탄하고, 플라스틱 캡슐화 층(203)의 표면으로부터 센싱 칩(201)의 제 1 표면(210)까지의 거리는 제 2 거리이고, 제 2 거리는 제 1 거리보다 크다.
이하, 지문 인식 칩에 대한 패키징 구조가 상세히 설명된다.
기판(200)은 센싱 칩(201)을 고정시키고 센싱 칩(201)을 다른 컴포넌트들 또는 회로들에 전기 접속시키도록 구성된다. 기판(200)은 경질 기판, 또는 요건에 따라 센싱 칩(201)의 컴포넌트들을 배열하거나 단자를 조절할 수 있는 연질 기판이다. 실시예에서, 기판(200)은 경질 기판이다. 경질 기판은 PCB 기판, 유리 기판, 금속 기판, 반도체 기판 또는 폴리머 기판이다.
기판(200)은 기판 표면(230)을 갖고, 센싱 칩(201)은 기판(200)의 기판 표면(230)에 커플링된다. 기판(200)의 기판 표면(230)에는 라우팅 층(미도시)이 제공된다. 라우팅 층은 기판(200)의 기판 표면(230) 상의 제 2 접속 단부(205)에 접속된다. 제 2 접속 단부(205)는 센싱 칩(201)의 표면 상의 칩 회로에 접속된다.
이 실시예에서, 접속부(204)는 기판(200)의 일 단부에 배열된다. 접속부(204)는 센싱 칩(201)을 외부 회로에 전기 접속시키도록 구성된다. 접속부(204)는 전도성 재료로 형성될 수 있다. 접속부(204)는 라우팅 층에 전기 접속되고, 칩 회로는, 기판(200)의 기판 표면(230)의 라우팅 층 및 접속부(204)를 통해 외부 회로 또는 컴포넌트에 전기 접속되어 전기적 신호를 송신한다.
센싱 칩(201)의 제 1 표면(210) 상의 센싱 영역(211)은 사용자의 지문 정보를 검출 및 수신하도록 구성된다. 센싱 영역(211)은 용량성 구조 또는 유도성 구조를 가질 수 있다. 용량성 구조 또는 유도성 구조는 사용자의 지문 정보를 획득하기 위해 사용될 수 있다.
제 1 솔더 패드 층(205)이 와이어(208)를 통해 제 2 솔더 패드 층(207)에 접속되기 때문에, 센싱 칩(201)과 기판(200) 사이에 접착제 층(301)이 존재하고, 접착제 층(301)은 기판(200)의 기판 표면(230) 상에 센싱 칩(201)을 고정시키도록 구성된다.
이 실시예에서, 센싱 영역(211)은 적어도 하나의 용량성 플레이트를 갖는다. 사용자 손가락이 센싱 영역(211) 상의 플라스틱 캡슐화 층(203)의 표면 상에 배치되는 경우, 용량성 플레이트, 플라스틱 캡슐화 층(203) 및 사용자 손가락에 의해 용량성 구조가 형성된다. 센싱 영역(211)은 사용자 손가락의 융기와 용량성 플레이트 사이의 커패시턴스와, 사용자 손가락의 표면 상의 골짜기와 용량성 플레이트 사이의 커패시컨스간의 커패시턴스 차이를 획득하고, 칩 회로를 통해 커패시턴스 차이를 프로세싱한 후, 프로세싱된 커패시턴스 차이를 출력하여 사용자 지문의 데이터를 획득할 수 있다.
센싱 칩(201)의 제 1 표면(210)은 센싱 영역(211)을 둘러싸는 둘레 영역(212)을 더 포함한다. 센싱 칩(201)의 제 1 표면(210)의 둘레 영역(212)은 칩 회로(미도시)를 갖는다. 칩 회로는 센싱 영역(211)의 용량성 구조 또는 유도성 구조에 전기 접속되고, 칩 회로는 용량성 구조 또는 유도성 구조에 의해 출력된 전기적 신호를 프로세싱하기 위해 사용된다.
센싱 칩(201)의 둘레 영역(212)의 표면은 제 2 솔더 패드 층(207)을 더 갖는다. 제 2 솔더 패드 층(207)은 기판(200)의 기판 표면 상의 제 1 솔더 패드 층(205)에 전기 접속된다. 또한, 칩 회로는 제 1 접속 단부(207)에 접속되어 센싱 칩(201)의 센싱 영역(211)과 기판(200) 사이의 전기 접속을 구현하고, 기판 표면 상의 라우팅 층 및 접속부(204)를 통해 외부 회로로의 전기적 신호의 송신을 구현한다.
제 2 솔더 패드 층(207)은 센싱 칩(201)의 제 1 표면(210) 상에 배열된다. 제 2 솔더 패드 층(207)은 와이어(208)를 통해 제 1 솔더 패드 층(205)에 접속된다. 센싱 칩(201)이 기판(200)의 기판 표면에 고정되기 전에, 센싱 칩(201)의 구조를 변경할 어떠한 필요도 없다. 센싱 칩(201)과 기판(200) 사이의 전기 접속이 구현될 수 있다. 따라서 패키징 구조는 간단하고 제조 비용이 낮다.
제 2 솔더 패드 층(207)은 센싱 칩(201)의 둘레 영역(212)에 배열되고, 둘레 영역(212)은 센싱 영역(211)을 둘러싸기 때문에, 제 2 솔더 패드 층(207)은 센싱 칩(201)의 마진(margin) 근처의 영역에 배열된다. 제 2 솔더 패드 층(207) 및 제 2 솔더 패드 층(207)에 접속된 와이어(208)에 의해 점유되는 센싱 칩(201)의 중앙의 유효 면적(센싱 영역(211) 및 칩 회로를 갖는 면적)의 비율은 작고, 이는, 센싱 칩(201)의 칩 공간 활용률을 개선하고, 패키징 구조의 제조 비용을 낮춘다. 또한, 제 2 솔더 패드 층(207)과 와이어(208)가 센싱 칩(201)의 마진 근처의 영역에 배열되기 때문에, 센싱 칩(201)을 둘러싸는 하우징(400)(도 3에 도시됨) 또는 보호 링(209)(도 4에 도시됨)으로부터 노출되는 센싱 영역(211)의 개구부의 크기는 기술적 요건에 따라 조절될 수 있다. 개구부가 큰 경우에도, 센싱 영역(211)에 의해 사용자 지문을 검출하는 정확도에 영향을 미치지 않는다.
와이어(208)의 2개의 단부들은 제 1 솔더 패드 층(205) 및 제 2 솔더 패드 층(207)에 각각 접속되고, 칩 회로는 기판(200)의 표면의 라우팅 층에 전기 접속된다. 라우팅 층은 접속부(204)에 전기 접속되고, 센싱 칩(201) 및 센싱 영역(211)의 표면 상의 칩 회로는 외부 회로 또는 컴포넌트들에 전기적 신호를 송신한다. 와이어(208)는 금속으로 형성되고, 금속은 구리, 텅스텐, 알루미늄, 금 또는 은이다.
와이어(208)는 제 1 솔더 패드 층(205)과 제 2 솔더 패드 층(207) 사이에 접속되고, 따라서 와이어(208)는 만곡된다. 와이어(208)는, 기판(200)의 기판 표면으로부터 가장 멀리 떨어져 있는 정점 A를 갖는다. 그리고, 정점 A는 센싱 칩(201)의 제 1 표면(210)보다 높아서, 플라스틱 캡슐화 층(203)은 와이어(208)를 완전히 둘러싸고 와이어(208)를 센싱 칩(201)으로부터 전기 절연시킨다. 이 실시예에서, 제 1 솔더 패드 층(205)으로부터 제 2 솔더 패드 층(207)까지의 거리, 센싱 칩(201)의 두께 및 정점 A로부터 센싱 칩(201)의 제 1 표면(210)까지의 제 1 거리는 50 미크론 내지 80 미크론의 범위이다.
플라스틱 캡슐화 층(203)이 와이어(208)를 완전히 둘러싸게 하고, 와이어가 외부로 노출된 표면을 갖지 않게 하기 위해, 플라스틱 캡슐화 층(203)의 표면으로부터 센싱 칩(201)의 제 1 표면(210)까지의 제 2 거리는 제 1 거리보다 크다. 이 실시예에서, 제 2 거리는 100 미크론 내지 150 미크론의 범위이다.
플라스틱 캡슐화 층(203)은 기판(200)의 기판 표면 상에 배열되고 센싱 칩(201) 및 와이어(208)를 둘러싸고, 센싱 칩(201)을 기판(200)의 기판 표면 상에 고정시키고 센싱 칩(201) 및 와이어(208)를 보호하고, 센싱 칩(201) 및 와이어(208)를 외부로부터 전기 절연되게 하도록 구성된다.
플라스틱 캡슐화 층(203)은 센싱 칩(201)의 센싱 영역(211)의 표면 상에 추가로 배열되어, 플라스틱 캡슐화 층(203)은 센싱 영역(211)을 보호할 수 있다. 사용자 손가락은 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)에 직접 접촉할 수 있다. 플라스틱 캡슐화 층(203)이 센싱 칩(201)을 보호하고 고정시키고 센싱 칩(201)의 센싱 영역(211)을 보호할 수 있고 사용자 손가락과 직접 접촉할 수 있기 때문에, 이 실시예의 지문 인식 칩에 대한 패키징 구조는 간단하고, 이는, 제조 비용을 감소시킬 수 있다.
플라스틱 캡슐화 층(203)은 폴리머로 형성된다. 폴리머는 양호한 연성 및 가요성 및 양호한 피복 기능을 갖고, 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)은 얇아서 사용자 손가락 지문에 대한 센싱 칩(201)의 센싱 능력을 향상시킨다. 또한, 폴리머의 종류를 선택 및 조절함으로써, 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)은 높은 경도를 가질 수 있고, 그에 따라, 센싱 칩(211)에 대한 플라스틱 캡슐화 층(203)의 충분한 보호 능력을 보장할 수 있다.
센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)의 두께는 100 미크론 내지 150 미크론의 범위이다. 이 두께는 얇다. 센싱 영역(211) 상의 플라스틱 캡슐화 층(203)의 표면 상에 사용자 손가락이 배치되는 경우, 사용자 손가락으로부터 센싱 영역(211)까지의 거리는 짧아서, 센싱 영역(211)은 사용자 손가락의 지문을 용이하게 검출할 수 있고, 센싱 칩(201)의 고감도 요건이 낮춰진다.
이 실시예에서, 센싱 영역(211)은 용량성 플레이트를 갖는다. 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)이 얇기 때문에, 센싱 영역(211) 상의 플라스틱 캡슐화 층(203)의 표면 상에 사용자 손가락이 배치되는 경우, 사용자 손가락으로부터 용량성 플레이트까지의 거리는 짧아서, 사용자 손가락과 용량성 플레이트 사이의 커패시턴스는 작다. 대응적으로, 사용자 손가락의 표면 상의 융기(볼록)와 용량성 플레이트 사이의 커패시턴스와, 사용자 손가락의 표면 상의 골짜기(오목)와 용량성 플레이트 사이의 커패시턴스간의 커패시턴스 차이가 크고, 따라서 센싱 영역(211)은 사용자 손가락의 지문 정보를 검출하기 용이하다.
플라스틱 캡슐화 층(203)의 모스 경도는 8H 이상이다. 플라스틱 캡슐화 층(203)의 경도는 높다. 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)이 얇더라도, 플라스틱 캡슐화 층(203)은 센싱 칩(201)의 센싱 영역(211)을 여전히 보호할 수 있다. 사용자 손가락이 센싱 영역(211)의 플라스틱 캡슐화 층(203)의 표면 상으로 이동하는 경우, 센싱 칩(201)은 손상되지 않을 수 있다. 그리고 플라스틱 캡슐화 층(203)의 경도가 높기 때문에, 플라스틱 캡슐화 층(203)은 왜곡되기 어렵다. 사용자 손가락이 플라스틱 캡슐화 층(203)의 표면을 누르더라도, 플라스틱 캡슐화 층(203)의 두께가 변경되기 어렵고, 그에 따라, 센싱 영역(211)의 검출 결과 정확도를 보장한다.
플라스틱 캡슐화 층(203)의 유전 상수는 7 내지 9의 범위이다. 플라스틱 캡슐화 층(203)의 전기 절연 능력은 강력하다. 센싱 영역(211)에 대한 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)의 보호 능력은 강력하다.
이 실시예에서, 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)은 얇다. 사용자 손가락과 용량성 플레이트 사이의 커패시턴스는 플라스틱 캡슐화 층(203)의 두께에 반비례하고 플라스틱 캡슐화 층(203)의 유전 상수에 비례한다. 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)이 얇고 플라스틱 캡슐화 층(203)의 유전 상수가 큰 경우, 사용자 손가락과 용량성 플레이트 사이의 커패시턴스는 센싱 영역(211)에 의해 검출될 수 있는 범위 내에 있고, 이는, 과하게 큰 또는 과하게 작은 커패시턴스에 의해 초래되는 센싱 영역(211)의 센싱 실패를 방지한다.
센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)의 두께는 20 미크론 내지 100 미크론의 범위이다. 유전 상수는 7 이상이다. 플라스틱 캡슐화 층(203)의 유전 상수가 클수록 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)의 두께가 더 두꺼워지고, 사용자 손가락과 용량성 플레이트 사이의 커패시턴스는 센싱 영역(211)에서 검출될 수 있는 안정된 범위에 있다.
플라스틱 캡슐화 층(203)은 에폭시 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌 테레프탈레이트, 폴리카보네이트, 폴리에틸렌 글리콜 테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌 비닐 아세테이트 코폴리머, 폴리비닐 알콜 또는 다른 적절한 폴리머로 형성된다.
일 실시예에서, 도 3을 참조하면, 패키징 구조는 플라스틱 캡슐화 층(203), 와이어(208) 및 센싱 칩(201)을 둘러싸는 하우징(400)을 더 포함하고, 여기서 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)은 하우징(400)으로부터 노출되고, 플라스틱 캡슐화 층(203)의 색상은 하우징(400)의 색상과 동일하다. 예를 들어, 하우징(400)의 색상이 흑색인 경우, 플라스틱 캡슐화 층(203)의 색상은 흑색이다. 하우징(400)의 색상이 백색인 경우, 플라스틱 캡슐화 층(203)의 색상은 백색이다. 이러한 방식으로, 지문 인식 칩을 위한 전체 패키징 구조는 미적이고 조정적이다.
일 실시예에서, 도 4를 참조하면, 패키징 구조는 기판(200)의 표면 상에 배열된 보호 링(209)을 더 포함한다. 보호 링(209)은 센싱 칩(201), 와이어(208) 및 플라스틱 캡슐화 층(203)을 둘러싼다. 보호 링(209)의 바닥은 기판(200)의 기판 표면(230) 상에 고정된다. 보호 링(209)는 기판(200)을 통해 접지에 접속된다.
이 실시예에서, 보호 링(209)은 플라스틱 캡슐화 층(203)의 표면 상에 추가로 배열되고, 센싱 칩(201)의 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)은 적어도 보호 링(209)으로부터 노출된다. 다른 실시예들에서, 보호 링은 오직 센싱 칩(201), 와이어(208) 및 플라스틱 캡슐화 층(203) 주위에만 배열되고, 플라스틱 캡슐화 층(203)의 표면은 보호 링으로부터 노출된다.
보호 링(209)은 금속으로 형성된다. 금속은 구리, 텅스텐, 알루미늄, 은 또는 금이다. 보호 링(209)은 센싱 칩(201) 상에서 정적 보호를 수행하도록 구성된다. 보호 링(209)이 금속으로 형성되기 때문에, 보호 링(209)은 전기를 전도할 수 있다. 사용자 손가락이 플라스틱 캡슐화 층(203)에 접촉하는 경우 정적(static)이 생성된다. 정전하는 먼저 보호 링(209)으로부터 기판(200)으로 송신되어, 플라스틱 캡슐화 층(203)이 과도하게 큰 정전압에 의해 파괴되는 것을 방지하고 센싱 칩(201)을 보호하고, 지문 검출의 정확도를 개선하고, 센싱 칩(201)에 의해 출력되는 신호 잡음을 제거하고, 센싱 칩(201)에 의해 출력되는 신호는 더 정확하다.
일 실시예에서, 도 5를 참조하면, 패키징 구조는 센싱 영역(211) 주위의 플라스틱 캡슐화 층(203)에 배열되는 그루브를 더 포함하고, 여기서 플라스틱 캡슐화 층(203)의 측벽으로부터 그루브가 노출되고, 플라스틱 캡슐화 층(203)의 표면 상에 배열된 보호 링(209)의 일부는 그루브에 배열된다. 보호 링(209)의 최상부 표면 및 플라스틱 캡슐화 층(203)의 표면은 평탄하고, 이는, 패키징 구조의 크기를 좁히는데 유리하다. 그리고 센싱 영역(211) 외부의 플라스틱 캡슐화 층(203)은 그루브를 형성하기 위해 에칭될 필요가 있어서, 단지, 센싱 영역(211)의 표면 상에 배열된 플라스틱 캡슐화 층(203)의 표면이 평탄하고, 플라스틱 캡슐화 층(203)을 형성하기 위한 공정이 정확하게 제어되기 용이하고, 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)의 두께가 정확하게 제어되기 용이한 것을 보장할 필요가 있다.
일 실시예에서, 도 6을 참조하면, 패키징 구조는 플라스틱 캡슐화 층(203), 와이어(208), 센싱 칩(201) 및 보호 링(209)을 둘러싸는 하우징(400)을 더 포함한다. 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)은 적어도 하우징(400)으로부터 노출되고, 플라스틱 캡슐화 층(203)의 색상은 하우징(400)의 색상과 동일하다.
일 실시예에서, 도 7을 참조하면, 패키징 구조는 플라스틱 캡슐화 층(203)의 표면 상에 배열된 유리 플레이트(500)를 더 포함하고, 유리 플레이트(500)는 적어도 센싱 칩(201)의 센싱 영역(211)을 피복한다. 이 실시예에서, 플라스틱 캡슐화 층(203), 센싱 칩(201) 및 와이어(208)를 둘러싸는 보호 링(209)이 존재한다. 플라스틱 캡슐화 층(203)의 표면은 보호 링(209)으로부터 노출된다. 유리 플레이트(500)는 플라스틱 캡슐화 층(203)의 표면 상에 배열되고, 패키징 구조는 더 미적이다.
유리 플레이트(500)는 추가로, 센싱 칩(201)의 센싱 영역(211)을 보호하고 센싱 영역(203)의 표면 상의 플라스틱 캡슐화 층(203)을 보호하여 플라스틱 캡슐화 층(203)이 마모되는 것을 방지하기 위해 사용된다. 이 실시예에서, 플라스틱 캡슐화 층(203)이 이미 센싱 영역(211)의 표면을 피복하고 있기 때문에, 유리 플레이트(500)가 센싱 영역(211)을 보호하는 역할을 할 필요가 없다. 유리 플레이트(500)가 마모로부터 플라스틱 캡슐화 층(203)을 보호할 수 있는 한 유리 플레이트(500)는 얇다. 따라서, 센싱 칩(201)의 센싱 능력이 여전히 개선되고, 센싱 칩(201)의 고감도에 대한 요구는 낮아진다.
이 실시예에서, 센싱 칩의 제 2 표면은 기판 표면 상에 배열되고, 센싱 칩의 제 1 표면은 사용자 지문을 추출하도록 구성된 센싱 영역을 갖는다. 기판 표면 및 센싱 칩의 제 1 표면 상에 배열된 플라스틱 캡슐화 층은 센싱 칩의 센싱 영역의 표면을 피복하고, 플라스틱 캡슐화 층은 센싱 영역을 보호하도록 구성된다. 사용자의 손가락이 센싱 영역의 플라스틱 캡슐화 층의 표면 상에 배치되는 경우, 사용자 지문이 센싱 영역에서 추출될 수 있다. 센싱 칩은 사용자 지문을 전기적 신호로 변환하여 출력할 수 있다. 플라스틱 캡슐화 층은 폴리머로 형성되기 때문에, 폴리머가 우수한 연성 및 가요성 및 양호한 피복 기능을 제공하고, 플라스틱 캡슐화 층이 얇고, 플라스틱 캡슐화 층의 경도가 높고, 플라스틱 캡슐화 층이 센싱 칩을 보호하기에 충분한 경도를 갖는다. 또한, 플라스틱 캡슐화 층의 표면으로부터 센싱 칩까지의 거리가 감소되고, 센싱 칩은 사용자 지문을 용이하게 검출할 수 있다. 따라서, 패키징 구조는 센싱 칩의 감도에 대한 요건을 감소시킬 수 있고, 이는, 지문 인식 칩에 대한 패키징 구조의 광범위한 적용을 도출한다.
대응적으로, 본 개시의 실시예는 도 8 내지 도 11에 도시된 바와 같이, 지문 인식 칩을 위한 상기 패키징 구조를 형성하기 위한 패키징 방법을 추가로 제공한다.
도 8을 참조하면, 기판(200)이 제공된다. 기판(200)은 기판 표면(230)을 갖는다. 기판(200)의 기판 표면(230)에는 제 1 솔더 패드 층(205)이 제공된다.
기판(200)의 기판 표면(230)은 후속 센싱 칩을 커플링하기 위해 사용된다. 라우팅 층 및 제 1 솔더 패드 층(205)은 기판(200)의 기판 표면(230) 상에 형성되고, 라우팅 층은 제 1 솔더 패드 층(205)에 접속된다. 제 1 솔더 패드 층(205)은 기판(200)의 기판 표면(230) 상에 고정된 후속 센싱 칩에 전기 접속되도록 구성된다.
이 실시예에서, 접속부(204)는 기판(200)의 일 단부에 형성된다. 접속부(204)는 전도성 재료로 형성될 수 있다. 라우팅 층은 접속부(204)에 접속되고, 라우팅 층 및 제 1 솔더 패드 층(205)은 외부 회로 또는 컴포넌트에 전기 접속될 수 있다.
도 9를 참조하면, 센싱 칩(201)은 기판(200)의 기판 표면(230) 상에 고정된다. 센싱 칩(201)은 제 1 표면(210) 및 제 1 표면(210)에 대향하여 배열되는 제 2 표면(220)을 갖는다. 센싱 칩(201)의 제 2 표면(212)은 기판(200)의 기판 표면(230) 상에 배열된다. 센싱 칩(201)의 제 1 표면(210)은 센싱 영역(211) 및 센싱 영역(211)을 둘러싸는 둘레 영역(212)을 포함한다. 둘레 영역(212)의 센싱 칩(201)의 표면에는 제 2 솔더 패드 층(207)이 제공되고, 제 2 솔더 패드 층(207)의 수는 제 1 솔더 패드 층들(205)의 수와 동일하고, 제 2 솔더 패드 층(207)의 위치는 제 1 솔더 패드 층(205)의 위치와 일대일로 대응한다.
센싱 칩(201)은 접착제 층을 통해 기판(200)의 기판 표면(230) 상에 고정된다. 후속적으로, 제 2 솔더 패드 층(207)은 와이어를 통해 제 1 솔더 패드 층(205)에 접속된다. 후속적으로 제 2 솔더 패드 층(207)이 와이어를 통해 제 1 솔더 패드 층(205)에 접속되기 때문에, 제 2 솔더 패드 층(207)과 제 1 솔더 패드 층(205) 사이의 배선을 맞추기 위해 과도한 공정에 의해 센싱 칩(201)의 구조를 변경할 필요가 없다. 센싱 칩(201)의 제 1 표면(210) 및 제 2 표면(220)은 모두 평탄하다. 따라서, 이 실시예의 패키징 공정은 단순화되고, 패키징 구조의 제조 비용은 낮아진다.
센싱 칩(201)은 사용자 지문을 인식하도록 구성된다. 센싱 칩(201)의 센싱 영역(211)은 사용자의 지문 정보를 센싱하도록 구성된다. 센싱 영역(211)은 내부에 용량성 구조 또는 유도성 구조를 가져서, 사용자 지문 정보를 검출 및 획득하고, 사용자 지문 정보를 전기적 신호로 변환하여 출력한다.
이 실시예에서, 적어도 하나의 용량성 플레이트가 센싱 영역(211)에 형성된다. 사용자 손가락이 센싱 영역(211) 상의 플라스틱 캡슐화 층(203)의 표면 상에 배치되는 경우, 용량성 플레이트, 플라스틱 캡슐화 층(203) 및 사용자 손가락은 용량성 구조를 형성한다. 센싱 영역(211)은 사용자 손가락의 표면 상의 융기와 용량성 플레이트 사이의 커패시턴스와, 사용자 손가락의 표면 상의 골짜기와 용량성 플레이트 사이의 커패시컨스간의 커패시턴스 차이를 획득하고, 커패시턴스 차이가 칩 회로에 의해 프로세싱된 후, 커패시턴스 차이를 출력하고, 이러한 방식으로, 사용자 지문의 데이터가 획득된다.
도 10을 참조하면, 와이어(208)가 형성된다. 와이어(208)의 2개의 단부들은 제 1 솔더 패드 층(205) 및 제 2 솔더 패드 층(207)에 각각 전기 접속된다. 기판(200)의 기판 표면(230)으로부터 가장 멀리 떨어져 있는 와이어(208)의 포인트는 정점 A이다. 정점으로부터 센싱 칩(201)의 제 1 표면(210)까지의 거리는 제 1 거리이다.
와이어(208)를 형성하기 위한 공정은 와이어 본딩 공정이다. 와이어(208)는 금속으로 형성된다. 금속은 구리, 텅스텐, 알루미늄, 은 또는 금을 포함한다. 와이어(208)는 만곡되고, 와이어(208)는, 기판(200)의 기판 표면(230)으로부터 가장 멀리 떨어져 있는 정점 A를 갖는다. 정점 A로부터 센싱 칩(201)의 제 1 표면(210)까지의 제 1 거리는 50 미크론 내지 80 미크론의 범위이다. 후속적으로 플라스틱 캡슐화 층의 표면으로부터 센싱 칩(201)의 표면까지 형성되는 거리는, 플라스틱 캡슐화 층(203)이 와이어(208) 및 센싱 칩(201)을 완전히 둘러쌀 수 있는 것을 보장하기 위해 제 1 거리보다 클 필요가 있다.
도 11을 참조하면, 플라스틱 캡슐화 층(203)은 기판(200)의 기판 표면(230) 및 센싱 칩(210)의 제 1 표면(210) 상에 형성된다. 플라스틱 캡슐화 층(203)은 폴리머로 형성된다. 플라스틱 캡슐화 층(203)은 와이어(208) 및 센싱 칩(201)을 둘러싼다. 센싱 영역(211) 상의 플라스틱 캡슐화 층(203)의 표면은 평탄하다. 플라스틱 캡슐화 층(203)의 표면으로부터 센싱 칩(201)의 제 1 표면(210)까지 제 2 거리가 존재한다. 제 2 거리는 제 1 거리보다 크다. 플라스틱 캡슐화 층(203)은 와이어(208) 및 센싱 칩(201)을 완전히 둘러싼다.
플라스틱 캡슐화 층(203)은 에폭시 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌 테레프탈레이트, 폴리카보네이트, 폴리에틸렌 글리콜 테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌 비닐 아세테이트 코폴리머, 폴리비닐 알콜 또는 다른 적절한 폴리머로 형성된다.
플라스틱 캡슐화 층(203)을 형성하기 위한 공정은 사출 성형 공정, 트랜스퍼 성형 공정 또는 실크 스크린 공정이다. 플라스틱 캡슐화 층은 또한 다른 적절한 공정을 채택함으로써 형성될 수 있다. 플라스틱 캡슐화 층(203)은 기판(200)의 표면 상에 형성되고, 플라스틱 캡슐화 층(203)은 센싱 칩(201) 및 와이어(208)를 둘러싸고, 센싱 영역(211)의 표면을 피복한다. 플라스틱 캡슐화 층(203)은 기판(200)의 기판 표면 상에 센싱 칩을 고정시키고, 센싱 칩(201)을 와이어(208)로부터 보호 및 절연시킬 뿐만 아니라 센싱 영역(211)을 보호하기 위해 사용된다. 사용자 손가락은 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)에 직접 접촉할 수 있다. 이 실시예의 지문 인식 칩에 대한 패키징 구조를 형성하기 위한 공정은 간단하고, 이는, 공정의 시간 및 제조 비용을 감소시킬 수 있다.
센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)의 두께는 100 미크론 내지 150 미크론의 범위이다. 이 두께는 얇다. 센싱 영역(211) 상의 플라스틱 캡슐화 층(203)의 표면 상에 사용자 손가락이 배치되는 경우, 손가락으로부터 센싱 영역(211)까지의 거리는 짧아서, 센싱 영역(211)은 사용자 손가락의 지문을 용이하게 검출할 수 있고, 센싱 칩(201)의 고감도 요건이 낮춰진다. 또한, 두께는 와이어(208)의 정점 A로부터 센싱 칩(201)의 제 1 표면(210)까지의 제 1 거리보다 크고, 플라스틱 캡슐화 층(203)은 와이어(208)를 완전히 둘러쌀 수 있다.
플라스틱 캡슐화 층(203)의 모스 경도는 8H 이상이다. 플라스틱 캡슐화 층(203)의 경도는 높다. 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)이 얇더라도, 플라스틱 캡슐화 층(203)은 센싱 칩(201)의 센싱 영역(211)을 여전히 보호할 수 있다. 사용자 손가락이 센싱 영역(211)의 플라스틱 캡슐화 층(203)의 표면 상으로 이동하는 경우, 센싱 칩(201)은 손상되지 않을 수 있다. 플라스틱 캡슐화 층(203)의 유전 상수는 7 이상이다. 플라스틱 캡슐화 층(203)의 전기 절연 능력은 강력하다. 센싱 영역(211)에 대한 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)의 보호 능력은 강력하다.
일 실시예에서, 플라스틱 캡슐화 층(203)이 생성된 후, 보호 링이 기판(200)의 표면 상에 추가로 형성된다. 보호 링은 센싱 칩(201), 와이어(208) 및 플라스틱 캡슐화 층(203)을 둘러싼다. 보호 링은 금속으로 형성된다. 금속은 구리, 텅스텐, 알루미늄, 은 또는 금이다. 보호 링은 기판(200)을 통해 접지에 접속되어, 플라스틱 캡슐화 층(203)의 표면의 정전하를 전도시킨다.
다른 실시예에서, 플라스틱 캡슐화 층(203)이 형성된 후, 센싱 영역(211) 주위의 플라스틱 캡슐화 층(203)에 그루브가 형성된다. 그루브는 플라스틱 캡슐화 층(203)의 측벽으로부터 노출된다. 플라스틱 캡슐화 층(203), 와이어(208) 및 센싱 칩(201) 주위의 기판(200)의 표면 상에 보호 링이 형성된다. 보호 링의 일부는 플라스틱 캡슐화 층(203)의 표면 상에 배열되고, 센싱 칩(201)의 센싱 영역(211)의 표면 상의 플라스틱 캡슐화 층(203)은 보호 링으로부터 노출된다. 플라스틱 캡슐화 층(203)의 표면 상의 보호 링의 일부는 그루브에 배열된다.
이 실시예에서, 센싱 칩의 제 1 표면은 센싱 영역을 갖는다. 기판 및 센싱 칩의 표면 상에 형성된 플라스틱 캡슐화 층은 센싱 영역의 표면을 추가로 피복한다. 플라스틱 캡슐화 층은 센싱 칩을 패키징하고 센싱 칩의 센싱 영역을 보호할 수 있다. 사용자 손가락이 센싱 영역의 플라스틱 캡슐화 층의 표면 상에 배치되는 경우, 지문이 검출될 수 있다. 플라스틱 캡슐화 층은 폴리머로 형성되기 때문에, 폴리머가 우수한 연성 및 유연성 및 양호한 피복 기능을 제공하고, 센싱 영역의 표면 상의 플라스틱 캡슐화 층이 얇고, 플라스틱 캡슐화 층의 경도가 높고, 플라스틱 캡슐화 층이 센싱 칩을 보호하기에 충분한 경도를 갖는다. 또한, 플라스틱 캡슐화 층의 표면으로부터 센싱 칩까지의 거리가 감소되고, 사용자 지문 데이터는 센싱 영역에서 용이하게 검출될 수 있다. 형성된 패키징 구조는 센싱 칩의 감도의 요건을 감소시킬 수 있다. 패키징 방법의 적용 분야는 광범위하다. 또한, 플라스틱 캡슐화 층이 센싱 칩을 패키징하고 센싱 영역을 보호할 수 있기 때문에, 센싱 칩을 패키징하기 위한 방법은 단순화된다. 플라스틱 캡슐화 층은 폴리머로 형성되고, 플라스틱 캡슐화 층을 형성하기 위한 비용은 낮고, 이는 패키징 공정의 비용을 감소시킨다.
본 개시가 상기 설명으로서 개시되었지만, 본 개시는 상기 설명으로 제한되지 않는다. 본 기술분야의 당업자들은 본 개시의 사상 및 범위를 벗어나지 않고 본 개시를 변경 및 수정할 수 있다. 본 개시의 보호 범위는 청구항들에 의해 제한되는 범위이어야 한다.

Claims (19)

  1. 지문 인식 칩의 패키징 구조로서,
    기판 표면을 갖고, 상기 기판 표면에는 제 1 솔더 패드 층이 제공되는, 기판;
    상기 기판 표면 상에 배열되되, 제 1 표면 및 상기 제 1 표면에 대향하여 배열된 제 2 표면을 갖고, 상기 제 2 표면은 상기 기판 표면 상에 배열되고, 상기 제 1 표면은 센싱 영역 및 상기 센싱 영역을 둘러싸는 둘레 영역을 포함하고, 상기 둘레 영역 내의 표면에는 제 2 솔더 패드 층이 제공되는, 센싱 칩;
    2개의 단부들은 상기 제 1 솔더 패드 층 및 상기 제 2 솔더 패드 층에 각각 전기 접속되고, 상기 기판 표면으로부터 가장 멀리 떨어진 상기 와이어의 포인트는 정점이고, 상기 정점으로부터 상기 센싱 칩의 상기 제 1 표면까지의 거리는 제 1 거리인, 와이어; 및
    상기 기판 표면 및 상기 센싱 칩의 상기 제 1 표면 상에 배열되는 플라스틱 캡슐화 층;을 포함하고,
    상기 플라스틱 캡슐화 층은 폴리머로 형성되고, 상기 플라스틱 캡슐화 층은 상기 와이어 및 상기 센싱 칩을 둘러싸고, 상기 센싱 영역 상의 상기 플라스틱 캡슐화 층의 표면은 평탄하고, 상기 플라스틱 캡슐화 층의 표면으로부터 상기 센싱 칩의 상기 제 1 표면까지의 거리는 제 2 거리이고, 상기 제 2 거리는 상기 제 1 거리보다 큰,
    지문 인식 칩에 대한 패키징 구조.
  2. 제 1 항에 있어서,
    상기 제 1 거리는 50 미크론 내지 80 미크론의 범위이고, 상기 제 2 거리는 100 미크론 내지 150 미크론의 범위인,
    지문 인식 칩에 대한 패키징 구조.
  3. 제 1 항에 있어서,
    상기 플라스틱 캡슐화 층의 모스(Mohs) 경도는 8H 이상인,
    지문 인식 칩에 대한 패키징 구조.
  4. 제 1 항에 있어서,
    상기 플라스틱 캡슐화 층의 유전 상수는 7 내지 9의 범위인,
    지문 인식 칩에 대한 패키징 구조.
  5. 제 1 항에 있어서,
    상기 플라스틱 캡슐화 층은 에폭시 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌 테레프탈레이트, 폴리카보네이트, 폴리에틸렌 글리콜 테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌 비닐 아세테이트 코폴리머 또는 폴리비닐 알콜로 형성되는,
    지문 인식 칩에 대한 패키징 구조.
  6. 제 1 항에 있어서,
    상기 기판 표면 상에 배열된 보호 링을 더 포함하고, 상기 보호 링은 상기 센싱 칩, 상기 와이어 및 상기 플라스틱 캡슐화 층을 둘러싸는,
    지문 인식 칩에 대한 패키징 구조.
  7. 제 6 항에 있어서,
    상기 보호 링은 상기 플라스틱 캡슐화 층의 표면 상에 추가로 배열되고, 상기 센싱 칩의 상기 센싱 영역의 표면 상의 상기 플라스틱 캡슐화 층은 적어도 상기 보호 링으로부터 노출되는,
    지문 인식 칩에 대한 패키징 구조.
  8. 제 7 항에 있어서,
    상기 센싱 영역 주위의 상기 플라스틱 캡슐화 층에 배열된 그루브를 더 포함하고, 상기 그루브는 상기 플라스틱 캡슐화 층의 측벽으로부터 노출되고, 상기 플라스틱 캡슐화 층의 표면 상에 배열된 상기 보호 링의 일부는 상기 그루브에 배열되는,
    지문 인식 칩에 대한 패키징 구조.
  9. 제 6 항에 있어서,
    상기 보호 링의 바닥은 상기 기판 표면 상에 고정되고, 상기 보호 링은 상기 기판을 통해 접지에 접속되는,
    지문 인식 칩에 대한 패키징 구조.
  10. 제 6 항에 있어서,
    상기 보호 링은 금속으로 형성되는,
    지문 인식 칩에 대한 패키징 구조.
  11. 제 6 항에 있어서,
    상기 플라스틱 캡슐화 층, 상기 와이어, 상기 센싱 칩 및 상기 보호 링을 둘러싸는 하우징을 더 포함하고, 상기 센싱 영역의 표면 상의 상기 플라스틱 캡슐화 층은 적어도 상기 하우징으로부터 노출되고, 상기 플라스틱 캡슐화 층의 색상은 상기 하우징의 색상과 동일한,
    지문 인식 칩에 대한 패키징 구조.
  12. 제 1 항에 있어서,
    상기 센싱 칩과 상기 기판 사이에 배열된 접착제 층을 더 포함하고, 상기 접착제 층은 상기 기판 표면 상에 상기 센싱 칩을 고정시키도록 구성되는,
    지문 인식 칩에 대한 패키징 구조.
  13. 제 1 항에 있어서,
    상기 플라스틱 캡슐화 층의 표면 상에 배열된 유리 플레이트를 더 포함하고, 상기 유리 플레이트는 적어도 상기 센싱 칩의 상기 센싱 영역을 피복하는,
    지문 인식 칩에 대한 패키징 구조.
  14. 제 1 항에 있어서,
    상기 플라스틱 캡슐화 층, 상기 와이어 및 상기 센싱 칩을 둘러싸는 하우징을 더 포함하고, 상기 센싱 영역의 표면 상의 상기 플라스틱 캡슐화 층은 상기 하우징으로부터 노출되고, 상기 플라스틱 캡슐화 층의 색상은 상기 하우징의 색상과 동일한,
    지문 인식 칩에 대한 패키징 구조.
  15. 제 1 항에 있어서,
    상기 기판의 단부에 배열된 접속부를 더 포함하고, 상기 접속부는 상기 센싱 칩을 외부 회로와 전기 접속시키도록 구성되는,
    지문 인식 칩에 대한 패키징 구조.
  16. 제 1 항에 있어서,
    상기 기판은 경질 기판 또는 연질 기판인,
    지문 인식 칩에 대한 패키징 구조.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 따른 지문 인식 칩에 대한 패키징 구조를 형성하기 위한 패키징 방법으로서,
    기판을 제공하되, 기판 표면을 갖고, 상기 기판 표면에는 제 1 솔더 패드 층이 제공되는, 기판 제공 단계;
    상기 센싱 칩을 상기 기판 표면 상에 고정시키되, 상기 센싱 칩은 제 1 표면 및 상기 제 1 표면의 대향하여 배열된 제 2 표면을 갖고, 상기 센싱 칩의 상기 제 2 표면은 상기 기판 표면 상에 배열되고, 상기 센싱 칩의 상기 제 1 표면은 센싱 영역 및 상기 센싱 영역을 둘러싸는 둘레 영역을 포함하고, 상기 둘레 영역의 상기 센싱 칩의 표면에는 제 2 솔더 패드 층이 제공되고, 상기 제 1 솔더 패드 층들의 수는 상기 제 2 솔더 패드 층들의 수와 동일하고, 상기 제 1 솔더 패드 층의 위치는 상기 제 2 솔더 패드 층의 위치와 일대일로 대응하는 고정 단계;
    와이어를 형성하되, 상기 와이어의 2개의 단부들은 상기 제 1 솔더 패드 층 및 상기 제 2 솔더 패드 층에 각각 전기 접속되고, 상기 기판 표면으로부터 가장 멀리 떨어진 상기 와이어의 포인트는 정점이고, 상기 정점으로부터 상기 센싱 칩의 상기 제 1 표면까지의 거리는 제 1 거리인, 와이어 형성 단계; 및
    상기 기판 표면 및 상기 센싱 칩의 상기 제 1 표면 상에 플라스틱 캡슐화 층을 형성하는 단계;를 포함하고,
    상기 플라스틱 캡슐화 층은 폴리머로 형성되고, 상기 플라스틱 캡슐화 층은 상기 와이어 및 상기 센싱 칩을 둘러싸고, 상기 센싱 영역 상의 상기 플라스틱 캡슐화 층의 표면은 평탄하고, 상기 플라스틱 캡슐화 층의 표면으로부터 상기 센싱 칩의 상기 제 1 표면까지의 거리는 제 2 거리이고, 상기 제 2 거리는 상기 제 1 거리보다 큰,
    패키징 방법.
  18. 제 17 항에 있어서,
    상기 플라스틱 캡슐화 층을 형성하기 위한 공정은 사출 성형 공정, 트랜스퍼 성형 공정 또는 실크 스크린 공정인,
    패키징 방법.
  19. 제 17 항에 있어서,
    상기 플라스틱 캡슐화 층이 형성된 후, 상기 센싱 영역 주위의 상기 플라스틱 캡슐화 층에 그루브가 형성되고, 상기 그루브는 상기 플라스틱 캡슐화 층의 측벽으로부터 노출되고, 보호 링이 상기 플라스틱 캡슐화 층, 상기 와이어 및 상기 센싱 칩 주위의 상기 기판 표면 상에 형성되고, 상기 보호 링의 일부는 상기 플라스틱 캡슐화 층의 표면 상에 배열되고, 상기 센싱 칩의 상기 센싱 영역의 표면 상의 상기 플라스틱 캡슐화 층은 적어도 상기 보호 링으로부터 노출되고, 상기 플라스틱 캡슐화 층의 표면 상에 배열된 상기 보호 링의 일부는 상기 그루브에 배열되는,
    패키징 방법.
KR1020177001914A 2014-07-01 2015-06-30 지문 인식 칩 패키징 구조 및 패키징 방법 KR101911710B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410310002.0 2014-07-01
CN201410310002.0A CN104051367A (zh) 2014-07-01 2014-07-01 指纹识别芯片封装结构和封装方法
PCT/CN2015/082715 WO2016000597A1 (zh) 2014-07-01 2015-06-30 指纹识别芯片封装结构和封装方法

Publications (2)

Publication Number Publication Date
KR20170021328A true KR20170021328A (ko) 2017-02-27
KR101911710B1 KR101911710B1 (ko) 2018-10-25

Family

ID=51504031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001914A KR101911710B1 (ko) 2014-07-01 2015-06-30 지문 인식 칩 패키징 구조 및 패키징 방법

Country Status (5)

Country Link
US (1) US10096643B2 (ko)
KR (1) KR101911710B1 (ko)
CN (1) CN104051367A (ko)
TW (1) TWI574360B (ko)
WO (1) WO2016000597A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119194A (ko) * 2017-04-24 2018-11-02 이엘케이 주식회사 지문인식센서 모듈의 제조방법 및 이로부터 제조된 지문인식센서 모듈

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051367A (zh) 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
US10043847B2 (en) * 2014-08-26 2018-08-07 Gingy Technology Inc. Image capturing module and electrical apparatus
CN104201115A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 晶圆级指纹识别芯片封装结构及封装方法
US9576177B2 (en) * 2014-12-11 2017-02-21 Fingerprint Cards Ab Fingerprint sensing device
TWI576734B (zh) * 2015-02-03 2017-04-01 宸鴻科技（廈門）有限公司 觸控裝置
CN104795364B (zh) * 2015-04-17 2018-05-18 苏州晶方半导体科技股份有限公司 封装件组装结构及其形成方法、以及封装件组装方法
CN104851813A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN105448858B (zh) * 2015-06-10 2018-03-13 比亚迪股份有限公司 指纹检测芯片的封装测试装置和方法
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构
CN105810645A (zh) * 2015-07-15 2016-07-27 维沃移动通信有限公司 生物识别芯片封装结构和移动终端
TWI612626B (zh) * 2015-09-07 2018-01-21 矽品精密工業股份有限公司 封裝結構及其製法
CN105373776A (zh) * 2015-10-28 2016-03-02 深圳市汇顶科技股份有限公司 像素模块及指纹识别系统
TWI604388B (zh) * 2016-02-19 2017-11-01 致伸科技股份有限公司 指紋辨識模組及其製造方法
CN109727935A (zh) * 2016-04-08 2019-05-07 Oppo广东移动通信有限公司 一种芯片封装结构、终端设备及方法
CN106206481A (zh) * 2016-05-05 2016-12-07 深圳信炜科技有限公司 生物识别模块及其制作方法、电子设备
CN105932017A (zh) * 2016-05-19 2016-09-07 苏州捷研芯纳米科技有限公司 一种超薄3d封装的半导体器件、其加工方法以及加工方法中的半成品
CN106129027B (zh) * 2016-06-24 2019-03-05 华进半导体封装先导技术研发中心有限公司 生物识别封装结构与制作方法
WO2018000429A1 (zh) * 2016-07-01 2018-01-04 华为技术有限公司 一种防水指纹识别模组和电子设备
TWI631632B (zh) * 2016-08-31 2018-08-01 矽品精密工業股份有限公司 封裝結構及其製法
CN106252346A (zh) * 2016-09-20 2016-12-21 苏州科阳光电科技有限公司 指纹传感器模组及其制作方法
CN106571377A (zh) * 2016-09-20 2017-04-19 苏州科阳光电科技有限公司 图像传感器模组及其制作方法
CN106449680A (zh) * 2016-09-21 2017-02-22 苏州科阳光电科技有限公司 图像传感器模组及其制作方法
US20180102330A1 (en) * 2016-10-12 2018-04-12 Sunasic Technologies, Inc. Sensing chip package having esd protection and method making the same
CN106803079B (zh) * 2017-01-20 2020-08-21 Oppo广东移动通信有限公司 指纹模组及移动终端
TWI680544B (zh) * 2017-05-19 2019-12-21 致伸科技股份有限公司 指紋辨識模組及其製作方法
CN107545246A (zh) * 2017-08-17 2018-01-05 华天科技（西安）有限公司 一种指纹识别芯片的封装结构及其封装方法
US11037970B2 (en) * 2018-11-01 2021-06-15 Semiconductor Components Industries, Llc Semiconductor package structure and related methods
CN111133444B (zh) 2019-10-21 2023-10-13 深圳市汇顶科技股份有限公司 指纹识别装置和电子设备
US11656120B2 (en) * 2020-08-20 2023-05-23 Sensortek Technology Corp. Structure of optical sensor
CN113071236A (zh) * 2021-03-04 2021-07-06 苏州量子通智能科技有限公司 一种生物识别芯片表面涂层处理的方法
CN113206117B (zh) * 2021-04-14 2022-09-13 江苏暖阳半导体科技有限公司 一种指纹识别封装结构及其制造方法
US20220028764A1 (en) * 2021-07-16 2022-01-27 Infineon Technologies Ag Semiconductor devices comprising wireless transmitters and/or wireless receivers
TWI808761B (zh) * 2022-05-17 2023-07-11 力成科技股份有限公司 感測裝置的封裝結構

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872871B2 (en) * 2000-01-06 2011-01-18 Super Talent Electronics, Inc. Molding methods to manufacture single-chip chip-on-board USB device
US7049166B2 (en) * 2000-08-17 2006-05-23 Authentec, Inc. Methods and apparatus for making integrated circuit package including opening exposing portion of the IC
JP2003093370A (ja) * 2001-09-26 2003-04-02 Sony Corp 指紋検出装置
JP3766034B2 (ja) 2002-02-20 2006-04-12 富士通株式会社 指紋センサ装置及びその製造方法
US6653723B2 (en) * 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
US6924496B2 (en) * 2002-05-31 2005-08-02 Fujitsu Limited Fingerprint sensor and interconnect
US7109574B2 (en) * 2002-07-26 2006-09-19 Stmicroelectronics, Inc. Integrated circuit package with exposed die surfaces and auxiliary attachment
US6700190B2 (en) * 2002-07-26 2004-03-02 Stmicroelectronics, Inc. Integrated circuit device with exposed upper and lower die surfaces
FI20030102A0 (fi) * 2003-01-22 2003-01-22 Nokia Corp Henkilön varmennusjärjestely
JP4160851B2 (ja) * 2003-03-31 2008-10-08 富士通株式会社 指紋認識用半導体装置
KR100601493B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
CN100435342C (zh) 2005-04-15 2008-11-19 业程科技股份有限公司 接触式影像截取结构
CN100555646C (zh) * 2006-12-06 2009-10-28 台湾沛晶股份有限公司 薄型影像芯片封装结构
US8018065B2 (en) * 2008-02-28 2011-09-13 Atmel Corporation Wafer-level integrated circuit package with top and bottom side electrical connections
TW200950017A (en) * 2008-05-19 2009-12-01 Lightuning Tech Inc Sensing apparatus with packaging material as sensing protection layer and method of manufacturing the same
TW201036124A (en) * 2009-03-20 2010-10-01 Advanced Semiconductor Eng Package structure and manufacturing method thereof
CN102244047B (zh) * 2010-05-11 2015-09-23 精材科技股份有限公司 晶片封装体及其形成方法
US8736001B2 (en) 2010-06-18 2014-05-27 Authentec, Inc. Finger sensor including encapsulating layer over sensing area and related methods
KR101362348B1 (ko) * 2012-05-15 2014-02-13 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
KR20140028700A (ko) * 2012-08-30 2014-03-10 삼성전자주식회사 반도체 패키지
TWI529390B (zh) * 2012-11-21 2016-04-11 茂丞科技股份有限公司 生物感測器模組、組件、製造方法及使用其之電子設備
KR102076339B1 (ko) * 2013-03-13 2020-02-11 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN103793689B (zh) * 2014-01-27 2017-06-06 南昌欧菲光科技有限公司 指纹识别传感器封装结构、电子设备及指纹识别传感器的制备方法
TWI485821B (zh) * 2014-02-24 2015-05-21 Dynacard Co Ltd 指紋辨識晶片封裝模組及其製造方法
CN104051367A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN204029787U (zh) * 2014-07-01 2014-12-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119194A (ko) * 2017-04-24 2018-11-02 이엘케이 주식회사 지문인식센서 모듈의 제조방법 및 이로부터 제조된 지문인식센서 모듈

Also Published As

Publication number Publication date
KR101911710B1 (ko) 2018-10-25
CN104051367A (zh) 2014-09-17
US20170162620A1 (en) 2017-06-08
TWI574360B (zh) 2017-03-11
TW201613044A (en) 2016-04-01
WO2016000597A1 (zh) 2016-01-07
US10096643B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
KR101911710B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
KR101878695B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
KR101881040B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
KR101974011B1 (ko) 칩 패키징 방법 및 패키지 구조
KR101963395B1 (ko) 웨이퍼 레벨 칩 패키지 구조 및 패키징 방법
US20180108585A1 (en) Chip packaging structure and packaging method
US20180129848A1 (en) Chip packaging structure and packaging method
CN204029787U (zh) 指纹识别芯片封装结构
CN104850840A (zh) 芯片封装方法和芯片封装结构
CN204029788U (zh) 指纹识别芯片封装结构
CN204029789U (zh) 指纹识别芯片封装结构
CN204179070U (zh) 指纹识别芯片封装结构
CN204179071U (zh) 晶圆级指纹识别芯片封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right