KR20170012946A - 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20170012946A
KR20170012946A KR1020150105624A KR20150105624A KR20170012946A KR 20170012946 A KR20170012946 A KR 20170012946A KR 1020150105624 A KR1020150105624 A KR 1020150105624A KR 20150105624 A KR20150105624 A KR 20150105624A KR 20170012946 A KR20170012946 A KR 20170012946A
Authority
KR
South Korea
Prior art keywords
command
input
memory controller
setting mode
data
Prior art date
Application number
KR1020150105624A
Other languages
English (en)
Other versions
KR102303653B1 (ko
Inventor
정봉길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150105624A priority Critical patent/KR102303653B1/ko
Priority to US15/075,218 priority patent/US10140023B2/en
Publication of KR20170012946A publication Critical patent/KR20170012946A/ko
Application granted granted Critical
Publication of KR102303653B1 publication Critical patent/KR102303653B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)

Abstract

메모리 장치는 메모리 그룹들, 부스팅 인터페이스를 포함한다.
부스팅 인터페이스는 가변 입력 디코더를 포함한다. 메모리 그룹들은 데이터를 저장한다. 부스팅 인터페이스는 커맨드 및 엑세스 어드레스에 따라 데이터의 전달 경로를 결정하여 데이터를 전달한다. 가변 입력 디코더는 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 커맨드 중 프로그램 커맨드를 프로그램한다. 본 발명에 따른 메모리 장치는 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 프로그램 커맨드를 가변 입력 디코더에 프로그램함으로써 성능을 향상시킬 수 있다.

Description

메모리 장치 및 이를 포함하는 메모리 시스템{MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
최근 전자 장치와 관련되는 기술의 발달에 따라서 메모리 장치의 고성능화가 진행되고 있다. 메모리 장치의 고성능화를 위해 다양한 연구들이 이루어지고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 프로그램 커맨드를 가변 입력 디코더에 프로그램함으로써 성능을 향상시킬 수 있는 메모리 장치를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 프로그램 커맨드를 가변 입력 디코더에 프로그램함으로써 성능을 향상시킬 수 있는 메모리 시스템을 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 프로그램 커맨드를 가변 입력 디코더에 프로그램함으로써 성능을 향상시킬 수 있는 컴퓨팅 시스템을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 메모리 장치는 메모리 그룹들, 부스팅 인터페이스를 포함한다. 상기 부스팅 인터페이스는 가변 입력 디코더를 포함한다. 상기 메모리 그룹들은 데이터를 저장한다. 상기 부스팅 인터페이스는 커맨드 및 엑세스 어드레스에 따라 상기 데이터의 전달 경로를 결정하여 상기 데이터를 전달한다. 상기 가변 입력 디코더는 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 상기 커맨드 중 프로그램 커맨드를 프로그램한다.
예시적인 실시예에 있어서, 상기 부스팅 인터페이스는 버퍼 및 고정 입력 디코더를 포함할 수 있다. 상기 버퍼는 데이터 출력 인에이블 신호 및 데이터 입력 인에이블 신호에 기초하여 메모리 컨트롤러 및 상기 메모리 그룹들 사이에 상기 데이터를 전달할 수 있다. 상기 고정 입력 디코더는 상기 커맨드 중 고정 커맨드를 하드웨어로 내장할 수 있다.
예시적인 실시예에 있어서, 상기 가변 입력 디코더는 기입 커맨드 디코더 및 독출 커맨드 디코더를 포함할 수 있다. 상기 입출력 설정 모드가 입력 모드인 경우, 기입 커맨드 디코더에 상기 프로그램 커맨드 중 기입 커맨드가 프로그램될 수 있다. 상기 입출력 설정 모드가 출력 모드인 경우, 독출 커맨드 디코더에 상기 프로그램 커맨드 중 독출 커맨드가 프로그램될 수 있다.
예시적인 실시예에 있어서, 상기 기입 커맨드 디코더는 기입 랫치 및 기입 비교기를 포함할 수 있다. 상기 기입 랫치에는 상기 기입 커맨드가 프로그램될 수 있다. 상기 기입 비교기는 상기 기입 랫치에 프로그램되는 상기 기입 커맨드 및 상기 메모리 컨트롤러로부터 제공되는 상기 커맨드를 비교하여 기입 비교 신호를 제공할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러가 상기 커맨드 설정 모드 및 상기 입출력 설정 모드 중 상기 입력 모드를 제공하는 경우, 상기 메모리 컨트롤러는 상기 기입 커맨드를 상기 기입 랫치에 프로그램할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러는 상기 기입 커맨드의 활성화 여부를 결정하는 인에이블 비트를 상기 기입 랫치에 더 프로그램할 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 비트가 제1 상태이고, 상기 기입 비교 신호가 제1 상태인 경우, 상기 데이터 입력 인에이블 신호는 활성화될 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 비트가 제2 상태인 경우, 상기 데이터 입력 인에이블 신호는 비활성화될 수 있다.
예시적인 실시예에 있어서, 상기 기입 비교 신호가 제2 상태인 경우, 상기 데이터 입력 인에이블 신호는 비활성화될 수 있다.
예시적인 실시예에 있어서, 상기 부스팅 인터페이스는 상기 프로그램 커맨드를 저장하는 안티퓨즈를 더 포함할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 장치가 파워-온되는 경우, 상기 안티퓨즈에 저장되는 상기 프로그램 커맨드는 상기 가변 입력 디코더에 프로그램될 수 있다.
예시적인 실시예에 있어서, 상기 독출 커맨드 디코더는 독출 랫치 및 독출 비교기를 포함할 수 있다. 상기 독출 랫치에는 상기 독출 커맨드가 프로그램될 수 있다. 상기 독출 비교기는 상기 독출 랫치에 프로그램되는 상기 독출 커맨드 및 상기 메모리 컨트롤러로부터 제공되는 상기 커맨드를 비교하여 독출 비교 신호를 제공할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러가 상기 커맨드 설정 모드 및 상기 입출력 설정 모드 중 상기 출력 모드를 제공하는 경우, 상기 메모리 컨트롤러는 상기 독출 커맨드를 상기 독출 랫치에 프로그램할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러는 상기 독출 커맨드의 활성화 여부를 결정하는 인에이블 비트를 상기 독출 랫치에 더 프로그램할 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 비트가 제1 상태이고, 상기 독출 비교 신호가 제1 상태인 경우, 상기 데이터 출력 인에이블 신호는 활성화될 수 있다.
예시적인 실시예에 있어서, 상기 인에이블 비트가 제2 상태인 경우, 상기 데이터 출력 인에이블 신호는 비활성화될 수 있다.
예시적인 실시예에 있어서, 상기 독출 비교 신호가 제2 상태인 경우, 상기 데이터 출력 인에이블 신호는 비활성화될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 메모리 시스템은 메모리 컨트롤러, 메모리 그룹들 및 부스팅 인터페이스를 포함한다. 상기 부스팅 인터페이스는 가변 입력 디코더를 포함한다. 상기 메모리 컨트롤러는 커맨드 및 엑세스 어드레스를 제공할 수 있다. 상기 메모리 그룹들은 데이터를 저장할 수 있다. 상기 부스팅 인터페이스는 상기 커맨드 및 상기 엑세스 어드레스에 따라 상기 데이터의 전달 경로를 결정하여 상기 데이터를 전달한다. 상기 가변 입력 디코더는 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 상기 커맨드 중 프로그램 커맨드를 프로그램할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 그룹들은 3차원 메모리 셀 어레이를 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 컴퓨팅 시스템은 호스트, 메모리 컨트롤러, 메모리 그룹들 및 부스팅 인터페이스를 포함한다. 상기 부스팅 인터페이스는 가변 입력 디코더를 포함한다. 상기 호스트는 호스트 신호를 제공한다. 상기 메모리 컨트롤러는 상기 호스트 신호에 기초하여 커맨드 및 엑세스 어드레스를 제공한다. 상기 메모리 그룹들은 데이터를 저장한다. 상기 부스팅 인터페이스는 상기 커맨드 및 상기 엑세스 어드레스에 따라 상기 데이터의 전달 경로를 결정하여 상기 데이터를 전달한다. 상기 가변 입력 디코더는 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 상기 커맨드 중 프로그램 커맨드를 프로그램한다.
본 발명에 따른 메모리 장치는 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 프로그램 커맨드를 가변 입력 디코더에 프로그램함으로써 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이다.
도 2는 도 1의 메모리 장치의 동작을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 도면이다.
도 4는 도 3의 메모리 장치에 포함되는 버퍼의 일 예를 나타내는 도면이다.
도 5는 도 3의 메모리 장치에 포함되는 고정 입력 디코더의 동작을 설명하기 위한 도면이다.
도 6 및 7은 도 3의 메모리 장치에 포함되는 가변 입력 디코더의 동작을 설명하기 위한 도면들이다.
도 8은 부스팅 인터페이스를 포함하는 기존의 메모리 장치를 나타내는 도면이다.
도 9는 도 3의 가변 입력 디코더에 포함되는 기입 커맨드 디코더의 일 예를 나타내는 블록도이다.
도 10은 도 3의 가변 입력 디코더에 포함되는 기입 커맨드 디코더의 다른 예를 나타내는 블록도이다.
도 11은 도 3의 메모리 장치에 포함되는 부스팅 인터페이스의 일 예를 나타내는 도면이다.
도 12는 도 3의 가변 입력 디코더에 포함되는 독출 커맨드 디코더의 일 예를 나타내는 블록도이다.
도 13은 도 3의 가변 입력 디코더에 포함되는 독출 커맨드 디코더의 다른 예를 나타내는 블록도이다.
도 14는 도 3의 메모리 장치에 포함되는 버퍼의 동작을 설명하기 위한 도면이다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템을 나타내는 도면이다.
도 16은 도 15의 메모리 시스템에 포함되는 메모리 장치를 나타내는 블록도이다.
도 17은 도 16의 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 도면이다.
도 18은 도 16의 메모리 장치에 포함되는 메모리 셀 어레이의 다른 예를 나타내는 도면이다.
도 19는 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 도면이다.
도 20은 본 발명의 실시예들에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 21은 본 발명의 실시예들에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이고, 도 2는 도 1의 메모리 장치의 동작을 설명하기 위한 도면이다.
도 1 및 2를 참조하면, 메모리 장치(10)는 메모리 그룹들(300), 부스팅 인터페이스(100)를 포함한다. 부스팅 인터페이스(100)는 가변 입력 디코더(130)를 포함한다. 메모리 그룹들(300)은 데이터(DATA)를 저장한다. 예를 들어, 메모리 그룹들(300)은 제1 메모리 그룹(310) 및 제2 메모리 그룹(330)을 포함할 수 있다. 제1 메모리 그룹(310)은 복수의 메모리 셀 어레이들을 포함하고, 제2 메모리 그룹(330)은 복수의 메모리 셀 어레이들을 포함할 수 있다. 복수의 메모리 셀 어레이들은 플래시 메모리 셀들을 포함할 수 있다.
가변 입력 디코더(130)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 커맨드(CMD) 중 프로그램 커맨드(P_CMD)를 프로그램한다. 예를 들어, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)를 제공하는 경우, 메모리 컨트롤러(15)는 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램할 수 있다.
부스팅 인터페이스(100)는 커맨드(CMD) 및 엑세스 어드레스(ADDR)에 따라 데이터(DATA)의 전달 경로를 결정하여 데이터(DATA)를 전달한다. 예를 들어, 가변 입력 디코더(130)는 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD) 및 가변 입력 디코더(130)에 프로그램된 프로그램 커맨드(P_CMD)를 비교하여 데이터 출력 인에이블 신호(DOUT_EN) 및 데이터 입력 인에이블 신호(DIN_EN)를 제공할 수 있다. 예시적인 실시예에 있어서, 가변 입력 디코더(130)로부터 제공되는 데이터 출력 인에이블 신호(DOUT_EN)가 인에이블될 수 있다. 가변 입력 디코더(130)로부터 제공되는 데이터 출력 인에이블 신호(DOUT_EN)가 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제1 경로(P1)일 수 있다. 데이터(DATA)의 전달 경로가 제1 경로(P1)인 경우, 데이터(DATA)는 메모리 그룹들(300)로부터 메모리 컨트롤러(15)로 전달될 수 있다. 예시적인 실시예에 있어서, 가변 입력 디코더(130)로부터 제공되는 데이터 입력 인에이블 신호(DIN_EN)가 인에이블될 수 있다. 가변 입력 디코더(130)로부터 제공되는 데이터 입력 인에이블 신호(DIN_EN)가 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제2 경로(P2)일 수 있다. 데이터(DATA)의 전달 경로가 제2 경로(P2)인 경우, 데이터(DATA)는 메모리 컨트롤러(15)로부터 메모리 그룹들(300)로 전달될 수 있다.
본 발명에 따른 메모리 장치(10)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램함으로써 성능을 향상시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 도면이고, 도 4는 도 3의 메모리 장치에 포함되는 버퍼의 일 예를 나타내는 도면이다.
도 3 및 4를 참조하면, 메모리 장치(10)는 메모리 그룹들(300) 및 부스팅 인터페이스(100)를 포함한다. 부스팅 인터페이스(100)는 버퍼(110), 고정 입력 디코더(150) 및 가변 입력 디코더(130)를 포함한다. 메모리 그룹들(300)은 데이터(DATA)를 저장한다. 부스팅 인터페이스(100)는 커맨드(CMD) 및 엑세스 어드레스(ADDR)에 따라 데이터(DATA)의 전달 경로를 결정하여 데이터(DATA)를 전달한다. 예를 들어, 커맨드(CMD) 및 엑세스 어드레스(ADDR)는 메모리 컨트롤러(15)로부터 제공될 수 있다. 가변 입력 디코더(130)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 커맨드(CMD) 중 프로그램 커맨드(P_CMD)를 프로그램한다.
버퍼(110)는 데이터 출력 인에이블 신호(DOUT_EN) 및 데이터 입력 인에이블 신호(DIN_EN)에 기초하여 메모리 컨트롤러(15) 및 메모리 그룹들(300) 사이에 데이터(DATA)를 전달할 수 있다. 예를 들어, 버퍼(110)는 제1 버퍼(111) 및 제2 버퍼(112)를 포함할 수 있다.
제1 버퍼(111)는 데이터 출력 인에이블 신호(DOUT_EN)에 기초하여 인에이블될 수 있다. 데이터 출력 인에이블 신호(DOUT_EN)가 인에이블되는 경우, 제1 버퍼(111)는 인에이블될 수 있다. 제1 버퍼(111)는 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제1 경로(P1)일 수 있다. 데이터(DATA)의 전달 경로가 제1 경로(P1)인 경우, 데이터(DATA)는 메모리 그룹들(300)로부터 메모리 컨트롤러(15)로 전달될 수 있다. 또한, 데이터 출력 인에이블 신호(DOUT_EN)가 디스-에이블되는 경우, 제1 버퍼(111)는 디스-에이블될 수 있다. 제1 버퍼(111)가 디스-에이블되는 경우, 데이터(DATA)는 메모리 그룹들(300)로부터 메모리 컨트롤러(15)로 전달될 수 없다.
제2 버퍼(112)는 데이터 입력 인에이블 신호(DIN_EN)에 기초하여 인에이블될 수 있다. 데이터 입력 인에이블 신호(DIN_EN)가 인에이블되는 경우, 제2 버퍼(112)는 인에이블될 수 있다. 제2 버퍼(112)는 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제2 경로(P2)일 수 있다. 데이터(DATA)의 전달 경로가 제2 경로(P2)인 경우, 데이터(DATA)는 메모리 컨트롤러(15)로부터 메모리 그룹들(300)로 전달될 수 있다. 또한, 데이터 입력 인에이블 신호(DIN_EN)가 디스-에이블되는 경우, 제2 버퍼(112)는 디스-에이블될 수 있다. 제2 버퍼(112)가 디스-에이블되는 경우, 데이터(DATA)는 메모리 컨트롤러(15)로부터 메모리 그룹들(300)로 전달될 수 없다.
고정 입력 디코더(150)의 출력은 고정 디코더 독출 신호(FD_R) 및 고정 디코더 기입 신호(FD_W)를 포함할 수 있다. 예를 들어, 고정 입력 디코더(150)에 저장되는 독출 커맨드(CMD_R)와 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)가 동일한 경우, 고정 디코더 독출 신호(FD_R)는 인에이블될 수 있다. 또한, 고정 입력 디코더(150)에 저장되는 기입 커맨드(CMD_W)와 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)가 동일한 경우, 고정 디코더 기입 신호(FD_W)는 인에이블될 수 있다.
가변 입력 디코더(130)의 출력은 가변 디코더 독출 신호(RD_R) 및 가변 디코더 기입 신호(RD_W)를 포함할 수 있다. 예를 들어, 가변 입력 디코더(130)에 프로그램된 독출 커맨드(CMD_R)와 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)가 동일한 경우, 가변 디코더 독출 신호(RD_R)는 인에이블될 수 있다. 또한, 가변 입력 디코더(130)에 프로그램된 기입 커맨드(CMD_W)와 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)가 동일한 경우, 가변 디코더 기입 신호(RD_W)는 인에이블될 수 있다.
고정 디코더 독출 신호(FD_R) 및 가변 디코더 독출 신호(RD_R)는 제1 논리 합 게이트(171)에 제공될 수 있다. 고정 디코더 독출 신호(FD_R) 또는 가변 디코더 독출 신호(RD_R)가 인에이블되는 경우, 데이터 출력 인에이블 신호(DOUT_EN)는 인에이블될 수 있다. 또한, 고정 디코더 기입 신호(FD_W) 및 가변 디코더 기입 신호(RD_W)는 제2 논리 합 게이트(172)에 제공될 수 있다. 고정 디코더 기입 신호(FD_W) 또는 가변 디코더 기입 신호(RD_W)가 인에이블되는 경우, 데이터 입력 인에이블 신호(DIN_EN)는 인에이블될 수 있다. 본 발명에 따른 메모리 장치(10)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램함으로써 성능을 향상시킬 수 있다.
도 5는 도 3의 메모리 장치에 포함되는 고정 입력 디코더의 동작을 설명하기 위한 도면이고, 도 6 및 7은 도 3의 메모리 장치에 포함되는 가변 입력 디코더의 동작을 설명하기 위한 도면들이다.
도 3 및 5 내지 7을 참조하면, 부스팅 인터페이스(100)는 고정 입력 디코더(150) 및 가변 입력 디코더(130)를 포함할 수 있다. 예시적인 실시예에 있어서, 고정 입력 디코더(150)에는 커맨드(CMD) 중 고정 커맨드(F_CMD)가 하드웨어로 내장될 수 있다. 고정 입력 디코더(150)는 하드 와이어드 회로(151)를 포함할 수 있다. 고정 커맨드(F_CMD)는 하드 와이어드 회로(151)에 하드웨어로서 구현될 수 있다. 예를 들어, 고정 커맨드(F_CMD)는 제1 내지 3 커맨드(CMD1, CMD2, CMD3)를 포함할 수 있다. 제1 커맨드(CMD1)는 고정 입력 디코더(150)에 하드웨어로 내장될 수 있다. 제1 커맨드(CMD1)는 입력 디코더에 하드웨어로 내장되기 때문에, 고정 입력 디코더(150)에 포함되는 제1 커맨드(CMD1)를 다시 프로그램할 수 없다. 또한, 제2 커맨드(CMD2)는 고정 입력 디코더(150)에 하드웨어로 내장될 수 있다. 제2 커맨드(CMD2)는 입력 디코더에 하드웨어로 내장되기 때문에, 고정 입력 디코더(150)에 포함되는 제2 커맨드(CMD2)를 다시 프로그램할 수 없다. 또한, 제3 커맨드(CMD3)는 고정 입력 디코더(150)에 하드웨어로 내장될 수 있다. 제3 커맨드(CMD3)는 입력 디코더에 하드웨어로 내장되기 때문에, 고정 입력 디코더(150)에 포함되는 제3 커맨드(CMD3)를 다시 프로그램할 수 없다.
가변 입력 디코더(130)는 기입 커맨드 디코더(131) 및 독출 커맨드 디코더(136)를 포함할 수 있다. 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD) 중 기입 커맨드(CMD_W)가 기입 커맨드 디코더(131)에 프로그램될 수 있다. 예를 들어, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 기입 커맨드 디코더(131)에 프로그램 커맨드(P_CMD) 중 기입 커맨드(CMD_W)가 프로그램될 수 있다.
프로그램 커맨드(P_CMD)는 메모리 컨트롤러(15)가 제공하는 커맨드(CMD) 중 가변 입력 디코더(130)에 프로그램되는 커맨드(CMD)일 수 있다. 기입 커맨드(CMD_W)는 메모리 장치(10)의 기입 동작을 위해서 사용될 수 있다. 예를 들어, 프로그램 커맨드(P_CMD) 중 기입 커맨드(CMD_W)는 제1 기입 커맨드(CMD_W1), 제2 기입 커맨드(CMD_W2) 및 제3 기입 커맨드(CMD_W3)를 포함할 수 있다. 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131)에 프로그램 커맨드(P_CMD) 중 제1 기입 커맨드(CMD_W1)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131)에 프로그램 커맨드(P_CMD) 중 제2 기입 커맨드(CMD_W2)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131)에 프로그램 커맨드(P_CMD) 중 제3 기입 커맨드(CMD_W3)를 프로그램할 수 있다.
메모리 장치(10)가 사용되는 동안 새로운 커맨드(CMD)의 추가가 요구될 수 있다. 메모리 장치(10)가 사용되는 동안 새로운 커맨드(CMD)의 추가가 요구되는 경우, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램할 수 있다.
커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD) 중 독출 커맨드(CMD_R)가 독출 커맨드 디코더(136)에 프로그램될 수 있다. 예를 들어, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 독출 커맨드 디코더(136)에 프로그램 커맨드(P_CMD) 중 독출 커맨드(CMD_R)가 프로그램될 수 있다.
프로그램 커맨드(P_CMD)는 메모리 컨트롤러(15)가 제공하는 커맨드(CMD) 중 가변 입력 디코더(130)에 프로그램되는 커맨드(CMD)일 수 있다. 독출 커맨드(CMD_R)는 메모리 장치(10)의 독출 동작을 위해서 사용될 수 있다. 예를 들어, 프로그램 커맨드(P_CMD) 중 독출 커맨드(CMD_R)는 제1 독출 커맨드(CMD_R1), 제2 독출 커맨드(CMD_R2) 및 제3 독출 커맨드(CMD_R3)를 포함할 수 있다. 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136)에 프로그램 커맨드(P_CMD) 중 제1 독출 커맨드(CMD_R1)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136)에 프로그램 커맨드(P_CMD) 중 제2 독출 커맨드(CMD_R2)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136)에 프로그램 커맨드(P_CMD) 중 제3 독출 커맨드(CMD_R3)를 프로그램할 수 있다.
메모리 장치(10)가 사용되는 동안 새로운 커맨드(CMD)의 추가가 요구될 수 있다. 메모리 장치(10)가 사용되는 동안 새로운 커맨드(CMD)의 추가가 요구되는 경우, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램할 수 있다.
예시적인 실시예에 있어서, 부스팅 인터페이스(100)는 버퍼(110) 및 고정 입력 디코더(150)를 포함할 수 있다. 버퍼(110)는 데이터 출력 인에이블 신호(DOUT_EN) 및 데이터 입력 인에이블 신호(DIN_EN)에 기초하여 메모리 컨트롤러(15) 및 메모리 그룹들(300) 사이에 데이터(DATA)를 전달할 수 있다. 고정 입력 디코더(150)는 커맨드(CMD) 중 고정 커맨드(F_CMD)를 하드웨어로 내장할 수 있다.
본 발명에 따른 메모리 장치(10)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램함으로써 성능을 향상시킬 수 있다.
도 8은 부스팅 인터페이스를 포함하는 기존의 메모리 장치를 나타내는 도면이다.
도 5, 6 및 8을 참조하면, 기존의 메모리 장치(10a)는 메모리 그룹들(300) 및 부스팅 인터페이스(100)를 포함한다. 부스팅 인터페이스(100)는 버퍼(110) 및 고정 입력 디코더(150)를 포함한다. 메모리 그룹들(300)은 데이터(DATA)를 저장한다. 예를 들어, 메모리 그룹들(300)은 제1 메모리 그룹(310) 및 제2 메모리 그룹(330)을 포함할 수 있다. 제1 메모리 그룹(310)은 복수의 메모리 셀 어레이들을 포함하고, 제2 메모리 그룹(330)은 복수의 메모리 셀 어레이들을 포함할 수 있다. 복수의 메모리 셀 어레이들은 플래시 메모리 셀들을 포함할 수 있다.
고정 입력 디코더(150)에는 커맨드(CMD) 중 고정 커맨드(F_CMD)를 하드웨어로 내장할 수 있다. 예를 들어, 고정 커맨드(F_CMD)는 제1 내지 3 커맨드(CMD1, CMD2, CMD3)를 포함할 수 있다. 제1 커맨드(CMD1)는 고정 입력 디코더(150)에 하드웨어로 내장될 수 있다. 제1 커맨드(CMD1)는 입력 디코더에 하드웨어로 내장되기 때문에, 고정 입력 디코더(150)에 포함되는 제1 커맨드(CMD1)를 다시 프로그램할 수 없다. 또한, 제2 커맨드(CMD2)는 고정 입력 디코더(150)에 하드웨어로 내장될 수 있다. 제2 커맨드(CMD2)는 입력 디코더에 하드웨어로 내장되기 때문에, 고정 입력 디코더(150)에 포함되는 제2 커맨드(CMD2)를 다시 프로그램할 수 없다. 또한, 제3 커맨드(CMD3)는 고정 입력 디코더(150)에 하드웨어로 내장될 수 있다. 제3 커맨드(CMD3)는 입력 디코더에 하드웨어로 내장되기 때문에, 고정 입력 디코더(150)에 포함되는 제3 커맨드(CMD3)를 다시 프로그램할 수 없다.
부스팅 인터페이스(100)는 커맨드(CMD) 및 엑세스 어드레스(ADDR)에 따라 데이터(DATA)의 전달 경로를 결정하여 데이터(DATA)를 전달한다. 버퍼(110)는 데이터 출력 인에이블 신호(DOUT_EN) 및 데이터 입력 인에이블 신호(DIN_EN)에 기초하여 메모리 컨트롤러(15) 및 메모리 그룹들(300) 사이에 데이터(DATA)를 전달할 수 있다. 예를 들어, 버퍼(110)는 제1 버퍼(111) 및 제2 버퍼(112)를 포함할 수 있다.
예를 들어, 제1 버퍼(111)는 데이터 출력 인에이블 신호(DOUT_EN)에 기초하여 인에이블될 수 있다. 메모리 컨트롤러(15)로부터 제공되는 독출 커맨드(CMD_R)는 제1 커맨드(CMD1)와 동일할 수 있다. 메모리 컨트롤러(15)가 독출 커맨드(CMD_R)를 제공하는 경우, 고정 입력 디코더(150)는 데이터 출력 인이에블 신호를 인에이블할 수 있다. 데이터 출력 인에이블 신호(DOUT_EN)가 인에이블되는 경우, 제1 버퍼(111)는 인에이블될 수 있다. 제1 버퍼(111)는 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제1 경로(P1)일 수 있다. 데이터(DATA)의 전달 경로가 제1 경로(P1)인 경우, 데이터(DATA)는 메모리 그룹들(300)로부터 메모리 컨트롤러(15)로 전달될 수 있다.
또한, 제2 버퍼(112)는 데이터 입력 인에이블 신호(DIN_EN)에 기초하여 인에이블될 수 있다. 메모리 컨트롤러(15)로부터 제공되는 기입 커맨드(CMD_W)는 제2 커맨드(CMD2)와 동일할 수 있다. 메모리 컨트롤러(15)가 기입 커맨드(CMD_W)를 제공하는 경우, 고정 입력 디코더(150)는 데이터 입력 인이에블 신호를 인에이블할 수 있다. 데이터 입력 인에이블 신호(DIN_EN)가 인에이블되는 경우, 제2 버퍼(112)는 인에이블될 수 있다. 제2 버퍼(112)는 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제2 경로(P2)일 수 있다. 데이터(DATA)의 전달 경로가 제2 경로(P2)인 경우, 데이터(DATA)는 메모리 컨트롤러(15)로부터 메모리 그룹들(300)로 전달될 수 있다.
반면에, 기존의 메모리 장치(10a)의 경우, 하드웨어로 내장되는 고정 입력 디코더(150)만을 사용하기 때문에, 고정 입력 디코더(150)에 포함되지 않은 제1 기입 커맨드(CMD_W1)가 메모리 컨트롤러(15)로부터 제공되는 경우, 기존의 메모리 장치(10a)는 제1 기입 커맨드(CMD_W1)에 상응하는 동작을 수행할 수 없다. 본 발명에 따른 메모리 장치(10)에서는 메모리 장치(10)가 사용되는 동안 새로운 커맨드(CMD)의 추가가 요구되는 경우, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램할 수 있다. 따라서, 본 발명에 따른 메모리 장치(10)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램함으로써 성능을 향상시킬 수 있다.
도 9는 도 3의 가변 입력 디코더에 포함되는 기입 커맨드 디코더의 일 예를 나타내는 블록도이다.
도 9를 참조하면, 기입 커맨드 디코더(131a)는 기입 랫치(132a) 및 기입 비교기(133)를 포함할 수 있다. 기입 랫치(132a)에는 기입 커맨드(CMD_W)가 프로그램될 수 있다. 예를 들어, 프로그램 커맨드(P_CMD) 중 기입 커맨드(CMD_W)는 제1 기입 커맨드(CMD_W1), 제2 기입 커맨드(CMD_W2) 및 제3 기입 커맨드(CMD_W3)를 포함할 수 있다. 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131a)에 프로그램 커맨드(P_CMD) 중 제1 기입 커맨드(CMD_W1)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131a)에 프로그램 커맨드(P_CMD) 중 제2 기입 커맨드(CMD_W2)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131a)에 프로그램 커맨드(P_CMD) 중 제3 기입 커맨드(CMD_W3)를 프로그램할 수 있다.
기입 비교기(133)는 기입 랫치(132a)에 프로그램되는 기입 커맨드(CMD_W) 및 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)를 비교하여 기입 비교 신호(CS_W)를 제공할 수 있다. 예를 들어, 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)는 제1 기입 커맨드(CMD_W1)일 수 있다. 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)가 제1 기입 커맨드(CMD_W1)인 경우, 기입 비교기(133)는 기입 랫치(132a)에 프로그램되는 제1 기입 커맨드(CMD_W1)와 메모리 컨트롤러(15)로부터 제공되는 제1 기입 커맨드(CMD_W1)를 비교할 수 있다. 기입 랫치(132a)에 프로그램되는 제1 기입 커맨드(CMD_W1)와 메모리 컨트롤러(15)로부터 제공되는 제1 기입 커맨드(CMD_W1)가 동일한 경우, 기입 비교기(133)는 기입 비교 신호(CS_W)를 인에이블할 수 있다. 기입 비교 신호(CS_W)가 인에이블되는 경우, 가변 디코더 기입 신호(RD_W)가 인에이블될 수 있다. 가변 디코더 기입 신호(RD_W)가 인에이블되는 경우, 데이터 입력 인에이블 신호(DIN_EN)는 인에이블될 수 있다. 데이터 입력 인에이블 신호(DIN_EN)가 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제2 경로(P2)일 수 있다. 데이터(DATA)의 전달 경로는 제2 경로(P2)인 경우, 데이터(DATA)는 메모리 컨트롤러(15)로부터 메모리 그룹들(300)로 전달될 수 있다.
예를 들어, 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)는 제3 기입 커맨드(CMD_W3)일 수 있다. 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)가 제3 기입 커맨드(CMD_W3)인 경우, 기입 비교기(133)는 기입 랫치(132a)에 프로그램되는 제3 기입 커맨드(CMD_W3)와 메모리 컨트롤러(15)로부터 제공되는 제3 기입 커맨드(CMD_W3)를 비교할 수 있다. 기입 랫치(132a)에 프로그램되는 제3 기입 커맨드(CMD_W3)와 메모리 컨트롤러(15)로부터 제공되는 제3 기입 커맨드(CMD_W3)가 동일한 경우, 기입 비교기(133)는 기입 비교 신호(CS_W)를 인에이블할 수 있다. 기입 비교 신호(CS_W)가 인에이블되는 경우, 가변 디코더 기입 신호(RD_W)가 인에이블될 수 있다. 가변 디코더 기입 신호(RD_W)가 인에이블되는 경우, 데이터 입력 인에이블 신호(DIN_EN)는 인에이블될 수 있다. 데이터 입력 인에이블 신호(DIN_EN)가 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제2 경로(P2)일 수 있다. 데이터(DATA)의 전달 경로는 제2 경로(P2)인 경우, 데이터(DATA)는 메모리 컨트롤러(15)로부터 메모리 그룹들(300)로 전달될 수 있다.
예시적인 실시예에 있어서, 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM) 중 입력 모드(IN_M)를 제공하는 경우, 메모리 컨트롤러(15)는 기입 커맨드(CMD_W)를 기입 랫치(132a)에 프로그램할 수 있다. 본 발명에 따른 메모리 장치(10)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램함으로써 성능을 향상시킬 수 있다.
도 10은 도 3의 가변 입력 디코더에 포함되는 기입 커맨드 디코더의 다른 예를 나타내는 블록도이다.
도 10을 참조하면, 기입 커맨드 디코더(131b)는 기입 랫치(132b), 기입 비교기(133) 및 제1 논리 곱 게이트(134)를 포함할 수 있다. 제1 논리 곱 게이트(134)는 앤드 게이트일 수 있다. 기입 랫치(132b)에는 기입 커맨드(CMD_W) 및 인에이블 비트(EN_B)가 프로그램될 수 있다. 예를 들어, 프로그램 커맨드(P_CMD) 중 기입 커맨드(CMD_W)는 제1 기입 커맨드(CMD_W1), 제2 기입 커맨드(CMD_W2) 및 제3 기입 커맨드(CMD_W3)를 포함할 수 있다. 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131b)에 프로그램 커맨드(P_CMD) 중 제1 기입 커맨드(CMD_W1) 및 제1 인에이블 비트(EN_B1)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131b)에 프로그램 커맨드(P_CMD) 중 제2 기입 커맨드(CMD_W2) 및 제2 인에이블 비트(EN_B2)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131b)에 프로그램 커맨드(P_CMD) 중 제3 기입 커맨드(CMD_W3) 및 제3 인에이블 비트(EN_B3)를 프로그램할 수 있다.
기입 비교기(133)는 기입 랫치(132b)에 프로그램되는 기입 커맨드(CMD_W) 및 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)를 비교하여 기입 비교 신호(CS_W)를 제공할 수 있다. 기입 비교 신호(CS_W) 및 인에이블 비트(EN_B)는 제1 논리 곱 게이트(134)에 제공될 수 있다. 예를 들어, 기입 비교 신호(CS_W)가 인에이블되고, 인에이블 비트(EN_B)가 '1'인 경우, 가변 디코더 기입 신호(RD_W)는 인에이블될 수 있다. 또한, 인에이블 비트(EN_B)가 '0'인 경우, 가변 디코더 기입 신호(RD_W)는 디스-에이블될 수 있다.
예시적인 실시예에 있어서, 메모리 컨트롤러(15)는 기입 커맨드(CMD_W)의 활성화 여부를 결정하는 인에이블 비트(EN_B)를 기입 랫치(132b)에 더 프로그램할 수 있다. 인에이블 비트(EN_B)가 제1 상태이고, 기입 비교 신호(CS_W)가 제1 상태인 경우, 데이터 입력 인에이블 신호(DIN_EN)는 활성화될 수 있다. 예를 들어, 인에이블 비트(EN_B)가 제1 상태인 경우, 인에이블 비트(EN_B)의 값은 '1'일 수 있다. 기입 비교 신호(CS_W)가 제1 상태인 경우, 기입 비교 신호(CS_W)는 활성화될 수 있다.
예시적인 실시예에 있어서, 인에이블 비트(EN_B)가 제2 상태인 경우, 데이터 입력 인에이블 신호(DIN_EN)는 비활성화될 수 있다. 예를 들어, 인에이블 비트(EN_B)가 제2 상태인 경우, 인에이블 비트(EN_B)의 값은 '0'일 수 있다.
예시적인 실시예에 있어서, 기입 비교 신호(CS_W)가 제2 상태인 경우, 데이터 입력 인에이블 신호(DIN_EN)는 비활성화될 수 있다. 예를 들어, 기입 비교 신호(CS_W)가 제2 상태인 경우, 기입 비교 신호(CS_W)는 비활성화될 수 있다.
도 11은 도 3의 메모리 장치에 포함되는 부스팅 인터페이스의 일 예를 나타내는 도면이다.
도 3 및 11을 참조하면, 메모리 장치(10)는 메모리 그룹들(300) 및 부스팅 인터페이스(100)를 포함한다. 부스팅 인터페이스(100)는 버퍼(110), 고정 입력 디코더(150) 및 가변 입력 디코더(130)를 포함한다. 메모리 그룹들(300)은 데이터(DATA)를 저장한다. 부스팅 인터페이스(100)는 커맨드(CMD) 및 엑세스 어드레스(ADDR)에 따라 데이터(DATA)의 전달 경로를 결정하여 데이터(DATA)를 전달한다. 예를 들어, 커맨드(CMD) 및 엑세스 어드레스(ADDR)는 메모리 컨트롤러(15)로부터 제공될 수 있다. 가변 입력 디코더(130)는 커맨드 설정 모드(CSMS) 신호에 기초하여 커맨드(CMD) 중 프로그램 커맨드(P_CMD)를 프로그램한다.
예시적인 실시예에 있어서, 부스팅 인터페이스(100)는 프로그램 커맨드(P_CMD)를 저장하는 안티퓨즈(140)를 더 포함할 수 있다. 프로그램 커맨드(P_CMD)는 메모리 장치(10)가 동작하기 전에 안티퓨즈(140)에 저장될 수 있다. 예를 들어, 메모리 장치(10)가 파워-온되는 경우, 안티퓨즈(140)에 저장되는 프로그램 커맨드(P_CMD)는 가변 입력 디코더(130)에 프로그램될 수 있다. 본 발명에 따른 메모리 장치(10)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램함으로써 성능을 향상시킬 수 있다.
도 12는 도 3의 가변 입력 디코더에 포함되는 독출 커맨드 디코더의 일 예를 나타내는 블록도이다.
도 12를 참조하면, 독출 커맨드 디코더(136a)는 독출 랫치(137a) 및 독출 비교기(138)를 포함할 수 있다. 독출 랫치(137a)에는 독출 커맨드(CMD_R)가 프로그램될 수 있다. 예를 들어, 프로그램 커맨드(P_CMD) 중 독출 커맨드(CMD_R)는 제1 독출 커맨드(CMD_R1), 제2 독출 커맨드(CMD_R2) 및 제3 독출 커맨드(CMD_R3)를 포함할 수 있다. 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136a)에 프로그램 커맨드(P_CMD) 중 제1 독출 커맨드(CMD_R1)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136a)에 프로그램 커맨드(P_CMD) 중 제2 독출 커맨드(CMD_R2)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136a)에 프로그램 커맨드(P_CMD) 중 제3 독출 커맨드(CMD_R3)를 프로그램할 수 있다.
독출 비교기(138)는 독출 랫치(137a)에 프로그램되는 독출 커맨드(CMD_R) 및 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)를 비교하여 독출 비교 신호(CS_R)를 제공할 수 있다. 예를 들어, 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)는 제1 독출 커맨드(CMD_R1)일 수 있다. 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)가 제1 독출 커맨드(CMD_R1)인 경우, 독출 비교기(138)는 독출 랫치(137a)에 프로그램되는 제1 독출 커맨드(CMD_R1)와 메모리 컨트롤러(15)로부터 제공되는 제1 독출 커맨드(CMD_R1)를 비교할 수 있다. 독출 랫치(137a)에 프로그램되는 제1 독출 커맨드(CMD_R1)와 메모리 컨트롤러(15)로부터 제공되는 제1 독출 커맨드(CMD_R1)가 동일한 경우, 독출 비교기(138)는 독출 비교 신호(CS_R)를 인에이블할 수 있다. 독출 비교 신호(CS_R)가 인에이블되는 경우, 가변 디코더 독출 신호(RD_R)가 인에이블될 수 있다. 가변 디코더 독출 신호(RD_R)가 인에이블되는 경우, 데이터 출력 인에이블 신호(DOUT_EN)는 인에이블될 수 있다. 데이터 출력 인에이블 신호(DOUT_EN)가 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제1 경로(P1)일 수 있다. 데이터(DATA)의 전달 경로는 제1 경로(P1)인 경우, 데이터(DATA)는 메모리 그룹들(300)로부터 메모리 컨트롤러(15)로 전달될 수 있다.
예를 들어, 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)는 제2 독출 커맨드(CMD_R2)일 수 있다. 메모리 컨트롤러(15)로부터 제공되는 커맨드(CMD)가 제2 독출 커맨드(CMD_R2)인 경우, 독출 비교기(138)는 독출 랫치(137a)에 프로그램되는 제2 독출 커맨드(CMD_R2)와 메모리 컨트롤러(15)로부터 제공되는 제2 독출 커맨드(CMD_R2)를 비교할 수 있다. 독출 랫치(137a)에 프로그램되는 제2 독출 커맨드(CMD_R2)와 메모리 컨트롤러(15)로부터 제공되는 제2 독출 커맨드(CMD_R2)가 동일한 경우, 독출 비교기(138)는 독출 비교 신호(CS_R)를 인에이블할 수 있다. 독출 비교 신호(CS_R)가 인에이블되는 경우, 가변 디코더 독출 신호(RD_R)가 인에이블될 수 있다. 가변 디코더 독출 신호(RD_R)가 인에이블되는 경우, 데이터 출력 인에이블 신호(DOUT_EN)는 인에이블될 수 있다. 데이터 출력 인에이블 신호(DOUT_EN)가 인에이블되는 경우, 데이터(DATA)의 전달 경로는 제1 경로(P1)일 수 있다. 데이터(DATA)의 전달 경로는 제1 경로(P1)인 경우, 데이터(DATA)는 메모리 그룹들(300)로부터 메모리 컨트롤러(15)로 전달될 수 있다.
예시적인 실시예에 있어서, 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM) 중 출력 모드(OUT_M)를 제공하는 경우, 메모리 컨트롤러(15)는 독출 커맨드(CMD_R)를 독출 랫치(137a)에 프로그램할 수 있다. 본 발명에 따른 메모리 장치(10)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램함으로써 성능을 향상시킬 수 있다.
도 13은 도 3의 가변 입력 디코더에 포함되는 독출 커맨드 디코더의 다른 예를 나타내는 블록도이고, 도 14는 도 3의 메모리 장치에 포함되는 버퍼(110)의 동작을 설명하기 위한 도면이다.
도 13및 14를 참조하면, 독출 커맨드 디코더(136b)는 독출 랫치(137b), 독출 비교기(138) 및 제2 논리 곱 게이트(139)를 포함할 수 있다. 제2 논리 곱 게이트(139)는 앤드 게이트일 수 있다. 독출 랫치(137b)에는 독출 커맨드(CMD_R) 및 인에이블 비트(EN_B)가 프로그램될 수 있다. 예를 들어, 프로그램 커맨드(P_CMD) 중 독출 커맨드(CMD_R)는 제1 독출 커맨드(CMD_R1), 제2 독출 커맨드(CMD_R2) 및 제3 독출 커맨드(CMD_R3)를 포함할 수 있다. 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136b)에 프로그램 커맨드(P_CMD) 중 제1 독출 커맨드(CMD_R1) 및 제1 인에이블 비트(EN_B1)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136b)에 프로그램 커맨드(P_CMD) 중 제2 독출 커맨드(CMD_R2) 및 제2 인에이블 비트(EN_B2)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136b)에 프로그램 커맨드(P_CMD) 중 제3 독출 커맨드(CMD_R3) 및 제3 인에이블 비트(EN_B3)를 프로그램할 수 있다.
독출 비교기(138)는 독출 랫치(137b)에 프로그램되는 독출 커맨드(CMD_R) 및 메모리 컨트롤러(15)로부터 제공되는 커맨드를 비교하여 독출 비교 신호(CS_R)를 제공할 수 있다. 독출 비교 신호(CS_R) 및 인에이블 비트(EN_B)는 제2 논리 곱 게이트(139)에 제공될 수 있다. 예를 들어, 독출 비교 신호(CS_R)가 인에이블되고, 인에이블 비트(EN_B)가 '1'인 경우, 가변 디코더 독출 신호(RD_R)는 인에이블될 수 있다. 또한, 인에이블 비트(EN_B)가 '0'인 경우, 가변 디코더 독출 신호(RD_R)는 디스-에이블될 수 있다.
예시적인 실시예에 있어서, 메모리 컨트롤러(15)는 독출 커맨드(CMD_R)의 활성화 여부를 결정하는 인에이블 비트(EN_B)를 기입 랫치(132b)에 더 프로그램할 수 있다. 인에이블 비트(EN_B)가 제1 상태이고, 독출 비교 신호(CS_R)가 제1 상태인 경우, 데이터 출력 인에이블 신호(DOUT_EN)는 활성화될 수 있다. 예를 들어, 인에이블 비트(EN_B)가 제1 상태인 경우, 인에이블 비트(EN_B)의 값은 '1'일 수 있다. 독출 비교 신호(CS_R)가 제1 상태인 경우, 독출 비교 신호(CS_R)는 활성화될 수 있다.
예시적인 실시예에 있어서, 인에이블 비트(EN_B)가 제2 상태인 경우, 데이터 출력 인에이블 신호(DOUT_EN)는 비활성화될 수 있다. 예를 들어, 인에이블 비트(EN_B)가 제2 상태인 경우, 인에이블 비트(EN_B)의 값은 '0'일 수 있다.
예시적인 실시예에 있어서, 독출 비교 신호(CS_R)가 제2 상태인 경우, 데이터 출력 인에이블 신호(DOUT_EN)는 비활성화될 수 있다. 예를 들어, 독출 비교 신호(CS_R)가 제2 상태인 경우, 독출 비교 신호(CS_R)는 비활성화될 수 있다.
데이터 출력 인에이블 신호(DOUT_EN)가 활성화되는 경우, 데이터(DATA)는 제1 경로(P1)를 통해서 메모리 그룹들(300)로부터 메모리 컨트롤러(15)로 전달될 수 있다. 또한, 데이터 입력 인에이블 신호(DIN_EN)가 활성화되는 경우, 데이터(DATA)는 제2 경로(P2)를 통해서 메모리 컨트롤러(15)로부터 메모리 그룹들(300)로 전달될 수 있다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템을 나타내는 도면이다.
도 15를 참조하면, 메모리 시스템(20)은 메모리 컨트롤러(15) 및 메모리 장치(10)를 포함한다. 메모리 장치(10)는 메모리 그룹들(300) 및 부스팅 인터페이스(100)를 포함한다. 부스팅 인터페이스(100)는 고정 입력 디코더(150) 및 가변 입력 디코더(130)를 포함한다. 메모리 컨트롤러(15)는 커맨드(CMD), 어드레스 및 데이터(DATA)를 제공할 수 있다. 메모리 그룹들(300)은 데이터(DATA)를 저장한다. 메모리 그룹들(300)은 3차원 메모리 셀 어레이를 포함할 수 있다. 예를 들어, 메모리 그룹들(300)은 제1 메모리 그룹(310) 및 제2 메모리 그룹(330)을 포함할 수 있다. 제1 메모리 그룹(310)은 복수의 메모리 셀 어레이들을 포함하고, 제2 메모리 그룹(330)은 복수의 메모리 셀 어레이들을 포함할 수 있다. 복수의 메모리 셀 어레이들은 플래시 메모리 셀들을 포함할 수 있다. 메모리 그룹들(300)은 3차원 메모리 셀 어레이를 포함한다.
고정 입력 디코더(150)에는 커맨드(CMD) 중 고정 커맨드(F_CMD)를 하드웨어로 내장할 수 있다. 예를 들어, 고정 커맨드(F_CMD)는 제1 내지 3 커맨드(CMD1, CMD2, CMD3)를 포함할 수 있다. 제1 커맨드(CMD1)는 고정 입력 디코더(150)에 하드웨어로 내장될 수 있다. 제1 커맨드(CMD1)는 입력 디코더에 하드웨어로 내장되기 때문에, 고정 입력 디코더(150)에 포함되는 제1 커맨드(CMD1)를 다시 프로그램할 수 없다. 또한, 제2 커맨드(CMD2)는 고정 입력 디코더(150)에 하드웨어로 내장될 수 있다. 제2 커맨드(CMD2)는 입력 디코더에 하드웨어로 내장되기 때문에, 고정 입력 디코더(150)에 포함되는 제2 커맨드(CMD2)를 다시 프로그램할 수 없다. 또한, 제3 커맨드(CMD3)는 고정 입력 디코더(150)에 하드웨어로 내장될 수 있다. 제3 커맨드(CMD3)는 입력 디코더에 하드웨어로 내장되기 때문에, 고정 입력 디코더(150)에 포함되는 제3 커맨드(CMD3)를 다시 프로그램할 수 없다.
가변 입력 디코더(130)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 커맨드(CMD) 중 프로그램 커맨드(P_CMD)를 프로그램한다. 예를 들어, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)를 제공하는 경우, 메모리 컨트롤러(15)는 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램할 수 있다.
가변 입력 디코더(130)는 기입 커맨드 디코더(131) 및 독출 커맨드 디코더(136)를 포함할 수 있다. 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD) 중 기입 커맨드(CMD_W)가 기입 커맨드 디코더(131)에 프로그램될 수 있다. 예를 들어, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 기입 커맨드 디코더(131)에 프로그램 커맨드(P_CMD) 중 기입 커맨드(CMD_W)가 프로그램될 수 있다.
프로그램 커맨드(P_CMD)는 메모리 컨트롤러(15)가 제공하는 커맨드(CMD) 중 가변 입력 디코더(130)에 프로그램되는 커맨드(CMD)일 수 있다. 기입 커맨드(CMD_W)는 메모리 장치(10)의 기입 동작을 위해서 사용될 수 있다. 예를 들어, 프로그램 커맨드(P_CMD) 중 기입 커맨드(CMD_W)는 제1 기입 커맨드(CMD_W1), 제2 기입 커맨드(CMD_W2) 및 제3 기입 커맨드(CMD_W3)를 포함할 수 있다. 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131)에 프로그램 커맨드(P_CMD) 중 제1 기입 커맨드(CMD_W1)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131)에 프로그램 커맨드(P_CMD) 중 제2 기입 커맨드(CMD_W2)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 입력 모드(IN_M)인 경우, 메모리 컨트롤러(15)는 기입 커맨드 디코더(131)에 프로그램 커맨드(P_CMD) 중 제3 기입 커맨드(CMD_W3)를 프로그램할 수 있다.
메모리 장치(10)가 사용되는 동안 새로운 커맨드(CMD)의 추가가 요구될 수 있다. 메모리 장치(10)가 사용되는 동안 새로운 커맨드(CMD)의 추가가 요구되는 경우, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램할 수 있다.
커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD) 중 독출 커맨드(CMD_R)가 독출 커맨드 디코더(136)에 프로그램될 수 있다. 예를 들어, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 독출 커맨드 디코더(136)에 프로그램 커맨드(P_CMD) 중 독출 커맨드(CMD_R)가 프로그램될 수 있다.
프로그램 커맨드(P_CMD)는 메모리 컨트롤러(15)가 제공하는 커맨드(CMD) 중 가변 입력 디코더(130)에 프로그램되는 커맨드(CMD)일 수 있다. 독출 커맨드(CMD_R)는 메모리 장치(10)의 독출 동작을 위해서 사용될 수 있다. 예를 들어, 프로그램 커맨드(P_CMD) 중 독출 커맨드(CMD_R)는 제1 독출 커맨드(CMD_R1), 제2 독출 커맨드(CMD_R2) 및 제3 독출 커맨드(CMD_R3)를 포함할 수 있다. 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136)에 프로그램 커맨드(P_CMD) 중 제1 독출 커맨드(CMD_R1)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136)에 프로그램 커맨드(P_CMD) 중 제2 독출 커맨드(CMD_R2)를 프로그램할 수 있다. 그 후, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS)를 다시 제공할 수 있다. 메모리 컨트롤러(15)가 커맨드 설정 모드(CSMS)를 제공한 후, 메모리 컨트롤러(15)는 입출력 설정 모드(IOM)를 제공할 수 있다. 메모리 컨트롤러(15)가 제공하는 입출력 설정 모드(IOM)가 출력 모드(OUT_M)인 경우, 메모리 컨트롤러(15)는 독출 커맨드 디코더(136)에 프로그램 커맨드(P_CMD) 중 제3 독출 커맨드(CMD_R3)를 프로그램할 수 있다.
메모리 장치(10)가 사용되는 동안 새로운 커맨드(CMD)의 추가가 요구될 수 있다. 메모리 장치(10)가 사용되는 동안 새로운 커맨드(CMD)의 추가가 요구되는 경우, 메모리 컨트롤러(15)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램할 수 있다. 본 발명에 따른 메모리 장치(10)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램함으로써 성능을 향상시킬 수 있다.
도 16은 도 15의 메모리 시스템에 포함되는 메모리 장치를 나타내는 블록도이다.
도 16을 참조하면, 메모리 장치(100)는 플래시 메모리 장치일 수 있으며, 메모리 셀 어레이(110), 페이지 버퍼부(120), 로우 디코더(130), 전압 발생기(140) 및 제어 회로(150)를 포함한다.
메모리 셀 어레이(110)는 복수의 워드 라인들 및 복수의 비트 라인들에 각각 연결되는 복수의 메모리 셀들을 포함한다. 상기 복수의 메모리 셀들은 각각 NAND 또는 NOR 플래시 메모리 셀들일 수 있으며, 2차원 어레이(array) 구조 또는 3차원 수직 어레이 구조로 배열될 수 있다.
상기 복수의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 메모리 셀(Single Level memory Cell; SLC)들 또는 복수의 데이터 비트들을 저장하는 멀티 레벨 메모리 셀(Multi Level memory Cell; MLC)들일 수 있다. 멀티 레벨 메모리 셀의 경우에 기입 모드에서의 프로그램 방식은 쉐도우 프로그램 방식, 리프로그램 방식 또는 온칩 버퍼드 프로그램 방식과 같은 다양한 프로그램 방식이 적용될 수 있다.
페이지 버퍼부(120)는 상기 복수의 비트 라인들에 연결되고, 메모리 셀 어레이(110)에 프로그램 될 기입 데이터를 저장하거나 혹은 메모리 셀 어레이(110)로부터 감지된 독출 데이터를 저장한다. 즉, 페이지 버퍼부(120)는 플래시 메모리 장치(100)의 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 페이지 버퍼부(120)는 기입 모드에서 기입 드라이버로서 동작하고, 독출 모드에서 감지 증폭기로서 동작할 수 있다.
로우 디코더(130)는 상기 복수의 워드 라인들에 연결되고, 로우 어드레스에 응답하여 상기 복수의 워드 라인들 중 적어도 하나를 선택할 수 있다. 전압 발생기(140)는 제어 회로(150)의 제어에 따라 프로그램 전압, 패스 전압, 검증 전압, 소거 전압 및 독출 전압과 같은 워드 라인 전압들을 생성할 수 있다. 제어 회로(150)는 메모리 셀 어레이(110)에 대한 데이터 저장, 소거 및 독출 동작을 수행하도록 페이지 버퍼부(120), 로우 디코더(130) 및 전압 발생기(140)를 제어할 수 있다.
도 17은 도 16의 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 도면이고, 도 18은 도 16의 메모리 장치에 포함되는 메모리 셀 어레이의 다른 예를 나타내는 도면이다.
도 17은 NAND형 플래시 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 회로도이며, 도 18은 수직형 플래시 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 회로도이다.
도 17을 참조하면, 메모리 셀 어레이(110b)는 스트링 선택 트랜지스터(SST)들, 접지 선택 트랜지스터(GST)들 및 메모리 셀(MC2)들을 포함할 수 있다. 스트링 선택 트랜지스터(SST)들은 비트 라인들(BL(1), ..., BL(m))에 연결되고, 접지 선택 트랜지스터(GST)들은 공통 소스 라인(CSL)에 연결될 수 있다. 동일한 열에 배열된 메모리 셀(MC2)들은 비트 라인들(BL(1), ..., BL(m)) 중 하나와 공통 소스 라인(CSL) 사이에 직렬로 배치될 수 있으며, 동일한 행에 배열된 메모리 셀(MC2)들은 워드 라인들(WL(1), WL(2), WL(3), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 즉, 스트링 선택 트랜지스터(SST)들과 접지 선택 트랜지스터(GST)들 사이에 메모리 셀(MC2)들이 직렬로 연결될 수 있으며, 스트링 선택 라인(SSL)과 접지 선택 라인(GSL) 사이에는 16개, 32개 또는 64개의 복수의 워드 라인들이 배열될 수 있다.
스트링 선택 트랜지스터(SST)들은 스트링 선택 라인(SSL)에 연결되어, 스트링 선택 라인(SSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있고, 접지 선택 트랜지스터(GST)들은 접지 선택 라인(GSL)에 연결되어, 접지 선택 라인(GSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있다. 메모리 셀(MC2)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.
메모리 셀 어레이(110b)를 포함하는 NAND형 플래시 메모리 장치는 페이지(page, 111b) 단위로 기입 동작 및 독출 동작을 수행하며, 블록(112b) 단위로 소거 동작을 수행할 수 있다. 한편, 실시예에 따라서, 페이지 버퍼들은 각각 짝수 비트 라인과 홀수 비트 라인이 하나씩 연결될 수 있다. 이 경우, 짝수 비트 라인들은 짝수 페이지를 형성하고, 홀수 비트 라인들은 홀수 페이지를 형성하며, 메모리 셀(MC2)들에 대한 기입 동작은 짝수 페이지와 홀수 페이지가 번갈아가며 순차적으로 수행될 수 있다.
도 18을 참조하면, 메모리 셀 어레이(110c)는 수직 구조를 가지는 복수의 스트링(113c)들을 포함할 수 있다. 스트링(113c)은 제2 방향을 따라 복수 개로 형성되어 스트링 열을 형성할 수 있으며, 상기 스트링 열은 제3 방향을 따라 복수 개로 형성되어 스트링 어레이를 형성할 수 있다. 복수의 스트링(113c)들은 비트 라인들(BL(1), ..., BL(m))과 공통 소스 라인(CSL) 사이에 제1 방향을 따라 직렬로 배치되는 접지 선택 트랜지스터(GSTV)들, 메모리 셀(MC3)들 및 스트링 선택 트랜지스터(SSTV)들을 각각 포함할 수 있다.
접지 선택 트랜지스터(GSTV)들은 접지 선택 라인들(GSL11, GSL12, ..., GSLi1, GSLi2)에 각각 연결되고, 스트링 선택 트랜지스터(SSTV)들은 스트링 선택 라인들(SSL11, SSL12, ..., SSLi1, SSLi2)에 각각 연결될 수 있다. 동일한 층에 배열되는 메모리 셀(MC3)들은 워드 라인들(WL(1), WL(2), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 접지 선택 라인들(GSL11, ..., GSLi2) 및 스트링 선택 라인들(SSL11, ..., SSLi2)은 상기 제2 방향으로 연장되며 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 워드 라인들(WL(1), ..., WL(n))은 상기 제2 방향으로 연장되며 상기 제1 방향 및 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 비트 라인들(BL(1), ..., BL(m))은 상기 제3 방향으로 연장되며 상기 제2 방향을 따라 복수 개로 형성될 수 있다. 메모리 셀(MC3)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.
메모리 셀 어레이(110c)를 포함하는 수직형 플래시 메모리 장치는 NAND 플래시 메모리 셀들을 포함하므로, NAND형 플래시 메모리 장치와 마찬가지로 페이지 단위로 기입 동작 및 독출 동작을 수행하며, 블록 단위로 소거 동작을 수행한다.
실시예에 따라서, 하나의 스트링(113c)에 포함되는 두 개의 스트링 선택 트랜지스터들은 하나의 스트링 선택 라인에 연결되고 하나의 스트링에 포함되는 두 개의 접지 선택 트랜지스터들은 하나의 접지 선택 라인에 연결되도록 구현될 수도 있다. 또한, 실시예에 따라서, 하나의 스트링은 하나의 스트링 선택 트랜지스터 및 하나의 접지 선택 트랜지스터를 포함하여 구현될 수도 있다. 일 실시예에 있어서, 메모리 셀 어레이(110C)는 3차원 메모리 셀 어레이일 수 있다. 본 발명의 일 실시예에 있어서, 3차원 메모리 셀 어레이는 메모리 장치(10)에 포함될 수 있다. 다음의 특허 문서들은 3차원 메모리 어레이들에 대한 구성들을 설명한다: U.S. Pat. Nos. 7,679,133; 8,553,466; 8,654,587; 8,559,235; and US Pat. Pub. No. 2011/0233648.
도 19는 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 도면이다.
도 19를 참조하면, 컴퓨팅 시스템(30)은 호스트(17), 메모리 컨트롤러(15), 메모리 그룹들(300) 및 부스팅 인터페이스(100)를 포함한다. 부스팅 인터페이스(100)는 가변 입력 디코더(130)를 포함한다. 호스트(17)는 호스트 신호(HS)를 제공한다. 메모리 컨트롤러(15)는 호스트 신호(HS)에 기초하여 커맨드(CMD) 및 엑세스 어드레스(ADDR)를 제공한다. 메모리 그룹들(300)은 데이터(DATA)를 저장한다. 부스팅 인터페이스(100)는 커맨드(CMD) 및 엑세스 어드레스(ADDR)에 따라 데이터(DATA)의 전달 경로를 결정하여 데이터(DATA)를 전달한다. 가변 입력 디코더(130)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 커맨드(CMD) 중 프로그램 커맨드(P_CMD)를 프로그램한다. 본 발명에 따른 메모리 장치(10)는 커맨드 설정 모드(CSMS) 및 입출력 설정 모드(IOM)에 기초하여 프로그램 커맨드(P_CMD)를 가변 입력 디코더(130)에 프로그램함으로써 성능을 향상시킬 수 있다.
도 20은 본 발명의 실시예들에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 20을 참조하면, 모바일 시스템(700)은 프로세서(710), 메모리 장치(720), 저장 장치(730), 이미지 센서(760), 디스플레이 디바이스(740) 및 파워 서플라이(750)를 포함할 수 있다. 모바일 시스템(700)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
프로세서(710)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(710)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(720), 저장 장치(730) 및 디스플레이 장치(740)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(720)는 모바일 시스템(700)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(720)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)을 포함하여 구현될 수 있다. 저장 장치(730)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. 모바일 시스템(700)은 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 더 포함할 수 있다. 파워 서플라이(750)는 모바일 시스템(700)의 동작에 필요한 동작 전압을 공급할 수 있다.
이미지 센서(760)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(710)와 연결되어 통신을 수행할 수 있다. 이미지 센서(900)는 프로세서(710)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.
모바일 시스템(700)의 구성 요소들은 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 모바일 시스템(700)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 모바일 시스템(700)은 본원발명의 실시예들에 따른 메모리 시스템을 이용하는 모든 모바일 시스템으로 해석되어야 할 것이다. 예를 들어, 모바일 시스템(700)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.
도 21은 본 발명의 실시예들에 따른 메모리 장치을 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 21을 참조하면, 컴퓨팅 시스템(800)은 프로세서(810), 입출력 허브(820), 입출력 컨트롤러 허브(830), 적어도 하나의 메모리 모듈(840) 및 그래픽 카드(850)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(800)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(810)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(810)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(810)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(1510)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 18에는 하나의 프로세서(810)를 포함하는 컴퓨팅 시스템(800)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(800)은 복수의 프로세서들을 포함할 수 있다. 또한, 실시예에 따라, 프로세서(810)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
프로세서(810)는 메모리 모듈(840)의 동작을 제어하는 메모리 컨트롤러(811)를 포함할 수 있다. 프로세서(810)에 포함된 메모리 컨트롤러(811)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 메모리 컨트롤러(811)와 메모리 모듈(840) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(840)이 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러(811)는 입출력 허브(820) 내에 위치할 수 있다. 메모리 컨트롤러(811)를 포함하는 입출력 허브(820)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
메모리 모듈(840)은 메모리 컨트롤러(811)로부터 제공된 데이터를 저장하는 복수의 메모리 장치들과 복수의 메모리 장치들의 동작들을 전반적으로 관리하는 버퍼 칩을 포함할 수 있다. 복수의 메모리 장치들 각각은 프로세서(810)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 예를 들어, 메모리 장치들 각각은 DDR SDRAM, LPDDR SDRAM, GDDR SDRAM, RDRAM 등과 같은 동적 랜덤 액세스 메모리이거나, 리프레쉬 동작이 필요한 임의의 휘발성 메모리 장치일 수 있다. 메모리 모듈(840)에 포함되는 버퍼 칩은 도 3의 버퍼칩(300)과 같이 구성되어 도 4와 같은 메모리 관리부(310)를 포함하여 복수의 메모리 장치들의 동작을 전반적으로 관리할 수 있다.
입출력 허브(820)는 그래픽 카드(850)와 같은 장치들과 프로세서(810) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(820)는 다양한 방식의 인터페이스를 통하여 프로세서(810)에 연결될 수 있다. 예를 들어, 입출력 허브(820)와 프로세서(810)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다.
입출력 허브(820)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(820)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.
그래픽 카드(850)는 AGP 또는 PCIe를 통하여 입출력 허브(820)와 연결될 수 있다. 그래픽 카드(850)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽 카드(850)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 입출력 허브(820)는, 입출력 허브(820)의 외부에 위치한 그래픽 카드(850)와 함께, 또는 그래픽 카드(850) 대신에 입출력 허브(820)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(820)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(820)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(830)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(830)는 내부 버스를 통하여 입출력 허브(820)와 연결될 수 있다. 예를 들어, 입출력 허브(820)와 입출력 컨트롤러 허브(830)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(830)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(830)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(810), 입출력 허브(820) 및 입출력 컨트롤러 허브(830)는 각각 분리된 칩셋들 또는 집적 회로들로 구현되거나, 프로세서(810), 입출력 허브(820) 또는 입출력 컨트롤러 허브(830) 중 2 이상의 구성요소들이 하나의 칩셋으로 구현될 수 있다.
본 발명에 따른 메모리 장치는 커맨드 설정 모드 및 입출력 설정 모드에 기초하여 프로그램 커맨드를 가변 입력 디코더에 프로그램함으로써 성능을 향상시킬 수 있어 메모리 시스템에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 데이터를 저장하는 메모리 그룹들; 및
    커맨드 및 엑세스 어드레스에 따라 상기 데이터의 전달 경로를 결정하여 상기 데이터를 전달하는 부스팅 인터페이스를 포함하고,
    상기 부스팅 인터페이스는,
    커맨드 설정 모드 및 입출력 설정 모드에 기초하여 상기 커맨드 중 프로그램 커맨드를 프로그램하는 가변 입력 디코더를 포함하는 메모리 장치.
  2. 제1 항에 있어서, 상기 부스팅 인터페이스는,
    데이터 출력 인에이블 신호 및 데이터 입력 인에이블 신호에 기초하여 메모리 컨트롤러 및 상기 메모리 그룹들 사이에 상기 데이터를 전달하는 버퍼; 및
    상기 커맨드 중 고정 커맨드를 하드웨어로 내장하는 고정 입력 디코더를 포함하는 것을 특징으로 하는 메모리 장치.
  3. 제2 항에 있어서, 상기 가변 입력 디코더는,
    상기 입출력 설정 모드가 입력 모드인 경우, 상기 프로그램 커맨드 중 기입 커맨드가 프로그램되는 기입 커맨드 디코더; 및
    상기 입출력 설정 모드가 출력 모드인 경우, 상기 프로그램 커맨드 중 독출 커맨드가 프로그램되는 독출 커맨드 디코더를 포함하는 것을 특징으로 하는 메모리 장치.
  4. 제3 항에 있어서, 상기 기입 커맨드 디코더는,
    상기 기입 커맨드가 프로그램되는 기입 랫치; 및
    상기 기입 랫치에 프로그램되는 상기 기입 커맨드 및 상기 메모리 컨트롤러로부터 제공되는 상기 커맨드를 비교하여 기입 비교 신호를 제공하는 기입 비교기를 포함하는 것을 특징으로 하는 메모리 장치.
  5. 제4 항에 있어서,
    상기 메모리 컨트롤러가 상기 커맨드 설정 모드 및 상기 입출력 설정 모드 중 상기 입력 모드를 제공하는 경우, 상기 메모리 컨트롤러는 상기 기입 커맨드를 상기 기입 랫치에 프로그램하고,
    상기 메모리 컨트롤러는 상기 기입 커맨드의 활성화 여부를 결정하는 인에이블 비트를 상기 기입 랫치에 더 프로그램하는 것을 특징으로 하는 메모리 장치.
  6. 제5 항에 있어서,
    상기 인에이블 비트가 제1 상태이고, 상기 기입 비교 신호가 제1 상태인 경우, 상기 데이터 입력 인에이블 신호는 활성화되고,
    상기 인에이블 비트가 제2 상태인 경우, 상기 데이터 입력 인에이블 신호는 비활성화되고,
    상기 기입 비교 신호가 제2 상태인 경우, 상기 데이터 입력 인에이블 신호는 비활성화되는 것을 특징으로 하는 메모리 장치.
  7. 제3 항에 있어서, 상기 부스팅 인터페이스는,
    상기 프로그램 커맨드를 저장하는 안티퓨즈를 더 포함하고,
    상기 메모리 장치가 파워-온되는 경우, 상기 안티퓨즈에 저장되는 상기 프로그램 커맨드는 상기 가변 입력 디코더에 프로그램되는 것을 특징으로 하는 메모리 장치.
  8. 제3 항에 있어서, 상기 독출 커맨드 디코더는,
    상기 독출 커맨드가 프로그램되는 독출 랫치; 및
    상기 독출 랫치에 프로그램되는 상기 독출 커맨드 및 상기 메모리 컨트롤러로부터 제공되는 상기 커맨드를 비교하여 독출 비교 신호를 제공하는 독출 비교기를 포함하는 것을 특징으로 하는 메모리 장치.
  9. 제8 항에 있어서,
    상기 메모리 컨트롤러가 상기 커맨드 설정 모드 및 상기 입출력 설정 모드 중 상기 출력 모드를 제공하는 경우, 상기 메모리 컨트롤러는 상기 독출 커맨드를 상기 독출 랫치에 프로그램하고,
    상기 메모리 컨트롤러는 상기 독출 커맨드의 활성화 여부를 결정하는 인에이블 비트를 상기 독출 랫치에 더 프로그램하고,
    상기 인에이블 비트가 제1 상태이고, 상기 독출 비교 신호가 제1 상태인 경우, 상기 데이터 출력 인에이블 신호는 활성화되고,
    상기 인에이블 비트가 제2 상태인 경우, 상기 데이터 출력 인에이블 신호는 비활성화되고,
    상기 독출 비교 신호가 제2 상태인 경우, 상기 데이터 출력 인에이블 신호는 비활성화되는 것을 특징으로 하는 메모리 장치.
  10. 커맨드 및 엑세스 어드레스를 제공하는 메모리 컨트롤러;
    데이터를 저장하는 메모리 그룹들; 및
    상기 커맨드 및 상기 엑세스 어드레스에 따라 상기 데이터의 전달 경로를 결정하여 상기 데이터를 전달하는 부스팅 인터페이스를 포함하고,
    상기 부스팅 인터페이스는,
    커맨드 설정 모드 및 입출력 설정 모드에 기초하여 상기 커맨드 중 프로그램 커맨드를 프로그램하는 가변 입력 디코더를 포함하고
    상기 메모리 그룹들은 3차원 메모리 셀 어레이를 포함하는 메모리 시스템.
KR1020150105624A 2015-07-27 2015-07-27 메모리 장치 및 이를 포함하는 메모리 시스템 KR102303653B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150105624A KR102303653B1 (ko) 2015-07-27 2015-07-27 메모리 장치 및 이를 포함하는 메모리 시스템
US15/075,218 US10140023B2 (en) 2015-07-27 2016-03-21 Memory device and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150105624A KR102303653B1 (ko) 2015-07-27 2015-07-27 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20170012946A true KR20170012946A (ko) 2017-02-06
KR102303653B1 KR102303653B1 (ko) 2021-09-17

Family

ID=57883441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150105624A KR102303653B1 (ko) 2015-07-27 2015-07-27 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US10140023B2 (ko)
KR (1) KR102303653B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190125922A (ko) * 2018-04-30 2019-11-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113271115B (zh) * 2021-04-29 2023-03-21 思澈科技(上海)有限公司 一种射频电路控制方法及其系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060179256A1 (en) * 2005-02-10 2006-08-10 Sony Corporation Shared memory device
KR20080004875A (ko) * 2006-07-07 2008-01-10 삼성전자주식회사 커맨드 디코딩 시스템, 플래시 메모리 커맨드 디코딩시스템 및 이를 이용한 방법
US20100322024A1 (en) * 2008-03-19 2010-12-23 Fujitsu Semiconductor Limited Semiconductor memory, system, operating method of semiconductor memory, and manufacturing method of semiconductor memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08339298A (ja) 1995-02-02 1996-12-24 Ricoh Co Ltd マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ
KR100484247B1 (ko) 2000-12-28 2005-04-20 매그나칩 반도체 유한회사 재설정가능 인스트럭션 세트 마이크로 컨트롤러 유니트의인스트럭션 디코더 장치
US7281082B1 (en) 2004-03-26 2007-10-09 Xilinx, Inc. Flexible scheme for configuring programmable semiconductor devices using or loading programs from SPI-based serial flash memories that support multiple SPI flash vendors and device families
US7230850B2 (en) 2004-08-31 2007-06-12 Micron Technology, Inc. User configurable commands for flash memory
KR100731976B1 (ko) 2005-06-30 2007-06-25 전자부품연구원 재구성 가능 프로세서의 효율적인 재구성 방법
DE102007043090A1 (de) * 2007-09-10 2009-03-12 Biotronik Crm Patent Ag Fernprogrammierbares persönliches Gerät sowie Anordnung und Verfahren zum Fernprogrammieren eines persönlichen Gerätes
US7941587B2 (en) 2007-09-17 2011-05-10 Cadence Design Systems, Inc Programmable sequence generator for a flash memory controller
US8587337B1 (en) 2009-01-31 2013-11-19 Xilinx, Inc. Method and apparatus for capturing and synchronizing data
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060179256A1 (en) * 2005-02-10 2006-08-10 Sony Corporation Shared memory device
KR20080004875A (ko) * 2006-07-07 2008-01-10 삼성전자주식회사 커맨드 디코딩 시스템, 플래시 메모리 커맨드 디코딩시스템 및 이를 이용한 방법
US20100322024A1 (en) * 2008-03-19 2010-12-23 Fujitsu Semiconductor Limited Semiconductor memory, system, operating method of semiconductor memory, and manufacturing method of semiconductor memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190125922A (ko) * 2018-04-30 2019-11-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR102303653B1 (ko) 2021-09-17
US10140023B2 (en) 2018-11-27
US20170031594A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
US8854879B2 (en) Method of programming a nonvolatile memory device and nonvolatile memory device performing the method
US10095411B2 (en) Controllers including separate input-output circuits for mapping table and buffer memory, solid state drives including the controllers, and computing systems including the solid state drives
US10459667B2 (en) Nonvolatile memory device
KR102516547B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20130028589A (ko) 비휘발성 메모리 장치, 그 데이터 판독 방법 및 기록 매체
US9741440B2 (en) Memory device and read method of memory device
US11715538B2 (en) Memory system processing request based on inference and operating method of the same
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
KR20100104840A (ko) 셀 패턴에 따라 추가 ｅｃｃ가 가능한 반도체 메모리 장치,상기 장치를 포함하는 전자 시스템
US8760919B2 (en) Nonvolatile memory device and method of reading data in nonvolatile memory device
US10936421B2 (en) Memory system having storage device and memory controller and operating method thereof
JP2023025687A (ja) メモリ装置およびその動作方法
US9672932B2 (en) Nonvolatile memory device and memory system including the same
US20160253124A1 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
US20160154733A1 (en) Method of operating solid state drive
KR102303653B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20150029401A (ko) 데이터 저장 시스템 및 그것의 동작 방법
US9672933B2 (en) Threshold based multi-level cell programming for a non-volatile memory device
US20220310168A1 (en) Operating method of storage controller using count value of direct memory access, storage device including storage controller, and operating method of storage device
KR20130118424A (ko) 메모리 시스템 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant