KR20170005258A - 저항변화 메모리 제조 방법 및 그 메모리 - Google Patents
저항변화 메모리 제조 방법 및 그 메모리 Download PDFInfo
- Publication number
- KR20170005258A KR20170005258A KR1020150094425A KR20150094425A KR20170005258A KR 20170005258 A KR20170005258 A KR 20170005258A KR 1020150094425 A KR1020150094425 A KR 1020150094425A KR 20150094425 A KR20150094425 A KR 20150094425A KR 20170005258 A KR20170005258 A KR 20170005258A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- nitride film
- reram
- substrate
- platinum
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000009713 electroplating Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 230000008859 change Effects 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003057 platinum Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L27/11507—
-
- H01L21/203—
-
- H01L21/205—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1443—Non-volatile random-access memory [NVRAM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 한 가지 양태에 따라서, 기판을 제공하는 단계; 상기 기판 상에 제1 하부 전극을 형성하는 단계; 상기 제1 하부 전극 상에 산화막 또는 질화막을 형성하는 단계; 상기 산화막 또는 질화막을 소정의 패턴으로 식각하여, 상기 제1 하부 전극을 부분적으로 노출시키는 단계; 상기 노출된 제1 하부 전극 상에 전해도금을 이용하여 백금을 패턴화된 형태로 적층하여, 패턴화된 제2 하부 전극을 형성하는 단계; 상기 산화막 또는 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 저항 변화 메모리(ReRAM) 제조 방법이 제공된다.
Description
본 발명은 저항변화 메모리 소자 제조 방법에 관한 것이다.
지금까지 반도체 관련 산업은 1980년대의 소형화, 집적화, 1990년대의 초소형화, 고집적화를 기반으로 성공적으로 발전되었다. 이런 성공은 소자 크기가 작아지더라도 소자 작동 원리가 그대로 유지될 수 있다는 것을 기반으로 한다. 따라서, 기존의 기술 방식의 연장선상에서 그 기술을 보다 향상시키는 방향으로 모든 연구 개발이 이루어졌으며 지금까지 매우 성공적이었다.
그러나, 정보화와 통신화가 가속됨에 따라 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자와 시스템의 성능 향상의 필요성이 대두되었으며, 이를 위해 핵심 부품인 메모리 소자의 초고속화, 초고집적화 및 초절전화가 필수적으로 요구된다. 따라서, 고용량 정보 저장에 필요한 초고집적화가 가능한 비휘발성 메모리 소자 개발의 필요성이 그 어느 때보다도 커지고 있는 실정이다.
최근, ITRS(International Technology Roadmap for Semiconductors)에 따르면, 비휘발성 차세대 메모리로서 유력하게 대두되고 있는 소자로서, PRAM(Phase Change RAM), NFGM(Nano Floating Gate Memory), ReRAM, PoRAM(Polymer RAM), MRAM(Magnetic RAM), Molecular memory 등이 있으며, 이러한 차세대 메모리 개발은 DRAM의 고집적성과 낮은 소비 전력, Flash 메모리의 비휘발성, SRAM의 고속 동작을 모두 구현하기 위한 방향으로 이루어지고 있다. 특히, ReRAM 소자는 상기 메모리 소자의 장점을 모두 가지고 있어서, 유력한 차세대 메모리로 거론되고 있다(예컨대, 10-809724).
한편, 저항 변화 메모리는 금속/유전막/금속 구조를 기반으로 한다. 주로 하부 금속은 백금으로, 상부 금속은 TiN을 이용한다. 그러나, 기존의 금속막 형성 기술은 텅스텐 금속을 기반으로 금속막을 형성한 후에, 식각을 통해 패터닝을 하게 된다. 그러나, 저항 변화 메모리는 텅스텐 전극을 하부 전극으로 사용할 때보다는 백금을 하부 전극으로 사용할 때 저항 변화 특성이 더욱 잘 나타난다. 그렇지만, 백금은 식각이 잘 되지 않아, 패턴을 형성하는데 문제가 있어, 사실상 사용하지 못하고, 저항 변화 메모리 제조시 텅스텐을 전극으로 사용한다.
기존의 반도체 제조 공정에 있어서, 식각은 텅스텐, TiN 형성에 적용되고, 백금의 경우 식각이 매우 어렵거나 패턴 형성이 불가능하다고 알려져 있다. 그러나, 백금을 하부 전극으로 사용하는 경우 저항 변화 특성이 더 좋기 때문에, 이에 대한 개선이 요구된다.
따라서, 본 발명은 상기한 종래 기술에서 나타나는 문제점을 해결하기 위한 것으로서, 저항 변화 메모리(ReRAM)에서 기존에 패터닝이 사실상 불가능하다고 여겨졌던 백금을 하부 전극으로 이용하는 저항 변화 메모리 소자 제조 방법 및 그 메모리 소자를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 한 가지 양태에 따라서, 기판을 제공하는 단계; 상기 기판 상에 제1 하부 전극을 형성하는 단계; 상기 제1 하부 전극 상에 산화막 또는 질화막을 형성하는 단계; 상기 산화막 또는 질화막을 소정의 패턴으로 식각하여, 상기 제1 하부 전극을 부분적으로 노출시키는 단계; 상기 노출된 제1 하부 전극 상에 전해도금을 이용하여 백금을 패턴화된 형태로 적층하여, 패턴화된 제2 하부 전극을 형성하는 단계; 상기 산화막 또는 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 저항 변화 메모리(ReRAM) 제조 방법이 제공된다.
한 가지 실시예에 있어서, 상기 제1 하부 전극은 CVD, PVD, 스퍼터링 중 하나의 기법을 이용하여 형성된 텅스텐 전극일 수 있다.
한 가지 실시예에 있어서, 상기 산화막은 SiO2이고, 상기 질화막은 SiN일 수 있다.
본 발명의 다른 양태에 따라서, 하부 전극과 저항 변화 스위칭 특성을 갖는 금속막과 상부 전극을 포함하는 저항 변화 메모리(ReRAM)가 제공되는데, 상기 하부 전극은 기판 상에 형성된 제1 하부 전극과 상기 제1 하부 전극 상에 소정의 형태로 패터닝된 형태로 적층된 제2 하부 전극을 포함하며, 상기 제2 하부 전극은 백금(Pt)으로 구성되는 것을 특징으로 한다.
한 가지 실시예에 있어서, 상기 제1 하부 전극은 텅스텐으로 구성될 수 있다.
본 발명에 따르면, 백금 전극을 전해도금(electroplating)을 이용하여 패터닝할 수 있어, 저항 변화 메모리의 하부 전극으로 구성할 수 있고, 따라서 기존의 저항 변화 메모리에 비해 더욱 향상된 저항 변화 특성을 기대할 수 있다.
도 1 내지 도 3은 본 발명이 제시한 방법에 따라 저항 변화 메모리 소자를 제조하는 과정을 순차적으로 보여주는 도면이다.
이하에서는, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다. 이하의 설명에 있어서, 당업계에 이미 널리 알려진 기술적 구성에 대한 설명은 생략한다. 예컨대, 저항 변화 메모리 소자의 각 층의 구조 내지 그 기능 등에 대한 설명은 생략한다. 이러한 설명을 생략하더라도, 당업자라면 이하의 설명을 통해 본 발명의 특징적 구성을 쉽게 이해할 수 있을 것이다.
먼저 도 1에 도시한 바와 같이, 실리콘 기판(10)을 준비한다. 반도체 업계에서 흔히 사용되고 있는 기판이지만, 본 발명이 실리콘 기판에 제한되는 것은 아니다.
이어서, 실리콘 기판(10) 상에 하부 전극을 형성한다. 한 가지 실시예에서, 하부 전극(11)은 텅스텐으로 형성한다. 이때, 텅스텐 전극은 PVD, CVD, 스퍼터링 등의 방법을 이용하여 형성한다. 한편, 이 때의 하부 전극은 텅스텐으로 제한되는 것은 아니며, 다른 적절한 재료를 이용하여 구성할 수 있다. 이어서, 텅스텐 하부 전극(11) 상에 산화막(SiO2) 또는 질화막(SiN)(12)을 형성한다.
이어서, 도 2에 도시한 바와 같이, 산화막 또는 질화막(12)을 소정의 패턴으로 패터닝한다. 이때, 하부의 텅스텐 하부 전극(11)의 표면이 노출되도록 산화막 또는 질화막을 패터닝한다.
이어서, 도 3에 도시한 바와 같이, 전해도금법을 이용하여 텅스텐 하부 전극(11)이 노출된 부분에 백금(Pt)(13)을 형성한다. 이 백금막은 추가의 하부 전극 역할을 수행한다. 즉, 본 발명에 따르면, 하부 전극을 하나의 층으로 구성하는 것이 아니라, 2개의 층으로 구성하며, 이 때 상부의 하부 전극을 백금으로 구성하되, 패터닝된 형태로 적층되므로, 저항 변화 특성, 집적도 등의 이유로 하부 전극을 반드시 패터닝해야 하는 요구를 만족시킬 수 있음과 아울러, 기존에는 패터닝하는 것이 사실상 불가능하다고 여겨져, 사용되지 않은 백금을 하부 전극으로 구성할 수 있다.
상기 패터닝된 백금 하부 전극(13)을 형성한 후, 산화막 또는 질화막을 제거하고, 저항 변화 메모리 소자 제조에서 알려져 있는 통상의 제조 공정을 이용하여 저항 변화 메모리 소자를 완성한다.
이상 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다는 것을 이해하여야 한다. 즉 본 발명은 후술하는 특허청구범위 내에서 다양하게 변형 및 수정할 수 있으며, 이들은 모두 본 발명의 범위 내에 속하는 것이다. 따라서, 본 발명은 특허청구범위 및 그 균등물에 의해서만 제한된다.
10: 기판
11: 제1 하부 전극(W)
12: 산화막 또는 질화막
13: 제2 하부 전극(패터닝됨, Pt)
11: 제1 하부 전극(W)
12: 산화막 또는 질화막
13: 제2 하부 전극(패터닝됨, Pt)
Claims (5)
- 기판을 제공하는 단계;
상기 기판 상에 제1 하부 전극을 형성하는 단계;
상기 제1 하부 전극 상에 산화막 또는 질화막을 형성하는 단계;
상기 산화막 또는 질화막을 소정의 패턴으로 식각하여, 상기 제1 하부 전극을 부분적으로 노출시키는 단계;
상기 노출된 제1 하부 전극 상에 전해도금을 이용하여 백금을 패턴화된 형태로 적층하여, 패턴화된 제2 하부 전극을 형성하는 단계;
상기 산화막 또는 질화막을 제거하는 단계
를 포함하는 것을 특징으로 하는 저항 변화 메모리(ReRAM) 제조 방법. - 청구항 1에 있어서, 상기 제1 하부 전극은 CVD, PVD, 스퍼터링 중 하나의 기법을 이용하여 형성된 텅스텐 전극인 것을 특징으로 하는 저항 변화 메모리(ReRAM) 제조 방법.
- 청구항 2에 있어서, 상기 산화막은 SiO2이고, 상기 질화막은 SiN인 것을 특징으로 하는 저항 변화 메모리(ReRAM) 제조 방법.
- 하부 전극과 저항 변화 스위칭 특성을 갖는 금속막과 상부 전극을 포함하는 저항 변화 메모리(ReRAM)로서,
상기 하부 전극은 기판 상에 형성된 제1 하부 전극과 상기 제1 하부 전극 상에 소정의 형태로 패터닝된 형태로 적층된 제2 하부 전극을 포함하며,
상기 제2 하부 전극은 백금(Pt)으로 구성되는 것을 특징으로 하는 저항 변화 메모리(ReRAM). - 청구항 4에 있어서, 상기 제1 하부 전극은 텅스텐으로 구성되는 것을 특징으로 하는 저항 변화 메모리(ReRAM).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150094425A KR101748193B1 (ko) | 2015-07-02 | 2015-07-02 | 저항변화 메모리 제조 방법 및 그 메모리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150094425A KR101748193B1 (ko) | 2015-07-02 | 2015-07-02 | 저항변화 메모리 제조 방법 및 그 메모리 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170005258A true KR20170005258A (ko) | 2017-01-12 |
| KR101748193B1 KR101748193B1 (ko) | 2017-06-19 |
Family
ID=57811492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150094425A KR101748193B1 (ko) | 2015-07-02 | 2015-07-02 | 저항변화 메모리 제조 방법 및 그 메모리 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101748193B1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294425B1 (en) | 1999-10-14 | 2001-09-25 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers |
| JP3976462B2 (ja) | 2000-01-26 | 2007-09-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100852206B1 (ko) * | 2007-04-04 | 2008-08-13 | 삼성전자주식회사 | 저항 메모리 소자 및 그 제조 방법. |
-
2015
- 2015-07-02 KR KR1020150094425A patent/KR101748193B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101748193B1 (ko) | 2017-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
| US9281476B2 (en) | Resistive memory and method for fabricating the same | |
| KR100713936B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US8030130B2 (en) | Phase change memory device with plated phase change material | |
| US8785902B2 (en) | Resistive memory device and method for fabricating the same | |
| US9722174B1 (en) | Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices | |
| TW202117936A (zh) | 半導體裝置與記憶體晶胞 | |
| CN105514264A (zh) | 一种阻变存储器及其制备方法、电子装置 | |
| US11201283B2 (en) | Scaled nanotube electrode for low power multistage atomic switch | |
| US9577189B2 (en) | Method for forming RRAM cell including V-shaped structure | |
| CN104465983A (zh) | 磁性隧道结及其形成方法 | |
| CN101789492B (zh) | 一种平面相变存储器的制备方法 | |
| KR101748193B1 (ko) | 저항변화 메모리 제조 방법 및 그 메모리 | |
| CN103531710B (zh) | 一种高速低功耗相变存储器单元及其制备方法 | |
| CN108376690B (zh) | 一种用于制造高密度mram的自对准互联方法 | |
| CN104465984B (zh) | 磁性隧道结及其形成方法 | |
| TWI536556B (zh) | 電阻式記憶體及其製造方法 | |
| CN110534643B (zh) | 一种提高成品率的相变存储器及制备方法 | |
| CN107492518B (zh) | 一种磁性隧道结顶电极连接孔的形成方法 | |
| US11152567B2 (en) | Phase change memory structures | |
| TWI499008B (zh) | 電阻式非揮發性記憶體裝置及其製作方法 | |
| KR20140134428A (ko) | 저항 스위칭 메모리 소자 및 그 제조 방법 | |
| KR102565919B1 (ko) | 저항 변화 메모리 소자 | |
| TW201415459A (zh) | 阻變式記憶體及其製造方法 | |
| US11569440B2 (en) | Making a memoristic array with an implanted hard mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |