KR20170002307A - 붕소 도핑된 탄소 하드마스크 층들의 선택적인 제거 - Google Patents

붕소 도핑된 탄소 하드마스크 층들의 선택적인 제거 Download PDF

Info

Publication number
KR20170002307A
KR20170002307A KR1020160080284A KR20160080284A KR20170002307A KR 20170002307 A KR20170002307 A KR 20170002307A KR 1020160080284 A KR1020160080284 A KR 1020160080284A KR 20160080284 A KR20160080284 A KR 20160080284A KR 20170002307 A KR20170002307 A KR 20170002307A
Authority
KR
South Korea
Prior art keywords
film layer
plasma
range
gas
substrate
Prior art date
Application number
KR1020160080284A
Other languages
English (en)
Inventor
데이비드 티. 맷슨
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20170002307A publication Critical patent/KR20170002307A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

기판을 프로세싱하기 위한 시스템들 및 방법들은 프로세싱 챔버 내의 기판 지지부 상에 막층을 포함한 기판을 배치하는 단계를 포함한다. 막층은 붕소 도핑된 탄소 하드마스크를 포함한다. 플라즈마 가스 혼합물이 공급되고 그리고 분자 수소, 삼플루오르화질소, 및 이산화탄소와 아산화질소로 구성된 그룹으로부터 선택된 가스를 포함한다. 플라즈마는 프로세싱 챔버 내에서 스트라이킹되거나 미리 결정된 스트립핑 기간 동안 프로세싱 챔버에 공급된다. 플라즈마는 미리 결정된 스트립핑 기간 동안 막층을 스트립핑하고 그리고 플라즈마는 소화된다.

Description

붕소 도핑된 탄소 하드마스크 층들의 선택적인 제거{SELECTIVE REMOVAL OF BORON DOPED CARBON HARD MASK LAYERS}
본 개시는 기판 프로세싱 시스템들 및 방법들, 보다 구체적으로 붕소 도핑된 탄소 하드마스크 층들을 스트립핑하기 위한 기판 프로세싱 시스템들 및 방법들에 관한 것이다.
본 명세서에 제공된 배경 기술 설명은 일반적으로 본 개시의 맥락을 제공하기 위한 것이다. 본 발명자들의 성과로서 본 배경기술 섹션에 기술되는 정도의 성과, 뿐만 아니라 출원시 종래 기술로서 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
반도체 웨이퍼들과 같은 기판들의 프로세싱 동안, 하나 이상의 막층들이 기판들 상에 증착된다. 증착 후에, 층들은 패터닝된다. 일부 패터닝 단계들 동안, 하드마스크 층은 하부 층들의 선택된 부분들을 보호하도록 사용될 수도 있다. 프로세싱이 완료된 후, 하드마스크 층은 스트립핑 프로세스를 사용하여 제거된다.
피처 사이즈들의 축소 때문에, 보다 탄성인 하드마스크 재료들이 하부 층들을 보호하도록 사용된다. 예를 들어, BDC (boron doped carbon) 하드마스크 층들이 사용된다. 하드마스크 층들 내의 붕소의 도핑 레벨들이 증가함에 따라, 하드마스크 층들은 하부 층들을 보호하기에 보다 효과적이다. 그러나, 하드마스크 층들은 또한 통상적인 플라즈마 스트립 프로세스들을 사용하여 제거하기가 보다 어렵다. 그러므로, 보다 탄성인 하드마스크 층들의 이점들은 탄성인 하드마스크 층들이 제거될 때 발생하는 기판에 대한 손상에 의해 상쇄된다. 예를 들어, 하드마스크 층들은 불소 화학물질을 사용하는 공격적인 스트립핑 프로세스들을 사용하여 제거될 필요가 있을 수도 있다. 하드마스크 층들을 제거하도록 사용된 스트립핑 프로세스는 또한 기판 손상을 방지하도록 하부 층들 내에서 사용된 재료들에 대한 고 선택도를 가질 필요가 있다.
기판을 프로세싱하기 위한 방법은 프로세싱 챔버 내의 기판 지지부 상에 막층을 포함한 기판을 배치하는 단계를 포함한다. 막층은 붕소 도핑된 탄소 하드마스크를 포함한다. 플라즈마 가스 혼합물이 공급되고 그리고 이산화탄소와 아산화질소로 구성된 그룹으로부터 선택된 가스, 분자 수소 가스, 및 삼플루오르화질소 가스를 포함한다. 플라즈마는 프로세싱 챔버 내에서 스트라이킹되거나 미리 결정된 스트립핑 기간 동안 프로세싱 챔버에 공급된다. 플라즈마는 미리 결정된 스트립핑 기간 동안 막층을 스트립핑한다.
다른 특징들에서, 플라즈마 가스 혼합물은 1 % 내지 25 %의 이산화탄소와 아산화질소로 구성된 그룹으로부터 선택된 가스, 0.5 % 내지 10 %의 삼플루오르화질소 가스 및 65 % 내지 98.5 %의 분자 수소 가스를 포함한다. 플라즈마 가스 혼합물은 2 % 내지 8 %의 이산화탄소와 아산화질소로 구성된 그룹으로부터 선택된 가스, 0.833 % 내지 3.33 %의 삼플루오르화질소 가스 및 88.66 % 내지 97.66 %의 분자 수소 가스를 포함한다. 미리 결정된 스트립핑 기간 동안 프로세스 온도는 100 ℃ 내지 300 ℃의 범위이다. 미리 결정된 스트립핑 기간 동안 프로세스 온도는 잔여물 제거 동안 140 ℃ 내지 160 ℃의 범위이고 애싱 동안 235 ℃ 내지 265 ℃의 범위이다.
다른 특징들에서, 막층의 붕소 도핑은 5 % 내지 85 %의 범위이다. 프로세싱 챔버 내의 압력은 미리 결정된 스트립핑 기간 동안 250 mTorr 내지 1000 mTorr의 범위로 유지된다. 프로세싱 챔버 내의 압력은 미리 결정된 스트립핑 기간 동안 450 mTorr 내지 550 mTorr의 범위로 유지된다.
다른 특징들에서, RF (radio frequency) 플라즈마 전력은 1000 W 내지 4500 W의 범위이다. RF 플라즈마 전력은 2750 W 내지 3250 W의 범위이다.
다른 특징들에서, 막층은 제 2 막층 상에 배치되고 그리고 막층의 스트립핑은 100:1 초과인 제 2 막층에 대한 선택도 비를 갖는다. 막층은 제 2 막층 상에 배치되고 그리고 막층의 스트립핑은 500:1 초과인 제 2 막층에 대한 선택도 비를 갖는다. 막층은 제 2 막층 상에 배치되고 그리고 막층의 스트립핑은 1000:1 초과인 제 2 막층에 대한 선택도 비를 갖는다.
다른 특징들에서, 제 2 막층은 산화물 막층 및 질화물 막층으로 구성된 그룹으로부터 선택된다. 제 2 막층은 BPSG (borophosphosilicate glass), PSG (phosphosilicate glass), 텅스텐 (W) 또는 규화텅스텐 (WSi) 중 하나를 포함한다. 미리 결정된 스트립핑 기간 동안 애싱 레이트는 100 ㎚/분 내지 500 ㎚/분의 범위 이다.
본 개시의 적용 가능성의 추가의 영역들은 상세한 기술, 청구항들 및 도면들로부터 분명해질 것이다. 상세한 기술 및 구체적인 예들은 오직 예시의 목적들을 위해 의도된 것이고 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시에 따른 기판 프로세싱 시스템의 예의 기능 블록도이다.
도 2는 하나 이상의 하부 층들 상에 배치된 BDC (boron doped carbon) 하드마스크 층을 포함한 기판의 측단면도이다.
도 3은 BDC 하드마스크 층이 제거된 후의 도 2의 기판의 측단면도이다.
도 4는 기판으로부터 BDC 하드마스크 층을 제거하기 위한 방법의 예의 흐름도이다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들 (elements) 을 식별하기 위해 재사용될 수도 있다.
관련 출원들의 상호 참조
이 출원은 2015년 6월 29일 출원된 미국 가출원 제 62/186,029 호의 이익을 주장한다. 상기 언급된 출원의 전체 개시는 참조로서 본 명세서에 인용된다.
본 개시에 따른 기판 프로세싱 시스템들 및 방법들은 기판 프로세싱 동안 기판들로부터 BDC 하드마스크 층들을 스트립핑하도록 사용된다. 플라즈마는 이산화탄소 (CO2) 와 아산화질소 (N2O) 로 구성된 그룹으로부터 선택된 가스, 분자 수소 (H2), 및 삼플루오르화질소 (NF3) 를 포함한 가스 혼합물을 사용하여 생성된다. 플라즈마 프로세스는 하부 막층들에 대한 고 선택도로 BDC 하드마스크 층들을 스트립핑한다.
이제 도 1을 참조하면, 기판 프로세싱 시스템 (10) 의 예가 도시된다. 특정한 프로세싱 챔버가 도시되지만, 다른 타입들의 챔버들이 사용될 수 있다. 기판 프로세싱 시스템 (10) 은 이격된 쓰루 홀들을 포함한 대면 플레이트 또는 샤워헤드 (14) 와 같은 가스 분배 디바이스 (13) 및 하부 챔버 (12) 를 포함한다. 일부 예들에서, 기판 프로세싱 시스템 (10) 은 원격 또는 다운스트림 플라즈마를 공급한다. 기판 지지부 (16) 는 하부 챔버 (12) 내에 배치될 수도 있다. 사용 동안, 반도체 웨이퍼 또는 다른 타입의 기판과 같은 기판 (18) 이 기판 지지부 (16) 상에 배치될 수도 있다.
기판 프로세싱 시스템 (10) 은 프로세스 가스 혼합물들 및/또는 퍼지 가스를 공급하도록 가스 전달 시스템 (20) 을 포함한다. 일부 예들에서, 가스 혼합물은 CO2와 N2O로 구성된 그룹으로부터 선택된 가스, H2, 및 NF3의 미리 결정된 혼합물을 포함한다. 단지 예를 들면, 가스 전달 시스템 (20) 은 하나 이상의 가스 소스들 (22-1, 22-2, ..., 및 22-N) (집합적으로 가스 소스들 (22)) (여기서 N은 0보다 큰 정수), 밸브들 (24-1, 24-2, ..., 및 24-N) (집합적으로 밸브들 (24)), 및 MFC (mass flow controllers) (26-1, 26-2, ..., 및 26-N) (집합적으로 MFC (26)) 를 포함할 수도 있다.
가스 전달 시스템 (20) 의 출력들은 매니폴드 (30) 내에서 혼합될 수도 있고 그리고 가스 분배 디바이스 (13) 위에 배치된 상부 챔버 (32) 로 전달될 수도 있다. 일부 예들에서, 챔버 (32) 는 돔 형상이다. 플라즈마 소스는 상부 챔버 (32) 주위에 배치된 유도 코일 (34) 을 포함한다. 플라즈마 전력 소스 및 매칭 네트워크 (38) 는 선택적으로 RF (radio frequency) 또는 MW (microwave) 플라즈마 전력을 유도 코일 (34) 로 공급한다. ICP (inductively coupled plasma) 시스템이 도시되지만, 다른 타입들의 플라즈마 생성이 사용될 수도 있다. 대안적으로, 플라즈마는 프로세싱 챔버 내에 직접 생성될 수도 있다. 단지 예를 들면, CCP (capacitively coupled plasma) 시스템 또는 임의의 다른 적합한 타입의 플라즈마 시스템이 사용될 수도 있다.
제어기 (40) 는 온도, 압력, 등과 같은 프로세싱 챔버 (12) 내의 동작 파라미터들을 모니터링하는 하나 이상의 센서들 (41) 에 연결될 수도 있다. 가열기 (42) 는 필요하다면 기판 지지부 (16) 및 기판 (18) 을 목표된 프로세스 온도로 가열하도록 제공될 수도 있다. 가열기 (42) 는 저항 가열기들, 유체 채널들, 열전 디바이스들, 등을 포함할 수도 있다. 제어기 (40) 는 압력을 제어하도록 그리고 프로세싱 챔버 (12) 로부터 가스를 배기하도록 선택 가능한 밸브 (50) 및 펌프 (52) 를 제어한다. 일부 예들에서, 펌프 (52) 는 터보 분자 펌프이다. 제어기 (40) 는 가스 전달 시스템 (20), 가열기 (42), 밸브 (50), 펌프 (52), 및 플라즈마 소스에 의해 생성된 플라즈마를 제어하도록 사용될 수도 있다.
일부 예들에서, 제어기 (40) 는 CO2와 N2O로 구성된 그룹으로부터 선택된 가스, H2, 및 NF3을 포함한 미리 결정된 비의 가스들을 가진 가스 혼합물을 공급하도록 구성된다. 제어기 (40) 는 플라즈마를 프로세싱 챔버로 공급하거나 프로세싱 챔버 내에서 플라즈마를 스트라이킹한다 (strike). 플라즈마는 하부 층들에 거의 또는 전혀 손상을 주지 않고 기판의 BDC 하드마스크 층을 스트립핑하도록 미리 결정된 기간 동안 유지된다.
이제 도 2 및 도 3을 참조하면, 기판 (120) 의 프로세싱이 도시된다. 도 2에서, 기판 (120) 은 BDC 하드마스크 층 (124), 제 2 층 (128) 및 하나 이상의 하부 기판 층들 (132) 을 포함한다. 제 2 층 (128) 은 산화물 (이로 제한되지 않지만 이산화실리콘 (SiO2) 과 같음), 질화물 막 (이로 제한되지 않지만 질화실리콘 (SiN) 또는 탄화질화실리콘 (SiCN) 과 같음), BPSG (borophosphosilicate glass), PSG (phosphosilicate glass), 텅스텐 (W) 또는 규화텅스텐 (WSi) 과 같은 막들을 포함할 수도 있다. 일부 예들에서, BDC 하드마스크 층 (124) 은 제 2 층 (128) 을 패터닝하도록 사용될 수도 있다. 제 2 층 (128) (및/또는 하부 기판 층들 (132)) 의 패터닝이 완료된 후, BDC 하드마스크 층 (124) 이 스트립핑된다. 도 3에서, 본 개시에 따른 스트립핑 후의 BDC 하드마스크 층 (124) 이 도시된다.
이제 도 4를 참조하면, BDC 하드마스크 층을 제거하기 위한 방법 (150) 이 도시된다. 154에서, 기판은 프로세싱 챔버 내의 기판 지지부 상에 로딩된다. 기판은 BDC 하드마스크 층 및 하나 이상의 하부 층들을 포함한다. 일부 예들에서, 제어기는 프로세스 온도 및 압력을 제어하고, 플라즈마 가스 혼합물을 공급하고, 플라즈마를 스트라이킹하고 그리고 플라즈마를 소화한다. 156에서, 온도 및 압력과 같은 프로세스 파라미터들은 미리 결정된 값들로 설정된다.
160에서, 미리 결정된 비의 H2, NF3, 및 CO2와 N2O로 구성된 그룹으로부터 선택된 적어도 하나의 가스를 포함한 플라즈마 가스 혼합물이 프로세싱 챔버에 공급된다. 164에서, 플라즈마는 프로세싱 챔버로 공급되거나 프로세싱 챔버 내에서 스트라이킹되고 타이머가 시작된다. 플라즈마는 미리 결정된 스트립핑 기간 동안 유지된다. 168에서, BDC 하드마스크 층에 대한 미리 결정된 스트립핑 기간이 종료된다면, 플라즈마는 172에서 소화된다. 기판은 선택 가능하게 프로세싱 챔버 내에 남을 수도 있거나 프로세싱 챔버로부터 제거되고 그리고 기판의 추가의 프로세싱이 수행될 수도 있다.
일부 예들에서, 플라즈마 가스 혼합물은 1 % 내지 25 %의 CO2 또는 N2O, 0.5 % 내지 10 % NF3 및 65 % 내지 98.5 %의 H2를 포함하지만, 다른 가스 혼합물들이 사용될 수도 있다. 다른 예들에서, 플라즈마 가스 혼합물은 2 % 내지 8 %의 CO2 또는 N2O, 0.833 % 내지 3.33 %의 NF3 및 88.66 % 내지 97.66 %의 H2를 포함하지만, 다른 혼합물들이 사용될 수도 있다. 일 예에서, 가스는 총 가스 플로우의 %가 94.33 %의 H2, 4 %의 CO2 또는 N2O 그리고 1.67 %의 NF3이도록 흐른다. 일부 예들에서, 프로세스 온도는 스트립핑 동안 100 ℃ 내지 300 ℃의 범위이지만, 다른 프로세스 온도들이 사용될 수도 있다. 다른 예들에서, 프로세스 온도는 잔여물 제거 동안 140 ℃ 내지 160 ℃의 범위이지만, 다른 프로세스 온도들이 사용될 수도 있다. 또 다른 예들에서, 프로세스 온도는 잔여물 제거 동안 약 150 ℃ (예를 들어 145 ℃ 내지 155 ℃) 이다. 다른 예들에서, 프로세스 온도는 애싱 동안 235 ℃ 내지 265 ℃의 범위이지만, 다른 프로세스 온도들이 사용될 수도 있다.
일부 예들에서, 하드마스크 층의 붕소 도핑은 5 % 내지 80 %의 범위이지만, 다른 도핑 레벨들이 사용될 수도 있다. 일부 예들에서, 하드마스크 층의 붕소 도핑은 10 % 내지 45 %의 범위이지만, 다른 도핑 레벨들이 사용될 수도 있다. 일부 예들에서, 챔버 압력은 250 mTorr 내지 1000 mTorr의 범위이지만, 다른 압력들이 사용될 수도 있다. 일부 예들에서, 챔버 압력은 450 mTorr 내지 550 mTorr의 범위이지만, 다른 압력들이 사용될 수도 있다. 일부 예들에서, 챔버 압력은 약 500 mTorr (예를 들어 480 mTorr 내지 520 mTorr) 이다. 일부 예들에서, RF 전력은 1000 W 내지 4500 W의 범위이지만, 다른 RF 전력 레벨들이 사용될 수도 있다. 일부 예들에서, RF 전력은 2750 W 내지 3250 W이다.
일부 예들에서, 본 명세서에 기술된 기판 프로세싱 시스템들 및 방법들을 사용하여 BDC 하드마스크 층의 스트립핑은 하부 산화물, 질화물, PSG, BPSG, W, 또는 WSi 층들에 대한 100:1 이상의 선택도를 가질 수도 있다. 일부 예들에서, 본 명세서에 기술된 시스템들 및 방법들을 사용하여 BDC 하드마스크 층의 스트립핑은 하부 산화물, 질화물, PSG, BPSG, W, 또는 WSi 층들에 대한 500:1 이상의 선택도를 가질 수도 있다. 다른 예들에서, 본 명세서에 기술된 시스템들 및 방법들을 사용하여 BDC 하드마스크 층의 스트립핑은 하부 산화물, 질화물, PSG, BPSG, W, 또는 WSi 층들에 대한 1000:1 이상의 선택도를 가질 수도 있다. 다른 예들에서, 본 명세서에 기술된 시스템들 및 방법들을 사용하여 BDC 하드마스크 층의 스트립핑은 하부 산화물, 질화물, PSG, BPSG, W, 또는 WSi 층들에 대한 2500:1의 선택도를 가질 수도 있다.
일부 예들에서, 미리 결정된 스트립핑 기간은 1 분 내지 10 분의 범위이지만, 다른 스트립핑 기간들이 사용될 수도 있다. 프로세스 시간은 제거될 특정한 막에 의존적이고 붕소 도핑의 퍼센티지, 막 두께, 증착 온도 및 다른 것들에 관련된다. 일부 예들에서, 애시 레이트는 100 ㎚/분 내지 500 ㎚/분의 범위이다.
일반적으로, 선택도는 BDC 하드마스크 내의 붕소 도핑의 백분율, NF3 플로우 및 H2 플로우에 기초하여 보다 큰 정도로 그리고 N2O 플로우 레이트 또는 CO2 플로우 레이트에 기초하여 보다 작은 정도로 가변한다. N2O 또는 CO2를 포함한 플라즈마 가스 혼합물들이 유사한 애시 레이트들 및 선택도로 BDC 하드마스크를 스트립핑하지만, N2O를 포함한 플라즈마 가스 혼합물들은 잔여물 사후 에칭의 애시 레이트들을 개선한다.
전술한 기술은 단순히 특성을 예시하는 것이고 어떠한 방식으로도 본 개시, 이의 애플리케이션, 또는 용도를 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시는 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에 그렇게 제한되지 않아야 한다. 방법 내에서 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각이 특정한 피처들을 갖는 것으로 상기에 기술되지만, 본 개시의 임의의 실시예에 대해 기술된 임의의 하나 이상의 이들 피처들은, 조합이 명시적으로 기술되지 않아도, 임의의 다른 실시예들의 피처들로 및/또는 임의의 다른 실시예들의 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 또 다른 실시예와의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트가 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에서 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다.
일부 구현예들에서, 제어기는 상술한 실례들의 일부일 수 있는 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이러한 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 예를 들어서 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 전달 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 전달들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스를 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고 인스트럭션들을 발행하고 동작을 제어하고 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 되는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어서, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 가능하게 하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어서 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어서 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어서, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제조 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (18)

  1. 기판을 프로세싱하기 위한 방법에 있어서,
    프로세싱 챔버 내의 기판 지지부 상에 붕소 도핑된 탄소 하드마스크를 포함한 막층을 포함한 상기 기판을 배치하는 단계;
    이산화탄소와 아산화질소로 구성된 그룹으로부터 선택된 가스, 분자 수소 가스, 및 삼플루오르화질소 가스를 포함한 플라즈마 가스 혼합물을 공급하는 단계;
    상기 프로세싱 챔버 내에서 플라즈마를 스트라이킹하는 단계 또는 미리 결정된 스트립핑 기간 동안 상기 프로세싱 챔버에 플라즈마를 공급하는 단계 중 적어도 하나로서, 상기 플라즈마는 상기 미리 결정된 스트립핑 기간 동안 상기 막층을 스트립핑하는, 상기 플라즈마를 스트라이킹하는 단계 또는 상기 플라즈마를 공급하는 단계 중 적어도 하나를 포함하는, 기판을 프로세싱하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 플라즈마 가스 혼합물은 1 % 내지 25 %의 상기 이산화탄소와 아산화질소로 구성된 그룹으로부터 선택된 가스, 0.5 % 내지 10 %의 상기 삼플루오르화질소 가스 및 65 % 내지 98.5 %의 상기 분자 수소 가스를 포함하는, 기판을 프로세싱하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 플라즈마 가스 혼합물은 2 % 내지 8 %의 상기 이산화탄소와 아산화질소로 구성된 그룹으로부터 선택된 가스, 0.833 % 내지 3.33 %의 상기 삼플루오르화질소 가스 및 88.66 % 내지 97.66 %의 상기 분자 수소 가스를 포함하는, 기판을 프로세싱하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 미리 결정된 스트립핑 기간 동안 프로세스 온도는 100 ℃ 내지 300 ℃의 범위인, 기판을 프로세싱하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 미리 결정된 스트립핑 기간 동안 프로세스 온도는 잔여물 제거 동안 140 ℃ 내지 160 ℃의 범위인, 기판을 프로세싱하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 막층의 붕소 도핑은 5 % 내지 85 %의 범위인, 기판을 프로세싱하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 프로세싱 챔버 내의 압력은 상기 미리 결정된 스트립핑 기간 동안 250 mTorr 내지 1000 mTorr의 범위로 유지되는, 기판을 프로세싱하기 위한 방법.
  8. 제 1 항에 있어서,
    상기 프로세싱 챔버 내의 압력은 상기 미리 결정된 스트립핑 기간 동안 450 mTorr 내지 550 mTorr의 범위로 유지되는, 기판을 프로세싱하기 위한 방법.
  9. 제 1 항에 있어서,
    RF (radio frequency) 플라즈마 전력은 1000 W 내지 4500 W의 범위인, 기판을 프로세싱하기 위한 방법.
  10. 제 1 항에 있어서,
    RF 플라즈마 전력은 2750 W 내지 3250 W의 범위인, 기판을 프로세싱하기 위한 방법.
  11. 제 1 항에 있어서,
    상기 막층은 제 2 막층 상에 배치되고 그리고 상기 막층의 상기 스트립핑은 100:1 초과인 상기 제 2 막층에 대한 선택도 비를 갖는, 기판을 프로세싱하기 위한 방법.
  12. 제 1 항에 있어서,
    상기 막층은 제 2 막층 상에 배치되고 그리고 상기 막층의 상기 스트립핑은 500:1 초과인 상기 제 2 막층에 대한 선택도 비를 갖는, 기판을 프로세싱하기 위한 방법.
  13. 제 1 항에 있어서,
    상기 막층은 제 2 막층 상에 배치되고 그리고 상기 막층의 상기 스트립핑은 1000:1 초과인 상기 제 2 막층에 대한 선택도 비를 갖는, 기판을 프로세싱하기 위한 방법.
  14. 제 1 항에 있어서,
    상기 막층은 제 2 막층 상에 배치되고 그리고 상기 제 2 막층은 산화물 막층 및 질화물 막층 중 하나를 포함하는, 기판을 프로세싱하기 위한 방법.
  15. 제 1 항에 있어서,
    상기 막층은 제 2 막층 상에 배치되고 그리고 상기 제 2 막층은 BPSG (borophosphosilicate glass), PSG (phosphosilicate glass), 텅스텐 (W) 또는 규화텅스텐 (WSi) 중 하나를 포함하는, 기판을 프로세싱하기 위한 방법.
  16. 제 1 항에 있어서,
    상기 미리 결정된 스트립핑 기간 동안 애싱 레이트는 100 ㎚/분 내지 500 ㎚/분의 범위인, 기판을 프로세싱하기 위한 방법.
  17. 제 1 항에 있어서,
    상기 프로세싱 챔버는,
    유도 코일에 의해 둘러싸인 상부 챔버;
    상기 기판 지지부를 포함한 하부 챔버; 및
    상기 상부 챔버와 상기 하부 챔버 사이에 배치된 가스 분산 디바이스를 포함하는, 기판을 프로세싱하기 위한 방법.
  18. 제 1 항에 있어서,
    상기 미리 결정된 스트립핑 기간 동안 프로세스 온도는 애싱 동안 235 ℃ 내지 265 ℃의 범위인, 기판을 프로세싱하기 위한 방법.
KR1020160080284A 2015-06-29 2016-06-27 붕소 도핑된 탄소 하드마스크 층들의 선택적인 제거 KR20170002307A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562186029P 2015-06-29 2015-06-29
US62/186,029 2015-06-29
US15/177,881 2016-06-09
US15/177,881 US9691590B2 (en) 2015-06-29 2016-06-09 Selective removal of boron doped carbon hard mask layers

Publications (1)

Publication Number Publication Date
KR20170002307A true KR20170002307A (ko) 2017-01-06

Family

ID=57602685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160080284A KR20170002307A (ko) 2015-06-29 2016-06-27 붕소 도핑된 탄소 하드마스크 층들의 선택적인 제거

Country Status (4)

Country Link
US (1) US9691590B2 (ko)
KR (1) KR20170002307A (ko)
CN (1) CN106298499B (ko)
TW (1) TW201724253A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431462B2 (en) * 2017-02-15 2019-10-01 Lam Research Corporation Plasma assisted doping on germanium
CN113517188B (zh) * 2021-06-29 2024-04-26 上海华力集成电路制造有限公司 采用多层掩模板的图形化工艺方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229470A1 (en) * 2003-05-14 2004-11-18 Applied Materials, Inc. Method for etching an aluminum layer using an amorphous carbon mask
US6939794B2 (en) * 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
CN1937280A (zh) * 2005-09-20 2007-03-28 气体产品与化学公司 从基材上去除有机电致发光残留物的方法
US7432210B2 (en) * 2005-10-05 2008-10-07 Applied Materials, Inc. Process to open carbon based hardmask
US8664124B2 (en) * 2005-10-31 2014-03-04 Novellus Systems, Inc. Method for etching organic hardmasks
US7399712B1 (en) * 2005-10-31 2008-07-15 Novellus Systems, Inc. Method for etching organic hardmasks
US7790047B2 (en) * 2006-04-25 2010-09-07 Applied Materials, Inc. Method for removing masking materials with reduced low-k dielectric material damage
US7740768B1 (en) 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US9299581B2 (en) * 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US9142402B2 (en) * 2011-11-30 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Uniform shallow trench isolation regions and the method of forming the same
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing
US9040430B2 (en) * 2013-06-27 2015-05-26 Lam Research Corporation Method of stripping organic mask with reduced damage to low-K film
US9287124B2 (en) * 2013-08-30 2016-03-15 Applied Materials, Inc. Method of etching a boron doped carbon hardmask
US9396963B2 (en) * 2013-11-06 2016-07-19 Mattson Technology Mask removal process strategy for vertical NAND device
US9390923B2 (en) * 2014-07-03 2016-07-12 Applied Materials, Inc. Methods of removing residual polymers formed during a boron-doped amorphous carbon layer etch process

Also Published As

Publication number Publication date
CN106298499A (zh) 2017-01-04
CN106298499B (zh) 2019-04-09
US20160379803A1 (en) 2016-12-29
TW201724253A (zh) 2017-07-01
US9691590B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
US10192751B2 (en) Systems and methods for ultrahigh selective nitride etch
KR102549682B1 (ko) 펌핑 배기 시스템 내에서 폐기물 축적을 감소시키기 위한 시스템들 및 방법들
KR102598863B1 (ko) 동시에 발생하는 인시츄 플라즈마 소스 및 리모트 플라즈마 소스를 사용한 신속한 챔버 세정
KR20170092113A (ko) 하드마스크의 자기-제한된 평탄화
CN107460449B (zh) 用于增强填充物和减少衬底撞击的原子层沉积
KR102630920B1 (ko) 구리를 포함하는 합금으로 이루어진 컴포넌트들을 갖는 기판 프로세싱 챔버들로 인한 구리 오염물을 감소시키기 위한 시스템들 및 방법들
KR20180105072A (ko) Finfet 디바이스들을 형성하기 위한 초고 선택적 나이트라이드 에칭
KR102549146B1 (ko) 복잡한 3-d 구조체들을 에칭하기 위한 압력 퍼지 에칭 방법
KR20170125712A (ko) 유도 결합 고밀도 플라즈마를 사용한 유전체 막의 치밀화
KR20170002307A (ko) 붕소 도핑된 탄소 하드마스크 층들의 선택적인 제거
TW201921547A (zh) 用於無電漿去鹵化的系統及方法
KR20160130709A (ko) 금속 확산 배리어층으로서 비정질 탄소의 매우 선택적인 증착