KR20160146961A - 배터리 결함을 감소시키기 위한 디바이스 및 방법 - Google Patents

배터리 결함을 감소시키기 위한 디바이스 및 방법 Download PDF

Info

Publication number
KR20160146961A
KR20160146961A KR1020167032853A KR20167032853A KR20160146961A KR 20160146961 A KR20160146961 A KR 20160146961A KR 1020167032853 A KR1020167032853 A KR 1020167032853A KR 20167032853 A KR20167032853 A KR 20167032853A KR 20160146961 A KR20160146961 A KR 20160146961A
Authority
KR
South Korea
Prior art keywords
layer
anode
cathode
sub
regions
Prior art date
Application number
KR1020167032853A
Other languages
English (en)
Other versions
KR101880840B1 (ko
Inventor
베른트 유르겐 노이데커
숀 윌리엄 스나이더
데쯔야 이시까와
토르 콜린스 앤더슨
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20160146961A publication Critical patent/KR20160146961A/ko
Application granted granted Critical
Publication of KR101880840B1 publication Critical patent/KR101880840B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/058—Construction or manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/04—Construction or manufacture in general
    • H01M10/0436—Small-sized flat cells or batteries for portable equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/04—Construction or manufacture in general
    • H01M10/0463—Cells or batteries with horizontal or inclined electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/056—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes
    • H01M10/0561—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes the electrolyte being constituted of inorganic materials only
    • H01M10/0562—Solid materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/058—Construction or manufacture
    • H01M10/0585—Construction or manufacture of accumulators having only flat construction elements, i.e. flat positive electrodes, flat negative electrodes and flat separators
    • H01M2/164—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/40—Separators; Membranes; Diaphragms; Spacing elements inside cells
    • H01M50/409—Separators, membranes or diaphragms characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M2004/021—Physical characteristics, e.g. porosity, surface area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/40—Printed batteries, e.g. thin film batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y02E60/122—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Secondary Cells (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Cell Electrode Carriers And Collectors (AREA)
  • Connection Of Batteries Or Terminals (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

고체 상태 배터리 구조물들 및 고체 상태 배터리들을 제조하는 방법들이 개시된다. 보다 구체적으로, 실시예들은 하나 이상의 세분된 전극 층들을 갖는 고체 상태 배터리들에 관한 것이다. 다른 실시예들이 또한 기술되고 청구된다.

Description

배터리 결함을 감소시키기 위한 디바이스 및 방법{DEVICES AND METHODS FOR REDUCING BATTERY DEFECTS}
본 출원은 2014년 5월 27일자로 출원된 미국 가특허 출원 제62/003,509호, 및 2015년 5월 21일자로 출원된 미국 가특허 출원 제62/165,105호의 이익을 주장하며, 본 출원은 이로써 그러한 가특허 출원들을 본 명세서에 참고로 포함한다.
실시예들은 전기화학 디바이스들 및 전기화학 디바이스들을 제조하는 방법들에 관한 것이다. 보다 구체적으로, 실시예들은 하나 이상의 세분된 전극 층들을 포함하는, 배터리들을 비롯한, 박막 전기화학 디바이스들에 관한 것이다.
고체 상태 배터리들, 예컨대 박막 배터리(thin-film battery, TFB)들은, 종래의 배터리 기술들과 비교하여, 더 양호한 폼 팩터들, 사이클 수명, 전력 능력 및 안전성을 제공하는 것으로 알려져 있다. 그러나, 고체 상태 배터리 구조물들 및 제조 방법들은 제조 비용을 감소시키고 성능을 개선시키기 위해 추가로 최적화되기를 요구한다.
도 1을 참조하면, 고체 상태 배터리 내에 포함될 수 있는 전기화학 셀(100)은 전해질 층(106)에 의해, 제2 전극, 예컨대, 캐소드 층(104)으로부터 분리된 제1 전극, 예컨대, 애노드 층(102)을 포함한다. 고체 상태 배터리의 제조 동안, 전극들 사이의 내부 단락을 야기하는 결함(108)이 전해질 층(106) 내에 발생할 수 있다. 보다 구체적으로, 애노드 층(102)과 캐소드 층(104) 사이에 연장되는 크랙 또는 핀홀일 수 있는 결함(108)은 배터리의 제조 또는 동작 동안 전해질 층(106)을 통하여 내부 전자 누설을 야기할 수 있다. 예를 들어, 애노드 누설(110)이 결함(108)을 통하여 캐소드 층(104) 내로 전파하여, 캐소드 층(104)의 일부 또는 전부를 화학적으로 환원시키거나 과방전하고 결국에는 전체 캐소드 층(104)에 영향을 주어 배터리 성능을 저하시키고/시키거나 배터리를 불능화하는(disable) 화학 반응(112)을 야기할 수 있다.
고체 상태 배터리 구조물들의 실시예들이 개시된다. 실시예에서, 전기화학 셀은 하나 이상의 갭들에 의해 전기적으로 분리되는 2개 이상의 캐소드 서브영역들의 그룹을 갖는 캐소드 층, 및 캐소드 서브영역들과 애노드 층 사이의 전해질 층을 포함한다. 캐소드 서브영역들은 공통 캐소드 집전체에 전기적으로 접속될 수 있다. 캐소드 집전체는 연속 층 구조물을 가져서, 캐소드 서브영역들이 캐소드 집전체의 연속 층 구조물을 통하여 서로 전기적으로 접속되도록 할 수 있다. 실시예에서, 캐소드 서브영역들의 조합된 투영 표면적은, "충전된" 또는 고체 캐소드 층이 되는 것, 즉, 캐소드 서브영역들 사이의 갭들이 캐소드 재료로 충전된 것의 전체 투영 표면적의 적어도 80 퍼센트이다. 실시예에서, 갭들은 유전체 재료, 예컨대, 유전체 기체에 의해 적어도 부분적으로 충전된다. 애노드 집전체가 애노드 층 위에 위치될 수 있다. 절연 층, 예컨대 리튬에 대해 불활성인 절연 층이 애노드 층 위에 위치될 수 있다.
하나 이상의 갭들은 또한 전해질 층 또는 애노드 층 중 적어도 하나에 의해 부분적으로 충전될 수 있다. 예를 들어, 캐소드 서브영역들은 갭들에 의해 분리되는 각각의 측벽들을 포함할 수 있고, 애노드 층은, 캐소드 서브영역들의 측벽들을 피복하고, 이에 따라, 측벽들 사이의 갭들 내에 배치되는 연속 층 구조물을 가질 수 있다. 측벽들을 분리하는 것에 더하여, 갭들은 캐소드 서브영역들의 플래토(plateau)들에 걸쳐 연장되는 애노드 집전체로부터 측벽들 사이의 애노드 층의 일부분을 분리할 수 있다.
실시예에서, 애노드 층은 하나 이상의 갭들에 의해 분리되는 여러 개의 애노드 서브영역들을 포함한다. 예를 들어, 전기화학 셀은 불연속 층 구조물을 갖는 애노드 층을 포함할 수 있다. 즉, 애노드 층은 하나 이상의 갭들에 의해 분리되는 여러 개의 애노드 서브영역들을 포함할 수 있다. 여러 개의 애노드 서브영역들과 캐소드 층 사이에 전해질 층이 배치될 수 있다. 실시예에서, 애노드 집전체는 애노드 서브영역들에 걸쳐 연장되고 연속 층 구조물을 포함하여, 애노드 서브영역들이 애노드 집전체의 연속 층 구조물을 통하여 서로 전기적으로 접속되도록 한다. 애노드 서브영역들의 조합된 투영 표면적은 "충전된" 또는 고체 애노드 층으로서 기술되는 것의 전체 투영 표면적의 25 퍼센트 미만일 수 있다.
실시예에서, 전기화학 디바이스는 각각의 애노드 층들에 의해 피복되는 각각의 캐소드 층들을 포함하는 2개의 전기화학 셀들을 포함한다. 캐소드 층들은 갭에 의해 분리되는 여러 개의 캐소드 서브영역들을 가질 수 있다. 캐소드 서브영역들은 공통 캐소드 집전체에 전기적으로 접속될 수 있고, 즉, 각각의 셀의 캐소드 서브영역들은 각각의 캐소드 집전체를 통하여 서로 전기적으로 접속될 수 있다. 실시예에서, 셀들은 하나의 셀의 애노드 층이 다른 셀의 애노드 층에 물리적으로 접속되도록 적층된다.
적층된 셀들의 캐소드 집전체들 사이에 탭(tab) 삽입 공간이 배치될 수 있고, 탭 삽입 공간 내에 애노드 집전체 탭이 배치될 수 있다. 셀들의 애노드 층들은 각각의 캐소드 집전체들로부터 탭 삽입 공간을 분리하는 연속 층 구조물들을 포함할 수 있다. 이에 따라, 탭 삽입 공간 내에 배치된 애노드 집전체 탭은 캐소드 집전체들 사이의 애노드 층들에 접속될 수 있다. 실시예에서, 절연 층, 예컨대 또한 리튬에 대해 불활성인 절연 층이 캐소드 층들 사이에 배치될 수 있고, 애노드 층들에 물리적으로 접속될 수 있다.
실시예에서, 전기화학 셀은 연속 층 구조물을 갖는 애노드 집전체를 포함한다. 애노드 층은 애노드 집전체의 연속 층 구조물을 통하여 서로 전기적으로 접속되는 애노드 서브영역들로 세분될 수 있다. 애노드 서브영역들과 캐소드 층 사이에 전해질 층이 배치될 수 있다. 실시예에서, 애노드 서브영역들은 애노드 집전체와 전해질 층 사이에 연장되는 갭에 의해 분리된다. 갭은 유전체 재료, 예컨대, 유전체 기체에 의해 적어도 부분적으로 충전될 수 있다. 셀은 캐소드 층에 전기적으로 접속되는 연속 층 구조물을 갖는 캐소드 집전체를 포함할 수 있다. 실시예에서, 애노드 서브영역들의 조합된 투영 표면적은 애노드 층의 전체 투영 표면적의 25 퍼센트 미만이다.
실시예에서, 셀의 캐소드 층은 여러 개의 캐소드 서브영역들을 포함하고, 애노드 서브영역들 중 적어도 2개는 각각의 캐소드 서브영역 위에 배치된다. 캐소드 서브영역들은 애노드 집전체와 캐소드 집전체 사이에 연장되는 갭에 의해 서로 분리될 수 있다. 갭은 유전체 재료, 예컨대, 유전체 기체에 의해 적어도 부분적으로 충전될 수 있다. 또한, 캐소드 서브영역들은 캐소드 집전체의 연속 층 구조물을 통하여 서로 전기적으로 접속될 수 있다. 캐소드 서브영역들의 조합된 투영 표면적은 캐소드 층의 전체 투영 표면적의 적어도 80 퍼센트일 수 있다.
실시예에서, 전기화학 디바이스는 각각의 애노드 층들을 갖는 전기화학 셀들의 적층체를 포함한다. 애노드 층들은 여러 개의 애노드 서브영역들을 포함할 수 있고, 셀들은 애노드 서브영역들과 각각의 캐소드 층 사이에 각각의 전해질 층들을 포함할 수 있다. 실시예에서, 연속 층 구조물을 갖는 애노드 집전체가 캐소드 층들 사이에 배치되고, 적층된 셀들의 애노드 서브영역들에 물리적으로 접속된다. 이에 따라, 애노드 서브영역들은 애노드 집전체의 연속 층 구조물을 통하여 서로 전기적으로 접속된다. 셀들은 또한 각각의 셀들의 캐소드 층들에 전기적으로 접속되는 각각의 캐소드 집전체들을 포함할 수 있다. 실시예에서, 각각의 셀의 애노드 서브영역들의 조합된 투영 표면적은 각각의 셀의 애노드 층들의 전체 투영 표면적의 25 퍼센트 미만이다.
상기 발명의 내용은 본 발명의 모든 태양들의 총망라한 목록을 포함하는 것은 아니다. 본 발명이 위에서 요약된 다양한 태양들의 모든 적합한 조합들로부터 실시될 수 있는 모든 시스템들 및 방법들뿐만 아니라, 아래의 발명을 실시하기 위한 구체적인 내용에 개시된 것들, 및 특히 출원과 함께 제출된 청구범위에서 지적된 것들을 포함한다는 것이 고려된다. 그러한 조합들은 상기 발명의 내용에서 구체적으로 언급되지 않은 특별한 이점들을 갖는다.
도 1은 전해질 층 내에 결함을 갖는 전기화학 셀의 측면도이다.
도 2는 실시예에 따른, 세분된 캐소드 층을 갖는 전기화학 셀의 평면도이다.
도 3은 실시예에 따른, 세분된 캐소드 층을 갖는 전기화학 셀의, 도 2의 선 A-A에 대해 취해진 단면도이다.
도 4a 및 도 4b는 실시예에 따른, 세분된 캐소드 층 위의 전해질 층 내에 결함을 갖는 전기화학 셀의, 도 2의 선 A-A에 대해 취해진 단면도들이다.
도 5는 실시예에 따른, 무효화된(neutralized) 캐소드 서브영역을 갖는 전기화학 셀의 평면도이다.
도 6은 실시예에 따른, 세분된 캐소드 층을 갖는 전기화학 셀의 측면도이다.
도 7은 실시예에 따른, 세분된 캐소드 층 및 애노드 집전체 탭을 갖는 전기화학 셀의 평면도이다.
도 8a 및 도 8b는 실시예에 따른, 세분된 캐소드 층 위의 전해질 층 내에 결함을 갖는 전기화학 디바이스의 단면도들이다.
도 9는 실시예에 따른, 세분된 캐소드 층들 사이에 중간 층을 갖는 전기화학 디바이스의 단면도이다.
도 10은 실시예에 따른, 세분된 애노드 층을 갖는 전기화학 셀의 평면도이다.
도 11은 실시예에 따른, 세분된 애노드 층을 갖는 전기화학 셀의, 도 10의 선 C-C에 대해 취해진 단면도이다.
도 12는 실시예에 따른, 세분된 애노드 층 아래의 전해질 층 내에 결함을 갖는 전기화학 셀의, 도 10의 선 C-C에 대해 취해진 단면도이다.
도 13a 및 도 13b는 실시예에 따른, 세분된 애노드 층 아래의 전해질 층 내에 결함을 갖는 전기화학 셀의, 도 10의 선 C-C에 대해 취해진 단면도들이다.
도 14는 실시예에 따른, 세분된 애노드 층들 사이에 애노드 집전체를 갖는 전기화학 디바이스의 측면도이다.
도 15는 실시예에 따른, 세분된 캐소드 층 위에 세분된 애노드 층을 갖는 전기화학 셀의 평면도이다.
도 16은 실시예에 따른, 세분된 캐소드 층 위에 세분된 애노드 층을 갖는 전기화학 셀의, 도 15의 선 D-D에 대해 취해진 단면도이다.
도 17은 실시예에 따른, 애노드 누설로부터 캐소드 층을 격리하기 위한 방법을 예시하는 흐름도이다.
도 18은 실시예에 따른, 결함 검출 동작 동안 전기화학 셀의 측면도이다.
도 19는 실시예에 따른, 전해질 층 내에 결함을 갖는 전구체 셀의 측면도이다.
도 20은 실시예에 따른, 백필링된(backfilled) 전해질 층을 갖는 전기화학 셀의 측면도이다.
도 21은 실시예에 따른, 전해질 층 내에 결함을 갖는 전기화학 셀의 측면도이다.
도 22a 내지 도 22c는 실시예에 따른, 애노드 누설로부터 격리된 캐소드 층을 갖는 전기화학 셀의 측면도들이다.
실시예들은 고체 상태 배터리들, 예컨대 박막 배터리들을 위한 구조물들 및 제조 방법들을 기술한다. 그러나, 일부 실시예들이 고체 상태 배터리 내부에 통합하기 위한 구조물들 또는 제조 프로세스들에 관해 특정하게 기술되지만, 그 실시예들은 그렇게 제한되지 않고, 소정 실시예들이 또한 다른 사용들에 적용가능할 수 있다. 예를 들어, 후술되는 실시예들 중 하나 이상은 다른 층상 요소(layered element)들, 예컨대 규소-기반 태양 전지들을 제조하기 위해 사용될 수 있다.
다양한 실시예들에서, 도면들을 참조하여 설명된다. 그러나, 소정 실시예들은 이러한 특정 세부 사항들 중 하나 이상 없이, 또는 다른 알려진 방법들 및 구성들과 조합되어 실시될 수 있다. 하기의 설명에서, 실시예들의 완전한 이해를 제공하기 위해 특정 구성들, 치수들 및 프로세스들과 같은 많은 특정 세부 사항들이 기재된다. 다른 경우에, 잘 알려진 프로세스들 및 제조 기법들은 설명을 불필요하게 불명료하게 하지 않기 위해 특별히 상세히 기술되지 않았다. 본 명세서 전반에 걸쳐 "일 실시예", "실시예" 등에 대한 언급은 기술되는 특정 특징, 구조, 구성 또는 특성이 적어도 하나의 실시예에 포함됨을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서 어구 "일 실시예", "실시예" 등의 출현이 반드시 동일한 실시예를 지칭하지는 않는다. 또한, 특정 특징들, 구조들, 구성들 또는 특성들은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다.
일 태양에서, 전기화학 셀은 애노드 층과 캐소드 층 사이에 전해질 층과 같은 여러 개의 층들을 포함할 수 있다. 전기화학 셀의 층들의 각각은 세분된 방식으로 형성될 수 있다. 예를 들어, 전극 층들 중 하나 이상, 즉, 애노드 층 또는 캐소드 층은 패턴대로 갭들을 제거하도록 패턴화되어, 본질적으로 세분된 층을 형성하는 아일랜드(island)들을 남겨둘 수 있다. 애노드 또는 캐소드 아일랜드들의 "층"을 제조하기 위한 다른 방법들이 가능하다.
일 태양에서, 캐소드 서브영역들로 세분된 캐소드 층을 갖는 전기화학 셀이 제공된다. 예를 들어, 캐소드 층은 서브영역들 사이의 갭들에 의해 분리되는 여러 개의 직사각형 서브영역들로 세분될 수 있다. 이에 따라, 각각의 서브영역은 다른 것들로부터 격리될 수 있고, 따라서, 하나의 캐소드 서브영역과 화학적으로 반응하는 애노드 누설이 다른 캐소드 서브영역들로 전파하지 않거나 그들에게 영향을 주지 않을 것이다. 게다가, 갭들은 또한, 전해질 층 내의 결함과 애노드 집전체 사이에 개방 회로가 형성되기 전에, 캐소드 서브영역들 내로 누설할 애노드 재료를 제한하기 위해, 캐소드 서브영역들 위에 배치되는 애노드 층 영역들 사이의 분리를 제공하는 역할을 할 수 있다. 실시예에서, 캐소드 서브영역들은 공통 또는 공유된 캐소드 집전체에 전기적으로 접속되고 물리적으로 결합될 수 있다. 이에 따라, 캐소드 서브영역들은 캐소드 집전체를 통하여 서로 전기적으로 접속될 수 있다. 예를 들어, 캐소드 서브영역들은 공통 캐소드 집전체에 직접 접속될 수 있거나, 또는 하나 이상의 중간 층들, 예컨대 배리어 필름 층이 캐소드 서브영역들을 공통 캐소드 집전체와 결합시킬 수 있다. 따라서, 제조 수율이 증가될 수 있고, 전기화학 셀은 애노드 누설들에 의해 야기되는 열화에 더 저항력이 있을 수 있다.
일 태양에서, 애노드 서브영역들로 세분된 애노드 층을 갖는 전기화학 셀이 제공된다. 예를 들어, 애노드 층은 서브영역들 사이의 하나 이상의 갭들에 의해 분리되는 여러 개의 직사각형 서브영역들로 세분될 수 있다. 다른 실시예에서, 패턴화된 애노드 아일랜드들을 갖는 세분된 애노드 층이 세분된 캐소드 층 위에 배치될 수 있다. 이에 따라, 하나 이상의 애노드 서브영역들이 하나의 캐소드 서브영역 위에 위치될 수 있다. 어떤 경우에도, 애노드 서브영역들의 전체 투영 표면적은 "충전된" 또는 고체 애노드 층이 되는 것의 전체 투영 표면적의 분율을 차지할 수 있다. 따라서, 특정 애노드 서브영역에 인접해 있는 전해질 층 내의 결함의 확률은 감소되고, 결함이 애노드 서브영역에 접촉하더라도, 생성된 애노드 누설은 하나의 애노드 서브영역을 소모시킬 수 있지만(이에 따라 그 서브영역을 동작으로부터 본질적으로 제거함) 다른 애노드 서브영역들을 소모시키지 않을 수 있다. 또한, 격리된 애노드 서브영역이 누설됨에 따라, 그 애노드 서브영역에 인접한 전해질 층의 부분과 애노드 집전체 사이에 하나 이상의 갭들이 형성될 수 있고; 이것은 (애노드 집전체 및 결함을 통하여) 이웃하는 애노드 서브영역들에 전기 방전이 발생할 가능성을 감소시키는 것을 돕는다. 따라서, 제조 수율이 증가될 수 있고, 전기화학 셀은 애노드 누설들에 의해 야기되는 열화에 더 저항력이 있을 수 있다.
일 태양에서, 전해질 층 내에 리페어된(repaired) 결함을 갖는 전기화학 셀이 제공된다. 보다 구체적으로, 전기화학 셀은 캐소드 층을 열화시킬 수 있는 애노드 누설의 가능성을 감소시키기 위해 전구체 상태로 또는 조립된 상태로 변형될 수 있다. 리페어는 결함을 포함하는 전해질 층의 일부분을 충전하고/하거나 백필링하는 것을 포함할 수 있다. 리페어는 결함 위에 놓여 있는 애노드 층의 그 부분을 제거하는 것을 포함할 수 있고, 따라서, 애노드 층은 결함을 통하여 캐소드 층 내로 누설할 수 없다. 리페어는, 결함 둘레에 채널을 형성하여, 애노드 누설이 발생하더라도, 결함 아래에 놓여 있는 캐소드 층의 제1 부분이 캐소드 층의 제2 부분으로부터 격리되고, 이에 따라, 캐소드 층의 열화가 제1 부분의 열화로 제한되도록 하는 것을 포함할 수 있다.
도 2를 참조하면, 실시예에 따른 세분된 캐소드 층을 갖는 전기화학 셀의 평면도가 도시된다. 전기화학 셀(200)은 캐소드 층 위에 애노드 층(202)을 포함할 수 있다. 또한, 캐소드 층은 애노드 층(202) 아래에 전기화학 셀(200)을 가로질러 패턴화되고 이격되는, 도 2에서의 은폐선(hidden line)들로 도시된 하나 이상의 캐소드 서브영역들(204)로 세분될 수 있다. 보다 구체적으로, 캐소드 서브영역들(204)은 하나 이상의 갭들(206)에 의해 서로 분리될 수 있다. 예를 들어, 하나 이상의 갭들(206)은 각각의 캐소드 서브영역(204)을 둘러싸서 캐소드 서브영역(204)을 이웃하는 캐소드 서브영역들(204)로부터 물리적으로 격리할 수 있다.
실시예에서, 캐소드 층은 그리드 패턴을 포함할 수 있는데, 여기서 각각의 캐소드 서브영역(204)은 직사각형 표면적을 포함하고, 전기화학 셀(200)을 횡단하는 하나 이상의 선형 갭들(206)에 의해 인접한 캐소드 서브영역들(204)로부터 분리된다. 즉, 캐소드 층은, 도시 블록들 및 거리들처럼 배열되는 여러 개의 캐소드 서브영역들(204) 및 하나 이상의 갭들(206)을 가질 수 있다. 그리드 패턴 및 도시 블록 은유법은 제조에 적합할 수 있다. 예를 들어, 기재 위에 캐소드 재료의 침착 후에 또는 캐소드 재료를 캐소드 집전체에 접속시킨 후에, 레이저 스크라이빙(laser scribing)을 이용하여, 캐소드 서브영역들(204) 사이에서 캐소드 층 재료를 제거하고 이들 사이에 하나 이상의 갭들(206)을 형성할 수 있다. 대안적으로, 섀도우 마스킹(shadow masking)을 이용하여, 충전되지 않은 하나 이상의 갭들(206)이 되는 마스킹된 영역들에 의해 분리되는 캐소드 서브영역들(204)을 형성할 수 있다. 그러나, 다른 캐소드 층 패턴들이 사용될 수도 있다. 예를 들어, 하나 이상의 갭들(206)은 임의의 형상으로 레이저 스크라이빙되어, 예컨대, 다각형, 원뿔 섹션, 타원형 등의 아일랜드들인 격리된 캐소드 서브영역들(204)을 형성할 수 있다. 캐소드 서브영역들(204)은 캐소드 층 내의 다른 캐소드 서브영역들(204)과 비교하여 동일 또는 상이한 형상을 가질 수 있다.
캐소드 서브영역들(204)의 형상에 상관없이, 캐소드 층은 위에서 볼 때 전기화학 셀 외주부(208) 내부에 전체 투영 표면적을 포함할 수 있는데, 전체 투영 표면적은 각각의 캐소드 서브영역(204)의 조합된 표면적 및 각각의 갭(206)의 조합된 표면적을 포함한다. 예를 들어, 각각의 캐소드 서브영역(204)은 등변을 갖는 정사각형 프로파일의 투영 면적을 가질 수 있다. 또한, 각각의 갭(206)은, 레이저 빔으로 캐소드 층을 통하여 어블레이팅(ablating)하여 동일한 폭을 갖는 트렌치들, 즉, 캐소드 재료가 없는 트렌치들의 그리드를 생성함으로써 형성될 수 있다. 이에 따라, 전기화학 셀 외주부(208) 내부의 캐소드 층의 전체 투영 표면적은 하나 이상의 갭들 내부의 투명 표면적뿐만 아니라 정사각형 투영 표면적들 전부를 포함할 수 있다. 실시예에서, 패턴화된 캐소드 면적 이용률, 즉, 캐소드 층의 전체 투명 표면적에 대한 조합된 개별 캐소드 서브영역 투영 표면적들의 비율은 2 내지 5%의 오차율로, 75% 초과일 수 있다. 예를 들어, 패턴화된 캐소드 면적 이용률은 2 내지 5%의 오차율로, 적어도 80%일 수 있다. 실시예에서, 그리드 패턴은 하나 이상의 10 마이크로미터 갭들에 의해 분리되는 100 마이크로미터의 변들을 갖는 정사각형 캐소드 서브영역들(204)을 갖는다. 이에 따라, 패턴화된 캐소드 면적 이용률은 83%일 것으로 예상될 수 있다. 하나 이상의 갭들(206)을 좁히거나 캐소드 서브영역들(204)을 확대시킴으로써 패턴화된 캐소드 면적 이용률을 증가시킬 수 있다.
도 3을 참조하면, 실시예에 따른 세분된 캐소드 층을 갖는 전기화학 셀의, 도 2의 선 A-A에 대해 취해진 단면도가 도시된다. 실시예에서, 전기화학 셀(200)은 애노드 층(202)과 캐소드 층(304) 사이에, 그리고 보다 구체적으로는 애노드 층(202)과 하나 이상의 캐소드 서브영역들(204) 사이에 전해질 층(302)을 포함할 수 있다. 또한, 배리어 필름 층(306)이 선택적으로 캐소드 층과 캐소드 집전체(308) 사이에 있을 수 있다. 실시예에서, 캐소드 집전체(308)는 하나 이상의 캐소드 서브영역들(204) 아래에 연장되는 연속 층 구조물, 예컨대, 연속 시트 또는 필름을 가질 수 있다. 전술된 바와 같이, 캐소드 서브영역들(204)의 각각은 하나 이상의 갭들(206)에 의해 분리될 수 있는데, 하나 이상의 갭들은 캐소드 층(304) 내부의 캐소드 서브영역들(204) 사이의 공간을 한정한다. 이에 따라, 캐소드 서브영역들(204)은 캐소드 집전체(308)의 연속 층 구조물을 통하여 서로 전기적으로 접속될 수 있다.
본 명세서 전반에 걸쳐 사용되는 연속 층 구조물은 완전히 충전된 층일 수 있지만, 반드시 그럴 필요는 없다. 즉, 연속 층 구조물은 층의 두께를 통하여 하나 이상의 국부적 불연속부들, 예컨대 홀(hole)들, 갭들, 보이드(void)들 등을 포함하여, 층이 물리적으로 불연속하게 할 수 있지만, 층은 그럼에도 불구하고, 연속 층 구조물 상의 하나의 위치에서의 전위가 연속 층 구조물 상의 임의의 다른 위치에서의 전위와 본질적으로 동일할 수 있다는 점에서 전기적으로 연속할 수 있다. 마찬가지로, 연속 층 구조물은, 층 표면을 따라 어떠한 불연속부들도 갖지 않고서 물리적으로 연속할 수 있지만, 그럼에도 불구하고, 예컨대, 표면을 따라 상이한 위치들에서 상이한 전위들을 갖는 절연 층의 경우에서와 같이, 전기적으로 불연속할 수 있다. 이에 따라, 연속 층 구조물은 물리적으로 연속한 것 및/또는 전기적으로 연속한 것 중 하나 이상일 수 있다.
캐소드 층(304)의 패턴화된 캐소드 재료, 즉, 캐소드 서브영역들(204)은, 예를 들어, LiCoO2, LiMn2O4, LiMnO2, LiNiO2, LiFePO4, LiVO2, 또는 이들의 임의의 혼합물 또는 화학적 유도체를 포함할 수 있다. 전해질 층(302)은 캐소드 서브영역들(204)과 애노드 층(202) 사이의 이온 전달을 용이하게 할 수 있다. 따라서, 전해질 층(302)은 고체 전해질일 수 있는데, 고체 전해질은 임의의 액체 성분들을 함유하지 않을 수 있고 임의의 결합제 또는 분리막 재료들이 고체 박막 내로 배합되는 것을 요구하지 않을 수 있다. 예를 들어, 전해질 층(302)은 리튬 인 산질화물(LiPON) 또는 다른 고체 상태 박막 전해질들, 예컨대 LiAlF4, Li3PO4 도핑된 Li4SiS4를 포함할 수 있다. 애노드 층(202)은, 예를 들어, 리튬, 리튬 합금들, 리튬에 의해 고용체들 또는 화합물들을 형성할 수 있는 금속들, 또는 리튬-기반 배터리들에서의 음극 애노드 재료로서 사용될 수 있는 소위 리튬 이온 화합물, 예컨대 Li4Ti5O12를 포함할 수 있다.
실시예에서, 캐소드 층 서브영역들(204)은 캐소드 집전체(308)와 전기적으로 접속될 수 있는데, 캐소드 집전체는 전기 전도성 층 또는 탭일 수 있다. 유사하게, 애노드 층(202)은 애노드 집전체(310)와 전기적으로 접속될 수 있는데, 애노드 집전체는 전기 전도성 층 또는 탭일 수 있다. 선택적으로, 캐소드 층(304)의 패턴화된 캐소드 재료 또는 애노드 층(202)과 각각의 집전체 사이에 하나 이상의 중간 층들이 배치될 수 있다. 예를 들어, 배리어 필름 층(306)은 캐소드 집전체(308)로부터 캐소드 서브영역들(204)을 분리할 수 있다. 예를 들어, 배리어 필름 층(306)은 캐소드 서브영역들(204) 및 캐소드 집전체(308)와 직접 물리적 접촉 상태에 있을 수 있다. 배리어 필름 층(306)은 오염물질들 및/또는 이온들이 캐소드 집전체(308)와 캐소드 서브영역들(204) 사이에서 확산할 가능성을 감소시킬 수 있다. 이에 따라, 배리어 필름 층(306)은 이온의 열악한 전도체인 재료, 예컨대 붕화물, 탄화물, 다이아몬드, 다이아몬드-유사 탄소, 규화물, 질화물, 인화물, 산화물, 불화물, 염화물, 브롬화물, 요오드화물, 및 이들의 화합물을 포함할 수 있다. 대안적으로, 캐소드 층(304)과 캐소드 집전체(308) 사이에 추가적인 중간 층, 예컨대 기재 층이 배치될 수 있다. 기재 층은, 예를 들어, 캐소드 서브영역들(204)과 캐소드 집전체(308) 사이에 전기 전도성을 제공할 수 있고, 또한 전기화학 셀(200)에 대한 구조적 지지, 예컨대, 강성을 제공할 수 있다. 따라서, 기재 층은 금속 포일 또는 다른 전기 전도성 층을 포함할 수 있다.
일부 경우에, 셀의 전기화학적 활성 층들은, 예컨대, 물리 증착과 같은 재료 침착 기법들을 이용하여 기재 층의 일 면 상에 형성될 수 있고, 캐소드 집전체(308)는 별도로 형성되고 기재 층의 다른 면에 물리적으로 결합될 수 있다. 다른 경우에, 셀의 전기화학적 활성 층들은 기재 층 상에 형성될 수 있고, 이어서 전기화학적 활성 층들이 기재 층으로부터 제거되고 별도로 형성된 캐소드 집전체(308)에 물리적으로 결합될 수 있다. 또 다른 경우에, 셀의 전기화학적 활성 층들은 캐소드 집전체(308) 상에 직접 형성될 수 있는데, 예컨대 물리 증착될 수 있다. 이에 따라, 여러 개의 전기화학적 활성 층들을 갖는 전기화학 셀(200)을 생성하기 위한 많은 상이한 방식들이 있다.
실시예에서, 패턴화된 캐소드 층(304) 내부의 하나 이상의 갭들(206)은 유전체(312)에 의해 적어도 부분적으로 충전된다. 보다 구체적으로, 각각의 캐소드 서브영역들(204)의 측벽들(314)은, 유전체 기체, 예컨대 불활성 기체와 같은, 유전체 유체 또는 고체에 의해 분리될 수 있다. 또한, 다수의 유전체들 또는 다른 재료들이 하나 이상의 갭들(206)을 차지할 수 있다. 예를 들어, 전해질 층(302) 및/또는 애노드 층(202)은 측벽들(314) 및 배리어 필름 층(306) 위에 침착되어, 패턴화된 캐소드 층(304)의 캐소드 서브영역들(204) 사이의 하나 이상의 갭들(206)을 적어도 부분적으로 충전할 수 있다. 애노드 층(202) 및/또는 전해질 층(302)은 캐소드 서브영역들(204) 위에 연속 층으로 침착됨으로써, 인접한 캐소드 서브영역들(204)을 가로질러 연속 피복부(continuous covering)를 형성할 수 있다. 즉, 애노드 층(202) 및/또는 전해질 층(302)은 연속 층 구조물, 예컨대, 시트 또는 필름 구조물을 가질 수 있다. 연속 피복부는 캐소드 서브영역들(204) 위, 예컨대 캐소드 서브영역들(204)과 애노드 집전체(310) 사이, 그리고 측방향으로 캐소드 서브영역들(204) 사이의 양쪽 모두에 배치될 수 있는데, 예컨대, 인접한 캐소드 서브영역들(204)의 측벽들(314) 사이에 배치되고/되거나 인접한 캐소드 서브영역들(204)의 측벽들(314)을 피복할 수 있다. 또한, 애노드 층(202) 또는 전해질 층(302) 중 하나 이상이, 캐소드 서브영역들(204) 위에 침착되며 갭들(206)을 적어도 부분적으로 충전하는 연속 층으로서 배치될 수 있기 때문에, 침착된 층들의 병치 표면(apposing surface)들은 서로 대면할 수 있다. 이것은, 애노드 층(202)의 측방향 대향 표면들이 유전체(312), 예컨대 유전체 기체를 가로질러 서로 대면하고 있는 도 3에 도시된다. 유사하게, 애노드 층(202)의 연속 층 구조물은, 유전체(312)가 애노드 집전체(310)로부터, 갭(206) 내부의 애노드 층의 일부분, 예컨대, 배리어 필름 층(306) 바로 위의 갭(206)의 저부에 있는 부분을 분리하도록 측벽들을 피복할 수 있다. 실시예에서, 유전체(312)가 없고, 애노드 층(202)의 대면 표면들이 서로 접촉함으로써, 인접한 캐소드 서브영역들(204) 사이의 갭(206)의 적어도 일부분을 완전히 충전한다. 즉, 애노드 층(202)의 병치 표면들은 갭(206)의 저부 절반을 따라 접촉하여, 그 하부 부분에서 캐소드 서브영역들(204) 사이의 공간을 완전히 충전할 수 있는 한편, 애노드 층(202)의 병치 표면들은 갭(206)의 상부 절반을 따라 유전체(312)에 의해 분리될 수 있는데, 이는 도 3의 전체 갭(206)을 가로질러 동일한 방식으로 나타난다. 이에 따라, 하나 이상의 갭들(206)은 인접한 캐소드 서브영역들(204) 사이의 물리적 및 전기화학적 분리를 제공할 수 있다. 또한, 하나의 캐소드 서브영역(204) 위에 놓이는 애노드 층(202)의 부분들은 인접한 캐소드 서브영역(204) 위에 놓이는 애노드 층(202)으로부터 물리적으로 분리될 수 있다. 그러나, 캐소드 서브영역들(204) 위에 놓이는 애노드 층 부분들은 캐소드 서브영역들(204)과 애노드 집전체(310) 사이에 개재될 수 있다.
도 4a를 참조하면, 실시예에 따른 세분된 캐소드 층 위의 전해질 층 내에 결함을 갖는 전기화학 셀의, 도 2의 선 A-A에 대해 취해진 단면도가 도시된다. 실시예에서, 전해질 층(302)은 결함을 포함할 수 있다. 결함은, 예를 들어, 나노크랙, 마이크로크랙 또는 핀홀과 같은 보이드(402)를 포함할 수 있다. 보이드(402)는 셀 제조 또는 셀 동작 동안 전해질 층(302) 내에 발생할 수 있다. 보이드(402)에 대한 다양한 원인들은 캐소드 집전체(308), 배리어 필름 층(306), 캐소드 층(304), 또는 전해질 층(302) 중 임의의 것의 준최적 모폴로지(suboptimal morphology) 또는 청정도를 포함한다. 또한, 외부 단락, 기계적 오남용, 열적 오남용 등이 보이드(402)를 발생시킬 수 있다. 임의의 경우에, 보이드(402)는 애노드 층(202)과 캐소드 층(304) 사이의 전기 누설을 위한 경로를 도입할 수 있다. 즉, 애노드 층(202) 재료가 보이드(402)를 통하여 캐소드 층(304)의 캐소드 서브영역(204) 내로 들어감에 따라 애노드 누설(404)이 발생할 수 있다. 애노드 재료가 캐소드 재료와 상호작용함에 따라, 화학 반응들(406)이 캐소드 서브영역(204)을 통하여 전파하여, 전기화학 셀 기능을 저하시키는 원치 않는 화학 생성물들을 생성할 수 있다.
도 4b를 참조하면, 실시예에 따른 세분된 캐소드 층 위의 전해질 층 내에 결함을 갖는 전기화학 셀의, 도 2의 선 A-A에 대해 취해진 단면도가 도시된다. 애노드 누설(404)이 지속됨에 따라, 이 도면에 도시된 바와 같이, 캐소드 서브영역(404)을 통한 화학 반응들(406)이 계속되고 캐소드 서브영역(204) 위의 애노드 층(202)의 부수적인 소멸을 수반할 수 있다. 즉, 보이드(402) 바로 위의 애노드 재료가 더 이상 없을 때까지 애노드 층(202) 재료가 보이드(402)를 통하여 물리적으로 누설될 수 있다. 따라서, 애노드 층(202)의 부분들은 캐소드 서브영역들(204) 사이의 하나 이상의 갭들(206) 내부에 남아 있을 수 있지만, 전해질 층(302) 위에 있는 애노드 층(202)의 일부분에, 예컨대, 전해질 층(302)과 애노드 집전체(310) 사이에 빈 공간(408)이 생성될 수 있다. 이에 따라, 애노드 누설(404)은 결국 중단될 수 있고, 그 결과, 캐소드 서브영역(204)에서의 화학 반응(406)이 정지할 수 있다.
도 5를 참조하면, 실시예에 따른 무효화된 캐소드 서브영역을 갖는 전기화학 셀의 평면도가 도시된다. 실시예에서, 애노드 층(202)이 보이드(402)를 통하여 캐소드 서브영역(204) 내로 누설된 후에, 도 5에서의 크로스 해칭에 의해 도시된 바와 같이, 그 캐소드 서브영역(204)은 불능화될 수 있다. 불능화된 캐소드 서브영역(502) 둘레에 있는 하나 이상의 갭들(206)은 애노드 재료의 전파를 제한할 것이고, 화학 반응(406)이 인접한 캐소드 서브영역들(204)로 확대되는 것을 저지할 것이다. 또한, 빈 공간(408)은 본질적으로 애노드 집전체(310)와 불능화된 캐소드 서브영역(502) 사이의 개방 회로를 생성한다. 이에 따라, 캐소드 서브영역들(204)이 본질적으로 병렬로 접속되기 때문에, 빈 공간(408)은 정상적인(healthy) 캐소드 서브영역들(204)이 비정상적인(unhealthy) 캐소드 서브영역(502)을 통하여 방전될 가능성을 감소시키며, 즉, 빈 공간(408)은 동작 중인 전기화학 셀(200)의 나머지로부터 보이드(402)를 접속해제시킨다.
도 6을 참조하면, 실시예에 따른 세분된 캐소드 층을 갖는 전기화학 셀의 측면도가 도시된다. 실시예에서, 캐소드 층(304)은 단일 유전체, 예컨대, 불활성 기체와 같은 기체, 또는 진공에 의해 전체적으로 충전되는 하나 이상의 갭들(206)에 의해 분리되는 별도의 캐소드 서브영역들(204)을 포함한다. 예를 들어, 애노드 층(202), 전해질 층(302), 캐소드 층(304), 배리어 필름 층(306), 및 캐소드 집전체(308)를 포함하는 본질적으로 평평한 박층들을 갖는 전기화학 셀(200)이 제조될 수 있다. 이어서, 애노드 층(202), 전해질 층(302), 및 캐소드 층(304)을 통하여 하나 이상의 갭들(206)을 레이저 스크라이빙하기 위해 어블레이션 레이저가 사용될 수 있다. 대안적으로, 하나 이상의 갭들(206)이 전기화학 셀(200)의 제조 동안 재료 침착의 면적들을 제어하기 위해 마스킹 기법들을 이용하여 애노드 층(202), 전해질 층(302), 및 캐소드 층(304) 중 하나 이상 내에 형성될 수 있다. 예컨대, 레이저 어블레이션 프로세스를 이용하여, 배리어 필름 층(506)으로부터 재료의 박층이 또한 제거될 수 있어서, 인접한 캐소드 서브영역들(204)이 갭들(206)을 가로질러 완전히 분리되게 한다. 그 결과, 하나 이상의 갭들(206)에 의해 분리되는 여러 개의 캐소드 서브영역들(204)이 형성될 수 있다. 유사하게, 전해질 층(302) 및 애노드 층(202)은 하나 이상의 갭들(206)에 의해 분리되는, 그 내부에 형성된 각각의 서브영역들을 가질 수 있다. 즉, 도 3에 관하여 전술된 바와 같은 연속 층 구조물을 갖기 보다는 오히려, 애노드 층(202) 및/또는 전해질 층(302)은 그 내부에 형성된 여러 개의 서브영역들을 갖는 불연속 층 구조물을 갖도록 패턴화될 수 있다. 불연속 층 구조물은 평면형일 수 있다. 즉, 애노드 층(202) 및/또는 전해질 층(302)의 서브영역들은 본질적으로 동일 평면 상에 있을 수 있어서, 각각의 층의 여러 개의 서브영역들의 측벽들이 하나 이상의 갭들(206)을 가로질러 서로 대면하고 여러 개의 서브영역들의 각각의 상향/대면 표면들이 공통 횡단 평면 내부에 놓이도록 한다. 이에 따라, 전기화학 셀(200)은 하나 이상의 갭들(206)에 의해 서로 물리적으로 분리되는 여러 개의 셀 서브영역들(602)을 포함할 수 있다. 보다 구체적으로, 각각의 셀 서브영역(602)은 캐소드, 전해질, 및 애노드 서브영역들의 적층체를 포함할 수 있다. 또한, 애노드 서브영역들 위에 애노드 집전체(310)가 배치되어 셀 서브영역들(602)의 각각 및 전부를 전기적으로 접속시켜 단일 셀을 형성할 수 있다. 실시예에서, 애노드 집전체(310)는 연속 층 구조물, 예컨대, 단일 시트 또는 필름 구조물을 갖는다. 이에 따라, 애노드 서브영역들은 애노드 집전체(310)의 연속 층 구조물을 통하여 서로 전기적으로 접속될 수 있다. 실시예에서, 셀 서브영역들(602)의 조합된 투영 표면적은 전기화학 셀 외주부(208) 내부의 전기화학 셀(200)의 전체 투영 표면적의 적어도 80%일 수 있는데, 즉, 패턴화된 캐소드 면적 이용률이 적어도 80%일 수 있다.
셀 서브영역(602) 내의 전해질 층(302)은 제조 또는 사용 동안 보이드(402)를 발현시킬 수 있다. 그러한 경우에, 결함 셀 서브영역(602)에서의 애노드 층(202)은 보이드(402)를 통하여 결함 셀 서브영역(602)에서의 하부 캐소드 서브영역(204) 내로 누설될 수 있다. 전술된 바와 같이, 애노드 누설(404)은, 보이드(402) 위의 애노드 층(202)이, 보이드(402)와 애노드 집전체(310) 사이에 빈 공간(408)이 생성되는 지점으로 감소될 때까지 지속될 수 있다. 빈 공간(408)은 결함 셀 서브영역(602)을 통한 주변 셀 서브영역들(602)의 방전의 가능성을 감소시키기 위해 전기 개방 회로를 제공할 수 있다. 또한, 각각의 셀 서브영역(602)의 캐소드 서브영역(204)이 하나 이상의 갭들(206)에 의해 물리적으로 분리되기 때문에, 누설되는 애노드 층(202) 재료가 결함 셀 서브영역(602) 내부에서 저지될 수 있고, 다른 셀 서브영역들(602)로 전파하는 것이 허용되지 않을 수 있다. 따라서, 애노드 누설(404)의 부정적인 영향은 단일 셀 서브영역(602)의 불능화로 제한될 수 있다.
도 7을 참조하면, 실시예에 따른 세분된 캐소드 층 및 애노드 집전체 탭을 갖는 전기화학 셀의 평면도가 도시된다. 실시예에서, 전기화학 셀(200)의 애노드 층(202)은 또한 애노드 집전체일 수 있다. 예를 들어, 애노드 층(202)은 전기화학 셀(200)의 전체 면을 가로질러 집전체로서 작용하기에 충분한 전도성을 갖는 금속 리튬일 수 있다. 이에 따라, 애노드 층(202) 위의 별도의 애노드 집전체(310)가 불필요할 수 있다. 따라서, 애노드 층(202)은 전기화학 셀(200)의 전기화학적 활성 부분들을 외부 제품 회로와 전기적으로 접속시키기 위해 사용될 수 있다. 예를 들어, 애노드 층(202)은, 별도의 애노드 집전체 탭(702)을 통하여 외부 제품 회로와 전도성 있게 접속되는 리튬일 수 있다. 애노드 층(202)은 전기화학 셀(200)의 전기화학적 활성 영역들과 애노드 집전체 탭(702) 사이에서 전기를 전도할 수 있다. 애노드 집전체 탭(702)은, 예를 들어, 전기화학 셀(200)의 코너에 위치될 수 있다. 애노드 집전체 탭(702)이 애노드 층(202)과 결합되는 영역은 캐소드 서브영역(204)을 갖지 않을 수 있고, 이에 따라, 캐소드 서브영역(204)을 포함하는 전기화학 셀(200)의 일부분보다 더 얇을 수 있다. 보다 구체적으로, 실시예에서, 더 얇은 코너는, 캐소드 층(304)의 형성 동안 코너를 레이저 어블레이팅 또는 섀도우 마스킹함으로써 형성될 수 있다. 후속하여, 전해질 층(302) 및 애노드 층(202)이 더 얇은 코너 위에 침착될 수 있다. 그 결과, 애노드 집전체 탭(702)은 전기화학 셀(200)의 전체 높이에 더하지 않고서 캐소드 서브영역들(204)의 두께와 동일한 두께를 갖는 전기 전도성 금속 포일일 수 있다. 이에 따라, 전체 애노드 층(202) 위에 애노드 집전체(310)를 배치하기보다는 오히려 전기화학 셀(200)의 코너에 애노드 집전체 탭(702)을 포함시킴으로써, 완전히 패키징된 전기화학 셀들(200) 및/또는 전기화학 셀들(200)을 포함하는 전기화학 디바이스들의 총 에너지 밀도를 더 높게 할 수 있다. 또한, 애노드 층(202)에 전기적으로 접속되는 애노드 집전체 탭(702)은 외부 회로와의 전기 접속의 신뢰성을 개선시키기 위해 더 두껍고 더 강건하게 제조될 수 있다.
도 8a를 참조하면, 실시예에 따른 세분된 캐소드 층 위의 전해질 층 내에 결함을 갖는 전기화학 디바이스의 단면도가 도시된다. 실시예에서, 전기화학 디바이스(800)는, 전기화학 셀들의 각각의 애노드 층들(202)이 서로 인접하거나 서로 접촉 상태에 있도록 제2 전기화학 셀(804) 상에 적층된 제1 전기화학 셀(802)을 포함한다. 각각의 애노드 층들(202)은, 캐소드 서브영역들(204)을 피복하고 인접한 캐소드 서브영역들(204) 사이의 하나 이상의 갭들(206) 내로 연장되는 연속 층 구조물들, 예컨대, 연속 시트 또는 필름 구조물들을 가질 수 있다. 또한, 전술된 바와 같이, 적층된 전기화학 셀들 중 하나 이상의 전기화학 셀의 영역, 예컨대 코너 영역이 캐소드 서브영역을 포함하지 않을 수 있다. 이에 따라, 각각의 애노드 층들(202) 사이의 탭 삽입 공간(806)이 애노드 집전체 탭(702)의 삽입을 허용할 수 있다. 애노드 층들(202)의 연속 층 구조물들은 제1 전기화학 셀(802) 및 제2 전기화학 셀(804)의 각각의 캐소드 집전체들(308)로부터 탭 삽입 공간(806)을 분리할 수 있다. 이에 따라, 애노드 집전체 탭(702)은 애노드 층들(202) 사이에 개재될 수 있고, 캐소드 집전체들(308)과 접촉하지 않고서 탭 삽입 공간(806) 내부에서 애노드 층들(202)에 전기적으로 접속될 수 있다. 애노드 집전체 탭(702)은 예컨대, 전도성 감압 접착제를 사용하여 애노드 층들(202)에 접합될 수 있다. 전술된 바와 같이, 전해질 층(302) 내에 보이드(402)와 같은 결함이 발생하여,
캐소드 서브영역(204) 내로의 애노드 층(202) 재료의 애노드 누설(404)을 허용할 수 있다.
도 8b를 참조하면, 실시예에 따른 세분된 캐소드 층 위의 전해질 층 내에 결함을 갖는 전기화학 디바이스의 단면도가 도시된다. 실시예에서, 각각의 애노드 층들(202)이 보이드(402)에 인접하여 접촉 상태에 있기 때문에, 애노드 누설(404)은, 보이드(402)를 통하여 영향받은 캐소드 서브영역(204)으로 전파하는, 제1 전기화학 셀(802) 및 제2 전기화학 셀(804) 둘 모두의 애노드 층들(202)로부터의 재료를 포함할 수 있다. 전기화학 셀(200)에 관하여 전술된 바와 같이, 캐소드 서브영역(204)에서의 화학 반응(406)은 보이드(402) 위에 빈 공간(408)이 형성될 때까지 지속될 수 있다. 즉, 애노드 누설은 전기화학 셀들의 전해질 층들 사이의 애노드 재료가 소모된 후에 정지할 수 있다. 따라서, 세분된 캐소드 층들을 갖는 적층된 전기화학 셀들을 갖는 전기화학 디바이스(800)는 전기화학 디바이스(800)의 다른 부분들로부터 물리적으로 그리고 전기적으로 격리되는 개별 캐소드 서브영역들(204)로 결함들을 제한할 수 있다. 그와 같이, 결함 면적은 디바이스 성능, 예컨대, 용량, 에너지, 전력, 저항, 사이클 수명 및 수율에 거의 영향을 주지 않을 수 있고, 전기화학 디바이스(800)의 전체적인 성능이 개선될 수 있다.
도 9를 참조하면, 실시예에 따른 세분된 캐소드 층들 사이에 중간 층을 갖는 전기화학 디바이스의 단면도가 도시된다. 실시예에서, 보이드(402)가 발생할 때 애노드 층(202) 재료의 전파는, 전기화학 디바이스(800)에서의 적층된 전기화학 셀들의 각각의 애노드 층들(202) 사이에 중간 층(902)을 포함시킴으로써 추가로 제한될 수 있다. 예를 들어, 중간 층(902)은 애노드 층들(202) 사이에 전기 전도성 애노드 집전체를 포함할 수 있는데, 전기 전도성 애노드 집전체는 전기화학 디바이스(800)의 캐소드 서브영역들(204)을 전기적으로 접속시키지만, 제2 전기화학 셀(804)의 애노드 층(202) 재료가 제1 전기화학 셀(802)의 전해질 층(302) 내의 보이드(402)를 통하여 전파할 가능성을 감소시킨다. 이에 따라, 보이드(402)가 형성될 때, 제1 전기화학 셀(802)로부터의 애노드 층(202) 재료는 중간 층(902)과 보이드(402) 사이에 빈 공간이 형성될 때까지 보이드(402)를 통하여 전파하여 캐소드 서브영역(204)에서의 화학 반응들을 야기함으로써, 개방 회로를 생성하고 전기화학 디바이스(800)의 나머지로부터 캐소드 서브영역(204)을 격리할 수 있다. 애노드 집전체 탭(702)이 도 9에 예시되어 있지만, 실시예에서, 중간 층(902)은 외부 제품 회로와의 접속을 위해 전기화학 디바이스(800)로부터 떨어져 그리고 외부로 연장되는 애노드 집전체(310)일 수 있다. 이에 따라, 애노드 집전체 탭(702)은, 애노드 집전체 탭이 중간 층(902)과 중복이 되는 실시예에서 생략될 수 있다.
대안적인 실시예에서, 중간 층(902)은 적층된 전기화학 셀들의 애노드 층들(202) 사이에 절연 층을 포함할 수 있다. 예를 들어, 절연 층(902)은 리튬에 대해 불활성인 절연 재료의 박막일 수 있다. 그러한 재료의 예들에는 아크릴과 같은 감압 접착제, 그리고 폴리이미드 등과 같은 다른 절연 재료가 포함된다. 절연 층은 전기 절연 또는 이온 절연 중 하나 또는 양쪽 모두일 수 있고, 그러한 특성들 중 어느 하나를 갖는 재료들로 이루어질 수 있다.
도 10을 참조하면, 실시예에 따른 세분된 애노드 층을 갖는 전기화학 셀의 평면도가 도시된다. 전기화학 셀(200)은 캐소드 층 위에 애노드 층(202)을 포함할 수 있다. 또한, 애노드 층(202)은 캐소드 층 및 전해질 층 위에서 전기화학 셀(200)을 가로질러 이격된 하나 이상의 애노드 서브영역들(1002)로 세분될 수 있다. 보다 구체적으로, 애노드 서브영역들(1002)은 하나 이상의 갭들(206)에 의해 서로 분리될 수 있다. 예를 들어, 하나 이상의 갭들(206)은 각각의 애노드 서브영역(1002)을 둘러싸서 애노드 서브영역(1002)을 이웃하는 애노드 서브영역들(1002)로부터 물리적으로 격리할 수 있다.
실시예에서, 애노드 층(202)은 그리드 패턴을 포함할 수 있는데, 여기서 각각의 애노드 서브영역(1002)은 직사각형 표면적을 포함하고, 전기화학 셀(200)을 횡단하는 하나 이상의 선형 갭들(206)에 의해 인접한 애노드 서브영역들(1002)로부터 분리된다. 애노드 층 재료가 전해질 층 위에 침착된 후에, 레이저 스크라이빙을 이용하여, 애노드 층 재료를 제거하여 애노드 서브영역들(1002) 사이에 하나 이상의 갭들(206)을 형성할 수 있다. 대안적으로, 섀도우 마스킹을 이용하여, 충전되지 않은 갭들(206)이 되는 마스킹된 영역들에 의해 분리되는 애노드 서브영역들(1002)을 형성할 수 있다. 그러나, 다른 애노드 층(202) 패턴들이 사용될 수 있다. 예를 들어, 하나 이상의 갭들(206)은 임의의 형상으로 레이저 스크라이빙되어, 예컨대, 다각형, 원뿔 섹션, 타원형 등인 애노드 서브영역들(1002)을 형성할 수 있다. 애노드 서브영역들(1002)의 나머지 애노드 재료는 본질적으로, 패턴화된 애노드 층(202)의 아일랜드들을 형성한다. 애노드 서브영역들(1002)은 애노드 층(202) 내의 다른 애노드 서브영역들(1002)과 비교하여 동일 또는 상이한 형상을 가질 수 있다.
애노드 서브영역들(1002)의 형상에 상관없이, 애노드 층(202)은 위에서 볼 때 전기화학 셀 외주부(208) 내부에 전체 투영 표면적을 포함할 수 있는데, 전체 투영 표면적은 각각의 애노드 서브영역(1002)의 조합된 투영 표면적 및 애노드 서브영역들(1002) 사이의 하나 이상의 갭들(206)의 조합된 투영 표면적을 포함한다. 예를 들어, 각각의 애노드 서브영역(1002)은 등변을 갖는 정사각형 프로파일의 투영 면적을 가질 수 있고, 각각의 갭(206)은 동일한 폭을 가질 수 있다. 이에 따라, 전기화학 셀 외주부(208) 내부의 애노드 층(202)의 전체 투영 표면적은 균일한 갭들(206) 내부의 투명 표면적뿐만 아니라 정사각형 애노드 서브영역 투영 표면적들 전부를 포함할 수 있다. 실시예에서, 패턴화된 애노드 면적 이용률, 즉, 애노드 층(202)의 전체 표면적에 대한 조합된 개별 애노드 서브영역 표면적들의 비율은 30% 미만일 수 있다. 예를 들어, 패턴화된 애노드 면적 이용률은 25% 미만일 수 있다. 실시예에서, 그리드 패턴은 하나 이상의 10 마이크로미터 갭들(206)에 의해 분리되는 10 마이크로미터의 변들을 갖는 정사각형 애노드 서브영역들(1002)을 갖는다. 이에 따라, 패턴화된 애노드 면적 이용률은 25%일 것으로 예상될 수 있다. 하나 이상의 갭들(206)을 넓히거나 애노드 서브영역들(1002)을 축소시킴으로써 패턴화된 애노드 면적 이용률을 감소시킬 수 있다.
도 11을 참조하면, 실시예에 따른 세분된 애노드 층을 갖는 전기화학 셀의, 도 10의 선 C-C에 대해 취해진 단면도가 도시된다. 실시예에서, 전기화학 셀(200)은, 애노드 서브영역들(1002) 및 하나 이상의 갭들(206)을 갖는 애노드 층(202)과 캐소드 층(304) 사이에 전해질 층(302)을 포함할 수 있다. 전술된 바와 같이, 애노드 층(202) 내의 하나 이상의 갭들(206)은, 리튬과 같은 애노드 재료를 함유하는 애노드 층(202)의 부분들 사이의 공간, 즉, 애노드 서브영역들(1002) 사이의 공간을 한정할 수 있다. 갭들(206)은, 예컨대, 레이저 어블레이션 프로세스를 이용하여, 애노드 재료 및 선택적으로 전해질 재료의 박층을 제거함으로써 형성될 수 있다. 이에 따라, 애노드 서브영역들(1002)은 갭들(206)을 개재시킴으로써 완전히 분리될 수 있다. 실시예에서, 애노드 층(202)의 애노드 서브영역들(1002) 사이의 갭들(206)은 단일 유전체(312), 예컨대, 불활성 기체와 같은 유전체 기체, 또는 진공에 의해 전체적으로 충전된다. 또한, 배리어 필름 층(306)은 캐소드 층(304)과 캐소드 집전체(308) 사이에 있을 수 있다. 실시예에서, 전기화학 셀(200)은 애노드 층(202)과 전기 접촉 상태로 배치된 전기 전도성 애노드 집전체(310)를 포함할 수 있다. 애노드 집전체(310)는 애노드 층(202)의 애노드 서브영역들(1002)의 전부와 기계적 및 전기적 접촉을 이루는 금속 포일을 포함할 수 있다. 실시예에서, 전기화학 셀(200)의 다양한 층들은 패턴화된 캐소드 층(304)을 갖는 전기화학 셀(200)에 관하여 전술된 것들과 유사한 재료들 및 치수들을 포함할 수 있다.
도 12를 참조하면, 실시예에 따른 세분된 애노드 층 아래의 전해질 층 내에 결함을 갖는 전기화학 셀의, 도 10의 선 C-C에 대해 취해진 단면도가 도시된다. 실시예에서, 전해질 층(302)은 결함, 예컨대 보이드(402)를 포함할 수 있다. 전술된 바와 같이, 보이드(402)는 애노드 층(202)과 캐소드 층(304) 사이의 전기 누설을 위한 경로를 도입할 수 있다. 그러나, 전기화학 셀(200)을 가로질러 균일한, 즉, 패턴화되지 않은 애노드 층(202)을 갖는 전기화학 셀(200)과 비교하면, 애노드 층의 전체 투영 표면적의 분율만을 차지하는 애노드 서브영역들(1002)을 갖는 전기화학 셀(200)은 애노드 서브영역(1002)과 정렬되는 보이드(402)를 가질 가능성이 더 적다. 보다 구체적으로, 보이드(402)는 애노드 서브영역들(1002)의 조합된 투영 표면적들이 애노드 층(202)의 전체 투영 표면의 단지 25%일 때 하나 이상의 갭들(206)과 정렬될 가능성이 3배 더 많을 수 있다. 이에 따라, 패턴화된 애노드 층(202)의 결과로서, 애노드 서브영역들(1002)과 캐소드 층(304) 사이의 내부 단락을 통한 배터리 고장의 가능성은 패턴화된 애노드 면적 이용률에 비례하여 감소될 수 있다.
도 13a를 참조하면, 실시예에 따른 세분된 애노드 층 아래의 전해질 층 내에 결함을 갖는 전기화학 셀의, 도 10의 선 C-C에 대해 취해진 단면도가 도시된다. 실시예에서, 보이드(402)는 애노드 서브영역(1002)과 하부 캐소드 층(304) 사이의 전해질 층(302) 내에 발생할 수 있다. 이에 따라, 보이드(402)는 애노드 층(202)과 캐소드 층(304) 사이의 전기 누설을 위한 경로를 도입할 수 있다. 즉, 애노드 층 재료가 보이드(402)를 통하여 캐소드 층(304) 내로 들어감에 따라 애노드 누설(404)이 발생할 수 있다. 애노드 재료가 캐소드 재료와 상호작용함에 따라, 화학 반응들(406)이 캐소드 층(304)을 통하여 전파하여, 원치 않는 화학 생성물들을 생성할 수 있다. 또한, 이웃하는 애노드 서브영역들(1002)로부터의 전자 방전은, 애노드 집전체(310)를 통하여 보이드(402)에 인접한 애노드 서브영역(1002) 내로 그리고 이어서 보이드(402)를 통하여 캐소드 층(304) 내로 나아가는 경로(1302)를 뒤따를 수 있다. 따라서, 보이드(402)는 애노드 층(202)의 자가 방전을 초래할 수 있고, 이는 결국 전체 전기화학 셀(200)을 방전시킬 수 있다.
도 13b를 참조하면, 실시예에 따른 세분된 애노드 층 아래의 전해질 층 내에 결함을 갖는 전기화학 셀의, 도 10의 선 C-C에 대해 취해진 단면도가 도시된다. 애노드 누설이 지속됨에 따라, 캐소드 층(304)에서의 화학 반응들이 계속되고 보이드(402)에 인접한 애노드 서브영역(1002)의 부수적인 소멸을 수반할 수 있다. 즉, 보이드(402) 위의 애노드 재료가 더 이상 없을 때까지 애노드 층 재료가 보이드(402)를 통하여 물리적으로 누설될 수 있다. 따라서, 보이드(402) 위에, 예컨대, 전해질 층(302)과 애노드 집전체(310) 사이에 빈 공간(408)이 생성될 수 있다. 빈 공간(408)은 전해질 층(302)과 애노드 집전체(310) 사이에 전기 개방 회로를 생성할 수 있다. 이에 따라, 애노드 누설은 결국 중단될 수 있고, 캐소드 층(304)에서의 화학 반응 및 전기 누설이 정지할 수 있다. 실시예에서, 애노드 누설은 캐소드 층(304)의 열화된 영역(1304)을 초래할 수 있지만, 캐소드 층(304)의 더 큰 정상적인 영역은 애노드 누설에 의해 영향을 받지 않을 수 있다. 이에 따라, 패턴화된 애노드 층이 전기화학 셀(200)의 전체적인 성능에 대한 전해질 층 결함의 영향을 완화시킬 수 있다.
도 14를 참조하면, 실시예에 따른 세분된 애노드 층들 사이에 애노드 집전체를 갖는 전기화학 디바이스의 측면도가 도시된다. 실시예에서, 전기화학 디바이스(800)는 도 10에 관하여 기술된 바와 같은 패턴화된 애노드 층들을 갖는 여러 개의 전기화학 셀들(200)로 형성될 수 있다. 보다 구체적으로, 여러 개의 전기화학 셀들(200)은 각각의 애노드 서브영역들(1002)이 서로 대면하는 상태로 적층될 수 있다. 애노드 층들 내의 애노드 서브영역들(1002)의 일부는 서로 애노드 집전체(310)로부터 바로 맞은편에 있을 수 있는데, 즉, 위에서 볼 때(즉, 도면 시트의 평면을 따라 수직 하방으로 볼 때) 겹쳐 있는 것으로 보일 수 있다. 애노드 집전체(310)는 연속 층 구조물, 예컨대, 연속 시트 또는 필름 구조물을 가질 수 있다. 이에 따라, 각각의 적층된 전기화학 셀들(200)의 애노드 서브영역들(1002)은 애노드 집전체(310)의 연속 층 구조물을 통하여 서로 전기적으로 접속될 수 있다. 즉, 전기화학 디바이스(800)의 제1 전기화학 셀(200)의 애노드 서브영역들(1002)은 서로 전기적으로 접속될 수 있을 뿐만 아니라, 애노드 집전체(310)의 연속 층 구조물을 통하여, 전기화학 디바이스(800)의 제2 전기화학 셀(200)의 애노드 서브영역들(1002)과 전기적으로 접속될 수 있다. 또한, 연속 층 구조물을 갖는 애노드 집전체(310)는 전기화학 디바이스(800)의 적층된 전기화학 셀들(200)의 각각의 캐소드 층들(304) 사이에 있고, 이에 따라 전기화학 셀들(200)을 물리적으로 분리할 수 있다.
실시예에서, 전기화학 디바이스(800)를 형성하는 적층된 전기화학 셀들(200) 중 하나 이상은 캐소드 층(304)에 전기적으로 접속되는 캐소드 집전체(308)를 포함할 수 있다. 예를 들어, 제1 캐소드 집전체(308)가 전기화학 디바이스(800)의 제1 전기화학 셀(200)의 캐소드 층(304)에 전기적으로 접속될 수 있고, 제2 캐소드 집전체(308)가 전기화학 디바이스(800)의 제2 전기화학 셀(200)의 캐소드 층(304)에 전기적으로 접속될 수 있다. 캐소드 층(304) 및 캐소드 집전체(308) 둘 모두는 연속 층 구조물들, 예컨대, 연속 시트 또는 필름 구조물들을 가질 수 있다.
실시예에서, 전기화학 디바이스(800)는 전해질 층들(302) 중 하나의 전해질 층 내에 보이드(402)를 포함할 수 있는데, 보이드는 애노드 누설(404)을 야기하여 보이드(402)에 인접한 각각의 애노드 서브영역(1002)의 크기를 감소시킨다. 따라서, 애노드 서브영역(1002)은 결국 축소되어, 도 14에 점선으로 나타낸 바와 같이, 보이드(402)로부터 측방향으로 떨어져 있는 (보이드(402) 아래가 아닌) 공간을 충전하여, 보이드(402)와 애노드 집전체(310) 사이에 빈 공간을 초래할 것이다. 이에 따라, 하부 캐소드 층(304)의 열화된 영역(1304)은 보이드(402)에 인접한 애노드 서브영역(1002)의 크기에 의해 제한될 수 있다. 그와 같이, 패턴화된 애노드 층들을 갖는 전기화학 디바이스는 전해질 보이드가 디바이스의 전체적인 성능에 미치는 영향을 제한할 수 있다.
도 15를 참조하면, 실시예에 따른 세분된 캐소드 층 위에 세분된 애노드 층을 갖는 전기화학 셀의 평면도가 도시된다. 실시예에서, 전기화학 셀(200)은 여러 개의 셀 서브유닛들(1500)로 세분될 수 있고, 각각의 셀 서브유닛은 캐소드 서브영역(204) 위에 배치되는 적어도 2개의 애노드 서브영역들(1002)을 포함할 수 있다. 즉, 애노드 층(202)은 캐소드 층(304) 위에서 전기화학 셀(200)을 가로질러 이격된 하나 이상의 애노드 서브영역들(1002)로 세분될 수 있는데, 캐소드 층(304)은 또한 하나 이상의 캐소드 서브영역들(204)로 세분된다. 예를 들어, 도 15에 도시된 바와 같이, 각각의 캐소드 서브영역(204)은 4개의 애노드 서브영역들(1002)을 지지하기 위한 베이스(base)를 제공할 수 있지만, 이것은 제한이 아닌 예로써 예시된다. 보다 구체적으로, 캐소드 층(304)은 적어도 2개의 캐소드 서브영역들(204)을 포함하도록 패턴화될 수 있고, 애노드 서브영역들(1002) 중 2개 이상은 은폐선들로 나타낸 캐소드 서브영역들(204) 중 하나의 캐소드 서브영역 위에 배치될 수 있다. 캐소드 층(304) 및 애노드 층(202)의 각각에서, 하나 이상의 갭들이 각각의 패턴화된 아일랜드를 둘러쌀 수 있다. 예를 들어, 하나 이상의 갭들(1502A)이 애노드 서브영역들(1002)을 이웃하는 애노드 서브영역들(1002)로부터 분리할 수 있고, 하나 이상의 갭들(1502B)이 캐소드 서브영역들(602)을 이웃하는 캐소드 서브영역들(602)로부터 분리할 수 있다. 따라서, 갭들(1502B)은 또한 셀 서브유닛들(1500) 사이의 페이지 내로 연장되어, 셀 서브유닛들을 분리할 수 있다. 전술된 바와 같이, 갭들(1502A, 1502B)은 유전체(312), 예컨대, 유전체 기체에 의해 적어도 부분적으로 충전될 수 있다.
도 16을 참조하면, 실시예에 따른 세분된 캐소드 층 위에 세분된 애노드 층을 갖는 전기화학 셀의, 도 15의 선 D-D에 대해 취해진 단면도가 도시된다. 실시예에서, 전기화학 셀(200)은, 애노드 서브영역들(1002) 및 하나 이상의 갭들(1502A)을 갖는 애노드 층(202)과, 캐소드 서브영역들(204) 및 하나 이상의 갭들(1502B)을 갖는 캐소드 층(304) 사이에 전해질 층(302)을 포함할 수 있다. 전술된 바와 같이, 애노드 층(202) 내의 하나 이상의 갭들(1502A)은 애노드 서브영역들(1002) 사이의 공간을 한정할 수 있다. 애노드 서브영역들(1002)은 리튬과 같은 애노드 재료를 함유할 수 있다. 실시예에서, 하나 이상의 갭들(1502A)은 단일 유전체(312), 예컨대, 불활성 기체와 같은 유전체 기체, 또는 진공에 의해 전체적으로 충전된다. 또한 전술된 바와 같이, 캐소드 층(304) 내의 하나 이상의 갭들(1502B)은 캐소드 서브영역들(204) 사이의 공간을 한정할 수 있다(그리고 또한 인접한 캐소드 서브영역들(204) 상에 위치된 애노드 서브영역들(1002)을 분리할 수 있다). 캐소드 서브영역들은 캐소드 재료를 함유할 수 있다. 실시예에서, 하나 이상의 갭들(1502B)은 단일 유전체(312), 예컨대, 불활성 기체와 같은 유전체 기체, 또는 진공에 의해 전체적으로 충전된다. 실시예에서, 전기화학 셀(200)은 애노드 서브영역들(1002)과 전기 접촉 상태로 배치된 전기 전도성 애노드 집전체(310)를 포함할 수 있다. 애노드 집전체(310)는 전기화학 셀(200) 내의 애노드 서브영역들(1002)의 전부와 기계적 및 전기적 접촉을 이루는 금속 포일을 포함할 수 있다. 또한, 전기화학 셀(200)은 캐소드 서브영역들(204)과 전기 접촉 상태로 배치된 전기 전도성 캐소드 집전체(308)를 포함할 수 있다. 즉, 캐소드 서브영역들(204)은 공통 또는 공유된, 캐소드 집전체(308)에 전기적으로 접속할 수 있다. 전기화학 셀(200)의 다양한 층들은 전술된 것들과 유사한 재료들 및 치수들을 포함할 수 있다.
실시예에서, 애노드 층(202) 및 캐소드 층(304)은 각각, 전술된 바와 같이 그리드 패턴을 포함할 수 있다. 실시예에서, 애노드 층(202), 캐소드 층(304) 및 전해질 층(302)은 예컨대, 캐소드 집전체(310) 위에, 균일한 층들로 형성될 수 있다. 이어서, 층들은 선택적으로 레이저 스크라이빙되어, 캐소드 서브영역들(204)을 분리하는 (그리고 또한 인접한 캐소드 서브영역들(204) 상에 위치된 애노드 서브영역들(1002)을 분리하는) 하나 이상의 갭들(1502B) 및 캐소드 서브영역들(204) 중 하나 이상의 캐소드 서브영역 상부에 있는 애노드 서브영역들(1002)을 분리하는 하나 이상의 갭들(1502A)을 생성할 수 있다. 보다 구체적으로, 레이저 스크라이빙은 재료를 제거하여, 본질적으로 캐소드 아일랜드들의 세트를, 캐소드 아일랜드들 중 하나의 캐소드 아일랜드 위의 애노드 아일랜드들의 세트와 함께 생성할 수 있다. 도 16에 도시된 구조물을 형성하기 위해 섀도우 마스킹을 비롯한 다른 방법들이 이용될 수 있다.
도 17을 참조하면, 실시예에 따른 애노드 누설로부터 캐소드 층을 격리하기 위한 방법을 예시하는 흐름도가 도시된다. 동작(1702)에서, 전기화학 셀(200)의 제조 또는 전기화학 디바이스(800), 예컨대 고체 상태 배터리의 조립 동안, 전해질 층(302) 내의 보이드(402)가 검출될 수 있다. 전해질 층(302) 위의 애노드 층(202)의 침착 전후를 포함하여, 제조 프로세스 동안 여러 번 보이드(402)의 검출이 일어날 수 있다. 동작(1704)에서, 일단 보이드(402)가 검출되면, 완성된 전기화학 셀(200) 내의 캐소드 층(304)이 전해질 층(302)을 가로질러 애노드 층(202)으로부터 격리되는 것을 보장하기 위해 다양한 동작들이 채용될 수 있다. 예를 들어, 보이드(402)가 충전될 수 있거나 또는 보이드(402) 위에서 애노드 층 재료가 제거되어 애노드 누설(404)의 가능성을 감소시킬 수 있다. 보이드(402)를 검출하고 캐소드 층(304)을 격리하기 위한 방법들의 실시예들이 아래에 추가로 기술될 것이다.
도 18을 참조하면, 실시예에 따른 결함 검출 동작 동안의 전기화학 셀의 측면도가 도시된다. 동작(1702)에서의 보이드(402)의 검출은 광학 방법, 전기적 방법, 열적 방법, 및 재료 보이드들을 찾기 위해 알려진 다른 시험 방법에 의해 수행되는 검출을 포함할 수 있다. 예를 들어, 전기화학 셀(200)은 보이드(402)를 검출하기 위해 현미경 검사로 관찰될 수 있다. 실시예에서, 전해질 층(302) 내의 보이드(402)는, 애노드 층 재료가 보이드(402) 내로 들어감에 따라, 애노드 층(202)의 애노드 서브영역(1002) 내의 함몰부(1802)를 야기한다. 함몰부(1802)는 변색으로 또는 결함 토폴로지로, 예컨대 애노드 서브영역(1002)의 상부 표면 상의 싱크홀로 보일 수 있다. 이에 따라, 보이드(402)는 광학 방법들에 의해 식별될 수 있다.
실시예에서, 보이드(402)는 전기적 방법들로 검출될 수 있다. 예를 들어, 애노드 층(202)은 전기화학 셀(200)의 상부 표면 위에 여러 개의 애노드 서브영역들(1002)을 포함할 수 있다. 애노드 서브영역들(1002) 아래의 전해질 층(302)의 무결성(integrity)에 따라, 애노드 서브영역들(1002)에서의 전압이 달라질 수 있다. 예를 들어, 전압 프로브가 도 18에 도시된 가장 우측의 애노드 서브영역(1002) 상에 배치되어 제1 전압 측정값을 측정할 수 있고, 중심 애노드 서브영역(1002)을 프로빙하여 제2 전압 측정값을 측정할 수 있다. 실시예에서, 보이드(402)가 중심 애노드 서브영역(1002)과 캐소드 층(304) 사이의 전기적 단락을 생성할 수 있음을 고려해 볼 때, 제1 전압 측정값은 제2 전압 측정값보다 현저히 더 높을 수 있다. 따라서, 그것은 애노드 서브영역들(1002)이 보이드들(402)에 인접해 있는 패턴화된 애노드 층의 전압 판독값들을 통하여 추론될 수 있다. 이에 따라, 수율을 증대시키고 셀 성능에 대한 결함들의 영향을 완화시키는 것에 더하여, 패턴화된 애노드 층(202)을 갖는 전기화학 셀(200)이 또한 제조 동안 결함들의 식별을 용이하게 할 수 있어서, 이들이 제품 패키징 이전에 다뤄질 수가 있다. 이것은 수율 및 제품 성능을 훨씬 더 증대시킬 수 있다.
보이드들(402)을 검출하는 추가적인 방법들이 이용될 수 있다. 예를 들어, 전기적 검출 방법들은 또한 전기화학 셀(200)을 가로지르는 전류 유동 또는 저항을 측정하여 보이드(402) 위치를 추론하는 단계를 포함할 수 있다. 열적 검출 방법들은 전기화학 셀(200)의 표면 온도들을 모니터링하면서 전류를 인가하여 국부적 핫 스폿(hot spot)들의 식별을 통하여 보이드(402) 위치들을 추론하는 단계를 포함한다. 재료들 내의 핀홀들, 즉, 전해질 층(302) 내의 보이드(402)를 검출하기 위해 이용될 수 있는 다른 방법들은 전자기파 편향, 흡수, 반사, 라만 산란 등을 포함한다. 보이드(402)가 검출되는 제조 스테이지에 따라, 보이드(402) 아래의 캐소드 층(304)을 격리함으로써 보이드(402)의 영향을 완화시키기 위해 다양한 방법들이 이용될 수 있다. 특히, 최종 전기화학 셀(200) 조립체에서, 보이드(402) 아래의 캐소드 층(304)이 애노드 층(202)과 전기 통신 상태에 있지 않거나, 또는 주변 캐소드 층(304) 영역들로부터 격리되어 애노드 누설(404)이 전기화학 셀 기능에 미칠 수 있는 영향을 완화시키는 것을 보장하기 위해 변형들이 이루어질 수 있다.
도 19를 참조하면, 실시예에 따른 전해질 층 내에 결함을 갖는 전구체 셀의 측면도가 도시된다. 전구체 셀(1900)은 전해질 층(302), 캐소드 층(304), 배리어 필름 층(306), 및 캐소드 집전체(308)를 포함할 수 있다. 이에 따라, 실시예에서, 전구체 셀(1900)은 전해질 층(302) 위의 애노드 층(202)의 침착 이전의 제조 상태를 나타낸다. 이 스테이지에서, 전술된 방법들, 또는 다른 검출 방법들 중 임의의 것을 이용하여 전해질 층(302) 내에서 보이드(402)가 검출될 수 있다. 따라서, 애노드 층(202)이 전해질 층(302) 위에 침착된 후에 보이드(402)를 통한 애노드 누설(404)의 가능성을 감소시킬 리페어 기법이 채용될 수 있다.
도 20을 참조하면, 실시예에 따른 백필링된 전해질 층을 갖는 전기화학 셀의 측면도가 도시된다. 실시예에서, 전구체 셀(1900) 내에서 검출된 보이드(402)는 충전제(2002)로 충전될 수 있다. 예를 들어, 보이드(402)는 어블레이팅되거나, 드릴링되거나, 연삭되는 등 하여 전해질 층(302)을 통하여 보어(2004)를 형성할 수 있다. 보어(2004)는 전해질 층(302) 내의 보이드를 확대시켜, 충전제 재료의 삽입을 더 용이하게 할 수 있다. 또한, 보어(2004)가 캐소드 층(304)의 상부 표면에서 정지하도록 제어될 수 있지만, 실시예에서, 보어(2004)는 캐소드 층(304) 내로 연장될 수 있다. 보어(2004)를 생성한 후에, 충전제 재료가 보어(2004) 내로 백필링될 수 있다. 이에 따라, 애노드 층(202)이 후속 동작에서 침착될 때, 캐소드 층(304)은 충전제(2002)를 가로질러 애노드 층(202)으로부터 전기적으로 격리될 수 있다. 따라서, 충전제(2002)는, 리튬에 대해 불활성일 수 있고 전기적으로 절연일 수 있는 다양한 재료들을 포함할 수 있다. 재료들의 선택은 접착제 재료들을 포함할 수 있는데, 접착제 재료들은 보어(2004) 내로 주입될 수 있고, 이어서, 예컨대, 시간, 열, 및/또는 자외선 방사 하에서 경화하도록 허용될 수 있다.
도 21을 참조하면, 실시예에 따른 전해질 층 내에 결함을 갖는 전기화학 셀의 측면도가 도시된다. 실시예에서, 전해질 층(302) 내의 보이드(402)는 애노드 층(202)의 침착 후에 검출될 수 있다. 예를 들어, 애노드 층(202) 위에 애노드 집전체(310)를 배치하기 전에 보이드(402)를 검출하기 위해 전술된 검출 방법들 중 하나가 이용될 수 있다. 실시예에서, 애노드 층은, 전술된 바와 같이, 전압 프로빙을 이용하여 검출을 용이하게 하기 위해 패턴화될 수 있다. 따라서, 보이드(402)를 통한 애노드 누설(404)로부터 캐소드 층(304)을 격리하는 리페어 기법이 채용될 수 있다.
도 22a를 참조하면, 실시예에 따른 애노드 누설로부터 격리된 캐소드 층을 갖는 전기화학 셀의 측면도가 도시된다. 실시예에서, 보이드(402) 위의 애노드 층(202)이 제거되어, 보이드(402)가 애노드 층(202)으로부터 캐소드 층(304)으로 연장되지 않도록 할 수 있다. 즉, 애노드 재료는 보이드(402)의 제1 단부 위에서 제거되어, 보이드(402) 위에 존재하지 않고, 이에 따라 보이드를 통하여 누설되지 않을 수 있다. 따라서, 보이드(402)를 통한 애노드 누설(404)이 확립되지 않을 수 있고, 이에 따라, 전기화학 셀(200) 성능에 대한 보이드(402)의 영향이 완화될 수 있다. 애노드 층(202)의 제거는 보이드(402) 위에 블라인드 홀(2202)을 형성하는 것을 포함할 수 있다. 블라인드 홀(2202)의 내부 치수는 적어도 보이드(402) 직경 만큼 클 수 있고, 블라인드 홀(2202)의 저부는 전해질 층(302)의 상부 표면에서 또는 그 아래에서 종단될 수 있다. 따라서, 리페어된 전기화학 셀(200)은 보이드(404)에 인접한 애노드 층(202) 재료를 갖지 않을 수 있고, 그에 따라 애노드 누설(404)이 발생할 위험이 감소될 수 있다.
도 22b를 참조하면, 실시예에 따른 애노드 누설로부터 격리된 캐소드 층을 갖는 전기화학 셀의 측면도가 도시된다. 실시예에서, 애노드 층(202) 및 보이드(402)는 애노드 층(202)으로부터 캐소드 층(304)을 격리하기 위해 제거될 수 있다. 보다 구체적으로, 보이드(402)를 제거하기 위해 애노드 층(202) 및 전해질 층(302)을 통하여 블라인드 홀(2202)이 형성될 수 있다. 블라인드 홀(2202)의 측벽(2204)은, 측벽(2204)을 따른 각각의 층이 전기적으로 격리되고, 예컨대, 테이퍼진 측벽(2204)을 갖는 것처럼 본질적으로 서로 연속되도록 인접할 수 있다. 즉, 애노드 층(202) 및 전해질 층(302)의 측벽들(2004)이 서로 본질적으로 연속할 수 있지만, 애노드 층(202)은 캐소드 층(304)으로부터 충분히 격리되어, 애노드 층(202) 재료가 캐소드 층(304)과 전기적으로 단락할 가능성을 감소시킬 수 있다. 따라서, 리페어된 전기화학 셀(200)은 조립된 고체 상태 배터리에서 애노드 누설(404)이 발생할 위험을 감소시킬 수 있다.
도 22c를 참조하면, 실시예에 따른 애노드 누설로부터 격리된 캐소드 층을 갖는 전기화학 셀의 측면도가 도시된다. 실시예에서, 보이드(402)에 인접한 애노드 층(202)을 제거하기보다는 오히려, 캐소드 층(304)의 일부분이 캐소드 층(304)의 나머지로부터 격리될 수 있어서, 애노드 누설(404)이 발생하는 경우, 열화된 영역은 캐소드 층(304)의 작은 분율로 제한될 것이다. 이에 따라, 전기화학 셀 성능에 대한 영향이 감소될 수 있다. 실시예에서, 제1 캐소드 부분(2208)을 제2 캐소드 부분(2210)으로부터 격리하기 위해 보이드(402) 둘레에 채널(2206)이 형성될 수 있다. 채널(2206)은 제1 캐소드 부분(2208) 측벽을 포함하는 내부 벽 및 제2 캐소드 부분(2210) 측벽을 포함하는 외부 벽을 갖는 환상(annular)일 수 있다. 또한, 채널(2206)은 전기화학 셀(200) 또는 전구체 셀(1900)의 상부 표면으로부터 배리어 필름 층(306)으로 연장될 수 있다(그리고 심지어 캐소드 층(304)을 지지하는 배리어 필름 층(206)의 상부 표면 아래로 연장될 수 있다). 이에 따라, 채널(2206)은 캐소드 부분들을 서로 물리적으로 격리하기 위한 불연속부를 생성할 수 있다. 실시예에서, 채널(2206)은, 예컨대, 유전체 충전제로 백필링되어, 추가로 캐소드 부분들을 물리적으로, 전기적으로 또는 이온적으로 격리할 수 있다. 애노드 층(202)과 제1 캐소드 부분(2208) 사이에 애노드 누설(404)이 형성될 수 있지만, 제1 캐소드 부분(2208) 체적은 전체 부분이 화학적으로 반응하게 하고 이어서 화학 반응의 캐소드 층(304)의 인근 영역들로의 추가 전파를 지원하는 것을 중단하도록 작을 수 있다. 따라서, 리페어된 전기화학 셀(200)은 전기화학 셀(200) 성능에 대한 애노드 누설(404)의 영향을 감소시킬 수 있다.
캐소드 층(304)을 격리하는 것에 관하여 전술된 다양한 리페어 변형들이 다양한 제조 기술들을 이용하여 이루어질 수 있다. 예를 들어, 레이저 어블레이션과 같은 레이저 기계가공 기법들, 연마재 분사 기계가공(abrasive jet machining), 에칭 등을 이용하여, 전기화학 셀(200)의 하나 이상의 층들을 통하여 보어(2004), 블라인드 홀(2202), 또는 채널(2206)이 형성될 수 있다. 그러한 프로세스들 중 일부, 예컨대, 레이저 어블레이션은 전체 재료 두께를 통한 절단 및 용융 없이, 배리어 필름 층(306)으로부터 재료 층들의 부분들, 예컨대 얇은 상부 층을 제거할 수 있는데, 이는 종래의 레이저 절단 프로세스들에서 전형적으로 있는 경우이다. 또한, 코팅, 주입, 침착 등과 같은 재료 적용 기법들을 이용하여, 재료들의 추가, 예컨대 충전제(2002)로 보어(2004)를 백필링하는 것을 수반하는 변형들이 수행될 수 있다. 따라서, 제품 비용 및 성능에 대한 전해질 층 결함들의 영향은 결함들을 검출하고 리페어함으로써 완화될 수 있다.
본 발명은 또한 다음의 항목별로 구분한 실시예들을 제공한다:
1. 전기화학 셀로서, 애노드 층과 캐소드 층 사이의 전해질 층을 포함하고, 전해질 층은 충전제에 의해 적어도 부분적으로 충전된 홀을 포함하고, 충전제는 캐소드 층으로부터 애노드 층을 분리하는, 전기화학 셀.
2. 전기화학 셀로서, 애노드 층과 캐소드 층 사이의 전해질 층을 포함하고, 전해질 층은 제1 단부로부터 캐소드 층으로 연장되는 보이드를 포함하고, 애노드 층은 보이드 위에 홀을 포함하여, 홀이 애노드 층으로부터 보이드를 분리하도록 하는, 전기화학 셀.
3. 전기화학 셀로서, 애노드 층과 캐소드 층 사이의 전해질 층을 포함하고, 전해질 층은 보이드 및 보이드 둘레에 전해질 층 및 캐소드 층을 통하여 연장되는 채널을 포함하여, 캐소드 층의 제1 영역이 채널에 의해 캐소드 층의 제2 영역으로부터 분리되도록 하는, 전기화학 셀.
4. 전해질 층 내의 보이드를 검출하는 단계 - 보이드는 제1 단부로부터 전기화학 셀의 캐소드 층으로 연장됨 -; 및 제1 단부로부터 캐소드 층을 격리하는 단계를 포함하는, 방법.
5. 항목 4에 있어서, 전해질 층은 캐소드 층과 애노드 층 사이에 있고, 보이드를 검출하는 단계는 애노드 층의 하나 이상의 애노드 서브영역들에서 전압을 측정하는 단계를 포함하는, 방법.
6. 항목 4에 있어서, 캐소드 층을 격리하는 단계는 제1 단부로부터 캐소드 층을 분리하기 위해 충전제로 보이드를 충전하는 단계를 포함하는, 방법.
7. 항목 4에 있어서, 전해질 층 위에 애노드 층을 침착하여 보이드가 애노드 층으로부터 캐소드 층으로 연장되도록 하는 단계를 추가로 포함하고, 캐소드 층을 격리하는 단계는 보이드 위의 애노드 층을 제거하여 보이드가 애노드 층으로부터 캐소드 층으로 연장되지 않도록 하는 단계를 포함하는, 방법.
8. 항목 4에 있어서, 전해질 층 위에 애노드 층을 침착하여 보이드가 애노드 층으로부터 캐소드 층의 제1 영역으로 연장되도록 하는 단계를 추가로 포함하고, 캐소드 층을 격리하는 단계는 보이드 둘레에 전해질 층 및 캐소드 층을 통과하는 채널을 형성하여, 캐소드 층의 제1 영역이 채널에 의해 캐소드 층의 제2 영역으로부터 분리되도록 하는 단계를 포함하는, 방법.
상기 명세서에서, 본 발명은 본 발명의 특정 예시적인 실시예들과 관련하여 기술되었다. 다음의 청구범위에 기재된 바와 같은 본 발명의 보다 넓은 사상 및 범주로부터 벗어남이 없이 그에 대해 다양한 변형들이 이루어질 수 있음이 명백할 것이다. 이에 따라서, 명세서 및 도면들은 한정적 의미보다는 오히려 예시적 의미에서 고려되어야 한다.

Claims (28)

  1. 전기화학 셀로서,
    연속 층 구조물을 갖는 캐소드 집전체;
    상기 캐소드 집전체의 상기 연속 층 구조물을 통하여 서로 전기적으로 접속된 복수의 캐소드 서브영역들을 갖는 캐소드 층 - 상기 복수의 캐소드 서브영역들은 갭에 의해 분리되고, 상기 갭은 유전체 기체에 의해 적어도 부분적으로 충전됨 -; 및
    상기 복수의 캐소드 서브영역들과 애노드 층 사이의 전해질 층을 포함하는, 전기화학 셀.
  2. 제1항에 있어서, 상기 캐소드 서브영역들의 조합된 투영 표면적은 상기 캐소드 층의 전체 투영 표면적의 적어도 80 퍼센트인, 전기화학 셀.
  3. 제1항 또는 제2항에 있어서, 상기 애노드 층에 전기적으로 접속된 애노드 집전체를 추가로 포함하는, 전기화학 셀.
  4. 제3항에 있어서, 상기 복수의 캐소드 서브영역들은 상기 갭에 의해 분리되는 각각의 측벽들을 포함하고, 상기 애노드 층은 상기 측벽들을 피복하는 연속 층 구조물을 포함하고, 상기 갭은 상기 애노드 집전체로부터 상기 측벽들 사이에 배치된 상기 애노드 층의 일부분을 분리하는, 전기화학 셀.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 애노드 층은 상기 갭에 의해 분리되는 복수의 애노드 서브영역들을 갖는 불연속 층 구조물을 포함하는, 전기화학 셀.
  6. 제5항에 있어서, 상기 애노드 집전체는 연속 층 구조물을 포함하고, 상기 복수의 애노드 서브영역들은 상기 애노드 집전체의 상기 연속 층 구조물을 통하여 서로 전기적으로 접속되는, 전기화학 셀.
  7. 전기화학 디바이스로서,
    갭에 의해 분리되는 복수의 제1 캐소드 서브영역들을 갖고 제1 캐소드 집전체에 전기적으로 접속되는 제1 캐소드 층, 및 상기 복수의 제1 캐소드 서브영역들 위의 제1 애노드 층을 포함하는 제1 전기화학 셀; 및
    상기 갭에 의해 분리되는 복수의 제2 캐소드 서브영역들을 갖고 제2 캐소드 집전체에 전기적으로 접속되는 제2 캐소드 층, 및 상기 복수의 제2 캐소드 서브영역들 위의 제2 애노드 층을 포함하는 제2 전기화학 셀을 포함하고,
    상기 제1 전기화학 셀은, 상기 제1 애노드 층이 상기 제2 애노드 층과 결합되고 상기 제1 캐소드 집전체와 상기 제2 캐소드 집전체 사이에 탭(tab) 삽입 공간이 배치되도록 상기 제2 전기화학 셀 상에 적층되는, 전기화학 디바이스.
  8. 제7항에 있어서, 상기 탭 삽입 공간 내에 배치된 애노드 집전체 탭을 추가로 포함하는, 전기화학 디바이스.
  9. 제8항에 있어서, 상기 애노드 층들은 각각의 캐소드 집전체들로부터 상기 탭 삽입 공간을 분리하는 각각의 연속 층 구조물들을 포함하고, 상기 애노드 집전체 탭은 상기 애노드 층들에 전기적으로 접속되는, 전기화학 디바이스.
  10. 제7항, 제8항 또는 제9항 중 어느 한 항에 있어서, 상기 제1 캐소드 서브영역들의 조합된 투영 표면적은 상기 제1 캐소드 층의 전체 투영 표면적의 적어도 80 퍼센트이고, 상기 제2 캐소드 서브영역들의 조합된 투영 표면적은 상기 제2 캐소드 층의 전체 투영 표면적의 적어도 80 퍼센트인, 전기화학 디바이스.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 캐소드 층과 상기 제2 캐소드 층 사이에 있고 상기 애노드 층들에 물리적으로 접속된 절연 층을 추가로 포함하고, 상기 절연 층은 리튬에 대해 불활성인, 전기화학 디바이스.
  12. 전기화학 셀로서,
    연속 층 구조물을 갖는 애노드 집전체;
    상기 애노드 집전체의 상기 연속 층 구조물을 통하여 서로 전기적으로 접속된 복수의 애노드 서브영역들을 갖는 애노드 층; 및
    상기 복수의 애노드 서브영역들과 캐소드 층 사이의 전해질 층을 포함하고,
    상기 복수의 애노드 서브영역들은 상기 애노드 집전체와 상기 전해질 층 사이에 연장되는 갭에 의해 분리되고, 상기 갭은 유전체 기체에 의해 적어도 부분적으로 충전되는, 전기화학 셀.
  13. 제12항에 있어서, 상기 캐소드 층에 전기적으로 접속된 연속 층 구조물을 갖는 캐소드 집전체를 추가로 포함하는, 전기화학 셀.
  14. 제12항 또는 제13항에 있어서, 상기 애노드 서브영역들의 조합된 투영 표면적은 상기 애노드 층의 전체 투영 표면적의 25 퍼센트 미만인, 전기화학 셀.
  15. 제13항 또는 제14항에 있어서, 상기 캐소드 층은 복수의 캐소드 서브영역들을 포함하고, 적어도 2개의 애노드 서브영역들이 각각의 캐소드 서브영역 위에 배치되고, 상기 캐소드 서브영역들은 상기 애노드 집전체와 상기 캐소드 집전체 사이에 연장되는 제2 갭에 의해 서로 분리되고, 상기 제2 갭은 유전체 기체에 의해 적어도 부분적으로 충전되는, 전기화학 셀.
  16. 제15항에 있어서, 상기 캐소드 서브영역들은 상기 캐소드 집전체의 상기 연속 층 구조물을 통하여 서로 전기적으로 접속되는, 전기화학 셀.
  17. 제15항 또는 제16항에 있어서, 상기 캐소드 서브영역들의 조합된 투영 표면적은 상기 캐소드 층의 전체 투영 표면적의 적어도 80 퍼센트인, 전기화학 셀.
  18. 전기화학 디바이스로서,
    복수의 제1 애노드 서브영역들을 갖는 제1 애노드 층, 및 상기 복수의 제1 애노드 서브영역들과 제1 캐소드 층 사이의 제1 전해질 층을 포함하는 제1 전기화학 셀;
    복수의 제2 애노드 서브영역들을 갖는 제2 애노드 층, 및 상기 복수의 제2 애노드 서브영역들과 제2 캐소드 층 사이의 제2 전해질 층을 포함하는 제2 전기화학 셀; 및
    상기 제1 캐소드 층과 상기 제2 캐소드 층 사이에 있고 상기 제1 애노드 서브영역들 및 상기 제2 애노드 서브영역들에 물리적으로 접속된, 연속 층 구조물을 갖는 애노드 집전체를 포함하고,
    상기 제1 애노드 서브영역들은 상기 애노드 집전체의 상기 연속 층 구조물을 통하여 상기 제2 애노드 서브영역들에 전기적으로 접속되는, 전기화학 디바이스.
  19. 제18항에 있어서,
    상기 제1 캐소드 층에 전기적으로 접속된 제1 캐소드 집전체; 및
    상기 제2 캐소드 층에 전기적으로 접속된 제2 캐소드 집전체를 추가로 포함하는, 전기화학 디바이스.
  20. 제18항 또는 제19항에 있어서, 상기 제1 애노드 서브영역들의 조합된 투영 표면적은 상기 제1 애노드 층의 전체 투영 표면적의 25 퍼센트 미만이고, 상기 제2 애노드 서브영역들의 조합된 투영 표면적은 상기 제2 애노드 층의 전체 투영 표면적의 25 퍼센트 미만인, 전기화학 디바이스.
  21. 전기화학 셀로서,
    애노드 층과 캐소드 층 사이의 전해질 층을 포함하고, 상기 전해질 층은 충전제에 의해 적어도 부분적으로 충전된 홀(hole)을 포함하고, 상기 충전제는 상기 캐소드 층으로부터 상기 애노드 층을 분리하는, 전기화학 셀.
  22. 전기화학 셀로서,
    애노드 층과 캐소드 층 사이의 전해질 층을 포함하고, 상기 전해질 층은 제1 단부로부터 상기 캐소드 층으로 연장되는 보이드(void)를 포함하고, 상기 애노드 층은 상기 보이드 위에 홀을 포함하여, 상기 홀이 상기 애노드 층으로부터 상기 보이드를 분리하도록 하는, 전기화학 셀.
  23. 전기화학 셀로서,
    애노드 층과 캐소드 층 사이의 전해질 층을 포함하고, 상기 전해질 층은 보이드; 및 상기 보이드 둘레에 상기 전해질 층 및 상기 캐소드 층을 통하여 연장되는 채널을 포함하여, 상기 캐소드 층의 제1 영역이 상기 채널에 의해 상기 캐소드 층의 제2 영역으로부터 분리되도록 하는, 전기화학 셀.
  24. 방법으로서,
    전해질 층 내의 보이드를 검출하는 단계 - 상기 보이드는 제1 단부로부터 전기화학 셀의 캐소드 층으로 연장됨 -; 및
    상기 제1 단부로부터 상기 캐소드 층을 격리하는 단계를 포함하는, 방법.
  25. 제24항에 있어서, 상기 전해질 층은 상기 캐소드 층과 애노드 층 사이에 있고, 상기 보이드를 검출하는 단계는 상기 애노드 층의 하나 이상의 애노드 서브영역들에서 전압을 측정하는 단계를 포함하는, 방법.
  26. 제24항 또는 제25항에 있어서, 상기 캐소드 층을 격리하는 단계는 상기 제1 단부로부터 상기 캐소드 층을 분리하기 위해 충전제로 상기 보이드를 충전하는 단계를 포함하는, 방법.
  27. 제24항, 제25항 또는 제26항 중 어느 한 항에 있어서, 상기 전해질 층 위에 애노드 층을 침착하여 상기 보이드가 상기 애노드 층으로부터 상기 캐소드 층으로 연장되도록 하는 단계를 추가로 포함하고, 상기 캐소드 층을 격리하는 단계는 상기 보이드 위의 상기 애노드 층을 제거하여 상기 보이드가 상기 애노드 층으로부터 상기 캐소드 층으로 연장되지 않도록 하는 단계를 포함하는, 방법.
  28. 제24항 내지 제27항 중 어느 한 항에 있어서, 상기 전해질 층 위에 애노드 층을 침착하여 상기 보이드가 상기 애노드 층으로부터 상기 캐소드 층의 제1 영역으로 연장되도록 하는 단계를 추가로 포함하고, 상기 캐소드 층을 격리하는 단계는 상기 보이드 둘레에 상기 전해질 층 및 상기 캐소드 층을 통과하는 채널을 형성하여, 상기 캐소드 층의 상기 제1 영역이 상기 채널에 의해 상기 캐소드 층의 제2 영역으로부터 분리되도록 하는 단계를 포함하는, 방법.
KR1020167032853A 2014-05-27 2015-05-26 배터리 결함을 감소시키기 위한 디바이스 및 방법 KR101880840B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462003509P 2014-05-27 2014-05-27
US62/003,509 2014-05-27
US201562165105P 2015-05-21 2015-05-21
US62/165,105 2015-05-21
PCT/US2015/032488 WO2015183835A2 (en) 2014-05-27 2015-05-26 Devices and methods for reducing battery defects

Publications (2)

Publication Number Publication Date
KR20160146961A true KR20160146961A (ko) 2016-12-21
KR101880840B1 KR101880840B1 (ko) 2018-07-20

Family

ID=53284643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167032853A KR101880840B1 (ko) 2014-05-27 2015-05-26 배터리 결함을 감소시키기 위한 디바이스 및 방법

Country Status (6)

Country Link
US (2) US10115994B2 (ko)
EP (1) EP3149797B1 (ko)
JP (1) JP6621764B2 (ko)
KR (1) KR101880840B1 (ko)
CN (1) CN106463677B (ko)
WO (1) WO2015183835A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463677B (zh) 2014-05-27 2020-03-13 苹果公司 用于减少电池缺陷部的设备和方法
US10147968B2 (en) 2014-12-02 2018-12-04 Polyplus Battery Company Standalone sulfide based lithium ion-conducting glass solid electrolyte and associated structures, cells and methods
US10601071B2 (en) * 2014-12-02 2020-03-24 Polyplus Battery Company Methods of making and inspecting a web of vitreous lithium sulfide separator sheet and lithium electrode assemblies
US11984553B2 (en) 2014-12-02 2024-05-14 Polyplus Battery Company Lithium ion conducting sulfide glass fabrication
US11749834B2 (en) 2014-12-02 2023-09-05 Polyplus Battery Company Methods of making lithium ion conducting sulfide glass
US10164289B2 (en) 2014-12-02 2018-12-25 Polyplus Battery Company Vitreous solid electrolyte sheets of Li ion conducting sulfur-based glass and associated structures, cells and methods
US10707536B2 (en) 2016-05-10 2020-07-07 Polyplus Battery Company Solid-state laminate electrode assemblies and methods of making
US10868293B2 (en) 2017-07-07 2020-12-15 Polyplus Battery Company Treating sulfide glass surfaces and making solid state laminate electrode assemblies
US10629950B2 (en) 2017-07-07 2020-04-21 Polyplus Battery Company Encapsulated sulfide glass solid electrolytes and solid-state laminate electrode assemblies
US10862171B2 (en) 2017-07-19 2020-12-08 Polyplus Battery Company Solid-state laminate electrode assembly fabrication and making thin extruded lithium metal foils
TW201933665A (zh) * 2018-01-25 2019-08-16 日商東京威力科創股份有限公司 薄膜電池元件之製造方法
JP6992665B2 (ja) * 2018-04-18 2022-01-13 トヨタ自動車株式会社 全固体電池
CN110660948B (zh) * 2018-06-29 2022-06-10 宁德时代新能源科技股份有限公司 一种隔离膜及其制备方法和含有该隔离膜的电化学装置
GB2575788B (en) * 2018-07-20 2022-02-09 Dyson Technology Ltd Energy storage device
EP3614476A1 (de) * 2018-08-23 2020-02-26 Siemens Aktiengesellschaft Lithium-ionen-akkumulator in sandwichbauweise und verfahren zu dessen herstellung
CN109193017B (zh) 2018-08-27 2020-04-14 京东方科技集团股份有限公司 电池
US11631889B2 (en) 2020-01-15 2023-04-18 Polyplus Battery Company Methods and materials for protection of sulfide glass solid electrolytes
US12021187B2 (en) 2020-08-04 2024-06-25 Polyplus Battery Company Surface treatment of a sulfide glass solid electrolyte layer
US12021238B2 (en) 2020-08-04 2024-06-25 Polyplus Battery Company Glassy embedded solid-state electrode assemblies, solid-state batteries and methods of making electrode assemblies and solid-state batteries
WO2023091335A1 (en) * 2021-11-19 2023-05-25 Applied Materials, Inc. Systems and methods for the in-line measurement of alkali metal- or alkali ion-containing structures and alkali ion-containing structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333551A (ja) * 1993-05-18 1994-12-02 Yuasa Corp 電 池
KR20140053156A (ko) * 2011-07-01 2014-05-07 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 배터리들을 전기적으로 접속시키기 전에 배터리들의 동작을 테스팅하면서 배터리들을 갖는 디바이스를 제조하는 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3353999A (en) * 1964-12-21 1967-11-21 Du Pont Conductive film battery
JPS6070669A (ja) * 1983-09-27 1985-04-22 Matsushita Electric Ind Co Ltd 薄形電池
US5300373A (en) * 1992-09-11 1994-04-05 Valence Technology, Inc. Electrochemical cell stack and method of making an electrochemical cell stack
US5547780A (en) 1993-01-18 1996-08-20 Yuasa Corporation Battery precursor and a battery
US5445906A (en) 1994-08-03 1995-08-29 Martin Marietta Energy Systems, Inc. Method and system for constructing a rechargeable battery and battery structures formed with the method
JP2000195482A (ja) * 1998-12-25 2000-07-14 Kyocera Corp シ―ト状電池
KR100296741B1 (ko) * 1999-05-11 2001-07-12 박호군 트렌치 구조를 갖는 전지 및 그 제조방법
DE60126779T2 (de) 2000-03-24 2007-12-13 Cymbet Corp., Elk River Herstellung bei niedriger temperatur von dünnschicht- energiespeichervorrichtungen
JP2002279974A (ja) * 2001-03-19 2002-09-27 Sanyo Electric Co Ltd 二次電池用電極の製造方法
US6830846B2 (en) 2001-11-29 2004-12-14 3M Innovative Properties Company Discontinuous cathode sheet halfcell web
JP4037229B2 (ja) * 2002-09-30 2008-01-23 日立マクセル株式会社 リチウム二次電池用電極と、これを負極とするリチウム二次電池
CN100349311C (zh) * 2003-01-06 2007-11-14 三星Sdi株式会社 可再充电锂电池的负极活性材料和可再充电锂电池
KR100590376B1 (ko) * 2003-03-20 2006-06-19 마쯔시다덴기산교 가부시키가이샤 집합전지
CN101346851B (zh) * 2005-12-27 2010-09-01 川崎设备系统株式会社 用于从锂二次电池中回收贵重物质的回收装置和回收方法
US9166230B1 (en) * 2007-01-12 2015-10-20 Enovix Corporation Three-dimensional battery having current-reducing devices corresponding to electrodes
EP2229706B1 (en) 2008-01-11 2014-12-24 Infinite Power Solutions, Inc. Thin film encapsulation for thin film batteries and other devices
EP2395588B1 (en) 2009-02-04 2015-03-25 Toyota Jidosha Kabushiki Kaisha All-solid-state battery and method for manufacturing same
EP2755274A4 (en) * 2011-09-05 2015-06-03 Nihon Micronics Kk APPARATUS AND METHOD FOR ASSESSING SHEET BATTERY
US8835029B2 (en) * 2011-10-04 2014-09-16 International Business Machines Corporation Fuse for three dimensional solid-state battery
US10777839B2 (en) * 2014-03-28 2020-09-15 Infineon Technologies Ag Method for forming a battery element, a battery element and a battery
CN106463677B (zh) 2014-05-27 2020-03-13 苹果公司 用于减少电池缺陷部的设备和方法
JP6070669B2 (ja) 2014-10-02 2017-02-01 トヨタ自動車株式会社 エンジン停止装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333551A (ja) * 1993-05-18 1994-12-02 Yuasa Corp 電 池
KR20140053156A (ko) * 2011-07-01 2014-05-07 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 배터리들을 전기적으로 접속시키기 전에 배터리들의 동작을 테스팅하면서 배터리들을 갖는 디바이스를 제조하는 방법

Also Published As

Publication number Publication date
EP3149797B1 (en) 2018-12-05
WO2015183835A3 (en) 2016-03-10
CN106463677A (zh) 2017-02-22
US20150349371A1 (en) 2015-12-03
JP6621764B2 (ja) 2019-12-18
EP3149797A2 (en) 2017-04-05
US20190044175A1 (en) 2019-02-07
WO2015183835A2 (en) 2015-12-03
US10115994B2 (en) 2018-10-30
CN106463677B (zh) 2020-03-13
US11011773B2 (en) 2021-05-18
JP2017523559A (ja) 2017-08-17
KR101880840B1 (ko) 2018-07-20

Similar Documents

Publication Publication Date Title
KR101880840B1 (ko) 배터리 결함을 감소시키기 위한 디바이스 및 방법
JP6704465B2 (ja) エネルギー貯蔵装置の製造方法
KR100477750B1 (ko) 리튬 이온 전지의 전극조립체 및 이를 이용한 리튬이온 전지
CN101271985B (zh) 可再充电电池及其制造方法
CN101490895B (zh) 蓄电装置
KR101879941B1 (ko) 전극 접속들을 수용하는 노치들을 가지는 감긴 배터리 셀들
KR100933865B1 (ko) 보호회로모듈 및 이를 포함하는 이차전지
KR20140053156A (ko) 배터리들을 전기적으로 접속시키기 전에 배터리들의 동작을 테스팅하면서 배터리들을 갖는 디바이스를 제조하는 방법
KR101882329B1 (ko) 대기압 유전체 장벽 방전 플라즈마를 이용한 이차전지의 분리막 처리 방법
KR20110039992A (ko) 무지부 전체가 절연보호되어 있는 젤리-롤형 이차 전지
TWI398030B (zh) 鋰離子儲能電池
KR101850177B1 (ko) 전기화학적 저항 측정용 기준전극 부재를 포함하는 전지셀
CN110957545B (zh) 一种电池内部热失控扩散的检测方法
KR20100093986A (ko) 팩 제조설계가 유연한 배터리 팩 제조방법
KR20130129837A (ko) 레이저 조사에 의한 전극단자의 표면처리 방법
KR20050036633A (ko) 파우치형 리튬 이차 전지
KR20160107060A (ko) 연결부재를 갖는 이차 전지
KR20210097525A (ko) 이차전지 및 이차전지의 제조 방법
TWI418076B (zh) 鋰離子動力電池
KR101730646B1 (ko) 운용 효율 관리가 가능한 이차전지 및 이를 적용한 에너지 저장 장치 관리 시스템
KR20220034566A (ko) 이차전지 및 이를 포함하는 디바이스
KR20230093926A (ko) 전고체 전지
KR100515836B1 (ko) 전지
JP2024058781A (ja) 二次電池の漏れ検査方法
KR20210068887A (ko) 벤팅 발생시 전류를 차단하는 전극 리드를 포함하는 이차전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant