KR20160138091A - 반도체 기판의 제조 방법, 반도체 소자의 제조 방법, 반도체 기판, 및 반도체 소자 - Google Patents

반도체 기판의 제조 방법, 반도체 소자의 제조 방법, 반도체 기판, 및 반도체 소자 Download PDF

Info

Publication number
KR20160138091A
KR20160138091A KR1020167027608A KR20167027608A KR20160138091A KR 20160138091 A KR20160138091 A KR 20160138091A KR 1020167027608 A KR1020167027608 A KR 1020167027608A KR 20167027608 A KR20167027608 A KR 20167027608A KR 20160138091 A KR20160138091 A KR 20160138091A
Authority
KR
South Korea
Prior art keywords
resistance layer
layer
semiconductor substrate
semiconductor
substrate
Prior art date
Application number
KR1020167027608A
Other languages
English (en)
Inventor
겐 사또
히로시 시까우찌
히로까즈 고또
마사루 시노미야
게이따로 즈찌야
가즈노리 하기모또
Original Assignee
산켄덴키 가부시키가이샤
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산켄덴키 가부시키가이샤, 신에쯔 한도타이 가부시키가이샤 filed Critical 산켄덴키 가부시키가이샤
Publication of KR20160138091A publication Critical patent/KR20160138091A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 기판과, 상기 기판 상의 초기층과, 상기 초기층 상의 질화물계 반도체를 포함하고, 탄소를 포함하는 고저항층과, 상기 고저항층 상의 질화물계 반도체를 포함하는 채널층을 갖는 반도체 기판의 제조 방법으로서, 상기 고저항층을 형성하는 공정에 있어서, 상기 반도체 기판을 가열하는 설정 온도에 구배를 갖게 하고, 고저항층 형성 개시 시의 상기 설정 온도와 고저항층 형성 종료 시의 상기 설정 온도가 상이하도록 하여 상기 고저항층을 형성하는 것을 특징으로 하는 반도체 기판의 제조 방법이다. 이에 의해, 고저항층 중의 탄소 농도의 농도 구배를 저감할 수 있음과 함께 탄소 농도를 원하는 값으로 할 수 있는 반도체 기판의 제조 방법이 제공된다.

Description

반도체 기판의 제조 방법, 반도체 소자의 제조 방법, 반도체 기판, 및 반도체 소자{SEMICONDUCTOR SUBSTRATE MANUFACTURING METHOD, SEMICONDUCTOR ELEMENT MANUFACTURING METHOD, SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR ELEMENT}
본 발명은 반도체 기판의 제조 방법, 반도체 소자의 제조 방법, 반도체 기판, 및 반도체 소자에 관한 것이다.
질화물 반도체를 사용한 반도체 기판은, 고주파 또한 고출력으로 동작하는 파워 소자 등에 사용되고 있다. 특히, 마이크로파, 준밀리미터파, 밀리미터파 등의 고주파 대역에 있어서 증폭을 행하기에 적합한 것으로서, 예를 들어 고전자 이동도 트랜지스터(High Electron Mobility Transistor: HEMT) 등이 알려져 있다.
질화물 반도체를 사용한 반도체 기판으로서, Si 기판 상에, 초기층, GaN층, AlGaN을 포함하는 배리어층이 순차 적층된 반도체 기판이 알려져 있다.
GaN층 중 하부의 층(고저항층)은 세로 방향 및 가로 방향의 전기 저항을 높임으로써, 트랜지스터의 오프 특성 향상, 세로 방향 누설 전류의 억제에 의해 고내압화가 가능하게 된다. 그 때문에 탄소를 도핑하여, GaN 결정 중에 깊은 준위를 형성하여, n형의 전도를 억제시킨다.
한편, GaN층 중 상부(1㎛ 정도)의 층은, 채널층으로서 기능하고, 캐리어를 포획시키는 준위가 형성되면 전류 붕괴(출력 전류 특성의 재현성이 열화되는 현상)의 요인이 될 수 있기 때문에, 탄소 등의 농도를 충분히 저하시키고 있다(특허문헌 1 내지 3 참조).
일본 특허 제5064824호 공보 일본 특허 공개 제2006-332367호 공보 일본 특허 공개 제2013-070053호 공보
상술한 바와 같이, 고저항층은 탄소 농도를 높게 함으로써, 디바이스의 세로 방향(두께 방향) 누설 전류를 억제하고, 트랜지스터의 오프 특성을 향상시키기 위하여 사용하고 있지만, 반대로 탄소 농도를 너무 높이면 도 6에 도시하는 바와 같이 누설 전류가 증가한다. 또한, 도 6은, VDS=800V에서의 세로 방향 누설 전류의 탄소 농도 의존성을 도시하는 도면이다.
도 6으로부터 알 수 있는 바와 같이, 누설 전류 특성에 대해서는 고저항층의 탄소 농도에는 최적값이 있다. 그 때문에 고저항층의 탄소 농도에 농도 구배가 있으면, 최적값으로부터 어긋난 탄소 농도의 영역을 부분적으로 사용하게 된다.
또한, 질화물 반도체의 성장 온도에 대하여 탄소 농도 및 결정성은 상관이 있다(도 7 내지 8을 참조: 성장 온도가 낮아지면 탄소 농도가 증가하고, 결정성이 저하된다).
따라서, 본 발명자들은, 질화물 반도체의 성장 온도에 대하여 탄소 농도 및 결정성은 상관이 있는 것에 착안하여, 고저항층의 GaN 성장 중에 있어서의 탄소 농도의 변화를 억제하기 위해 도 9와 같이 설정 온도를 일정하게 하고 있지만, 실제 기판 온도는 초기층측으로부터 채널층측을 향하여 20℃ 정도 저하되어 있다.
이것은 질화물 반도체의 성장이 진행함에 따라서 반도체 기판의 휨이 부측(「휨이 부」란, 기판이 볼록하게 휘는 것을 의미한다)으로 증가하여, 반도체 기판의 중앙부가 히터로서도 기능하는 기판 보유대로부터 이격되어버림으로써, 실제의 기판 온도의 저하가 일어나고 있는 것으로 생각된다.
상기에서 제작된 반도체 기판의 깊이 방향의 농도 프로파일을 측정하면, 고저항층의 탄소 농도는 초기층측으로부터 채널층측을 향하여 증가하고 있고, 이것은 기판 온도가 초기층측으로부터 채널층측을 향하여 저하되어 있는 것에 의한 것으로 생각된다.
이와 같이, 고저항층의 탄소 농도가 농도 구배를 갖고 있으면, 상술한 바와 같이 원하는 최적값으로부터 어긋난 탄소 농도의 영역을 적지 않게 부분적으로 사용하게 되고, 이러한 반도체 기판을 사용하여 반도체 소자를 제작했을 경우에 충분히 낮은 누설 전류 특성이 얻어지지 않는다는 문제가 있었다.
따라서, 본 발명은 상기 문제점을 감안하여 이루어진 것으로서, 고저항층의 탄소 농도의 농도 구배를 저감할 수 있음과 함께 탄소 농도를 원하는 값으로 할 수 있는 반도체 기판의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 기판과, 상기 기판 상의 초기층과, 상기 초기층 상의 질화물계 반도체를 포함하고, 탄소를 포함하는 고저항층과, 상기 고저항층 상의 질화물계 반도체를 포함하는 채널층을 갖는 반도체 기판의 제조 방법으로서, 상기 고저항층을 형성하는 공정에 있어서, 상기 반도체 기판을 가열하는 설정 온도에 구배를 갖게 하고, 고저항층 형성 개시 시의 상기 설정 온도와 고저항층 형성 종료 시의 상기 설정 온도가 상이하도록 하여 상기 고저항층을 형성하는 것을 특징으로 하는 반도체 기판의 제조 방법을 제공한다.
이와 같이, 반도체 기판을 가열하는 설정 온도에 구배를 갖게 함으로써, 반도체 기판에 휨이 발생했다고 해도 고저항층 성장 중의 기판 온도의 변화를 저감할 수 있고, 고저항층의 탄소 농도의 농도 구배를 저감할 수 있으므로, 고저항층의 탄소 농도로서 최적값이 되는 최적의 기판 온도로 되도록 반도체 기판의 설정 온도를 선택하면, 이와 같이 하여 제작된 반도체 기판을 사용하여 반도체 소자를 제작했을 경우에 충분히 낮은 누설 전류 특성을 얻을 수 있다.
이때, 상기 고저항층을 형성하는 공정에 있어서, 상기 반도체 기판의 휨에 의한 온도 저하를 상쇄하도록 고저항층 형성 개시 시의 상기 설정 온도와 고저항층 형성 종료 시의 상기 설정 온도가 상이하도록 하는 것이 바람직하다.
고저항층 형성 중의 온도 설정을 이와 같이 하여 행함으로써, 고저항층 성장 중의 기판 온도의 변화를 더 효과적으로 저감할 수 있다.
이때, 상기 고저항층 형성 종료 시의 상기 설정 온도를, 상기 고저항층 형성 개시 시의 상기 설정 온도보다 높게 하는 것이 바람직하다.
고저항층 형성 중의 온도 설정을 이와 같이 하여 행함으로써, 고저항층 성장 중의 기판 온도의 변화를 보다 확실하게 저감할 수 있다.
이때, 상기 고저항층의 두께를 500nm 이상, 3㎛ 이하로 하는 것이 바람직하다.
고저항층의 두께가 500nm 이상이면, 누설 전류 특성을 저하시키는 것을 방지할 수 있고, 고저항층의 두께가 3㎛ 이하이면 반도체 기판이 너무 두꺼워지는 것을 방지할 수 있다.
또한, 본 발명은 상기 반도체 기판의 제조 방법에 의해 제조된 반도체 기판을 사용하여, 당해 반도체 기판의 상기 채널층 상에 전극을 형성하는 공정을 더 갖는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
이러한 본 발명의 반도체 기판의 제조 방법에 의해 제조된 반도체 기판을 사용한 반도체 소자의 제조 방법이라면, 고저항층 성장 중의 기판 온도의 변화를 저감할 수 있어, 고저항층의 탄소 농도의 농도 구배를 저감할 수 있으므로, 고저항층의 탄소 농도로서 최적값을 선택하면, 충분히 낮은 누설 전류 특성을 얻을 수 있다.
또한, 본 발명은 기판과, 상기 기판 상의 초기층과, 상기 초기층 상의 질화물계 반도체를 포함하고, 탄소를 포함하는 고저항층과, 상기 고저항층 상의 질화물계 반도체를 포함하는 채널층을 갖는 반도체 기판이며, 상기 고저항층에 있어서, {(상기 초기층측의 탄소 농도)-(상기 채널층측의 탄소 농도)}/(상기 고저항층의 막 두께)로 정의되는 탄소 농도 구배가, 1×1018atoms/㎤·㎛ 이상, 1×1019atoms/㎤·㎛ 이하인 것을 특징으로 하는 반도체 기판을 제공한다.
고저항층에 있어서의 탄소 농도 구배가 상기 범위이면, 고저항층의 탄소 농도로서 최적값을 선택하면, 이러한 반도체 기판을 사용하여 반도체 소자를 제작했을 경우에 충분히 낮은 누설 전류 특성을 얻을 수 있다.
이때, 상기 고저항층의 탄소 농도가 1×1017atoms/㎤ 이상, 1×1020atoms/㎤ 이하의 것으로 할 수 있다.
고저항층의 탄소 농도로서, 이러한 농도 범위를 바람직하게 사용할 수 있다.
또한, 본 발명은 상기 반도체 기판을 사용하여 제작된 반도체 소자이며, 상기 채널층 상에 전극이 설치되어 있는 것인 것을 특징으로 하는 반도체 소자를 제공한다.
이러한 본 발명의 반도체 기판을 사용하여 제작된 반도체 소자라면, 고저항층의 탄소 농도로서 최적값이 되는 최적의 기판 온도로 되도록 반도체 기판의 설정 온도를 선택하면, 충분히 낮은 누설 전류 특성을 얻을 수 있다.
이상과 같이, 본 발명의 반도체 기판의 제조 방법에 의하면, 고저항층 성장 중의 기판 온도의 변화를 저감할 수 있고, 고저항층의 탄소 농도의 농도 구배를 저감할 수 있으므로, 고저항층의 탄소 농도로서 최적값이 되는 최적의 기판 온도로 되도록 반도체 기판의 설정 온도를 선택하면, 이와 같이 하여 제작된 반도체 기판을 사용하여 반도체 소자를 제작했을 경우에 충분히 낮은 누설 전류 특성을 얻을 수 있다.
도 1은 본 발명의 반도체 기판의 제조 방법에서 사용되는 고저항층을 형성하는 공정에서의 온도 설정을 도시하는 도면이다.
도 2는 실시예 및 비교예의 세로 방향 누설 전류 특성을 도시하는 도면이다.
도 3은 본 발명의 실시 형태의 일례를 도시하는 반도체 기판의 단면도이다.
도 4는 본 발명의 실시 형태의 일례를 도시하는 반도체 기판의 깊이 방향의 농도 분포를 도시한 도면이다.
도 5는 본 발명의 실시 형태의 일례를 도시하는 반도체 소자의 단면도이다.
도 6은 세로 방향 누설 전류의 탄소 농도 의존성을 도시하는 도면이다.
도 7은 탄소 농도의 성장 온도 의존성을 도시하는 도면이다.
도 8은 고저항층의 결정성의 성장 온도 의존성을 도시하는 도면이다.
도 9는 반도체 기판의 제작 중의 설정 온도, 기판 온도의 추이를 도시하는 도면이다.
전술한 바와 같이, 고저항층은 탄소 농도를 높게 함으로써, 디바이스의 누설 전류를 억제하고, 트랜지스터의 오프 특성을 향상시키기 위하여 사용하고 있는데, 도 6에 도시하는 바와 같이 누설 전류 특성에 대해서는 고저항층의 탄소 농도에는 최적값이 있다. 그 때문에 고저항층의 탄소 농도에 농도 구배가 있으면, 원하는 최적값으로부터 어긋난 탄소 농도의 영역을 적지 않게 부분적으로 사용하게 되어, 이러한 반도체 기판을 사용하여 반도체 소자를 제작했을 경우에 충분히 낮은 누설 전류 특성이 얻어지지 않는다는 문제가 있었다.
따라서, 본 발명자들은, 고저항층 중의 탄소 농도의 농도 구배를 저감할 수 있음과 함께 탄소 농도를 원하는 값으로 할 수 있는 반도체 기판의 제조 방법에 대하여 예의 검토를 거듭하였다. 그 결과, 고저항층 성장 중에 반도체 기판을 가열하는 설정 온도에 구배를 갖게 함으로써, 고저항층 성장 중의 기판 온도의 변화를 저감할 수 있고, 그것에 의해 고저항층의 탄소 농도의 농도 구배를 저감할 수 있고, 고저항층의 탄소 농도로서 최적값이 되는 최적의 기판 온도로 되도록 반도체 기판의 설정 온도를 선택하면, 이와 같이 하여 제작된 반도체 기판을 사용하여 반도체 소자를 제작했을 경우에 충분히 낮은 세로 방향 누설 전류 특성이 얻어짐을 알아내고, 본 발명을 이루기에 이르렀다.
이하, 본 발명에 대해서, 실시 형태의 일례로서, 도면을 참조하면서 상세하게 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
먼저, 본 발명의 일례의 반도체 기판에 대해서, 도 3 내지 4를 참조하면서 설명한다.
도 3은 본 발명의 일례의 반도체 기판의 단면도이며, 도 4는 본 발명의 일례의 반도체 기판의 깊이 방향의 농도 분포를 도시한 도면이다.
도 3에 도시하는 반도체 기판(10)은 기판(12)과, 기판(12) 상에 설치된 초기층(버퍼층)(14)과, 초기층(14) 상에 설치된 질화물계 반도체(예를 들어, GaN)를 포함하고, 탄소를 불순물로서 포함하는 고저항층(15)과, 고저항층(15) 상에 설치된 능동층(22)을 갖고 있다.
여기서, 기판(12)은 예를 들어, Si 또는 SiC를 포함하는 기판이다. 또한, 초기층(14)은 예를 들어, 질화물계 반도체를 포함하는 제1층과, 제1층과 조성이 상이한 질화물계 반도체를 포함하는 제2층이 반복하여 적층된 적층체를 포함하는 버퍼층이다.
제1층은 예를 들어, AlyGa1 - yN을 포함하고, 제2층은 예를 들어, AlxGa1 - xN(0≤x<y≤1)을 포함한다.
구체적으로는, 제1층은 AlN으로 할 수 있고, 제2층은 GaN으로 할 수 있다.
능동층(22)은 질화물계 반도체를 포함하는 채널층(18)과, 채널층(18) 상에 설치된 질화물계 반도체를 포함하는 배리어층(20)을 갖고 있다. 채널층(18)은 예를 들어, GaN을 포함하고, 배리어층(20)은 예를 들어, AlGaN을 포함한다.
고저항층(15)에 있어서, {(초기층(14)측의 탄소 농도)-(채널층(18)측의 탄소 농도)}/(고저항층(15)의 막 두께)로 정의되는 탄소 농도 구배가, 1×1018atoms/㎤·㎛ 이상, 1×1019atoms/㎤·㎛ 이하, 바람직하게는, 1×1018atoms/㎤·㎛ 이상, 5×1018atoms/㎤·㎛ 이하이다.
또한, 채널층(18)의 탄소 농도는, 전자 이동도를 높게 함과 함께, 전류 붕괴를 억제하기 위해서, 도 4에 도시한 바와 같이 1×1016atoms/㎤ 정도 이하로 할 수 있다.
고저항층(15)에 있어서의 탄소 농도 구배가 상기 범위이면, 고저항층(15)의 탄소 농도로서 최적값을 선택하면, 이러한 반도체 기판을 사용하여 반도체 소자를 제작했을 경우에 충분히 낮은 누설 전류 특성을 얻을 수 있다.
또한, 고저항층(15)의 탄소 농도를 1×1017atoms/㎤ 이상, 1×1020atoms/㎤ 이하로 할 수 있다.
고저항층의 탄소 농도로서, 이러한 농도 범위를 바람직하게 사용할 수 있다.
이어서, 본 발명의 일례의 반도체 소자에 대해서, 도 5를 참조하면서 설명한다.
도 5는 본 발명의 일례의 반도체 소자의 단면도이다.
반도체 소자(11)는 반도체 기판(10)을 사용하여 제작된 것이며, 능동층(22) 상에 설치된 제1 전극(26), 제2 전극(28), 제어 전극(30)을 갖고 있다.
반도체 소자(11)에 있어서, 제1 전극(26) 및 제2 전극(28)은 제1 전극(26)으로부터, 채널층(18) 내에 형성된 이차원 전자 가스층(24)을 통하여 제2 전극(28)으로 전류가 흐르도록 배치되어 있다.
제1 전극(26)과 제2 전극(28) 사이에 흐르는 전류는, 제어 전극(30)에 인가되는 전위에 의해 컨트롤할 수 있다.
반도체 소자(11)는 본 발명의 반도체 기판(10)을 사용하여 제작된 것이며, 고저항층(15)에 있어서의 탄소 농도 구배가 충분히 작아지도록 조정되어 있기 때문에, 고저항층(15)의 탄소 농도로서 최적값을 선택하면, 충분히 낮은 세로 방향 누설 전류 특성을 얻을 수 있다.
다음으로 본 발명의 일례의 반도체 기판의 제조 방법에 대해서, 도 1 및 도 3을 참조하면서 설명한다.
본 발명의 일례의 반도체 기판의 제조 방법은, 도 3에 도시한 바와 같은 기판(12)과, 기판(12) 상의 초기층(14)과, 초기층 상의 질화물계 반도체를 포함하고, 탄소를 포함하는 고저항층(15)과, 고저항층(15) 상의 질화물계 반도체를 포함하는 채널층(18)을 갖는 반도체 기판(10)을 제조하는 방법이며, 고저항층(15)을 형성하는 공정에 있어서, 반도체 기판(10)을 가열하는 설정 온도에 구배를 갖게 하고, 고저항층 형성 개시 시의 설정 온도와 고저항층 형성 종료 시의 설정 온도가 상이하도록 하여 고저항층을 형성하고 있다.
예를 들어, 고저항층 형성 중의 설정 온도를 일정하게 하고 있는 도 9에서는 고저항층 형성 중의 기판 온도가 반도체 기판의 휨에 따라서 저하되어 있는 것에 비해서, 고저항층 형성 종료 시의 설정 온도가 고저항층 형성 개시 시의 설정 온도보다 높아지도록 고저항층 형성 중의 반도체 기판을 가열하는 설정 온도에 온도 구배를 갖게 하고 있는 도 1에서는 고저항층 형성 중의 기판 온도가 일정하게 되어 있다.
이와 같이, 고저항층 형성 중의 반도체 기판을 가열하는 설정 온도에 구배를 갖게 함으로써, 고저항층 성장 중의 기판 온도의 변화를 저감할 수 있고, 이에 의해 고저항층의 탄소 농도의 농도 구배를 저감할 수 있으므로, 고저항층(15)의 탄소 농도로서 최적값을 선택하면, 이와 같이 하여 제작된 반도체 기판을 사용하여 반도체 소자를 제작했을 경우에 충분히 낮은 누설 전류 특성을 얻을 수 있다.
고저항층(15)을 형성하는 공정에 있어서, 반도체 기판(10)의 휨에 의한 온도 저하를 상쇄하도록 고저항층 형성 개시 시의 설정 온도와 고저항층 형성 종료 시의 설정 온도가 상이하도록 하는 것이 바람직하다.
고저항층 형성 중의 온도 설정을 이와 같이 하여 행함으로써, 고저항층 성장 중의 기판 온도의 변화를 더 효과적으로 저감할 수 있다.
고저항층 형성 종료 시의 설정 온도를, 고저항층 형성 개시 시의 설정 온도보다 높게 하는 것이 바람직하다.
고저항층 형성 중의 온도 설정을 이와 같이 하여 행함으로써, 고저항층 성장 중의 기판 온도의 변화를 보다 확실하게 저감할 수 있다.
고저항층(15)의 두께를 500nm 이상, 3㎛ 이하로 하는 것이 바람직하다.
고저항층의 두께가 500nm 이상이면, 세로 방향 누설 전류 특성을 저하시키는 것을 방지할 수 있고, 고저항층의 두께가 3㎛ 이하이면 반도체 기판이 너무 두꺼워지는 것을 방지할 수 있다.
다음으로 본 발명의 일례의 반도체 소자의 제조 방법에 대해서, 도 5를 참조하면서 설명한다.
본 발명의 반도체 소자의 제조 방법은, 상술한 본 발명의 반도체 기판의 제조 방법에 의해 제조된 반도체 기판(10)을 사용하여, 반도체 기판(10)의 채널층(18) 상에 전극(26, 28, 30)을 형성하는 공정을 더 갖고 있다.
이러한 본 발명의 반도체 기판의 제조 방법에 의해 제조된 반도체 기판을 사용한 반도체 소자의 제조 방법이라면, 고저항층 성장 중의 기판 온도의 변화를 저감할 수 있고, 이에 의해 고저항층의 탄소 농도의 농도 구배를 저감할 수 있으므로, 고저항층의 탄소 농도로서 최적값을 선택하면, 충분히 낮은 누설 전류 특성을 얻을 수 있다.
실시예
이하, 실시예 및 비교예를 나타내서 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예)
상기에서 설명한 반도체 기판의 제조 방법을 사용하여, 도 3에 도시한 바와 같은 반도체 기판을 제작하였다. 즉, 고저항층 형성 종료 시의 설정 온도를 고저항층 형성 개시 시의 설정 온도보다 높게 하도록, 설정 온도에 구배를 갖게 하였다.
또한, 고저항층 형성 중의 실제 기판 온도를 방사 온도계로 측정하였다. 그 결과를 도 1에 도시한다.
또한, 제작된 반도체 기판을 사용하여, 도 5에 도시한 바와 같은 반도체 소자를 제작하고, 이 반도체 소자의 세로 방향 누설 전류 특성을 측정하였다. 그 결과를 도 2에 도시한다.
(비교예)
실시예와 동일하게 하여 반도체 기판을 제작하였다. 단, 고저항층 형성 중의 설정 온도는 일정하게 하였다.
또한, 고저항층 형성 중의 실제 기판 온도를 방사 온도계로 측정하였다. 그 결과를 도 9에 도시하였다.
또한, 제작된 반도체 기판을 사용하여, 도 5에 도시한 바와 같은 반도체 소자를 제작하고, 이 반도체 소자의 세로 방향 누설 전류 특성을 측정하였다. 그 결과를 도 2에 도시한다.
도 1, 도 9로부터 알 수 있는 바와 같이, 고저항층 형성 중에 반도체 기판을 가열하는 설정 온도에 구배를 갖게 한 실시예는, 고저항층 형성 중에 반도체 기판을 가열하는 설정 온도를 일정하게 한 비교예와 비하여, 고저항층 형성 중의 실제 기판 온도의 변화가 감소되어 있다.
도 2로부터 알 수 있는 바와 같이, 실시예의 반도체 소자는, 비교예의 반도체 소자에 비하여 세로 방향 누설 전류가 낮아져 있다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는, 예시이며, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 발휘하는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (8)

  1. 기판과,
    상기 기판 상의 초기층과,
    상기 초기층 상의 질화물계 반도체를 포함하고, 탄소를 포함하는 고저항층과,
    상기 고저항층 상의 질화물계 반도체를 포함하는 채널층
    을 갖는 반도체 기판의 제조 방법으로서,
    상기 고저항층을 형성하는 공정에 있어서, 상기 반도체 기판을 가열하는 설정 온도에 구배를 갖게 하고, 고저항층 형성 개시 시의 상기 설정 온도와 고저항층 형성 종료 시의 상기 설정 온도가 상이하도록 하여 상기 고저항층을 형성하는 것을 특징으로 하는 반도체 기판의 제조 방법.
  2. 제1항에 있어서, 상기 고저항층을 형성하는 공정에 있어서, 상기 반도체 기판의 휨에 의한 온도 저하를 상쇄하도록 고저항층 형성 개시 시의 상기 설정 온도와 고저항층 형성 종료 시의 상기 설정 온도가 상이하도록 하는 것을 특징으로 하는 반도체 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 고저항층 형성 종료 시의 상기 설정 온도를, 상기 고저항층 형성 개시 시의 상기 설정 온도보다 높게 하는 것을 특징으로 하는 반도체 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 고저항층의 두께를 500nm 이상, 3㎛ 이하로 하는 것을 특징으로 하는 반도체 기판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 반도체 기판의 제조 방법에 의해 제조된 반도체 기판을 사용하여, 당해 반도체 기판의 상기 채널층 상에 전극을 형성하는 공정을 더 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 기판과,
    상기 기판 상의 초기층과,
    상기 초기층 상의 질화물계 반도체를 포함하고, 탄소를 포함하는 고저항층과,
    상기 고저항층 상의 질화물계 반도체를 포함하는 채널층
    을 갖는 반도체 기판으로서,
    상기 고저항층에 있어서, {(상기 초기층측의 탄소 농도)-(상기 채널층측의 탄소 농도)}/(상기 고저항층의 막 두께)로 정의되는 탄소 농도 구배가, 1×1018atoms/㎤·㎛ 이상, 1×1019atoms/㎤·㎛ 이하인 것을 특징으로 하는 반도체 기판.
  7. 제6항에 있어서, 상기 고저항층의 탄소 농도가, 1×1017atoms/㎤ 이상, 1×1020atoms/㎤ 이하인 것을 특징으로 하는 반도체 기판.
  8. 제6항 또는 제7항에 기재된 반도체 기판을 사용하여 제작된 반도체 소자로서, 상기 채널층 상에 전극이 설치되어 있는 것인 것을 특징으로 하는 반도체 소자.
KR1020167027608A 2014-04-09 2015-03-05 반도체 기판의 제조 방법, 반도체 소자의 제조 방법, 반도체 기판, 및 반도체 소자 KR20160138091A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014080371A JP6261437B2 (ja) 2014-04-09 2014-04-09 半導体基板の製造方法、及び半導体素子の製造方法
JPJP-P-2014-080371 2014-04-09
PCT/JP2015/001189 WO2015155930A1 (ja) 2014-04-09 2015-03-05 半導体基板の製造方法、半導体素子の製造方法、半導体基板、並びに半導体素子

Publications (1)

Publication Number Publication Date
KR20160138091A true KR20160138091A (ko) 2016-12-02

Family

ID=54287522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027608A KR20160138091A (ko) 2014-04-09 2015-03-05 반도체 기판의 제조 방법, 반도체 소자의 제조 방법, 반도체 기판, 및 반도체 소자

Country Status (6)

Country Link
US (1) US10068985B2 (ko)
JP (1) JP6261437B2 (ko)
KR (1) KR20160138091A (ko)
CN (1) CN106165073B (ko)
TW (1) TWI611581B (ko)
WO (1) WO2015155930A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210280703A1 (en) * 2020-03-03 2021-09-09 Globalfoundries U.S. Inc. Charge-trapping layers for iii-v semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332367A (ja) 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP2013070053A (ja) 2011-09-21 2013-04-18 Internatl Rectifier Corp 不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3654307B2 (ja) * 1995-03-20 2005-06-02 富士通株式会社 半導体装置の製造方法
JP4449357B2 (ja) * 2003-07-08 2010-04-14 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP5218117B2 (ja) * 2008-03-18 2013-06-26 三菱電機株式会社 窒化物半導体積層構造及び光半導体装置並びにその製造方法
JP5412093B2 (ja) * 2008-11-20 2014-02-12 サンケン電気株式会社 半導体ウェハ製造方法及び半導体装置製造方法
JP5696392B2 (ja) * 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
US9233844B2 (en) * 2012-06-27 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
EP2767620A1 (en) * 2013-02-15 2014-08-20 Azzurro Semiconductors AG P-doping of group-III-nitride buffer layer structure on a heterosubstrate
US9437726B2 (en) * 2013-07-19 2016-09-06 Sharp Kabushiki Kaisha Field effect transistor
JP2015070091A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体基板
US10483386B2 (en) * 2014-01-17 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, transistor having doped seed layer and method of manufacturing the same
US20160043178A1 (en) * 2014-08-05 2016-02-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9608075B1 (en) * 2016-06-03 2017-03-28 Infineon Technologies Americas Corp. III-nitride semiconductor device with doped epi structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332367A (ja) 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP2013070053A (ja) 2011-09-21 2013-04-18 Internatl Rectifier Corp 不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造

Also Published As

Publication number Publication date
WO2015155930A1 (ja) 2015-10-15
JP2015201575A (ja) 2015-11-12
US10068985B2 (en) 2018-09-04
CN106165073B (zh) 2019-05-07
TWI611581B (zh) 2018-01-11
TW201543681A (zh) 2015-11-16
CN106165073A (zh) 2016-11-23
JP6261437B2 (ja) 2018-01-17
US20170117385A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
TWI614895B (zh) 半導體基板及半導體元件
KR102121097B1 (ko) 반도체 기판 및 반도체 소자
JP6737800B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US10833184B2 (en) Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
CN102427084B (zh) 氮化镓基高电子迁移率晶体管及制作方法
US20160043178A1 (en) Semiconductor component and method of manufacture
TW202135326A (zh) 具有降低電流崩潰及功率添加效率增強之氮化鎵高電子遷移率電晶體
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
CN102931230A (zh) 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法
JPWO2017077805A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
KR20160138091A (ko) 반도체 기판의 제조 방법, 반도체 소자의 제조 방법, 반도체 기판, 및 반도체 소자
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2016035949A (ja) 窒化物半導体装置の製造方法