KR20160135970A - 그래핀 내부전극 적층형 세라믹 콘덴서 및 그 제조방법 - Google Patents
그래핀 내부전극 적층형 세라믹 콘덴서 및 그 제조방법 Download PDFInfo
- Publication number
- KR20160135970A KR20160135970A KR1020150069517A KR20150069517A KR20160135970A KR 20160135970 A KR20160135970 A KR 20160135970A KR 1020150069517 A KR1020150069517 A KR 1020150069517A KR 20150069517 A KR20150069517 A KR 20150069517A KR 20160135970 A KR20160135970 A KR 20160135970A
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- graphene
- present
- ceramic capacitor
- multilayer ceramic
- Prior art date
Links
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 42
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 41
- 239000000919 ceramic Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 28
- 239000002184 metal Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 238000001652 electrophoretic deposition Methods 0.000 claims description 36
- CBCKQZAAMUWICA-UHFFFAOYSA-N 1,4-phenylenediamine Chemical compound NC1=CC=C(N)C=C1 CBCKQZAAMUWICA-UHFFFAOYSA-N 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000003746 surface roughness Effects 0.000 claims description 4
- 239000003985 ceramic capacitor Substances 0.000 description 47
- 239000002904 solvent Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- -1 p-phenylenediamine oxide Chemical compound 0.000 description 8
- 239000000843 powder Substances 0.000 description 7
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 6
- 239000003153 chemical reaction reagent Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007606 doctor blade method Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 150000001298 alcohols Chemical class 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000007646 gravure printing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 다층의 유전체층을 포함하는 몸체, 상기 몸체의 외측면에 형성된 외부전극 및 상기 몸체의 내부에 형성되고, 상기 외부전극에 전기적으로 연결되는 복수의 내부전극을 구비하되, 상기 내부전극은 그래핀을 포함하는 적층형 세라믹 콘덴서를 제공하여 초박형의 적층형 세라믹 콘덴서를 구현할 수 있다.
Description
본 발명은 그래핀 내부전극 적층형 세라믹 콘덴서 및 그 제조방법에 관한 것이다.
최근 이동통신의 발전 및 전자기술의 발전에 따라 전자부품의 소형화, 경량화 및 복합 다기능화되는 경향으로 인해 수동 부품소자의 초소형화 및 고용량화에 대한 요구가 증가하고 있다. 이러한 요구를 충족시키기 위하여 적층형 전자 부품의 고용량화와 박막화에 대한 연구 및 개발이 이루어지고 있다. 그 중 전자제품의 필수 수동소자 중 하나인 적층형 세라믹 콘덴서도 고용량화 및 소형화에 대한 연구가 진행되고 있는데, 적층형 세라믹 콘덴서의 고용량화 및 소형화를 위해서는 유전체의 유전율을 높이고 유전체층과 전극층은 박층화, 다층화되어야 한다. 이에 얇으면서도 기계적 강도가 우수한 전극층의 개발이 필요하다.
적층형 세라믹 콘덴서의 내부전극은 주로 박막화가 가능하고 전도성이 좋은 재료를 사용한다. 본 발명에서 사용한 그래핀은 원자 하나의 두께 수준으로 박막화가 가능하며, 이때의 전도성 및 기계적 물성이 현존하는 가장 우수한 물질로써 적층 세라믹 콘덴서의 전극물질로 사용 시 우수한 전도성 및 기계적 물성을 가진 박막 전극의 구현이 가능하다.
그런데, 종래의 적층형 세라믹 컨덴서는 Pd 내지는 Cu, Ni 페이스트를 유전체가 성형된 필름 위에 인쇄하는 방식으로 전극층을 형성하게 되는데, 내부전극으로 사용되는 상기 금속들의 전기 전도성의 한계로 인하여 일정 두께 이상의 내부전극 형성이 불가피하고, 이로 인하여 적층형 세라믹 콘덴서의 박막화에도 한계가 있다는 문제점을 가진다.
본 발명은 종래의 적층형 세라믹 콘덴서에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 종래의 적층형 세라믹 콘덴서의 내부전극으로 사용하는 금속 페이스트에 비하여 우수한 전기 전도성을 가지는 그래핀을 내부전극에 포함하여 내부전극을 박형화하고, 이를 통하여 초박형의 적층형 세라믹 콘덴서를 제공하는데 목적이 있다.
본 발명의 상기 목적은 다층의 유전체층을 포함하는 몸체, 상기 몸체의 외측면에 형성된 외부전극 및 상기 몸체의 내부에 형성되고, 상기 외부전극에 전기적으로 연결되는 복수의 내부전극을 구비하되, 상기 내부전극은 그래핀을 포함하는 적층형 세라믹 콘덴서가 제공됨으로서 달성된다.
이때, 상기 내부전극의 두께는 100nm 이하일 수 있으며, 상기 내부전극은 그래핀으로 구성되고, 상기 내부전극과 상기 유전체층이 교대로 적층된 것일 수 있다.
본 발명의 다른 상기 목적은 다층의 유전체층을 포함하는 몸체, 상기 몸체의 외측면에 형성된 외부전극 및 상기 몸체의 내부에 형성되고, 상기 외부전극에 전기적으로 연결되는 복수의 내부전극을 구비하되, 상기 내부전극은 금속 씨드층과 그래핀층을 포함하는 적층형 세라믹 콘덴서가 제공됨으로서 달성된다.
이때, 상기 내부전극의 두께는 100nm 이하일 수 있으며, 상기 내부전극과 상기 유전체층이 교대로 적층된 것일 수 있다.
본 발명의 또 다른 상기 목적은 내부전극 형상의 금속패턴을 준비하는 단계, 상기 금속패턴상에 전기영동증착(EPD) 방법을 사용하여 그래핀을 증착시키는 단계 및 상기 증착된 그래핀을 세라믹 그린 시트에 전사하는 단계를 포함하는 적층형 세라믹 콘덴서 제조방법이 제공됨으로서 달성될 수 있으며, 세라믹 그린 시트를 준비하는 단계, 상기 세라믹 그린 시트에 내부전극 형상으로 금속 씨드층을 형성하는 단계 및 상기 내부전극 형상의 금속 씨드층상에 전기영동증착(EPD, Electrophoretic Deposition)) 방법을 사용하여 그래핀을 증착시키는 단계를 포함하는 적층형 세라믹 콘덴서 제조방법이 제공됨으로서 달성될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 적층형 세라믹 콘덴서는 종래의 적층형 세라믹 콘덴서의 내부전극으로 사용하는 금속 페이스트에 비하여 우수한 전기 전도성을 가지는 그래핀을 내부전극에 포함하여 내부전극을 박형화하고, 이를 통하여 초박형의 적층형 세라믹 콘덴서를 제공할 수 있다.
또한, 유전체의 두께를 초박형으로 구현하는 경우 투명 적층형 세라믹 콘덴서를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층형 세라믹 콘덴서의 단면도.
도 2는 본 발명의 다른 실시예에 따른 적층형 세라믹 콘덴서의 단면도.
도 3은 본 발명의 일 실시예에 따른 적층형 세라믹 콘덴서의 제조방법 순서도.
도 4는 본 발명의 다른 실시예에 따른 적층형 세라믹 콘덴서의 제조방법 순서도.
도 5는 본 발명에 따른 적층형 세라믹 콘덴서의 내부전극 형성을 위한 전기영동증착(EPD) 방법의 개략도.
도 2는 본 발명의 다른 실시예에 따른 적층형 세라믹 콘덴서의 단면도.
도 3은 본 발명의 일 실시예에 따른 적층형 세라믹 콘덴서의 제조방법 순서도.
도 4는 본 발명의 다른 실시예에 따른 적층형 세라믹 콘덴서의 제조방법 순서도.
도 5는 본 발명에 따른 적층형 세라믹 콘덴서의 내부전극 형성을 위한 전기영동증착(EPD) 방법의 개략도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다.
이하, 도면을 참조하여 본 발명을 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 적층형 세라믹 콘덴서의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층형 세라믹 콘덴서(100)는 다층의 유전체층을 포함하는 몸체(200), 상기 몸체의 외측면에 형성된 외부전극(400) 및 상기 몸체의 내부에 형성되고, 상기 외부전극에 전기적으로 연결되는 복수의 내부전극(300)을 구비하되, 상기 내부전극은 그래핀을 포함할 수 있다.
상기 몸체는 상기 내부전극(300)과 상기 유전체층이 교대로 적층된 것일 수 있다.
상기 유전체층은 세라믹 그린시트를 소결하여 형성할 수 있으며, 상기 세라믹 그린시트는 유전체 세라믹 분말, 용제, 바인더 및 첨가제를 혼합하여 제조한 세라믹 슬러리를 닥터 블레이드법 등의 방법에 의해 소정 두께의 시트 형상으로 제조하여 만들 수 있다.
상기 내부전극(300)의 두께는 100nm 이하로 형성될 수 있다.
종래의 적층형 세라믹 콘덴서의 내부전극의 경우, 일반적으로 니켈(Ni) 등의 금속 파우더가 첨가된 도전성 페이스트를 세라믹 그린시트상에 스크린 인쇄나 그라비아 인쇄 등의 인쇄법에 의하여 형성하게 되는데, 상기 니켈(Ni) 등의 금속 파우더의 입자 크기가 수백 나노미터(nm) 수준이기 때문에 100nm 이하의 내부전극을 형성하는 것이 매우 어렵다고 할 수 있다.
그러나, 본 실시예의 적층형 세라믹 콘덴서의 내부전극(300)은 후술할 전기영동증착법(EPD)에 의해 그래핀으로 내부전극을 형성하기 때문에 100nm 이하의 두께를 갖는 내부전극을 형성할 수 있으며, 그래핀의 우수한 전기 전도성 때문에 낮은 두께의 내부전극으로도 충분한 용량의 적층형 세라믹 콘덴서를 구현할 수 있다.
상기 내부전극(300)은 후술할 전기영동증착(EPD) 방법에 의해 제조 시 환원제(reducing reagent)로 p-페닐렌디아민(PPD, p-phenylene diamine) 또는 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)을 사용하는 관계로 p-페닐렌디아민(PPD, p-phenylene diamine) 또는 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)를 포함할 수 있다.
또한, 상기 내부전극(300)은 전기영동증착(EPD) 방법에 의해 제조되기 때문에 표면 조도가 20nm 이하로 형성될 수 있다.
상기 외부전극(400)은 상기 내부전극에 전기적으로 연결되어 형성되며, 다층 구조로 형성될 수도 있다.
도 2는 본 발명의 다른 실시예에 따른 적층형 세라믹 콘덴서의 단면도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 적층형 세라믹 콘덴서(110)는 다층의 유전체층을 포함하는 몸체(210), 상기 몸체의 외측면에 형성된 외부전극(410) 및 상기 몸체의 내부에 형성되고, 상기 외부전극에 전기적으로 연결되는 복수의 내부전극(310)을 구비하되, 상기 내부전극은 금속 씨드층(312)과 그래핀층(311)을 포함할 수 있다.
상기 몸체(210)는 상기 내부전극(310)과 상기 유전체층이 교대로 적층된 것일 수 있다.
유전체층은 세라믹 그린시트를 소결하여 형성할 수 있으며, 상기 세라믹 그린시트는 유전체 세라믹 분말, 용제, 바인더 및 첨가제를 혼합하여 제조한 세라믹 슬러리를 닥터 블레이드법 등의 방법에 의해 소정 두께의 시트 형상으로 제조하여 만들 수 있다.
본 실시예에 따른 적층형 세라믹 콘덴서의 내부전극(310)은 금속 씨드층(312)과 그래핀층(311)을 포함할 수 있으며, 바람직하게는 금속 시드층(312)상에 그래핀층(311)이 증착된 구조일 수 있다.
상기 내부전극(310)의 두께는 100nm 이하로 형성될 수 있다.
종래의 적층형 세라믹 콘덴서의 내부전극의 경우, 일반적으로 니켈(Ni) 등의 금속 파우더가 첨가된 도전성 페이스트를 세라믹 그린시트상에 스크린 인쇄나 그라비아 인쇄 등의 인쇄법에 의하여 형성하게 되는데, 상기 니켈(Ni) 등의 금속 파우더의 입자 크기가 수백 나노미터(nm) 수준이기 때문에 100nm 이하의 내부전극을 형성하는 것이 매우 어렵다고 할 수 있다.
그러나, 본 실시예의 적층형 세라믹 콘덴서의 내부전극의 경우 후술할 전기영동증착법(EPD)에 의해 그래핀으로 내부전극을 형성하기 때문에 100nm 이하의 두께를 갖는 내부전극을 형성할 수 있으며, 그래핀의 우수한 전기 전도성 때문에 낮은 두께의 내부전극으로도 충분한 용량의 적층형 세라믹 콘덴서를 구현할 수 있다.
상기 내부전극(310)은 후술할 전기영동증착(EPD) 방법에 의해 제조 시 환원제(reducing reagent)로 p-페닐렌디아민(PPD, p-phenylene diamine) 또는 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)을 사용하는 관계로 p-페닐렌디아민(PPD, p-phenylene diamine) 또는 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)를 포함할 수 있다.
또한, 상기 내부전극(310)은 전기영동증착(EPD) 방법에 의해 제조되기 때문에 표면 조도가 20nm 이하로 형성될 수 있다.
상기 외부전극(410)은 상기 내부전극(310)에 전기적으로 연결되어 형성되며, 다층 구조로 형성될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 적층형 세라믹 콘덴서의 제조방법의 순서도이고, 도 5는 본 발명에 따른 적층형 세라믹 콘덴서의 내부전극 형성을 위한 전기영동증착(EPD) 방법의 개략도이다.
도 3과 도 5를 참조하면, 본 발명의 일 실시예에 따른 적층형 세라믹 콘덴서의 제조방법은 내부전극 형상의 금속 패턴을 준비하는 단계, 상기 금속 패턴상에 전기영동증착(EPD) 방법을 사용하여 그래핀을 증착시키는 단계 및 상기 증착된 그래핀을 유전체 시트에 전사하는 단계를 포함할 수 있다.
상기 내부전극 형상의 금속 패턴을 준비하는 단계에서는 본 실시예에 따른 적층형 세라믹 콘덴서의 내부전극 형상의 금속 패턴을 준비한다.
상기 금속 패턴상에 전기영동증착(EPD) 방법을 사용하여 그래핀을 증착시키는 단계에서는 전기영동증착(EPD) 방법에 의해서 금속 패턴상에 그래핀을 증착시키는데, 상기 금속 패턴(510)을 음극(550)에 연결하고, 산화 그래핀 또는 환원 그래핀이 분산된 용매(540)에 상기 금속 패턴(510)과 양극(560)을 담근 뒤 전원을 인가한다.
이때, 인가된 전원에 의하여 산화 그래핀 또는 환원 그래핀이 금속 패턴(510) 상에 증착된다.
상기 용매(540)는 에탄올 등의 알코올류가 사용될 수 있으나, 이에 한정되지는 않는다.
상기 용매(540)는 환원제(reducing reagent)로 p-페닐렌디아민(PPD, p-phenylene diamine) 또는 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)을 포함할 수 있으며, 상기 p-페닐렌디아민(PPD, p-phenylene diamine) 또는 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)은 알코올 등의 용매에 원활하게 분산될 수 있다.
상기 증착된 그래핀을 세라믹 그린 시트에 전사하는 단계에서는 상기 금속 패턴(510)에 증착된 그래핀을 상기 세라믹 그린시트에 전사하는 방법으로 세라믹 그린시트상에 내부전극을 형성할 수 있다.
상기 금속 패턴(510)은 전도성을 가진 금속판을 사용할 수 있다.
상기 단계를 마치면 내부전극 형상으로 그래핀이 전사된 세라믹 그린 시트가 구비될 수 있으며, 상기 세라믹 그린시트를 적층하고 소결하여 적층형 세라믹 콘덴서의 몸체를 형성할 수 있다.
이후, 상기 몸체의 외주면에 상기 그래핀을 포함하는 내부전극에 전기적으로 연결되도록 외부전극을 형성하여 본 실시예의 적층형 세라믹 콘덴서를 제조할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 적층형 세라믹 콘덴서의 제조방법의 순서도이고, 도 5는 본 발명에 따른 적층형 세라믹 콘덴서의 내부전극 형성을 위한 전기영동증착(EPD) 방법의 개략도이다.
도 4 및 도 5를 참조하면, 본 실시예에 따른 적층형 세라믹 콘덴서의 제조방법은 세라믹 그린 시트를 준비하는 단계, 상기 세라믹 그린 시트에 내부전극 형상으로 금속 씨드층을 형성하는 단계 및 상기 내부전극 형상의 금속 씨드층상에 전기영동증착(EPD) 방법을 사용하여 그래핀을 증착시키는 단계를 포함할 수 있다.
상기 세라믹 그린 시트를 준비하는 단계에서는 유전체 세라믹 분말, 용제, 바인더 및 첨가제를 혼합하여 제조한 세라믹 슬러리를 닥터 블레이드법 등의 방법에 의해 소정 두께의 시트 형상으로 제조한 세라믹 그린 시트를 준비한다.
상기 세라믹 그린 시트에 내부전극 형상으로 금속 씨드층을 형성하는 단계에서는 상기 세라믹 그린 시트 상에 무전해 도금 방식으로 금속 씨드층을 형성할 수 있다.
상기 내부전극 형상의 금속 씨드층 상에 전기영동증착(EPD) 방법을 사용하여 그래핀을 증착시키는 단계에서는 금속 씨드층이 형성된 세라믹 그린 시트(510)을 음극(550)에 연결하고, 산화 그래핀 또는 환원 그래핀이 분산된 용매(540)에 상기 그린 시트(510)와 양극(560)을 담근 뒤 전원을 인가한다.
이때, 인가된 전원에 의하여 산화 그래핀 또는 환원 그래핀이 상기 금속 씨드층상에 내부전극 형상으로 증착되는데, 세라믹 그린 시트가 부도체이기 때문에 금속 씨드층이 형성된 영역 이외의 세라믹 그린시트 상에는 그래핀이 증착될 수 없다.
상기 용매(540)는 에탄올 등의 알코올류가 사용될 수 있으나, 이에 한정되지는 않는다.
상기 용매(540)는 환원제(reducing reagent)로 p-페닐렌디아민(PPD, p-phenylene diamine) 또는 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)을 포함할 수 있으며, 상기 p-페닐렌디아민(PPD, p-phenylene diamine) 또는 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)은 알코올 등의 용매에 원활하게 분산될 수 있다.
본 실시예에 따른 적층형 세라믹 콘덴서의 내부전극은 금속 씨드층과 그래핀층의 다층 구조로 형성될 수 있다.
상기 내부전극이 형성된 세라믹 그린 시트를 적층하고 소결하여 적층형 세라믹 콘덴서의 몸체를 형성할 수 있으며, 상기 몸체의 외주면에 상기 내부전극과 전기적으로 연결되도록 외부전극을 형성하여 본 실시예의 적층형 세라믹 콘덴서를 제조할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 본 발명의 일 실시예에 따른 적층형 세라믹 콘덴서
110 : 본 발명의 다른 실시예에 따른 적층형 세라믹 콘덴서
200, 210 : 소자 몸체
300, 310 : 내부전극
311 : 그래핀 층
312 : 금속 씨드층
400, 410 : 외부전극
510 : 음극 시트
540 : 용매
550 : 음극
560 : 양극
110 : 본 발명의 다른 실시예에 따른 적층형 세라믹 콘덴서
200, 210 : 소자 몸체
300, 310 : 내부전극
311 : 그래핀 층
312 : 금속 씨드층
400, 410 : 외부전극
510 : 음극 시트
540 : 용매
550 : 음극
560 : 양극
Claims (14)
- 다층의 유전체층을 포함하는 몸체;
상기 몸체의 외측면에 형성된 외부전극; 및
상기 몸체의 내부에 형성되고, 상기 외부전극에 전기적으로 연결되는 복수의 내부전극을 구비하되,
상기 내부전극은 그래핀을 포함하는 적층형 세라믹 콘덴서. - 제 1 항에 있어서,
상기 내부전극의 두께는 100nm 이하인 적층형 세라믹 콘덴서. - 제 1 항에 있어서,
상기 내부전극은 그래핀으로 구성되고, 상기 내부전극과 상기 유전체층이 교대로 적층된 것인 적층형 세라믹 콘덴서. - 제 1 항에 있어서,
상기 내부전극은 p-페닐렌디아민(PPD, p-phenylene diamine)을 포함하는 적층형 세라믹 콘덴서. - 제 1 항에 있어서,
상기 내부전극은 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)을 포함하는 적층형 세라믹 콘덴서. - 제 1 항에 있어서,
상기 내부전극은 표면 조도가 20nm 이하인 적층형 세라믹 콘덴서. - 다층의 유전체층을 포함하는 몸체;
상기 몸체의 외측면에 형성된 외부전극; 및
상기 몸체의 내부에 형성되고, 상기 외부전극에 전기적으로 연결되는 복수의 내부전극을 구비하되,
상기 내부전극은 금속 씨드층과 그래핀층을 포함하는 적층형 세라믹 콘덴서. - 제 7 항에 있어서,
상기 내부전극의 두께는 100nm 이하인 적층형 세라믹 콘덴서. - 제 7 항에 있어서,
상기 내부전극과 상기 유전체층이 교대로 적층된 것인 적층형 세라믹 콘덴서. - 제 7 항에 있어서,
상기 내부전극은 p-페닐렌디아민(PPD, p-phenylene diamine)을 포함하는 적층형 세라믹 콘덴서. - 제 7 항에 있어서,
상기 내부전극은 p-페닐렌디아민 산화물(OPPD, Oxidation Product of p-phenylene diamine)을 포함하는 적층형 세라믹 콘덴서. - 제 7 항에 있어서,
상기 내부전극은 표면 조도가 20nm 이하인 적층형 세라믹 콘덴서. - 내부전극 형상의 금속패턴을 준비하는 단계;
상기 금속패턴상에 전기영동증착(EPD) 방법을 사용하여 그래핀을 증착시키는 단계; 및
상기 증착된 그래핀을 세라믹 그린 시트에 전사하는 단계를 포함하는 적층형 세라믹 콘덴서 제조방법. - 세라믹 그린 시트를 준비하는 단계;
상기 세라믹 그린 시트에 내부전극 형상으로 금속 씨드층을 형성하는 단계; 및
상기 내부전극 형상의 금속 씨드층상에 전기영동증착(EPD) 방법을 사용하여 그래핀을 증착시키는 단계를 포함하는 적층형 세라믹 콘덴서 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150069517A KR102217287B1 (ko) | 2015-05-19 | 2015-05-19 | 그래핀 내부전극 적층형 세라믹 콘덴서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150069517A KR102217287B1 (ko) | 2015-05-19 | 2015-05-19 | 그래핀 내부전극 적층형 세라믹 콘덴서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160135970A true KR20160135970A (ko) | 2016-11-29 |
| KR102217287B1 KR102217287B1 (ko) | 2021-02-19 |
Family
ID=57706249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150069517A KR102217287B1 (ko) | 2015-05-19 | 2015-05-19 | 그래핀 내부전극 적층형 세라믹 콘덴서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102217287B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190118293A (ko) * | 2018-04-10 | 2019-10-18 | 삼성전기주식회사 | 적층형 커패시터 |
| US10923283B2 (en) | 2018-03-02 | 2021-02-16 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having an external electrode which includes a graphene platelet |
| KR20210121441A (ko) | 2020-03-30 | 2021-10-08 | 주식회사 뉴배터리월드 | 그래핀 셀 및 제조방법 |
| US20220028617A1 (en) * | 2019-02-27 | 2022-01-27 | Kyocera Corporation | Laminated ceramic electronic component |
| KR20230032725A (ko) | 2021-08-31 | 2023-03-07 | 한국과학기술원 | 다층 세라믹 캐패시터용 세라믹 박막 및 이의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100074789A (ko) | 2008-12-24 | 2010-07-02 | 삼성전기주식회사 | 적층형 커패시터 |
| KR20130021693A (ko) * | 2011-08-23 | 2013-03-06 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 이의 제조방법 |
-
2015
- 2015-05-19 KR KR1020150069517A patent/KR102217287B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100074789A (ko) | 2008-12-24 | 2010-07-02 | 삼성전기주식회사 | 적층형 커패시터 |
| KR20130021693A (ko) * | 2011-08-23 | 2013-03-06 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 이의 제조방법 |
Non-Patent Citations (1)
| Title |
|---|
| Y. Chen et al., 'Electrophoretic deposition of graphene nanosheets on nickel foams for electrochemical capacitors', Journal of Power Sources 195 3031-3035, 1 May 2010(2010.05.01.) 1부.* * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10923283B2 (en) | 2018-03-02 | 2021-02-16 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having an external electrode which includes a graphene platelet |
| US11393629B2 (en) | 2018-03-02 | 2022-07-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component including an external electrode having a graphene platelet |
| KR20190118293A (ko) * | 2018-04-10 | 2019-10-18 | 삼성전기주식회사 | 적층형 커패시터 |
| US10879001B2 (en) | 2018-04-10 | 2020-12-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor with internal electrodes including nickel and antimony or germanium |
| US11322303B2 (en) | 2018-04-10 | 2022-05-03 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having internal electrodes which include nickel and antimony |
| US20220028617A1 (en) * | 2019-02-27 | 2022-01-27 | Kyocera Corporation | Laminated ceramic electronic component |
| KR20210121441A (ko) | 2020-03-30 | 2021-10-08 | 주식회사 뉴배터리월드 | 그래핀 셀 및 제조방법 |
| KR20230032725A (ko) | 2021-08-31 | 2023-03-07 | 한국과학기술원 | 다층 세라믹 캐패시터용 세라믹 박막 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102217287B1 (ko) | 2021-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10910161B2 (en) | Capacitor component | |
| KR102217287B1 (ko) | 그래핀 내부전극 적층형 세라믹 콘덴서 및 그 제조방법 | |
| US20130063862A1 (en) | Multilayer ceramic electronic component and fabrication method thereof | |
| US10347427B2 (en) | Multilayer ceramic electronic component including external electrodes having extended band portions on one surface of body of multilayer ceramic electronic component | |
| US20190096584A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US20110141657A1 (en) | Conductive paste compound for external electrode, multilayer ceramic capacitor including the same, and manufacturing method thereof | |
| US9287043B2 (en) | Multilayer ceramic electronic component having controlled difference in continuity between internal electrodes and method of manufacturing the same | |
| CN103377823B (zh) | 多层陶瓷电子元件及其制造方法 | |
| US10256044B2 (en) | Method of manufacturing multilayer ceramic electronic component | |
| CN103578762A (zh) | 层压式陶瓷电子元件及其制造方法 | |
| CN104299783B (zh) | 多层陶瓷电容器、其制造方法及制造具有其的板的方法 | |
| CN102543436B (zh) | 多层陶瓷电容器和制造该多层陶瓷电容器的方法 | |
| JP2014053584A (ja) | 積層セラミック電子部品及びその製造方法 | |
| CN110858519B (zh) | 电容器组件 | |
| US20180286591A1 (en) | Multilayer capacitor and method for manufacturing the same | |
| JP2022034017A (ja) | 積層セラミック電子部品の製造方法 | |
| US10403434B2 (en) | Capacitor component | |
| TW200425186A (en) | Laminated type parts for electronics and manufacturing method thereof | |
| JP2014036219A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2014011449A (ja) | 積層セラミック電子部品 | |
| JP2012094809A (ja) | 積層セラミック電子部品及びその製造方法 | |
| US20160141116A1 (en) | Metal powder, electronic component and method of producing the same | |
| US11967462B2 (en) | Capacitor component including indium and tin, and method of manufacturing the capacitor component | |
| US11211194B2 (en) | Coil electronic component | |
| CN112289586B (zh) | 多层陶瓷电子组件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |