KR20160128995A

KR20160128995A - 지문 식별을 위한 정전용량 검측 디바이스 및 이를 포함하는 지문 식별 장치

Info

Publication number: KR20160128995A
Application number: KR1020167020384A
Authority: KR
Inventors: 지바오 장; 지에 장; 윤 양
Original assignee: 비와이디 컴퍼니 리미티드
Priority date: 2013-12-27
Filing date: 2014-12-26
Publication date: 2016-11-08
Also published as: EP3087349A4; US20160307019A1; US9679186B2; EP3087349A1; KR101816002B1; WO2015096807A1

Abstract

지문 인식을 위한 정전용량 검측 디바이스는 도전 보더(200), 검측 스크린(100) 및 검측 모듈(300)을 포함한다. 검측 스크린(100)은 복수의 검측 유닛들(110)을 포함한다. 각각의 검측 유닛(110)은 제1 도전층(111), 제2 도전층(112), 제3 도전층(113), 및 제4 도전층(114)을 포함한다. 검측 모듈(300)은 샘플링 단계에서, 제1 도전층(111)과 검측 스크린(100)에 접촉한 손가락(5) 사이의 감지 정전용량 및 제1 도전층(111)과 제2 도전층(112) 사이의 피드백 정전용량을 충전하고, 적분 단계에서, 감지 정전용량 및 피드백 정전용량의 전하들을 제3 도전층(113)과 제4 도전층(114) 사이의 적분 정전용량으로 전환하고, 적분 단계에서 적분 정전용량의 전압 변화량을 측정하고 그리고 전압 변화량에 따라 감지 정전용량을 계산하도록 구성된다. 지문 식별 장치 또한 제공된다.

Description

지문 식별을 위한 정전용량 검측 디바이스 및 이를 포함하는 지문 식별 장치{CAPACITANCE DETECTING DEVICE FOR FINGERPRINT IDENTIFICATION AND FINGERPRINT IDENTIFICATION APPARATUS COMPRISING THE SAME}

본 개시는 전자 기술 분야에 관한 것으로, 보다 구체적으로 지문 식별을 위한 정전용량 검측 디바이스 및 지문 식별을 위한 정전용량 검측 디바이스를 포함하는 지문 식별 장치에 관한 것이다.

이 출원은 중화인민공화국 지식재산권국(SIPO)에 2013년 12월 27일에 출원된 중국 특허 출원 제201310740173.2 및 201320871000.X호에 우선권을 주장하고 이에 기초하며, 상기 중국 특허 출원들의 전체 내용은 본 출원에서 참조로 통합된다.

요즘, 지문 인식의 과정 중에, 손가락과 접촉하는 지문 센서의 일부(즉, 검측(detecting) 패널)가 주로 사용된다. 검측 패널은 복수의 작은 검측 유닛들을 포함하고, 하나의 검측 유닛은 하나의 검측 픽셀(pixel)로 불릴 수 있으며, 여기서 이러한 검측 픽셀들은 이차원적으로 분포(distributed)될 수 있다. 지문 채취의 경우, 손가락은 검측 패널상에 위치한다. 손가락의 패턴 때문에, 패턴의 피크(peak)는 검측 패널에 직접 접촉하지만, 패턴의 밸리(valley)는 검측 패널로부터 짧은 거리에 있고, 여기서 짧은 거리는 밸리의 깊이에 상응한다. 짧은 거리가 식별가능한 경우, 패턴의 고점 및 밸리는 구별(distinguished)될 수 있다(즉 지문 특성(fingerprint characteristic)이 검측될 수 있음). 다른 방법은 손가락에 의한 검측 패널의 표면상의 전기장분포(electric field distribution)를 변화시키고, 그리고 추가적으로 지문 특성을 검측하는 것이다.

전술한 지문 검측 방법은 정전용량 검측 방법에 의해 구현될 수 있다. 본 원리(principle)에 기초한 지문 검측 방법은 다양한 구현들을 가진다. 구현들 중 하나는 지문 특성을 결정하기 위하여 손가락과 검측 패널 아래의 상위(top) 금속 판(metal plate) 사이에 형성된 정전 용량을 검측하는 것이다. 구체적으로, 이 구조에서, 하나의 검측 픽셀이 하나의 금속 전극(electrode)에 상응하며 그리고 이러한 이들의 금속 전극들이 지문 검측을 위한 하나의 판으로서 이차원 검측 배열(array)로 구성되도록 열 및 행의 방향들로 분포된다. 동시에, 검측 패널상에 위치한 손가락은 손가락의 도전(conductive) 특성 때문에 이차원 검측 배열에 상응하는 다른 판을 구성하고, 그래서 두 판들 사이에 형성되는 정전 용량은 지문 특성에 상응한다. 피크에 상응하는 두 판들 사이의 거리가 작은 경우 정전용량은 크고, 그러나 밸리는 반대이다. 그러므로, 지문 특성은 정전 용량을 검측함으로써 결정될 수 있다.

구현들 중 또 다른 하나는 이하와 같다: 각각의 검측 픽셀은 두 개의 판들을 포함하고, 그리고 이들 판들은 상이한 금속 층들 상에 교대로 배치 및 위치되며, 그리고 이들 판들 사이에 고정 정전 용량이 형성될 수 있다. 이들 판들 사이의 전기장분포는 손가락이 검측 패널상에 위치할때 변화할 수 있고, 그리고 고정 정전용량 또한 변화할 수 있으며, 그래서 패턴의 피크 및 밸리가 구별될 수 있다(즉 지문 특성은 피크 및 밸리의 상이한 전기장분포 때문에 검측될 수 있음).

반도체 감지 캐패시터로 구현된 지문 센서의 경우, 손가락과 접하는(facing) 그것의 상부구조(superstructure)는 일반적으로 금속의 복수의 도전층(conductive layer)들 및 도전층들 사이의 격리층(isolative layer)들을 포함한다. 최상부(uppermost) 전도체층(conductor layer)은 손가락에 상응하는 손가락 검측 판이다. 도전층들 사이에 형성된 정전용량들은 지문을 검측하기 위하여 사용되고 손가락과 최상부 전도체 층 사이에 형성된 적분 정전 용량(integrating capacitance) 으로서 사용될 수 있거나, 또는 기생 정전 용량(parasitic capacitance)들로서 사용될 수 있다. 그러나, 지문 검측의 정확성(accuracy)은 기생 정전용량들에 의해 영향을(affected) 받을 수 있다.

그러나, 기생 정전용량들은 도전층들 사이에 존재할 뿐 아니라, 최상부 전도체층의 검측 전극들 사이 그리고 도전층들과 접지(ground) 사이에도 존재한다. 기생 정전용량들이 지문 검측의 정확성에 영향을 주는 사실은 두 개의 양상들에서 명백하다(manifest): 한편으로는, 보통 기생 정전용량들은 검측 정전용량과 평행적이다. 예를 들어, 입력 신호가 V_in에서 V_in*C_f/(C_f+C_p)로 변화된다, 여기서 V_in은 입력 전압 신호를 나타내고, C_f는 손가락에 의해 형성된 검측 정전용량을 나타내고 그리고 C_p는 기생 정전용량들을 나타고, 그리고 기생 정전 용량들 C_p 가 검측 정전 용량 C_f 보다 크면, 지문 검측의 정확성이 크게 감소한다; 다른 한편으로는, 기판으로부터의 노이즈(noise)는 보통 기생 정전용량들에 의해 검측 정전 용량과 결합되고, 이는 추가적으로 지문 검측의 정확성을 감소시킨다.

본 개시의 실시예들은 종래 기술에 존재하는 문제들 중 적어도 하나를 최소한 어느정도로 해결하는 것을 추구한다.

본 개시의 하나의 목적은 지문 식별을 위한 지문 검측의 정확도를 향상시키고, 회로 노이즈를 효율적으로 감소시키고, 회로 영역 및 전력 소모를 크게 감소시키는 정전용량 검측 디바이스를 제공하는 것이다.

본 개시의 다른 목적은 지문 식별을 위한 장치를 제공하는 것이다.

본 개시의 제1 양상에 따라, 지문 식별을 위한 정전용량 검측 디바이스가 제공된다. 지문 식별을 위한 정전용량 검측 디바이스는 도전 보더(conductive border); 복수의 검측 유닛들을 포함하는 검측 스크린(detecting screen): 여기서 각각의 검측 유닛은, 제1 도전층(conductive layer), 제2 도전층, 제3 도전층 및 제4 도전층을 포함하고, 여기서 감지 정전용량(sensing capacitance)이 상기 제1 도전층과 검측 스크린과 접촉하는 손가락 사이에 형성되며, 피드백 정전용량(feedback capacitance)이 상기 제1 도전층과 상기 제2 도전층 사이에 형성되며, 적분 정전용량(integrating capacitance)이 상기 제3 도전층과 상기 제4 도전층 사이에 형성되며 그리고 상기 손가락이 상기 검측 스크린에 접촉하는 경우, 상기 손가락은 상기 도전 보더와 전기적으로 연결됨; 샘플링 단계(stage)에서 상기 감지 정전용량 및 피드백 정전용량을 충전하고(charge), 적분 단계에서 상기 감지 정전용량의 전하(electric charges) 및 상기 피드백 정전용량의 전하가 적분 정전용량으로 전환(transfer) 하도록 제어하고, 상기 적분 단계에서 상기 적분 정전용량의 전압 변화량(voltage variation)을 측정하고 그리고, 상기 전압 변화량에 따라 감지 정전용량를 계산하도록 구성되는 검측 모듈을 포함한다.

본 개시의 실시예들에 따라 지문 식별을 위한 정전 용량 검측 디바이스의 경우, 검측 모듈은 샘플링 단계에서 감지 정전용량 및 피드백 정전용량을 충전하고, 그리고 적분 단계에서 감지 정전용량 및 피드백 정전용량의 전하(electric charges)를 적분 정전용량으로 전환하도록 측정 및 제어하며 동시에 적분 단계에서 적분 정전용량의 전압 변화량을 측정하고 그리고 전압 변화량에 따라 지문 식별을 달성하기 위해 감지 정전용량을 계산한다. 그러므로, 본 개시의 실시예들에 따라 지문 식별을 위한 정전용량 검측 장치는 적어도 다음의 장점들을 가진다: (1) 일반적인(general) 프론트 엔드(front-end) 검측 회로를 피하기 위해 지문 신호를 디지털 정전용량 신호로 변경함으로서, 회로 스케일은 크게 감소하고, 더 작은 회로 스케일이 더 작은 노이즈 및 전력 소모를 가지기 때문에, 지문 인식을 위한 정전용량 검측 장치는 높은 검측 정확성과 낮은 전력 소모를 가진다; (2) 연산 증폭기(operational amplifier)를 통해 고정 전위(fixed potential)에서 기생 정전용량들을 유지함으로써, 회로의 기생 정전용량들은 전하 전환(transferring)에 영향을 미치지 않고, 그러므로 입력 신호 상에서의 기생 정전용량들의 효과(effect)를 제거하는 것이 가능하고, 그리고 스위칭 디바이스의 검측(detection) 정확성에 대한 영향력(influence)을 제거하는 것이 가능하고, 이로써 검측 정확성이 증가된다.

본 개시의 제2 양상에 따라, 지문 인식 장치가 제공된다. 지문 인식 장치는 본 개시의 제1 양상에 따라 지문 인식을 위한 정전용량 검측 디바이스를 포함한다.

본 개시의 실시예들에 따라 지문 인식 장치의 경우, 검측 모듈은 샘플링 단계에서 감지 정전용량 및 피드백 정전용량을 충전하고, 그리고 적분 단계에서 감지 정전용량 및 피드백 정전 용량의 전하가 적분 정전용량으로 전환하도록 측정 및 제어하며 동시에 적분 단계에서 적분 정전용량의 전압 변화를 측정하고 그리고 전압 변화량에 따라 지문 식별을 달성하기 위해 감지 정전용량을 계산한다. 그러므로, 본 개시의 실시예들에 따라 지문 인식 장치는 적어도 다음의 장점들을 가진다: (1) 일반적인(general) 프론트 엔드(front-end) 검측 회로를 피하기 위해 지문 신호를 디지털 정전용량 신호로 변경함으로서, 회로 스케일은 크게 감소하고, 더 작은 회로 스케일이 더 작은 노이즈 및 전력 소모를 가지기 때문에, 지문 인식을 위한 정전용량 검측 장치는 높은 검측 정확성과 낮은 전력 소모를 가진다; (2) 연산 증폭기(operational amplifier)를 통해 고정 전위(fixed potential)에서 기생 정전용량들을 유지함으로써, 회로의 기생 정전용량들은 전하 전환(transferring)에 영향을 미치지 않고, 그러므로 입력 신호 상에서의 기생 정전용량들의 효과(effect)를 제거하는 것이 가능하고, 그리고 스위칭 디바이스의 검측(detection) 정확성에 대한 영향력(influence)을 제거하는 것이 가능하고, 이로써 검측 정확성이 증가된다.

본 개시의 실시예들의 추가적인 양상들 및 장점들은 다음의 설명들에서 부분적으로 주어지고, 다음의 설명들로부터 일부 명확해지며 또는 본 개시의 실시예들의 실시(practice)로부터 습득된다.

그것 및 본 개시의 실시예들의 다른 양상들 및 장점들은 도면들을 참조하여 이루어진(made) 다음의 설명들로부터 명확해지며 그리고 보다 더 쉽게 알 수 있다:
도 1 은 본 개시의 일 실시예에 따라 지문 식별을 위한 정전용량 검측 디바이스의 블록 구성도이다;
도 2 는 본 개시의 일 실시예에 따라 지문 인식을 위한 정전용량 검측 디바이스의 개략도이다;
도 3 은 본 개시의 일 실시예에 따라 도 2 에 도시된 하나의 검측 유닛의 개략도이다; 그리고
도 4 는 본 개시의 다른 실시예에 따라 지문 인식을 위한 정전용량 검측 디바이스의 개략도이다.

본 개시의 실시예들을 위해 참조가 구체적으로 이루어질 것이다. 도면들을 위해 참조와 함께 여기서 설명된 실시예들은 예시적이고, 설명적이며, 그리고 일반적으로 본 개시에 이해될 것이다. 실시예들은 본 개시를 제한하도록 구성되지 않을 것이다. 동일하거나 유사한 요소들 및 동일하거나 유사한 기능을 갖는 요소들은 명세서 전반에 걸쳐 동일한 참조 부호로 나타내진다.

또한, "제1" 및 "제2" 와 같은 용어는 설명의 목적을 위하여 사용되고 그리고 상대적 중요성 또는 의미를 표시하거나 나타내는 의도가 아니다. 그러므로, 제1 및 제2 로 정의된 특징은 하나 이상의 본 특징을 포함할 수 있다. 본 개시의 설명에서, "복수"는 달리 명시되지 않는 한 둘 또는 둘 이상을 의미한다.

본 개시의 설명에서, 달리 명시되거나 제한되지 않는 한, 용어 "고정된(mounted)", "연결된(connected)" 및 "결합된(coupled) 및 이들의 변형(variation)들은 본 개시의 상세한 실시예에 따라 통상의 기술자들에 의해 이해될 수 있게 광범위하게 사용되거나 기계적 또는 전자적 고정을 아우르며, 연결 및 결합은 또한 두 개의 컴포넌트들의 내부 고정, 연결 및 결합일 수 있으며, 또한 직접 및 간접 고정, 연결 및 결합일 수 있다.

다음으로, 지문 식별을 위한 정전용량 검측 디바이스는 도 1 내지 4를 참조하여 상세히 설명된다.

도 1 에 도시된 바와 같이, 지문 식별을 위한 정전용량 검측 디바이스는 검측 스크린(detecting screen)(100), 도전 보더(conductive border)(200) 및 검측 모듈(detecting module)(300)을 포함한다. 검측 스크린(100)은 복수의 검측 유닛들(110)을 포함하고, 그리고 각각의 검측 유닛(110)은 도 4 에 도시된 바와 같이 제1 도전층(conductive layer)(111), 제2 도전층(112), 제3 도전층(113), 및 제4 도전층(114)을 포함한다. 감지 정전용량(sensing capacitance) C_f는 제1 도전층(111)과 검측 스크린(100)과 접촉하는 손가락(5) 사이에 형성되며, 피드백 정전용량(feedback capacitance) C_m는 제1 도전층(111)과 제2 도전층(112) 사이에 형성되며, 적분 정전용량(integrating capacitance) C_i는 제3 도전층(113) 및 제4 도전층(114) 사이에 형성된다. 손가락(5)이 검측 스크린(100)과 접촉하는 경우 손가락(5)은 도전 보더(200)와 전기적으로 연결된다. 손가락(5)이 검측 스크린(100)에 접촉하는 경우 도전 보더(200)가 손가락(5)과 전기적으로 연결되는 한 도전 보더(200)는 전기 전도성(electrically conductive)이다. 바람직하게, 도전 보더(200)는 금속으로 만들어진다. 검측 모듈(300)은 샘플링 단계(sampling stage)에서 감지 정전용량 C_f 및 피드백 정전용량 C_m을 충전하고, 적분 단계(integral stage)에서 감지 정전용량 C_f의 전하들(electric charges)및 피드백 정전용량 C_m의 전하들을 적분 정전용량 C_i로 전환(transfer) 하도록 제어하고, 적분 단계에서 적분 정전용량 C_i의 전압 변화량(voltage variation)을 측정하고, 그리고 전압 변화량에 따라 감지 정전용량 C_f를 계산하도록 구성된다.

일부 실시예들에서, 도 4 에 도시된 바와 같이, 제1 도전층(111), 제2 도전층(112), 제3 도전층(113), 및 제4 도전층(114)은 각각 검측 스크린(100)의 검측 면(detecting plane)과 평행하고, 상기 검측 면은 검측 스크린(100)이 위치하는 곳의 면으로서 이해된다. 달리 말하면, 제1 도전층(111), 제2 도전층(112), 제3 도전층(113), 및 제4 도전층(114)은 순차적으로 적층될 수 있고, 각각 검측 스크린(100)의 검측 면에 평행하다.

일부 실시예들에서, 도전 보더(200)는 각각의 검측 유닛들(110)의 제1 도전층(111), 제2 도전층(112), 제3 도전층(113), 및 제4 도전층(114)과 상이하다. 구체적으로, 제1 도전층(111), 제2 도전층(112), 제3 도전층(113), 및 제4 도전층(114)은 검측 스크린(100)의 내부에 위치하고, 그리고 외부로부터 절연되지만, 도전 보더(200)는 검측 스크린(100)의 외부에 위치하고 검측 스크린(100)을 둘러ㅆ싸게된다(surround). 손가락(5)이 도체이기 때문에, 손가락(5)은 손가락(5)이 검측 스크린(100)상에 위치하는 경우, 도전 보더(200)와 전기적으로 연결되고, 그리고 도전 보더(200)를 통해 손가락(5)으로 신호가 전송될 수 있다. 도전 보더(200)는 손가락(5)의 완전한(full) 접촉을 위하여 검측 스크린(100)의 표면에 관하여 볼록함을 이해하여야 한다.

달리 말하면, 일부 실시예들에서, 도 2 에 도시된 바와 같이, 복수의 검측 유닛들(110)은 2차원 검측 배열(4)로 배치될 수 있고, 그리고 도전 보더(200)는 검측 배열(4)을 둘러쌀 수 있고, 지문이 검측되는 경우 손가락(5)을 통해 신호를 제공할 수 있다. 손가락(5)이 검측 스크린(100)상에 위치하는 경우, 도전 보더(200)는 손가락(5)과 전기적으로 연결되고, 손가락(5)을 통해 기준 신호를 제공하고 그리고 검측 배열(4)과 함께 손가락의 패턴의 수집을 완료한다. 각각의 검측 유닛(110)의 상위(top) 도전층(즉, 제1 도전층(111))과 손가락(5) 사이에 형성된 감지 정전용량 C_f의규모(magnitude)는 패턴의 피크 또는 밸리의 특성을 나타내며 그리고 검측 배열(4)의 복수의 검측 유닛들(110)과 손가락 사이에 형성된 감지 정전용량 C_f는 지문 특성을 나타낸다.

일부의 실시예들에서, 도 4에 도시된 바와 같이 각각의 검측 유닛(110)은 추가적으로 제2 도전층(112)과 제3 도전층(113) 사이에 형성된 제 5 도전층(115)을 포함하고, 이는 제2 도전층(112)과 제3 도전층(113) 사이에서 격리층(isolative layer)으로서 사용된다. 일부의 실시예들에서 제 5 도전층(115)은 접지되거나 고정 전위(fixed potential)와 연결되고, 금속 또는 다결정 실리콘(polycrystalline silicon)으로 이루어진다. 달리 말하면, 일부의 실시예들에서, 도전층(112)의 전위가 고정되지 않고, 상이한 전위들 사이로 충전될 수 있기 때문에, 다른 회로들 상의 도전층(112)의 전위에서의 변화의 영향을 피하기 위하여, 제 5 도전층(115)은 제2 도전층(112) 아래에 격리층으로서 위치할 수 있으며, 여기서 제 5 도전층은 접지 또는 고정 전위와 연결되고, 그리고 다결정 실리콘으로 이루어진다.

일부의 실시예들에서, 각각의 검측 유닛(110)은 추가적으로 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 상기 제4 도전층 및 상기 제 5 도전층의 인접 도전층들(adjacent conductive layers) 사이에 형성된 복수의 절연층(inlsulating layers)들을 더 포함한다. 구체적으로, 도 4 에 도시된 바와 같이, 검측 유닛(110)은 제1 도전층(111)과 제2 도전층(112) 사이에 형성된 제1 절연층(11), 제2 도전층(112)과 제 5 도전층(115) 사이에 형성된 제2 절연층(12), 제 5 도전층(115)과 제3 도전층(113) 사이에 형성된 제3 절연층(14), 제3 도전층(113)과 제4 도전층(114) 사이에 형성된 제 5 절연층(15)을 포함할 수 있다. 또한, 각각의 검측 유닛(110)은 층(16)을 추가적으로 포함하고, 층(16)은 전기적 연결, 다른 액티브(active) 디바이스들 또는 패시브(passive) 디바이스들을 연결하거나, 전기적인 차폐(shielding) 등을 위하여 구성되는 다른 도전층들을 포함할 수 있다.

일부의 실시예들에서, 제1 도전층(111)과 제2 도전층(112) 사이에 형성된 피드백 정전용량 C_m의 규모는 절연층(11)의 두께의 조정에 의하여 조절될 수 있다; 그리고 제3 도전층(113)과 제4 도전층(114) 사이에 형성된 적분 정전용량 C_i의 규모는 절연층(15)의 두께의 의 조정에 의하여 조절될 수 있다.

일부의 실시예들에서, 각각의 검측 유닛(110)은 제1 도전층(111)을 덮도록 구성되는 보호층(protective layer)을 추가적으로 포함한다. 예를 들어, 도 4에 도시된 바와 같이, 제1 도전층(111)은 보호층으로서 격리층(10)으로 덮일 수 있고, 이는 지문 센서의 패키지로서 사용될 수 있으며 그리고 내부 검측 구조에 대한 보호를 제공한다.

일부의 실시예들에서, 도 1 에 도시된 바와 같이, 검측 모듈(300)은 샘플링 단계에서 감지 정전용량 C_f 및 피드백 정전용량 C_m을 충전하고, 적분 단계에서 감지 정전용량 C_f 및 피드백 정전용량 C_m의 전하들을 적분 정전용량 C_i로 전환 하도록 측정 및 제어하고, 적분 단계에서 적분 정전용량 C_i의 전압 변화량을 측정하고, 그리고 전압 변화량에 따라 감지 정전용량 C_f를 계산하도록 구성된다.

일부의 실시예들에서, 도 1 에 도시된 바와 같이 검측 모듈(300)은 기준 전압 공급 유닛(reference voltage supplying unit)(310), 증폭 유닛(amplifying unit)(320), 전압 검측 유닛(voltage setecting unit)(330) 및 스위칭 유닛(switching unit)(340)을 포함한다.

구체적으로, 기준 전압 공급 유닛(310)은 제1 기준 전압, 제2 기준 전압 제3 기준 전압 및 제4 기준 전압을 공급하도록 구성된다. 증폭 유닛(320)은 적분 정전용량 C_i의 전압을 증폭하도록 구성된다. 전압 검측 유닛(330)은 증폭 유닛(320)과 연결되고 그리고 적분 정전용량 C_i의 전압을 검측하도록 구성된다. 스위칭 유닛(340)은 샘플링 단계에서, 도전 보더(200)를 통해 손가락(5)으로 제1 기준 전압을 공급하고 그리고 제1 도전층(111) 및 제2 도전층(112)에 각각 제2 기준 전압을 공급하고, 그리고 적분 단계에서 도전 보더(200)를 통해 손가락(5)으로 제2 기준 전압을 공급하고 제2 도전층(112)에 제3 기준 전압 또는 제4 기준 전압을 공급하도록 구성된다. 일부의 실시예들에서, 증폭 유닛(320)의 제1 입력 단자(input terminal)는 제4 도전층(114)과 연결되고, 증폭 유닛(320)의 제2 입력 단자는 제2 기준 전압과 연결되고, 그리고 증폭 유닛(320)의 출력 단자는 제3 도전층(113)과 연결된다. 예를 들어, 도 4 에 도시된 바와 같이, 증폭 유닛(320)은 연산 증폭기(operational amplifier)(6)일 수 있고, 증폭 유닛(320)의 제1 입력 단자는 연산 증폭기(6)의 음의 입력 단자일 수 있고, 증폭 유닛(320)의 제2 입력 단자는 연산 증폭기(6)의 양의 입력 단자일 수 있다. 게다가, 전압 검측 유닛(330)은 양자화기(quantizer), 변조기(modulator) 및 그와 같은 것들을 포함할 수 있다.

일부의 실시예들에서, 도 4 에 도시된 바와 같이 검측 모듈(300)은 리셋 스위치 S0를 더 포함하고, 여기서 리셋 스위치 S0의 제1 단자는 제3 도전층(113)과 연결되고 그리고 리셋 스위치 S0의 제2 단자는 제4 도전층과 연결된다.

일부의 실시예들에서, 도 4 에 도시된 바와 같이, 스위칭 유닛(340)은 제1 스위치 S1, 제2 스위치 S2, 제3 스위치 S3, 제4 스위치 S4 및 제어기(341)를 포함한다. 제1 스위치 S1의 제1 단자는 도전 보더(200)에 연결되고, 제1 스위치 S1의 제2 단자는 제1 기준 전압 V_ref와 연결되고 그리고, 제1 스위치 S1의 제3 단자는 제2 기준 전압 VCM과 연결된다. 제2 스위치 S2의 제1 단자는 제1 도전층(111)과 연결되고, 제2 스위치 S2의 제2 단자는 증폭 유닛(320)의 제1 입력 단자와 연결된다. 제3 스위치 S3의 제1 단자는 제1 도전층(111)과 연결되고, 제3 스위치 S3의 제2 단자는 제2 기준 전압 VCM과 연결된다. 제4 스위치 S4의 제1 단자는 제2 도전층(112)과 연결되고, 제4 스위치 S4의 제2 내지 제4 단자는 제3 기준 전압 V_ref _{_H}, 제4 기준 전압 V_ref _{_L}, 및 제2 기준 전압 VCM과 각각 연결된다. 제어기(341)는 제1 스위치 S1, 제2 스위치 S2, 제3 스위치 S3, 및 제4 스위치 S4를 각각 스위치 on 또는 off 하도록 제어하도록 구성된다.

달리 말하면, 각각의 검측 유닛(110)에 대하여, 상위 도전층(즉, 제1 도전층(111))은 감지 정전용량 C_f의 검측 전극으로서 사용되고, 그리고 제1 도전층(111)은 연산 증폭기(6)의 음의 입력 단자에 제2 스위치 S2를 통해 연결되거나, 또는 제3 스위치 S3를 통해 고정 전위(즉, 제2 기준 전압 VCM)에 연결되고, 연산 증폭기(6)의 양의 입력 단자는 고정 전위(즉, 제2 기준 전압 VCM)에 연결된다. 그러므로, 연산 증폭기(6)의 양의 입력 단자 및 음의 입력 단자의 가상 단락(short) 특성의 수단들에 의하여, 각각의 검측 유닛(110)은 고정 전위(즉, 제2 기준 전압 VCM)로 남아있을 수 있고, 이는 기생 정전용량들의 영향력을 제거할 수 있다.

일부의 실시예들에서, 제어기(341)는 전압 검측 유닛(330)과 연결되고, 그리고 전압 검측 유닛(330)의 출력에 따라 제3 기준 전압 V_ref _{_H}, 또는 제4 기준 전압 V_ref _{_L}을 제2 도전층(112)에 공급하도록 구성된다.

이하에서, 각각의 검측 유닛(110)은 도 3을 참조하여 자세히 설명된다.

예를 들어, 도 3 에 도시된 바와 같이, 검측 유닛(110)의 상위 도전층(2)은 제1 도전층(111)이다. 제1 도전층(111)과 손가락(5) 사이에 감지 정전용량 C_f가 형성된 경우, 손가락(5)은 제1 스위치 S1을 통해 상이한 기준 전압들에 연결될 수 있고, 그리고 제1 도전층(111)은 제2 스위치 S2를 통해 연산 증폭기(6)의 음의 입력 단자에 연결될 수 있거나, 또는 제3 스위치 S3을 통해 고정 전위 VCM과 연결될 수도 있다. 적분 정전용량 C_i는 연산 증폭기(60)의 음의 입력 단자와 연산 증폭기(6)의 출력 단자 사이에 연결되고, 그리고 리셋 스위치 S0 및 적분 정전용량 C_i은 적분 정전용량 C_i을 리셋하기 위하여 병렬적이다. 피드백 정전용량 C_m은 변조기의 뺄셈(subtraction) 함수(function)를 완료할 수 있고, 피드백 정전용량 C_m의 제1 단자는 제1 도전층(111)과 연결되고 그리고 피드백 정전용량 C_m의 제2 단자는 변조기의 출력에 따라 상이한 기준 전압들과 연결된다. 연산 증폭기(6)의 출력 단자는 양자화기(7)의 입력 단자와 연결되고, 그리고 양자화기(7)는 변조에서의 연산 증폭기(6)의 출력 신호의 코스 양자화(coarse quantiztion)를 완료하고 변조기의 출력 신호를 제공한다. 한편으로는 양자화기(7)의 출력 신호는 S1 내지 S4에 타이밍 신호들을 제공하기 위하여 타이밍 제어 모듈(timing control module)(9)에 연결되고, 다른 한편으로는, 양자화기(7)의 출력 신호는 감지 정전용량 C_f를 획득하기 위하여 코스(coarsely) 양자화된 신호를 프로세스 할 수 있는 DSP(Digital Signal Processing) 모듈(8)에 공급되는 코스 양자화된 신호로서 사용될 수 있다.

도 3 에 도시된 바와 같이, 지문 검측의 프로세스는 샘플링 단계 및 적분 단계를 포함할 수 있다. 샘플링 단계에서, 도전 보더(200)와 손가락(5)의 전기적인 연결에 의하여, 제1 스위치 S1은 제1 기준 전압 V_ref에 연결되고, 제2 스위치 S2는 off로 스위치되고, 제3 스위치 S3은 on 으로 스위치되고, 제4 스위치 S4는 제2 기준 전압 VCM 에 연결되고, 제1 도전층(111)과 손가락(5)사이에 형성된 감지 정전용량 C_f의 전하들의 양은 (V_ref - VCM)*C_f 일 수 있다. 적분 단계에서, 제1 스위치 S1은 제2 기준 전압 VCM과 연결되고, 제2 스위치 S2는 on으로 스위치되고, 제3 스위치 S3는 off로 스위치되고, 제4 스위치 S4는 양자화기(7)의 출력에 따라 제3 기준 전압 V_ref _{_H}또는제4 기준 전압 V_ref _{_L}과 연결된다. 예를 들어, 양자화기(7)의 출력이 high 인 경우, 제4 스위치 S4는 제3 기준 전압 V_ref _{_H}과 연결되고, 양자화기(7)의 출력이 low 인 경우, 제4 스위치 S4는 제4 기준 전압 V_ref _{_L}과 연결된다. 연산 증폭기(6)의 음의 입력 단자 A 및 양의 입력 단자 B는 연산 증폭기(6)의 입력 단자들의 가상 단락 특성 때문에 제2 기준 전압 VCM으로 남을 수 있다. 이때, 감지 정전용량 C_f의 두 개의 단자들의 전압들은 동일하고, 감지 정전용량 C_f의 전하들(즉, (V_ref - VCM) * C_f)은 적분 정전용량 C_i로 전환될 수 있다. 동시에, 피드백 정전용량 C_m은 또한 뺄셈 함수의 완료를 필요로 하고, 피드백 정전용량 C_m의 전환된 전하들의 양은 (V_ref _{_H/L} - VCM) * C_m 일수 있고, 그러므로 적분 정전용량 C_i의 전하 변화량은 (V_ref-VCM) * C_f - (V_ref _{_H/L} - VCM)*C_m일 수 있다. 그러므로, 샘플링 단계 및 적분 단계의 과정(course)이 완료된 후, 연산 증폭기(6)의 출력의 전압 변화량은 △V=[(V_ref-VCM) * C_f - (V_ref _{_H/L} - VCM)*C_m]/C_i 일수 있고, 여기서 △V는 전압 변화량을 나타낸다. 알 수 있는 바와 같이, △V에 관한 관련된 항목들 중에서, 오직 C_f 가 변화가능하며, 그러므로 △V는 C_f에 관한 함수(즉, 변조기의 출력은 C_f의 함수임)이고, 그것에 의하여 C_f의 검측이 달성된다. 도 3의 양자화기(7)는 알려진 타입들의 비교기들(comparators)에 의하여 달성될 수 있고, 타이밍 제어 모듈(9)에 의하여 제공되는 타이밍 신호들은 기판(substrate)의 샘플링 및 통합 제어에 사용될 수 있고, 그래서 타이밍 신호들은 일반적으로 타이밍 신호들과 중복(overlapping) 되지 않는다. 코스 양자화 신호는 감지 정전용량 C_f의 변조 후에 변조기에 의하여 출력될 수 있고, 그리고 감지 정전용량 C_f의 디지털화된 결과를 획득하기 위하여 DSP 모듈(8)에 의하여 프로세싱될 필요가 있다.

검측 모듈(300)의 샘플링 단계 및 적분 단계에서, 검측은 CMOS 기술에 기초하여 제작된 연산 증폭기(6)에 의하여 달성될 수 있음을 알아야 한다. 연산 증폭기(6)의 음의 입력 단자와 양의 입력 단자 사이에 연결된 리셋 스위치 S0는 연산 증폭기(6)가 정확히 동작하는 것을 보장(ensure) 하기 위하여, DC 레벨에서 연산 증폭기(6)의 입력 단자들을 유지하기(keep) 위하여 사용될 수 있다. 리셋 스위치 S0는 연산 증폭기(6)가 바이어스(bias) 전압의 정상 상태임을 달성하기 위하여 매우 효율적이다. 연산 증폭기(6)의 양의 입력 단자가 가상 단락 특성에 기초하여, VCM의 전위에서 고정된 경우, 연산 증폭기(6)의 음의 입력 단자는 또한 VCM의 전위로 고정된다. 그러므로, 샘플링 단계alc 적분 단계에서 정상 동작을 보장하는 것이 가능하다.

이것은 추가적으로 입력 신호에 대한 변조 함수의 달성을 위하여 각각의 검측 유닛(110)은 독립하여 연산 증폭기(6)를 포함할 수 있음이 알려져 있다. 전체 회로의 영역(area)을 감소시키기 위하여, 연산 증폭기(6)는 반드시 간단한 구조를 가져야 한다. 오버 샘플링 기술이 사용됨으로 인하여, 연산 증폭기(6)의 성능에 대한 요구 조건은 다른 검측 기술들에 비하여 낮아야 하며, 이는 연산 증폭기(6)를 단순화 하기에 용이하다(easier).

요약하자면, 스위칭 정전용량의 오버 샘플링 검측에서, 입력 전압 신호 또는 입력 전류 신호를 고정 값으로 유지하고, 그리고 샘플링 정전 용량의 규모를 변수(variable)로서 사용함으로써, 본 정전 용량의 관련된 변화량의 검측이 가능하게 된다. 지문 검측이 정전 용량검측이므로, 본 원리를 사용함으로써, 지문 정전용량의 정량화(quantifying)가 분리된 프론트 엔드 검측 회로 없이 직접적으로 달성될 수 있고, 그러므로 회로 구조는 단순화되고, 회로의 노이즈는 감소되며, 그래서 지문 검측의 정확도는 증가된다.

본 개시의 실시예들에 따라 지문 인식을 위한 정전용량 검측 디바이스의 경우, 검측 모듈은 샘플링 단계에서 감지 정전용량 및 피드백 정전용량을 충전하고, 적분 단계에서 감지 정전용량 및 피드백 정전용량의 전하들을 적분 정전용량으로 전환하도록 측정 및 제어하고, 동시에, 적분 단계에서 적분 정전용량의 전압 변화량을 측정하고, 그리고 지문 인식을 달성하기 위하여 전압 변화량에 따라 감지 정전용량을 계산한다. 그러므로, 본 개시의 실시예들에 따라 지문 인식을 위한 정전용량 검측 디바이스는 적어도 다음의 장점들을 가진다: (1) 일반적인(general) 프론트 엔드(front-end) 검측 회로를 피하기 위해 지문 신호를 디지털 정전용량 신호로 변경함으로서, 회로 스케일은 크게 감소하고, 더 작은 회로 스케일이 더 작은 노이즈 및 전력 소모를 가지기 때문에, 지문 인식을 위한 정전용량 검측 장치는 높은 검측 정확성과 낮은 전력 소모를 가진다; (2) 연산 증폭기(operational amplifier)를 통해 고정 전위(fixed potential)에서 기생 정전용량들을 유지함으로써, 회로의 기생 정전용량들은 전하 전환(transferring)에 영향을 미치지 않고, 그러므로 입력 신호 상에서의 기생 정전용량들의 효과(effect)를 제거하는 것이 가능하고, 그리고 스위칭 디바이스의 검측(detection) 정확성에 대한 영향력(influence)을 제거하는 것이 가능하고, 이로써 검측 정확성이 증가된다.

게다가, 본 개시의 실시예들은 또한 본 개시의 전술한 실시예들에 따라 지문 인식을 위한 정전용량 검측 디바이스를 포함하는 지문 인식 장치를 제공한다.

본 개시의 실시예들에 따라 지문 인식 장치의 경우, 검측 모듈은 샘플링 단계에서 감지 정전용량 및 피드백 정전용량을 충전하고, 적분 단계에서 감지 정전용량 및 피드백 정전용량의 전하들을 적분 정전용량으로 전환하도록 측정 및 제어하고 동시에, 적분 단계에서 적분 정전용량의 전압 변화량을 측정하고, 그리고 지문 인식을 달성하기 위해 전압 변화량에 따라 감지 정전용량을 계산한다. 그러므로, 본 개시의 실시예들에 따라 지문 인식 장치는 적어도 다음의 장점들을 가진다: (1) 일반적인(general) 프론트 엔드(front-end) 검측 회로를 피하기 위해 지문 신호를 디지털 정전용량 신호로 변경함으로서, 회로 스케일은 크게 감소하고, 더 작은 회로 스케일이 더 작은 노이즈 및 전력 소모를 가지기 때문에, 지문 인식을 위한 정전용량 검측 장치는 높은 검측 정확성과 낮은 전력 소모를 가진다; (2) 연산 증폭기(operational amplifier)를 통해 고정 전위(fixed potential)에서 기생 정전용량들을 유지함으로써, 회로의 기생 정전용량들은 전하 전환(transferring)에 영향을 미치지 않고, 그러므로 입력 신호 상에서의 기생 정전용량들의 효과(effect)를 제거하는 것이 가능하고, 그리고 스위칭 디바이스의 검측(detection) 정확성에 대한 영향력(influence)을 제거하는 것이 가능하고, 이로써 검측 정확성이 증가된다.

순서도(flowing diagram) 또는 다른 수단들에서 설명된 임의의 프로세스 또는 방법은 모듈, 세그먼트 또는 특정(ceratin) 로직 함수 또는 프로세스를 달성하도록 구성되는 절차들의 하나 이상의 실행 명령 코드들을 포함하는 부분으로서 이해될 수 있으며, 그리고 본 개시의 바람직한 실시예들은 다른 성능(performance)을 포함하고, 이러한 성능은 보여지거나, 논의된 순서(order) 대신에, 거의 동시재의 방법 또는 반대의 순서와 같은, 다른 순서들에 의해 달성될 수도 있고, 이는 본 발명의 실시예들이 속하는 기술분야에서 통상의 기술에 의해 인식되어야 한다.

여기서 순서도 또는 다른 수단들에 설명에 표시된 논리적 함수를 수행하기 위한 실행 코드의 일정한 순서 테이블(constant sequence table)과 같은, 로직 및/또는 절차(procedure)는 코드 실행 시스템, 디바이스, 또는 장비(equipment) (이러한 시스템은 컴퓨터에 기초하고, 시스템은 프로세서 또는 코드 실행 시스템, 디바이스 및 장비로부터 다른 시스템 호출 코드(fetching codes) 또는 실행 코드들을 포함함) 또는 사용될 코드 실행 시스템, 디바이스 또는 장비의 조합을 채용하도록 임의의 컴퓨터 판독가능 저장 매체(computer readable storage medium)에서 수행될 수 있다. 본 발명의 설명과 관련하여, "컴퓨터 판독가능 저장 매체"는 코드 실행 시스템, 디바이스, 장비 또는 사용될 코드 실행 시스템, 디바이스 또는 장비의 조합을 사용하도록 저장, 통신, 전파(propagating) 또는 전송 프로그램(transmitting program)을 포함하는 임의의 디바이스를 포함할 수 있다. 컴퓨터 판독가능 매체는 구체적인 예들(비 완전한 항목(non-exhaustive list)을 포함한다: 하나 이상의 선(wire)의 배열(arrangement)들을 가지는 접속부(connecting portion)(전자 디바이스), 포터블 컴퓨터 디스크 카트리지(portagle computer disc cartidge)(마그네틱 디바이스), 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 전기적 프로그램어블 판독-전용 메모리(EPROMM 또는 플래시 메모리), 광섬유 디바이스 및 콤팩트 디스크 판독-전용메모리(CDROM). 게다가, 컴퓨터 판독가능 저장 매체는 종이들 또는 프로그램이 프린트된 다른 적절한 매체일수도 있고, 종이 또는 적절한 매체로서 컴퓨터 메모리에 저장될 수 있는 프로그램을 전자적으로 획득하기 위하여 필요한 경우, 광학 스캔될 수 있으며, 그리고 다른 방법들로 편집되고 해석되거나 또는 처리될 수 있다.

본 발명의 각각의 부분은 하드웨어, 소프트웨어, 펌웨어(firmware) 또는 이들의 조합으로 구현될 수 있음을 이해하여야 한다. 본 발명의 전술한 실시예들에서, 복수의 절차(procedure) 또는 방법들은 컴퓨터 메모리에 저장되고 적절한 코드 실행 시스템에 의하여 실행되는 소프트웨어 또는 하드웨어로 구현될 수 있다. 예를 들어, 복수의 절차 또는 방법이 하드웨어에 의해 수행되는 경우, 본 발명의 또다른 실시예에서와 같이, 하나 이상의 데이터 신호들의 어플리케이션에 따라 다양한 논리 함수들을 수행하기 위한 논리 게이트를 가지는 이산 논리 회로, 적당한 논리 게이트들을 가지는 어플리케이션 특정 통합 회로들, 프로그램어블 게이트 배열들(PGA), 및 필드 프로그램어블 게이트 배열들(FPGA)과 같은 알려진 기술 또는 이들의 조합 중 임의의 하나가 사용될 수 있다.

본 기술의 통상의 지식을 가진 자에 의하여 전술한 실시예들의 방법에서의 전부 또는 일부의 단계들은 프로그램을 통한 하드웨어와 관련한 명령에 의하여 수행될 수 있으며, 프로그램은 컴퓨터 판독가능 저장 매체에 저장될 수 있고, 그리고 프로그램은 프로그램이 실행될 경우 방법의 단계들의 한 단계 또는 조합을 포함함이 이해될 수 있다.

게다가, 본 개시의 각각의 기능적(functional) 유닛은 하나의 프로세싱 모듈로 통합될 수 있거나, 또는 각각의 기능적 유닛은 독립 유닛으로서 존재하거나, 또는 둘 이상의 기능적 유닛들이 하나의 모듈에서 통합될 수 있다. 통합된 모듈은 하드웨어 또는 소프트웨어에 포함될 수 있다. 통합된 모듈이 소프트웨에 포함되고, 그리고 독립 생산물(produtc)로서 판매되거나 사용되는 경우, 컴퓨터 판독가능 저장 매체에 저장될 수 있다.

컴퓨터 판독가능 저장 매체는 판독-전용 메모리들, 마그네틱 디스크들(magnetic disks), 또는 광학 디스크들일 수 있으나, 이에 제한되지 않는다.

본 명세서 전반의 참조 "실시예", "일부의 실시예들", "일 실시예(one embodiment)", "다른 예시", "예시", "특정 예시" 또는 "일부의 예시들"은 본 발명의 적어도 하나의 실시예 또는 예시들에 포함되는 실시예 또는 예시와 연결되서 설명되는 특별한(particular) 특성(feature), 구조, 재료(material) 또는 특징을 의미한다. 그러므로, 본 명세서 전반의 다양한 위치에서의 "일부의 실시예들에서", "일 실시예에서", "실시예에서", "다른 예시에서", "예시에서", "특정 예시에서", "일부의 예시에서"와 같은 문구들(phrases)의 표현들(appearances)은 본 개시의 일부의 실시예 또는 예시를 필수적으로 참조하는 것은 아니다. 뿐만 아니라, 특별한 특성들, 구조들 재료들, 또는 특징들은 하나 이상의 실시예들 또는 에시들에서 임의의 적절한 방식으로 조합될 수 있다.

설명을 위한 실시예들이 보여지고 설명되었음에도 불구하고, 전술한 실시예들은 본 개시를 제한하지 않으며, 변경들(changes), 대안들(alternatives) 또는 변형들(modifications)이 본 개시의 정신(spirit), 원리(principles)들 및 범위(scope)를 벗어나지 않고 실시예들에서 행해질 수 있음이 통상의 기술자에 의하여 인식될 수 있다.

Claims

지문(fingerprint) 식별(identification)을 위한 정전용량(capacitance) 검측 디바이스로서,
도전 (conductive) 보더(border);
복수의 검측 유닛들을 포함하는 검측 스크린(detecting screen)
－여기서 각각의 검측 유닛은: 제1 도전층(conductive layer), 제2 도전층, 제3 도전층 및 제4 도전층을 포함하고, 여기서 감지 정전용량(sensing capacitance)이 상기 제1 도전층과 검측 스크린과 접촉하는 손가락 사이에 형성되며, 피드백 정전용량(feedback capacitance)이 상기 제1 도전층과 상기 제2 도전층 사이에 형성되며, 적분 정전용량(integrating capacitance)이 상기 제3 도전층과 상기 제4 도전층 사이에 형성되며 그리고 상기 손가락이 상기 검측 스크린에 접촉하는 경우, 상기 손가락은 상기 도전 보더와 전기적으로 연결됨－;
샘플링 단계(stage)에서 상기 감지 정전용량 및 피드백 정전용량을 충전하고(charge), 적분 단계에서 상기 감지 정전용량의 전하(electric charges) 및 상기 피드백 정전용량의 전하가 적분 정전용량으로 전환(transfer) 하도록 제어하고, 상기 적분 단계에서 상기 적분 정전용량의 전압 변화량(voltage variation)을 측정하고 그리고, 상기 전압 변화량에 따라 감지 정전용량을 계산하도록 구성되는 검측 모듈;
을 포함하는
지문 식별을 위한 정전용량 검측 디바이스.
제1 항에 있어서,
상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층은, 각각 상기 검측 스크린의 검측 면에 대하여 평행인,
지문 식별을 위한 정전용량 검측 디바이스.
제1 항 또는 제2 항에 있어서,
각각의 검측 유닛은 추가적으로,
상기 제2 도전층과 상기 제3 도전층 사이에 형성된 제 5 도전층을 포함하고, 여기서 상기 제 5 도전층은 제2 도전층과 상기 제3 도전층 사이에서 격리층(isolative layer)으로서 사용되는,
지문 식별을 위한 정전용량 검측 디바이스.
제3 항에 있어서,
상기 제 5 도전층은 접지되거나 또는 고정 전위(fixed potential)와 연결되고, 그리고 금속 또는 다결정 실리콘(polycrystalline silicon)으로 이루어지는,
지문 식별을 위한 정전용량 검측 디바이스.
제1 내지 제4 항 중 어느 한 항에 있어서,
상기 각각의 검측 유닛은:
상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 상기 제4 도전층 및 상기 제 5 도전층의 인접 도전층들(adjacent conductive layers) 사이에 형성된 복수의 절연층(inlsulating layers)들을 더 포함하는,
지문 식별을 위한 정전용량 검측 디바이스.
제1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 각각의 검측 유닛은:
상기 제1 도전층을 덮도록(cover) 구성되는 보호층을 더 포함하는,
지문 식별을 위한 정전용량 검측 디바이스.
제1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 검측 모듈은:
제1 기준 전압(reference voltage), 제2 기준 전압, 제3 기준 전압 및 제4 기준 전압을 공급하도록 구성되는 기준 전압 공급 유닛;
적분 정전 용량의 전압을 증폭하도록 구성된 증폭 유닛－여기서 상기 증폭 유닛의 제1 입력 단자(terminal)는 상기 제4 도전층과 연결되고, 상기 증폭 유닛의 제2 입력 단자는 상기 제2 기준 전압과 연결되고, 그리고 상기 증폭 유닛의 출력 단자는 상기 제3 도전층과 연결됨－;
상기 증폭 유닛과 연결되고 상기 적분 정전용량의 전압을 검측하도록 구성되는 전압 검측 유닛;
상기 샘플링 단계에서, 상기 도전 보더를 통해 상기 손가락으로 상기 제1 기준 전압을 공급하고, 그리고 상기 제1 도전층 및 상기 제2 도전층에 각각 상기 제2 기준 전압을 공급하고, 그리고 상기 적분 단계에서, 상기 도전 보더를 통해 상기 손가락으로 상기 제2 기준 전압을 공급하고 상기 제2 도전층에 상기 제3 기준 전압 또는 상기 제4 기준 전압을 공급하도록 구성되는 스위칭 유닛;
을 포함하는,
지문 식별을 위한 정전용량 검측 디바이스.
제 7 항에 있어서,
상기 검측 모듈은:
리셋(resetting) 스위치를 더 포함하며,
상기 리셋 스위치의 제1 단자는 상기 제3 도전층과 연결되고 상기 리셋 스위치의 제2 단자는 상기 제4 도전층과 연결되는,
지문 식별을 위한 정전용량 검측 디바이스.
제 7 항에 있어서,
상기 스위칭 유닛은:
제1 스위치－상기 제1 스위치의 제1 단자는 상기 도전 보더에 연결되고, 상기 제1 스위치의 제2 단자는 상기 제1 기준 전압과 연결되고 상기 제1 스위치의 제3 단자는 상기 제2 기준 전압과 연결됨－;
제2 스위치－상기 제2 스위치의 제1 단자는 상기 제1 도전층과 연결되고, 상기 제2 스위치의 제2 단자는 상기 증폭 유닛의 제1 입력 단자와 연결됨－;
제3 스위치－상기 제3 스위치의 제1 단자는 상기 제1 도전층과 연결되고, 상기 제2 스위치의 제2 단자는 상기 제2 기준 전압과 연결됨－;
제4 스위치－상기 제4 스위치의 제1 단자는 상기 제2 도전층과 연결되고, 상기 제4 스위치의 제2 내지 제4 단자들은 각각 상기 제3 기준 전압, 상기 제4 기준 전압, 및 상기 제2 기준 전압과 연결됨－; 및
상기 제1 스위치, 상기 제2 스위치, 상기 제3 스위치 및 상기 제4 스위치를 제어하도록 구성되는 제어기;
를 포함하는,
지문 식별을 위한 정전용량 검측 디바이스.
제 9 항에 있어서,
상기 컨트롤러는 상기 전압 검측 유닛과 연결되고 그리고 상기 전압 검측 유닛의 출력에 따라 상기 제3 기준 전압 또는 상기 제4 기준 전압을 상기 제2 도전층에 공급하도록 구성되는,
지문 식별을 위한 정전용량 검측 디바이스.
지문 식별 장치로서,
청구항 제1 항 내지 제10 항 중 어느 한 항에 따라 지문 식별을 위한 정전용량 검측 디바이스;
를 포함하는,
지문 식별 장치.