KR20160126805A - Thermoelectric device moudule and device using the same - Google Patents

Thermoelectric device moudule and device using the same Download PDF

Info

Publication number
KR20160126805A
KR20160126805A KR1020150058344A KR20150058344A KR20160126805A KR 20160126805 A KR20160126805 A KR 20160126805A KR 1020150058344 A KR1020150058344 A KR 1020150058344A KR 20150058344 A KR20150058344 A KR 20150058344A KR 20160126805 A KR20160126805 A KR 20160126805A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
thermoelectric
receiving groove
semiconductor
Prior art date
Application number
KR1020150058344A
Other languages
Korean (ko)
Other versions
KR102304713B1 (en
Inventor
노명래
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150058344A priority Critical patent/KR102304713B1/en
Publication of KR20160126805A publication Critical patent/KR20160126805A/en
Application granted granted Critical
Publication of KR102304713B1 publication Critical patent/KR102304713B1/en

Links

Images

Classifications

    • H01L35/04
    • H01L35/08
    • H01L35/32

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

An embodiment of the present invention relates to a thermoelectric module which can improve reliability by preventing a short circuit. In an embodiment of the present invention, the thermoelectric module includes a first substrate having a plurality of first electrodes; a second substrate facing the first substrate and having a plurality of second electrodes; a plurality of thermoelectric elements disposed between the first substrate and the second substrate and electrically connected to the first electrode and the second electrode; a solder pattern layer disposed among the first electrode and the second electrode and the thermoelectric element; and a receiving groove for receiving the thermoelectric element and the solder pattern layer on the first substrate and the second substrate. So, a short circuit with an electrode pattern can be prevented.

Description

열전모듈 및 이를 포함하는 열전환장치{THERMOELECTRIC DEVICE MOUDULE AND DEVICE USING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a thermoelectric module,

본 발명의 실시예는 단락을 방지하여 신뢰성을 높일 수 있는 열전모듈에 대한 것이다.An embodiment of the present invention relates to a thermoelectric module that can prevent short-circuiting and enhance reliability.

일반적으로, 열전 변환 소자를 포함하는 열전 소자는 P형 열전 재료와 N형 열전 재료를 금속 전극들 사이에 접합시킴으로써, PN 접합 쌍을 형성하는 구조이다. 이러한 PN 접합 쌍 사이에 온도 차이를 부여하게 되면, 제벡(Seeback) 효과에 의해 전력이 발생됨으로써 열전 소자는 발전 장치로서 기능 할 수 있다. 또한, PN 접합 쌍의 어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전 소자는 온도 제어 장치로서 이용될 수도 있다.Generally, a thermoelectric element including a thermoelectric conversion element is a structure that forms a PN junction pair by bonding a P-type thermoelectric material and an N-type thermoelectric material between metal electrodes. When a temperature difference is given between the PN junction pairs, the power is generated by the Seeback effect, so that the thermoelectric device can function as a power generation device. Further, the thermoelectric element may be used as a temperature control device by a Peltier effect in which one of the PN junction pair is cooled and the other is heated.

이러한 열전소자는 냉각용 또는 온열용 장치나, 발전용 장비에 적용되어 다양한 열전환 효과를 구현할 수 있게 된다. 냉각 및 온열장치에 적용되는 열전소자는 PN 접합 쌍의 어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전 소자는 온도 제어 장치로서 이용될 수도 있다. 이에, 열전소자의 효율을 높일 수 있는 방식에 관심이 모아지고 있다.Such a thermoelectric element can be applied to a device for cooling or heating or a device for power generation to realize various thermal conversion effects. A thermoelectric device applied to a cooling and heating device can be used as a temperature control device by a Peltier effect in which one of the PN junction pairs is cooled and the other is heated. Accordingly, attention has been focused on a method of increasing the efficiency of a thermoelectric device.

나아가, 열전모듈의 기본 구조인 상부 기판과 하부 기판과의 열전소자의 접합 방식에서 솔더(solder)를 이용한 접합으로 인한 접촉저항 상승 및 기계적 강도저하의 문제로 열전효율이 저하되는 문제를 해소할 필요성이 대두 된다. 특히, 솔더접합시 솔더가 넘치게 되는 경우, 이웃하는 전극과 쇼트가 발생하여 불량율이 높아지게 되는 문제가 발생하게 된다.Furthermore, it is necessary to solve the problem that the thermoelectric efficiency is lowered due to the increase of the contact resistance and the decrease of the mechanical strength due to the bonding using the solder in the bonding method of the thermoelectric element between the upper substrate and the lower substrate, which is the basic structure of the thermoelectric module . Particularly, when the solder is overflowed at the time of solder bonding, there arises a problem that a shortage occurs with neighboring electrodes and the defect rate becomes high.

본 발명의 실시예는 상술한 문제를 해결하기 위해 안출된 것으로, 특히 열전모듈을 구성하는 기판에 솔더의 수용홈부를 마련하여, 솔더접합시 넘치게 되는 솔더를 수용하여 이동을 방지함으로써, 이웃하는 전극패턴과의 단락을 방지할 수 있도록 한다.In order to solve the above problems, an embodiment of the present invention has been devised in order to solve the above-mentioned problems. In particular, a substrate for constituting a thermoelectric module is provided with a groove for receiving a solder, Thereby preventing a short circuit with the pattern.

상술한 과제를 해결하기 위한 수단으로서, 본 발명의 실시예에서는, 다수의 제1전극을 구비한 제1 기판; 상기 제1 기판과 대향하여 배치되며, 다수의 제2전극을 구비한 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이에 배치되며, 상기 제1전극 및 상기 제2전극과 전기적으로 연결되는 복수의 열전소자; 상기 제1전극 및 상기 제2전극과 상기 열전소자 사이에 배치되는 솔더패턴층; 및 상기 제1기판 및 상기 제2기판에 상기 열전소자와 솔더패턴층을 수용하는 수용홈부;를 포함하는 열전모듈을 제공할 수 있도록 한다.According to an embodiment of the present invention, there is provided a plasma display panel comprising: a first substrate having a plurality of first electrodes; A second substrate facing the first substrate and having a plurality of second electrodes; And a plurality of thermoelectric elements disposed between the first substrate and the second substrate, the thermoelectric elements being electrically connected to the first electrode and the second electrode; A solder pattern layer disposed between the first electrode and the second electrode and the thermoelectric element; And a receiving groove for receiving the thermoelectric element and the solder pattern layer on the first substrate and the second substrate.

본 발명의 실시예에 따르면, 열전모듈을 구성하는 기판에 솔더의 수용홈부를 마련하여, 솔더접합시 넘치게 되는 솔더를 수용하여 이동을 방지함으로써, 이웃하는 전극패턴과의 단락을 방지할 수 있는 효과가 있다.According to the embodiment of the present invention, a solder receiving groove portion is provided in a substrate constituting a thermoelectric module to prevent solder that is overflowed during solder bonding to prevent movement, thereby preventing a short circuit with neighboring electrode patterns .

본 발명의 다른 실시예에 따르면, 제1기판 및 제2기판의 면적을 상이하게 형성하여 방열효율을 높일 수 있도록 하여 열전모듈의 박형화를 구현할 수 있도록 한다. 특히, 제1기판 및 제2기판의 면적을 상이하게 형성하는 경우 방열측의 기판의 면적을 크게 형성하여 열전달율을 높임으로써, 히트싱크를 제거하여 냉각 디바이스의 소형화, 박형화를 구현할 수 있는 장점도 구현된다.According to another embodiment of the present invention, the area of the first substrate and the area of the second substrate are different from each other to increase the heat radiation efficiency, so that the thermoelectric module can be thinned. Particularly, when the areas of the first substrate and the second substrate are formed differently, the area of the substrate on the heat-dissipating side is increased to increase the heat transfer rate, thereby realizing the miniaturization and thinning of the cooling device by removing the heat sink do.

또한, 본 발명의 다른 실시예에 따르면, 시트 기재상에 반도체층을 포함하는 단위부재를 적층하여 열전소자를 구현함으로써, 열전도도를 낮추며 전기전도도를 상승시켜, 냉각용량(Qc) 및 온도변화율(△T)가 현저하게 향상되는 열전소자 및 열전모듈을 제공할 수 있다. 아울러, 적층구조의 단위부재 사이에 전도성 패턴층을 포함시켜 전기전도도를 극대화할 수 있으며, 전체적인 벌크타입의 열전소자에 비해 현저하게 두께가 박형화되는 효과가 있다.According to another embodiment of the present invention, a unit member including a semiconductor layer is laminated on a sheet base material to form a thermoelectric element, thereby lowering the thermal conductivity and increasing the electrical conductivity, thereby increasing the cooling capacity Qc and the rate of temperature change DELTA T) of the thermoelectric element and the thermoelectric module can be remarkably improved. Further, the conductive pattern layer can be included between the unit members of the laminated structure to maximize the electrical conductivity, and the thickness can be remarkably reduced compared with the entire bulk type thermoelectric elements.

나아가, 본 발명의 다른 실시예에 따르면, 열전소자 자체의 구조를 상부와 하부의 폭이 중심부의 폭보다 넓은 구조로 구현하여, 열전효율을 극대화함으로써, 동일한 소재량으로 발전효율을 증가시킬 수 있도록 한다. 특히, 이는 동등한 발전성능에 대한 열전소자의 재료비를 감소시킬 수 있는 효과가 있다.Further, according to another embodiment of the present invention, the structure of the thermoelectric element itself can be realized in a structure in which the widths of the upper and lower portions are wider than the width of the central portion, thereby maximizing the thermoelectric efficiency, do. Particularly, this has the effect of reducing the material cost of the thermoelectric element to the equivalent power generation performance.

도 1 및 도 2는 본 발명의 실시예에 따른 열전모듈의 요부를 도시한 개념도이다.
도 3은 본 발명의 실시예에 따른 열전모듈의 적용예를 도시한 것이다.
도 4는 본 발명의 실시예에 다른 열전소자의 다른 구조를 도시한 개념도이다.
도 5 내지 도 7은 본 발명이 다른 실시예에 따른 열전소자의 구현예의 예시도이다.
FIG. 1 and FIG. 2 are conceptual diagrams showing the essential parts of a thermoelectric module according to an embodiment of the present invention.
FIG. 3 illustrates an application example of a thermoelectric module according to an embodiment of the present invention.
4 is a conceptual diagram showing another structure of a thermoelectric element according to an embodiment of the present invention.
5 to 7 are views illustrating an example of an embodiment of a thermoelectric device according to another embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
Hereinafter, the configuration and operation according to the present invention will be described in detail with reference to the accompanying drawings. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description with reference to the accompanying drawings, the same reference numerals denote the same elements regardless of the reference numerals, and redundant description thereof will be omitted. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

도 1은 본 발명의 실시예에 따른 열전소모듈의 기능을 설명하기 위한 개념도이며 도 2는 본 발명의 실시예에 따른 열전소모듈의 요부를 도시한 개념도이다.FIG. 1 is a conceptual view for explaining a function of a thermoelectric module according to an embodiment of the present invention, and FIG. 2 is a conceptual diagram showing a main part of a thermoelectric module according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 열전모듈은 다수의 제1전극(160a)을 구비한 제1 기판(140)과 상기 제1 기판(140)과 대향하여 배치되며, 다수의 제2전극(160b)을 구비한 제2 기판(150) 및 상기 제1 기판과 상기 제2 기판 사이에 배치되며, 상기 제1전극 및 상기 제2전극과 전기적으로 연결되는 복수의 열전소자(120, 130), 상기 제1전극 및 상기 제2전극과 상기 열전소자 사이에 배치되는 솔더패턴층(162a, 162b)을 포함하며, 특히, 상기 제1기판(140) 및 상기 제2기판(150)에 상기 제1전극 및 제2전극과 솔더패턴층을 수용하는 수용홈부(141, 151)를 포함하여 구성될 수 있도록 한다.1 and 2, a thermoelectric module according to an exemplary embodiment of the present invention includes a first substrate 140 having a plurality of first electrodes 160a, a first substrate 140 disposed to face the first substrate 140, A second substrate (150) having a plurality of second electrodes (160b), and a plurality of thermoelectric elements (150) disposed between the first substrate and the second substrate and electrically connected to the first and second electrodes And a solder pattern layer (162a, 162b) disposed between the first and second electrodes and the thermoelectric element, and in particular, the first substrate (140) and the second substrate 150 may include the receiving grooves 141, 151 for receiving the first and second electrodes and the solder pattern layer.

특히, 도 1에 도시된 구조와 같이, 전극패턴이 구비되는 제1기판(140)과 제2기판(150)은 열전소자(120, 130)을 사이에 두고 솔더링 공정을 통해 접합이 이루어지게 된다. 이 경우, 솔더링시 열에 의해 부풀어 오르는 부분(a1, a2)은 그 점성이 낮아져 전극간에 인접하는 부분(X)으로 흘러넘치게 되며, 이 경우 상호 인접하는 제1전극간에 단락(short)이 발생하거나, 도 1의 단위 구조가 다수 개가 결합된 모듈(도 3참조)의 경우, 제2전극(160b)의 양측 말단에서도, 이웃하는 다른 단위셀의 전극과 쇼트가 발생하게 된다.1, the first substrate 140 and the second substrate 150, which are provided with the electrode pattern, are bonded through the soldering process with the thermoelectric elements 120 and 130 interposed therebetween . In this case, the portions a1 and a2 swelled by heat at the time of soldering are lowered in viscosity and flow over the adjacent portion X between the electrodes. In this case, a short occurs between mutually adjacent first electrodes, In the case of a module in which a plurality of unit structures shown in Fig. 1 are combined (see Fig. 3), short-circuiting occurs at both ends of the second electrode 160b with electrodes of neighboring unit cells.

이에, 본 발명의 실시예에서는, 도 2에 도시된 것과 같이, 상기 제1기판(140)과 상기 제2기판(150)의 표면에 일정한 깊이를 가지는 홈구조를 가지는 수용홈부(141, 151)를 마련한다. 상기 수용홈부(141, 151)에는 제1전극(160a) 및 제2전극(160b)과 솔더패턴층(162a, 162b)을 수용할 수 있도록 한다. 상기 수용홈부는, 제1기판(140) 상에 구현되는 제1수용홈부(141)의 경우, 한 쌍의 열전소자와 접촉하는 제1전극(160a)가 배치되는 단위셀을 형성하고, 상기 제1수용홈부(141)의 내부에는, 상기 제1전극(160a)과 상기 한 쌍의 열전소자(120, 130)를 접합하는 솔더패턴층(162a)가 각각 배치되어, 솔더링 되게 된다. 이 경우, 상호 인접하는 상기 제1전극(160a) 사이의 영역(도 1에서의 X 영역)으로, 상기 솔더패턴층(162a)의 잔여물이 넘치게 되어 쇼트(단락)의 유려가 있다. 이를 방지하기 위해, 본 발명의 실시예에서는 상기 제1수용홈부(141)에, 상호 인접하는 제1전극(160a)들 사이에 돌출되어 배치되는 단락방지용 댐패턴(142)을 더 포함하여 구성될 수 있도록 한다. 단락방지용 댐패턴(142)의 경우, 인접하는 솔대패턴층의 넘침을 방지하는 기능을 수행하기위해, 상기 제1수용홈부(141)의 표면에서 돌출되며, 상기 제1전극(160a)과 상기 제1전극상(160a)에 적층되는 솔더패턴층의 두께 이상으로 돌출되도록 구현될 수 있도록 한다.2, receiving grooves 141 and 151 having grooves having a predetermined depth are formed on the surfaces of the first substrate 140 and the second substrate 150, . The first electrode 160a and the second electrode 160b and the solder pattern layers 162a and 162b can be accommodated in the receiving grooves 141 and 151. [ In the case of the first receiving groove part 141 formed on the first substrate 140, the receiving groove part forms a unit cell in which the first electrode 160a in contact with the pair of thermoelectric elements is disposed, A solder pattern layer 162a for bonding the first electrode 160a to the pair of thermoelectric elements 120 and 130 is disposed and soldered in the first housing recess 141. [ In this case, the residue of the solder pattern layer 162a overflows into a region (X region in FIG. 1) between the first electrodes 160a adjacent to each other, which may cause a short circuit. In order to prevent this, according to the embodiment of the present invention, the first receiving groove 141 may further include a short-circuit prevention dam pattern 142 protruded between adjacent first electrodes 160a . In the case of the short damming dam pattern 142, the shorting preventing dam pattern 142 protrudes from the surface of the first receiving groove 141 to prevent overflow of the adjacent stripe pattern layer, The electrode layer 160a may be formed to protrude beyond the thickness of the solder pattern layer.

나아가, 상기 제2기판(150) 상에 형성되는 제2수용홈부(151)의 경우, 상기 제2전극(160b) 및 솔더패턴층(162b)을 수용하는 구조의 우물구조의 구조물로 구현된다. '우물구조'의 구조란 오목한 홈이 일정 깊이로 구현되는 수용공간을 구현하는 구조로 정의한다. Furthermore, the second receiving groove 151 formed on the second substrate 150 may be implemented as a well structure having a structure that accommodates the second electrode 160b and the solder pattern layer 162b. The structure of the 'well structure' is defined as a structure that implements the accommodation space where the concave groove is realized at a certain depth.

이 경우, 상기 제2수용홈부의 깊이 역시, 상기 제2전극 상에 적층된 솔더패턴층의 두께 이상으로 구현될 수 있도록 한다. 이는, 도 3과 같이, 한 쌍의 열전소자를 포함하는 도 2와 같은 다수의 단위셀을 구현하는 열전모듈의 구조에서, 이웃하는 단위셀간의 쇼트를 방지하기 위함이다.In this case, the depth of the second receiving groove can be made to be equal to or greater than the thickness of the solder pattern layer stacked on the second electrode. As shown in FIG. 3, in order to prevent a short circuit between neighboring unit cells in a structure of a thermoelectric module that implements a plurality of unit cells as shown in FIG. 2 including a pair of thermoelectric elements.

또한, 상술한 제1수용홈부(141)의 구조는 전극사이에 단락방지용 댐패턴(142)를 포함하는 구조로 구현되며, 상기 제2수용홈부(151)의 구조는 기본적으로 기판의 깊이 방향으로 구현되는 오목한 홈 구조로 구현되며, 도시된 것과 같이 제2전극과 제2솔더패턴층 전체를 수용하는 구조로 구현될 수 있다. 이러한 구조는 수용홈의 내부에 솔더재료가 쉽게 안쪽으로 고이게 되, 전극패턴간에 쇼트가 발생할 것을 쉽게 차단할 수 있게 할 수 있다.The structure of the first receiving groove part 141 is realized by a structure including the short damming dam pattern 142 between the electrodes and the structure of the second receiving groove part 151 is basically the same as the depth direction of the substrate And the second electrode and the second solder pattern layer are entirely accommodated, as shown in FIG. This structure allows the solder material to be easily inwardly in the interior of the receiving groove, thereby making it possible to easily prevent a short between the electrode patterns from occurring.

따라서, 상술한 본 발명의 실시예에 따른 열전모듈의 구조에서는, 열전소자와 상호 대향하는 기판의 결합시, 기판 상에 수용홈부를 구비하여 솔더링 공정에서 넘치는 솔더를 일시적으로 수용할 수 있도록 해, 이웃하는 전극패턴과의 단락을 방지할 수 있게 하는 장점을 구현할 있게 되어, 열전모듈이 신뢰성을 확보할 수 있게 된다.Therefore, in the structure of the thermoelectric module according to the above-described embodiment of the present invention, when the thermoelectric element and the substrate facing each other are coupled, the receiving groove portion is provided on the substrate to temporarily accommodate the solder in the soldering process, It is possible to realize an advantage of being able to prevent a short circuit with neighboring electrode patterns, so that the reliability of the thermoelectric module can be secured.

또한, 본 발명의 실시예에 따른 열전모듈에 적용되는 상술한 상호 대향하여 배치되는 제1기판(140)과 제2기판(150)은 통상 절연기판, 이를테면 알루미나 기판 또는 유연성을 가지는 고분자 수지를 사용할 수 있으며, 또는 본 발명의 실시형태의 경우 금속기판을 사용하여 방열효율 및 박형화를 구현할 수 있도록 할 수 있다. 물론, 금속기판으로 형성하는 경우에는 제1기판 및 제2기판(140, 150)에 매립되는 제1전극 및 제2전극(160a, 160b)과의 사이의 접촉면에 별도의 유전체층(미도시)를 더 포함하여 형성됨이 바람직하다. 금속기판의 경우, Cu 또는 Cu 합금, Cu - Al 합금 등을 적용할 수 있다. 나아가, 본 발명의 실시예에 따른 기판은 유연성을 가지는 기판을 적용할 수 있다. 이러한 것은, 폴리이미드( PI ), 폴리스티렌( PS ), 폴리메틸 메타크릴레이트( PMMA ), 환상 올레핀 코폴리 ( COC ), 폴리에틸렌 테레프탈레이트( PET ), 레진( resin )과 같은 고투과성 플라스틱 등 다양한 절연성 수지재를 이용할 수 있다. In addition, the first substrate 140 and the second substrate 150, which are disposed to face each other in the thermoelectric module according to the embodiment of the present invention , are usually made of an insulating substrate such as an alumina substrate or a flexible polymeric resin Or in the case of the embodiment of the present invention, a thermal efficiency and thinning can be realized by using a metal substrate. Of course, when a metal substrate is formed, a separate dielectric layer (not shown) is formed on the contact surfaces between the first and second electrodes 160a and 160b embedded in the first and second substrates 140 and 150 It is preferable to further include the above. In the case of a metal substrate, Cu or Cu alloy, Cu - Al alloy, or the like can be applied. Furthermore, the substrate according to the embodiment of the present invention can be applied to a flexible substrate. This is, the polyimide (PI), polystyrene (PS), polymethyl methacrylate (PMMA), cyclic olefin co-poly (COC), polyethylene terephthalate (PET), resins different insulation such as high permeability plastic, such as a (resin) A resin material can be used.

또한, 본 발명에 따른 다른 In addition, 실시예에서는In the embodiment 상기 제2기판(150)의 면적을 제1기판(140)의 면적대비 1.2~5배의 범위로 형성하여 상호 간의 체적을 다르게 형성할 수 있다. 즉, 도 3에 도시된 도면에서도 제1기판(140)의 폭이 제2기판(150)의 폭보다 좁게 형성되며, 이 경우 동일 두께의 기판의 면적이 서로 상이하게 형성되게 되어 체적이  The area of the second substrate 150 may be 1.2 to 5 times the area of the first substrate 140 so that the volume of the second substrate 150 may be different. 3, the width of the first substrate 140 is narrower than the width of the second substrate 150. In this case, the areas of the substrates having the same thickness are different from each other, 달라지게 된다Be different ..

이는 제2기판(150)의 면적이 제1기판(140)에 비해 1.2배 미만으로 형성되는 경우, 기존의 열전도 효율과 큰 차이가 없어 박형화의 의미가 없으며, 5배를 초과하는 경우에는 열전모듈의 형상(이를 테면, 상호 마주하는 If the area of the second substrate 150 is less than 1.2 times as large as that of the first substrate 140, there is no significant difference from the conventional thermal conductivity efficiency and there is no meaning of thinning. If the area is larger than 5 times, Shape (for example, 대향구조Opposing structure )을 유지하기가 어려우며, 열전달효율을 현저하게 떨어지게 된다. ), And the heat transfer efficiency is significantly lowered.

아울러, 상기 제2기판(150)의 경우, 제2기판의 표면에 방열패턴(In addition, in the case of the second substrate 150, the heat radiation pattern ( 미도시Mido City ), 이를테면 요철패턴을 형성하여 제2기판의 방열특성을 극대화할 수 있도록 하며, 이를 통해 기존의 ), For example, to form an uneven pattern to maximize the heat dissipation characteristics of the second substrate, 히트싱크의Heat sink 구성을 삭제하고도 보다 효율적인 방열특성을 확보할 수 있도록 할 수 있다. 이 경우 상기 방열패턴은 상기 제2기판의 표면의 어느 한쪽 또는 양쪽 모두에 형성될 수 있다. 특히 상기 방열패턴은 상기 제1 및 제2반도체소자와 접촉하는 면에 형성되는 경우, 방열특성 및 열전소자와 기판과의 접합특성을 향상시킬 수 있다. It is possible to ensure more efficient heat dissipation characteristics even if the configuration is deleted. In this case, the heat radiation pattern may be formed on one or both surfaces of the second substrate. Particularly, when the heat dissipation pattern is formed on a surface in contact with the first and second semiconductor elements, it is possible to improve the heat dissipation characteristics and the bonding property between the thermoelectric element and the substrate.

또한, 상기 제1기판(140)의 두께(를 상기 제2기판(150)의 Also, the thickness of the first substrate 140 (the thickness of the second substrate 150) 두께 보다Thickness 얇게 형성하여 냉각측( And the cooling side ( Cold siedCold sied )에서 열의 유입을 용이하게 하며 ) To facilitate the flow of heat 열전달율을Heat transfer rate 높일 수 있도록 할 수 있다. It can be increased.

상기 제1전극 및 제2전극(160a, 160b)은 Cu, Ag, Ni 등의 전극재료를 이용하여 열전소자인 제1반도체 소자(120) 및 제2반도체 소자(130)를 전기적으로 연결한다. 상기 전극층의 두께는 0.01mm~0.3mm의 범위에서 형성될 수 있다. 더욱 바람직하게는 10㎛~20㎛의 범위로 구현할 수 있다.The first and second electrodes 160a and 160b electrically connect the first semiconductor element 120 and the second semiconductor element 130, which are thermoelectric elements, with an electrode material such as Cu, Ag, or Ni. The thickness of the electrode layer may be in the range of 0.01 mm to 0.3 mm. And more preferably in the range of 10 mu m to 20 mu m.

이 경우, 상기 열전소자(120, 130)은 제1반도체소자(120) 및 제2반도체소자(130)가 하나의 전극에 구비될 수 있으며, 이러한 구조가 다수 개가 도 3의 구조와 같이 모듈화 될 수 있게 된다. 특히, 이 경우 본 발명에 따른 제1반도체소자(120) 및 제2반도체소자(130)는 P 형 반도체 또는 N 형 반도체 재료를 적용하여 벌크형(Bulk type)으로 형성된 반도체소자를 적용할 수 있다. 벌크형(Bulk type)이란 반도체 재료인 잉곳을 분쇄하고, 이후 미세화 볼-밀(ball-mill) 공정을 건친 후, 소결한 구조물을 커팅하여 형성한 구조물을 의미한다. 이러한 벌크형 소자는 하나의 일체형 구조로 형성될 수 있다.In this case, the thermoelectric elements 120 and 130 may include the first semiconductor element 120 and the second semiconductor element 130 in one electrode, and a plurality of such structures may be modularized as in the structure of FIG. 3 . Particularly, in this case, the first semiconductor element 120 and the second semiconductor element 130 according to the present invention can be applied to a semiconductor device formed of a bulk type by applying a P-type semiconductor or an N-type semiconductor material. Bulk type refers to a structure obtained by grinding an ingot, which is a semiconductor material, followed by finishing a ball-mill process, and then cutting the sintered structure. Such a bulk type device can be formed in one integrated structure.

이러한 P 형 반도체 또는 N 형 반도체 재료는 상기 N형 반도체소자는, 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다.즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입하는 것이 바람직하다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.The p-type semiconductor or the n-type semiconductor material is characterized in that the n-type semiconductor element is at least one selected from the group consisting of Se, Ni, Al, Cu, Ag, Pb, (BiTe-based) including gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In), and a bismuth telluride system (BiTe system) containing 0.001 to 1.0 wt% May be formed using a mixture of Bi or Te. For example, the main raw material may be a Bi-Se-Te material, and Bi or Te may be added to the Bi-Se-Te by adding a weight corresponding to 0.001 to 1.0 wt% When the weight of -Se-Te is 100 g, it is preferable to add Bi or Te to be added in the range of 0.001 g to 1.0 g. As described above, since the weight range of the substance added to the above-described raw material is not in the range of 0.001 wt% to 0.1 wt%, the thermal conductivity is not lowered and the electric conductivity is lowered, so that the improvement of the ZT value can not be expected. I have.

상기 P형 반도체 재료는, 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성함이 바람직하다. 이를 테면, 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te 전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.The P-type semiconductor material may be at least one selected from the group consisting of antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu), silver (Ag), lead (Pb), boron (B), gallium (BiTe-based) including Bi, Te, Bi, and In, and a mixture of Bi or Te corresponding to 0.001 to 1.0 wt% of the total weight of the main raw material It is preferable to form it by using. For example, the main raw material may be a Bi-Sb-Te material, and Bi or Te may be added to the Bi-Sb-Te by adding a weight corresponding to 0.001 to 1.0 wt% of the total weight of the Bi-Sb-Te. That is, when 100 g of Bi-Sb-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1 g. The weight range of the substance added to the above-described main raw material is not inferior to the range of 0.001 wt% to 0.1 wt%, and the electrical conductivity is lowered, so that improvement of the ZT value can not be expected.

아울러, 나아가, 본 발명의 In addition, further, 실시예에In the embodiment 따른 열전소자를 포함하여 열전모듈은 열전소자의 구조를 도 1의 구조와 같이 구현하는 것 외에도, 상기 제1기판 및 상기 제2기판의 체적이 서로 다르게 형성될 수 있도록 한다. 본 발명의  The thermoelectric module including the thermoelectric element according to the present invention can realize the structure of the thermoelectric element as shown in the structure of FIG. 1, and the volumes of the first substrate and the second substrate can be formed to be different from each other. The 실시예에서In the example '체적'이라 함은, 기판의  The term " volume " 외주면이The outer circumferential surface 형성하는 내부 부피를 의미하는 것으로 정의한다. Is defined as meaning the internal volume to form.

이 경우 열전소자의 경우, 한쪽은 제1반도체소자(120)로서 P형 반도체 와 제2반In this case, in the case of the thermoelectric element, one side is the P-type semiconductor as the first semiconductor element 120, 도체소자Conductor element (130)로서 N형 반도체로 구성될 수 있으며, 상기 제1반도체 및 상기 제2반Type semiconductor as the first semiconductor 130 and the N-type semiconductor as the first semiconductor, 도체는The conductor 금속 전극 (160a, 160b)과 연결되며, 이러한 구조가 다수 형성되며 상기 반도체 소자에 전극을 매개로 전류가 공급되는  And is connected to the metal electrodes 160a and 160b. A plurality of such structures are formed, and current is supplied to the semiconductor elements through the electrodes 회로선(181, 182)에Circuit lines 181 and 182 의해  due to 펠티어Peltier 효과를 구현하게 된다.  Effect.

특히, 본 발명에서는 Particularly, in the present invention, 펠티어Peltier 효과에 의해 냉각영역( By the effect, ColdCold sideside )을 이루는 제1기판(140)의 면적보다 방열영역() Than the area of the first substrate 140, HotHot sideside )을 이루는 제2기판(150)의 면적을 넓게 형성할 수 있도록 하여, 열전도율을 높이고, 방열효율을 높여 종래의 열전모듈에서의 The second substrate 150 can be formed to have a large area, thereby increasing the thermal conductivity and increasing the heat radiation efficiency. As a result, 히트싱크를Heat sink 제거할 수 있도록 할 수 있다.  It can be removed.

또한, 본 발명이 In addition, 실시예에In the embodiment 따른 열전소자의 구조는 도 1  The structure of the thermoelectric element according to Fig. 내지 도To 3에 도시된 구조와 같이 직육면체 또는 정육면체의 입체 구조와 같이 동일한 폭을 가지는 구조로 구현되는 것 외에, 도 4에 도시된 구조와 같은 형상을 가질 수 있다. 3, and may have the same shape as the structure shown in Fig. 4, in addition to being realized by a structure having the same width as a cubic structure of a rectangular parallelepiped or a cube.

즉, 도 1 및 도 2의 구조에서 열전소자(120, 130)의 형상이 도 4에 도시된 것과 같이, 제1기판 및 제2기판 상에 수용되는 제1전극 및 제2전극의 노출표면에 접합하는 부분의 폭이 넓게 구현되는 구조로 구현될 수 있다. That is, in the structure of Figs. 1 and 2, the thermoelectric elements 120 and 130 are formed on the exposed surfaces of the first electrode and the second electrode, which are received on the first substrate and the second substrate, And can be implemented with a structure in which the width of the joining portion is wide.

이러한 구조를 도 4를 참조하여 구체적으로 설명하면, 본 발명의 다른 This structure will be described in detail with reference to FIG. 4, 실시예에In the embodiment 따른 열전소자(120)는,  The thermoelectric element 120, 제1단면적을The first cross- 가지는  Branch 제1소자부The first element portion (122), 상기 (122), 제1소자부The first element portion (122)와 (122) and 대향하는Opposed 위치에  In position 제2단면적을The second cross- 가지는  Branch 제2소자부The second element portion (126) 및 상기 (126) and the 제1소자부The first element portion (122)와 상기 (122) and the 제2소자부The second element portion (126)를 연결하는 (126) 제3단면적을The third cross- 가지는 연결부(124)를 포함하는 구조로 구현될 수 있다. 특히 이 경우, 상기 연결부(124)의 수평방향의 임의의 영역에서의 단면적이 상기 제1단면적 및 상기  The branch may be implemented as a structure including the connection portion 124. [ Particularly, in this case, the cross-sectional area of the connecting portion 124 in an arbitrary region in the horizontal direction is smaller than the cross- 제2단면적보다Than the second cross- 작게 구현되는 구조로 마련될 수 있다. It can be provided with a structure that is small.

이러한 구조는 동일한 재료를 가지고 정육면체 구조와 같은 단일 Such a structure has the same material and has a single cube structure 단면적을The cross- 가지는 구조의 열전소자와 동량의 재료를 적용하는 경우,  When applying the same amount of material as the thermoelectric element of the branch structure, 제1소자부와The first element portion 제2소자부의In the second element portion 면적을 넓히고, 연결부의 길이를 길에 구현할 수 있게 됨으로써,  The area can be widened, and the length of the connecting portion can be realized in the way, 제1소자부와The first element portion 제2소자부The second element portion 사이의 온도차(△T)를 크게 할 수 있는 장점이 구현될 수 있게 된다. 이러한 온도차를 증가시키면, 발열측( It is possible to realize the advantage that the temperature difference DELTA T between the electrodes can be increased. When the temperature difference is increased, HotHot sideside )와 )Wow 냉각측Cooling side (( ColdCold sideside ) 사이에 이동하는 자유전자의 양이 많아져 전기의 발전량이 The amount of free electrons moving between the electrodes increases, 증가되며Increase , 발열이나 냉각의 경우 그 효율이 높아지게 된다., And in the case of heat generation or cooling, the efficiency becomes high.

따라서, 본 Therefore, 실시예에In the embodiment 따른  Following 열전소자(120)은The thermoelectric element 120 연결부(124)의 상부 및 하부에 평판형 구조나 다른 입체 구조로 구현되는  The connection portion 124 may be formed in a plate-like structure or in a different three-dimensional structure 제1소자부The first element portion  And 제2소자부의In the second element portion 수평  level 단면적을The cross- 넓게 구현하고, 연결부의 길이를 연장하여 연결부의  Wide, and the length of the connection is extended, 단면적을The cross- 좁힐 수 있도록 한다. 특히, 본 발명의  So that it can be narrowed. In particular, 실시예에서는In the embodiment , 상기 연결부의 수평 단면 중 가장 긴 폭을 가지는 단면의 폭(B)과, 상기 , A width (B) of a cross section having the longest width of the horizontal cross section of the connecting portion, 제1소자부The first element portion 및 상기  And 제2소자부의In the second element portion 수평단면적 중 더 큰 단면의 폭(A  The width of the larger cross section of the horizontal cross section, A oror C)의 비율이 1:(1.5~4)의 범위를 충족하는 범위에서 구현될 수 있도록 한다. 이 범위를 벗어나는 경우에는, 열전도가  C) is in the range of 1: (1.5 to 4). If it is outside this range, 발열측에서On the heat side 냉각측으로On the cooling side 전도되어 오히려 발전효율을 떨어뜨리거나, 발열이나 냉각효율을 떨어뜨리게 된다. Which leads to deterioration of power generation efficiency or lowering heat generation and cooling efficiency.

이러한 구조의 Of this structure 실시예의Example 다른 측면에서는, 상기 열전소자(120)는, 상기  In another aspect, the thermoelectric element 120 is formed of 제1소자부The first element portion 및 상기 제2소자의 길이방향의 두께( And a thickness in the longitudinal direction of the second element ( a1a1 , , a3a3 )는, 상기 연결부의 길이방향 두께() Of the connecting portion ( s2)보다s2) 작게 구현되도록 형성될 수 있다. It can be formed to be small.

나아가, 본 Furthermore, 실시예에서는In the embodiment , , 제1소자부The first element portion (122)의 수평방향의 단면적인 상기 Which is a cross-sectional area in the horizontal direction of the light- 제1단면적과The first cross- 제2소자부The second element portion (126)의 수평방향의 단면적인 상기 제2단면적이 서로 다르게 구현할 수 있다. 이는 열전효율을 조절하여 원하는 온도차를 쉽게 제어하기 위함이다. 나아가, 상기 The second cross-sectional area, which is the cross-sectional area in the horizontal direction, of the second cross-sectional area 126 may be different. This is to control the thermoelectric efficiency to easily control the desired temperature difference. Further, 제1소자부The first element portion , 상기 , remind 제2소자부The second element portion 및 상기 연결부는 상호 일체로 구현되는 구조로 구성될 수 있으며, 이 경우 각각의 구성은 상호 동일한 재료로 구현될 수 있다. And the connecting portion may be configured to be integrally formed with each other. In this case, the respective components may be realized by the same material.

또한, 도 5 5 내지 도To 7을 참조하면, 이는 도 1  7, 내지 도To 4에서 상술한 본 발명의  4 of the present invention described in 실시예에In the embodiment 따른 열전소자를 구현하는 다른 방식을 설명한  Describing another way to implement a thermoelectric device 실시예이다This is an embodiment ..

즉, 본 발명의 다른 In other words, 실시예에서는In the embodiment 상술한 반도체소자의 구조를  The structure of the semiconductor device described above 벌크형Bulk type 구조가 아닌  Non-structural 적층형Laminated type 구조의 구조물로 구현하여 박형화 및 냉각효율을 더욱 향상시킬 수 있도록 할 수 있다. Structure can be realized so that the thinning and cooling efficiency can be further improved.

구체적으로는, 도 5에서의 제1반도체소자(120) 및 제2반도체소자(130)의 구조를 시트 형상의 기재에 반도체물질이 More specifically, the structure of the first semiconductor element 120 and the second semiconductor element 130 in FIG. 5 may be formed by stacking a semiconductor material on a sheet- 도포된Coated 구조물이 다수  Numerous structures 적층된Laminated 단위부재로As a unit member 형성한 후 이를 절단하여 재료의 손실을 막고 전기전도특성을 향상시킬 수 있도록 할 수 있다. It is possible to prevent the loss of the material and to improve the electric conduction characteristic.

이에 대해서 도 5를 참조하면, 도 5는 상술한 적층 구조의 Referring to FIG. 5, FIG. 5 is a cross- 단위부재를Unit member 제조하는 공정  Manufacturing process 개념도를Conceptual diagram 도시한 것이다. 도 5에 따르면, 반도체 소재 물질을 포함하는 재료를 페이스트 형태로 제작하고, 시트, 필름 등의 기재(111) 상에 페이스트를 도포하여  Respectively. 5, a material including a semiconductor material is formed into a paste, a paste is applied on a substrate 111 such as a sheet or a film, 반도체층(112)을The semiconductor layer 112 형성하여 하나의  Form one 단위부재(110)를The unit member 110 형성한다. 상기  . remind 단위부재(110)은The unit member 110 도 5에 도시된 것과 같이 다수의  As shown in FIG. 5, 단위부재(100a, 100b, 100c)를The unit members 100a, 100b, and 100c 적층하여Laminated 적층구조물을 형성하고, 이후 적층구조물을 절단하여  A laminated structure is formed, and then the laminated structure is cut 단위열전소자(120)를The unit thermoelectric element 120 형성한다. 즉, 본 발명에 따른  . That is, 단위열전소자(120)은The unit thermoelectric element 120 기재(111) 상에 반도체  On the substrate 111, 층(112)가The layer 112 적층된  Laminated 단위부재(110)이The unit member 110 다수가  Many 적층된Laminated 구조물로 형성될 수 있다. Structure.

상술한 공정에서 기재(111) 상에 반도체 페이스트를 도포하는 공정은 다양한 방법을 이용하여 구현될 수 있으며, The process of applying the semiconductor paste on the substrate 111 in the above-described process can be implemented using various methods, 일예로는For example, 테이프캐스팅( Tape casting TapeTape castingcasting ), 즉 매우 미세한 반도체 소재 분말을 수계 또는 ), That is, a very fine semiconductor material powder, 비수계Non-aqueous system 용매( menstruum( solventsolvent )와 결합제() And binder ( binderbinder ), 가소제(), A plasticizer ( plasticizerplastikizer ), ), 분산제Dispersant (( dispersantdispersant ), 소포제(), Defoamer ( defoamerdefoamer ), 계면활성제 중 선택되는 어느 하나를 혼합하여 슬러리() And a surfactant are mixed to prepare a slurry ( slurryslurry )를 제조한 후 움직이는 ) And then moving 칼날(blade)또는Blade or 움직이는 운반  Moving carrying 기재위에Above the substrate 일정한 두께로 목적하는 바에 따라서 성형하는 공정으로 구현될 수 있다. 이 경우 상기 기재의 두께는 10 And can be realized by a process of forming a desired thickness with a desired thickness. In this case, the thickness of the substrate is 10 umum ~100~ 100 umum 의 범위의 필름, 시트 등의 자재를 사용할 수 있으며, A film, a sheet, 도포되는Applied 반도체소재는 상술한  The semiconductor material is the 벌크형Bulk type 소자를  Device 재조하는Reorganize P 형 재료 및 N 형 재료를 그대로 적용할 수 있음은 물론이다. The P-type material and the N-type material can be applied as they are.

상기 remind 단위부재(110)을The unit member 110 다층으로  Multilayered 어라인하여By reason 적층하는Laminated 공정은 50℃~250℃의 온도로 압착하여 적층구조로 형성할 수 있으며, 본 발명의  The process may be performed at a temperature of 50 ° C to 250 ° C to form a laminate structure. 실시예에서는In the embodiment 이러한  Such 단위부재(110)의The unit member 110 적층 수는 2~50개의 범위에서 이루어질 수 있다. 이후, 원하는 형태와 사이즈로  The number of layers can be in the range of 2 to 50. Then, in the desired shape and size 커팅공정이The cutting process 이루어질 수 있으며,  Lt; / RTI > 소결공정이The sintering process 추가될 수 있다. Can be added.

상술한 공정에 따라 제조되는 [0050] 단위부재(110)이The unit member 110 다수  many 적층되어Stacked 형성되는  Formed 단위열전소자는The unit thermoelectric element 두께 및 형상 사이즈의 균일성을 확보할 수 있다. 즉, 기존의 벌크( Uniformity in thickness and shape size can be ensured. That is, BulkBulk ) 형상의 열전소자는 ) Shaped thermoelectric elements 잉곳분쇄Ingot grinding , 미세화 볼-밀(, Micronized ball-mill ( ballball -- millmill ) 공정 후, 소결한 벌크구조를 ) After the process, the sintered bulk structure 커팅하게To cut 되는바,  However, 커팅공정에서In the cutting process 소실되는 재료가 많음은 물론, 균일한 크기로 절단하기도 어려우며, 두께가 3 Not only is there a lot of material to be lost, but it is also difficult to cut to a uniform size, mmmm ~5~ 5 mmmm 정도로 두꺼워 박형화가 어려운 문제가 있었으나, 본 발명의 실시형태에 따른  So that it is difficult to reduce the thickness. However, the present invention is not limited to the above- 적층형Laminated type 구조의  Structural 단위열전소자는The unit thermoelectric element , 시트형상의 , Sheet-shaped 단위부재를Unit member 다층  Multilayer 적층한Laminated 후, 시트  After, the sheet 적층물을The laminate 절단하게 되는바, 재료 손실이 거의 없으며, 소재가 균일한 두께를 가지는바 소재의 균일성을 확보할 수 있으며, 전체 단위열전소자의 두께도 1.5 It is possible to ensure the uniformity of the bar material having a uniform thickness of the material, and the thickness of the entire unit thermoelectric element is 1.5 mmmm 이하로 박형화가 가능하게 되며, 다양한 형상으로  Or less, and can be formed into various shapes 적용이 가능하게To be applicable 된다. 최종적으로 구현되는 구조는 도 1에서 상술한 본 발명의  do. The structure finally implemented is the same as that of the present invention 실시예에In the embodiment 따른 열전소자의 구조와 같이, 정육면체나 직육면체의 구조로 절단하거나, 또는 도 4의 형상을  Like the structure of the thermoelectric element according to the present invention, cut into a cubic or rectangular parallelepiped structure, 구현하여 도By implementation 5의 (d)의 형상으로 절단하여 구현할 수 있게 된다. 5 (d).

특히, 본 발명의 실시형태에 따른 Particularly, according to the embodiment of the present invention 단위열전소자의Unit thermoelectric element 제조공정에서,  In the manufacturing process, 단위부재(110)의The unit member 110 적층구조를 형성하는 공정 중에 각  During the process of forming the laminated structure, 단위부재(110)의The unit member 110 표면에  On the surface 전도성층을Conductive layer 형성하는 공정을 더 포함하여 구현될 수 있도록 할 수 있다. The method of the present invention can be realized.

즉, 도 5의 (c)의 적층구조물의 That is, in the laminated structure of Fig. 5 (c) 단위부재의Unitary member 사이  between 사이에 도Between 6의 구조와 같은 전도성층을 형성할 수 있다. 상기  6 < / RTI > remind 전도성층은The conductive layer 반도체층이The semiconductor layer 형성되는  Formed 기재면의The 반대면에On the opposite side 형성될 수 있으며, 이 경우  And in this case, 단위부재의Unitary member 표면이 노출되는 영역이 형성되도록 패턴화된 층으로 구성할 수 있다. 이는 전면  A patterned layer may be formed such that a surface exposed region is formed. The front 도포되는Applied 경우에 비하여 전기전도도를 높일 수 있음과 동시에 각  The electric conductivity can be increased as compared with the case 단위부재Unit member 간의 접합력을 향상시킬 수 있게 되며, 열전도도를 낮추는 장점을 구현할 수 있게 된다.  It is possible to improve the bonding force between the first and second substrates and to lower the thermal conductivity.

즉, 도 6에 도시된 것은 본 발명의 실시형태에 따른 That is, what is shown in FIG. 6 is a 전도성층(C)의The thickness of the conductive layer (C) 다양한 변형예를 도시한 것으로,  As shown in various modified examples, 단위부재의Unitary member 표면이 노출되는 패턴이라 함은 도 6의 (a),(b)에 도시된 것과 같이, 폐쇄형 개구패턴( As shown in Figs. 6 (a) and 6 (b), a pattern in which the surface is exposed includes a closed-type opening pattern cc 1One , , cc 22 )을 포함하는 ) 메쉬타입Mesh type 구조 또는 도 6의 (c), (d)에 도시된 것과 같이, 개방형 개구패턴( 6 (c) and 6 (d), the open aperture pattern ( cc 33 , , cc 44 )을 포함하는 ) 라인타입Line type 등으로 다양하게 변형하여 설계될 수 있다. 이상의  And the like. ideal 전도성층은The conductive layer 단위부재의Unitary member 적층구조로 형성되는  Formed in a laminated structure 단위열전소자의Unit thermoelectric element 내부에서 각  Inside each 단위부재간의Between unit members 접착력을 높이는 것은 물론,  In addition to increasing the adhesive strength, 단위부재간Between unit members 열전도도를 낮추며, 전기전도도는 향상시킬 수 있게 하는 장점이 구현되며, 종래  The advantages of lowering the thermal conductivity and improving the electrical conductivity are realized, 벌크형Bulk type 열전소자 대비 냉각용량( Cooling Capacity vs. Thermoelectric Device ( QcQc ) 및 ΔT(℃) 가 개선되며, 특히 파워 팩터() And DELTA T (DEG C) are improved, and in particular, the power factor PowerPower factorfactor )가 1.5배, 즉 전기전도도가 1.5배 상승하게 된다. 전기전도도의 상승은 열전효율의 향상과 직결되는바, 냉각효율을 증진하게 된다. 상기 ) Is 1.5 times, that is, the electrical conductivity is increased 1.5 times. The increase of the electric conductivity is directly related to the improvement of the thermoelectric efficiency, so that the cooling efficiency is improved. remind 전도성층은The conductive layer 금속물질로 형성할 수 있으며,  And may be formed of a metal material, CuCu , , AgAg , , NiNi 등의 재질의 금속계열의 전극물질은 모두 적용이 가능하다. And the like can be applied to the electrode material of the metal series.

도 5에서 상술한 5, 적층형Laminated type 구조의  Structural 단위열전소자를Unit thermoelectric element 도 1 및 도 4에 도시된 열전모듈에 적용하는 경우, 즉 제1기판(140)과 제2기판(150)의 사이에 본 발명의  1 and 4, that is, between the first substrate 140 and the second substrate 150, 실시예에In the embodiment 따른 열전소자를 배치하고,  The thermoelectric elements are arranged, 전극층을The electrode layer 포함하는 구조의  Of the containing structure 단위셀로Unit cell 열전모듈을 구현하는 경우 전체 두께( When implementing a thermoelectric module, the total thickness ( ThTh )는 1.) Is 1. mmmm ~1.5~ 1.5 mmmm 의 범위로 In the range of 형성이 가능하게To be able to form 되는바, 기존  Existing, existing 벌크형Bulk type 소자를 이용하는 것에 비해 현저한 박형화를 실현할 수 있게 된다. It is possible to achieve remarkable thinning compared to the case of using a device.

또한, 도 7에 도시된 것과 같이, 도 5에서 상술한 열전소자(120, 130)는 도 6의 (a)에 도시된 것과 같이, 상부 방향(X) 및 하부방향(Y)으로 As shown in FIG. 7, the thermoelectric elements 120 and 130 described in FIG. 5 are formed in the upper direction X and the lower direction Y, as shown in FIG. 6 (a) 수평하게Horizontally 배치될 수 있도록  So that it can be deployed 어라인하여By reason , (c)와 같이 절단하여, 본 발명의 , (c) and 실시예에In the embodiment 따른 열전소자를 구현할 수도 있다. A thermoelectric device according to the present invention may be implemented.

이러한 도 7의 (c)의 구조는, 제1기판 및 제2기판과 7 (c), the first substrate and the second substrate, 반도체층Semiconductor layer 및 기재의 표면이 인접하도록 배치되는 구조로 열전모듈을 형성할 수 있으나, (b)에 도시된 것과 같이, 열전소자 자체를 수직으로 세워,  And the surface of the base material are arranged so as to be adjacent to each other. However, as shown in (b), the thermoelectric device itself may be vertically erected, 단위열전소자의Unit thermoelectric element 측면부가The side portion 상기 제1 및 제2기판에 인접하게 배치 되도록 하는 구조도 가능하다. 이와 같은 구조에서는 수평배치구조보다 측면 부에  The first substrate and the second substrate may be disposed adjacent to each other. In such a structure, 전도층의Conductive layer 말단부가 노출되며, 수직방향의 열전도 효율을 낮추는 동시에 전기전도특성을 향상할 수 있어 냉각효율을 더욱 높일 수 있게 된다. The end portions are exposed, the thermal conduction efficiency in the vertical direction can be lowered, and the electrical conduction characteristics can be improved, so that the cooling efficiency can be further increased.

상술한 것과 같이, 다양한 실시형태로 As described above, in various embodiments 구현이 가능한Implementable 본 발명의 열전모듈에 적용되는 열전소자에서, 상호  In the thermoelectric element applied to the thermoelectric module of the present invention, 대향하는Opposed 제1반도체소자 및 제2반도체소자의 형상 및 크기는 동일하게 이루어지나, 이 경우 P 형 반도체소자의 전기전도도와 N 형 반도체 소자의 전기전도도 특성이 서로 달라 냉각효율을 저해하는 요소로 작용하게 되는 점을 고려하여, 어느 한쪽의 체적을 상호  The first semiconductor element and the second semiconductor element are formed in the same shape and size. In this case, the electrical conductivity of the P-type semiconductor element and the electrical conductivity of the N-type semiconductor element are different from each other, Considering the point, the volume of either one 대향하는Opposed 다른 반도체소자의 체적과는 상이하게 형성하여 냉각성능을 개선할 수 있도록 하는 것도 가능하다.  But it is also possible to improve the cooling performance by forming it differently from the volume of other semiconductor elements.

즉, 상호 That is, 대향하여Against 배치되는 반도체 소자의 체적을 상이하게 형성하는 것은, 크게 전체적인 형상을 다르게 형성하거나, 동일한 높이를 가지는 반도체소자에서 어느 한쪽의 단면의  The volume of the semiconductor element to be disposed may be different from the volume of the semiconductor element to be formed may be different from that of the semiconductor element having the same height, 직경을Diameter 넓게 형성하거나, 동일한 형상의 반도체 소자에서 높이나 단면의  In the case of a semiconductor device having a wide or uniform shape, 직경을Diameter 다르게 하는 방법으로 구현하는 것이 가능하다. 특히 N형 반도체소자의  It is possible to implement them in different ways. In particular, 직경을Diameter P형 반도체소자보다 더 크게 형성하여 체적을 증가시켜 열전효율을 개선할 수 있도록 할 수 있다. The p-type semiconductor device can be formed larger than the p-type semiconductor device, thereby increasing the volume and improving the thermoelectric efficiency.

상술한 본 발명의 일 실시형태에 따른 다양한 구조의 열전소자 및 이를 포함하는 열전모듈은 상술한 것과 같이 The thermoelectric elements having various structures according to the embodiment of the present invention and the thermoelectric module including the thermoelectric elements may be formed as described above 발전용모듈이나Power generation module , 또는 상 하부의 기판의 표면에 발열 및 , Or on the surfaces of the upper and lower substrates 흡열Endotherm 부위의 특성에 따라 물이나 액체 등의 매체의 열을 빼앗아 냉각을 구현하거나, 특정 매체에 열을 전달하여 가열을 시키는 용도로 사용할 수 있다. 즉, 본 발명의 다양한 실시형태의 열전모듈에서는 냉각효율을 증진하여 구현하는 냉각장치의 구성을 들어 실시형태로 설명하고 있으나, 냉각이 이루어지는  It can be used for cooling by taking the heat of the medium such as water or liquid according to the characteristic of the site, or for heating by transferring heat to a specific medium. That is, in the thermoelectric module according to the various embodiments of the present invention, the configuration of the cooling device that improves the cooling efficiency is described as an embodiment. However, 반대면의Opposite 기판에서는 발열특성을 이용해 매체를 가열하는 용도로 사용하는 장치에 적용할 수 있다. 즉,하나의 장치에서 냉각과 가열을 동시에  The substrate can be applied to an apparatus used for heating a medium by using a heat generating characteristic. That is, cooling and heating in one device at the same time 기능하도록To function 구현하는 장비로도 응용이 가능하다. It can be applied to the equipment to be implemented.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 In the detailed description of the present invention as described above, 실시예에In the embodiment 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한  . However, various modifications are possible within the scope of the present invention. The technical idea of the present invention is not limited to the above- 실시예에In the embodiment 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다. And should be determined by equivalents to the appended claims, as well as the claims.

110: 단위부재
111: 기재
112: 반도체층
120: 열전소자
122: 제1소자부
124: 연결부
126: 제2소자부
130: 열전소자
132: 제1소자부
134: 연결부
136: 제2소자부
140: 제1기판
141: 제1수용홈부
142: 단락방지용 댐패턴
150: 제2기판
151: 제2수용홈부
160a, 160b: 전극층
162a, 162b: 솔더패턴층
181, 182: 회로선
110: unit member
111: substrate
112: semiconductor layer
120: thermoelectric element
122: first element part
124:
126: Second element part
130: thermoelectric element
132: first element part
134:
136: second element part
140: first substrate
141: first receiving groove
142: Dam pattern for preventing short circuit
150: second substrate
151: second accommodating groove
160a and 160b:
162a and 162b: solder pattern layer
181, 182: circuit line

Claims (11)

다수의 제1전극을 구비한 제1 기판;
상기 제1 기판과 대향하여 배치되며, 다수의 제2전극을 구비한 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 배치되며, 상기 제1전극 및 상기 제2전극과 전기적으로 연결되는 복수의 열전소자;
상기 제1전극 및 상기 제2전극과 상기 열전소자 사이에 배치되는 솔더패턴층; 및
상기 제1기판 및 상기 제2기판에 상기 제1전극과 상기 제2전극 및 솔더패턴층을 수용하는 수용홈부;
를 포함하는 열전모듈.
A plasma display panel comprising: a first substrate having a plurality of first electrodes;
A second substrate facing the first substrate and having a plurality of second electrodes; And
A plurality of thermoelectric elements disposed between the first substrate and the second substrate and electrically connected to the first electrode and the second electrode;
A solder pattern layer disposed between the first electrode and the second electrode and the thermoelectric element; And
A receiving groove for receiving the first electrode, the second electrode, and the solder pattern layer on the first substrate and the second substrate;
/ RTI >
청구항 1에 있어서,
상기 수용홈부는,
상기 제1기판상에 배치되는 제1수용홈부를 포함하며,
상기 제1수용홈부는 상호 인접하는 제1전극들 사이에 돌출되어 배치되는 단락방지용 댐패턴;을 더 포함하는 열전모듈.
The method according to claim 1,
Wherein,
And a first receiving groove portion disposed on the first substrate,
Wherein the first receiving groove portion is protruded between first electrodes adjacent to each other.
청구항 2에 있어서,
상기 단락방지용 댐패턴은,
상기 수용홈부의 표면에서 돌출되며,
상기 제1전극 및 상기 제1전극상의 솔더패턴층의 두께 이상으로 돌출되는 열전모듈.
The method of claim 2,
In the short-circuit protection dam pattern,
Projecting from the surface of the receiving groove portion,
Wherein the first electrode and the second electrode protrude beyond the thickness of the solder pattern layer on the first electrode and the first electrode.
청구항 4에 있어서,
상기 단락방지용 댐패턴은,
상기 제1기판의 표면과 일체형으로 마련되는 열전모듈.
The method of claim 4,
In the short-circuit protection dam pattern,
Wherein the thermoelectric module is integrated with the surface of the first substrate.
청구항 2에 있어서,
상기 수용홈부는,
상기 제2기판상에 배치되는 제2수용홈부를 포함하며,
상기 제2수용홈부는, 한 쌍의 열전소자와 접촉하는 제2전극과 솔더패턴층 전체를 수용하는 구조인 열전모듈.
The method of claim 2,
Wherein,
And a second receiving groove portion disposed on the second substrate,
Wherein the second receiving groove portion includes a second electrode that contacts the pair of thermoelectric elements, and a structure that accommodates the entire solder pattern layer.
청구항 5에 있어서,
상기 제1수용홈부 및 상기 제2수용홈부의 깊이는,
상기 제1전극 및 상기 제2전극 상에 적층된 솔더패턴층의 두께 이상인 열전모듈.
The method of claim 5,
The depth of the first receiving groove and the depth of the second receiving groove,
Wherein the thickness of the solder pattern layer is greater than the thickness of the solder pattern layer stacked on the first electrode and the second electrode.
청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
상기 열전소자는,
p형 열전반도체인 제1반도체소자와 n형 열전반도체인 제2반도체소자를 포함하는 열전모듈.
The method according to any one of claims 1 to 6,
The thermoelectric element includes:
A thermoelectric module comprising a first semiconductor element which is a p-type thermoelectric semiconductor and a second semiconductor element which is an n-type thermoelectric semiconductor.
청구항 7에 있어서,
상기 제2반도체소자의 체적이 상기 제1반도체소자의 체적보다 큰 열전모듈.
The method of claim 7,
Wherein the volume of the second semiconductor element is larger than the volume of the first semiconductor element.
청구항 7에 있어서,
상기 열전소자는 상기 제1전극과 상기 제2전극과 접하는 부분의 수평단면적이 다른 개소의 수평단면적 보다 넓은 열전모듈.
The method of claim 7,
Wherein the thermoelectric element has a horizontal cross-sectional area of a portion contacting the first electrode and the second electrode is larger than a horizontal cross-sectional area of another portion.
청구항 7에 있어서,
상기 열전소자는,
기재상의 반도체층을 포함하는 단위부재가 2 이상 적층되어 구현되는 열전모듈.
The method of claim 7,
The thermoelectric element includes:
A thermoelectric module in which two or more unit members including a semiconductor layer on a substrate are laminated and implemented.
청구항 1 내지 청구항 5 중 어느 한 항의 열전모듈을 포함하는 열전환장치.A thermal conversion device comprising the thermoelectric module according to any one of claims 1 to 5.
KR1020150058344A 2015-04-24 2015-04-24 Thermoelectric device moudule and device using the same KR102304713B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150058344A KR102304713B1 (en) 2015-04-24 2015-04-24 Thermoelectric device moudule and device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150058344A KR102304713B1 (en) 2015-04-24 2015-04-24 Thermoelectric device moudule and device using the same

Publications (2)

Publication Number Publication Date
KR20160126805A true KR20160126805A (en) 2016-11-02
KR102304713B1 KR102304713B1 (en) 2021-09-24

Family

ID=57518555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150058344A KR102304713B1 (en) 2015-04-24 2015-04-24 Thermoelectric device moudule and device using the same

Country Status (1)

Country Link
KR (1) KR102304713B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038098A (en) * 2017-09-29 2019-04-08 엘지이노텍 주식회사 Thermo electric element
WO2020055101A1 (en) * 2018-09-11 2020-03-19 엘지이노텍 주식회사 Thermoelectric element
JP2021520627A (en) * 2018-04-04 2021-08-19 エルジー イノテック カンパニー リミテッド Thermoelectric element
CN117729831A (en) * 2024-02-18 2024-03-19 四川科尔威光电科技有限公司 Ceramic double-sided integrated circuit of semiconductor refrigerator and preparation method thereof
CN117729830A (en) * 2024-02-18 2024-03-19 四川科尔威光电科技有限公司 Semiconductor refrigerator ceramic integrated circuit and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114554A (en) * 2004-10-12 2006-04-27 Okano Electric Wire Co Ltd Thermoelectric conversion module and manufacturing method thereof
KR20100025067A (en) * 2008-08-27 2010-03-09 한국전기연구원 Thermoelectric module using substrate with prominence and depression
KR20150021367A (en) * 2013-08-20 2015-03-02 엘지이노텍 주식회사 Thermoelectric moudule and device using the same
KR20150028577A (en) * 2013-09-06 2015-03-16 엘지이노텍 주식회사 Cooling thermoelectric moudule and device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114554A (en) * 2004-10-12 2006-04-27 Okano Electric Wire Co Ltd Thermoelectric conversion module and manufacturing method thereof
KR20100025067A (en) * 2008-08-27 2010-03-09 한국전기연구원 Thermoelectric module using substrate with prominence and depression
KR20150021367A (en) * 2013-08-20 2015-03-02 엘지이노텍 주식회사 Thermoelectric moudule and device using the same
KR20150028577A (en) * 2013-09-06 2015-03-16 엘지이노텍 주식회사 Cooling thermoelectric moudule and device using the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038098A (en) * 2017-09-29 2019-04-08 엘지이노텍 주식회사 Thermo electric element
JP2021520627A (en) * 2018-04-04 2021-08-19 エルジー イノテック カンパニー リミテッド Thermoelectric element
EP3764410A4 (en) * 2018-04-04 2021-12-08 LG Innotek Co., Ltd. Thermoelectric element
EP4277454A3 (en) * 2018-04-04 2024-01-10 LG Innotek Co., Ltd. Thermoelectric element
WO2020055101A1 (en) * 2018-09-11 2020-03-19 엘지이노텍 주식회사 Thermoelectric element
KR20200029866A (en) * 2018-09-11 2020-03-19 엘지이노텍 주식회사 Thermoelectric element
EP3852158A4 (en) * 2018-09-11 2021-12-08 LG Innotek Co., Ltd. Thermoelectric element
EP4258848A3 (en) * 2018-09-11 2023-11-15 LG Innotek Co., Ltd. Thermoelectric element
CN117729831A (en) * 2024-02-18 2024-03-19 四川科尔威光电科技有限公司 Ceramic double-sided integrated circuit of semiconductor refrigerator and preparation method thereof
CN117729830A (en) * 2024-02-18 2024-03-19 四川科尔威光电科技有限公司 Semiconductor refrigerator ceramic integrated circuit and preparation method thereof
CN117729831B (en) * 2024-02-18 2024-06-04 四川科尔威光电科技有限公司 Ceramic double-sided integrated circuit of semiconductor refrigerator and preparation method thereof
CN117729830B (en) * 2024-02-18 2024-06-04 四川科尔威光电科技有限公司 Semiconductor refrigerator ceramic integrated circuit and preparation method thereof

Also Published As

Publication number Publication date
KR102304713B1 (en) 2021-09-24

Similar Documents

Publication Publication Date Title
US10903410B2 (en) Thermoelectric module, and heat conversion apparatus comprising the same
KR102561218B1 (en) Thermoelectric device moudule
KR20160126805A (en) Thermoelectric device moudule and device using the same
KR20160117944A (en) Thermoelectric device moudule and device using the same
KR102666119B1 (en) Thermoelectric device moudule and device using the same
KR20150021366A (en) Thermoelectric element thermoelectric moudule using the same, and cooling device using thermoelectric moudule
KR102146021B1 (en) Thermoelectric element thermoelectric moudule using the same, and cooling device using thermoelectric moudule
KR102304712B1 (en) Thermoelectric device moudule and device using the same
CN107534077B (en) Thermoelectric element, thermoelectric module, and heat conversion device including thermoelectric module
CN111615754B (en) Thermoelectric element
KR102412389B1 (en) Thermoelectric device moudule and device using the same
KR102355281B1 (en) Thermo electric element
KR102332357B1 (en) Thermoelectric moudule and device using the same
KR102139476B1 (en) Thermoelectric moudule and device using the same
KR20160129640A (en) Power transmitting unit and System for charging float using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant