KR20160126804A

KR20160126804A - Thermoelectric device moudule and device using the same

Info

Publication number: KR20160126804A
Application number: KR1020150058343A
Authority: KR
Inventors: 김성철; 노명래; 권용재
Original assignee: 엘지이노텍 주식회사
Priority date: 2015-04-24
Filing date: 2015-04-24
Publication date: 2016-11-02
Also published as: KR102304712B1

Abstract

An embodiment of the present invention relates to a thermoelectric module that can improve reliability by preventing a short circuit. In an embodiment of the present invention, the thermoelectric module includes a first substrate having a plurality of first electrodes; a second substrate facing the first substrate and having a plurality of second electrodes; a plurality of thermoelectric elements disposed between the first substrate and the second substrate and electrically connected to the first electrode and the second electrode; and a solder pattern layer disposed among the first electrode and the second electrode and the thermoelectric element. The thermoelectric module further includes a short circuit prevention part having a predetermined depth in the first substrate or the second substrate. So, a short circuit with an electrode pattern can be prevented.

Description

TECHNICAL FIELD [0001] The present invention relates to a thermoelectric module,

본 발명의 실시예는 단락을 방지하여 신뢰성을 높일 수 있는 열전모듈에 대한 것이다.An embodiment of the present invention relates to a thermoelectric module that can prevent short-circuiting and enhance reliability.

일반적으로, 열전 변환 소자를 포함하는 열전 소자는 P형 열전 재료와 N형 열전 재료를 금속 전극들 사이에 접합시킴으로써, PN 접합 쌍을 형성하는 구조이다. 이러한 PN 접합 쌍 사이에 온도 차이를 부여하게 되면, 제벡(Seeback) 효과에 의해 전력이 발생됨으로써 열전 소자는 발전 장치로서 기능 할 수 있다. 또한, PN 접합 쌍의 어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전 소자는 온도 제어 장치로서 이용될 수도 있다.Generally, a thermoelectric element including a thermoelectric conversion element is a structure that forms a PN junction pair by bonding a P-type thermoelectric material and an N-type thermoelectric material between metal electrodes. When a temperature difference is given between the PN junction pairs, the power is generated by the Seeback effect, so that the thermoelectric device can function as a power generation device. Further, the thermoelectric element may be used as a temperature control device by a Peltier effect in which one of the PN junction pair is cooled and the other is heated.

이러한 열전소자는 냉각용 또는 온열용 장치나, 발전용 장비에 적용되어 다양한 열전환 효과를 구현할 수 있게 된다. 냉각 및 온열장치에 적용되는 열전소자는 PN 접합 쌍의 어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전 소자는 온도 제어 장치로서 이용될 수도 있다. 이에, 열전소자의 효율을 높일 수 있는 방식에 관심이 모아지고 있다.Such a thermoelectric element can be applied to a device for cooling or heating or a device for power generation to realize various thermal conversion effects. A thermoelectric device applied to a cooling and heating device can be used as a temperature control device by a Peltier effect in which one of the PN junction pairs is cooled and the other is heated. Accordingly, attention has been focused on a method of increasing the efficiency of a thermoelectric device.

나아가, 열전모듈의 기본 구조인 상부 기판과 하부 기판과의 열전소자의 접합 방식에서 솔더(solder)를 이용한 접합으로 인한 접촉저항 상승 및 기계적 강도저하의 문제로 열전효율이 저하되는 문제를 해소할 필요성이 대두 된다. 특히, 솔더접합시 솔더가 넘치게 되는 경우, 이웃하는 전극과 쇼트가 발생하여 불량율이 높아지게 되는 문제가 발생하게 된다.Furthermore, it is necessary to solve the problem that the thermoelectric efficiency is lowered due to the increase of the contact resistance and the decrease of the mechanical strength due to the bonding using the solder in the bonding method of the thermoelectric element between the upper substrate and the lower substrate, which is the basic structure of the thermoelectric module . Particularly, when the solder is overflowed at the time of solder bonding, there arises a problem that a shortage occurs with neighboring electrodes and the defect rate becomes high.

본 발명의 실시예는 상술한 문제를 해결하기 위해 안출된 것으로, 특히 열전모듈을 구성하는 기판에 솔더접합시 넘치게 되는 솔더를 수용하여 이웃하는 전극패턴과의 단락을 방지할 수 있도록 한다.The embodiments of the present invention have been made to solve the above-mentioned problems, and in particular, it is possible to prevent a short circuit with neighboring electrode patterns by receiving solder overflowing during solder bonding on a substrate constituting a thermoelectric module.

상술한 과제를 해결하기 위한 수단으로서, 본 발명의 실시예에서는, 다수의 제1전극을 구비한 제1 기판; 상기 제1 기판과 대향하여 배치되며, 다수의 제2전극을 구비한 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이에 배치되며, 상기 제1전극 및 상기 제2전극과 전기적으로 연결되는 복수의 열전소자; 상기 제1전극 및 상기 제2전극과 상기 열전소자 사이에 배치되는 솔더패턴층;을 포함하며, 상기 제1기판 또는 상기 제2기판에 일정 깊이를 갖는 단락방지부;를 더 포함하는 열전모듈을 제공할 수 있도록 한다.According to an embodiment of the present invention, there is provided a plasma display panel comprising: a first substrate having a plurality of first electrodes; A second substrate facing the first substrate and having a plurality of second electrodes; And a plurality of thermoelectric elements disposed between the first substrate and the second substrate, the thermoelectric elements being electrically connected to the first electrode and the second electrode; And a solder pattern layer disposed between the first electrode and the second electrode and the thermoelectric element, wherein the thermoelectric module further includes a short-circuit prevention part having a predetermined depth in the first substrate or the second substrate, .

본 발명의 실시예에 따르면, 열전소자와 상호 대향하는 기판의 결합시, 기판 상에 오목한 홈패턴 구조의 단락방지부를 구비하여 솔더링 공정에서 넘치는 솔더를 일시적으로 수용할 수 있도록 해, 이웃하는 전극패턴과의 단락을 방지할 수 있는 효과를 제공할 수 있다.According to the embodiment of the present invention, when the thermoelectric element and the substrate facing each other are coupled to each other, the short-circuit prevention portion of the concave groove pattern structure is provided on the substrate, so that the solder overflowing in the soldering process can be temporarily accommodated, Can be prevented from being short-circuited.

본 발명의 다른 실시예에 따르면, 제1기판 및 제2기판의 면적을 상이하게 형성하여 방열효율을 높일 수 있도록 하여 열전모듈의 박형화를 구현할 수 있도록 한다. 특히, 제1기판 및 제2기판의 면적을 상이하게 형성하는 경우 방열측의 기판의 면적을 크게 형성하여 열전달율을 높임으로써, 히트싱크를 제거하여 냉각 디바이스의 소형화, 박형화를 구현할 수 있는 장점도 구현된다.According to another embodiment of the present invention, the area of the first substrate and the area of the second substrate are different from each other to increase the heat radiation efficiency, so that the thermoelectric module can be thinned. Particularly, when the areas of the first substrate and the second substrate are formed differently, the area of the substrate on the heat-dissipating side is increased to increase the heat transfer rate, thereby realizing the miniaturization and thinning of the cooling device by removing the heat sink do.

또한, 본 발명의 다른 실시예에 따르면, 시트 기재상에 반도체층을 포함하는 단위부재를 적층하여 열전소자를 구현함으로써, 열전도도를 낮추며 전기전도도를 상승시켜, 냉각용량(Qc) 및 온도변화율(△T)가 현저하게 향상되는 열전소자 및 열전모듈을 제공할 수 있다. 아울러, 적층구조의 단위부재 사이에 전도성 패턴층을 포함시켜 전기전도도를 극대화할 수 있으며, 전체적인 벌크타입의 열전소자에 비해 현저하게 두께가 박형화되는 효과가 있다.According to another embodiment of the present invention, a unit member including a semiconductor layer is laminated on a sheet base material to form a thermoelectric element, thereby lowering the thermal conductivity and increasing the electrical conductivity, thereby increasing the cooling capacity Qc and the rate of temperature change DELTA T) of the thermoelectric element and the thermoelectric module can be remarkably improved. Further, the conductive pattern layer can be included between the unit members of the laminated structure to maximize the electrical conductivity, and the thickness can be remarkably reduced compared with the entire bulk type thermoelectric elements.

나아가, 본 발명의 다른 실시예에 따르면, 열전소자 자체의 구조를 상부와 하부의 폭이 중심부의 폭보다 넓은 구조로 구현하여, 열전효율을 극대화함으로써, 동일한 소재량으로 발전효율을 증가시킬 수 있도록 한다. 특히, 이는 동등한 발전성능에 대한 열전소자의 재료비를 감소시킬 수 있는 효과가 있다.Further, according to another embodiment of the present invention, the structure of the thermoelectric element itself can be realized in a structure in which the widths of the upper and lower portions are wider than the width of the central portion, thereby maximizing the thermoelectric efficiency, do. Particularly, this has the effect of reducing the material cost of the thermoelectric element to the equivalent power generation performance.

도 1 및 도 2는 본 발명의 실시예에 따른 열전모듈의 요부를 도시한 개념도이다.
도 3은 본 발명의 실시예에 따른 열전모듈의 적용예를 도시한 것이다.
도 4는 본 발명의 실시예에 다른 열전소자의 다른 구조를 도시한 개념도이다.
도 5 내지 도 7은 본 발명이 다른 실시예에 따른 열전소자의 구현예의 예시도이다.FIG. 1 and FIG. 2 are conceptual diagrams showing the essential parts of a thermoelectric module according to an embodiment of the present invention.
FIG. 3 illustrates an application example of a thermoelectric module according to an embodiment of the present invention.
4 is a conceptual diagram showing another structure of a thermoelectric element according to an embodiment of the present invention.
5 to 7 are views illustrating an example of an embodiment of a thermoelectric device according to another embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
Hereinafter, the configuration and operation according to the present invention will be described in detail with reference to the accompanying drawings. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description with reference to the accompanying drawings, the same reference numerals denote the same elements regardless of the reference numerals, and redundant description thereof will be omitted. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

도 1은 본 발명의 실시예에 따른 열전모듈의 기능을 설명하기 위한 개념도이며 도 2는 본 발명의 실시예에 따른 열전소모듈의 요부를 도시한 개념도이다.FIG. 1 is a conceptual view for explaining a function of a thermoelectric module according to an embodiment of the present invention, and FIG. 2 is a conceptual view showing a main part of a thermoelectric module according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 열전모듈은 다수의 제1전극(160a)을 구비한 제1 기판(140)과 상기 제1 기판(140)과 대향하여 배치되며, 다수의 제2전극(160b)을 구비한 제2 기판(150) 및 상기 제1 기판과 상기 제2 기판 사이에 배치되며, 상기 제1전극 및 상기 제2전극과 전기적으로 연결되는 복수의 열전소자(120, 130), 상기 제1전극 및 상기 제2전극과 상기 열전소자 사이에 배치되는 솔더패턴층(162a, 162b)을 포함하며, 상기 제1기판 또는 상기 제2기판에 일정 깊이를 갖는 단락방지부(Y1~Y3)를 더 포함하여 구성될 수 있다.Referring to FIG. 1, a thermoelectric module according to an embodiment of the present invention includes a first substrate 140 having a plurality of first electrodes 160a, a second substrate 140 disposed opposite to the first substrate 140, A second substrate 150 having two electrodes 160b and a plurality of thermoelectric elements 120 disposed between the first substrate and the second substrate and electrically connected to the first and second electrodes, 130), a solder pattern layer (162a, 162b) disposed between the first electrode and the second electrode and the thermoelectric element, and a short-circuit prevention part Y1 to Y3).

특히, 도 1에 도시된 구조와 같이, 전극패턴이 구비되는 제1기판(140)과 제2기판(150)은 열전소자(120, 130)을 사이에 두고 솔더링 공정을 통해 접합이 이루어지게 된다. 이 경우, 솔더링시 열에 의해 부풀어 오르는 부분(a1, a2)은 그 점성이 낮아져 전극간에 인접하는 부분(X)으로 흘러넘치게 되며, 이 경우 상호 인접하는 제1전극간에 단락(short)이 발생하거나, 도 1의 단위 구조가 다수 개가 결합된 모듈(도 3참조)의 경우, 제2전극(160b)의 양측 말단에서도, 이웃하는 다른 단위셀의 전극과 쇼트가 발생하게 된다.1, the first substrate 140 and the second substrate 150, which are provided with the electrode pattern, are bonded through the soldering process with the thermoelectric elements 120 and 130 interposed therebetween . In this case, the portions a1 and a2 swelled by heat at the time of soldering are lowered in viscosity and flow over the adjacent portion X between the electrodes. In this case, a short occurs between mutually adjacent first electrodes, In the case of a module in which a plurality of unit structures shown in Fig. 1 are combined (see Fig. 3), short-circuiting occurs at both ends of the second electrode 160b with electrodes of neighboring unit cells.

이에, 본 발명의 실시예에서는, 도 2에 도시된 것과 같이, 제1기판(140)과 제2기판(150)에 단락방지부(Y1~Y3)를 구비하는 구조를 제공하는 것을 특징으로 한다. 상기 단락방지부는 기판의 깊이 방향으로 관통하지 않는 홈구조의 오목 패턴(이하, '홈패턴'이라 한다.)을 구비하여 솔더링 공정시 넘쳐흐르는 솔더 재료를 일시적으로 수용하여 이웃하는 전극패턴과 단락이 발생할 여지를 사전에 차단할 수 있도록 한다.In the embodiment of the present invention, as shown in FIG. 2, a structure is provided in which the short-circuit prevention portions Y1 to Y3 are provided on the first substrate 140 and the second substrate 150 . The short-circuit prevention portion is provided with a concave pattern (hereinafter referred to as a 'groove pattern') of a groove structure that does not penetrate in the depth direction of the substrate, temporarily accommodating the solder material overflowing during the soldering process, So that it will be possible to block the possibility of occurrence beforehand.

도 2를 참조하면, 구체적으로 본 발명의 실시예에 따른 열전모듈에서는, 상기 단락방지부는, 상기 제1기판(140)의 상호 인접하는 제1전극 사이에 배치되며, 상기 제1기판의 깊이방향으로 구현되는 제1홈패턴(Y1)을 포함하는 구조로 형성될 수 있다. 상기 제1홈패턴(Y1)은 도 2에 도시된 것과 같이, 하나의 단위 셀을 형성하는 한 쌍의 열전소자와 연결되는 제1전극(160a) 들 사이에 배치되는 것을 기본 구조로 하며, 나아가 하나의 단위셀을 구성하는 제1전극(160a)의 바깥쪽에도 홈패턴을 추가하여 구현할 수 있도록 한다. 즉, 상기 제1홈패턴이 배치되는 제1전극의 타측에 마련되는 홈패턴을 더 포함하는 구조로 구현할 수 있다.2, specifically, in the thermoelectric module according to the embodiment of the present invention, the short-circuit prevention portion is disposed between adjacent first electrodes of the first substrate 140, And a first groove pattern Y1 formed on the first groove pattern Y1. As shown in FIG. 2, the first groove pattern Y1 is disposed between the first electrodes 160a connected to a pair of thermoelectric elements forming one unit cell, and furthermore, A groove pattern may be added to the outside of the first electrode 160a constituting one unit cell. In other words, it may further include a groove pattern provided on the other side of the first electrode on which the first groove pattern is disposed.

나아가, 상기 제2기판 상의 제2전극의 양측 말단에 인접하여 배치되며, 상기 제2기판의 깊이 방향으로 구현되는 제2홈패턴(Y2, Y3)을 더 포함하는 구조로 마련됨이 더욱 바람직하다. 이는, 도 3과 같이, 한 쌍의 열전소자를 포함하는 도 2와 같은 다수의 단위셀을 구현하는 열전모듈의 구조에서, 이웃하는 단위셀간의 쇼트를 방지하기 위함이다.Furthermore, it is further preferable that the second substrate is further provided with a second groove pattern (Y2, Y3) arranged adjacent to both ends of the second electrode on the second substrate and being implemented in the depth direction of the second substrate. As shown in FIG. 3, in order to prevent a short circuit between neighboring unit cells in a structure of a thermoelectric module that implements a plurality of unit cells as shown in FIG. 2 including a pair of thermoelectric elements.

또한, 상술한 제1홈패턴 및 제2홈패턴의 구조는 기본적으로 기판의 깊이 방향으로 구현되는 오목한 홈 구조로 구현되며, 도시된 것과 같이 기판의 깊이 방향으로 들어갈수록 폭이 좁아지는 구조로 구현될 수 있다. 이러한 구조는 홈의 경사를 타고, 솔더재료가 쉽게 안쪽으로 고이게 되, 전극패턴간에 쇼트가 발생할 것을 쉽게 차단할 수 있게 할 수 있다. 물론, 도 2의 홈 구조에서 말단부가 뾰족한 첨부를 가지는 구조로 구현되어 있으나, 첨부 부분에서 일정한 폭을 가지는 우물구조의 수용패턴을 구현하는 경우, 더욱 안정적으로 넘치는 솔더재료를 수용할 수 있도록 구현하는 것도 가능하다.The structures of the first groove pattern and the second groove pattern are basically realized by a concave groove structure realized in the depth direction of the substrate, and as shown in the figure, the width of the groove is narrowed toward the depth direction of the substrate . Such a structure allows the solder material to be easily inwardly buried in the inclination of the grooves, so that it is possible to easily prevent short-circuiting between the electrode patterns. Although the present invention is embodied in a structure having a tapered end portion in the groove structure of FIG. 2, when a receiving structure of a well structure having a constant width is implemented in the attached portion, a solder material more stably filled can be accommodated It is also possible.

따라서, 상술한 본 발명의 실시예에 따른 열전모듈의 구조에서는, 열전소자와 상호 대향하는 기판의 결합시, 기판 상에 오목한 홈패턴 구조의 단락방지부를 구비하여 솔더링 공정에서 넘치는 솔더를 일시적으로 수용할 수 있도록 해, 이웃하는 전극패턴과의 단락을 방지할 수 있게 하는 장점을 구현할 있게 되어, 열전모듈이 신뢰성을 확보할 수 있게 된다.Therefore, in the structure of the thermoelectric module according to the above-described embodiment of the present invention, when the thermoelectric element and the substrate facing each other are combined, the short-circuit preventing portion having a concave groove pattern structure is provided on the substrate, Therefore, it is possible to prevent the short circuit between the electrode pattern and the neighboring electrode pattern. Thus, the reliability of the thermoelectric module can be secured.

상호 대향하여 배치되는 제1기판(140)과 제2기판(150)은 통상 절연기판, 이를테면 알루미나 기판 또는 유연성을 가지는 고분자 수지를 사용할 수 있으며, 또는 본 발명의 실시형태의 경우 금속기판을 사용하여 방열효율 및 박형화를 구현할 수 있도록 할 수 있다. 물론, 금속기판으로 형성하는 경우에는 제1기판 및 제2기판(140, 150)에 매립되는 제1전극 및 제2전극(160a, 160b)과의 사이의 접촉면에 별도의 유전체층(미도시)를 더 포함하여 형성됨이 바람직하다. 금속기판의 경우, Cu 또는 Cu 합금, Cu-Al합금 등을 적용할 수 있다. 나아가, 본 발명의 실시예에 따른 기판은 유연성을 가지는 기판을 적용할 수 있다. 이러한 것은, 폴리이미드(PI), 폴리스티렌(PS), 폴리메틸 메타크릴레이트(PMMA), 환상 올레핀 코폴리(COC), 폴리에틸렌 테레프탈레이트(PET), 레진(resin)과 같은 고투과성 플라스틱 등 다양한 절연성 수지재를 이용할 수 있다.The first substrate 140 and the second substrate 150, which are disposed to face each other, are generally formed of an insulating substrate such as an alumina substrate or a flexible polymeric resin. Alternatively, in the embodiment of the present invention, Heat radiation efficiency and thinning can be realized. Of course, when a metal substrate is formed, a separate dielectric layer (not shown) is formed on the contact surfaces between the first and second electrodes 160a and 160b embedded in the first and second substrates 140 and 150 It is preferable to further include the above. In the case of a metal substrate, Cu or a Cu alloy, a Cu-Al alloy, or the like can be applied. Furthermore, the substrate according to the embodiment of the present invention can be applied to a flexible substrate. This is because of various insulating properties such as high permeability plastics such as polyimide (PI), polystyrene (PS), polymethyl methacrylate (PMMA), cyclic olefin copoly (COC), polyethylene terephthalate (PET) A resin material can be used.

또한, 본 발명에 따른 다른 실시예에서는 상기 제2기판(150)의 면적을 제1기판(140)의 면적대비 1.2~5배의 범위로 형성하여 상호 간의 체적을 다르게 형성할 수 있다. 즉, 도 3에 도시된 도면에서도 제1기판(140)의 폭이 제2기판(150)의 폭보다 좁게 형성되며, 이 경우 동일 두께의 기판의 면적이 서로 상이하게 형성되게 되어 체적이 달라지게 된다.In another embodiment of the present invention, the area of the second substrate 150 may be 1.2 to 5 times the area of the first substrate 140 so that the volume of the second substrate 150 may be different. 3, the width of the first substrate 140 is narrower than the width of the second substrate 150. In this case, the areas of the substrates having the same thickness are formed to be different from each other, do.

이는 제2기판(150)의 면적이 제1기판(140)에 비해 1.2배 미만으로 형성되는 경우, 기존의 열전도 효율과 큰 차이가 없어 박형화의 의미가 없으며, 5배를 초과하는 경우에는 열전모듈의 형상(이를 테면, 상호 마주하는 대향구조)을 유지하기가 어려우며, 열전달효율을 현저하게 떨어지게 된다. If the area of the second substrate 150 is less than 1.2 times as large as that of the first substrate 140, there is no significant difference from the conventional thermal conductivity efficiency and there is no meaning of thinning. If the area is larger than 5 times, It is difficult to maintain the shape (e.g., facing structure facing each other) of the heat exchanger, and the heat transfer efficiency is remarkably deteriorated.

아울러, 상기 제2기판(150)의 경우, 제2기판의 표면에 방열패턴(미도시), 이를테면 요철패턴을 형성하여 제2기판의 방열특성을 극대화할 수 있도록 하며, 이를 통해 기존의 히트싱크의 구성을 삭제하고도 보다 효율적인 방열특성을 확보할 수 있도록 할 수 있다. 이 경우 상기 방열패턴은 상기 제2기판의 표면의 어느 한쪽 또는 양쪽 모두에 형성될 수 있다. 특히 상기 방열패턴은 상기 제1 및 제2반도체소자와 접촉하는 면에 형성되는 경우, 방열특성 및 열전소자와 기판과의 접합특성을 향상시킬 수 있다.In addition, in the case of the second substrate 150, a heat dissipation pattern (not shown) may be formed on the surface of the second substrate to maximize heat dissipation characteristics of the second substrate, It is possible to ensure more efficient heat dissipation characteristics even when the configuration of Fig. In this case, the heat radiation pattern may be formed on one or both surfaces of the second substrate. Particularly, when the heat dissipation pattern is formed on a surface in contact with the first and second semiconductor elements, it is possible to improve the heat dissipation characteristics and the bonding property between the thermoelectric element and the substrate.

또한, 상기 제1기판(140)의 두께(를 상기 제2기판(150)의 두께 보다 얇게 형성하여 냉각측(Cold sied)에서 열의 유입을 용이하게 하며 열전달율을 높일 수 있도록 할 수 있다.In addition, the thickness of the first substrate 140 may be smaller than the thickness of the second substrate 150 to facilitate the introduction of heat at the cold side and increase the heat transfer rate.

상기 제1전극 및 제2전극(160a, 160b)은 Cu, Ag, Ni 등의 전극재료를 이용하여 열전소자인 제1반도체 소자(120) 및 제2반도체 소자(130)를 전기적으로 연결한다. 상기 전극층의 두께는 0.01mm~0.3mm의 범위에서 형성될 수 있다. 더욱 바람직하게는 10㎛~20㎛의 범위로 구현할 수 있다.The first and second electrodes 160a and 160b electrically connect the first semiconductor element 120 and the second semiconductor element 130, which are thermoelectric elements, with an electrode material such as Cu, Ag, or Ni. The thickness of the electrode layer may be in the range of 0.01 mm to 0.3 mm. And more preferably in the range of 10 mu m to 20 mu m.

이 경우, 상기 열전소자(120, 130)은 제1반도체소자(120) 및 제2반도체소자(130)가 하나의 전극에 구비될 수 있으며, 이러한 구조가 다수 개가 도 3의 구조와 같이 모듈화 될 수 있게 된다. 특히, 이 경우 본 발명에 따른 제1반도체소자(120) 및 제2반도체소자(130)는 P 형 반도체 또는 N 형 반도체 재료를 적용하여 벌크형(Bulk type)으로 형성된 반도체소자를 적용할 수 있다. 벌크형(Bulk type)이란 반도체 재료인 잉곳을 분쇄하고, 이후 미세화 볼-밀(ball-mill) 공정을 건친 후, 소결한 구조물을 커팅하여 형성한 구조물을 의미한다. 이러한 벌크형 소자는 하나의 일체형 구조로 형성될 수 있다.In this case, the thermoelectric elements 120 and 130 may include the first semiconductor element 120 and the second semiconductor element 130 in one electrode, and a plurality of such structures may be modularized as in the structure of FIG. 3 . Particularly, in this case, the first semiconductor element 120 and the second semiconductor element 130 according to the present invention can be applied to a semiconductor device formed of a bulk type by applying a P-type semiconductor or an N-type semiconductor material. Bulk type refers to a structure obtained by grinding an ingot, which is a semiconductor material, followed by finishing a ball-mill process, and then cutting the sintered structure. Such a bulk type device can be formed in one integrated structure.

이러한 P 형 반도체 또는 N 형 반도체 재료는 상기 N형 반도체소자는, 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다.즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입하는 것이 바람직하다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.The p-type semiconductor or the n-type semiconductor material is characterized in that the n-type semiconductor element is at least one selected from the group consisting of Se, Ni, Al, Cu, Ag, Pb, (BiTe-based) including gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In), and a bismuth telluride system (BiTe system) containing 0.001 to 1.0 wt% May be formed using a mixture of Bi or Te. For example, the main raw material may be a Bi-Se-Te material, and Bi or Te may be added to the Bi-Se-Te by adding a weight corresponding to 0.001 to 1.0 wt% When the weight of -Se-Te is 100 g, it is preferable to add Bi or Te to be added in the range of 0.001 g to 1.0 g. As described above, since the weight range of the substance added to the above-described raw material is not in the range of 0.001 wt% to 0.1 wt%, the thermal conductivity is not lowered and the electric conductivity is lowered, so that the improvement of the ZT value can not be expected. I have.

상기 P형 반도체 재료는, 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성함이 바람직하다. 이를 테면, 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te 전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.The P-type semiconductor material may be at least one selected from the group consisting of antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu), silver (Ag), lead (Pb), boron (B), gallium (BiTe-based) including Bi, Te, Bi, and In, and a mixture of Bi or Te corresponding to 0.001 to 1.0 wt% of the total weight of the main raw material It is preferable to form it by using. For example, the main raw material may be a Bi-Sb-Te material, and Bi or Te may be added to the Bi-Sb-Te by adding a weight corresponding to 0.001 to 1.0 wt% of the total weight of the Bi-Sb-Te. That is, when 100 g of Bi-Sb-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1 g. The weight range of the substance added to the above-described main raw material is not inferior to the range of 0.001 wt% to 0.1 wt%, and the electrical conductivity is lowered, so that improvement of the ZT value can not be expected.

아울러, 나아가, 본 발명의 실시예에 따른 열전소자를 포함하여 열전모듈은 열전소자의 구조를 도 1의 구조와 같이 구현하는 것 외에도, 상기 제1기판 및 상기 제2기판의 체적이 서로 다르게 형성될 수 있도록 한다. 본 발명의 실시예에서 '체적'이라 함은, 기판의 외주면이 형성하는 내부 부피를 의미하는 것으로 정의한다.In addition, the thermoelectric module including the thermoelectric device according to the embodiment of the present invention may be configured such that the structure of the thermoelectric device is realized as shown in FIG. 1, and that the first substrate and the second substrate have different volumes . In the embodiment of the present invention, 'volume' is defined as meaning the internal volume formed by the outer peripheral surface of the substrate.

이 경우 열전소자의 경우, 한쪽은 제1반도체소자(120)로서 P형 반도체 와 제2반도체소자(130)로서 N형 반도체로 구성될 수 있으며, 상기 제1반도체 및 상기 제2반도체는 금속 전극 (160a, 160b)과 연결되며, 이러한 구조가 다수 형성되며 상기 반도체 소자에 전극을 매개로 전류가 공급되는 회로선(181, 182)에 의해 펠티어 효과를 구현하게 된다. In this case, in the case of the thermoelectric element, one of the first semiconductor element 120 and the second semiconductor element 130 may be formed of a P-type semiconductor and an N-type semiconductor as the second semiconductor element 130, The Peltier effect is realized by circuit lines 181 and 182 through which current is supplied to the semiconductor devices through the electrodes.

특히, 본 발명에서는 펠티어 효과에 의해 냉각영역(Cold side)을 이루는 제1기판(140)의 면적보다 방열영역(Hot side)을 이루는 제2기판(150)의 면적을 넓게 형성할 수 있도록 하여, 열전도율을 높이고, 방열효율을 높여 종래의 열전모듈에서의 히트싱크를 제거할 수 있도록 할 수 있다. Particularly, in the present invention, the area of the second substrate 150 forming the hot side is formed to be larger than the area of the first substrate 140 forming the cold side by the Peltier effect, The heat conductivity can be increased and the heat radiation efficiency can be increased, so that the heat sink in the conventional thermoelectric module can be removed.

또한, 본 발명이 실시예에 따른 열전소자의 구조는 도 1 내지 도 3에 도시된 구조와 같이 직육면체 또는 정육면체의 입체 구조와 같이 동일한 폭을 가지는 구조로 구현되는 것 외에, 도 4에 도시된 구조와 같은 형상을 가질 수 있다.In addition, the structure of the thermoelectric device according to the embodiment of the present invention is realized by a structure having the same width as a cubic structure of a rectangular parallelepiped or a cuboid like the structure shown in Figs. 1 to 3, And the like.

즉, 도 1 및 도 2의 구조에서 열전소자(120, 130)의 형상이 도 4에 도시된 것과 같이, 제1기판 및 제2기판 상의 전극의 노출표면에 접합하는 부분의 폭이 넓게 구현되는 구조로 구현될 수 있다.In other words, in the structure of FIGS. 1 and 2, the thermoelectric elements 120 and 130 have a wide width at a portion joining the exposed surfaces of the electrodes on the first substrate and the second substrate, as shown in FIG. 4 . &Lt; / RTI >

이러한 구조를 도 4를 참조하여 구체적으로 설명하면, 본 발명의 다른 실시예에 따른 열전소자(120)는, 제1단면적을 가지는 제1소자부(122), 상기 제1소자부(122)와 대향하는 위치에 제2단면적을 가지는 제2소자부(126) 및 상기 제1소자부(122)와 상기 제2소자부(126)를 연결하는 제3단면적을 가지는 연결부(124)를 포함하는 구조로 구현될 수 있다. 특히 이 경우, 상기 연결부(124)의 수평방향의 임의의 영역에서의 단면적이 상기 제1단면적 및 상기 제2단면적보다 작게 구현되는 구조로 마련될 수 있다.4, a thermoelectric element 120 according to another embodiment of the present invention includes a first element portion 122 having a first cross-sectional area, a first element portion 122 having a first cross- A second element portion 126 having a second cross-sectional area at an opposite position, and a connection portion 124 having a third cross-sectional area connecting the first element portion 122 and the second element portion 126 . &Lt; / RTI > In this case, the cross-sectional area of the connecting portion 124 in an arbitrary region in the horizontal direction may be smaller than the first cross-sectional area and the second cross-sectional area.

이러한 구조는 동일한 재료를 가지고 정육면체 구조와 같은 단일 단면적을 가지는 구조의 열전소자와 동량의 재료를 적용하는 경우, 제1소자부와 제2소자부의 면적을 넓히고, 연결부의 길이를 길에 구현할 수 있게 됨으로써, 제1소자부와 제2소자부 사이의 온도차(△T)를 크게 할 수 있는 장점이 구현될 수 있게 된다. 이러한 온도차를 증가시키면, 발열측(Hot side)와 냉각측(Cold side) 사이에 이동하는 자유전자의 양이 많아져 전기의 발전량이 증가되며, 발열이나 냉각의 경우 그 효율이 높아지게 된다.In the case of applying the same material and the same amount of material as the thermoelectric element having a single cross-sectional area such as a cubic structure, it is possible to widen the area of the first element portion and the second element portion, The advantage of being able to increase the temperature difference DELTA T between the first element portion and the second element portion can be realized. When the temperature difference is increased, the amount of free electrons moving between the hot side and the cold side increases, so that the electricity generation amount increases, and in the case of heat generation or cooling, the efficiency increases.

따라서, 본 실시예에 따른 열전소자(120)은 연결부(124)의 상부 및 하부에 평판형 구조나 다른 입체 구조로 구현되는 제1소자부 및 제2소자부의 수평 단면적을 넓게 구현하고, 연결부의 길이를 연장하여 연결부의 단면적을 좁힐 수 있도록 한다. 특히, 본 발명의 실시예에서는, 상기 연결부의 수평 단면 중 가장 긴 폭을 가지는 단면의 폭(B)과, 상기 제1소자부 및 상기 제2소자부의 수평단면적 중 더 큰 단면의 폭(A or C)의 비율이 1:(1.5~4)의 범위를 충족하는 범위에서 구현될 수 있도록 한다. 이 범위를 벗어나는 경우에는, 열전도가 발열측에서 냉각측으로 전도되어 오히려 발전효율을 떨어뜨리거나, 발열이나 냉각효율을 떨어뜨리게 된다.Accordingly, the thermoelectric element 120 according to the present embodiment realizes a wide horizontal cross-sectional area of the first element portion and the second element portion, which are realized in a planar structure or other three-dimensional structure on the upper portion and the lower portion of the connection portion 124, So that the cross-sectional area of the connecting portion can be narrowed. Particularly, in the embodiment of the present invention, the width (B) of the section having the longest width among the horizontal sections of the connecting section and the width (A or or) of the larger section of the horizontal section area of the first element section and the second element section, C) is in the range of 1: (1.5 to 4). If the temperature is outside the range, the heat conduction is conducted from the heat generation side to the cooling side, and the power generation efficiency is lowered, or the heat generation and cooling efficiency are lowered.

이러한 구조의 실시예의 다른 측면에서는, 상기 열전소자(120)는, 상기 제1소자부 및 상기 제2소자의 길이방향의 두께(a1, a3)는, 상기 연결부의 길이방향 두께(s2)보다 작게 구현되도록 형성될 수 있다.In another aspect of this embodiment of the structure, in the thermoelectric element 120, the thickness a1 and a3 in the longitudinal direction of the first element portion and the second element are smaller than the longitudinal thickness s2 of the connecting portion .

나아가, 본 실시예에서는, 제1소자부(122)의 수평방향의 단면적인 상기 제1단면적과 제2소자부(126)의 수평방향의 단면적인 상기 제2단면적이 서로 다르게 구현할 수 있다. 이는 열전효율을 조절하여 원하는 온도차를 쉽게 제어하기 위함이다. 나아가, 상기 제1소자부, 상기 제2소자부 및 상기 연결부는 상호 일체로 구현되는 구조로 구성될 수 있으며, 이 경우 각각의 구성은 상호 동일한 재료로 구현될 수 있다.Furthermore, in this embodiment, the first cross-sectional area of the first element portion 122 in the horizontal direction may be different from the second cross-sectional area of the second element portion 126 in the horizontal direction. This is to control the thermoelectric efficiency to easily control the desired temperature difference. Furthermore, the first element unit, the second element unit, and the connection unit may be formed integrally with each other. In this case, each of the components may be formed of the same material.

또한, 도 5 내지 도 7을 참조하면, 이는 도 1 내지 도 4에서 상술한 본 발명의 실시예에 따른 열전소자를 구현하는 다른 방식을 설명한 실시예이다.5 to 7, this is an embodiment for explaining another method of implementing the thermoelectric device according to the embodiment of the present invention described above with reference to FIGS. 1 to 4. FIG.

즉, 본 발명의 다른 실시예에서는 상술한 반도체소자의 구조를 벌크형 구조가 아닌 적층형 구조의 구조물로 구현하여 박형화 및 냉각효율을 더욱 향상시킬 수 있도록 할 수 있다.That is, in another embodiment of the present invention, the structure of the semiconductor device described above can be realized as a structure of a laminated structure rather than a bulk structure, thereby further improving the thinning and cooling efficiency.

구체적으로는, 도 5에서의 제1반도체소자(120) 및 제2반도체소자(130)의 구조를 시트 형상의 기재에 반도체물질이 도포된 구조물이 다수 적층된 단위부재로 형성한 후 이를 절단하여 재료의 손실을 막고 전기전도특성을 향상시킬 수 있도록 할 수 있다.Specifically, the structure of the first semiconductor element 120 and the second semiconductor element 130 in FIG. 5 is formed as a unit member in which a plurality of structures coated with a semiconductor material are stacked on a sheet-shaped substrate, It is possible to prevent the loss of the material and to improve the electric conduction characteristic.

이에 대해서 도 5를 참조하면, 도 5는 상술한 적층 구조의 단위부재를 제조하는 공정 개념도를 도시한 것이다. 도 5에 따르면, 반도체 소재 물질을 포함하는 재료를 페이스트 형태로 제작하고, 시트, 필름 등의 기재(111) 상에 페이스트를 도포하여 반도체층(112)을 형성하여 하나의 단위부재(110)를 형성한다. 상기 단위부재(110)은 도 5에 도시된 것과 같이 다수의 단위부재(100a, 100b, 100c)를 적층하여 적층구조물을 형성하고, 이후 적층구조물을 절단하여 단위열전소자(120)를 형성한다. 즉, 본 발명에 따른 단위열전소자(120)은 기재(111) 상에 반도체 층(112)가 적층된 단위부재(110)이 다수가 적층된 구조물로 형성될 수 있다.Referring to FIG. 5, FIG. 5 is a conceptual diagram of a process for manufacturing the unit member of the above-described laminated structure. 5, the semiconductor layer 112 is formed by applying paste to a substrate 111 such as a sheet or a film to form a unitary member 110, . 5, a plurality of unit members 100a, 100b, and 100c are stacked to form a stacked structure, and then the stacked structure is cut to form the unit thermoelectric elements 120. [ That is, the unit thermoelectric element 120 according to the present invention may be formed of a structure in which a plurality of unit members 110 in which a semiconductor layer 112 is laminated on a substrate 111 are stacked.

상술한 공정에서 기재(111) 상에 반도체 페이스트를 도포하는 공정은 다양한 방법을 이용하여 구현될 수 있으며, 일예로는 테이프캐스팅(Tape casting), 즉 매우 미세한 반도체 소재 분말을 수계 또는 비수계 용매(solvent)와 결합제(binder), 가소제(plasticizer), 분산제(dispersant), 소포제(defoamer), 계면활성제 중 선택되는 어느 하나를 혼합하여 슬러리(slurry)를 제조한 후 움직이는 칼날(blade)또는 움직이는 운반 기재위에 일정한 두께로 목적하는 바에 따라서 성형하는 공정으로 구현될 수 있다. 이 경우 상기 기재의 두께는 10um~100um의 범위의 필름, 시트 등의 자재를 사용할 수 있으며, 도포되는 반도체소재는 상술한 벌크형 소자를 재조하는 P 형 재료 및 N 형 재료를 그대로 적용할 수 있음은 물론이다.The process of applying the semiconductor paste on the substrate 111 in the above-described process can be realized by various methods. For example, tape casting, that is, a very fine semiconductor material powder can be applied to a water- a slurry is prepared by mixing any one selected from a solvent, a binder, a plasticizer, a dispersant, a defoamer and a surfactant to prepare a slurry, And then molding it according to the desired thickness with a predetermined thickness. In this case, materials such as films and sheets having a thickness in the range of 10 to 100 μm can be used as the base material, and the P-type material and the N-type material for recycling the above-mentioned bulk type device can be applied as they are Of course.

상기 단위부재(110)을 다층으로 어라인하여 적층하는 공정은 50℃~250℃의 온도로 압착하여 적층구조로 형성할 수 있으며, 본 발명의 실시예에서는 이러한 단위부재(110)의 적층 수는 2~50개의 범위에서 이루어질 수 있다. 이후, 원하는 형태와 사이즈로 커팅공정이 이루어질 수 있으며, 소결공정이 추가될 수 있다.In the step of laminating the unit members 110 in a multilayer structure, the laminate structure may be formed by pressing at a temperature of 50 ° C to 250 ° C. In the embodiment of the present invention, To 50 < / RTI > Thereafter, a cutting process can be performed in a desired shape and size, and a sintering process can be added.

상술한 공정에 따라 제조되는 단위부재(110)이 다수 적층되어 형성되는 단위열전소자는 두께 및 형상 사이즈의 균일성을 확보할 수 있다. 즉, 기존의 벌크(Bulk) 형상의 열전소자는 잉곳분쇄, 미세화 볼-밀(ball-mill) 공정 후, 소결한 벌크구조를 커팅하게 되는바, 커팅공정에서 소실되는 재료가 많음은 물론, 균일한 크기로 절단하기도 어려우며, 두께가 3mm~5mm 정도로 두꺼워 박형화가 어려운 문제가 있었으나, 본 발명의 실시형태에 따른 적층형 구조의 단위열전소자는, 시트형상의 단위부재를 다층 적층한 후, 시트 적층물을 절단하게 되는바, 재료 손실이 거의 없으며, 소재가 균일한 두께를 가지는바 소재의 균일성을 확보할 수 있으며, 전체 단위열전소자의 두께도 1.5mm 이하로 박형화가 가능하게 되며, 다양한 형상으로 적용이 가능하게 된다. 최종적으로 구현되는 구조는 도 1에서 상술한 본 발명의 실시예에 따른 열전소자의 구조와 같이, 정육면체나 직육면체의 구조로 절단하거나, 또는 도 4의 형상을 구현하여 도 5의 (d)의 형상으로 절단하여 구현할 수 있게 된다.The unit thermoelectric elements in which a plurality of unit members 110 manufactured in accordance with the above-described processes are stacked can secure the uniformity of thickness and shape size. That is, the conventional bulk-shaped thermoelectric element cuts the sintered bulk structure after the ingot grinding and fine-finishing ball-mill processes, so that a large amount of material is lost in the cutting process, However, in the unit thermoelectric element of the laminated structure according to the embodiment of the present invention, after the multilayer structure of sheet-like unit members is laminated, the sheet laminate It is possible to achieve uniformity of the bar material having a uniform thickness of the material and thickness of the whole unit thermoelectric device to be as thin as 1.5 mm or less, . The structure finally implemented may be cut into a cube or a rectangular parallelepiped structure as in the structure of the thermoelectric device according to the embodiment of the present invention described above with reference to FIG. 1, or the shape of FIG. 4 may be implemented, As shown in FIG.

특히, 본 발명의 실시형태에 따른 단위열전소자의 제조공정에서, 단위부재(110)의 적층구조를 형성하는 공정 중에 각 단위부재(110)의 표면에 전도성층을 형성하는 공정을 더 포함하여 구현될 수 있도록 할 수 있다.Particularly, in the step of manufacturing a unit thermoelectric element according to the embodiment of the present invention, a step of forming a conductive layer on the surface of each unit member 110 in the step of forming a laminated structure of the unit member 110 is further implemented .

즉, 도 5의 (c)의 적층구조물의 단위부재의 사이 사이에 도 6의 구조와 같은 전도성층을 형성할 수 있다. 상기 전도성층은 반도체층이 형성되는 기재면의 반대면에 형성될 수 있으며, 이 경우 단위부재의 표면이 노출되는 영역이 형성되도록 패턴화된 층으로 구성할 수 있다. 이는 전면 도포되는 경우에 비하여 전기전도도를 높일 수 있음과 동시에 각 단위부재 간의 접합력을 향상시킬 수 있게 되며, 열전도도를 낮추는 장점을 구현할 수 있게 된다. That is, the conductive layer as shown in Fig. 6 can be formed between the unit members of the laminated structure of Fig. 5 (c). The conductive layer may be formed on the opposite side of the substrate surface on which the semiconductor layer is formed. In this case, the conductive layer may be formed as a patterned layer such that a region where the surface of the unit member is exposed is formed. As a result, the electrical conductivity can be increased, the bonding force between the unit members can be improved, and the advantage of lowering the thermal conductivity can be realized.

즉, 도 6에 도시된 것은 본 발명의 실시형태에 따른 전도성층(C)의 다양한 변형예를 도시한 것으로, 단위부재의 표면이 노출되는 패턴이라 함은 도 6의 (a),(b)에 도시된 것과 같이, 폐쇄형 개구패턴(c₁, c₂)을 포함하는 메쉬타입 구조 또는 도 6의 (c), (d)에 도시된 것과 같이, 개방형 개구패턴(c₃, c₄)을 포함하는 라인타입 등으로 다양하게 변형하여 설계될 수 있다. 이상의 전도성층은 단위부재의 적층구조로 형성되는 단위열전소자의 내부에서 각 단위부재간의 접착력을 높이는 것은 물론, 단위부재간 열전도도를 낮추며, 전기전도도는 향상시킬 수 있게 하는 장점이 구현되며, 종래 벌크형 열전소자 대비 냉각용량(Qc) 및 ΔT(℃) 가 개선되며, 특히 파워 팩터(Power factor)가 1.5배, 즉 전기전도도가 1.5배 상승하게 된다. 전기전도도의 상승은 열전효율의 향상과 직결되는바, 냉각효율을 증진하게 된다. 상기 전도성층은 금속물질로 형성할 수 있으며, Cu, Ag, Ni 등의 재질의 금속계열의 전극물질은 모두 적용이 가능하다.6 shows various modifications of the conductive layer C according to the embodiment of the present invention. The pattern in which the surface of the unit member is exposed includes the patterns shown in FIGS. 6 (a) and 6 (b) the, as shown in, the closed opening pattern (c _1, c ₂₎ mesh-type structure, or, as shown in (c), (d) of Figure 6, the open aperture pattern including (c _3, c ₄₎ And a line type including a line type. The conductive layer is advantageous in that not only the adhesion between the unit members in the unit thermoelectric elements formed by the laminated structure of the unit members but also the thermal conductivity between the unit members is lowered and the electrical conductivity is improved, The cooling capacity (Qc) and? T (占 폚) of the bulk-type thermoelectric element are improved, and particularly the power factor is 1.5 times, that is, the electric conductivity is increased 1.5 times. The increase of the electric conductivity is directly related to the improvement of the thermoelectric efficiency, so that the cooling efficiency is improved. The conductive layer may be formed of a metal material, and metal materials of Cu, Ag, Ni, or the like may be used.

도 5에서 상술한 적층형 구조의 단위열전소자를 도 1 및 도 4에 도시된 열전모듈에 적용하는 경우, 즉 제1기판(140)과 제2기판(150)의 사이에 본 발명의 실시예에 따른 열전소자를 배치하고, 전극층을 포함하는 구조의 단위셀로 열전모듈을 구현하는 경우 전체 두께(Th)는 1.mm~1.5mm의 범위로 형성이 가능하게 되는바, 기존 벌크형 소자를 이용하는 것에 비해 현저한 박형화를 실현할 수 있게 된다.In the case where the unit thermoelectric element having the above-described laminated structure is applied to the thermoelectric module shown in FIGS. 1 and 4, that is, between the first substrate 140 and the second substrate 150, The total thickness Th can be formed in a range of 1. mm to 1.5 mm when a thermoelectric module is implemented with a unit cell having a structure including an electrode layer, It is possible to achieve remarkable thinning.

또한, 도 7에 도시된 것과 같이, 도 5에서 상술한 열전소자(120, 130)는 도 6의 (a)에 도시된 것과 같이, 상부 방향(X) 및 하부방향(Y)으로 수평하게 배치될 수 있도록 어라인하여, (c)와 같이 절단하여, 본 발명의 실시예에 따른 열전소자를 구현할 수도 있다.7, the thermoelectric elements 120 and 130 described above in FIG. 5 are arranged horizontally in the upper direction X and the lower direction Y, as shown in FIG. 6 (a) The thermoelectric element according to the embodiment of the present invention can be realized by cutting it as shown in (c).

이러한 도 7의 (c)의 구조는, 제1기판 및 제2기판과 반도체층 및 기재의 표면이 인접하도록 배치되는 구조로 열전모듈을 형성할 수 있으나, (b)에 도시된 것과 같이, 열전소자 자체를 수직으로 세워, 단위열전소자의 측면부가 상기 제1 및 제2기판에 인접하게 배치 되도록 하는 구조도 가능하다. 이와 같은 구조에서는 수평배치구조보다 측면 부에 전도층의 말단부가 노출되며, 수직방향의 열전도 효율을 낮추는 동시에 전기전도특성을 향상할 수 있어 냉각효율을 더욱 높일 수 있게 된다.7 (c) can form a thermoelectric module with a structure in which the surfaces of the first and second substrates and the semiconductor layer and the substrate are arranged to be adjacent to each other. However, as shown in (b) It is also possible to construct the device itself vertically so that the side portions of the unit thermoelectric elements are arranged adjacent to the first and second substrates. In such a structure, the end portion of the conductive layer is exposed to the side surface rather than the horizontal arrangement structure, thereby lowering the heat conduction efficiency in the vertical direction and improving the electric conduction characteristic, thereby further improving the cooling efficiency.

상술한 것과 같이, 다양한 실시형태로 구현이 가능한 본 발명의 열전모듈에 적용되는 열전소자에서, 상호 대향하는 제1반도체소자 및 제2반도체소자의 형상 및 크기는 동일하게 이루어지나, 이 경우 P 형 반도체소자의 전기전도도와 N 형 반도체 소자의 전기전도도 특성이 서로 달라 냉각효율을 저해하는 요소로 작용하게 되는 점을 고려하여, 어느 한쪽의 체적을 상호 대향하는 다른 반도체소자의 체적과는 상이하게 형성하여 냉각성능을 개선할 수 있도록 하는 것도 가능하다. As described above, in the thermoelectric device applied to the thermoelectric module of the present invention, which can be implemented in various embodiments, the shapes and sizes of the first semiconductor element and the second semiconductor element facing each other are the same, Considering the fact that the electrical conductivity of the semiconductor element and the electrical conductivity of the N-type semiconductor element are different from each other and serve as an element that hinders the cooling efficiency, the volume of one of them is formed differently from the volume of other semiconductor elements opposed to each other So that the cooling performance can be improved.

즉, 상호 대향하여 배치되는 반도체 소자의 체적을 상이하게 형성하는 것은, 크게 전체적인 형상을 다르게 형성하거나, 동일한 높이를 가지는 반도체소자에서 어느 한쪽의 단면의 직경을 넓게 형성하거나, 동일한 형상의 반도체 소자에서 높이나 단면의 직경을 다르게 하는 방법으로 구현하는 것이 가능하다. 특히 N형 반도체소자의 직경을 P형 반도체소자보다 더 크게 형성하여 체적을 증가시켜 열전효율을 개선할 수 있도록 할 수 있다.That is, different volumes of the semiconductor elements arranged to face each other may be formed by forming the entire shape differently, or by forming the diameter of either one of the semiconductor elements having the same height to be wider, It is possible to implement the method of making the height or the cross-section diameter different. In particular, the diameter of the N-type semiconductor device may be larger than that of the P-type semiconductor device so that the volume of the N-type semiconductor device may be increased to improve the thermoelectric efficiency.

상술한 본 발명의 일 실시형태에 따른 다양한 구조의 열전소자 및 이를 포함하는 열전모듈은 상술한 것과 같이 발전용모듈이나, 또는 상 하부의 기판의 표면에 발열 및 흡열 부위의 특성에 따라 물이나 액체 등의 매체의 열을 빼앗아 냉각을 구현하거나, 특정 매체에 열을 전달하여 가열을 시키는 용도로 사용할 수 있다. 즉, 본 발명의 다양한 실시형태의 열전모듈에서는 냉각효율을 증진하여 구현하는 냉각장치의 구성을 들어 실시형태로 설명하고 있으나, 냉각이 이루어지는 반대면의 기판에서는 발열특성을 이용해 매체를 가열하는 용도로 사용하는 장치에 적용할 수 있다. 즉,하나의 장치에서 냉각과 가열을 동시에 기능하도록 구현하는 장비로도 응용이 가능하다.As described above, the thermoelectric elements having various structures according to one embodiment of the present invention and the thermoelectric module including the thermoelectric elements according to the embodiments of the present invention can be applied to the power generation module or the upper and lower substrates, Or the like, to realize cooling, or to transmit heat to a specific medium to be heated. That is, in the thermoelectric module according to various embodiments of the present invention, the configuration of the cooling device for improving the cooling efficiency is described in the embodiment mode. However, in the substrate on the opposite side where cooling is performed, It can be applied to the device used. That is, it can be applied to a device that implements cooling and heating simultaneously in one device.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

110: 단위부재
111: 기재
112: 반도체층
120: 열전소자
122: 제1소자부
124: 연결부
126: 제2소자부
130: 열전소자
132: 제1소자부
134: 연결부
136: 제2소자부
140: 제1기판
150: 제2기판
160a, 160b: 전극층
162a, 162b: 솔더패턴층
181, 182: 회로선110: unit member
111: substrate
112: semiconductor layer
120: thermoelectric element
122: first element part
124:
126: Second element part
130: thermoelectric element
132: first element part
134:
136: second element part
140: first substrate
150: second substrate
160a and 160b:
162a and 162b: solder pattern layer
181, 182: circuit line

Claims

A plasma display panel comprising: a first substrate having a plurality of first electrodes;
A second substrate facing the first substrate and having a plurality of second electrodes; And
A plurality of thermoelectric elements disposed between the first substrate and the second substrate and electrically connected to the first electrode and the second electrode;
And a solder pattern layer disposed between the first electrode and the second electrode and the thermoelectric element,
And a short-circuit preventing portion having a predetermined depth on the first substrate or the second substrate.

The method of claim 2,
The short-
Wherein the thermoelectric module is a first groove pattern disposed between adjacent first electrodes of the first substrate, the first groove pattern being implemented in a depth direction of the first substrate.

The method of claim 2,
The short-
And a groove pattern provided on the other side of the first electrode in which the first groove pattern is disposed.

The method of claim 2,
The short-
Wherein the thermoelectric module is disposed adjacent to both ends of the second electrode on the second substrate and is a groove pattern embodied in the depth direction of the second substrate.

The method of claim 4,
Wherein the first groove pattern and the second groove pattern are formed on the substrate,
Wherein a width of the first substrate and a surface of the second substrate are reduced toward the depth direction.

The method according to any one of claims 1 to 5,
The thermoelectric element includes:
A thermoelectric module comprising a first semiconductor element which is a p-type thermoelectric semiconductor and a second semiconductor element which is an n-type thermoelectric semiconductor.

The method of claim 6,
Wherein the volume of the second semiconductor element is larger than the volume of the first semiconductor element.

The method of claim 6,
Wherein the thermoelectric element has a horizontal cross-sectional area of a portion contacting the first electrode and the second electrode is larger than a horizontal cross-sectional area of another portion.

The method of claim 6,
The thermoelectric element includes:
A thermoelectric module in which two or more unit members including a semiconductor layer on a substrate are laminated and implemented.

A thermal conversion device comprising the thermoelectric module according to any one of claims 1 to 5.