KR20210014192A

KR20210014192A - Thermo electric element

Info

Publication number: KR20210014192A
Application number: KR1020210014059A
Authority: KR
Inventors: 노명래; 박진경; 조용상
Original assignee: 엘지이노텍 주식회사
Priority date: 2019-06-18
Filing date: 2021-02-01
Publication date: 2021-02-08
Also published as: KR102390171B1; KR102390171B9

Abstract

A thermoelectric element according to one embodiment of the present invention includes: a first substrate; a first insulating layer disposed on the first substrate; a second insulating layer disposed on the first insulating layer and having a composition and elasticity different from that of the first insulating layer; a first electrode disposed on the second insulating layer; a P-type thermoelectric leg and an N-type thermoelectric leg disposed on the first electrode; a second electrode disposed on the P-type thermoelectric leg and the N-type thermoelectric leg; a third insulating layer disposed on the second electrode; and a second substrate disposed on the third insulating layer, wherein the first insulating layer is made of a composite including silicon and aluminum, and the second insulating layer is a resin layer made of a resin composition including at least one of an epoxy resin and a silicone resin and an inorganic filler.

Description

Thermoelectric element{THERMO ELECTRIC ELEMENT}

본 발명은 열전소자에 관한 것으로, 보다 상세하게는 열전소자의 기판 및 절연층에 관한 것이다.The present invention relates to a thermoelectric device, and more particularly, to a substrate and an insulating layer of a thermoelectric device.

열전현상은 재료 내부의 전자(electron)와 정공(hole)의 이동에 의해 발생하는 현상으로, 열과 전기 사이의 직접적인 에너지 변환을 의미한다.The thermoelectric phenomenon is a phenomenon that occurs by the movement of electrons and holes in a material, and means direct energy conversion between heat and electricity.

열전소자는 열전현상을 이용하는 소자를 총칭하며, P형 열전 재료와 N형 열전 재료를 금속 전극들 사이에 접합시켜 PN 접합 쌍을 형성하는 구조를 가진다. The thermoelectric device is a generic term for a device using a thermoelectric phenomenon, and has a structure in which a P-type thermoelectric material and an N-type thermoelectric material are bonded between metal electrodes to form a PN junction pair.

열전소자는 전기저항의 온도 변화를 이용하는 소자, 온도 차에 의해 기전력이 발생하는 현상인 제벡 효과를 이용하는 소자, 전류에 의한 흡열 또는 발열이 발생하는 현상인 펠티에 효과를 이용하는 소자 등으로 구분될 수 있다.Thermoelectric devices can be classified into a device that uses a temperature change of electrical resistance, a device that uses the Seebeck effect, which is a phenomenon in which an electromotive force is generated due to a temperature difference, and a device that uses the Peltier effect, which is a phenomenon in which heat absorption or heat generation by current occurs. .

열전소자는 가전제품, 전자부품, 통신용 부품 등에 다양하게 적용되고 있다. 예를 들어, 열전소자는 냉각용 장치, 온열용 장치, 발전용 장치 등에 적용될 수 있다. 이에 따라, 열전소자의 열전성능에 대한 요구는 점점 더 높아지고 있다.Thermoelectric devices are variously applied to home appliances, electronic parts, and communication parts. For example, the thermoelectric device may be applied to a cooling device, a heating device, a power generation device, or the like. Accordingly, the demand for thermoelectric performance of the thermoelectric device is increasing more and more.

열전소자는 기판, 전극 및 열전 레그를 포함하며, 상부 기판과 하부 기판 사이에 복수의 열전 레그가 배치되고, 복수의 열전 레그와 상부기판 사이에 복수의 상부 전극이 배치되고, 복수의 열전 레그와 및 하부기판 사이에 복수의 하부전극이 배치된다.The thermoelectric element includes a substrate, an electrode, and a thermoelectric leg, a plurality of thermoelectric legs are disposed between an upper substrate and a lower substrate, a plurality of upper electrodes are disposed between the plurality of thermoelectric legs and the upper substrate, and a plurality of thermoelectric legs and And a plurality of lower electrodes are disposed between the lower substrates.

열전소자의 열전달 성능을 향상시키기 위하여, 금속기판을 사용하고자 하는 시도가 늘고 있다.In order to improve the heat transfer performance of the thermoelectric device, there are increasing attempts to use a metal substrate.

일반적으로, 열전소자는 미리 마련된 금속기판 상에 전극 및 열전 레그를 순차적으로 적층하는 공정에 따라 제작될 수 있다. 금속기판이 사용되는 경우, 열전도 측면에서는 유리한 효과를 얻을 수 있으나, 내전압이 낮아 장기간 사용 시 신뢰성이 낮아지는 문제가 있다.In general, the thermoelectric device may be manufactured according to a process of sequentially laminating electrodes and thermoelectric legs on a metal substrate prepared in advance. When a metal substrate is used, an advantageous effect can be obtained in terms of heat conduction, but there is a problem in that reliability is lowered when used for a long time due to low withstand voltage.

이러한 문제를 해결하기 위하여, 알루미늄 기판의 표면을 아노다이징 처리하여 내전압을 높이고자 하는 시도가 있으나, 아노다이징 처리된 금속기판과 전극 간의 접합이 어려운 문제가 있다. In order to solve this problem, there is an attempt to increase the withstand voltage by anodizing the surface of the aluminum substrate, but there is a problem in that bonding between the anodized metal substrate and the electrode is difficult.

이에 따라, 열전도 성능뿐만 아니라, 내전압 성능 및 접합 성능이 모두 개선된 열전소자가 필요하다. Accordingly, there is a need for a thermoelectric device in which not only thermal conduction performance but also withstand voltage performance and bonding performance are improved.

본 발명이 이루고자 하는 기술적 과제는 열전도 성능, 내전압 성능 및 접합 성능이 모두 개선된 열전소자의 기판 및 절연층 구조를 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a substrate and an insulating layer structure of a thermoelectric device with improved heat conduction performance, withstand voltage performance, and bonding performance.

본 발명의 한 실시예에 따른 열전소자는 기판; 상기 기판 상에 배치된 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 상기 제2 절연층 상에 배치되고, 제1 방향을 따라 서로 이격된 제1 하부 전극, 및 제2 하부 전극; 상기 제1 하부 전극, 및 상기 제2 하부 전극 각각 상에 상기 제1 방향을 따라 서로 이격되어 배치된 제1 반도체 구조물, 및 제2 반도체 구조물; 및 상기 제1 하부 전극 상의 제1 반도체 구조물 및 제2 반도체 구조물 중 하나와 상기 제2 하부 전극 상의 제1 반도체 구조물 및 제2 반도체 구조물 중 하나 상에 상기 제1 방향을 따라 배치된 상부 전극을 포함하고, 상기 제1 하부 전극, 및 상기 제2 하부 전극 각각의 일부는 상기 제2 절연층에 매립되고, 상기 제2 절연층의 상면은 상기 제1 하부 전극과 상기 제2 하부 전극 사이에 배치되고, 상기 기판을 향하여 오목한 오목면을 포함하고, 상기 오목면은 상기 상부 전극과 수직 방향을 따라 중첩되고, 상기 오목면의 상기 제1 방향의 폭은 상기 상부 전극의 상기 제1 방향의 폭보다 작다.A thermoelectric device according to an embodiment of the present invention includes a substrate; A first insulating layer disposed on the substrate; A second insulating layer disposed on the first insulating layer; A first lower electrode and a second lower electrode disposed on the second insulating layer and spaced apart from each other in a first direction; A first semiconductor structure and a second semiconductor structure disposed on each of the first lower electrode and the second lower electrode to be spaced apart from each other along the first direction; And an upper electrode disposed along the first direction on one of the first semiconductor structure and the second semiconductor structure on the first lower electrode and the first semiconductor structure and the second semiconductor structure on the second lower electrode. And a portion of each of the first lower electrode and the second lower electrode is buried in the second insulating layer, and an upper surface of the second insulating layer is disposed between the first lower electrode and the second lower electrode, , A concave surface facing the substrate, the concave surface overlaps the upper electrode in a vertical direction, and a width of the concave surface in the first direction is smaller than a width of the upper electrode in the first direction .

상기 기판은 상기 제1 절연층이 배치된 상면을 포함하고, 상기 제1 하부 전극은 상기 제1 반도체 구조물 및 상기 제2 반도체 구조물이 배치된 상면, 및 상기 상면과 마주보는 하면을 포함하고, 상기 제2 절연층의 오목면과 상기 기판의 상면 사이의 제1 거리는 상기 제1 하부 전극의 상면과 상기 기판의 상면 사이의 제2 거리보다 작을 수 있다.The substrate includes an upper surface on which the first insulating layer is disposed, and the first lower electrode includes an upper surface on which the first semiconductor structure and the second semiconductor structure are disposed, and a lower surface facing the upper surface, the The first distance between the concave surface of the second insulating layer and the upper surface of the substrate may be smaller than the second distance between the upper surface of the first lower electrode and the upper surface of the substrate.

상기 제1 거리는 상기 제1 하부 전극의 하면과 상기 기판의 상면 사이의 제3 거리보다 클 수 있다.The first distance may be greater than a third distance between a lower surface of the first lower electrode and an upper surface of the substrate.

상기 제1 하부 전극은 상기 제1 하부 전극의 상면과 상기 제1 하부 전극의 하면 사이에 위치한 측면을 포함하고, 상기 제1 하부 전극의 측면은 상기 제2 절연층과 접촉하는 제1 면을 포함하고, 상기 제1 면의 상기 수직 방향의 높이는 상기 제1 하부 전극의 상기 수직 방향의 두께의 0.1 배 내지 0.9 배일 수 있다.The first lower electrode includes a side surface positioned between an upper surface of the first lower electrode and a lower surface of the first lower electrode, and the side surface of the first lower electrode includes a first surface in contact with the second insulating layer. In addition, the height of the first surface in the vertical direction may be 0.1 to 0.9 times the thickness of the first lower electrode in the vertical direction.

상기 기판을 기준으로 상기 제1 하부 전극의 최고 높이는 상기 제2 절연층의 최고 높이보다 높을 수 있다.A maximum height of the first lower electrode based on the substrate may be higher than a maximum height of the second insulating layer.

상기 제2 절연층의 상기 수직 방향의 두께는 35 ㎛ 이상이고, 상기 제1 하부 전극의 상기 수직 방향의 두께는 10㎛ 이상일 수 있다.The thickness of the second insulating layer in the vertical direction may be 35 μm or more, and the thickness of the first lower electrode in the vertical direction may be 10 μm or more.

상기 제1 반도체 구조물 또는 상기 제2 반도체 구조물의 상기 제1 방향의 폭은 상기 제2 절연층의 오목면의 상기 제1 방향의 폭보다 클 수 있다.A width of the first semiconductor structure or the second semiconductor structure in the first direction may be greater than a width of the concave surface of the second insulating layer in the first direction.

상기 제2 절연층의 상기 수직 방향의 두께는 상기 제1 절연층의 상기 수직 방향의 두께보다 클 수 있다.The thickness of the second insulating layer in the vertical direction may be greater than the thickness of the first insulating layer in the vertical direction.

상기 제1 절연층은 상기 제2 절연층을 구성하는 물질과 다른 물질을 포함할 수 있다.The first insulating layer may include a material different from the material constituting the second insulating layer.

상기 제2 절연층은 수지, 및 무기충전재를 포함하고, 상기 무기충전재는 산화알루미늄, 및 질화물 중 적어도 하나를 포함할 수 있다.The second insulating layer may include a resin and an inorganic filler, and the inorganic filler may include at least one of aluminum oxide and nitride.

상기 제1 절연층은 실리콘, 및 알루미늄을 포함할 수 있다.The first insulating layer may include silicon and aluminum.

상기 무기충전재는 상기 수지층의 60wt% 이상 80wt% 이하로 포함될 수 있다.The inorganic filler may be included in an amount of 60wt% or more and 80wt% or less of the resin layer.

본 발명의 한 실시예에 따른 열전소자는 기판; 상기 기판 상에 배치되는 제1 절연층; 상기 제1 절연층 상에 배치되는 제2 절연층; 상기 제2 절연층 상에 서로 이격되어 배치된 복수의 하부 전극; 상기 복수의 하부 전극 각각의 상에 배치된 복수의 반도체 구조물; 상기 복수의 반도체 구조물 상에 배치된 복수의 상부 전극을 포함하고, 상기 제2 절연층은 상기 복수의 상부 전극과 수직 방향을 따라 중첩되는 중첩부를 포함하고, 상기 중첩부의 상면은 상기 기판을 향하여 오목한 오목면을 포함하고, 상기 복수의 상부 전극 각각의 폭은 상기 오목면의 폭보다 크다.A thermoelectric device according to an embodiment of the present invention includes a substrate; A first insulating layer disposed on the substrate; A second insulating layer disposed on the first insulating layer; A plurality of lower electrodes spaced apart from each other on the second insulating layer; A plurality of semiconductor structures disposed on each of the plurality of lower electrodes; A plurality of upper electrodes disposed on the plurality of semiconductor structures, the second insulating layer includes an overlapping portion overlapping the plurality of upper electrodes along a vertical direction, and an upper surface of the overlapping portion is concave toward the substrate A concave surface is included, and a width of each of the plurality of upper electrodes is greater than a width of the concave surface.

상기 복수의 하부 전극은 제1 방향을 따라 서로 이격되어 배치된 제1 하부 전극, 및 제2 하부 전극을 포함하고, 상기 제1 하부 전극 상에 배치된 복수의 반도체 구조물은 상기 제1 방향을 따라 서로 이격된 제1 반도체 구조물, 및 제2 반도체 구조물을 포함하고, 상기 제2 하부 전극 상에 배치된 복수의 반도체 구조물은 상기 제1 방향을 따라 서로 이격된 제3 반도체 구조물, 및 제4 반도체 구조물을 포함하고, 상기 복수의 상부 전극은 상기 제1 하부 전극 상에 배치된 제2 반도체 구조물, 및 상기 제2 하부 전극 상에 배치된 제3 반도체 구조물과 연결된 제1 상부 전극을 포함할 수 있다.The plurality of lower electrodes include a first lower electrode and a second lower electrode disposed to be spaced apart from each other in a first direction, and a plurality of semiconductor structures disposed on the first lower electrode may be disposed along the first direction. A plurality of semiconductor structures including a first semiconductor structure and a second semiconductor structure spaced apart from each other, and disposed on the second lower electrode are a third semiconductor structure and a fourth semiconductor structure spaced apart from each other along the first direction Including, the plurality of upper electrodes may include a second semiconductor structure disposed on the first lower electrode, and a first upper electrode connected to a third semiconductor structure disposed on the second lower electrode.

상기 제1 상부 전극의 상기 제1 방향의 폭은 상기 중첩부의 상기 제1 방향의 폭보다 클 수 있다.A width of the first upper electrode in the first direction may be greater than a width of the overlapping portion in the first direction.

상기 제1 하부 전극은 상기 제2 절연층에 일부 매립되고, 상기 제1 하부 전극은 상기 복수의 반도체 구조물이 배치된 상면, 상기 상면과 마주보는 하면, 및 상기 상면과 상기 하면 사이에 배치되고, 상기 수직 방향을 따라 배치된 측면을 포함하고, 상기 제2 절연층의 오목면과 상기 기판 사이의 상기 수직 방향의 제1 높이는 상기 제1 하부 전극의 상면과 상기 기판 사이의 상기 수직 방향의 제2 높이보다 작을 수 있다.The first lower electrode is partially buried in the second insulating layer, and the first lower electrode is disposed between an upper surface on which the plurality of semiconductor structures are disposed, a lower surface facing the upper surface, and between the upper surface and the lower surface, And a first height in the vertical direction between the concave surface of the second insulating layer and the substrate, and a second height in the vertical direction between the upper surface of the first lower electrode and the substrate. May be smaller than the height.

상기 제1 높이는 상기 제1 하부 전극의 하면과 상기 기판 사이의 상기 수직 방향의 제3 높이보다 클 수 있다.The first height may be greater than a third height in the vertical direction between the lower surface of the first lower electrode and the substrate.

상기 제1 하부 전극의 측면은 상기 제2 절연층의 중첩부와 접촉하는 제1 면을 포함하고, 상기 제1 면의 높이는 상기 제1 하부 전극의 측면의 상기 수직 방향의 높이의 0.1배 내지 0.9배일 수 있다.The side surface of the first lower electrode includes a first surface in contact with the overlapping portion of the second insulating layer, and the height of the first surface is 0.1 to 0.9 times the height of the side surface of the first lower electrode in the vertical direction. It can be a ship.

상기 제2 절연층은 상기 제1 절연층이 포함하는 물질과 상이한 물질을 포함하고, 상기 제2 절연층의 상기 수직 방향의 두께는 상기 제1 절연층의 상기 수직 방향의 두께보다 클 수 있다.The second insulating layer may include a material different from a material included in the first insulating layer, and a thickness of the second insulating layer in the vertical direction may be greater than a thickness of the first insulating layer in the vertical direction.

상기 제1 절연층의 두께는 35 ㎛ 보다 작고, 상기 제2 절연층의 두께는 35 ㎛ 보다 크고, 상기 전극의 두께는 10 ㎛ 보다 클 수 있다.The thickness of the first insulating layer may be less than 35 μm, the thickness of the second insulating layer may be greater than 35 μm, and the thickness of the electrode may be greater than 10 μm.

본 발명의 실시예에 따르면, 성능이 우수하고, 신뢰성이 높은 열전소자를 얻을 수 있다. 특히, 본 발명의 실시예에 따르면, 열전도 성능뿐만 아니라, 내전압 성능 및 접합 성능까지 개선된 열전소자를 얻을 수 있다. 본 발명의 실시예에 따르면, 기판과 전극 간의 접합력과 기판과 히트싱크 간의 접합력이 모두 높은 열전소자를 얻을 수 있다.According to an embodiment of the present invention, a thermoelectric device having excellent performance and high reliability can be obtained. In particular, according to an embodiment of the present invention, it is possible to obtain a thermoelectric device with improved not only thermal conduction performance, but also withstand voltage performance and bonding performance. According to the exemplary embodiment of the present invention, a thermoelectric device having high bonding strength between a substrate and an electrode and a bonding strength between a substrate and a heat sink can be obtained.

본 발명의 실시예에 따른 열전소자는 소형으로 구현되는 애플리케이션뿐만 아니라 차량, 선박, 제철소, 소각로 등과 같이 대형으로 구현되는 애플리케이션에서도 적용될 수 있다. The thermoelectric device according to an embodiment of the present invention can be applied not only to applications implemented in a small size, but also to applications implemented in large sizes such as vehicles, ships, steel mills, and incinerators.

도 1은 열전소자의 단면도이다.
도 2는 열전소자의 사시도이다.
도 3은 실링부재를 포함하는 열전소자의 사시도이다.
도 4는 실링부재를 포함하는 열전소자의 분해사시도이다.
도 5는 본 발명의 한 실시예에 따른 열전소자의 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 열전소자의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 열전소자의 단면도이다.
도 8은 실시예에 따른 절연층의 표면거칠기를 측정한 결과이고, 도 9는 비교예에 따른 절연층의 표면거칠기를 측정한 결과이다.1 is a cross-sectional view of a thermoelectric device.
2 is a perspective view of a thermoelectric device.
3 is a perspective view of a thermoelectric device including a sealing member.
4 is an exploded perspective view of a thermoelectric element including a sealing member.
5 is a cross-sectional view of a thermoelectric device according to an embodiment of the present invention.
6 is a cross-sectional view of a thermoelectric device according to another embodiment of the present invention.
7 is a cross-sectional view of a thermoelectric device according to another embodiment of the present invention.
8 is a result of measuring the surface roughness of the insulating layer according to the embodiment, and FIG. 9 is a result of measuring the surface roughness of the insulating layer according to the comparative example.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical idea of the present invention is not limited to some embodiments to be described, but may be implemented in various different forms, and within the scope of the technical idea of the present invention, one or more of the constituent elements may be selectively selected between the embodiments. It can be combined with and substituted for use.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention are generally understood by those of ordinary skill in the art, unless explicitly defined and described. It can be interpreted as a meaning, and terms generally used, such as terms defined in a dictionary, may be interpreted in consideration of the meaning in the context of the related technology.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.In addition, terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention.

본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.In the present specification, the singular form may include the plural form unless specifically stated in the phrase, and when described as "at least one (or more than one) of A and (and) B and C", it is combined with A, B, and C. It may contain one or more of all possible combinations.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.In addition, terms such as first, second, A, B, (a), and (b) may be used in describing the constituent elements of the embodiment of the present invention.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.These terms are only for distinguishing the component from other components, and are not limited to the nature, order, or order of the component by the term.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.And, when a component is described as being'connected','coupled' or'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also the component and It may also include the case of being'connected','coupled' or'connected' due to another component between the other components.

또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when it is described as being formed or disposed in the "top (top) or bottom (bottom)" of each component, the top (top) or bottom (bottom) is one as well as when the two components are in direct contact with each other. It also includes a case in which the above other component is formed or disposed between the two components. In addition, when expressed as "upper (upper) or lower (lower)", the meaning of not only an upward direction but also a downward direction based on one component may be included.

도 1은 열전소자의 단면도이고, 도 2는 열전소자의 사시도이다. 도 3은 실링부재를 포함하는 열전소자의 사시도이고, 도 4는 실링부재를 포함하는 열전소자의 분해사시도이다.1 is a cross-sectional view of a thermoelectric device, and FIG. 2 is a perspective view of a thermoelectric device. 3 is a perspective view of a thermoelectric device including a sealing member, and FIG. 4 is an exploded perspective view of a thermoelectric device including a sealing member.

도 1 내지 2를 참조하면, 열전소자(100)는 하부 기판(110), 하부 전극(120), P형 열전 레그(130), N형 열전 레그(140), 상부 전극(150) 및 상부 기판(160)을 포함한다.1 to 2, the thermoelectric device 100 includes a lower substrate 110, a lower electrode 120, a P-type thermoelectric leg 130, an N-type thermoelectric leg 140, an upper electrode 150, and an upper substrate. Includes 160.

하부 전극(120)은 하부 기판(110)과 P형 열전 레그(130) 및 N형 열전 레그(140)의 하부 바닥면 사이에 배치되고, 상부 전극(150)은 상부 기판(160)과 P형 열전 레그(130) 및 N형 열전 레그(140)의 상부 바닥면 사이에 배치된다. 이에 따라, 복수의 P형 열전 레그(130) 및 복수의 N형 열전 레그(140)는 하부 전극(120) 및 상부 전극(150)에 의하여 전기적으로 연결된다. 하부 전극(120)과 상부 전극(150) 사이에 배치되며, 전기적으로 연결되는 한 쌍의 P형 열전 레그(130) 및 N형 열전 레그(140)는 단위 셀을 형성할 수 있다. The lower electrode 120 is disposed between the lower substrate 110 and the lower bottom surface of the P-type thermoelectric leg 130 and the N-type thermoelectric leg 140, and the upper electrode 150 is the upper substrate 160 and the P-type It is disposed between the thermoelectric leg 130 and the upper bottom surface of the N-type thermoelectric leg 140. Accordingly, the plurality of P-type thermoelectric legs 130 and the plurality of N-type thermoelectric legs 140 are electrically connected by the lower electrode 120 and the upper electrode 150. A pair of P-type thermoelectric legs 130 and N-type thermoelectric legs 140 disposed between the lower electrode 120 and the upper electrode 150 and electrically connected to each other may form a unit cell.

예를 들어, 리드선(181, 182)을 통하여 하부 전극(120) 및 상부 전극(150)에 전압을 인가하면, 펠티에 효과로 인하여 P형 열전 레그(130)로부터 N형 열전 레그(140)로 전류가 흐르는 기판은 열을 흡수하여 냉각부로 작용하고, N형 열전 레그(140)로부터 P형 열전 레그(130)로 전류가 흐르는 기판은 가열되어 발열부로 작용할 수 있다. 또는, 하부전극(120) 및 상부전극(150) 간 온도 차를 가해주면, 제벡 효과로 인하여 P형 열전 레그(130) 및 N형 열전 레그(140) 내 전하가 이동하며, 전기가 발생할 수도 있다.For example, when voltage is applied to the lower electrode 120 and the upper electrode 150 through the lead wires 181 and 182, current from the P-type thermoelectric leg 130 to the N-type thermoelectric leg 140 due to the Peltier effect The substrate that flows through absorbs heat and acts as a cooling unit, and the substrate through which current flows from the N-type thermoelectric leg 140 to the P-type thermoelectric leg 130 may be heated to function as a heat generating unit. Alternatively, when a temperature difference between the lower electrode 120 and the upper electrode 150 is applied, charges in the P-type thermoelectric leg 130 and the N-type thermoelectric leg 140 move due to the Seebeck effect, and electricity may be generated. .

여기서, P형 열전 레그(130) 및 N형 열전 레그(140)는 비스무스(Bi) 및 텔루륨(Te)를 주원료로 포함하는 비스무스텔루라이드(Bi-Te)계 열전 레그일 수 있다. P형 열전 레그(130)는 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무스(Bi) 및 인듐(In) 중 적어도 하나를 포함하는 비스무스텔루라이드(Bi-Te)계 열전 레그일 수 있다. 예를 들어, P형 열전 레그(130)는 전체 중량 100wt%에 대하여 주원료물질인 Bi-Sb-Te를 99 내지 99.999wt%로 포함하고, 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga) 및 인듐(In) 중 적어도 하나를 0.001 내지 1wt%로 포함할 수 있다. N형 열전 레그(140)는 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무스(Bi) 및 인듐(In) 중 적어도 하나를 포함하는 비스무스텔루라이드(Bi-Te)계 열전 레그일 수 있다. 예를 들어, N형 열전 레그(140)는 전체 중량 100wt%에 대하여 주원료물질인 Bi-Se-Te를 99 내지 99.999wt%로 포함하고, 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga) 및 인듐(In) 중 적어도 하나를 0.001 내지 1wt%로 포함할 수 있다.Here, the P-type thermoelectric leg 130 and the N-type thermoelectric leg 140 may be bismuth steluride (Bi-Te) based thermoelectric legs including bismuth (Bi) and tellurium (Te) as main raw materials. P-type thermoelectric leg 130 is antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu), silver (Ag), lead (Pb), boron (B), gallium (Ga), tellurium It may be a bismuth steluride (Bi-Te)-based thermoelectric leg containing at least one of (Te), bismuth (Bi), and indium (In). For example, the P-type thermoelectric leg 130 contains 99 to 99.999 wt% of Bi-Sb-Te, which is a main raw material, based on 100 wt% of the total weight, and nickel (Ni), aluminum (Al), and copper (Cu) , Silver (Ag), lead (Pb), boron (B), gallium (Ga), and at least one of indium (In) may contain 0.001 to 1 wt%. The N-type thermoelectric leg 140 includes selenium (Se), nickel (Ni), aluminum (Al), copper (Cu), silver (Ag), lead (Pb), boron (B), gallium (Ga), and tellurium. It may be a bismuth steluride (Bi-Te)-based thermoelectric leg containing at least one of (Te), bismuth (Bi), and indium (In). For example, the N-type thermoelectric leg 140 contains 99 to 99.999 wt% of Bi-Se-Te, which is a main raw material, based on 100 wt% of the total weight, and nickel (Ni), aluminum (Al), and copper (Cu) , Silver (Ag), lead (Pb), boron (B), gallium (Ga), and at least one of indium (In) may contain 0.001 to 1 wt%.

P형 열전 레그(130) 및 N형 열전 레그(140)는 벌크형 또는 적층형으로 형성될 수 있다. 일반적으로 벌크형 P형 열전 레그(130) 또는 벌크형 N형 열전 레그(140)는 열전 소재를 열처리하여 잉곳(ingot)을 제조하고, 잉곳을 분쇄하고 체거름하여 열전 레그용 분말을 획득한 후, 이를 소결하고, 소결체를 커팅하는 과정을 통하여 얻어질 수 있다. 이때, P형 열전 레그(130) 및 N형 열전 레그(140)는 다결정 열전 레그일 수 있다. 다결정 열전 레그를 위하여, 열전 레그용 분말을 소결할 때, 100MPa 내지 200MPa로 압축할 수 있다. 예를 들어, P형 열전 레그(130)의 소결 시 열전 레그용 분말을 100 내지 150MPa, 바람직하게는 110 내지 140MPa, 더욱 바람직하게는 120 내지 130MPa로 소결할 수 있다. 그리고, N형 열전 레그(130)의 소결 시 열전 레그용 분말을 150 내지 200MPa, 바람직하게는 160 내지 195MPa, 더욱 바람직하게는 170 내지 190MPa로 소결할 수 있다. 이와 같이, P형 열전 레그(130) 및 N형 열전 레그(140)는 다결정 열전 레그인 경우, P형 열전 레그(130) 및 N형 열전 레그(140)의 강도가 높아질 수 있다. 적층형 P형 열전 레그(130) 또는 적층형 N형 열전 레그(140)는 시트 형상의 기재 상에 열전 소재를 포함하는 페이스트를 도포하여 단위 부재를 형성한 후, 단위 부재를 적층하고 커팅하는 과정을 통하여 얻어질 수 있다.The P-type thermoelectric leg 130 and the N-type thermoelectric leg 140 may be formed in a bulk type or a stacked type. In general, the bulk-type P-type thermoelectric leg 130 or the bulk-type N-type thermoelectric leg 140 heats a thermoelectric material to produce an ingot, pulverizes the ingot and sifts it to obtain powder for thermoelectric legs, It can be obtained through the process of sintering and cutting the sintered body. In this case, the P-type thermoelectric leg 130 and the N-type thermoelectric leg 140 may be polycrystalline thermoelectric legs. For polycrystalline thermoelectric legs, when the powder for thermoelectric legs is sintered, it can be compressed to 100 MPa to 200 MPa. For example, when the P-type thermoelectric leg 130 is sintered, the powder for the thermoelectric leg may be sintered to 100 to 150 MPa, preferably 110 to 140 MPa, and more preferably 120 to 130 MPa. In addition, when the N-type thermoelectric leg 130 is sintered, the powder for the thermoelectric leg may be sintered to 150 to 200 MPa, preferably 160 to 195 MPa, and more preferably 170 to 190 MPa. As described above, when the P-type thermoelectric leg 130 and the N-type thermoelectric leg 140 are polycrystalline thermoelectric legs, the strength of the P-type thermoelectric leg 130 and the N-type thermoelectric leg 140 may be increased. The stacked P-type thermoelectric leg 130 or the stacked N-type thermoelectric leg 140 forms a unit member by applying a paste containing a thermoelectric material on a sheet-shaped substrate, and then laminating and cutting the unit member. Can be obtained.

이때, 한 쌍의 P형 열전 레그(130) 및 N형 열전 레그(140)는 동일한 형상 및 체적을 가지거나, 서로 다른 형상 및 체적을 가질 수 있다. 예를 들어, P형 열전 레그(130)와 N형 열전 레그(140)의 전기 전도 특성이 상이하므로, N형 열전 레그(140)의 높이 또는 단면적을 P형 열전 레그(130)의 높이 또는 단면적과 다르게 형성할 수도 있다. In this case, the pair of P-type thermoelectric legs 130 and N-type thermoelectric legs 140 may have the same shape and volume, or may have different shapes and volumes. For example, since the electrical conduction characteristics of the P-type thermoelectric leg 130 and the N-type thermoelectric leg 140 are different, the height or cross-sectional area of the N-type thermoelectric leg 140 is the height or cross-sectional area of the P-type thermoelectric leg 130 It can also be formed differently.

이때, P형 열전 레그(130) 또는 N형 열전 레그(140)는 원통 형상, 다각 기둥 형상, 타원형 기둥 형상 등을 가질 수 있다. At this time, the P-type thermoelectric leg 130 or the N-type thermoelectric leg 140 may have a cylindrical shape, a polygonal column shape, an elliptical column shape, or the like.

또는, P형 열전 레그(130) 또는 N형 열전 레그(140)는 적층형 구조를 가질 수도 있다. 예를 들어, P형 열전 레그 또는 N형 열전 레그는 시트 형상의 기재에 반도체 물질이 도포된 복수의 구조물을 적층한 후, 이를 절단하는 방법으로 형성될 수 있다. 이에 따라, 재료의 손실을 막고 전기 전도 특성을 향상시킬 수 있다. 각 구조물은 개구 패턴을 가지는 전도성층을 더 포함할 수 있으며, 이에 따라 구조물 간의 접착력을 높이고, 열전도도를 낮추며, 전기전도도를 높일 수 있다. Alternatively, the P-type thermoelectric leg 130 or the N-type thermoelectric leg 140 may have a stacked structure. For example, the P-type thermoelectric leg or the N-type thermoelectric leg may be formed by laminating a plurality of structures coated with a semiconductor material on a sheet-shaped substrate and then cutting them. Accordingly, it is possible to prevent material loss and improve electrical conduction properties. Each structure may further include a conductive layer having an opening pattern, thereby increasing adhesion between structures, lowering thermal conductivity, and increasing electrical conductivity.

또는, P형 열전 레그(130) 또는 N형 열전 레그(140)는 하나의 열전 레그 내에서 단면적이 상이하도록 형성될 수도 있다. 예를 들어, 하나의 열전 레그 내에서 전극을 향하도록 배치되는 양 단부의 단면적이 양 단부 사이의 단면적보다 크게 형성될 수도 있다. 이에 따르면, 양 단부 간의 온도차를 크게 형성할 수 있으므로, 열전효율이 높아질 수 있다. Alternatively, the P-type thermoelectric leg 130 or the N-type thermoelectric leg 140 may be formed to have different cross-sectional areas within one thermoelectric leg. For example, a cross-sectional area of both ends disposed to face the electrode in one thermoelectric leg may be formed larger than a cross-sectional area between both ends. Accordingly, since the temperature difference between both ends can be formed large, thermoelectric efficiency can be increased.

본 발명의 한 실시예에 따른 열전 소자의 성능은 열전성능 지수(figure of merit, ZT)로 나타낼 수 있다. 열전성능 지수(ZT)는 수학식 1과 같이 나타낼 수 있다. The performance of the thermoelectric device according to an embodiment of the present invention may be expressed as a figure of merit (ZT). The thermoelectric performance index (ZT) can be expressed as in Equation 1.

여기서, α는 제벡계수[V/K]이고, σ는 전기 전도도[S/m]이며, α²σ는 파워 인자(Power Factor, [W/mK²])이다. 그리고, T는 온도이고, k는 열전도도[W/mK]이다. k는 a·cp·ρ로 나타낼 수 있으며, a는 열확산도[cm²/S]이고, cp 는 비열[J/gK]이며, ρ는 밀도[g/cm³]이다.Here, α is the Seebeck coefficient [V/K], σ is the electrical conductivity [S/m], and α ² σ is the power factor (W/mK ² ]). And, T is the temperature, and k is the thermal conductivity [W/mK]. k can be expressed as a·cp·ρ, a is the thermal diffusivity [cm ² /S], cp is the specific heat [J/gK], and ρ is the density [g/cm ³ ].

열전 소자의 열전성능 지수를 얻기 위하여, Z미터를 이용하여 Z 값(V/K)을 측정하며, 측정한 Z값을 이용하여 열전성능 지수(ZT)를 계산할 수 있다. In order to obtain the thermoelectric performance index of the thermoelectric element, the Z value (V/K) is measured using a Z meter, and the thermoelectric performance index (ZT) can be calculated using the measured Z value.

여기서, 하부 기판(110)과 P형 열전 레그(130) 및 N형 열전 레그(140) 사이에 배치되는 하부 전극(120), 그리고 상부 기판(160)과 P형 열전 레그(130) 및 N형 열전 레그(140) 사이에 배치되는 상부 전극(150)은 구리(Cu), 은(Ag), 알루미늄(Al) 및 니켈(Ni) 중 적어도 하나를 포함하며, 0.01mm 내지 0.3mm의 두께를 가질 수 있다. 하부 전극(120) 또는 상부 전극(150)의 두께가 0.01mm 미만인 경우, 전극으로서 기능이 떨어지게 되어 전기 전도 성능이 낮아질 수 있으며, 0.3mm를 초과하는 경우 저항의 증가로 인하여 전도 효율이 낮아질 수 있다.Here, the lower electrode 120 disposed between the lower substrate 110 and the P-type thermoelectric leg 130 and the N-type thermoelectric leg 140, and the upper substrate 160 and the P-type thermoelectric leg 130 and N-type The upper electrode 150 disposed between the thermoelectric legs 140 includes at least one of copper (Cu), silver (Ag), aluminum (Al), and nickel (Ni), and has a thickness of 0.01mm to 0.3mm. I can. If the thickness of the lower electrode 120 or the upper electrode 150 is less than 0.01 mm, the function as an electrode may be degraded, resulting in a decrease in electrical conduction performance, and if it exceeds 0.3 mm, the conduction efficiency may decrease due to an increase in resistance. .

그리고, 상호 대향하는 하부 기판(110)과 상부 기판(160)은 금속 기판일 수 있으며, 그 두께는 0.1mm~1.5mm일 수 있다. 금속 기판의 두께가 0.1mm 미만이거나, 1.5mm를 초과하는 경우, 방열 특성 또는 열전도율이 지나치게 높아질 수 있으므로, 열전 소자의 신뢰성이 저하될 수 있다. 또한, 하부 기판(110)과 상부 기판(160)이 금속 기판인 경우, 하부 기판(110)과 하부 전극(120) 사이 및 상부 기판(160)과 상부 전극(150) 사이에는 각각 절연층(170)이 더 형성될 수 있다. 절연층(170)은 1~20W/mK의 열전도도를 가지는 소재를 포함할 수 있다. In addition, the lower substrate 110 and the upper substrate 160 facing each other may be a metal substrate, and the thickness thereof may be 0.1mm to 1.5mm. When the thickness of the metal substrate is less than 0.1 mm or exceeds 1.5 mm, heat dissipation characteristics or thermal conductivity may be excessively high, and thus reliability of the thermoelectric element may be deteriorated. In addition, when the lower substrate 110 and the upper substrate 160 are metal substrates, an insulating layer 170 is provided between the lower substrate 110 and the lower electrode 120 and between the upper substrate 160 and the upper electrode 150, respectively. ) Can be further formed. The insulating layer 170 may include a material having a thermal conductivity of 1 to 20 W/mK.

이때, 하부 기판(110)과 상부 기판(160)의 크기는 다르게 형성될 수도 있다. 예를 들어, 하부 기판(110)과 상부 기판(160) 중 하나의 체적, 두께 또는 면적은 다른 하나의 체적, 두께 또는 면적보다 크게 형성될 수 있다. 이에 따라, 열전 소자의 흡열 성능 또는 방열 성능을 높일 수 있다. 바람직하게는, 하부기판(110)의 체적, 두께 또는 면적은 상부기판(160)의 체적, 두께 또는 면적 중 적어도 하나 보다 더 크게 형성될 수 있다. 이때, 하부기판(110)은 제벡 효과를 위해 고온영역에 배치되는 경우, 펠티에 효과를 위해 발열영역으로 적용되는 경우 또는 후술할 열전모듈의 외부환경으로부터 보호를 위한 실링부재가 하부기판(110) 상에 배치되는 경우에 상부기판(160) 보다 체적, 두께 또는 면적 중 적어도 하나를 더 크게 할 수 있다. 이때, 하부기판(110)의 면적은 상부기판(160)의 면적대비 1.2 내지 5배의 범위로 형성할 수 있다. 하부기판(110)의 면적이 상부기판(160)에 비해 1.2배 미만으로 형성되는 경우, 열전달 효율 향상에 미치는 영향은 높지 않으며, 5배를 초과하는 경우에는 오히려 열전달 효율이 현저하게 떨어지며, 열전모듈의 기본 형상을 유지하기 어려울 수 있다. In this case, the size of the lower substrate 110 and the upper substrate 160 may be formed differently. For example, the volume, thickness, or area of one of the lower substrate 110 and the upper substrate 160 may be formed larger than the other volume, thickness, or area. Accordingly, heat absorption performance or heat dissipation performance of the thermoelectric element can be improved. Preferably, the volume, thickness, or area of the lower substrate 110 may be larger than at least one of the volume, thickness, or area of the upper substrate 160. At this time, when the lower substrate 110 is disposed in a high temperature region for the Seebeck effect, when applied as a heating region for the Peltier effect, or a sealing member for protection from the external environment of the thermoelectric module to be described later, the lower substrate 110 When disposed in the upper substrate 160, at least one of the volume, thickness, or area may be larger. In this case, the area of the lower substrate 110 may be formed in a range of 1.2 to 5 times the area of the upper substrate 160. If the area of the lower substrate 110 is less than 1.2 times that of the upper substrate 160, the effect on the improvement of heat transfer efficiency is not high, and if it exceeds 5 times, the heat transfer efficiency is significantly lowered. It can be difficult to maintain its basic shape.

또한, 하부 기판(110)과 상부 기판(160) 중 적어도 하나의 표면에는 방열 패턴, 예를 들어 요철 패턴이 형성될 수도 있다. 이에 따라, 열전 소자의 방열 성능을 높일 수 있다. 요철 패턴이 P형 열전 레그(130) 또는 N형 열전 레그(140)와 접촉하는 면에 형성되는 경우, 열전 레그와 기판 간의 접합 특성도 향상될 수 있다. 열전소자(100)는 하부기판(110), 하부전극(120), P형 열전 레그(130), N형 열전 레그(140), 상부전극(150) 및 상부기판(160)을 포함한다.In addition, a heat radiation pattern, for example, an uneven pattern may be formed on at least one surface of the lower substrate 110 and the upper substrate 160. Accordingly, the heat dissipation performance of the thermoelectric element can be improved. When the uneven pattern is formed on a surface in contact with the P-type thermoelectric leg 130 or the N-type thermoelectric leg 140, bonding characteristics between the thermoelectric leg and the substrate may also be improved. The thermoelectric device 100 includes a lower substrate 110, a lower electrode 120, a P-type thermoelectric leg 130, an N-type thermoelectric leg 140, an upper electrode 150, and an upper substrate 160.

도 3 내지 도 4에 도시된 바와 같이, 하부기판(110)과 상부기판(160) 사이에는 실링부재(190)가 더 배치될 수도 있다. 실링부재는 하부기판(110)과 상부기판(160) 사이에서 하부전극(120), P형 열전 레그(130), N형 열전 레그(140) 및 상부전극(150)의 측면에 배치될 수 있다. 이에 따라, 하부전극(120), P형 열전 레그(130), N형 열전 레그(140) 및 상부전극(150)은 외부의 습기, 열, 오염 등으로부터 실링될 수 있다. 여기서, 실링부재(190)는, 복수의 하부전극(120)의 최외곽, 복수의 P형 열전 레그(130) 및 복수의 N형 열전 레그(140)의 최외곽 및 복수의 상부전극(150)의 최외곽의 측면으로부터 소정 거리 이격되어 배치되는 실링 케이스(192), 실링 케이스(192)와 하부 기판(110) 사이에 배치되는 실링재(194) 및 실링 케이스(192)와 상부 기판(160) 사이에 배치되는 실링재(196)를 포함할 수 있다. 이와 같이, 실링 케이스(192)는 실링재(194, 196)를 매개로 하여 하부 기판(110) 및 상부 기판(160)과 접촉할 수 있다. 이에 따라, 실링 케이스(192)가 하부 기판(110) 및 상부 기판(160)과 직접 접촉할 경우 실링 케이스(192)를 통해 열전도가 일어나게 되고, 결과적으로 하부 기판(110)과 상부 기판(160) 간의 온도 차가 낮아지는 문제를 방지할 수 있다. 여기서, 실링재(194, 196)는 에폭시 수지 및 실리콘 수지 중 적어도 하나를 포함하거나, 에폭시 수지 및 실리콘 수지 중 적어도 하나가 양면에 도포된 테이프를 포함할 수 있다. 실링재(194, 194)는 실링 케이스(192)와 하부 기판(110) 사이 및 실링 케이스(192)와 상부 기판(160) 사이를 기밀하는 역할을 하며, 하부전극(120), P형 열전 레그(130), N형 열전 레그(140) 및 상부전극(150)의 실링 효과를 높일 수 있고, 마감재, 마감층, 방수재, 방수층 등과 혼용될 수 있다. 여기서, 실링 케이스(192)와 하부 기판(110) 사이를 실링하는 실링재(194)는 하부 기판(110)의 상면에 배치되고, 실링케이스(192)와 상부 기판(160) 사이를 실링하는 실링재(196)는 상부기판(160)의 측면에 배치될 수 있다. 이를 위하여, 하부 기판(110)의 면적은 상부 기판(160)의 면적보다 클 수 있다. 한편, 실링 케이스(192)에는 전극에 연결된 리드선(180, 182)를 인출하기 위한 가이드 홈(G)이 형성될 수 있다. 이를 위하여, 실링 케이스(192)는 플라스틱 등으로 이루어진 사출 성형물일 수 있으며, 실링 커버와 혼용될 수 있다. 다만, 실링부재에 관한 이상의 설명은 예시에 지나지 않으며, 실링부재는 다양한 형태로 변형될 수 있다. 도시되지 않았으나, 실링부재를 둘러싸도록 단열재가 더 포함될 수도 있다. 또는 실링부재는 단열 성분을 포함할 수도 있다.As shown in FIGS. 3 to 4, a sealing member 190 may be further disposed between the lower substrate 110 and the upper substrate 160. The sealing member may be disposed on the side of the lower electrode 120, the P-type thermoelectric leg 130, the N-type thermoelectric leg 140, and the upper electrode 150 between the lower substrate 110 and the upper substrate 160. . Accordingly, the lower electrode 120, the P-type thermoelectric leg 130, the N-type thermoelectric leg 140, and the upper electrode 150 may be sealed from external moisture, heat, and contamination. Here, the sealing member 190 is the outermost of the plurality of lower electrodes 120, the plurality of P-type thermoelectric legs 130, and the outermost of the plurality of N-type thermoelectric legs 140 and the plurality of upper electrodes 150 A sealing case 192 disposed at a predetermined distance apart from the outermost side of the panel, a sealing material 194 disposed between the sealing case 192 and the lower substrate 110, and between the sealing case 192 and the upper substrate 160 It may include a sealing material 196 disposed on. In this way, the sealing case 192 may contact the lower substrate 110 and the upper substrate 160 through the sealing materials 194 and 196. Accordingly, when the sealing case 192 directly contacts the lower substrate 110 and the upper substrate 160, heat conduction occurs through the sealing case 192, and as a result, the lower substrate 110 and the upper substrate 160 The problem of lowering the temperature difference between the liver can be prevented. Here, the sealing materials 194 and 196 may include at least one of an epoxy resin and a silicone resin, or a tape in which at least one of an epoxy resin and a silicone resin is applied on both sides. The sealing materials 194 and 194 provide airtightness between the sealing case 192 and the lower substrate 110 and between the sealing case 192 and the upper substrate 160, and the lower electrode 120 and the P-type thermoelectric leg ( 130), it is possible to increase the sealing effect of the N-type thermoelectric leg 140 and the upper electrode 150, and may be mixed with a finishing material, a finishing layer, a waterproof material, a waterproof layer, and the like. Here, the sealing material 194 sealing between the sealing case 192 and the lower substrate 110 is disposed on the upper surface of the lower substrate 110, and sealing material between the sealing case 192 and the upper substrate 160 ( 196 may be disposed on the side of the upper substrate 160. To this end, the area of the lower substrate 110 may be larger than the area of the upper substrate 160. Meanwhile, a guide groove G for drawing out the lead wires 180 and 182 connected to the electrode may be formed in the sealing case 192. To this end, the sealing case 192 may be an injection molded product made of plastic or the like, and may be mixed with the sealing cover. However, the above description of the sealing member is merely an example, and the sealing member may be modified in various forms. Although not shown, an insulating material may be further included to surround the sealing member. Alternatively, the sealing member may include a heat insulating component.

한편, P형 열전 레그(130) 및 N형 열전 레그(140)는 도 1(a) 또는 도 1(b)에서 도시하는 구조를 가질 수 있다. 도 1(a)를 참조하면, 열전 레그(130, 140)는 열전 소재층(132, 142), 열전 소재층(132, 142)의 한 면 상에 적층되는 제1 도금층(134-1, 144-1), 및 열전 소재층(132, 142)의 한 면과 대향하여 배치되는 다른 면에 적층되는 제2 도금층(134-2, 144-2)을 포함할 수 있다. 또는, 도 1(b)를 참조하면, 열전 레그(130, 140)는 열전 소재층(132, 142), 열전 소재층(132, 142)의 한 면 상에 적층되는 제1 도금층(134-1, 144-1), 열전 소재층(132, 142)의 한 면과 대향하여 배치되는 다른 면에 적층되는 제2 도금층(134-2, 144-2), 열전 소재층(132, 142)과 제1 도금층(134-1, 144-1) 사이 및 열전 소재층(132, 142)과 제2 도금층(134-2, 144-2) 사이에 각각 배치되는 제1 버퍼층(136-1, 146-1) 및 제2 버퍼층(136-2, 146-2)을 포함할 수 있다. 또는, 열전 레그(130, 140)는 제1 도금층(134-1, 144-1) 및 제2 도금층(134-2, 144-2) 각각과 하부 기판(110) 및 상부 기판(160) 각각 사이에 적층되는 금속층을 더 포함할 수도 있다.Meanwhile, the P-type thermoelectric leg 130 and the N-type thermoelectric leg 140 may have a structure shown in FIG. 1(a) or 1(b). Referring to FIG. 1(a), the thermoelectric legs 130 and 140 are thermoelectric material layers 132 and 142, and first plating layers 134-1 and 144 stacked on one surface of the thermoelectric material layers 132 and 142. -1), and second plating layers 134-2 and 144-2 that are stacked on the other surface disposed to face one surface of the thermoelectric material layers 132 and 142. Alternatively, referring to FIG. 1(b), the thermoelectric legs 130 and 140 include the thermoelectric material layers 132 and 142, and the first plating layer 134-1 stacked on one surface of the thermoelectric material layers 132 and 142. , 144-1), the second plating layers 134-2 and 144-2, and the thermoelectric material layers 132 and 142 stacked on the other surface facing one surface of the thermoelectric material layers 132 and 142. 1 First buffer layers 136-1 and 146-1 disposed between the plating layers 134-1 and 144-1 and between the thermoelectric material layers 132 and 142 and the second plating layers 134-2 and 144-2, respectively ) And second buffer layers 136-2 and 146-2. Alternatively, the thermoelectric legs 130 and 140 are between each of the first plating layers 134-1 and 144-1 and the second plating layers 134-2 and 144-2, and the lower substrate 110 and the upper substrate 160, respectively. It may further include a metal layer laminated on.

여기서, 열전 소재층(132, 142)은 반도체 재료인 비스무스(Bi) 및 텔루륨(Te)을 포함할 수 있다. 열전 소재층(132, 142)은 전술한 P형 열전 레그(130) 또는 N형 열전 레그(140)와 동일한 소재 또는 형상을 가질 수 있다. 열전 소재층(132, 142)이 다결정인 경우, 열전소재층(132, 142), 제1 버퍼층(136-1, 146-1) 및 제1 도금층(134-1, 144-1)의 접합력 및 열전소재층(132, 142), 제2 버퍼층(136-2, 146-2) 및 제2 도금층(134-2, 144-2) 간의 접합력이 높아질 수 있다. 이에 따라, 진동이 발생하는 애플리케이션, 예를 들어 차량 등에 열전소자(100)가 적용되더라도 제1 도금층(134-1, 144-1) 및 제2 도금층(134-2, 144-2)이 P형 열전 레그(130) 또는 N형 열전 레그(140)로부터 이탈되어 탄화되는 문제를 방지할 수 있으며, 열전소자(100)의 내구성 및 신뢰성을 높일 수 있다.Here, the thermoelectric material layers 132 and 142 may include bismuth (Bi) and tellurium (Te), which are semiconductor materials. The thermoelectric material layers 132 and 142 may have the same material or shape as the P-type thermoelectric leg 130 or the N-type thermoelectric leg 140 described above. When the thermoelectric material layers 132 and 142 are polycrystalline, the bonding strength of the thermoelectric material layers 132 and 142, the first buffer layers 136-1 and 146-1, and the first plating layers 134-1 and 144-1, and Adhesion between the thermoelectric material layers 132 and 142, the second buffer layers 136-2 and 146-2, and the second plating layers 134-2 and 144-2 may be increased. Accordingly, even if the thermoelectric device 100 is applied to an application in which vibration occurs, for example, a vehicle, the first plating layers 134-1 and 144-1 and the second plating layers 134-2 and 144-2 are P-type. It is possible to prevent the problem of carbonization by being separated from the thermoelectric leg 130 or the N-type thermoelectric leg 140, and durability and reliability of the thermoelectric element 100 may be improved.

그리고, 금속층은 구리(Cu), 구리 합금, 알루미늄(Al) 및 알루미늄 합금으로부터 선택될 수 있으며, 0.1 내지 0.5mm, 바람직하게는 0.2 내지 0.3mm의 두께를 가질 수 있다.In addition, the metal layer may be selected from copper (Cu), copper alloy, aluminum (Al), and aluminum alloy, and may have a thickness of 0.1 to 0.5 mm, preferably 0.2 to 0.3 mm.

다음으로, 제1 도금층(134-1, 144-1) 및 제2 도금층(134-2, 144-2)은 각각 Ni, Sn, Ti, Fe, Sb, Cr 및 Mo 중 적어도 하나를 포함할 수 있고, 1 내지 20㎛, 바람직하게는 1 내지 10㎛의 두께를 가질 수 있다. 제1 도금층(134-1, 144-1) 및 제2 도금층(134-2, 144-2)은 열전 소재층(132, 142) 내 반도체 재료인 Bi 또는 Te와 금속층 간의 반응을 막으므로, 열전 소자의 성능 저하를 방지할 수 있을 뿐만 아니라, 금속층의 산화를 방지할 수 있다. Next, the first plating layers 134-1 and 144-1 and the second plating layers 134-2 and 144-2 may each include at least one of Ni, Sn, Ti, Fe, Sb, Cr, and Mo. And, it may have a thickness of 1 to 20㎛, preferably 1 to 10㎛. The first plating layers 134-1 and 144-1 and the second plating layers 134-2 and 144-2 prevent the reaction between Bi or Te, which is a semiconductor material in the thermoelectric material layers 132 and 142, and the metal layer. Not only can the performance of the device be prevented from deteriorating, but oxidation of the metal layer can be prevented.

이때, 열전 소재층(132, 142)과 제1 도금층(134-1, 144-1) 사이 및 열전 소재층(132, 142)과 제2 도금층(134-2, 144-2) 사이에는 제1 버퍼층(136-1, 146-1) 및 제2 버퍼층(136-2, 146-2)이 배치될 수 있다. 이때, 제1 버퍼층(136-1, 146-1) 및 제2 버퍼층(136-2, 146-2)은 Te를 포함할 수 있다. 예를 들어, 제1 버퍼층(136-1, 146)-1 및 제2 버퍼층(136-2, 146-2)은 Ni-Te, Sn-Te, Ti-Te, Fe-Te, Sb-Te, Cr-Te 및 Mo-Te 중 적어도 하나를 포함할 수 있다. 본 발명의 실시예에 따르면, 열전 소재층(132, 142)과 제1 도금층(134-1, 144-1) 및 제2 도금층(134-2, 144-2) 사이에 Te를 포함하는 제1 버퍼층(136-1, 146-1) 및 제2 버퍼층(136-2, 146-2)이 배치되면, 열전 소재층(132, 142) 내 Te가 제1 도금층(134-1, 144-1) 및 제2 도금층(134-2, 144-2)으로 확산되는 것을 방지할 수 있다. 이에 따라, Bi 리치 영역으로 인하여 열전소재층 내 전기 저항이 증가하는 문제를 방지할 수 있다.At this time, between the thermoelectric material layers 132 and 142 and the first plating layers 134-1 and 144-1, and between the thermoelectric material layers 132 and 142 and the second plating layers 134-2 and 144-2, the first The buffer layers 136-1 and 146-1 and the second buffer layers 136-2 and 146-2 may be disposed. In this case, the first buffer layers 136-1 and 146-1 and the second buffer layers 136-2 and 146-2 may include Te. For example, the first buffer layers 136-1 and 146-1 and the second buffer layers 136-2 and 146-2 are Ni-Te, Sn-Te, Ti-Te, Fe-Te, Sb-Te, It may contain at least one of Cr-Te and Mo-Te. According to an embodiment of the present invention, a first including Te between the thermoelectric material layers 132 and 142, the first plating layers 134-1 and 144-1, and the second plating layers 134-2 and 144-2 When the buffer layers 136-1 and 146-1 and the second buffer layers 136-2 and 146-2 are disposed, Te in the thermoelectric material layers 132 and 142 is the first plating layers 134-1 and 144-1. And diffusion to the second plating layers 134-2 and 144-2 may be prevented. Accordingly, it is possible to prevent an increase in electrical resistance in the thermoelectric material layer due to the Bi-rich region.

이상에서, 하부 기판(110), 하부 전극(120), 상부 전극(150) 및 상부 기판(160)이라는 용어를 사용하고 있으나, 이는 이해의 용이 및 설명의 편의를 위하여 임의로 상부 및 하부로 지칭한 것일 뿐이며, 하부 기판(110) 및 하부 전극(120)이 상부에 배치되고, 상부 전극(150) 및 상부 기판(160)이 하부에 배치되도록 위치가 역전될 수도 있다.In the above, the terms of the lower substrate 110, the lower electrode 120, the upper electrode 150 and the upper substrate 160 are used, but these are arbitrarily referred to as upper and lower portions for ease of understanding and convenience of description. However, the position may be reversed so that the lower substrate 110 and the lower electrode 120 are disposed on the upper side, and the upper electrode 150 and the upper substrate 160 are disposed on the lower side.

도 5는 본 발명의 한 실시예에 따른 열전소자의 단면도이고, 도 6은 본 발명의 다른 실시예에 따른 열전소자의 단면도이며, 도 7은 본 발명의 또 다른 실시예에 따른 열전소자의 단면도이다. 도 1 내지 4에서 설명한 내용과 동일한 내용에 대해서는 중복된 설명을 생략한다.5 is a cross-sectional view of a thermoelectric device according to an embodiment of the present invention, FIG. 6 is a cross-sectional view of a thermoelectric device according to another embodiment of the present invention, and FIG. 7 is a cross-sectional view of a thermoelectric device according to another embodiment of the present invention. to be. Redundant descriptions of the same contents as those described in FIGS. 1 to 4 are omitted.

도 5 내지 도 7를 참조하면, 본 발명의 실시예에 따른 열전소자(300)는 제1 기판(310), 제1 기판(310) 상에 배치된 제1 절연층(320), 제1 절연층(320) 상에 배치된 제2 절연층(330), 제2 절연층(330) 상에 배치된 복수의 제1 전극(340), 복수의 제1 전극(340) 상에 배치된 복수의 P형 열전 레그(350) 및 복수의 N형 열전 레그(355), 복수의 P형 열전 레그(350) 및 복수의 N형 열전 레그(355) 상에 배치된 복수의 제2 전극(360), 복수의 제2 전극(360) 상에 배치된 제3 절연층(370) 및 제3 절연층(370) 상에 배치된 제2 기판(380)을 포함한다. 도시되지 않았으나, 제1 기판(310) 또는 제2 기판(380)에는 히트싱크가 더 배치될 수도 있다. 도시되지 않았으나, 제1 기판(310)과 제2 기판(380) 사이에는 실링부재가 더 배치될 수 있다. 도시되지 않았으나, 제1 전극(340) 또는 제2 전극(360)에는 전원이 연결되며, 와이어가 절연층 및 기판을 관통하여 인출되거나, 기판 및 절연층 상에서 측면으로 인출될 수 있다.5 to 7, the thermoelectric device 300 according to an embodiment of the present invention includes a first substrate 310, a first insulating layer 320 disposed on the first substrate 310, and a first insulating layer. The second insulating layer 330 disposed on the layer 320, the plurality of first electrodes 340 disposed on the second insulating layer 330, and the plurality of first electrodes 340 P-type thermoelectric leg 350 and a plurality of N-type thermoelectric legs 355, a plurality of P-type thermoelectric legs 350 and a plurality of second electrodes 360 disposed on the plurality of N-type thermoelectric legs 355, And a third insulating layer 370 disposed on the plurality of second electrodes 360 and a second substrate 380 disposed on the third insulating layer 370. Although not shown, a heat sink may be further disposed on the first substrate 310 or the second substrate 380. Although not shown, a sealing member may be further disposed between the first substrate 310 and the second substrate 380. Although not shown, power is connected to the first electrode 340 or the second electrode 360, and a wire may be drawn out through the insulating layer and the substrate, or drawn out to the side on the substrate and the insulating layer.

여기서, 제1 전극(340), P형 열전 레그(350), N형 열전 레그(360), 제2 전극(370)은 각각 도 1 내지 2에서 설명한 상부전극(120), P형 열전 레그(130), N형 열전 레그(140) 및 하부전극(150)에 대응할 수 있으며, 도 1 내지 2에서 설명한 내용이 동일 또는 유사하게 적용될 수 있다.Here, the first electrode 340, the P-type thermoelectric leg 350, the N-type thermoelectric leg 360, and the second electrode 370 are respectively the upper electrode 120 and the P-type thermoelectric leg ( 130), and the N-type thermoelectric leg 140 and the lower electrode 150, the contents described in FIGS. 1 to 2 may be applied in the same or similar manner.

여기서, 제1 기판(310) 및 제2 기판(380) 중 적어도 하나는 알루미늄, 알루미늄 합금, 구리 및 구리 합금 중 적어도 하나로 이루어질 수 있다. 제1 기판(310) 및 제2 기판(380)은 이종 소재로 이루어질 수도 있다. 예를 들어, 제1 기판(310) 및 제2 기판(320) 중 내전압 성능이 더 요구되는 기판은 알루미늄 기판으로 이루어지고, 열전도 성능이 더 요구되는 기판은 구리 기판으로 이루어질 수도 있다.Here, at least one of the first substrate 310 and the second substrate 380 may be formed of at least one of aluminum, aluminum alloy, copper, and copper alloy. The first substrate 310 and the second substrate 380 may be made of different materials. For example, among the first substrate 310 and the second substrate 320, a substrate requiring more withstand voltage performance may be made of an aluminum substrate, and a substrate requiring more heat conduction performance may be made of a copper substrate.

본 발명의 실시예에 따른 내전압 성능은 AC 2.5kV의 전압 및 1mA의 전류 하에서 10초 동안 절연 파괴 없이 유지되는 특성을 의미할 수 있다. 본 명세서에서, 내전압 성능은 기판 상에 절연층을 배치한 후 기판에 한 단자를 연결하고, 절연층의 9개의 포인트에 대하여 각각 다른 단자를 연결하여 AC 2.5kV의 전압 및 1mA의 전류 하에서 10초 동안 절연 파괴 없이 유지되는지를 테스트하는 방법으로 측정되었다.The withstand voltage performance according to an embodiment of the present invention may mean a characteristic that is maintained without insulation breakdown for 10 seconds under a voltage of AC 2.5kV and a current of 1mA. In this specification, the withstand voltage performance is 10 seconds under AC 2.5kV voltage and 1mA current by connecting one terminal to the board after placing the insulating layer on the board and connecting different terminals to each of the 9 points of the insulating layer. It was measured by a method of testing whether it is maintained without breakdown of insulation.

한편, 본 발명의 실시예에 따르면, 제1 기판(310)과 제1 전극(340) 사이에는 2층의 절연층이 배치될 수 있다. 즉, 제1 기판(310) 상에는 제1 절연층(320)이 배치되고, 제1 절연층(320) 상에는 제2 절연층(330)이 배치되며, 제2 절연층(330) 상에는 제1 전극(340)이 배치될 수 있다. 이때, 제1 절연층(320)의 한 면은 제1 기판(310)과 직접 접촉하고, 제1 절연층(320)의 다른 면은 제2 절연층(330)과 직접 접촉할 수 있다. 그리고, 제2 절연층(330)은 제1 전극(340)과 직접 접촉할 수도 있다.Meanwhile, according to an embodiment of the present invention, two insulating layers may be disposed between the first substrate 310 and the first electrode 340. That is, the first insulating layer 320 is disposed on the first substrate 310, the second insulating layer 330 is disposed on the first insulating layer 320, and the first electrode is disposed on the second insulating layer 330. 340 can be deployed. In this case, one surface of the first insulating layer 320 may directly contact the first substrate 310, and the other surface of the first insulating layer 320 may directly contact the second insulating layer 330. In addition, the second insulating layer 330 may directly contact the first electrode 340.

여기서, 제1 절연층(320)과 제2 절연층(330)은 서로 상이한 조성 및 탄성을 가질 수 있다. 즉, 제1 절연층(320)은 절연 성능 및 열전도 성능을 가지는 조성으로 이루어지고, 제2 절연층(330)은 절연 성능 및 열전도 성능과 함께 접착 성능 및 열충격 완화 성능을 가지는 조성으로 이루어질 수 있다. 또한, 제1 절연층(320) 및 제2 절연층(330)이 모두 절연 성능 및 열전도 성능을 가지되, 제1 절연층(320)의 내전압 성능은 제2 절연층(330)의 내전압 성능보다 높고, 제2 절연층(330)의 열전도 성능은 제1 절연층(320)의 열전도 성능보다 높을 수 있다. 여기서, 내전압 성능이 상대적으로 높다는 것은 AC 2.5kV의 전압 및 1mA의 전류 하에서 절연 파괴 없이 상대적으로 긴 시간 동안 유지되는 것을 의미할 수 있다. Here, the first insulating layer 320 and the second insulating layer 330 may have different compositions and elasticities. That is, the first insulating layer 320 may be made of a composition having insulation performance and heat conduction performance, and the second insulating layer 330 may be made of a composition having adhesion performance and thermal shock mitigation performance along with insulation and heat conduction performance. . In addition, both the first insulating layer 320 and the second insulating layer 330 have insulating performance and thermal conductivity, but the withstand voltage performance of the first insulating layer 320 is higher than that of the second insulating layer 330. High, and the heat conduction performance of the second insulating layer 330 may be higher than that of the first insulating layer 320. Here, that the withstand voltage performance is relatively high may mean that it is maintained for a relatively long time without insulation breakdown under a voltage of AC 2.5kV and a current of 1mA.

이를 위하여, 제1 절연층(320)은 실리콘과 알루미늄을 포함하는 복합체(composite)를 포함할 수 있다. 여기서, 복합체는 실리콘과 알루미늄을 포함하는 산화물, 탄화물 및 질화물 중 적어도 하나일 수 있다. 예를 들어, 복합체는 Al-Si 결합, Al-O-Si 결합, Si-O 결합, Al-Si-O 결합 및 Al-O 결합 중 적어도 하나를 포함할 수 있다. 이와 같이, Al-Si 결합, Al-O-Si 결합, Si-O 결합, Al-Si-O 결합 및 Al-O 결합 중 적어도 하나를 포함하는 복합체는 절연 성능이 우수하며, 이에 따라 높은 내전압 성능을 얻을 수 있다. 또는, 복합체는 실리콘 및 알루미늄과 함께 티타늄, 지르코늄, 붕소, 아연 등을 더 포함하는 산화물, 탄화물, 질화물일 수도 있다. 이를 위하여, 복합체는 무기바인더 및 유무기 하이브리드 바인더 중 적어도 하나와 알루미늄을 혼합한 후 열처리하는 과정을 통하여 얻어질 수 있다. 무기바인더는, 예를 들어 실리카(SiO₂), 금속알콕사이드, 산화붕소(B₂O₃) 및 산화아연(ZnO₂) 중 적어도 하나를 포함할 수 있다. 무기바인더는 무기입자이되, 물에 닿으면 졸 또는 겔화되어 바인딩의 역할을 할 수 있다. 이때, 실리카(SiO₂), 금속알콕사이드 및 산화붕소(B₂O₃) 중 적어도 하나는 알루미늄 간 밀착력 또는 제1 기판(310)과의 밀착력을 높이는 역할을 하며, 산화아연(ZnO2)은 제1 절연층(320)의 강도를 높이고, 열전도율을 높이는 역할을 할 수 있다.To this end, the first insulating layer 320 may include a composite including silicon and aluminum. Here, the composite may be at least one of oxides, carbides, and nitrides including silicon and aluminum. For example, the composite may include at least one of an Al-Si bond, an Al-O-Si bond, a Si-O bond, an Al-Si-O bond, and an Al-O bond. As such, the composite including at least one of Al-Si bond, Al-O-Si bond, Si-O bond, Al-Si-O bond, and Al-O bond has excellent insulation performance, and thus high withstand voltage performance. Can be obtained. Alternatively, the composite may be an oxide, carbide, or nitride further including titanium, zirconium, boron, zinc, etc. along with silicon and aluminum. To this end, the composite may be obtained by mixing at least one of an inorganic binder and an organic/inorganic hybrid binder with aluminum, followed by heat treatment. The inorganic binder may include, for example, at least one of silica (SiO ₂ ), metal alkoxide, boron oxide (B ₂ O ₃ ), and zinc oxide (ZnO ₂ ). Inorganic binders are inorganic particles, but when they come into contact with water, they become sol or gel and can act as binding. At this time, at least one of silica (SiO ₂ ), metal alkoxide, and boron oxide (B ₂ O ₃ ) serves to increase adhesion between aluminum or to the first substrate 310, and zinc oxide (ZnO2) is the first It may serve to increase the strength of the insulating layer 320 and increase thermal conductivity.

여기서, 복합체는 제1 절연층(320) 전체의 80wt% 이상, 바람직하게는 85wt% 이상, 더욱 바람직하게는 90wt%이상으로 포함될 수 있다. Here, the composite may be included in an amount of 80 wt% or more, preferably 85 wt% or more, and more preferably 90 wt% or more of the entire first insulating layer 320.

이때, 제1 절연층(320)에는 0.1㎛ 이상의 표면 거칠기(Ra)가 형성될 수 있다. 표면 거칠기는 복합체를 이루는 입자가 제1 절연층(320)의 표면으로부터 돌출되어 형성될 수 있으며, 표면거칠기 측정기를 이용하여 측정될 수 있다. 표면거칠기 측정기는 탐침을 이용하여 단면 곡선을 측정하며, 단면 곡선의 산봉우리선, 골바닥선, 평균선 및 기준길이를 이용하여 표면거칠기를 산출할 수 있다. 본 명세서에서, 표면거칠기는 중심선 평균 산출법에 의한 산술평균 거칠기(Ra)를 의미할 수 있다. 산술평균 거칠기(Ra)는 아래 수학식 2를 통하여 얻어질 수 있다. In this case, a surface roughness Ra of 0.1 μm or more may be formed on the first insulating layer 320. The surface roughness may be formed by protruding particles forming the composite from the surface of the first insulating layer 320, and may be measured using a surface roughness meter. The surface roughness meter measures the cross-sectional curve using a probe, and can calculate the surface roughness by using the peak line, valley bottom line, average line and reference length of the cross-sectional curve. In the present specification, the surface roughness may mean an arithmetic average roughness (Ra) based on a center line average calculation method. The arithmetic mean roughness (Ra) can be obtained through Equation 2 below.

즉, 표면거칠기 측정기의 탐침을 얻은 단면 곡선을 기준길이 L만큼 뽑아내어 평균선 방향을 x축으로 하고, 높이 방향을 y축으로 하여 함수(f(x))로 표현하였을 때, 수학식 2에 의하여 구해지는 값을 ㎛미터로 나타낼 수 있다.That is, when the cross-sectional curve obtained by the probe of the surface roughness measuring instrument is extracted by the reference length L and expressed as a function (f(x)) with the average line direction as the x-axis and the height direction as the y-axis, The calculated value can be expressed in µm meters.

이와 같이, 제1 절연층(320)의 표면 거칠기(Ra)가 0.1㎛ 이상인 경우, 제2 절연층(330)과의 접촉 면적이 넓어지게 되며, 이에 따라 제2 절연층(330)과의 접합 강도가 높아질 수 있다. 특히, 후술하는 바와 같이, 제2 절연층(330)이 수지층으로 이루어진 경우, 제1 절연층(320)의 표면 거칠기에 의하여 형성된 홈 사이에 제2 절연층(330)의 수지층이 스며들기 쉬우므로, 제1 절연층(320)과 제2 절연층(330) 사이의 접합 강도가 더욱 높아질 수 있다.As described above, when the surface roughness Ra of the first insulating layer 320 is 0.1 μm or more, the contact area with the second insulating layer 330 is increased, and thus bonding with the second insulating layer 330 The intensity can be increased. In particular, as described later, when the second insulating layer 330 is made of a resin layer, the resin layer of the second insulating layer 330 permeates between grooves formed by the surface roughness of the first insulating layer 320. Since it is easy, the bonding strength between the first insulating layer 320 and the second insulating layer 330 may be further increased.

이때, 제1 절연층(320)은 습식 공정을 통하여 제1 기판(310) 상에 형성될 수 있다. 여기서, 습식 공정은 스프레이 코팅 공정, 딥 코팅 공정, 스크린 프린팅 공정 등일 수 있다. 이에 따르면, 제1 절연층(320)의 두께를 제어하기 용이하며, 다양한 조성의 복합체를 적용하는 것이 가능하다.In this case, the first insulating layer 320 may be formed on the first substrate 310 through a wet process. Here, the wet process may be a spray coating process, a dip coating process, a screen printing process, or the like. Accordingly, it is easy to control the thickness of the first insulating layer 320, and it is possible to apply a composite having various compositions.

본 발명의 실시예에 따르면, 제1 절연층(320)이 실리콘 및 알루미늄을 포함하는 복합체로 이루어지며, 습식 공정에 형성되기 때문에 표면거칠기가 0.1㎛이상으로 형성될 수 있다 도 8은 알루미늄 기판 상에 본 발명의 실시예에 따라 제1 절연층(320)을 형성한 3개의 샘플에 대한 표면 거칠기를 측정한 그래프이고, 도 9는 알루미늄 기판을 아노다이징한 3개의 샘플에 대한 표면 거칠기를 측정한 그래프이다. 도 8 및 도 9를 참조하면, 본 발명의 실시예에 따른 제 1 절연층의 표면 거칠기가 0.1㎛ 이상으로 형성될 수 있음을 알 수 있다. According to an embodiment of the present invention, since the first insulating layer 320 is made of a composite including silicon and aluminum, and is formed in a wet process, a surface roughness of 0.1 μm or more may be formed. FIG. 9 is a graph measuring surface roughness of three samples in which the first insulating layer 320 is formed according to an embodiment of the present invention, and FIG. 9 is a graph measuring the surface roughness of three samples anodizing an aluminum substrate. to be. 8 and 9, it can be seen that the surface roughness of the first insulating layer according to the exemplary embodiment of the present invention may be formed to be 0.1 μm or more.

한편, 제2 절연층(330)은 에폭시 수지 및 무기충전재를 포함하는 에폭시 수지 조성물 및 PDMS(polydimethylsiloxane)를 포함하는 실리콘 수지 조성물 중 적어도 하나를 포함하는 수지층으로 이루어질 수 있다. 이에 따라, 제2 절연층(330)은 제1 절연층(320)과 제1 전극(340) 간의 절연성, 접합력 및 열전도 성능을 향상시킬 수 있다.Meanwhile, the second insulating layer 330 may be formed of a resin layer including at least one of an epoxy resin composition including an epoxy resin and an inorganic filler, and a silicone resin composition including polydimethylsiloxane (PDMS). Accordingly, the second insulating layer 330 may improve insulating properties, bonding strength, and heat conduction performance between the first insulating layer 320 and the first electrode 340.

여기서, 무기충전재는 수지층의 60 내지 80wt%로 포함될 수 있다. 무기충전재가 60wt%미만으로 포함되면, 열전도 효과가 낮을 수 있으며, 무기충전재가 80wt%를 초과하여 포함되면 무기충전재가 수지 내에 고르게 분산되기 어려우며, 수지층은 쉽게 깨질 수 있다.Here, the inorganic filler may be included in 60 to 80wt% of the resin layer. If the inorganic filler is included in less than 60wt%, the heat conduction effect may be low, and if the inorganic filler is included in excess of 80wt%, the inorganic filler is difficult to be evenly dispersed in the resin, and the resin layer can be easily broken.

그리고, 에폭시 수지는 에폭시 화합물 및 경화제를 포함할 수 있다. 이때, 에폭시 화합물 10 부피비에 대하여 경화제 1 내지 10 부피비로 포함될 수 있다. 여기서, 에폭시 화합물은 결정성 에폭시 화합물, 비결정성 에폭시 화합물 및 실리콘 에폭시 화합물 중 적어도 하나를 포함할 수 있다. 무기충전재는 산화알루미늄 및 질화물 중 적어도 하나를 포함할 수 있다. 무기충전재가 질화물을 포함하는 경우, 질화물은 무기충전재의 55 내지 95wt%로 포함될 수 있으며, 더 좋게는 60 내지 80wt% 일 수 있다. 질화물이 이러한 수치범위로 포함될 경우, 열전도도 및 접합 강도를 높일 수 있다. 여기서, 질화물은, 질화붕소 및 질화알루미늄 중 적어도 하나를 포함할 수 있다.In addition, the epoxy resin may include an epoxy compound and a curing agent. In this case, the curing agent may be included in a volume ratio of 1 to 10 with respect to 10 volume ratio of the epoxy compound. Here, the epoxy compound may include at least one of a crystalline epoxy compound, an amorphous epoxy compound, and a silicone epoxy compound. The inorganic filler may include at least one of aluminum oxide and nitride. When the inorganic filler contains nitride, the nitride may be included in 55 to 95 wt% of the inorganic filler, and more preferably 60 to 80 wt%. When the nitride is included in this numerical range, thermal conductivity and bonding strength can be increased. Here, the nitride may include at least one of boron nitride and aluminum nitride.

이때, 질화붕소 응집체의 입자크기 D50은 250 내지 350㎛이고, 산화알루미늄의 입자크기 D50은 10 내지 30㎛일 수 있다. 질화붕소 응집체의 입자크기 D50과 산화알루미늄의 입자크기 D50이 이러한 수치 범위를 만족할 경우, 질화붕소 응집체와 산화알루미늄이 수지층 내에 고르게 분산될 수 있으며, 이에 따라 수지층 전체적으로 고른 열전도 효과 및 접착 성능을 가질 수 있다.At this time, the particle size D50 of the boron nitride agglomerates may be 250 to 350 μm, and the particle size D50 of the aluminum oxide may be 10 to 30 μm. When the particle size D50 of the boron nitride agglomerates and the particle size D50 of the aluminum oxide satisfy these numerical ranges, the boron nitride agglomerates and the aluminum oxide can be evenly dispersed in the resin layer, thereby providing an even heat conduction effect and adhesion performance throughout the resin layer. Can have.

제2 절연층(330)이 PDMS(polydimethylsiloxane) 수지 및 산화알루미늄을 포함하는 수지 조성물인 경우, 제1 절연층(320) 내 실리콘의 함량(예를 들어, 중량비)은 제2 절연층(330) 내 실리콘의 함량보다 높게 포함되고, 제2 절연층(330) 내 알루미늄의 함량은 제1 절연층(320) 내 알루미늄의 함량보다 높게 포함될 수 있다. 이에 따르면, 제1 절연층(320) 내 실리콘이 내전압 성능 향상에 주로 기여하며, 제2 절연층(330) 내 산화알루미늄이 열전도 성능 향상에 주로 기여할 수 있다. 이에 따라, 제1 절연층(320) 및 제2 절연층(330)이 모두 절연 성능 및 열전도 성능을 가지되, 제1 절연층(320)의 내전압 성능은 제2 절연층(330)의 내전압 성능보다 높고, 제2 절연층(330)의 열전도 성능은 제1 절연층(320)의 열전도 성능보다 높을 수 있다.When the second insulating layer 330 is a resin composition containing a PDMS (polydimethylsiloxane) resin and aluminum oxide, the content of silicon (eg, weight ratio) in the first insulating layer 320 is the second insulating layer 330 It is contained higher than the content of silicon, and the content of aluminum in the second insulating layer 330 may be higher than the content of aluminum in the first insulating layer 320. Accordingly, silicon in the first insulating layer 320 mainly contributes to the improvement of the withstand voltage performance, and aluminum oxide in the second insulating layer 330 may mainly contribute to the improvement of the heat conduction performance. Accordingly, both the first insulating layer 320 and the second insulating layer 330 have insulating performance and thermal conductivity, but the withstand voltage performance of the first insulating layer 320 is the withstand voltage performance of the second insulating layer 330 Higher, and the thermal conductivity of the second insulating layer 330 may be higher than that of the first insulating layer 320.

한편, 제2 절연층(330)은 미경화 상태 또는 반경화 상태의 수지 조성물을 제1 절연층(320) 상에 도포한 후, 미리 정렬된 복수의 제1 전극(340)을 배치하고 가압하는 방식으로 형성될 수 있다. 이에 따르면, 제1 절연층(320)의 표면거칠기(Ra)에 의한 홈 내에 제2 절연층(330)을 이루는 수지 조성물이 스며들게 되어 제1 절연층(320)과 제2 절연층(330) 간의 접합 강도가 높아질 수 있다. 또한, 복수의 제1 전극(340)의 측면의 일부는 제2 절연층(330) 내에 매립될 수 있다. 이때, 제2 수지층(330) 내에 매립된 복수의 제1 전극(340)의 측면의 높이(H1)는 복수의 제1 전극(340)의 두께(H)의 0.1 내지 1.0배, 바람직하게는 0.2 내지 0.9배, 더 바람직하게는 0.3 내지 0.8배일 수 있다. 이와 같이, 복수의 제1 전극(340)의 측면의 일부가 제2 절연층(330) 내에 매립되면, 복수의 제1 전극(340)과 제2 절연층(330) 간의 접촉 면적이 넓어지게 되며, 이에 따라 복수의 제1 전극(340)과 제2 절연층(330) 간의 열전달 성능 및 접합 강도가 더욱 높아질 수 있다. 제2 절연층(330) 내에 매립된 복수의 제1 전극(340)의 측면의 높이(H1)가 복수의 제1 전극(340)의 두께(H)의 0.1배 미만일 경우, 복수의 제1 전극(340)과 제2 절연층(330) 간의 열전달 성능 및 접합 강도를 충분히 얻기 어려울 수 있고, 제2 절연층(330) 내에 매립된 복수의 제1 전극(340)의 측면의 높이(H1)가 복수의 제1 전극(340)의 두께(H)의 1.0배를 초과할 경우 제2 절연층(330)이 복수의 제1 전극(340) 상으로 올라올 수 있으며, 이에 따라 전기적으로 단락될 가능성이 있다. Meanwhile, the second insulating layer 330 applies a resin composition in an uncured state or a semi-cured state on the first insulating layer 320 and then disposes and presses a plurality of first electrodes 340 arranged in advance. It can be formed in a way. According to this, the resin composition constituting the second insulating layer 330 is impregnated into the groove due to the surface roughness Ra of the first insulating layer 320, so that between the first insulating layer 320 and the second insulating layer 330 Bonding strength can be increased. In addition, a part of side surfaces of the plurality of first electrodes 340 may be buried in the second insulating layer 330. At this time, the height H1 of the side surfaces of the plurality of first electrodes 340 buried in the second resin layer 330 is 0.1 to 1.0 times the thickness H of the plurality of first electrodes 340, preferably It may be 0.2 to 0.9 times, more preferably 0.3 to 0.8 times. As described above, when a part of the side surfaces of the plurality of first electrodes 340 are buried in the second insulating layer 330, the contact area between the plurality of first electrodes 340 and the second insulating layer 330 is increased. Accordingly, heat transfer performance and bonding strength between the plurality of first electrodes 340 and the second insulating layer 330 may be further increased. When the height H1 of the side surfaces of the plurality of first electrodes 340 buried in the second insulating layer 330 is less than 0.1 times the thickness H of the plurality of first electrodes 340, the plurality of first electrodes It may be difficult to obtain sufficient heat transfer performance and bonding strength between the 340 and the second insulating layer 330, and the height H1 of the side surfaces of the plurality of first electrodes 340 embedded in the second insulating layer 330 is When it exceeds 1.0 times the thickness H of the plurality of first electrodes 340, the second insulating layer 330 may rise on the plurality of first electrodes 340, and accordingly, there is a possibility of an electrical short circuit. have.

더 자세하게는, 복수의 제1 전극(340) 사이에서 제2 절연층(330)의 두께는 각각의 전극 측면에서 중심영역으로 갈수록 감소하여, 꼭지점이 원만한 'V'형상을 가질 수 있다. 따라서, 복수의 제1 전극(340) 사이의 제2 절연층(330)은 두께의 편차를 가지며, 복수의 제1 전극(340)의 측면과 직접 접촉하는 영역에서의 높이(T2)가 가장 높고, 중심영역에서의 높이(T3)는 복수의 제1 전극(340)의 측면과 직접 접촉하는 영역에서의 높이(T2)보다 낮을 수 있다. 즉, 복수의 제1 전극(340) 사이의 제2 절연층(330)의 중심영역 높이(T3)는 복수의 제1 전극(340) 사이의 제2 절연층(330) 내에서 가장 낮을 수 있다. 또한, 복수의 제1 전극(340) 아래의 제2 절연층(330)의 높이(T1)는 즉, 복수의 제1 전극(340) 사이의 제2 절연층(330)의 중심영역 높이(T3)보다 더 낮을 수 있다. In more detail, the thickness of the second insulating layer 330 between the plurality of first electrodes 340 decreases from the side of each electrode toward the center region, so that the vertices may have a smooth'V' shape. Accordingly, the second insulating layer 330 between the plurality of first electrodes 340 has a difference in thickness, and the height T2 in a region in direct contact with the side surfaces of the plurality of first electrodes 340 is the highest. , The height T3 in the center region may be lower than the height T2 in the region in direct contact with the side surfaces of the plurality of first electrodes 340. That is, the height T3 of the center region of the second insulating layer 330 between the plurality of first electrodes 340 may be the lowest in the second insulating layer 330 between the plurality of first electrodes 340. . In addition, the height T1 of the second insulating layer 330 under the plurality of first electrodes 340 is, that is, the height T3 of the central region of the second insulating layer 330 between the plurality of first electrodes 340. Can be lower than ).

한편, 제1 절연층(320) 및 제2 절연층(330)의 조성에 따라 제1 절연층(320) 및 제2 절연층(330)의 경도, 탄성 계수, 연신율(elongation) 및 영률(Young's modulus) 중 적어도 하나가 달라질 수 있으며, 이에 따라 내전압 성능, 열전도 성능, 접합 성능 및 열충격 완화 성능 등을 제어하는 것이 가능하다.On the other hand, depending on the composition of the first insulating layer 320 and the second insulating layer 330, the hardness, elastic modulus, elongation, and Young's modulus of the first insulating layer 320 and the second insulating layer 330 modulus) may vary, and accordingly, it is possible to control withstand voltage performance, heat conduction performance, bonding performance, and thermal shock relaxation performance.

예를 들어, 제1 절연층(320) 전체에 대한 복합체의 중량비는 제2 절연층(330) 전체에 대한 무기충전재의 중량비보다 높을 수 있다. 전술한 바와 같이, 복합체는 실리콘과 알루미늄을 포함하는 복합체(composite), 더욱 구체적으로는 실리콘과 알루미늄을 포함하는 산화물, 탄화물 및 질화물 중 적어도 하나를 포함하는 복합체일 수 있다. 예를 들어, 제1 절연층(320) 전체에 대한 복합체의 중량비는 80wt%를 초과하고, 제2 절연층(320) 전체에 대한 무기충전재의 중량비는 60 내지 80wt%일 수 있다. 이와 같이, 제1 절연층(320)에 포함되는 복합체의 함량이 제2 절연층(330)에 포함되는 세라믹 입자의 함량보다 높은 경우, 제1 절연층(320)의 경도가 제2 절연층(330)의 경도보다 높을 수 있다. 이에 따라, 제1 절연층(320)은 높은 내전압 성능 및 높은 열전도 성능을 동시에 가질 수 있다.For example, the weight ratio of the composite to the entire first insulating layer 320 may be higher than the weight ratio of the inorganic filler to the entire second insulating layer 330. As described above, the composite may be a composite including silicon and aluminum, more specifically, a composite including at least one of oxides, carbides, and nitrides including silicon and aluminum. For example, the weight ratio of the composite to the entire first insulating layer 320 may exceed 80 wt%, and the weight ratio of the inorganic filler to the entire second insulating layer 320 may be 60 to 80 wt%. As described above, when the content of the composite included in the first insulating layer 320 is higher than the content of the ceramic particles included in the second insulating layer 330, the hardness of the first insulating layer 320 is the second insulating layer ( 330) may be higher than the hardness. Accordingly, the first insulating layer 320 may simultaneously have high withstand voltage performance and high heat conduction performance.

이에 따라, 제2 절연층(330)은 제1 절연층(320)보다 높은 탄성을 가질 수 있다. 이에 따라, 제2 절연층(330)은 제1 절연층(320)과 제1 전극(340) 사이의 접착 성능을 높일 수 있으며, 열전소자(300)의 구동 시 열충격을 완화할 수 있다. 이때, 탄성은 인장강도(tensile strength)로 나타낼 수 있다. 예를 들어, 제2 절연층(330)의 인장강도는 2 내지 5MPa, 바람직하게는 2.5 내지 4.5MPa, 더욱 바람직하게는 3 내지 4MPa일 수 있고, 제1 절연층(320)의 인장강도는 10MPa 내지 100Mpa, 바람직하게는 15MPa 내지 90MPa, 더욱 바람직하게는 20MPa 내지 80MPa일 수 있다. Accordingly, the second insulating layer 330 may have a higher elasticity than the first insulating layer 320. Accordingly, the second insulating layer 330 may improve the adhesion performance between the first insulating layer 320 and the first electrode 340, and may reduce thermal shock when the thermoelectric element 300 is driven. In this case, the elasticity can be expressed as tensile strength. For example, the tensile strength of the second insulating layer 330 may be 2 to 5 MPa, preferably 2.5 to 4.5 MPa, more preferably 3 to 4 MPa, and the tensile strength of the first insulating layer 320 is 10 MPa To 100 MPa, preferably 15 MPa to 90 MPa, more preferably 20 MPa to 80 MPa.

이때, 제1 절연층(320)의 두께는 20 내지 35㎛이고, 제2 절연층(330)의 두께는 20 내지 70㎛, 바람직하게는 30 내지 60㎛, 더욱 바람직하게는 35 내지 50㎛일 수 있다. 이때, 제2 절연층(330)의 두께는 제1 절연층(320)의 두께의 1배 내지 3.5배, 바람직하게는 1배 내지 3배, 더욱 바람직하게는 1배 내지 2배일 수 있다.At this time, the thickness of the first insulating layer 320 is 20 to 35㎛, the thickness of the second insulating layer 330 is 20 to 70㎛, preferably 30 to 60㎛, more preferably 35 to 50㎛. I can. In this case, the thickness of the second insulating layer 330 may be 1 to 3.5 times, preferably 1 to 3 times, more preferably 1 to 2 times the thickness of the first insulating layer 320.

제1 절연층(320)의 두께 및 제2 절연층(330)의 두께가 각각 이러한 수치 범위를 만족시키는 경우, 내전압 성능, 열전도 성능, 접합 성능 및 열충격 완화 성능을 동시에 얻는 것이 가능하다. 특히, 제1 절연층(320)의 두께가 20㎛ 미만이면 높은 내전압 성능을 얻기 어려우며, 제2 절연층(330)의 열팽창에 의하여 깨지기 쉽고, 35㎛를 초과하면 열전도 성능이 낮아질 수 있다.When the thickness of the first insulating layer 320 and the thickness of the second insulating layer 330 respectively satisfy these numerical ranges, it is possible to simultaneously obtain withstand voltage performance, heat conduction performance, bonding performance, and thermal shock relaxation performance. In particular, if the thickness of the first insulating layer 320 is less than 20 μm, it is difficult to obtain high withstand voltage performance, and if the thickness of the second insulating layer 330 exceeds 35 μm, it is difficult to obtain high withstand voltage performance.

한편, 제2 기판(380) 측에 배치되는 절연층(370)도 제1 기판(310) 측에 배치되는 절연층(320, 330)과 동일한 구조를 가질 수 있다. 즉, 제2 기판(380) 측에 배치되는 절연층(370)은 에폭시 수지 조성물 및 실리콘 수지 조성물 중 적어도 하나를 포함하는 수지층으로 이루어진 제3 절연층(372) 및 실리콘과 알루미늄을 포함하는 복합체로 이루어진 제4 절연층(374)을 포함할 수 있다. Meanwhile, the insulating layer 370 disposed on the side of the second substrate 380 may also have the same structure as the insulating layers 320 and 330 disposed on the side of the first substrate 310. That is, the insulating layer 370 disposed on the side of the second substrate 380 is a third insulating layer 372 made of a resin layer including at least one of an epoxy resin composition and a silicone resin composition, and a composite including silicon and aluminum. It may include a fourth insulating layer 374 made of.

이때, 제4 절연층(374)은 제2 기판(380)과 직접 접촉하고, 제3 절연층(372)은 제4 절연층(374)과 제2 전극(360) 사이에 배치될 수 있다. 제3 절연층(372)에 관한 구체적인 설명은 제2 절연층(330)에 관한 설명과 동일하게 적용될 수 있으며, 제4 절연층(374)에 관한 구체적인 설명은 제1 절연층(320)에 관한 설명과 동일하게 적용될 수 있다.In this case, the fourth insulating layer 374 may directly contact the second substrate 380, and the third insulating layer 372 may be disposed between the fourth insulating layer 374 and the second electrode 360. A detailed description of the third insulating layer 372 may be applied in the same manner as the description of the second insulating layer 330, and a detailed description of the fourth insulating layer 374 is related to the first insulating layer 320. It can be applied in the same way as described.

또는, 제3 절연층(372)은 에폭시 수지 조성물 및 실리콘 수지 조성물 중 적어도 하나를 포함하는 수지층으로 이루어지고, 제4 절연층(374)도 에폭시 수지 조성물 및 실리콘 수지 조성물 중 적어도 하나를 포함하는 수지층으로 이루어질 수도 있다. 이때, 제3 절연층(372)을 이루는 수지층과 제4 절연층(374)을 이루는 수지층은 동일한 조성일 수도 있고, 상이한 조성일 수도 있다. 여기서, 상이한 조성이라 함은 수지의 종류, 수지의 함량, 무기충전재의 종류 및 무기충전재의 함량 중 적어도 하나가 상이한 것을 의미할 수 있다. Alternatively, the third insulating layer 372 is made of a resin layer including at least one of an epoxy resin composition and a silicone resin composition, and the fourth insulating layer 374 also includes at least one of an epoxy resin composition and a silicone resin composition. It may be made of a resin layer. In this case, the resin layer forming the third insulating layer 372 and the resin layer forming the fourth insulating layer 374 may have the same composition or different compositions. Here, the different composition may mean that at least one of the type of resin, the content of the resin, the type of the inorganic filler, and the content of the inorganic filler is different.

한편, 일반적으로 열전소자(300)의 저온부 측에 배치된 전극에 전원이 연결되므로, 고온부 측에 비하여 저온부 측에 더욱 높은 내전압 성능이 요구될 수 있다. 이에 반해, 열전소자(300)의 구동 시 열전소자(300)의 고온부 측은 고온, 예를 들어 약 180℃이상에 노출될 수 있으며, 전극, 절연층 및 기판의 서로 다른 열팽창 계수로 인하여 전극, 절연층 및 기판 간의 박리가 문제될 수 있다. 이에 따라, 열전소자(300)의 고온부 측은 저온부 측에 비하여 더욱 높은 열충격 완화 성능이 요구될 수 있다. 이에 따라, 고온부 측 절연층의 구조와 저온부 측 절연층의 구조를 다르게 할 수도 있다. Meanwhile, in general, since power is connected to an electrode disposed on the low temperature side of the thermoelectric element 300, a higher withstand voltage performance may be required on the low temperature side than on the high temperature side. On the other hand, when the thermoelectric device 300 is driven, the high temperature side of the thermoelectric device 300 may be exposed to a high temperature, for example, about 180°C or higher. Peeling between the layer and the substrate can be a problem. Accordingly, the high-temperature portion of the thermoelectric device 300 may require higher thermal shock mitigation performance than the low-temperature portion. Accordingly, the structure of the insulating layer on the side of the high temperature part and the structure of the insulating layer on the side of the low temperature part may be different.

이하, 제1 기판(310)이 열전소자(300)의 저온부 측에 배치되고, 제2 기판(380)이 열전소자(300)의 고온부 측에 배치되는 것을 가정하여 설명한다.Hereinafter, it is assumed that the first substrate 310 is disposed on the low temperature side of the thermoelectric element 300, and the second substrate 380 is disposed on the high temperature side of the thermoelectric element 300.

도 6을 참조하면, 제2 기판(380) 측 제4 절연층(374)의 두께는 제1 기판(310) 측 제1 절연층(320)의 두께보다 작고, 제2 기판(380) 측 제3 절연층(372)의 두께는 제1 기판(310) 측 제2 절연층(330)의 두께보다 클 수 있다. 또는, 도 7을 참조하면, 제1 기판(310)측의 절연층은 제1 절연층(320)과 제2 절연층(330)으로 이루어지되, 제2 기판(380) 측의 절연층(370)은 에폭시 수지 조성물 및 실리콘 수지 조성물 중 적어도 하나를 포함하는 수지층으로만 이루어질 수도 있다. 6, the thickness of the fourth insulating layer 374 on the second substrate 380 side is smaller than the thickness of the first insulating layer 320 on the first substrate 310 side, and 3 The thickness of the insulating layer 372 may be greater than the thickness of the second insulating layer 330 on the side of the first substrate 310. Alternatively, referring to FIG. 7, the insulating layer on the side of the first substrate 310 includes a first insulating layer 320 and a second insulating layer 330, but the insulating layer 370 on the side of the second substrate 380 ) May be made of only a resin layer including at least one of an epoxy resin composition and a silicone resin composition.

이에 따라, 고온부 측의 열충격 완화 성능을 높일 수 있으며, 고온부 측의 기판과 전극 간 열팽창 계수의 차로 인하여 발생할 수 있는 박리 가능성을 최소화할 수 있다.Accordingly, it is possible to increase the thermal shock mitigation performance at the high temperature part, and minimize the possibility of peeling that may occur due to a difference in the coefficient of thermal expansion between the substrate and the electrode at the high temperature part.

본 발명의 실시예에 따른 열전소자는 발전용 장치, 냉각용 장치, 온열용 장치 등에 작용될 수 있다. 구체적으로는, 본 발명의 실시예에 따른 열전소자는 주로 광통신 모듈, 센서, 의료 기기, 측정 기기, 항공 우주 산업, 냉장고, 칠러(chiller), 자동차 통풍 시트, 컵 홀더, 세탁기, 건조기, 와인셀러, 정수기, 센서용 전원 공급 장치, 서모파일(thermopile) 등에 적용될 수 있다. The thermoelectric device according to an embodiment of the present invention may act on a device for power generation, a device for cooling, a device for heating, and the like. Specifically, the thermoelectric device according to an embodiment of the present invention is mainly an optical communication module, a sensor, a medical device, a measuring device, an aerospace industry, a refrigerator, a chiller, an automobile ventilation sheet, a cup holder, a washing machine, a dryer, and a wine cellar. , Water purifier, sensor power supply, thermopile, etc.

여기서, 본 발명의 실시예에 따른 열전소자가 의료 기기에 적용되는 예로, PCR(Polymerase Chain Reaction) 기기가 있다. PCR 기기는 DNA를 증폭하여 DNA의 염기 서열을 결정하기 위한 장비이며, 정밀한 온도 제어가 요구되고, 열 순환(thermal cycle)이 필요한 기기이다. 이를 위하여, 펠티어 기반의 열전소자가 적용될 수 있다. Here, as an example in which the thermoelectric device according to an embodiment of the present invention is applied to a medical device, there is a PCR (Polymerase Chain Reaction) device. The PCR device is a device for amplifying DNA to determine the nucleotide sequence of DNA, and requires precise temperature control and requires a thermal cycle. To this end, a Peltier-based thermoelectric device may be applied.

본 발명의 실시예에 따른 열전소자가 의료 기기에 적용되는 다른 예로, 광 검출기가 있다. 여기서, 광 검출기는 적외선/자외선 검출기, CCD(Charge Coupled Device) 센서, X-ray 검출기, TTRS(Thermoelectric Thermal Reference Source) 등이 있다. 광 검출기의 냉각(cooling)을 위하여 펠티어 기반의 열전소자가 적용될 수 있다. 이에 따라, 광 검출기 내부의 온도 상승으로 인한 파장 변화, 출력 저하 및 해상력 저하 등을 방지할 수 있다. Another example in which the thermoelectric device according to the embodiment of the present invention is applied to a medical device is a photo detector. Here, the photodetector includes an infrared/ultraviolet ray detector, a charge coupled device (CCD) sensor, an X-ray detector, and a Thermoelectric Thermal Reference Source (TTRS). A Peltier-based thermoelectric element may be applied for cooling the photo detector. Accordingly, it is possible to prevent a wavelength change, an output decrease, and a resolution decrease due to an increase in temperature inside the photodetector.

본 발명의 실시예에 따른 열전소자가 의료 기기에 적용되는 또 다른 예로, 면역 분석(immunoassay) 분야, 인비트로 진단(In vitro Diagnostics) 분야, 온도 제어 및 냉각 시스템(general temperature control and cooling systems), 물리 치료 분야, 액상 칠러 시스템, 혈액/플라즈마 온도 제어 분야 등이 있다. 이에 따라, 정밀한 온도 제어가 가능하다. Another example in which the thermoelectric device according to an embodiment of the present invention is applied to a medical device, an immunoassay field, an in vitro diagnostics field, a temperature control and cooling system, Physical therapy fields, liquid chiller systems, blood/plasma temperature control fields, etc. Accordingly, precise temperature control is possible.

본 발명의 실시예에 따른 열전소자가 의료 기기에 적용되는 또 다른 예로, 인공 심장이 있다. 이에 따라, 인공 심장으로 전원을 공급할 수 있다. Another example in which the thermoelectric device according to an embodiment of the present invention is applied to a medical device is an artificial heart. Accordingly, power can be supplied to the artificial heart.

본 발명의 실시예에 따른 열전소자가 항공 우주 산업에 적용되는 예로, 별 추적 시스템, 열 이미징 카메라, 적외선/자외선 검출기, CCD 센서, 허블 우주 망원경, TTRS 등이 있다. 이에 따라, 이미지 센서의 온도를 유지할 수 있다. Examples of the thermoelectric device according to an embodiment of the present invention are applied to the aerospace industry, such as a star tracking system, a thermal imaging camera, an infrared/ultraviolet detector, a CCD sensor, a Hubble space telescope, and a TTRS. Accordingly, it is possible to maintain the temperature of the image sensor.

본 발명의 실시예에 따른 열전소자가 항공 우주 산업에 적용되는 다른 예로, 냉각 장치, 히터, 발전 장치 등이 있다. Other examples of the thermoelectric device according to the embodiment of the present invention are applied to the aerospace industry, such as a cooling device, a heater, and a power generation device.

이 외에도 본 발명의 실시예에 따른 열전소자는 기타 산업 분야에 발전, 냉각 및 온열을 위하여 적용될 수 있다.In addition, the thermoelectric device according to an embodiment of the present invention can be applied to other industrial fields for power generation, cooling, and heating.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art will variously modify and change the present invention within the scope not departing from the spirit and scope of the present invention described in the following claims. You will understand that you can do it.

Claims

Board;
A first insulating layer disposed on the substrate;
A second insulating layer disposed on the first insulating layer;
A first lower electrode and a second lower electrode disposed on the second insulating layer and spaced apart from each other in a first direction;
A first semiconductor structure and a second semiconductor structure disposed on each of the first lower electrode and the second lower electrode to be spaced apart from each other along the first direction; And
And an upper electrode disposed along the first direction on one of the first semiconductor structure and the second semiconductor structure on the first lower electrode and the first semiconductor structure and the second semiconductor structure on the second lower electrode, and ,
A part of each of the first lower electrode and the second lower electrode is buried in the second insulating layer,
The upper surface of the second insulating layer is disposed between the first lower electrode and the second lower electrode, and includes a concave surface concave toward the substrate,
The concave surface overlaps the upper electrode along a vertical direction,
The thermoelectric element having a width of the concave surface in the first direction is smaller than a width of the upper electrode in the first direction.

The method of claim 1,
The substrate includes an upper surface on which the first insulating layer is disposed,
The first lower electrode includes an upper surface on which the first and second semiconductor structures are disposed, and a lower surface facing the upper surface,
A thermoelectric element in which a first distance between a concave surface of the second insulating layer and an upper surface of the substrate is smaller than a second distance between an upper surface of the first lower electrode and an upper surface of the substrate.

The method of claim 2,
The first distance is greater than a third distance between a lower surface of the first lower electrode and an upper surface of the substrate.

The method of claim 3,
The first lower electrode includes a side surface positioned between an upper surface of the first lower electrode and a lower surface of the first lower electrode,
The side surface of the first lower electrode includes a first surface in contact with the second insulating layer,
The thermoelectric element having a height of the first surface in the vertical direction is 0.1 to 0.9 times a thickness of the first lower electrode in the vertical direction.

The method of claim 1,
A thermoelectric element in which a maximum height of the first lower electrode is higher than a maximum height of the second insulating layer based on the substrate.

The method of claim 5,
The thickness of the second insulating layer in the vertical direction is 35 μm or more,
The thermoelectric element having a thickness of the first lower electrode in the vertical direction is 10 μm or more.

The method of claim 1,
A thermoelectric device having a width of the first semiconductor structure or the second semiconductor structure in the first direction is greater than a width of the concave surface of the second insulating layer in the first direction.

The method of claim 1,
The thermoelectric element having a thickness of the second insulating layer in the vertical direction is greater than that of the first insulating layer in the vertical direction.

The method of claim 8,
The first insulating layer is a thermoelectric device comprising a material different from the material constituting the second insulating layer.

The method of claim 9,
The second insulating layer includes a resin and an inorganic filler,
The inorganic filler is a thermoelectric element comprising at least one of aluminum oxide and nitride.

The method of claim 10,
The first insulating layer is a thermoelectric device including silicon and aluminum.

The method of claim 10,
The inorganic filler is a thermoelectric element containing 60wt% or more and 80wt% or less of the resin layer.

Board;
A first insulating layer disposed on the substrate;
A second insulating layer disposed on the first insulating layer;
A plurality of lower electrodes spaced apart from each other on the second insulating layer;
A plurality of semiconductor structures disposed on each of the plurality of lower electrodes;
A plurality of upper electrodes disposed on the plurality of semiconductor structures,
The second insulating layer includes an overlapping portion overlapping the plurality of upper electrodes along a vertical direction,
The upper surface of the overlapping portion includes a concave surface concave toward the substrate,
The width of each of the plurality of upper electrodes is greater than the width of the concave surface.

The method of claim 13,
The plurality of lower electrodes include a first lower electrode and a second lower electrode disposed to be spaced apart from each other in a first direction,
The plurality of semiconductor structures disposed on the first lower electrode include a first semiconductor structure and a second semiconductor structure spaced apart from each other along the first direction,
The plurality of semiconductor structures disposed on the second lower electrode includes a third semiconductor structure and a fourth semiconductor structure spaced apart from each other along the first direction,
The plurality of upper electrodes include a second semiconductor structure disposed on the first lower electrode, and a first upper electrode connected to a third semiconductor structure disposed on the second lower electrode.

The method of claim 14,
The thermoelectric element having a width of the first upper electrode in the first direction is greater than a width of the overlapping portion in the first direction.

The method of claim 14,
The first lower electrode is partially buried in the second insulating layer,
The first lower electrode includes an upper surface on which the plurality of semiconductor structures are disposed, a lower surface facing the upper surface, and a side surface disposed between the upper surface and the lower surface, and disposed along the vertical direction,
A thermoelectric element in which a first height in the vertical direction between the concave surface of the second insulating layer and the substrate is smaller than a second height in the vertical direction between an upper surface of the first lower electrode and the substrate.

The method of claim 16,
The first height is greater than a third height in the vertical direction between the lower surface of the first lower electrode and the substrate.

The method of claim 16,
The side surface of the first lower electrode includes a first surface in contact with the overlapping portion of the second insulating layer,
A thermoelectric element having a height of the first surface of 0.1 to 0.9 times of a height of a side surface of the first lower electrode in the vertical direction.

The method of claim 13,
The second insulating layer includes a material different from the material included in the first insulating layer,
The thermoelectric element having a thickness of the second insulating layer in the vertical direction is greater than that of the first insulating layer in the vertical direction.

The method of claim 19,
The thickness of the first insulating layer is less than 35 μm,
The thickness of the second insulating layer is greater than 35 μm,
The thickness of the electrode is greater than 10 ㎛ thermoelectric element.