KR20160123303A - 반도체 발광 장치의 제조 방법 - Google Patents

반도체 발광 장치의 제조 방법 Download PDF

Info

Publication number
KR20160123303A
KR20160123303A KR1020167022103A KR20167022103A KR20160123303A KR 20160123303 A KR20160123303 A KR 20160123303A KR 1020167022103 A KR1020167022103 A KR 1020167022103A KR 20167022103 A KR20167022103 A KR 20167022103A KR 20160123303 A KR20160123303 A KR 20160123303A
Authority
KR
South Korea
Prior art keywords
sealing material
curing
sealant
polycondensation
light emitting
Prior art date
Application number
KR1020167022103A
Other languages
English (en)
Inventor
쇼헤이 홋타
마사유키 다카시마
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20160123303A publication Critical patent/KR20160123303A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

구성 부재로서 기판과 소자와 밀봉재를 포함하는 반도체 발광 장치의 제조 방법이며, 기판에 소자를 설치하는 제1 공정과, 부가 중합형 밀봉재 및 중축합형 밀봉재로 이루어지는 군으로부터 선택되는 적어도 1종의 경화 전의 밀봉재 (i)을, 소자를 덮도록 기판 상에 포팅하는 제2 공정과, 포팅된 경화 전의 밀봉재 (i)을 경화시키는 제3 공정과, 경화 전의 중축합형 밀봉재 (ii)를, 소자를 덮은 경화 후의 밀봉재 (i) 상에 포팅하고, 포팅된 경화 전의 중축합형 밀봉재 (ii)를 경화시킴으로써, 밀봉재를 적층하는 제4 공정을 포함하는 제조 방법, 및 해당 제조 방법에 의해 제조된 반도체 발광 장치이며, 2층 이상의 밀봉재가 적층되어 이루어지는 반도체 발광 장치.

Description

반도체 발광 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광 장치의 제조 방법에 관한 것이다.
반도체 발광 장치의 제조 방법으로서는, 예를 들어 기판 상에 소자를 설치하는 공정과, 경화 전의 중축합형 밀봉재를, 소자를 덮도록 기판 상에 포팅(potting)하는 공정과, 포팅된 경화 전의 중축합형 밀봉재를 경화시키는 공정을 포함하는, 소자의 밀봉을 포함하는 제조 방법이 알려져 있다(특허문헌 1, 비특허문헌 1).
일본 특허 공개 제2007-112975호 공보
아즈맥스 가부시키가이샤 홈페이지 「폴리실세스퀴옥산·T-레진」 <URL:http://www.azmax.co.jp/cnt_catalog_chemical/pdf/attach_20110517_135825.pdf>
그러나, 이러한 방법에 의해 얻어지는 반도체 발광 장치는 열 충격 내성의 관점에서 반드시 충분히 만족할 수 있는 것은 아니었다.
본 발명은 이하의 〔1〕 내지 〔13〕에 기재된 발명을 포함한다.
〔1〕 구성 부재로서 기판과 소자와 밀봉재를 포함하는 반도체 발광 장치의 제조 방법이며,
기판에 소자를 설치하는 제1 공정과,
부가 중합형 밀봉재 및 중축합형 밀봉재로 이루어지는 군으로부터 선택되는 적어도 1종의 경화 전의 밀봉재 (i)을, 소자를 덮도록 기판 상에 포팅하는 제2 공정과,
포팅된 경화 전의 밀봉재 (i)을 경화시키는 제3 공정과,
경화 전의 중축합형 밀봉재 (ii)를, 소자를 덮은 경화 후의 밀봉재 (i) 상에 포팅하고, 포팅된 경화 전의 중축합형 밀봉재 (ii)를 경화시킴으로써, 밀봉재를 적층하는 제4 공정
을 포함하는 제조 방법;
〔2〕 밀봉재 (i)이 부가 중합형 밀봉재인 상기 〔1〕에 기재된 제조 방법;
〔3〕 밀봉재 (i)이 중축합형 밀봉재인 상기 〔1〕에 기재된 제조 방법;
〔4〕 제2 공정에 사용되는 경화 전의 밀봉재 (i)이, 식 (1)로 표시되는 디알킬실록산 구조를 갖는 수지 X를 포함하는 중축합형 밀봉재인 상기 〔3〕에 기재된 제조 방법;
Figure pct00001
(식 (1) 중 R3은 각각 독립적으로 알킬기를 나타내고, n은 5 내지 4000을 나타냄)
〔5〕 n이 5 내지 1000의 정수인 상기 〔4〕에 기재된 제조 방법;
〔6〕 제4 공정에 사용되는 경화 전의 중축합형 밀봉재 (ii)가, 식 (2)로 표시되는 오르가노 폴리실록산 구조를 갖는 수지 A를 포함하는 것인 상기 〔1〕 내지 〔5〕 중 어느 한 항에 기재된 제조 방법;
Figure pct00002
(식 (2) 중 R1은 각각 독립적으로 알킬기를 나타내고, R2는 각각 독립적으로 알콕시기 또는 수산기를 나타내고, p1, q1, a1 및 b1은 [p1+b1×q1]:[a1×q1]=1:0.25 내지 9가 되는 양수를 나타냄)
〔7〕 제4 공정이, 제3 공정에서 얻어진 경화 후의 밀봉재 (i)과는 물성이 상이한 경화 후의 중축합형 밀봉재 (ii)를 적층하는 공정인 상기 〔1〕 내지 〔6〕 중 어느 한 항에 기재된 제조 방법;
〔8〕 물성이, 제4 공정에서 적층된 경화 후의 중축합형 밀봉재 (ii)에 가해지는 응력을, 제3 공정에서 얻어진 경화 후의 밀봉재 (i)이 완화시키는 물성인 상기 〔7〕에 기재된 제조 방법;
〔9〕 제3 공정에서 얻어진 경화 후의 밀봉재 (i)이, 제4 공정에서 적층된 경화 후의 중축합형 밀봉재 (ii)보다도 높은 응력 완화성을 갖는 것인 상기 〔8〕에 기재된 제조 방법;
〔10〕 제3 공정에서 얻어진 경화 후의 밀봉재 (i)이, 제4 공정에서 적층된 경화 후의 중축합형 밀봉재 (ii)와 밀착성을 갖는 것인 상기 〔1〕 내지 〔9〕 중 어느 한 항에 기재된 제조 방법;
〔11〕 반도체 발광 장치가 자외선 LED인 상기 〔1〕 내지 〔10〕 중 어느 한 항에 기재된 제조 방법;
〔12〕 제4 공정을 반복함으로써 3층 이상의 밀봉재가 적층된 반도체 발광 장치를 얻는 것인 상기 〔1〕 내지 〔11〕 중 어느 한 항에 기재된 제조 방법;
〔13〕 상기 〔1〕 내지 〔12〕 중 어느 한 항에 기재된 제조 방법에 의해 제조된 반도체 발광 장치이며, 2층 이상의 밀봉재가 적층되어 이루어지는 반도체 발광 장치.
본 발명의 제조 방법에 의해 얻어지는 반도체 발광 장치는 열 충격 내성이 우수하다.
도 1은 본 발명의 제조 방법에 의해 얻어지는 플립 칩형이며 또한 COB형 반도체 발광 장치의 모식도이다.
도 2는 본 발명의 제조 방법에 의해 얻어지는 페이스 업(face-up)형이며 또한 SMD형 반도체 발광 장치의 모식도이다.
이하, 본 발명을 상세하게 설명한다. 또한, 본 발명에 있어서 반도체 발광 장치가 열 충격 내성이 우수하다는 것은, 반도체 발광 장치를 급격한 온도 변화의 환경에 노출시킨 경우, 예를 들어 밀봉재에 크랙이 발생하거나, 밀봉재와 기판 계면 사이에서 박리가 발생하거나 하는 일이 적은 것을 의미한다.
본 발명의 제조 방법에 의해 얻어지는 반도체 발광 장치는 구성 부재로서 기판과 소자와 밀봉재를 포함한다.
<기판>
기판으로서는, 일반적으로 반도체 발광 장치의 기판으로서 사용할 수 있는 것이면 되며, 나일론, 에폭시, LCP 등의 수지, 알루미나, 질화알루미늄, LTCC 등의 세라믹으로 구성된 것이 사용된다. 형상으로서는, 예를 들어 도 1과 같이 소자(4)를 세라믹 등의 재질로 된 평면 기판(3) 상에 설치한 것, 도 2와 같이 광 취출 효율을 높이기 위하여 리플렉터(5)를 더 설치한 것이 사용된다.
기판에는 통상, 탑재하는 소자와 전기적으로 접속하기 위한 전극이 설비되어 있다.
<소자>
소자로서는, 일반적으로 반도체 발광 소자로서 사용되는 것이면 되며, 예를 들어 일반적으로 LED라고 하는 청색 발광 다이오드, 적색 발광 다이오드, 녹색 발광 다이오드, 백색 발광 다이오드, 자외선 발광 다이오드를 들 수 있다. 이들 LED는, 예를 들어 사파이어, 질화알루미늄 등 상에 AlInGaP, InGaN, AlGaN 등의 III-V족 반도체를 MOCVD법, HVPE법 등에 의해 성장시켜 제조되는 것이다. 소자는 1개의 기판 상에 1개 내지 복수개 설치된다. 소자의 설치는 MOCVD 성장면을 기판측에 향한 플립 칩 방식 혹은 역방향인 페이스 업 방식이 사용된다. 플립 칩 방식인 경우에는 땜납에 의해 기판 상의 전극과 전기적으로 접속된다. 페이스 업 방식에서는 금 등의 와이어 배선을 사용하여 접속된다. 자외 LED에서는 광 취출의 관점에서 플립 칩 방식이 채용되는 경우가 많다.
<밀봉재>
본 발명에 있어서, 밀봉재로서는, 부가 중합형 밀봉재 및 중축합형 밀봉재로 이루어지는 군으로부터 선택되는 적어도 1종의 밀봉재 (i)과, 중축합형 밀봉재 (ii)를 단계적으로 병용한다. 부가 중합형이란 히드로실릴기와 탄소간 이중 결합에 부가 반응시킴으로써 중합하는 밀봉재이다. 중축합형 밀봉재란 규소 원자에 결합한 수산기와, 별도의 규소 원자에 결합한 알콕시기 또는 수산기를 탈알코올 또는 탈수를 수반하여 중축합하는 밀봉재이다. 중축합형 밀봉재로서는, 예를 들어 도레이·다우코닝사 「일렉트로닉스용 실리콘 카탈로그」 2010년 10월 발행 등에 기재된 폴리실록산을 포함하는 밀봉재를 들 수 있다. 부가 중합형과 중축합의 반응이 동시에 일어남으로써 중합하는 듀얼형 밀봉재도 있지만, 본 발명에서는 부가 중합형의 일종으로서 취급한다.
본 발명의 제2 공정에 사용하는 밀봉재가 밀봉재 (i)이며, 제4 공정에 사용하는 밀봉재가 중축합형 밀봉재 (ii)이다. 후술하는 바와 같이, 밀봉재 (i)과 중축합형 밀봉재 (ii)는 경화 후의 물성이 상이한 것이 바람직하다. 이러한 물성은, 경화 후의 중축합형 밀봉재 (ii)에 가해지는 응력을, 경화 후의 밀봉재 (i)이 완화시키는 물성인 것이 보다 바람직하다. 이러한 바람직한 밀봉재 (i) 및 중축합형 밀봉재 (ii)에 대하여, 이하에 설명한다.
<밀봉재 (i)>
밀봉재 (i) 중 부가 중합형 밀봉재로서는, 예를 들어 메틸계 실리콘 수지 밀봉재, 페닐계 실리콘 수지 밀봉재, 메틸페닐계 실리콘 수지 밀봉재를 들 수 있으며, 그 중에서도 메틸계 실리콘 수지 밀봉재가, 경화 후의 수지 경도가 비교적 부드러우므로 바람직하다.
이들 부가 중합형 밀봉재로서는, 일반적으로 시판되고 있는 밀봉재를 사용할 수도 있다. 구체적으로는, 도레이·다우코닝사제의 메틸계 실리콘 수지 밀봉재로서 OE-6250, OE-6336, OE-6301, OE-6351, 동사제 페닐계, 또는 메틸페닐계 실리콘 수지 밀봉재로서, OE-6450, OE-6520, OE-6550, OE-6631, OE-6636, OE-6635, OE-6630, OE-6665N, 신에쓰 가가꾸사제의 메틸계 실리콘 수지로서, IVS4321, XE14-C2042, IVS4542, IVS4546, IVS4622, IVS4632, IVS4742, IVS4752, IVSG3445, IVSG5778, IVSG0810, 동사제 페닐계, 또는 메틸페닐계 실리콘 수지 밀봉재로서, XE14-C2860, XE14-C3450, 신에쓰 가가꾸사제의 메틸실리콘 수지 밀봉재로서, KER-6020, KER-6150, KER-6075, KER-2700, KER-2600, KER-2500, KER-2450, KER-2400, KER-2300, 동사제 페닐계, 또는 메틸페닐계 실리콘 수지 밀봉재로서, SCR-1011, SCR-1012, SCR-1016, ASP-1111, ASP-1120, ASP-1031, ASP-1040, KER-6150, KER-6075, KER-6100 등을 들 수 있다.
듀얼형 밀봉재로서는, 요코하마 고무사제의 메틸계 실리콘 수지 밀봉재로서 YSL-300F, YSL-350F, 동사제 페닐계 실리콘 수지로서 YSH-600F, YSH-650F 등을 들 수 있다.
밀봉재 (i) 중 중축합형 밀봉재로서는, 상기 식 (1)로 표시되는 디알킬실록산 구조를 갖는 수지 X를 포함하는 밀봉재가 바람직하다.
수지 X 중 양말단에 실라놀기를 갖는 폴리디알킬실록산 수지 Y1이 보다 바람직하다.
또한, 수지 Y1과, 식 (3)으로 표시되는 유기 실리콘 화합물 단량체와의 혼합물인 수지 조성물 Y2, 또는 수지 Y1의 말단 실라놀기와, 식 (3)으로 표시되는 단량체를 탈알코올 또는 가수분해 축합하여 얻어지는 올리고머와의 혼합물인 수지 조성물 Y3을 들 수 있다.
나아가, 수지 Y1의 말단 실라놀기와, 식 (3)으로 표시되는 단량체를 축합 반응하여 얻어지는 변성 폴리실록산 수지 Y4, 또는 수지 Y1의 말단 실라놀기와, 식 (3)으로 표시되는 단량체를 탈알코올 또는 가수분해 축합하여 얻어지는 올리고머를 축합 반응하여 얻어지는 변성 폴리실록산 수지 Y5를 들 수 있다.
Figure pct00003
(식 (3) 중 R4는 알킬기를 나타내고, R5는 알콕시기, 수산기 또는 할로겐 원자를 나타내고, m은 1 내지 4의 양수를 나타냄)
R4로 표시되는 알킬기로서는, 직쇄상일 수도 있고, 분지쇄상일 수도 있고, 환상 구조를 갖고 있을 수도 있지만, 직쇄상 또는 분지쇄상의 알킬기가 바람직하고, 직쇄상의 알킬기가 보다 바람직하다. 해당 알킬기의 탄소수는 한정되지 않지만, 1 내지 10이 바람직하고, 1 내지 6이 보다 바람직하고, 1 내지 3이 더욱 바람직하다.
R5가 알콕시기인 경우, 해당 알콕시기로서는 직쇄상일 수도 있고, 분지쇄상일 수도 있고, 환상 구조를 갖고 있을 수도 있지만, 직쇄상 또는 분지쇄상의 알콕시기가 바람직하고, 직쇄상의 알콕시기가 보다 바람직하다. 해당 알콕시기의 탄소수는 한정되지 않지만, 1 내지 4가 바람직하다.
식 (1)로 기재된 수지 X에 있어서의 n은 5 내지 3000의 범위가 바람직하고, 5 내지 1500의 범위가 보다 바람직하고, 5 내지 1000의 범위가 더욱 바람직하고, 5 내지 800의 범위가 특히 바람직하고, 5 내지 500의 범위가 특히 바람직하다. n이 이러한 범위를 만족하면, 응력 완화성과 가스 배리어성이 우수하다.
양말단에 실라놀기를 갖는 폴리디알킬실록산 수지 Y1로서는, 젤레스트(Gelest)사제의 DMS-S12, DMS-S14, DMS-S15, DMS-S21, DMS-S27, DMS-S31, DMS-S32, DMS-S33, DMS-S35, DMS-S42, DMS-S45, DMS-S51, 신에쓰 가가꾸사제의 X-21-5841, KF-9701, 아사히가세이 박커 실리콘사제의 FINISH WA 62 M, CT 601 M, CT 5000 M, CT 6000 M 등을 들 수 있다.
식 (3)으로 표시되는 단량체의 구체예로서는, m=1의 화합물로서, 트리메틸메톡시실란, 트리메틸에톡시실란, 트리메틸이소프로폭시실란, 트리메틸실라놀, 트리메틸클로로실란, 트리에틸메톡시실란, 트리에틸에톡시실란, 트리에틸이소프로폭시실란, 트리에틸실라놀, 트리에틸클로로실란을, m=2의 화합물로서, 디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸디이소프로폭시실란, 디메틸디클로로실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디에틸디이소프로폭시실란, 디에틸디클로로실란, 디이소프로필디메톡시실란, 디이소프로필디에톡시실란, 디이소프로필디이소프로폭시실란, 디이소프로필디클로로실란을, m=3의 화합물로서, 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리이소프로폭시실란, 메틸트리클로로실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리이소프로폭시실란, 에틸트리클로로실란을, m=4의 화합물로서, 테트라메톡시실란, 테트라에톡시실란, 테트라이소프로폭시실란, 테트라클로로실란을, 각각 들 수 있다.
식 (3)으로 표시되는 단량체를 탈알코올 또는 가수분해 축합하여 얻어지는 올리고머로서는, 예를 들어 산, 알칼리 또는 금속 촉매의 존재 하, 필요에 따라 물을 첨가하고, 무용매 중 또는 유기 용매 중에서, 탈알코올 반응 또는 탈수 축합 반응, 혹은 그 양쪽에 의해 얻어지는 분자량 2000 이하의 축합체를 들 수 있다.
양말단에 실라놀기를 갖는 수지 Y1과, 식 (3)으로 표시되는 단량체 혹은 이것을 탈알코올 또는 가수분해 축합하여 얻어지는 올리고머와의 축합에 의한 변성 폴리실록산 수지 Y4 혹은 Y5도, 산, 알칼리 또는 금속 촉매의 존재 하, 필요에 따라 물을 첨가하고, 무용매 중 또는 유기 용매 중에서, 탈알코올 반응 또는 탈수 축합 반응, 혹은 그 양쪽에 의해 얻는 것이 가능하다.
여기서, 산으로서는, 예를 들어 염산, 황산, 질산, 인산 등의 무기산, 포름산, 아세트산, 옥살산, 시트르산, 프로피온산, 부티르산, 락트산, 숙신산 등의 유기산을 사용할 수 있다. 알칼리로서는, 수산화암모늄, 수산화테트라메틸암모늄, 수산화테트라에틸암모늄 등을 사용할 수 있다. 금속 촉매로서는, 알루미늄이소프로폭시드, 지르코늄이소프로폭시드 등의 금속 알콕시드, 지르코늄아세틸아세토네이트 등의 금속 아세틸아세토네이트, 옥틸산아연, 벤조산아연, p-tert-부틸벤조산아연, 라우르산아연, 스테아르산아연, 옥틸산주석 등을 사용할 수 있다.
이들은 수지 Y1, 수지 조성물 Y2 및 Y3, 및 변성 폴리실록산 수지 Y4 및 Y5를 밀봉재 (i)로서 사용하는 경우, 후술하는 제3 공정에서의 경화용 촉매로서 사용할 수도 있다.
<중축합형 밀봉재 (ii)>
중축합형 밀봉재 (ii)로서는, 상기 식 (2)로 표시되는 오르가노 폴리실록산 구조를 갖는 수지 A를 포함하는 밀봉재가 바람직하다.
중축합형 밀봉재 (ii)는, 식 (4)로 표시되는 오르가노 폴리실록산 구조를 갖는 올리고머 B를 더 포함하고, 수지 A와 올리고머 B의 혼합 비율이 수지 A:올리고머 B=100:0.1 내지 20(질량비)인 것이 더욱 바람직하다. 수지 A를 주성분으로 함으로써, 발광 소자의 발광에 수반하여 발생하는 발열에 대한 내성을 향상시키거나, 자외선 LED로부터 방사되는 자외광에 의한 밀봉재의 열화를 억제하거나 할 수 있다.
Figure pct00004
(식 (4) 중 R1 및 R2는, 상기 식 (2)와 동일한 의미를 나타내고, p2, q2, r2, a2 및 b2는 [a2×q2]/[(p2+b2×q2)+a2×q2+(r2+q2)]=0 내지 0.3이 되는 0 이상의 수를 나타냄)
R1로 표시되는 알킬기로서는 직쇄상일 수도 있고, 분지쇄상일 수도 있고, 환상 구조를 갖고 있을 수도 있지만, 직쇄상 또는 분지쇄상의 알킬기가 바람직하고, 직쇄상의 알킬기가 보다 바람직하다. 해당 알킬기의 탄소수는 한정되지 않지만, 1 내지 10이 바람직하고, 1 내지 6이 보다 바람직하고, 1 내지 3이 더욱 바람직하다.
R2는 각각 독립적으로 알콕시기, 또는 수산기를 나타낸다.
R2가 알콕시기인 경우, 해당 알콕시기로서는, 직쇄상일 수도 있고, 분지쇄상일 수도 있고, 환상 구조를 갖고 있을 수도 있지만, 직쇄상 또는 분지쇄상의 알콕시기가 바람직하고, 직쇄상의 알콕시기가 보다 바람직하다. 해당 알콕시기의 탄소수는 한정되지 않지만, 1 내지 4가 바람직하다.
복수 있는 R1 및 R2는 각각 동종의 기일 수도 있고, 서로 상이한 기일 수도 있다.
수지 A로서는, R1로서 메틸기 및 에틸기로 이루어지는 군으로부터 선택되는 1종 이상을 갖고 있으며, R2로서 메톡시기, 에톡시기, 이소프로폭시기 및 수산기로 이루어지는 군으로부터 선택되는 1종 이상을 갖고 있는 것이 바람직하고, R1로서 메틸기 및 에틸기로 이루어지는 군으로부터 선택되는 1종 이상을 갖고 있으며, R2로서 메톡시기, 에톡시기 및 이소프로폭시기로 이루어지는 군으로부터 선택되는 1종 이상과 수산기를 갖고 있는 것이 보다 바람직하다.
수지 A의 중량 평균 분자량(Mw)은, 통상 1500 이상 8000 이하이다. 수지 A의 중량 평균 분자량이 당해 범위 내임으로써, 가스 배리어성이 보다 우수한 중축합형 밀봉재 (ii)가 얻어진다. 수지 A의 중량 평균 분자량은 1500 이상 7000 이하가 바람직하고, 2000 이상 5000 이하가 보다 바람직하다.
수지 A는 예를 들어 상술한 각 반복 단위에 대응하여, 실록산 결합을 발생할 수 있는 관능기를 갖는 유기 규소 화합물을 출발 원료로 하여 합성할 수 있다. 「실록산 결합을 발생할 수 있는 관능기」로서는, 예를 들어 할로겐 원자, 수산기, 알콕시기를 들 수 있다. 유기 규소 화합물로서는, 예를 들어 오르가노 트리할로실란, 오르가노 트리알콕실란 등을 출발 원료로 할 수 있다. 수지 A는, 예를 들어 이들 출발 원료를 각 반복 단위의 존재비에 대응한 비로 가수분해 축합법으로 반응시킴으로써 합성할 수 있다. 수지 A는 실리콘 레진, 알콕시 올리고머 등으로서 공업적으로 시판되고 있는 것을 사용할 수 있다.
올리고머 B로서는, R1로서 메틸기 및 에틸기로 이루어지는 군으로부터 선택되는 1종 이상을 갖고 있으며, R2로서 메톡시기, 에톡시기, 이소프로폭시기 및 수산기로 이루어지는 군으로부터 선택되는 1종 이상을 갖고 있는 것이 바람직하고, R1로서 메틸기 및 에틸기로 이루어지는 군으로부터 선택되는 1종 이상을 갖고 있으며, R2로서 메톡시기, 에톡시기 및 이소프로폭시기로 이루어지는 군으로부터 선택되는 1종 이상을 갖고 있는 것이 보다 바람직하다.
올리고머 B의 중량 평균 분자량은, 통상 1500 미만이다. 올리고머 B의 중량 평균 분자량이 당해 범위 내임으로써, 경화 후의 중축합형 밀봉재 (ii)의 내크랙성이 양호해진다. 올리고머 B의 중량 평균 분자량은 200 이상 1500 미만이 바람직하고, 250 내지 1000이 보다 바람직하다.
올리고머 B는, 예를 들어 올리고머 B를 구성하는 상술한 각 반복 단위에 대응하여, 실록산 결합을 발생할 수 있는 관능기를 갖는 유기 규소 화합물을 출발 원료로 하여 합성할 수 있다. 「실록산 결합을 발생할 수 있는 관능기」는, 상술한 것과 동일한 의미를 나타낸다. 유기 규소 화합물로서는, 오르가노 트리할로실란, 오르가노 트리알콕실란 등을 출발 원료로 할 수 있다. 실리콘 수지는, 이들 출발 원료를 각 반복 단위의 존재비에 대응한 비로 가수분해 축합법으로 반응시킴으로써 합성할 수 있다.
수지 A와의 중량 평균 분자량의 차이는, 예를 들어 출발 원료를 가수분해 축합 반응시킬 때의 반응 온도, 반응계 내로의 출발 원료의 추가 속도 등을 제어함으로써도 제어할 수 있다. 올리고머 B는 실리콘 레진, 알콕시 올리고머 등으로서 공업적으로 시판되고 있는 것을 사용할 수 있다.
수지 A와 올리고머 B의 중량 평균 분자량은 시판되고 있는 GPC 장치를 사용하여, 폴리스티렌을 표준으로 사용하여 측정할 수 있다.
중축합형 밀봉재 (ii)는 경화용 촉매를 더 포함하는 것이 바람직하다. 경화용 촉매를 사용하는 경우는, 수지 A 및 올리고머 B는 별도의 용액으로서 준비하고, 사용 전에 그들 용액을 혼합하는 것이 바람직하다.
경화용 촉매로서는, 예를 들어 염산, 황산, 질산, 인산 등의 무기산, 포름산, 아세트산, 옥살산, 시트르산, 프로피온산, 부티르산, 락트산, 숙신산 등의 유기산을 사용할 수 있다. 경화용 촉매는 산성 화합물뿐만 아니라, 알칼리성의 화합물을 사용하는 것도 가능하다. 알칼리성의 화합물로서는, 구체적으로는 수산화암모늄, 수산화테트라메틸암모늄, 수산화테트라에틸암모늄 등을 사용할 수 있다. 그밖에도 경화용 촉매로서는, 알루미늄이소프로폭시드, 지르코늄이소프로폭시드 등의 금속 알콕시드, 지르코늄아세틸아세토네이트 등의 금속 아세틸아세토네이트를 사용할 수 있다.
이들 경화 전의 밀봉재 (i) 및 중축합형 (ii)는, 각각 후술하는 제2 공정 및 제4 공정에 있어서 포팅하기 위하여, 용매에 용해시켜 사용할 수도 있다.
용매로서는, 사용하는 경화 전의 밀봉재 (i) 또는 (ii)를 각각 용해할 수 있는 것이면 되며, 예를 들어 아세톤, 메틸에틸케톤 등의 케톤 용매; 메탄올, 에탄올, 이소프로필알코올, 노르말프로필알코올 등의 알코올 용매; 헥산, 시클로헥산, 헵탄, 벤젠 등의 탄화수소 용매; 아세트산메틸, 아세트산에틸 등의 아세트산에스테르 용매; 테트라히드로푸란 등의 에테르 용매; 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노이소프로필에테르, 에틸렌글리콜모노부틸에테르, 에틸렌글리콜모노헥실에테르, 에틸렌글리콜모노에틸헥실에테르, 에틸렌글리콜모노페닐에테르, 에틸렌글리콜모노벤질에테르, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜모노이소프로필에테르, 디에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노헥실에테르, 디에틸렌글리콜모노에틸헥실에테르, 디에틸렌글리콜모노페닐에테르, 디에틸렌글리콜모노벤질에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노이소프로필에테르, 프로필렌글리콜모노부틸에테르, 프로필렌글리콜모노헥실에테르, 프로필렌글리콜모노에틸헥실에테르, 프로필렌글리콜모노페닐에테르, 프로필렌글리콜모노벤질에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노에틸에테르, 디프로필렌글리콜모노이소프로필에테르, 디프로필렌글리콜모노부틸에테르, 디프로필렌글리콜모노헥실에테르, 디프로필렌글리콜모노에틸헥실에테르, 디프로필렌글리콜모노페닐에테르, 디프로필렌글리콜모노벤질에테르 등의 글리콜에테르 용매; 에틸렌글리콜모노에틸에테르아세테이트, 에틸렌글리콜모노이소프로필에테르아세테이트, 에틸렌글리콜모노부틸에테르아세테이트, 에틸렌글리콜모노헥실에테르아세테이트, 에틸렌글리콜모노에틸헥실에테르아세테이트, 에틸렌글리콜모노페닐에테르아세테이트, 에틸렌글리콜모노벤질에테르아세테이트 등의 상기 글리콜에테르 용매에 아세트산기를 부가시킨, 글리콜에스테르 용매; 등을 들 수 있다.
이들 용매 중 자외 영역(특히 UV-C 영역)의 광을 방출하는 소자를 밀봉하는 목적에서는, 에스테르 결합 및/또는 에테르 결합을 갖고, 히드록시기를 갖지 않으며, 또한 1기압 하의 비점이 100℃ 이상, 200℃ 이하인 용매이며, 130℃ 이상, 200℃ 이하인 것이 바람직하다. 비점이 100℃ 이상, 바람직하게는 130℃ 이상이면, 칭량, 혼합, 포팅 등의 조작 중에 용매가 휘발되기 어려워, 조작성이 좋아지는 경향이 있고, 비점이 200℃ 이하이면 경화 후에도 용매가 잔류하기 어려워, 자외선 LED 등의 350㎚ 이하의 단파장 영역의 광을 투과하기 쉬워져 적합하다.
자외 영역(특히 UV-C 영역)의 광을 방출하는 소자를 밀봉할 목적에 적합한 용매로서, 구체적으로는 아세트산부틸, 부티르산부틸 등의 에스테르 용매; 디옥산 등의 에테르 용매; 에틸렌글리콜디에틸에테르, 디에틸렌글리콜디에틸에테르 등의 글리콜에테르 용매; 아세트산2-에톡시에틸, 아세트산2-부톡시에틸 등의 글리콜에스테르 용매; 등을 들 수 있다.
또한, 경화 후의 밀봉재의 크랙 내성을 억제할 목적으로는, 히드록시기를 갖고, 1기압 하의 비점이 100℃ 이상이며, 또한 융점이 25℃ 이하인 용매가 바람직하다.
경화 후의 밀봉재의 크랙 내성을 억제할 목적에 바람직한 용매로서, 구체적으로는 부탄올, 헥산올, 옥탄올 등의 알코올 용매; 디에틸렌글리콜모노에틸에테르 등의 글리콜 용매; 등을 들 수 있다.
<반도체 발광 장치의 제조 방법>
본 발명의 제조 방법은 기판에 소자를 설치하는 제1 공정과,
부가 중합형 밀봉재 및 중축합형 밀봉재로 이루어지는 군으로부터 선택되는 적어도 1종의 경화 전의 밀봉재 (i)을, 소자를 덮도록 기판 상에 포팅하는 제2 공정과,
포팅된 경화 전의 밀봉재 (i)을 경화시키는 제3 공정과,
경화 전의 중축합형 밀봉재 (ii)를, 소자를 덮은 경화 후의 밀봉재 (i) 상에 포팅하고, 포팅된 경화 전의 중축합형 밀봉재 (ii)를 경화시킴으로써, 밀봉재를 적층하는 제4 공정을 포함한다.
또한, 밀봉재 (i)이 부가 중합형 밀봉재인 제2 형태로서, 본 발명의 제조 방법은,
기판에 소자를 설치하는 제1 공정과,
경화 전의 부가 중합형 밀봉재를, 소자를 덮도록 기판 상에 포팅하는 제2 공정과,
포팅된 경화 전의 부가 중합형 밀봉재를 경화시키는 제3 공정과,
경화 전의 중축합형 밀봉재를, 소자를 덮은 경화 후의 부가 중합형 밀봉재 상에 포팅하고, 포팅된 경화 전의 중축합형 밀봉재를 경화시킴으로써, 밀봉재를 적층하는 제4 공정을 포함한다.
이 제2 형태의 경우, 제2, 제3 공정에 의해 경화시킨 부가 중합형 밀봉재 상에 중축합형 밀봉재를 적층시킴으로써, 발광 장치의 휘도 저하의 억제, 가스 배리어성의 향상 및 외부로부터의 흠집 방지의 효과가 얻어진다.
또한, 밀봉재 (i)이 중축합형 밀봉재 (i)인 제3 형태로서, 본 발명의 제조 방법은,
기판에 소자를 설치하는 제1 공정과,
경화 전의 중축합형 밀봉재 (i)을, 소자를 덮도록 기판 상에 포팅하는 제2 공정과,
포팅된 경화 전의 중축합형 밀봉재 (i)을 경화시키는 제3 공정과,
경화 전의 중축합형 밀봉재 (ii)를, 소자를 덮은 경화 후의 중축합형 밀봉재 (i) 상에 포팅하고, 포팅된 경화 전의 중축합형 밀봉재 (ii)를 경화시킴으로써, 밀봉재를 적층하는 제4 공정을 포함한다.
이 제3 형태의 경우, 제2 공정에서는 중축합형 밀봉재 (i)을, 제4 공정에서는 중축합형 밀봉재 (ii)를 사용하여 밀봉함으로써, 밀봉재의 열화와 발광 장치의 휘도 저하의 억제, 외부로부터의 흠집 방지 및 내열 충격성의 한층 더한 향상의 효과가 얻어진다.
이하, 각 공정에 대하여 설명한다.
제1 공정은, 상기 기판 상에 상기 소자를, 통상의 방법에 의해 설치하는 공정이다. 전극, 와이어 배선 등, 반도체 발광 장치에 통상 필요해지는 다른 구성을 설치할 수도 있다.
제2 공정은 기판 상에 설치된 소자를 덮도록, 경화 전의 상기 밀봉재 (i)을 포팅하는 공정이다.
포팅 공정에서는 통상, 전용 디스펜서에 의해 기판 상에 밀봉재를 공급한다. 반도체 발광 장치 및 소자는 그 장치의 사용 목적에 의해 다양한 형상이 있기 때문에, 공급하는 밀봉재의 양은 기판, 소자 등의 구조, 면적, 부피, 기타 전극, 와이어 배선 등의 구조 등에 따라서도 상이하지만, 이들 소자, 와이어 배선 등을 매립하며, 또한 발광 소자 상을 덮는 밀봉재의 두께는 가능한 한 얇게 할 수 있는 양인 것이 바람직하고, 도 1, 도 2에 있어서의 밀봉재 (i)의 두께(6)가 1㎜ 이하의 두께가 되는 양인 것이 보다 바람직하다.
제3 공정은, 제2 공정에서 포팅한 경화 전의 밀봉재 (i)을 경화시키는 공정이다.
밀봉재 (i)이 부가 중합형 밀봉재인 경우, 경화 조건으로서는, 통상의 부가 중합 반응이 발생하는 온도와 시간을 설정하면 되며, 구체적으로는 대기압 하, 공기 중, 온도는 80 내지 200℃가 바람직하고, 100 내지 150℃가 보다 바람직하다. 시간은 1 내지 5시간이 바람직하다. 수지 중의 잔류 용매의 휘발, 부가 중합 반응 등을 효과적으로 촉진시키기 위하여, 경화 온도를 단계적으로 올려 경화시킬 수도 있다.
밀봉재 (i)이 중축합형 밀봉재인 경우, 경화 조건으로서는, 통상의 중축합 반응이 발생하는 온도와 시간을 설정하면 되며, 구체적으로는 대기압 하, 공기 중, 온도는 80 내지 250℃가 바람직하고, 100 내지 200℃가 보다 바람직하다. 시간은 1 내지 5시간이 바람직하다. 수지 중의 잔류 용매의 휘발, 중축합 반응 등을 효과적으로 촉진시키기 위하여, 경화 온도를 단계적으로 올려 경화시킬 수도 있다.
제4 공정은, 제3 공정에서 경화시킨 후의 밀봉재 (i) 상에 경화 전의 중축합형 밀봉재 (ii)를 포팅하고, 포팅된 경화 전의 중축합형 밀봉재 (ii)를 경화시킴으로써, 밀봉재를 적층하는 공정이다.
제4 공정에서 포팅하는 중축합형 밀봉재 (ii)도, 통상의 디스펜서를 사용하여, 제3 공정에서 경화시킨 후의 밀봉재 (i) 상에 공급할 수 있다. 공급량은 제2 공정에서 공급한 밀봉재 (i)의 공급량을 W1[g], 제4 공정에서 공급하는 중축합형 밀봉재 (ii)의 공급량을 W2[g]로 한 경우, 밀봉재 (i)이 부가 중합형 밀봉재일 때는 W2/W1의 비율이, 통상 0.5 내지 13, 바람직하게는 1.5 내지 8에 수용되도록 설정하면 되며, 밀봉재 (i)이 중축합형 밀봉재일 때는 W2/W1의 비율이, 통상 0.5 내지 15, 바람직하게는 1.5 내지 13에 수용되도록 설정하면 된다. 또한, 밀봉재의 종류에 따라서는, 용매 중에 수지를 용해시키고 있는 경우가 있지만, 그 경우의 공급량 W1[g], W2[g]라는 것은, 밀봉재 중에 포함되는 용매량을 차감한 양이다.
이 비율이 이 범위를 만족하면, 소자 상을 덮는 밀봉재의 형상이 안정화되어, 그 결과, 발광 장치로서의 휘도가 안정된다.
제3 공정에서 경화시킨 후의 밀봉재 (i) 상에 제4 공정에서 경화 전의 중축합형 밀봉재 (ii)를 공급하여 그 표면을 덮은 후의 경화 조건은, 제3 공정에서의 경화 온도를 Ta[℃], 제4 공정에서의 경화 온도를 Tb[℃]로 한 경우, Ta-25<Tb≤Ta+150의 범위가 바람직하고, 나아가 Ta-10<Tb≤Ta+100의 범위가 보다 바람직하다. 이 범위에서 경화시킴으로써, 밀착 불량 또는 크랙에 의한, 소자로부터 발해지는 광의 난반사 또는 손실을 방지할 수 있어, 발광 장치로서의 휘도가 안정된다. Tb의 온도에서의 경화 시간은 1 내지 5시간의 범위가 바람직하다. 경화되는 온도 Tb까지의 사이의 온도를 단계적으로 올려 가는 것도 가능하다.
제4 공정은, 제3 공정에서 얻어진 경화 후의 밀봉재 (i)과는 물성이 상이한 경화 후의 중축합형 밀봉재 (ii)를 적층하는 공정인 것이 바람직하다. 이러한 물성은, 제4 공정에서 적층된 경화 후의 중축합형 밀봉재 (ii)에 가해지는 응력을, 제3 공정에서 얻어진 경화 후의 밀봉재 (i)이 완화시키는 물성인 것이 보다 바람직하다. 또한, 제3 공정에서 얻어진 경화 후의 밀봉재 (i)은, 소자 및 기판과 직접 접촉하고 있기 때문에, 소자의 발광에 의한 발열, 외부의 온도 변화에 따라 재질의 차이에 의해 발생하는 팽창 또는 수축의 응력이 축적되므로, 제4 공정에서 적층된 경화 후의 중축합형 밀봉재 (ii)보다도 높은 응력 완화성을 갖는 것이 바람직하다.
이러한 물성을 나타내는 지표로서는, 경화 후의 수지 경도가 유효하며, 그 중에서도 경화 후의 수지 경도가 쇼어(Shore) 경도 A의 90 내지 20으로 표시되는 제3 공정에서 경화시킨 후의 밀봉재 (i)과, 쇼어 경도 D의 90 내지 20으로 표시되는 제4 공정에서 경화시킨 후의 중축합형 밀봉재 (ii)를 조합하는 것이 바람직하고, 쇼어 경도 A의 60 내지 20으로 표시되는 제3 공정에서 경화시킨 후의 밀봉재 (i)과, 쇼어 경도 D의 90 내지 60으로 표시되는 제4 공정에서 경화시킨 후의 중축합형 밀봉재 (ii)를 조합하는 것이 보다 바람직하다.
제4 공정을 반복함으로써 3층 이상의 밀봉재가 적층된 반도체 발광 장치를 얻을 수 있다. 본 발명의 반도체 발광 장치는, 산소, 물 등에 대한 배리어성의 관점에서는, 2층 이상의 밀봉재가 적층된 반도체 발광 장치인 것이 바람직하고, 3층 이상의 밀봉재가 적층된 반도체 발광 장치인 것이 보다 바람직하다.
또한, 본 발명의 반도체 발광 장치는 자외선 LED인 것이 바람직하다.
실시예
[제조예 1] <중축합형 밀봉재 (i)의 제조>
젤레스트사제 실라놀 말단 폴리디메틸실록산 수지 DMS-S21(Mw=8200)을 3g 플라스틱 용기에 넣고, 거기에 와코 쥰야쿠사제 메틸트리에톡시실란 490㎎과 와코 쥰야쿠사제 알루미늄이소프로폭시드 10㎎의 혼합액을 투입하고 잘 교반하여, 중축합형 밀봉재 (i)을 제조했다. 밀봉재 (i)을 200℃에서 3시간 경화시킨 후의 경도는 쇼어 경도 A35이었다.
[제조예 2] <중축합형 밀봉재 (ii)의 제조>
식 (2)로 표시되는 오르가노 폴리실록산 구조를 갖는 수지 A(Mw=3500, R1=메틸기, R2=메톡시기 또는 수산기이며, 각 반복 단위의 존재 비율을 표 1에 나타냄) 76g과 아세트산2-부톡시에틸 24g을 밀폐할 수 있는 플라스틱 용기에서, 교반기로 교반하면서 80℃의 온수 배스에서 1시간 가열했다. 얻어진 수지 용액 10g에, 인산 15질량％과 말단 실라놀디메틸실록산의 3 내지 7양체가 주성분인 알콕시실란 화합물 85질량％의 혼합액 0.2g을 추가하고, 탈포 혼합하여, 중축합형 밀봉재 (ii)를 조액했다. 밀봉재 (ii)를 200℃에서 3시간 경화시킨 후의 경도는 쇼어 경도 D75이었다.
Figure pct00005
[실시예 1] <밀봉재 (i)로서 부가 중합형 밀봉재를 사용>
도레이·다우코닝사제의 부가 중합형 밀봉재 OE-6351의 A액과 B액(모두 무용매액), 각각 5.0g을 플라스틱 용기에서 탈포 혼합하여, 조액했다. 얻어진 밀봉재액을 디스펜서에 의해, 미리 275㎚의 파장의 광을 발하는 소자를 설치한 LTCC 기판(3.5×3.5㎜)의 중심에 2.7㎎ 적하하고, 40℃에서 10분간, 150℃에서 1시간 유지함으로써, 밀봉재를 경화시켜, 부가 중축합형 밀봉재 경화물을 얻었다.
이어서, 제조예 2에서 얻은 중축합형 밀봉재 (ii)를 디스펜서에 충전한 후, 상술한 부가 중합형 밀봉재 경화물의 표면을 덮도록 14.7㎎ 적하했다. 이 경우의 부가 중합형 밀봉재의 공급량 W1(=2.7㎎)과, 중축합형 밀봉재의 공급량 W2(=14.7×0.76=11.17㎎)의 비 W2/W1은 4.1이었다. 그 후, 40℃에서 10분간, 200℃에서 3시간 유지하여 중축합형 밀봉재를 경화시킴으로써, 2층 구조의 밀봉막 샘플 3개를 제작했다. 얻어진 막의 두께는 1.17㎜(하층의 막 두께: 0.29㎜, 상층의 막 두께: 0.88㎜)이었다. 얻어진 샘플을, 에스펙사제의 소형 냉열 충격 장치(상품명 「TSE-11」) 내에 설치하고, -40℃에서 30분간, 다음에 100℃에서 30분간, 다시 -40℃에서 30분 유지한다는 사이클(「-40℃×30분, 100℃×30분」을 1사이클로 함)을 1000사이클 시험하고, 크랙의 발생 빈도를 현미경 관찰한 결과, 3개 모두 전혀 크랙 및 박리는 발생하지 않았다.
[실시예 2] <밀봉재 (i)로서 중축합형 밀봉재를 사용>
미리 275㎚의 파장의 광을 발하는 소자를 설치한 LTCC 기판(3.5×3.5㎜)의 중심에, 제조예 1에서 얻은 중축합형 밀봉재 (i)을 두께 1㎜ 이하가 되도록 적하했다. 그 후, 그 기판을 25℃의 오븐 중에 투입하고, 2시간에 걸쳐 200℃까지 승온하고, 200℃ 도달 후, 3시간 방치함으로써, 중축합형 밀봉재 (i)을 경화시켰다.
그 후, 오븐으로부터 취출한 기판 상에 제조예 2에서 얻은 중축합형 밀봉재 (ii)를, 전체의 두께가 2㎜ 이하가 되도록 적하했다.
그 후, 25℃의 오븐 중에 투입하고, 2시간에 걸쳐 200℃까지 승온하고, 200℃에 도달 후, 3시간 방치함으로써, 중축합형 밀봉재 (ii)를 경화시킴으로써, 샘플을 얻었다.
얻어진 샘플을 에스펙사제의 소형 냉열 충격 장치(상품명 「TSE-11」) 내에 설치하고, -40℃에서 30분간, 다음에 100℃에서 30분간, 다시 -40℃에서 30분 유지한다는 사이클(「-40℃×30분, 100℃×30분」을 1사이클로 함)을 1000사이클 시험하고, 크랙의 발생 빈도를 현미경 관찰한 결과, 크랙 및 박리는 발생하지 않았다.
[비교예 1]
메틸트리메톡시실란 12.7g, 디메틸디메톡시실란 11.2g, 메탄올 3.3g, 물 8.1g 및 촉매로서 5질량％ 아세틸아세톤알루미늄염메탄올 용액 4.8g을, 밀폐할 수 있는 용기에 넣고 혼합하고, 마개를 막고 교반기로 교반하면서 50℃의 온수 배스에서 8시간 가열한 후, 실온으로 되돌려, 가수분해·중축합액을 조액했다.
이 가수분해·중축합액을, 마이크로피펫을 사용하여 5, 6회로 나누어, 총량으로 14.0㎎을, LTCC 기판의 중심에 적하했다. 계속해서, 35℃에서 30분간, 계속하여 50℃에서 1시간 유지하며 제1 건조를 행한 후, 150℃에서 3시간 유지하며 제2 건조를 행함으로써, 두께가 1.17㎜인 밀봉막 샘플 3개를 제작했다. 얻어진 밀봉막 샘플을, 실시예 1과 마찬가지로 소형 냉열 충격 장치를 사용하여 히트 사이클 시험을 한 결과, 모든 샘플에 박리가 발생하였다.
본 발명의 제조 방법에 의하면, 열 충격 내성이 우수한 반도체 발광 장치가 얻어진다.
1 제3 공정에서 경화시킨 후의 밀봉재 (i)
2 제4 공정에서 경화시킨 후의 중축합형 밀봉재 (ii)
3 기판
4 소자
5 전극
6 제3 공정에서 경화시킨 후의 밀봉재 (i)의 두께
7 제4 공정에서 경화시킨 후의 중축합형 밀봉재 (ii)의 두께
8 와이어

Claims (13)

  1. 구성 부재로서 기판과 소자와 밀봉재를 포함하는 반도체 발광 장치의 제조 방법이며,
    기판에 소자를 설치하는 제1 공정과,
    부가 중합형 밀봉재 및 중축합형 밀봉재로 이루어지는 군으로부터 선택되는 적어도 1종의 경화 전의 밀봉재 (i)을, 소자를 덮도록 기판 상에 포팅(potting)하는 제2 공정과,
    포팅된 경화 전의 밀봉재 (i)을 경화시키는 제3 공정과,
    경화 전의 중축합형 밀봉재 (ii)를, 소자를 덮은 경화 후의 밀봉재 (i) 상에 포팅하고, 포팅된 경화 전의 중축합형 밀봉재 (ii)를 경화시킴으로써, 밀봉재를 적층하는 제4 공정
    을 포함하는 제조 방법.
  2. 제1항에 있어서, 밀봉재 (i)이 부가 중합형 밀봉재인 제조 방법.
  3. 제1항에 있어서, 밀봉재 (i)이 중축합형 밀봉재인 제조 방법.
  4. 제3항에 있어서, 제2 공정에 사용되는 경화 전의 밀봉재 (i)이, 식 (1)로 표시되는 디알킬실록산 구조를 갖는 수지 X를 포함하는 중축합형 밀봉재인 제조 방법.
    Figure pct00006

    (식 (1) 중 R3은 각각 독립적으로 알킬기를 나타내고, n은 5 내지 4000의 정수를 나타냄)
  5. 제4항에 있어서, n이 5 내지 1000의 정수인 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 제4 공정에 사용되는 경화 전의 중축합형 밀봉재 (ii)가, 식 (2)로 표시되는 오르가노 폴리실록산 구조를 갖는 수지 A를 포함하는 것인 제조 방법.
    Figure pct00007

    (식 (2) 중 R1은 각각 독립적으로 알킬기를 나타내고, R2는 각각 독립적으로 알콕시기 또는 수산기를 나타내고, p1, q1, a1 및 b1은 [p1+b1×q1]:[a1×q1]=1:0.25 내지 9가 되는 양수를 나타냄)
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 제4 공정이, 제3 공정에서 얻어진 경화 후의 밀봉재 (i)과는 물성이 상이한 경화 후의 중축합형 밀봉재 (ii)를 적층하는 공정인 제조 방법.
  8. 제7항에 있어서, 물성이, 제4 공정에서 적층된 경화 후의 중축합형 밀봉재 (ii)에 가해지는 응력을, 제3 공정에서 얻어진 경화 후의 밀봉재 (i)이 완화시키는 물성인 제조 방법.
  9. 제8항에 있어서, 제3 공정에서 얻어진 경화 후의 밀봉재 (i)이, 제4 공정에서 적층된 경화 후의 중축합형 밀봉재 (ii)보다도 높은 응력 완화성을 갖는 것인 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 제3 공정에서 얻어진 경화 후의 밀봉재 (i)이, 제4 공정에서 적층된 경화 후의 중축합형 밀봉재 (ii)와 밀착성을 갖는 것인 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 반도체 발광 장치가 자외선 LED인 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 제4 공정을 반복함으로써 3층 이상의 밀봉재가 적층된 반도체 발광 장치를 얻는 것인 제조 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 기재된 제조 방법에 의해 제조된 반도체 발광 장치이며, 2층 이상의 밀봉재가 적층되어 이루어지는 반도체 발광 장치.
KR1020167022103A 2014-02-18 2015-02-06 반도체 발광 장치의 제조 방법 KR20160123303A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2014-028203 2014-02-18
JP2014028204 2014-02-18
JPJP-P-2014-028204 2014-02-18
JP2014028203 2014-02-18
PCT/JP2015/054051 WO2015125713A1 (ja) 2014-02-18 2015-02-06 半導体発光装置の製造方法

Publications (1)

Publication Number Publication Date
KR20160123303A true KR20160123303A (ko) 2016-10-25

Family

ID=53878218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022103A KR20160123303A (ko) 2014-02-18 2015-02-06 반도체 발광 장치의 제조 방법

Country Status (7)

Country Link
US (1) US10014451B2 (ko)
EP (1) EP3109909A4 (ko)
JP (1) JP6500888B2 (ko)
KR (1) KR20160123303A (ko)
CN (1) CN106030838B (ko)
TW (1) TWI636594B (ko)
WO (1) WO2015125713A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035082A (ko) 2018-08-07 2021-03-31 가부시키가이샤 트리 필드 장치, 방법 및 프로그램 및 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017075203A (ja) * 2015-10-13 2017-04-20 日本タングステン株式会社 深紫外光用封止材料、深紫外発光装置および深紫外発光装置の製造方法
JP6626959B2 (ja) * 2016-03-25 2019-12-25 富士フイルム株式会社 音響波プローブ用組成物、これを用いた音響波プローブ用シリコーン樹脂、音響波プローブおよび超音波プローブ、ならびに、音響波測定装置、超音波診断装置、光音響波測定装置および超音波内視鏡
WO2018008539A1 (ja) * 2016-07-08 2018-01-11 住友化学株式会社 紫外線発光半導体装置およびその製造方法
DE102017117488A1 (de) * 2017-08-02 2019-02-07 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238369A1 (de) 2002-08-22 2004-03-04 Degussa Ag Mittel als Haftvermittler für gefüllte und peroxidisch zu vernetzende Gummicompounds
US7859006B2 (en) 2005-02-23 2010-12-28 Mitsubishi Chemical Corporation Semiconductor light emitting device member, method for manufacturing such semiconductor light emitting device member and semiconductor light emitting device using such semiconductor light emitting device member
JP4882413B2 (ja) 2005-02-23 2012-02-22 三菱化学株式会社 半導体発光デバイス用部材及びその製造方法、並びにそれを用いた半導体発光デバイス
JP5196711B2 (ja) 2005-07-26 2013-05-15 京セラ株式会社 発光装置およびそれを用いた照明装置
JP4238269B2 (ja) * 2006-02-02 2009-03-18 三菱化学株式会社 複合酸窒化物蛍光体、それを用いた発光装置、画像表示装置、照明装置及び蛍光体含有組成物、並びに、複合酸窒化物
JP4753904B2 (ja) * 2007-03-15 2011-08-24 シャープ株式会社 発光装置
US8866185B2 (en) * 2007-09-06 2014-10-21 SemiLEDs Optoelectronics Co., Ltd. White light LED with multiple encapsulation layers
JP2011132299A (ja) * 2009-12-22 2011-07-07 Shin-Etsu Chemical Co Ltd シリコーン樹脂組成物
CN103122149B (zh) 2013-03-18 2016-06-15 株洲时代新材料科技股份有限公司 光学封装用高折射率高透明硅橡胶及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035082A (ko) 2018-08-07 2021-03-31 가부시키가이샤 트리 필드 장치, 방법 및 프로그램 및 시스템

Also Published As

Publication number Publication date
WO2015125713A1 (ja) 2015-08-27
CN106030838B (zh) 2018-09-28
US20160359092A1 (en) 2016-12-08
EP3109909A1 (en) 2016-12-28
CN106030838A (zh) 2016-10-12
JPWO2015125713A1 (ja) 2017-03-30
JP6500888B2 (ja) 2019-04-17
EP3109909A4 (en) 2017-07-12
TW201545383A (zh) 2015-12-01
US10014451B2 (en) 2018-07-03
TWI636594B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
KR101560062B1 (ko) 발광 다이오드
KR101560038B1 (ko) 경화성 조성물
KR20160123303A (ko) 반도체 발광 장치의 제조 방법
KR101560042B1 (ko) 경화성 조성물
KR101560036B1 (ko) 경화성 조성물
KR101453615B1 (ko) 경화성 조성물
WO2018008539A1 (ja) 紫外線発光半導体装置およびその製造方法
KR101560037B1 (ko) 경화성 조성물
KR101560047B1 (ko) 경화성 조성물
KR20160117447A (ko) 반도체 발광 장치의 제조 방법
KR101560043B1 (ko) 경화성 조성물
KR101562091B1 (ko) 경화성 조성물
TWI510555B (zh) 可固化組成物
JP2012092240A (ja) 硬化物の製造方法、半導体発光デバイスの製造方法、硬化物製造用キット、及び半導体発光デバイス封止物の製造用キット
KR101560044B1 (ko) 경화성 조성물
KR101560031B1 (ko) 폴리오가노실록산
KR101591184B1 (ko) 경화성 조성물
JP2013209560A (ja) 加熱硬化性樹脂組成物および半導体封止材

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid