KR20160118848A - 저항변화메모리 및 저항변화메모리의 제조방법 - Google Patents

저항변화메모리 및 저항변화메모리의 제조방법 Download PDF

Info

Publication number
KR20160118848A
KR20160118848A KR1020150047652A KR20150047652A KR20160118848A KR 20160118848 A KR20160118848 A KR 20160118848A KR 1020150047652 A KR1020150047652 A KR 1020150047652A KR 20150047652 A KR20150047652 A KR 20150047652A KR 20160118848 A KR20160118848 A KR 20160118848A
Authority
KR
South Korea
Prior art keywords
electrode
chitosan
silver
resistance
substrate
Prior art date
Application number
KR1020150047652A
Other languages
English (en)
Other versions
KR101681294B1 (ko
Inventor
이장식
라이스 호세이니 니루파
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020150047652A priority Critical patent/KR101681294B1/ko
Publication of KR20160118848A publication Critical patent/KR20160118848A/ko
Application granted granted Critical
Publication of KR101681294B1 publication Critical patent/KR101681294B1/ko

Links

Images

Classifications

    • H01L27/24—
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/05—Alcohols; Metal alcoholates
    • C08K5/053—Polyhydroxylic alcohols
    • H01L27/11507—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 고체폴리머전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer)을 형성하는 단계; 및 상기 저항변화층 상에 제 2 전극을 형성하는 단계;를 포함하는, 저항변화메모리의 제조방법 및 이를 이용하여 구현한 저항변화메모리를 제공한다.

Description

저항변화메모리 및 저항변화메모리의 제조방법{Resistive switching memory and method of fabricating the same}
본 발명은 메모리 및 메모리의 제조방법에 관한 것으로서, 더 상세하게는 저항변화메모리 및 저항변화메모리의 제조방법에 관한 것이다.
1900년대 후반 이후 반도체 메모리의 응용분야는 PC에 국한되지 않고 각종 전자기기에 사용되면서 그 수요가 급격히 증가해 왔으며, 이러한 시장의 요구에 따라 반도체 소자의 집적도는 반도체 공정 기술의 발전에 힘입어 무어의 법칙(Moore's law)과 황의 법칙(Hwang's law)에서 묘사된 바와 같이 해마다 급격한 증가를 거듭해 오고 있다.
소자의 고집적도를 위해 지금까지는 소자의 크기를 줄이는 데 많은 연구를 해왔으나 물리적인 한계에 다다라 최근에는 소자의 크기 이외의 조건을 바꾸어 집적도를 향상시키고자 하는 연구가 활발히 진행되고 있다. 그 중 주로 연구되는 것은 적층구조 방식으로서 적층이 가능한 물질을 이용한 메모리를 공정을 통해 셀들을 층층이 쌓아 올리는 방법과 하나의 셀에 여러 개의 정보를 저장할 수 있도록 소자의 정보 저장 능력을 향상시키는 연구(multi level cell)가 있다.
한편, 저항변화메모리(resistive switching memory, 이하 ReRAM)의 경우는 실리콘 공정 대비 저온에서 모든 공정을 진행할 수 있다는 장점과 박막 형성과정이 간단하다는 장점을 살려 3D 적층을 이용하여 고집적 메모리를 구현하기 위해서 연구가 진행되고 있다. 그러나 ReRAM 거동의 원인이 되는 스위칭 메커니즘은 아직까지 명확하게 규명되지 않은 실정이며, 여러 연구 그룹에서 저항변화 원리를 이해하기 위한 연구를 계속 수행하고 있다. 또한, ReRAM 소자의 실용화를 위해 신재료개발, 최적 증착공정기술 개발, 소자의 안정성 및 균일성 확보가 반드시 필요하다.
최근에, 자연친화적인 폴리머를 포함하는 다양한 유기재료는 저항변화 거동을 가지는 비휘발성 메모리 소자의 저항변화층으로 이용되고 있다. 그러나 저항변화층에 자연친화적이고, 생체친화적인 재료를 적용하기에는 많은 어려움이 있다. 또, 이와 같이 적용된 자연친화적인 재료를 이용한 비휘발성 메모리 소자는 신뢰성 및 타당성에 대한 평가가 필요한 문제점이 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 친환경적인 유기재료를 사용하여 저항변화메모리의 안정성 및 균일성을 확보할 수 있는 저항변화메모리 및 저항변화메모리의 제조방법에 관한 것이다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 저항변화메모리의 제조방법이 제공된다. 상기 저항변화메모리의 제조방법은 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 고체폴리머전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer)을 형성하는 단계; 및 상기 저항변화층 상에 제 2 전극을 형성하는 단계;를 포함할 수 있다.
상기 고체폴리머전해질은 하기 화학식 1로 표시되는 키토산(chitosan)을 포함할 수 있다.
[화학식 1]
Figure pat00001
상기 키토산은 하기 화학식 2로 표시되는 키틴(chitin)을 탈 아세틸화(de-acetylation)함으로써 형성될 수 있다.
[화학식 2]
Figure pat00002
상기 키토산은 아세트산(acetic acid) 용액 및 증류수를 이용함으로써 상기 키토산을 용해시켜 키토산 용액을 형성하고, 상기 키토산 용액에 질산은(AgNo3) 파우더를 혼합함으로써 상기 키토산에 은(Ag) 원자를 도핑할 수 있다.
상기 키토산 용액을 상기 제 1 전극 상에 드롭-캐스팅(drop-casting) 방법으로 코팅(coating)한 후 건조할 수 있다.
상기 기판 상에 제 1 전극을 형성하는 단계; 이전에 상기 기판 상에 접착층(adhesion layer)을 형성하는 단계;를 더 포함할 수 있다.
상기 기판 상에 접착층을 형성하는 단계;는 전자빔증발증착(E-beam evaporation) 방법을 이용하여 상기 기판 상에 티타늄(Ti)을 증착하는 단계;를 포함할 수 있다.
상기 기판 및 상기 기판 상에 제 1 전극을 형성하는 단계;는 상기 접착층 상에 스퍼터링(sputtering) 방법을 이용하여 백금(Pt)을 증착하는 단계;를 포함할 수 있다.
상기 저항변화층 상에 제 2 전극을 형성하는 단계;는 상기 저항변화층 상에 열증발증착(thermal evaportion) 방법으로 은(Ag)을 증착하는 단계;를 포함할 수 있다.
본 발명의 다른 관점에 따르면, 저항변화메모리가 제공된다. 상기 저항변화메모리는 기판; 상기 기판 상에 형성된 제 1 전극; 상기 제 1 전극 상에 형성되고, 고체 폴리머 전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer); 및 상기 저항변화층 상에 형성된 제 2 전극;을 포함할 수 있다.
상기 고체 폴리머 전해질은 하기 화학식 1로 표시되는 키토산(chitosan)을 포함할 수 있다.
[화학식 1]
Figure pat00003
상기 키토산은 자연상태(natural state)에서 절연체(insulator) 특성을 가지며, 상기 키토산에 은(Ag) 원자가 도핑됨으로써 저항변화 기능을 수행할 수 있다.
상기 저항변화층은 상기 은(Ag) 원자를 도핑함으로써 상기 제 1 전극 또는 상기 제 2 전극 중 어느 하나에 전압을 인가하는 경우, 전도성 필라멘트(conductive filament)가 균일하게 형성될 수 있다.
본 발명의 또 다른 관점에 따르면, 저항변화메모리가 제공된다. 상기 저항변화메모리는 기판; 상기 기판 상에 형성된 제 1 전극; 상기 제 1 전극 상에 형성된 접착층(adhesion layer); 상기 접착층 상에 형성된 하기 화학식 3으로 표시되는 은(Ag)이 도핑된 키토산(Chitosan); 및 상기 은(Ag)이 도핑된 키토산(chitosan) 상에 형성된 제 2 전극;을 포함할 수 있다.
[화학식 3]
Figure pat00004
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 안전하고 친환경적인 소재를 이용함으로써 생체적합하고, 정보저장능력과 내구성이 우수한 저항변화메모리 및 저항변화메모리의 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 저항변화메모리의 제조방법을 개략적으로 도시한 공정순서도이다.
도 2는 본 발명의 일 실시예에 따른 저항변화메모리의 구조를 개략적으로 도해하는 도면이다.
도 3은 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 특성을 분석한 결과를 도시한 그래프이다.
도 4는 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 특성을 분석한 결과를 도시한 그래프이다.
도 5a 및 도 5b는 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 값에 의한 필라멘트 형성과정을 개략적으로 도해하는 도면이다.
도 6은 본 발명의 다른 실험예에 따른 저항변화메모리의 구조 및 전류-전압 특성을 분석한 결과를 도시한 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 접합하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
일반적으로, 저항변화 메모리소자용 박막구조물은 종래의 전하 저장용 축전기를 이용하는 DRAM 및 FLASH 소자와는 다르게 간단한 MIM 구조(금속(metal)/절연체(insulator)/금속(metal))로 이루어져 있으며, MIM 구조에서 보이는 산화물의 여러 특성 중에 비휘발성을 보이는 '저항 스위칭' 현상을 이용한다. ReRAM(Resistance Random Access Memory)에서는 스위칭 동작의 특성에 따라 유니폴라(unipolar) 및 바이폴라(bipolar)로 분류된다.
또한, 하나의 전압 하에서 두 가지 상이한 저항 상태를 가질 수 있음을 알 수 있는데, 한 번 상태(state)가 변한 다음 스위칭이 일어나기 전에는 외부전원이 공급되지 않는 상태에서도 계속해서 그 상태를 유지하게 된다. 상기 상태는 일반적으로 저항이 작은 상태를 온 상태, 이와 반대로 저항이 큰 상태를 오프 상태라 부르고, 두 상태를 이용하여 최소 1비트(bit) 정보를 저장할 수 있는 메모리로 이야기를 한다.
메모리 스위칭시 전압 극성의 차이가 있는데 이에 따라 각각 유니폴라(unipolar) 및 바이폴라(bipolar)로 구분할 수 있다. 유니폴라의 경우에는 한쪽 극성에서 두 스테이트 모두를 스위칭 시킬 수 있다. 즉, 한쪽 극성 전압에서 전압의 크기 변화만으로도 온으로 스위칭 시켰다가 오프로 스위칭을 시킬 수 있다.
반면에, 바이폴라의 경우는 한쪽 극성 전압에서 온으로 스위칭을 시키면 오프로 스위칭을 시키기 위해서는 다른 극성 전압 즉, 극성의 변화가 있어야 스위칭 시킬 수 있다. 현재 국내외 많은 연구진들이 두 종류의 ReRAM을 차세대 메모리 후보로서 연구가 되고 있다.
ReRAM의 초기 상태는 오프 상태 즉, 저항이 큰 상태에서 시작된다. MIM 구조의 초기상태 ReRAM 소자에 특정 전압이 인가되면 저항이 큰 상태에서 저항이 작은 온 상태로 스위칭을 하게 되는데 이 때의 거동을 세트(set) 되었다고 하고, 이 전압을 세트전압이라고 한다.
한번 온 상태로 스위칭이 되면 또 다른 특정 전압이 인가되기 전에는 그 상태를 유지하게 된다. 온 상태에서 다시 오프 상태로 스위칭이 될 때 이 때의 전압을 리셋전압이라고 하며, 그 거동을 리셋(reset)이라고 한다.
예를 들어, 저항변화메모리가 유니폴라 구조를 가질 경우, 세트과정은 절연체 층에 전압이 인가될 때, 특정 임계 전압의 크기를 넘게 되면 발생하는 절연파괴(dielectric breakdown) 현상과 유사한 과정으로 ReRAM에서는 약한 파괴가 세트전압에서 생기게 되고, 절연층에는 국소적으로 전도성 필라멘트(conduction filament)가 생성되어 온 상태로 변하게 된다.
다시 온 상태에서 리셋전압이 인가되고 임계 전류가 흐르게 되면 전도성 필라멘트가 끊어지게 되어 오프 상태로 돌아가게 된다. 상기 전도성 필라멘트는 수십 나노미터(㎚) 또는 그 이하 수준의 작은 직경을 가지고 있는 것으로 보인다. 따라서 전류를 흘리면 높은 줄열(Joule heating)이 발생되고, 이 과정에서 수반되는 전기적 또는 화학적 반응을 통하여 저항 변화가 일어나는 것으로 이해되고 있다. 상기 전도성 필라멘트의 생성 위치는 여러 전위 중 한 곳에서 생성되며, 상기 전도성 필라멘트는 개별적으로 균일하게 제어되지 않는 문제점이 있다. 이를 해결하기 위해서 본 발명의 일 실시예에 따른 저항변화메모리에 대한 상세한 설명은 도 1 내지 도 6을 참조하여 후술한다.
도 1은 본 발명의 일 실시예에 따른 저항변화메모리의 제조방법을 개략적으로 도시한 공정순서도이고, 도 2는 본 발명의 일 실시예에 따른 저항변화메모리의 구조를 개략적으로 도해하는 도면이다.
먼저, 도 1을 참조하면, 본 발명의 일 실시예에 따른 저항변화메모리의 제조방법은 기판 상에 제 1 전극을 형성하는 단계(S100), 제 1 전극 상에 고체폴리머전해질을 구비하는 저항변화층을 형성하는 단계(S200) 및 저항변화층 상에 제 2 전극을 형성하는 단계(S300)를 포함할 수 있다.
도 2를 참조하면, 기판(100)을 준비할 수 있다. 기판(100)은 예를 들면, 실리콘(Si), 이산화규소(SiO2) 및 플렉서블 기판 중 적어도 어느 하나를 이용할 수 있다. 도 2의 (a)에 의하면, 기판(100)으로 실리콘(Si, 100a)을 사용할 수 있다. 실리콘(100a) 상에 이산화규소(SiO2, 100b)를 적층한 후 복수개의 저항변화메모리(1000)가 적당한 간격으로 이격되어 배치될 수 있다. 도 2의 (b)는 도 2의 (a)에 도시된 복수개의 저항변화메모리(1000) 중 하나의 단면을 개략적으로 도시한 도면이다.
도 2의 (b)에 의하면, 저항변화메모리(1000)는 이산화규소(100b)로 이루어진 기판(100) 상에 제 1 전극(200)을 형성하고, 제 1 전극(200) 상에 접착층(300)을 형성할 수 있다. 접착층(300) 상에 저항변화층(400)을 형성하고, 마지막으로 제 2 전극(500)을 형성할 수 있다.
좀 더 구체적으로, 기판(100)은 세정공정을 한 후 진공 챔버에 배치시킬 수 있다. 기판(100) 상에 제 1 전극(300)을 형성하기 전에 접착층(200)을 형성할 수 있다. 접착층(200)은 예를 들면, 티타늄(Ti)을 사용할 수 있다. 접착층(200)은 전자빔증발증착(E-beam evaporation) 방법으로 형성할 수 있다.
접착층(200) 상에 제 1 전극(300)을 형성할 수 있다. 제 1 전극(300)은 백금(Pt)을 사용할 수 있다. 제 1 전극(300)은 스퍼터링(sputtering) 방법으로 형성할 수 있다.
제 1 전극(300) 상에 저항변화층(400)을 형성할 수 있다. 저항변화층(400)은 고체폴리머전해질을 포함하며, 상기 고체폴리머전해질은 화학식 1로 표시되는 게 껍데기 기반의 키토산(chitosan)과 같은 유기물을 사용할 수 있다. 또는, 무기물 및 하이브리드 나노복합재와 같은 것들을 사용할 수도 있다.
[화학식 1]
Figure pat00005
키토산은 화학식 2로 표시되는 키틴(chitin)을 탈 아세틸화(de-acttylation)함으로써 상기 키틴에 포함된 HNCOCH 작용기가 NH2 작용기로 대체되어 형성될 수 있다. 키토산은 탈 아세틸화 된 키틴의 기본 단위가 반복되는 구조를 포함한다.
[화학식 2]
Figure pat00006
키토산에 은(Ag)을 도핑하여 화학식 3으로 표시되는 은이 도핑된 키토산을 형성할 수 있다. 상기 은이 도핑된 키토산은 고체폴리머전해질(Solid Polymer electrolyte)로 이해될 수 있다. 은이 도핑된 키토산에 대한 상세한 설명은 화학식 4 내지 화학식 7을 참조하여 후술한다.
[화학식 3]
Figure pat00007
하기 화학식 4를 참조하면, 화학식 2로 표시되는 키토산을 약 1% 아세트산 용액(acetic acid solution)에 반응시키면, 산성 분위기에서 키토산의 아민기가 양성자화됨으로써 NH2가 NH3 + 로 대체된다.
[화학식 4]
Figure pat00008
한편, NH3 + 로 치환된 키토산에 은을 도핑하기 위하여 질산은(AgNO3)과 반응시킬 수 있다. 상기 질산은은 하기 화학식 5처럼 Ag+ 이온과 NO3 - 이온으로 분리될 수 있다. 화학식 4로 표시되는 키토산과 화학식 5로 표시되는 질산은을 반응시키면 킬레이트 반응이 일어날 수 있으며, 하기 화학식 6과 같이 NH3 +가 NO3 - 이온이 서로 반응할 수 있으며, 반응이 종료되면 하기 화학식 7과 같이 키토산 체인이 은 이온과 결합하여 전도성을 가질 수 있다. 최종적으로 상기 화학식 3으로 표시되는 은이 도핑된 키토산을 형성할 수 있다.
[화학식 5]
Figure pat00009
[화학식 6]
Figure pat00010
[화학식 7]
Figure pat00011
상기 화학식 3으로 표시되는 은이 도핑된 키토산 즉, 저항변화층(400) 상에 제 2 전극(500)은 열증발증착(thermal evaporation) 방법으로 은(Ag)을 증착할 수 있다. 여기서, 접착층(200), 제 1 전극(300) 및 제 2 전극(500)은 포토리소그라피(photolithography) 방법으로 식각하여 일정한 패턴을 형성할 수 있다.
한편, 저항변화메모리 소자의 전기적인 특성은 도핑된 은(Ag)의 농도에 의존할 수 있다. 은의 농도가 낮다면, 저항변화메모리 소자는 높은 전압으로 세트되고, 반대로 은의 농도가 높다면, 낮은 온/오프율을 가지며, 소자의 깨짐이 발생한다. 또한, 약 5wt%를 초과하는 양을 도핑하게 되면, 거의 금속성 거동을 하게 되므로, 상기 은(Ag)의 도핑량은 일반적인 저항변화메모리 소자의 전기적 특성에 근거하여, 약 5wt%를 넘지 않는 조건으로 형성한다.
도 2의 (c)는 저항변화메모리(1000)를 상면에서 바라보았을 때 광학현미경으로 관찰한 것이다. 바닥면에 제 1 전극(300)이 형성되어 있고, 제 1 전극 상에 저항변화층(400)이 원형상으로 형성되어 있으며, 최상층에 제 2 전극(500)을 포함하는 저항변화메모리가 제조될 수 있다.
이하, 본 발명의 이해를 돕기 위해서 상술한 기술적 사상을 적용한 실험예를 설명한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 아래의 실험예에 의해서 한정되는 것은 아니다.
[실시예 1]
피라냐 용액(piranha solution)으로 전처리 된 이산화규소(SiO2) 기판을 아세톤(acetone), 에탄올(ethanol), 이소프로판올(isopropanol) 및 증류수(distilled water)를 이용하여 약 10분간 초음파로 세척한 후 질소가스로 건조시켜 준비한다. 준비된 이산화규소 기판 상에 전자빔증발증착(E-beam evaporation) 방법으로 티타늄 접착층을 증착하고, 티타늄 접착층 상에 스퍼터링(sputtering) 방법으로 백금(Pt) 전극을 증착한다. 게 껍데기 기반의 키토산을 1%의 아세트산 용액과 증류수에 용해시키고, 상온에서 약 120rpm의 속도로 하루동안 일정하게 교반하여 필터를 통해 여과했다. 여과된 키토산 용액에 질산은 파우더를 약 5wt%의 비율로 각각 혼합했다. 그 후 은(Ag)이 도피된 키토산 용액을 백금 전극 상에 드롭-캐스팅(drop-casting) 방법으로 코팅하고, 실온에서 하루동안 건조하고, 진공 어닐링(vacuum annealing) 방법으로 약 60℃에서 6시간동안 열처리하였다. 마지막으로 은이 도핑된 키토산 상에 열증발증착(thermal evaporation) 방법으로 은(Ag) 전극을 증착하였다. 이후 상기 은 전극을 패턴하여 저항변화메모리 샘플을 제조했다.
[실시예 2]
플렉서블(flexible) 기판을 에탄올(ethanol), 이소프로판올(isopropanol) 및 증류수(distilled water)를 이용하여 약 5분간 초음파로 세척한 후 질소가스로 건조시켜 준비한다.
각각 준비한다. 각 기판 상에 티타늄 접착층, 백금(Pt) 전극, 은이 도핑된 키토산 및 은(Ag) 전극을 형성하는 방법은 실시예 1과 동일하므로 상세한 설명은 생략한다.
[비교예]
이산화규소(SiO2) 기판을 준비한다. 이산화규소 기판은 실시예 1과 동일한 방법으로 세정공정을 수행한다. 준비된 이산화규소 기판 상에 티타늄 접착층과 백금 전극을 증착한다. 백금 전극 상에 은이 도핑되지 않은 키토산을 저항변화층으로 형성하고, 저항변화층 상에 은 전극을 증착하여 저항변화메모리 샘플을 제조한다. 여기서, 접착층, 백금 전극, 저항변화층 및 은 전극을 형성하는 방법은 실시예 1과 동일하므로 상세한 설명은 생략한다.
도 3은 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 특성을 분석한 결과를 도시한 그래프이다.
도 3의 (a)를 참조하면, 본 발명의 실험예에 따른 저항변화메모리는 전형적인 저항변화 거동함을 확인 할 수 있다. 0V → 1.5V → 0V → -1.5V → 0V 의 DC 스위핑 전압(DC sweeping voltage)을 은전극에 순차적으로 인가하고, 백금전극을 접지시킨 후 백금전극/은 도핑된 키토산 저항변화층/은전극의 구조를 가지는 저항변화메모리 소자의 전류-전압 결과를 보면, 저저항 상태(Low Resistive State)와 고저항 상태(High Resistive State) 둘 다 관찰된다.
또한, 제 1 전압에 의해 스위핑 되는 동안(양의 바이어스를 인가할 경우) 세트전압 0으로부터 약 0.5V에 이르기까지 은전극의 적어도 일부가 Ag+ 이온으로 용해되고, 산화된다. 그리고 은(Ag) 원자가 감소됨에 따라 백금 카운터 전극의 계면에서 전도성 필라멘트(conduct filament)에서 양이온을 생성한다. 전도성 필라멘트가 형성된 후 절연되어진 키토산 고체폴리머전해질은 저저항 상태로 가정된다. 여기서, 약 0.1mA의 컴플라이언스(compliance) 전류는 저항변화메모리소자의 파괴를 방지하기 위해 사용되어졌다.
한편, 이와는 반대로 반대극성(음의 바이어스를 인가할 경우)의 전압을 은전극에 인가하면 전도성 필라멘트가 파열되면서 고체폴리머전해질은 고저항 상태로 전환된다.
도 3의 (b)를 참조하면, 도 3의 (a)에 테스트한 샘플의 데이터 유지 실험 결과이다. 온(on) 상태와 오프(off) 상태의 데이터 유지 특성은 0.2V의 리딩 바이어스(reading bias)를 인가하면서 실험했다. 키토산 베이스의 저항변화메모리 소자는 105 이하의 높은 온/오프 비를 달성하였다. 104 초의 시간 동안 테스트한 결과 키토산 베이스의 저항변화메모리 소자의 저저항 상태와 고저항 상태를 잘 유지하였다.이 결과는 비휘발성 메모리의 요구 조건을 만족시키는 결과를 보여주고 있다.
도 4는 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 특성을 분석한 결과를 도시한 그래프이다.
도 4의 (a) 및 (b)는 비교예에 의한 저항변화메모리의 전류-전압 특성을 분석한 결과로서, 백금전극/은이 도핑되지 않은 키토산 저항변화층/은전극의 구조를 가지는 저항변화메모리 소자의 저항변화거동을 실험했다. 은전극에 약 10V 까지 인가하고, 백금전극은 접지했을 경우, 저항변화메모리 소자는 약 6V에서 포밍(forming)되었다. 그리고 0V → 3V → 0V → -3V → 0V의 스위핑 전압을 은전극에 순차적으로 인가했다.
대조적으로, 은이 도핑된 키토산 저항변화메모리 소자는 저저항 상태에서 별도로 어떤 포밍 과정이 필요하지 않았으며, 은이 도핑되지 않은 저항변화메모리 소자보다 더 낮은 전압에서 적절하게 작동함을 알 수 있다. 은이 도핑되지 않은 키토산 저항변화메모리 소자의 경우 불균일한 동작 특성을 보여주었다. 그 이유는 전도성 필라멘트가 랜덤(random)하게 형성되기 때문이다. 따라서 은이 도핑되지 않은 키토산 저항변화메모리는 전도성 필라멘트의 크기와 수에 따라서 다양하게 세트될 수 있다.
도 5a 및 도 5b는 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 값에 의한 필라멘트 형성과정을 개략적으로 도해하는 도면이다.
도 5a 및 도 5b를 참조하여, 은이 도핑된 키토산 저항변화층을 구비하는 저항변화메모리의 필라멘트 메커니즘을 살펴보면, 도 5b의 (a) 내지 (d)에 도시된 바와 같이 전도성 필라멘트가 형성됨을 알 수 있다.
은전극에 적절한 양의 바이어스 전압을 인가할 경우, 은전극의 Ag+ 양이온은 백금전극쪽으로 이동될 수 있다. 그리고 NO3 - 음이온은 은전극쪽으로 이동될 수 있다. 은전극은 전기화학전지의 애노드(anode)로서 작동하기 때문에 은전극과 고체고분자전해질(Ag → Ag+ + e-)의 계면에서 산화(anodic dissolution)가 발생한다.
통상적으로, 높은 전기장에서, Ag+ 양이온은 고체고분자전해질 박막을 따라 양의 바이어스 하에서 백금전극쪽으로 이동될 수 있다. 이와는 대조적으로, 백금전극은 고체고분자전해질과 백금전극의 계면에서 비-이온(non-ionic) 은 원자(Ag+ + e- → Ag)의 감소 때문에 음극증착 반응과 Ag+ 이온 반응이 일어난다. 따라서 전기장은 은의 전기화학 증착을 유도하며, 중성의 은 원자는 백금전극 표면 상에 전착된다.
한편, 도 5b의 (b)를 참조하면, (백금전극 표면 상에 증착된 은 원자가 셀프-어셈블(self-assemble)하여 은전극 방향으로 성장하기 시작하고, 도 5b의 (c)를 참조하면, 은전극과 백금전극 사이에 전도성 경로를 형성한다. 이를 전도성 필라멘트라 명칭하며, 이 때, 전도성 필라멘트가 형성됨으로써 전류가 흐르는 온 상태임을 의미한다.
반면에, 도 5b의 (d)를 참조하면, 처음 상태로 소자를 변환하는 것은 필라멘트가 파열 될 만큼 반대 전압을 충분히 인가한다. 또, Ag+ 양이온은 은전극으로 이동하고, 은 원자는 감소하여 초기의 고저항 상태를 형성할 수 있다. 결론적으로, 전도성 필라멘트에서 전자전류를 가지는 병렬적인 페러데이 전류는 필라멘트의 해리를 유도한다. 전도성 필라멘트의 좁은 부분에 불연속적으로 인가되는 음의 바이어스로 인해서 필라멘트는 소멸하게 된다.
도 6은 본 발명의 다른 실험예에 따른 저항변화메모리의 구조 및 전류-전압 특성을 분석한 결과를 도시한 그래프이다.
도 6의 (a) 및 (b)를 참조하면, 플렉서블 기판 상에 형성된 백금전극/은이 도핑된 키토산 저항변화층/은 구조를 가지는 실시예 2의 저항변화메모리 소자 샘플은 저항변화 거동함을 보여준다. 더구나 플렉서블한 저항변화메모리 소자의 데이터 유지 특성은 시간에 따라 메모리 성능의 손실이 거의 변화가 없음을 알 수 있다. 따라서 키토산 소재는 투명 플렉서블 메모리소자에 적용될 수 있으며, 비휘발성 메모리 소자로 적합하다.
상술한 바와 같이, 일반적으로 필라멘트의 생성 위치는 여러 전위 중 한 곳에서 생성되는 것으로 알려져 있다. 현재까지의 지식으로는 어떤 전위에서 형성되는지 결정할 수가 없다. 저항변화 메모리소자는 매번 작동시에 구동전압 및 전류가 크게 변화한다는 단점이 있다. 이는 소자에 생성된 필라멘트가 개별적으로 균일하게 제어되지 않기 때문이다.
이를 해결하기 위해서 본 발명에서는 은이 도핑된 키토산을 저항변화층으로 형성해 줌으로써 필라멘트가 생성되는 위치를 제공할 수 있다. 즉, 비휘발성 메모리 응용용 양극성 스위칭 특성을 가지는 은이 도핑된 키토산 저항변화층은 재현성과 신뢰성이 우수하며, 바이폴라 저항 변화 거동함을 확인하였다.
한편, 은이 도핑된 키토산 저항변화층은 전도성 필라멘트의 랜덤 형성을 억제한다. 상기 저항변화층 내에 은 이온의 존재는 전도성 필라멘트의 우선적인 경로를 만들고 효과적으로 세트전압의 변동을 감소시켜 균일한 필라멘트를 형성하는데 도움을 준다. 또, 전도성 필라멘트의 형성 및 파괴가 은 도핑을 통해서 안정화 될 수 있다. 즉, 자연상태(natural state)에서 절연체(insulator) 특성을 가지는 키토산에 은(Ag) 원자가 도핑됨으로써 저항변화 기능을 수행할 수 있으며, 은이 도핑된 키토산 저항변화층은 세트전압, 리셋전압, 고저항 상태 및 저저항 상태가 더 균일해질 수 있다.
또한, 은이 도핑된 키토산 저항변화층을 가지는 저항변화메모리 소자는 높은 온/오프 스위칭 율과 우수한 데이터 유지시간을 보여준다. 또, 상기 저항변화메모리 소자는 생체친화적이고 자연적이며, 저전력에서 작동하며, 저렴한 가격의 플렉서블 저항변화메모리 소자를 제조할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100 : 기판
200 : 접착층
300 : 제 1 전극
400 : 저항변화층
500 : 제 2 전극
1000 : 저항변화메모리

Claims (14)

  1. 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 고체폴리머전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer)을 형성하는 단계; 및
    상기 저항변화층 상에 제 2 전극을 형성하는 단계;
    를 포함하는,
    저항변화메모리의 제조방법.
  2. 제 1 항에 있어서,
    상기 고체폴리머전해질은 하기 화학식 1로 표시되는 키토산(chitosan)을 포함하는, 저항변화메모리의 제조방법.
    [화학식 1]
    Figure pat00012
  3. 제 2 항에 있어서,
    상기 키토산은 하기 화학식 2로 표시되는 키틴(chitin)을 탈 아세틸화(de-acetylation)함으로써 형성되는, 저항변화메모리의 제조방법.
    [화학식 2]
    Figure pat00013
  4. 제 2 항에 있어서,
    상기 키토산은 아세트산(acetic acid) 용액 및 증류수를 이용함으로써 상기 키토산을 용해시켜 키토산 용액을 형성하고, 상기 키토산 용액에 질산은(AgNo3) 파우더를 혼합함으로써 상기 키토산의 적어도 일부가 은(Ag) 이온으로 도핑되는, 저항변화메모리의 제조방법.
  5. 제 4 항에 있어서,
    상기 키토산 용액을 상기 제 1 전극 상에 드롭-캐스팅(drop-casting) 방법으로 코팅(coating)한 후 건조하는, 저항변화메모리의 제조방법.
  6. 제 1 항에 있어서,
    상기 기판 상에 제 1 전극을 형성하는 단계; 이전에
    상기 기판 상에 접착층(adhesion layer)을 형성하는 단계;를 더 포함하는, 저항변화메모리의 제조방법.
  7. 제 6 항에 있어서,
    상기 기판 상에 접착층을 형성하는 단계;는
    전자빔증발증착(E-beam evaporation) 방법을 이용하여 상기 기판 상에 티타늄(Ti)을 증착하는 단계;를 포함하는, 저항변화메모리의 제조방법.
  8. 제 6 항에 있어서,
    상기 기판 및 상기 기판 상에 제 1 전극을 형성하는 단계;는
    상기 접착층 상에 스퍼터링(sputtering) 방법을 이용하여 백금(Pt)을 증착하는 단계;를 포함하는, 저항변화메모리의 제조방법.
  9. 제 1 항에 있어서,
    상기 저항변화층 상에 제 2 전극을 형성하는 단계;는
    상기 저항변화층 상에 열증발증착(thermal evaportion) 방법으로 은(Ag)을 증착하는 단계;를 포함하는, 저항변화메모리의 제조방법.
  10. 기판;
    상기 기판 상에 형성된 제 1 전극;
    상기 제 1 전극 상에 형성되고, 고체 폴리머 전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer); 및
    상기 저항변화층 상에 형성된 제 2 전극;
    을 포함하는,
    저항변화메모리.
  11. 제 10 항에 있어서,
    상기 고체 폴리머 전해질은 하기 화학식 1로 표시되는 키토산(chitosan)을 포함하는, 저항변화메모리.
    [화학식 1]
    Figure pat00014
  12. 제 10 항에 있어서,
    상기 키토산은 자연상태(natural state)에서 절연체(insulator) 특성을 가지며, 상기 키토산에 은(Ag) 원자가 도핑됨으로써 저항변화 기능을 수행할 수 있는, 저항변화메모리.
  13. 제 12 항에 있어서,
    상기 저항변화층은 상기 은(Ag) 원자를 도핑함으로써 상기 제 1 전극 또는 상기 제 2 전극 중 어느 하나에 전압을 인가하는 경우, 전도성 필라멘트(conductive filament)가 균일하게 형성되는, 저항변화메모리.
  14. 기판;
    상기 기판 상에 형성된 제 1 전극;
    상기 제 1 전극 상에 형성된 접착층(adhesion layer);
    상기 접착층 상에 형성된 하기 화학식 3으로 표시되는 은(Ag)이 도핑된 키토산(Chitosan); 및
    상기 은(Ag)이 도핑된 키토산(chitosan) 상에 형성된 제 2 전극;
    을 포함하는,
    저항변화메모리.
    [화학식 3]
    Figure pat00015
KR1020150047652A 2015-04-03 2015-04-03 저항변화메모리 및 저항변화메모리의 제조방법 KR101681294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150047652A KR101681294B1 (ko) 2015-04-03 2015-04-03 저항변화메모리 및 저항변화메모리의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150047652A KR101681294B1 (ko) 2015-04-03 2015-04-03 저항변화메모리 및 저항변화메모리의 제조방법

Publications (2)

Publication Number Publication Date
KR20160118848A true KR20160118848A (ko) 2016-10-12
KR101681294B1 KR101681294B1 (ko) 2016-12-01

Family

ID=57173809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150047652A KR101681294B1 (ko) 2015-04-03 2015-04-03 저항변화메모리 및 저항변화메모리의 제조방법

Country Status (1)

Country Link
KR (1) KR101681294B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200048751A (ko) * 2018-10-30 2020-05-08 연세대학교 산학협력단 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
WO2020109991A1 (en) 2018-11-27 2020-06-04 University Of South Africa Non-volatile resistive random access memory and a manufacturing method therefor
CN113506850A (zh) * 2021-06-01 2021-10-15 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 一种具有非单调变化电阻态的忆阻器在碰撞预测中的应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130060089A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 가변 저항체, 이를 이용한 비휘발성 메모리 장치 및 이들의 제조 방법
KR20130061467A (ko) * 2011-12-01 2013-06-11 광주과학기술원 내부 저항을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
KR20130102523A (ko) * 2013-08-29 2013-09-17 한국전자통신연구원 저항형 메모리 장치 및 그 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130060089A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 가변 저항체, 이를 이용한 비휘발성 메모리 장치 및 이들의 제조 방법
KR20130061467A (ko) * 2011-12-01 2013-06-11 광주과학기술원 내부 저항을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
KR20130102523A (ko) * 2013-08-29 2013-09-17 한국전자통신연구원 저항형 메모리 장치 및 그 형성 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SILVER NITRATE DOPED CHITOSAN ACETATE FILMS AND ELECTROCHEMICAL CELL PERFORMANCE *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200048751A (ko) * 2018-10-30 2020-05-08 연세대학교 산학협력단 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
WO2020109991A1 (en) 2018-11-27 2020-06-04 University Of South Africa Non-volatile resistive random access memory and a manufacturing method therefor
CN113169167A (zh) * 2018-11-27 2021-07-23 南非大学 非易失性电阻式随机存取存储器及其制造方法
EP3888125A4 (en) * 2018-11-27 2023-07-05 University of South Africa RESISTIVE NON-VOLATILE RAM AND METHOD FOR MAKING IT
US11944023B2 (en) 2018-11-27 2024-03-26 University Of South Africa Non-volatile resistive random access memory and a manufacturing method
CN113506850A (zh) * 2021-06-01 2021-10-15 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 一种具有非单调变化电阻态的忆阻器在碰撞预测中的应用
CN113506850B (zh) * 2021-06-01 2024-02-09 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 一种具有非单调变化电阻态的忆阻器在碰撞预测中的应用

Also Published As

Publication number Publication date
KR101681294B1 (ko) 2016-12-01

Similar Documents

Publication Publication Date Title
Liang et al. Single CuO x nanowire memristor: forming-free resistive switching behavior
Qi et al. Resistive switching in single epitaxial ZnO nanoislands
Xiao et al. Reliable and low-power multilevel resistive switching in TiO2 nanorod arrays structured with a TiO x Seed Layer
Huang et al. Manipulated transformation of filamentary and homogeneous resistive switching on ZnO thin film memristor with controllable multistate
Wu et al. A polymer‐electrolyte‐based atomic switch
KR101078125B1 (ko) 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
Lee et al. Tailored 2D/3D halide perovskite heterointerface for substantially enhanced endurance in conducting bridge resistive switching memory
US9997705B2 (en) Porous SiOx materials for improvement in SiOx switching device performances
Xue et al. Intrinsic and interfacial effect of electrode metals on the resistive switching behaviors of zinc oxide films
Koza et al. Electrochemical synthesis and nonvolatile resistance switching of Mn3O4 thin films
Abbas et al. The observation of resistive switching characteristics using transparent and biocompatible Cu2+-doped salmon DNA composite thin film
WO2009048301A2 (en) Resistive random access memory device and method of the same
Yazdanparast et al. Copper nanofilament formation during unipolar resistance switching of electrodeposited cuprous oxide
JP2015502031A (ja) 混合金属酸化物をベースとするメモリスタ
KR101681294B1 (ko) 저항변화메모리 및 저항변화메모리의 제조방법
US20210399218A1 (en) Non-volatile resistive random access memory and a manufacturing method therefor
Fra et al. Hydrothermally grown ZnO nanowire array as an oxygen vacancies reservoir for improved resistive switching
Xue et al. Ultralow set voltage and enhanced switching reliability for resistive random-access memory enabled by an electrodeposited nanocone array
Rahmani et al. Coexistence of volatile and non-volatile resistive switching in Ni/SiO2/Pt memristor device controlled from different current compliances
JP6631986B1 (ja) 導電性ブリッジ型のメモリ装置及びその製造方法並びにスイッチ素子
CN110753991A (zh) 基于可逆嵌入离子在两个亚稳态相之间的转移的记忆性器件
Vishwanath et al. Polymer-assisted solution processing of TiO2 thin films for resistive-switching random access memory
KR101735406B1 (ko) 저항변화메모리 및 그 제조방법
JP6195155B2 (ja) 導電性ブリッジメモリ装置及び同装置の製造方法
Sharma et al. A simple dip coat patterning of aluminum oxide to constitute a bistable memristor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 4