KR20160118393A - 개량형 발광소자 및 이의 제조방법 - Google Patents

개량형 발광소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20160118393A
KR20160118393A KR1020150035837A KR20150035837A KR20160118393A KR 20160118393 A KR20160118393 A KR 20160118393A KR 1020150035837 A KR1020150035837 A KR 1020150035837A KR 20150035837 A KR20150035837 A KR 20150035837A KR 20160118393 A KR20160118393 A KR 20160118393A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
layer
transparent electrode
pattern
Prior art date
Application number
KR1020150035837A
Other languages
English (en)
Inventor
오화섭
이승재
정태훈
정성훈
송영호
전성란
백종협
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020150035837A priority Critical patent/KR20160118393A/ko
Publication of KR20160118393A publication Critical patent/KR20160118393A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

본 발명은 다양한 형상을 가지는 복수의 투명전극이 선택적으로 발광되도록 제어하여 다양한 발광패턴을 자유롭게 연출할 수 있는 개량형 발광소자 및 이의 제조방법을 제공하는 것을 목적으로 한다. 이를 위해 본 발명은 제1 반도체층; 상기 제1 반도체층의 상부 일측 또는 하부 일측에 형성한 제1 전극부; 상기 제1 반도체층 상부에 적층한 활성층; 상기 활성층 상부에 적층한 제2 반도체층; 및 상기 제2 반도체층 상에 오믹 접촉되어 임의의 파장을 갖는 빛을 발광하는 적어도 하나 이상의 투명전극을 배열한 발광패턴과, 상기 제2 반도체층과 절연되어 상기 발광패턴으로 전원을 공급하는 전원패턴을 형성한 제2 전극부를 포함하여 구성한다. 따라서 본 발명은 다양한 형상을 가지는 복수의 투명전극이 선택적으로 발광되도록 제어하여 다양한 발광패턴을 자유롭게 연출할 수 있는 장점이 있다.

Description

개량형 발광소자 및 이의 제조방법{IMPROVED LUMINOUS ELEMENT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 개량형 발광소자 및 이의 제조방법에 관한 발명으로서, 더욱 상세하게는 다양한 형상을 가지는 복수의 투명전극이 선택적으로 발광되도록 제어하여 다양한 발광패턴을 자유롭게 연출할 수 있는 개량형 발광소자 및 이의 제조방법에 관한 것이다.
일반적으로, 발광다이오드 즉, LED(Light-Emitting Diode)는 기본적으로 사파이어 기판에 적층된 p형과 n형 반도체층의 접합으로 이루어져, 전압을 가하면 전자와 정공의 결합으로 밴드 갭(band gap)에 해당하는 에너지를 빛으로 방출하는 일종의 발광소자이다.
도 1은 종래 기술에 따른 발광소자의 평면도이고, 도 2의 (a)는 도 1에 따른 발광소자의 A-A'면을 나타내는 도면이며, 도 2의 (b)는 도 1에 따른 발광소자의 B-B'면을 나타내는 도면이다.
도 1 및 도 2를 참조하여, 종래 기술에 따른 발광소자를 설명하면, 상기 발광소자는 기판(10)과, 상기 기판(10) 상에 순차적으로 적층된 제1 도전형 반도체층(21), 활성층(22) 및 제2 도전형 반도체층(23)을 포함하여 빛을 생성하는 발광구조물(20)과, 상기 제1 도전형 반도체층(21) 상에 형성된 제1 전극패드(30)와, 상기 제2 도전형 반도체층(23) 상에 형성된 투명전극층(50)과, 상기 투명전극층(50) 상에 제2 전극패드(40)를 포함할 수 있다.
이때, 상기 투명전극층(50)은 투광성 도전층(51)과, 상기 투광성 도전층(51) 상에 형성되며 상기 제2 전극패드(40)로부터 분기된 투광성 날개전극(52)을 포함할 수 있다.
이러한 상기 발광소자는 투명전극층(50)을 상술한 바와 같이, 상기 투광성 도전층(51)과 투광성 날개전극(52)을 포함하도록 형성함으로써, 상기 발광구조물(20)에 전류를 원활히 스프레딩(spreading) 하는 동시에, 상기 발광구조물(20)로부터 입사되는 빛이 상기 투명전극층(50)에 의해 손실되는 것을 최소화할 수 있다.
이에 따라, 궁극적으로는 상기 발광소자의 발광 효율이 향상될 수 있다.
그러나, 종래 기술에 따른 상기 발광소자는 발광 효율을 향상시키고, 높은 광출력을 위해 상기 발광소자 전체에서 빛이 나오는 형태로 구성하였으며, 이러한 구성에 의해 목적에 필요한 부분만을 단위적으로 발광할 수 없다는 단점이 있다.
즉, 기존의 발광소자는 빛을 출력하는 전극의 형상이 한정되어 있으므로, 소자 내에서 원하고자하는 형태의 발광패턴을 다양하게 연출할 수 없으며, 연출할 수 있는 발광패턴이 제한적이라는 문제점이 있다.
한국 등록특허번호 제10-1125416호(2012.03.02.)
이러한 문제점을 해결하기 위하여, 본 발명은 다양한 형상을 가지는 복수의 투명전극이 선택적으로 발광되도록 제어하여 다양한 발광패턴을 자유롭게 연출할 수 있는 개량형 발광소자 및 이의 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명은 제1 반도체층; 상기 제1 반도체층의 상부 일측 또는 하부 일측에 형성한 제1 전극부; 상기 제1 반도체층 상부에 적층한 활성층; 상기 활성층 상부에 적층한 제2 반도체층; 및 상기 제2 반도체층 상에 오믹 접촉되어 임의의 파장을 갖는 빛을 발광하는 적어도 하나 이상의 투명전극을 배열한 발광패턴과, 상기 제2 반도체층과 절연되어 상기 발광패턴으로 전원을 공급하는 전원패턴을 형성한 제2 전극부를 포함하여 구성한다.
또한, 본 발명에 따른 상기 제2 전극부의 전원패턴은 상기 투명전극에 연결하는 전극배선; 및 상기 전극배선과 연결되어, 상기 투명전극으로 전류를 공급하는 본딩전극으로 구성한 것을 특징으로 한다.
또한, 본 발명에 따른 상기 제1 반도체층, 활성층 및 제2 반도체층 중 적어도 하나의 표면은 상기 발광패턴의 영역을 제외한 나머지 영역을 부도체의 에피박막으로 형성한 것을 특징으로 한다.
또한, 본 발명에 따른 상기 제2 반도체층은 상기 투명전극과 오믹 접촉된 영역의 에피 박막을 0.3um 미만의 두께로 형성한 것을 특징으로 한다.
또한, 본 발명에 따른 상기 투명전극은 ITO(Indium Tin Oxide), TCO(Transparent Conducting Oxide), ZnO, SnO, NiO 중 어느 하나인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 투명전극은 점, 선, 원, 타원, 폐곡선, 개곡선 및 사선 중 적어도 어느 하나 이상의 형상을 갖는 것을 특징으로 한다.
또한, 본 발명은 상기 발광패턴의 영역을 제외한 나머지 영역의 제1 반도체층, 활성층 및 제2 반도체층 중 적어도 하나를 식각하고, 상기 식각된 영역을 임의의 절연물질로 패시베이션(passivation)한 것을 특징으로 한다.
또한, 본 발명은 수직형 발광다이오드 소자 또는 수평형 발광다이오드 소자 중 적어도 어느 하나인 것을 특징으로 한다.
또한, 본 발명은 개량형 발광소자를 제조하는 방법으로서, a) 제1 반도체층, 활성층 및 제2 반도체층으로 이루어진 발광에피구조의 제2 반도체층 상부에 적어도 하나 이상의 투명전극을 배열하여 임의의 발광패턴을 형성하는 단계; b) 상기 발광패턴의 영역을 제외한 영역을 절연 처리하고, 상기 발광패턴으로 전원을 공급하는 전원패턴을 형성하는 단계를 포함하여 구성한다.
또한, 본 발명에 따른 상기 a)단계는 a-1) 상기 제2 반도체층 상부에 임의의 단위 패턴층을 형성하는 단계; 및 a-2) 상기 단위 패턴층에 오믹 열 처리를 통해 투명전극을 형성하는 단계로 구성한 것을 특징으로 한다.
또한, 본 발명에 따른 상기 b)단계는 b-1) 상기 a-1)단계를 통해 형성된 단위 패턴층 이외 영역의 에피 박막을 부도체로 변환하는 단계; 및 b-2) 상기 투명전극을 전극배선을 통해 본딩전극과 연결하는 단계로 구성한 것을 특징으로 한다.
또한, 본 발명에 따른 상기 a)단계는 a-1') 상기 제2 반도체층 상부에 투명전극을 증착하고, 오믹 열 처리하는 단계; a-2') 상기 투명전극 상부에 임의의 단위 패턴층을 형성하는 단계; 및 a-3') 건식 식각을 통해 상기 단위 패턴층 이외의 영역을 격리하여 식각된 투명전극을 형성하는 단계로 구성한 것을 특징으로 한다.
또한, 본 발명에 따른 상기 b)단계는 b-1') 상기 a-3')단계를 통해 식각된 제1 반도체층, 활성층, 제2 반도체층을 더 형성하고, 상기 격리된 영역을 절연물질로 패시베이션하는 단계; 및 b-2') 상기 a-3')단계에서 식각된 투명전극을 전극배선을 통해 본딩전극과 연결하는 단계로 구성한 것을 특징으로 한다.
또한, 본 발명에 따른 상기 b-1')단계는 상기 식각된 제1 반도체층의 상부 일측에 제1 전극부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 개량형 발광소자 및 이의 제조방법은 다양한 형상을 가지는 복수의 투명전극이 선택적으로 발광되도록 제어하여 다양한 발광패턴을 자유롭게 연출할 수 있는 장점이 있다.
또한, 본 발명은 발광패턴 영역의 에피 박막 두께를 얇게 구성하고, 상기 발광패턴 영역을 제외한 영역의 에피 박막은 부도체로 형성함으로써, 상기 투명전극에서만 발광이 집중되도록 할 수 있는 장점이 있다.
또한, 본 발명은 투명전극이 제2 반도체층과 오믹 접촉하되, 전극배선 및 본딩전극은 오믹 접촉되지 않도록 구성하여 제2 전극부에서도 투명전극에만 발광이 되도록 유도할 수 있고, 이에 따라, 연출하고자하는 발광패턴의 정확성을 향상시킬 수 있다.
또한, 본 발명은 발광패턴 영역을 제외한 영역을 패시베이션하여, 투명전극 간의 간섭 및 외부전원의 유입을 차단할 수 있고, 이에 따라, 안정적인 발광패턴을 연출할 수 있는 장점이 있다.
도 1 은 종래 기술에 따른 발광소자의 평면도.
도 2 는 도 1에 따른 발광소자의 구성을 나타낸 단면도.
도 3 은 본 발명에 따른 개량형 발광소자의 구성을 나타낸 단면도.
도 4 는 도 3에 따른 개량형 발광소자의 단위 패턴을 나타낸 평면도.
도 5 는 본 발명의 다른 실시예에 따른 단위 패턴을 나타낸 평면도.
도 6 은 본 발명에 따른 개량형 발광소자의 제조방법을 개략적으로 나타낸 흐름도.
도 7 은 도 6에 따른 개량형 발광소자의 제조공정을 나타낸 도면.
도 8 은 본 발명의 다른 실시예에 따른 개량형 발광소자의 제조방법을 개략적으로 나타낸 흐름도.
도 9 는 도 8에 따른 개량형 발광소자의 제조공정을 나타낸 도면.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.
또한, 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 개량형 발광소자 및 이의 제조방법의 바람직한 실시예를 상세하게 설명한다.
(개량형 발광소자)
도 3은 본 발명에 따른 개량형 발광소자의 구성을 나타낸 단면도이고, 도 4는 도 3에 따른 개량형 발광소자의 단위 패턴을 나타낸 평면도이며, 도 5는 본 발명의 다른 실시예에 따른 단위 패턴을 나타낸 평면도이다.
도 3에 나타낸 바와 같이, 본 발명에 따른 개량형 발광소자(100)는 제1 반도체층(110), 제1 전극부(120), 활성층(130), 제2 반도체층(140) 및 제2 전극부(150)를 포함하여 구성된다.
여기서, 상기 발광소자(100)는 임의의 도전성 지지층 및 금속층 상에 발광에피구조를 성장시키고, n형 및 p형 전극을 상기 발광에피구조의 상하에 수직으로 형성하는 수직형 발광다이오드 소자가 바람직하나, 임의의 기판 상에 발광에피구조를 성장시키고, 상기 발광에피구조를 식각하여 n형 및 p형 전극을 수평으로 형성하는 수평형 발광다이오드 소자가 적용될 수도 있다.
본 발명의 실시예에서는 설명의 용이성을 위해 상기 도전성 지지층, 금속층 및 기판의 도시를 생략하였으며, 이는 통상적으로 게재된 일반적인 공지기술로서, 이에 대한 구체적인 설명 또한 생략한다.
또한, 상기 발광에피구조는 제1 반도체층(110), 활성층(130) 및 제2 반도체층(140)이 순차적으로 적층되어 빛 에너지를 생성하는 구조물을 의미하는 것임을 미리 언급한다.
상기 제1 반도체층(110)은 후술되는 활성층(130)으로 전자를 제공하도록 형성한 도전형 층으로, 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 이루어진 군에서 선택될 수 있다.
상기 제1 반도체층(110)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다.
또한, 상기 제1 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정하지 않고, 해당관련분야의 전문지식을 가진 당업자에 의해 다양한 변경설계가 가능하다.
상기 제1 전극부(120)는 상기 제1 반도체층(110)의 상부 일측 또는 하부 일측에 형성한 전극층으로서, Ti, Cr, Al, Mo, Cu, Ni, Ag, Pt, Au, La, In 또는 Se과 같은 도전성 물질 중 어느 하나 또는 하나 이상의 물질을 포함할 수 있다.
좀 더 구체적으로는, 상기 제1 전극부(120)는 수평형 발광다이오드 소자에 적용될 경우, 상기 제1 반도체층(110)의 상면이 노출될 때까지 에칭(식각)하는 메사 에칭(Mesa Etching)을 실시하고, 상기 에칭에 의해 노출된 제1 반도체층(110)의 상면 일측에 형성할 수 있는 반면, 수직형 발광다이오드 소자에 적용될 경우, 도 3과 같이, 상기 제1 반도체층(110)의 하부에 형성할 수 있다.
또한, 상기 제1 전극부(120)는 상기 제1 반도체층(110)이 n형 반도체인 경우, n형 전극인 것이 바람직하며, 이는 열 증착(thermal evaporator), 전자선증착(E-beam evaporator), 스퍼터(RF or DC sputter) 또는 다양한 전극 형성법에 의해 형성 가능하다.
상기 활성층(130)은 제1 반도체층(110) 상부에 적층하여 형성한 것으로, 상기 제1 반도체층(110)을 통해 주입되는 전자와, 후술되는 제2 반도체층(140)을 통해 주입되는 정공이 서로 접촉하여 화합물 반도체 재질 고유의 에너지 밴드에 의해서 결정되는 에너지의 빛을 방출한다.
또한, 상기 활성층(130)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있으며, 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다.
나아가, 상기 활성층(130)의 위 또는/및 아래에는 별도의 도전형 클래드층(미도시)이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
상기 제2 반도체층(140)은 활성층(130) 상부에 적층하여, 상기 활성층(130)으로 정공을 제공하도록 형성한 도전형 층으로, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.
본 발명의 실시예에서는, 상기 제1 반도체층(110)이 n형 반도체층이므로, 상기 제2 반도체층(140)은 p형 반도체층인 것이 바람직하며, 이에 따라, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다.
또한, 상기 제2 반도체층(140)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정하지 않고, 해당관련분야의 전문지식을 가진 당업자에 의해 다양한 변경설계가 가능하다.
상술한 바와 같이, 본 발명에서는 상기 제1 반도체층(110)을 n형 반도체층으로, 상기 제2 반도체층(140)을 p형 반도체층으로 설명하고 있으나, 이는 반대로 구현될 수도 있으며, 이에 따라, 제1 전극부(120) 및 제2 전극부(150)의 성질 또한 달라질 수 있고, 상기 발광에피구조는 np접합, pn접합, npn접합 및 pnp접합 구조 중 적어도 하나로 형성될 수 있다.
상기 제2 전극부(150)는 제2 반도체층(140) 상에 임의의 단위 패턴으로 형성한 전극층으로서, 도 4 내지 도 5를 참조하여, 복수개의 투명전극(151)으로 배열되는 발광패턴과, 상기 발광패턴으로 전원을 공급하는 전원패턴으로 구분될 수 있다.
상기 발광패턴의 투명전극(151)은 제2 반도체층(140)의 상부 표면에 적어도 하나 이상의 복수개로 구성되어, 임의의 파장을 갖는 빛을 발광하는 것으로, 고휘도의 빛을 발광하며, 바람직하게는, 약 600 내지 700nm 사이의 발광파장대를 갖는 것이 바람직하다.
상기 투명전극(151)은 본 발명의 실시예에 따르면, p형 전극인 것이 바람직하며, 투명성과 전도성을 동시에 달성할 수 있도록, ITO(Indium Tin Oxide) 또는 TCO(Transparent Conducting Oxide)의 투명전극을 사용하는 것이 바람직하나, 이에 한정되지 않고, ZnO, SnO, NiO 등의 도전성 투명전극이 사용될 수도 있다.
또한, 상기 투명전극(151)은 낮은 저항과 열적인 안정성을 갖추기 위해 제2 반도체층(140)의 상부 표면에 오믹 접촉되도록 형성할 수 있고, 상기 제2 반도체층(140)은 상기 투명전극(151)과 오믹 접촉된 상부 표면의 에피 박막을 1um 미만의 두께로 형성할 수 있으며, 더 바람직하게는, 0.3um 미만의 두께로 형성할 수 있다.
더불어, 상기 제1 반도체층(110), 활성층(130) 및 제2 반도체층(140) 등 발광에피구조의 적어도 하나의 표면은 상기 투명전극(151)이 형성된 영역을 제외한 나머지 영역을 부도체의 에피박막으로 형성함으로써, 상기 투명전극(151)에서만 전류가 상대적으로 잘 흐르도록 할 수 있다.
또한, 상기 발광패턴의 영역을 제외한 나머지 영역의 제1 반도체층(110), 활성층(130) 및 제2 반도체층(140) 중 적어도 하나를 식각하고, 상기 식각된 영역을 임의의 절연물질로 패시베이션(passivation)할 수도 있다.
이때, 상기 패시베이션은 상기 식각된 영역에 SiO₂로 이루어진 임의의 절연층(160)을 형성하는 방법이 적용될 수 있으며, 이에 한정되지는 않는다.
상기 발광패턴은 도 4와 같이, 서로 동일한 형상을 갖는 복수의 투명전극(151)의 배치를 통해 임의의 단위 패턴을 형성하거나, 이와 다른 실시예의 도 5와 같이, 각각의 투명전극(151)이 점, 선, 원, 타원, 폐곡선, 개곡선 및 사선 등 다양한 형상을 갖도록 구성하여, 다양한 단위 패턴을 형성할 수도 있다.
예컨대, 도 4에 도시된 투명전극(151)은 모두 발광했을 경우, '88'이란 숫자 형태의 발광패턴을 연출할 수 있게 된다.
특히, 도 5와 같이, 다양한 형상의 투명전극(151)은 선택적으로 발광함에 따라, 원형 또는 십자망선 등 다양한 발광패턴을 연출할 수 있게 된다.
한편, 상기 전원패턴은 전극배선(152) 및 본딩전극(153)을 포함하여 구성된다.
상기 전극배선(152)은 발광패턴을 이루는 각각의 투명전극(151)에 연결한 전선으로서, 후술되는 본딩전극(153)에서 상기 투명전극(151)으로 전류가 공급되도록 하는 전기적인 통로의 기능을 수행한다.
상기 본딩전극(153)은 전극배선(152)과 연결되어, 상기 투명전극(151)이 빛을 발광하도록 전류를 공급하는 것으로, 상기 투명전극(152)의 발광을 제어할 수 있는 외부전원과 전기적으로 상호작용할 수 있도록 구성한다.
여기서, 상기 전극배선(152) 및 본딩전극(153)의 개수는 도 4와 같이, 상기 투명전극(151)의 개수와 대응되도록 구성하여, 1:1의 전류작용을 할 수 있는 단위 패턴을 형성하거나, 도 5와 같이, 상기 전극배선(152)을 2중화 이상의 형태로 구성함으로써, 상기 투명전극(151)과 본딩전극(153)이 상이한 개수를 갖는 단위 패턴을 형성하는 것이 바람직하다.
또한, 상기 전극배선(152) 및 본딩전극(153)은 제2 반도체층(140)의 상부 표면과 오믹 접촉이 되지 않도록 형성할 수 있으며, 이에 따라, 상기 제2 반도체층(140) 상부 표면에 설치된 복수의 투명전극(151)에만 전류가 선택적으로 공급되어 상기 투명전극(151)들이 설치된 영역만 발광되도록 한다.
이러한 선택적인 전류의 공급은 별도의 전류제어부(미도시)를 더 구성하여 제어할 수 있으며, 이에 한정되지 않고, 본 발명의 기술적 범위 내에서 다양한 전류 제어기술의 적용이 가능함은 물론이다.
즉, 상기 전극배선(152) 및 본딩전극(153)이 이루는 전원패턴은 상기 발광패턴에 전류를 인가할 수 있는 하나의 '로직회로'를 구성하고, 상기 로직회로 또한 상기 발광패턴을 이루는 복수의 투명전극(151)에 각각 전류를 공급할 수 있는 단위 패턴을 갖게 된다.
(개량형 발광소자의 제조방법)
도 6은 본 발명에 따른 개량형 발광소자의 제조방법을 개략적으로 나타낸 흐름도이고, 도 7은 도 6에 따른 개량형 발광소자의 제조공정을 나타낸 도면이며, 도 8은 본 발명의 다른 실시예에 따른 개량형 발광소자의 제조방법을 개략적으로 나타낸 흐름도이고, 도 9는 도 8에 따른 개량형 발광소자의 제조공정을 나타낸 도면이다.
여기서, 상기 발광소자(100)의 제조공정은 임의의 도전성 지지층 및 금속층 상에 발광에피구조를 성장시키고, n형 및 p형 전극을 상기 발광에피구조의 상하에 수직으로 형성하는 수직형 발광다이오드 소자의 제조공정 또는 MOCVD를 이용하여 임의의 기판 상에 발광에피구조를 성장시키고, 상기 발광에피구조를 식각하여 n형 및 p형 전극을 수평으로 형성하는 수평형 발광다이오드 소자의 제조공정이 적용될 수 있다.
본 발명의 실시예에서는, 설명의 용이성을 위해 상기 도전성 지지층, 금속층 및 기판의 도시를 생략하였으며, 상기 도전성 지지층, 금속층 및 기판 상에 발광에피구조를 성장시키는 공정은 통상적으로 게재된 일반적인 공지기술로서, 이에 대한 구체적인 설명 또한 생략한다.
도 6을 참조하여, 본 발명에 따른 개량형 발광소자의 제조방법은 수직형 발광다이오드 소자의 제조공정으로서, 모형 단위 패턴 형성단계(S100), 에피 박막 변환단계(S200), 투명전극 형성단계(S300), 오믹 열 처리단계(S400) 및 로직회로 형성단계(S500)를 포함하여 구성된다.
먼저, 상기 S100단계의 모형 단위 패턴 형성단계에서는, 도 7의 (a)와 같이, 제2 반도체층(140) 상부에 SiO₂(이산화규소)로 이루어진 임의의 단위 패턴층(151a)을 형성한다.
이는 투명전극(151)의 단위 패턴을 형성하기 위한 모형의 단위 패턴을 형성하는 공정이며, 구체적으로는, SiO₂(이산화규소)에 감광액(Photoresist)을 스핀 코팅(Spin Coating) 방법으로 막을 만들고, 원하는 단위 패턴의 마스크를 이용하여 포토리소그라피(Photolithography)공정을 통해 감광액을 패턴한다.
상기 감광액을 씻어내고, SiO₂를 에칭한 뒤, 남아있는 감광액을 제거하면 원하고자 하는 단위 패턴층(151a)이 형성된다.
상기 S200단계의 에피 박막 변환단계에서는, 도 7의 (b)와 같이, 제1 반도체층(110), 활성층(130) 및 제2 반도체층(140) 등 발광에피구조의 전체적인 표면을 이루는 에피 박막에 특정 불순물의 이온을 주입하는 이온주입공정(ion implantation)을 통해 상기 단위 패턴층(151a) 이외 영역의 에피 박막을 부도체로 변환시킨다.
상기 S300단계의 투명전극 형성단계에서는, 도 7의 (c)와 같이, 상기 단위 패턴층(151a)에 ITO(Indium Tin Oxide), TCO(Transparent Conducting Oxide) 등의 투명도전막을 피복하고, 패터닝하여 투명전도성의 투명전극(151)을 형성한다.
이때, 상기 투명전극(151)의 패터닝 공정은 상기 ITO 또는 TCO에 감광액을 스핀 코팅 방법으로 막을 만들고, 이하, 상기 단위 패턴층(151a)의 패터닝 공정과 동일한 공정으로 이루어질 수 있으며, 이에 따라, 상기 투명전극(151)은 상기 단위 패턴층(151a)이 형성한 모형의 단위 패턴을 따라 단위 패턴을 형성할 수 있다.
상기 S400단계의 오믹 열 처리 단계에서는, 상기 투명전극(151)이 제2 반도체층(140)에 오믹 접촉되도록 열을 가하는 공정으로서, 이를 통해 고온에도 열적으로 안정하며 비교적 낮은 저항을 갖는 투명전극(151)이 형성된다.
상기 S500단계의 로직회로 형성단계에서는, 도 7의 (d)와 같이, 전극배선(152) 및 본딩전극(153, 도 3 내지 도 5 참고)을 형성하고, 상기 투명전극(151)을 전극배선(152)을 통해 본딩전극(153)과 연결하여, 상기 투명전극(151)에 전류를 인가할 수 있는 로직회로를 형성한다.
한편, 도 8 및 도 9를 참조하여, 본 발명의 다른 실시예에 따른 개량형 발광소자의 제조방법은 수평형 발광다이오드 소자의 제조공정도 함께 적용될 수 있는 제조방법으로서, 투명전극 증착단계(S100'), 오믹 열 처리단계(S200'), 모형 단위 패턴 형성단계(S300'), 에칭 단계(S400'), 절연 단계(S500') 및 로직회로 형성단계(S600')를 포함하여 구성된다.
상기 S100'단계의 투명전극 증착단계에서는, 도 9의 (a)와 같이, ITO(Indium Tin Oxide), TCO(Transparent Conducting Oxide) 등의 투명도전막을 피복 및 패터닝하여 형성한 투명전도성의 투명전극(151)을 상기 제2 반도체층(140)에 증착시킨다.
상기 S200'단계의 오믹 열 처리단계에서는, 상기 S100'단계에서 증착된 투명전극(151)이 상기 제2 반도체층(140)에 오믹 접촉되도록 열을 가한다.
상기 S300'단계의 모형 단위 패턴 형성단계에서는, 상기 오믹 접촉된 발광 전극(151) 상부에 SiO₂(이산화규소)로 이루어진 임의의 단위 패턴층(151a)을 형성한다.
이때, 상기 단위 패턴층(151a)의 패터닝 공정은, 전술하여 설명한 실시예의 공정과 동일하므로, 구체적인 설명은 생략한다.
상기 S400'단계의 에칭 단계에서는, 상기 단위 패턴층(151a) 이외의 영역을 에칭하여 격리되도록 한다.
상기 에칭 공정은 건식 식각 또는 습식 식각이 적용될 수 있으나, 상기 ITO, TCO 등의 투명전도성의 물질은 습식 식각이 용이하지 않으므로, 건식 식각을 적용하는 것이 바람직하며, 상기 건식 식각에 의해 도 9의 (b)와 같이, 식각된 제1 반도체층(110'), 활성층(130'), 제2 반도체층(140'), 투명전극(151')을 형성할 수 있다.
여기서, 상기 투명전극(151')은 건식 식각에 의해 상기 단위 패턴층(151a)이 형성한 모형의 단위 패턴을 따라 단위 패턴을 형성한다.
또한, 상기 S400'단계는 수평형 발광다이오드 소자로 구성하기 위해 상기 식각되어 노출된 제1 반도체층(110')의 상부 일측에 제1 전극부(120)를 형성하는 단계(미도시)를 더 포함할 수 있다.
상기 S500'단계의 절연 단계는, 도 9의 (c)와 같이, 상기 S400'단계를 통해 격리된 영역을 절연물질로 패시베이션하는 단계로, 상기 발광에피구조의 표면 또는 접합부에 적당한 절연처리를 함으로써, 유해한 환경을 차단하고, 디바이스 특성을 안정화한다.
이때, 상기 단위 패턴층(151a)은 제거될 수 있고, 상기 절연처리는 SiO₂로 이루어진 임의의 절연층(160)을 형성하는 방법이 적용될 수 있으며, 이에 한정되지는 않는다.
즉, 상기 투명전극(151')의 단위 패턴 영역을 제외한 영역을 패시베이션하여, 상기 투명전극(151') 간의 전류 간섭 및 외부전원의 유입을 차단할 수 있다.
상기 S600'단계의 로직회로 형성단계에서는, 도 9의 (d)와 같이, 전극배선(152) 및 본딩전극(153, 도 3 내지 도 5 참고)을 형성하고, 상기 식각된 투명전극(151')을 전극배선(152)을 통해 본딩전극(153)과 연결하여, 상기 투명전극(151')에 전류를 인가할 수 있는 로직회로를 형성한다.
따라서, 본 발명은 다양한 형상을 가지는 복수의 투명전극이 선택적으로 발광되도록 제어하여 다양한 발광패턴을 자유롭게 연출할 수 있게 된다.
또한, 발광패턴 영역의 에피 박막 두께를 얇게 구성하고, 상기 발광패턴 영역을 제외한 영역의 에피 박막은 부도체로 형성함으로써, 상기 투명전극에서만 발광이 집중되도록 할 수 있는 장점이 있다.
더불어, 투명전극이 제2 반도체층과 오믹 접촉하되, 전극배선 및 본딩전극은 오믹 접촉되지 않도록 구성하여 제2 전극부에서도 투명전극에만 발광이 되도록 유도할 수 있고, 이에 따라, 연출하고자하는 발광패턴의 정확성을 향상시킬 수 있다.
나아가, 발광패턴 영역을 제외한 영역을 패시베이션하여, 투명전극 간의 간섭 및 외부전원의 유입을 차단할 수 있고, 이에 따라, 안정적인 발광패턴을 연출할 수 있게 된다.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
또한, 본 발명의 실시예를 설명하는 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있으며, 상술된 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있으므로, 이러한 용어들에 대한 해석은 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
100 : 발광소자 110, 110' : 제1 반도체층
120 : 제1 전극부 130, 130' : 활성층
140, 140' : 제2 반도체층 150 : 제2 전극부
151, 151' : 투명전극 151a : 단위 패턴층
152 : 전극배선 153 : 본딩전극
160 : 절연층

Claims (14)

  1. 제1 반도체층(110);
    상기 제1 반도체층(110)의 상부 일측 또는 하부 일측에 형성한 제1 전극부(120);
    상기 제1 반도체층(110) 상부에 적층한 활성층(130);
    상기 활성층(130) 상부에 적층한 제2 반도체층(140); 및
    상기 제2 반도체층(140) 상에 오믹 접촉되어 임의의 파장을 갖는 빛을 발광하는 적어도 하나 이상의 투명전극(151)을 배열한 발광패턴과, 상기 제2 반도체층(140)과 절연되어 상기 발광패턴으로 전원을 공급하는 전원패턴을 형성한 제2 전극부(150)를 포함하는 개량형 발광소자.
  2. 제 1 항에 있어서,
    상기 제2 전극부(150)의 전원패턴은 상기 투명전극(151)에 연결하는 전극배선(152); 및
    상기 전극배선(152)과 연결되어, 상기 투명전극(151)으로 전류를 공급하는 본딩전극(153)으로 구성한 것을 특징으로 하는 개량형 발광소자.
  3. 제 1 항에 있어서,
    상기 제1 반도체층(110), 활성층(130) 및 제2 반도체층(140) 중 적어도 하나의 표면은 상기 발광패턴의 영역을 제외한 나머지 영역을 부도체의 에피박막으로 형성한 것을 특징으로 하는 개량형 발광소자.
  4. 제 1 항에 있어서,
    상기 제2 반도체층(140)은 상기 투명전극(151)과 오믹 접촉된 영역의 에피 박막을 0.3um 미만의 두께로 형성한 것을 특징으로 하는 개량형 발광소자.
  5. 제 1 항에 있어서,
    상기 투명전극(151)은 ITO(Indium Tin Oxide), TCO(Transparent Conducting Oxide), ZnO, SnO, NiO 중 어느 하나인 것을 특징으로 하는 개량형 발광소자.
  6. 제 1 항에 있어서,
    상기 투명전극(151)은 점, 선, 원, 타원, 폐곡선, 개곡선 및 사선 중 적어도 어느 하나 이상의 형상을 갖는 것을 특징으로 하는 개량형 발광소자.
  7. 제 1 항에 있어서,
    상기 발광패턴의 영역을 제외한 나머지 영역의 제1 반도체층(110), 활성층(130) 및 제2 반도체층(140) 중 적어도 하나를 식각하고, 상기 식각된 영역을 임의의 절연물질로 패시베이션(passivation)한 것을 특징으로 하는 개량형 발광소자.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 발광소자는 수직형 발광다이오드 소자 또는 수평형 발광다이오드 소자 중 적어도 어느 하나인 것을 특징으로 하는 개량형 발광소자.
  9. 개량형 발광소자를 제조하는 방법으로서,
    a) 제1 반도체층(110, 110'), 활성층(130, 130') 및 제2 반도체층(140, 140')으로 이루어진 발광에피구조의 제2 반도체층(140, 140') 상부에 적어도 하나 이상의 투명전극(151, 151')을 배열하여 임의의 발광패턴을 형성하는 단계; 및
    b) 상기 발광패턴의 영역을 제외한 영역을 절연 처리하고, 상기 발광패턴으로 전원을 공급하는 전원패턴을 형성하는 단계를 포함하는 개량형 발광소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 a)단계는 a-1) 상기 제2 반도체층(140) 상부에 임의의 단위 패턴층(151a)을 형성하는 단계; 및
    a-2) 상기 단위 패턴층(151a)에 오믹 열 처리를 통해 투명전극(151)을 형성하는 단계로 구성한 것을 특징으로 하는 개량형 발광소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 b)단계는 b-1) 상기 a-1)단계를 통해 형성된 단위 패턴층(151a) 이외 영역의 에피 박막을 부도체로 변환하는 단계; 및
    b-2) 상기 투명전극(151)을 전극배선(152)을 통해 본딩전극(153)과 연결하는 단계로 구성한 것을 특징으로 하는 개량형 발광소자의 제조방법.
  12. 제 9 항에 있어서,
    상기 a)단계는 a-1') 상기 제2 반도체층(140) 상부에 투명전극(151)을 증착하고, 오믹 열 처리하는 단계;
    a-2') 상기 투명전극(151) 상부에 임의의 단위 패턴층(151a)을 형성하는 단계; 및
    a-3') 건식 식각을 통해 상기 단위 패턴층(151a) 이외의 영역을 격리하여 식각된 투명전극(151')을 형성하는 단계로 구성한 것을 특징으로 하는 개량형 발광소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 b)단계는 b-1') 상기 a-3')단계를 통해 식각된 제1 반도체층(110'), 활성층(130'), 제2 반도체층(140')을 더 형성하고, 상기 격리된 영역을 절연물질로 패시베이션하는 단계; 및
    b-2') 상기 a-3')단계에서 식각된 투명전극(151')을 전극배선(152)을 통해 본딩전극(153)과 연결하는 단계로 구성한 것을 특징으로 하는 개량형 발광소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 b-1')단계는 상기 식각된 제1 반도체층(110')의 상부 일측에 제1 전극부(120)를 형성하는 단계를 더 포함하는 것을 특징으로 하는 개량형 발광소자의 제조방법.
KR1020150035837A 2015-03-16 2015-03-16 개량형 발광소자 및 이의 제조방법 KR20160118393A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150035837A KR20160118393A (ko) 2015-03-16 2015-03-16 개량형 발광소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150035837A KR20160118393A (ko) 2015-03-16 2015-03-16 개량형 발광소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20160118393A true KR20160118393A (ko) 2016-10-12

Family

ID=57173296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150035837A KR20160118393A (ko) 2015-03-16 2015-03-16 개량형 발광소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20160118393A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125416B1 (ko) 2010-05-25 2012-03-27 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125416B1 (ko) 2010-05-25 2012-03-27 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Similar Documents

Publication Publication Date Title
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
CN101877379B (zh) 发光器件
US10326047B2 (en) Light emitting diode and manufacture method thereof
TWI720026B (zh) 發光元件
KR100609118B1 (ko) 플립 칩 발광다이오드 및 그 제조방법
CN111509097B (zh) 一种大功率半导体发光器件及其制备方法
US20130062657A1 (en) Light emitting diode structure and manufacturing method thereof
TWI538184B (zh) 發光二極體陣列
CN110828625B (zh) 一种倒装芯片及其制作方法
CN111052409A (zh) 发光二极管装置及制造发光二极管装置的方法
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
JP2941743B2 (ja) 化合物半導体発光素子及びその製造方法
CN211017112U (zh) 一种倒装芯片
KR20160118393A (ko) 개량형 발광소자 및 이의 제조방법
KR20110135103A (ko) 반도체 발광 소자 및 그 제조 방법
TW201131833A (en) Optoelectronic semiconductor chip and method for manufacturing optoelectronic semiconductor chip
JP5772213B2 (ja) 発光素子
JP6210434B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
KR20050031602A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
US20170352784A1 (en) Light-emitting diode with multiple n contact structure
TWI704687B (zh) 發光二極體
KR20160077374A (ko) 전류분산특성이 우수한 발광소자
TWI629777B (zh) 發光二極體
TWI612653B (zh) 發光二極體
TWI581418B (zh) 發光二極體

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment