KR20160117331A - 열처리 장치, 열처리 방법 및 프로그램 - Google Patents

열처리 장치, 열처리 방법 및 프로그램 Download PDF

Info

Publication number
KR20160117331A
KR20160117331A KR1020160038356A KR20160038356A KR20160117331A KR 20160117331 A KR20160117331 A KR 20160117331A KR 1020160038356 A KR1020160038356 A KR 1020160038356A KR 20160038356 A KR20160038356 A KR 20160038356A KR 20160117331 A KR20160117331 A KR 20160117331A
Authority
KR
South Korea
Prior art keywords
temperature
rate model
heat treatment
processed
rate
Prior art date
Application number
KR1020160038356A
Other languages
English (en)
Other versions
KR102013484B1 (ko
Inventor
다츠야 야마구치
고지 요시이
마사후미 쇼지
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160117331A publication Critical patent/KR20160117331A/ko
Application granted granted Critical
Publication of KR102013484B1 publication Critical patent/KR102013484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 피처리체의 면간 온도차를 저감할 수 있는 열처리 장치, 열처리 방법 및 프로그램을 제공하는 것을 목적으로 한다.
열처리 장치(1)는, 반응관(2)을 가열하는 히터(11∼15)와, 반응관(2) 내에 복수 장의 반도체 웨이퍼(W)를 수용하고, 미리 정해진 온도가 될 때까지의 반응관(2) 내의 온도 및 시간을 나타내는 강온 레이트 모델을 기억하는 강온 레이트 모델 기억부와, 반응관(2) 내를 강온 레이트 모델에 나타내는 온도 및 시간으로 하는 제어부(50)를 구비하고 있다. 강온 레이트 모델 기억부는, 강온 레이트가 상이한 복수의 강온 레이트 모델이 기억되고, 반응관(2) 내는 복수의 존으로 구분되며, 존마다 강온 레이트 모델을 설정한다. 제어부(50)는, 존에 따라 강온 레이트가 상이한 강온 레이트 모델을 설정하여, 반응관(2) 내에 수용된 복수 장의 반도체 웨이퍼(W)를 가열한다.

Description

열처리 장치, 열처리 방법 및 프로그램{HEAT TREATMENT APPARATUS, HEAT TREATMENT METHOD, AND PROGRAM}
본 발명은, 반도체 웨이퍼 등의 피처리체를 처리하는 열처리 장치, 열처리 방법 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정에서는, 다수 장의 피처리체, 예컨대, 반도체 웨이퍼의 성막 처리, 산화 처리 혹은 확산 처리 등을 일괄하여 행하는 배치식의 열처리 장치가 이용되고 있다. 배치식의 열처리 장치에서는, 예컨대, 효율적으로 반도체 웨이퍼를 성막하는 것이 가능하지만, 처리 용기 내의 온도 안정까지 장기간이 걸린다고 하는 문제가 있다.
이러한 문제를 해결하기 위해서, 예컨대, 특허문헌 1에는, 웨이퍼 보트 반입시에는 목표 온도와는 상이한 온도 설정치를 출력하고, 웨이퍼 보트 반입 종료시 혹은 그 전후로 온도 설정치를 목표 온도에 대응하는 제2 온도 설정치로 변화시키는 열처리 방법이 제안되어 있다.
[특허문헌 1] 일본 특허 공개 제2002-334844호 공보
그런데, 처리 용기 내에 웨이퍼 보트가 반입됨으로써 복수의 반도체 웨이퍼가 처리 용기 내에 로드된 상태에서, 처리 용기 내를 미리 정해진 온도로 가열하여도, 처리 용기 내의 상부 영역과 하부 영역에 수용된 반도체 웨이퍼의 온도에 차이가 발생하기 쉽다고 하는 문제가 있다. 이 때문에, 처리 용기 내에 수용되는 반도체 웨이퍼의 면간 온도차를 저감할 수 있는 열처리 장치가 요구되고 있다.
본 발명은, 상기 실상을 감안하여 이루어진 것으로서, 피처리체의 면간 온도차를 저감할 수 있는 열처리 장치, 열처리 방법 및 프로그램을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 제1 관점에 따른 열처리 장치는,
복수 장의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과,
상기 처리실 내에 상기 복수 장의 피처리체를 수용하고 나서, 상기 복수 장의 피처리체가 미리 정해진 온도가 될 때까지의 처리실 내의 온도 및 시간을 나타내는 강온(降溫) 레이트 모델을 기억하는 강온 레이트 모델 기억 수단과,
상기 강온 레이트 모델 기억 수단에 기억된 강온 레이트 모델을 설정하고, 상기 처리실 내를 상기 강온 레이트 모델에서 나타내는 온도 및 시간으로 하는 열처리 실행 수단을 포함하며,
상기 강온 레이트 모델 기억 수단에는, 강온 레이트가 상이한 복수의 강온 레이트 모델이 기억되고,
상기 처리실은 복수의 존으로 구분되며, 이 존마다 상기 강온 레이트 모델을 설정 가능하고,
상기 열처리 실행 수단은, 적어도, 상기 처리실 내에 수용된 피처리체가 가열되기 쉬운 존에 강온 레이트가 빠른 강온 레이트 모델을 설정하거나 또는 상기 처리실 내에 수용된 피처리체가 가열되기 어려운 존에 강온 레이트가 느린 강온 레이트 모델을 설정하여, 상기 처리실 내에 수용된 복수 장의 피처리체를 가열하는 것을 특징으로 한다.
상기 열처리 실행 수단은, 예컨대, 상기 처리실 내의 상부 존에 강온 레이트가 가장 빠른 강온 레이트 모델을 설정하고, 상기 처리실 내의 하부 존측으로 진행함에 따라, 강온 레이트가 느린 강온 레이트 모델을 설정한다.
상기 열처리 실행 수단은, 예컨대, 상기 존마다 상이한 강온 레이트 모델을 설정한다.
본 발명의 제2 관점에 따른 열처리 방법은,
복수 장의 피처리체를 수용하는 처리실 내를 가열하는 가열 공정과,
상기 처리실 내에 상기 복수 장의 피처리체를 수용하고 나서, 상기 복수 장의 피처리체가 미리 정해진 온도가 될 때까지의 처리실 내의 온도 및 시간을 나타내는 강온 레이트 모델을 기억하는 강온 레이트 모델 기억 공정과,
상기 강온 레이트 모델 기억 공정에서 기억된 강온 레이트 모델을 설정하고, 상기 처리실 내를 상기 강온 레이트 모델에서 나타내는 온도 및 시간으로 하는 열처리 실행 공정을 포함하며,
상기 강온 레이트 모델 기억 공정에서는, 강온 레이트가 상이한 복수의 강온 레이트 모델이 기억되고,
상기 처리실은 복수의 존으로 구분되며, 이 존마다 상기 강온 레이트 모델을 설정 가능하고,
상기 열처리 실행 공정에서는, 적어도, 상기 처리실 내에 수용된 피처리체가 가열되기 쉬운 존에 강온 레이트가 빠른 강온 레이트 모델을 설정하거나 또는 상기 처리실 내에 수용된 피처리체가 가열되기 어려운 존에 강온 레이트가 느린 강온 레이트 모델을 설정하여, 상기 처리실 내에 수용된 복수 장의 피처리체를 가열하는 것을 특징으로 한다.
본 발명의 제3 관점에 따른 프로그램은,
컴퓨터를,
복수 장의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단,
상기 처리실 내에 상기 복수 장의 피처리체를 수용하고 나서, 상기 복수 장의 피처리체가 미리 정해진 온도가 될 때까지의 처리실 내의 온도 및 시간을 나타내는 강온 레이트 모델을 기억하는 강온 레이트 모델 기억 수단,
상기 가열 수단에, 상기 강온 레이트 모델 기억 수단에 기억된 강온 레이트 모델을 설정하고, 상기 처리실 내를 상기 강온 레이트 모델에서 나타내는 온도 및 시간으로 하는 열처리 실행 수단으로서 기능시키며,
상기 강온 레이트 모델 기억 수단에는, 강온 레이트가 상이한 복수의 강온 레이트 모델이 기억되고,
상기 처리실은 복수의 존으로 구분되며,
상기 가열 수단은, 상기 존마다 상기 강온 레이트 모델을 설정 가능하고,
상기 열처리 실행 수단은, 적어도, 상기 처리실 내에 수용된 피처리체가 가열되기 쉬운 존에 강온 레이트가 빠른 강온 레이트 모델을 설정하거나 또는 상기 처리실 내에 수용된 피처리체가 가열되기 어려운 존에 강온 레이트가 느린 강온 레이트 모델을 설정하여, 상기 처리실 내에 수용되는 복수 장의 피처리체를 가열하는 것을 특징으로 한다.
본 발명에 따르면, 피처리체의 면간 온도차를 저감할 수 있다.
도 1은 본 발명의 실시형태에 따른 열처리 장치의 구조를 나타낸 도면이다.
도 2는 반응관 내의 존을 나타낸 도면이다.
도 3은 도 1의 제어부의 구성예를 나타낸 도면이다.
도 4는 강온 레이트 모델의 일례를 나타낸 도면이다.
도 5는 열처리를 설명하기 위한 흐름도이다.
도 6은 본 실시형태에 있어서의 각 존의 반도체 웨이퍼의 온도와 로드 후의 시간의 관계를 나타낸 도면이다.
도 7은 종래의 각 존의 반도체 웨이퍼의 온도와 로드 후의 시간의 관계를 나타낸 도면이다.
이하, 본 발명의 열처리 장치, 열처리 방법, 및, 프로그램을, 도 1에 나타낸 배치식의 종형 열처리 장치에 적용한 경우를 예로 본 실시형태를 설명한다.
도 1에 도시된 바와 같이, 본 실시형태의 열처리 장치(1)는, 대략 원통형이며 천정이 있는 반응관(2)을 구비하고 있다. 반응관(2)은, 그 길이 방향이 수직 방향을 향하도록 배치되어 있다. 반응관(2)은, 내열 및 내부식성이 우수한 재료, 예컨대, 석영에 의해 형성되어 있다.
반응관(2)의 하측에는, 대략 원통형의 매니폴드(3)가 설치되어 있다. 매니폴드(3)는, 그 상단이 반응관(2)의 하단과 기밀하게 접합되어 있다. 매니폴드(3)에는, 반응관(2) 내의 가스를 배기하기 위한 배기관(4)이 기밀하게 접속되어 있다. 배기관(4)에는, 밸브, 진공 펌프 등으로 이루어진 압력 조정부(5)가 설치되어 있고, 반응관(2) 내를 원하는 압력(진공도)으로 조정한다.
매니폴드(3)(반응관(2))의 아래쪽에는, 덮개(6)가 배치되어 있다. 덮개(6)는, 보트 엘리베이터(7)에 의해 상하 이동 가능하게 구성되고, 보트 엘리베이터(7)에 의해 덮개(6)가 상승하면 매니폴드(3)(반응관(2))의 하방측(로구 부분)이 폐쇄되고, 보트 엘리베이터(7)에 의해 덮개(6)가 하강하면 반응관(2)의 하방측(로구 부분)이 개구되도록 배치되어 있다.
덮개(6)의 상부에는, 보온통(단열체)(8)을 통해 웨이퍼 보트(9)가 설치되어 있다. 웨이퍼 보트(9)는, 피처리체, 예컨대, 반도체 웨이퍼(W)를 수용(유지)하는 웨이퍼 유지구이며, 본 실시형태에서는, 반도체 웨이퍼(W)가 수직 방향으로 미리 정해진 간격을 두고 복수 장, 예컨대, 150장 수용 가능하게 구성되어 있다. 그리고, 웨이퍼 보트(9)에 반도체 웨이퍼(W)를 수용하고, 보트 엘리베이터(7)에 의해 덮개(6)를 상승시킴으로써, 반도체 웨이퍼(W)가 반응관(2) 내에 로드된다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록, 예컨대, 저항 발열체로 이루어진 히터부(10)가 설치되어 있다. 이 히터부(10)에 의해 반응관(2)의 내부가 미리 정해진 온도로 가열되고, 이 결과, 반도체 웨이퍼(W)가 미리 정해진 온도로 가열된다. 히터부(10)는, 예컨대, 5단으로 배치된 히터(11∼15)로 구성되고, 히터(11∼15)에는, 각각 히터 컨트롤러(16∼20)가 접속되어 있다. 이 때문에, 이 히터 컨트롤러(16∼20)에 각각 독립적으로 전력을 공급함으로써, 히터(11∼15)를 각각 독립적으로 원하는 온도로 가열할 수 있다. 이와 같이, 반응관(2) 내부는, 이 히터(11∼15)에 의해, 도 2에 도시된 바와 같은 5개의 존으로 구분되어 있다. 예컨대, 반응관(2) 내의 TOP(ZONE1)을 가열하는 경우에는, 히터 컨트롤러(16)를 제어하여 히터(11)를 원하는 온도로 가열한다. 반응관(2) 내의 CENTER(CTR(ZONE3))를 가열하는 경우에는, 히터 컨트롤러(18)를 제어하여 히터(13)를 원하는 온도로 가열한다. 반응관(2) 내의 BOTTOM(BTM(ZONE5))을 가열하는 경우에는, 히터 컨트롤러(20)를 제어하여 히터(15)를 원하는 온도로 가열한다.
또한, 매니폴드(3)에는, 반응관(2) 내에 처리 가스를 공급하는 복수의 처리 가스 공급관이 설치되어 있다. 또한, 도 1에서는, 매니폴드(3)에 처리 가스를 공급하는 3개의 처리 가스 공급관(21∼23)을 나타내고 있다. 처리 가스 공급관(21)은, 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 상부 부근(ZONE1)까지 연장되도록 형성되어 있다. 처리 가스 공급관(22)은, 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 중앙 부근(ZONE3)까지 연장되도록 형성되어 있다. 처리 가스 공급관(23)은, 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 하부 부근(ZONE5)까지 연장되도록 형성되어 있다.
각 처리 가스 공급관(21∼23)에는 각각 유량 조정부(24∼26)가 설치되어 있다. 유량 조정부(24∼26)는, 처리 가스 공급관(21∼23) 내를 흐르는 처리 가스의 유량을 조정하기 위한 매스 플로우 컨트롤러(MFC) 등으로 구성되어 있다. 이 때문에, 처리 가스 공급관(21∼23)으로부터 공급되는 처리 가스는, 유량 조정부(24∼26)에 의해 원하는 유량으로 조정되어, 각각 반응관(2) 내로 공급된다.
또한, 열처리 장치(1)는, 반응관(2) 내의 가스 유량, 압력, 처리 분위기의 온도와 같은 처리 파라미터를 제어하기 위한 제어부(컨트롤러)(50)를 구비하고 있다. 제어부(50)는, 유량 조정부(24∼26), 압력 조정부(5), 히터(11∼15)의 히터 컨트롤러(16∼20) 등에 제어 신호를 출력한다. 도 3에 제어부(50)의 구성을 나타낸다.
도 3에 도시된 바와 같이, 제어부(50)는, 강온 레이트 모델 기억부(51)와, 레시피 기억부(52)와, ROM(Read Only Memory)(53)과, RAM(Random Access Memory)(54)과, I/O(Input/Output Port) 포트(55)와, CPU(Central Processing Unit)(56)와, 이들을 서로 접속하는 버스(57)로 구성되어 있다.
강온 레이트 모델 기억부(51)에는, 강온 레이트가 상이한 복수의 강온 레이트 모델이 기억되어 있다. 강온 레이트 모델은, 반도체 웨이퍼(W)를 반응관(2) 내에 로드하고 나서 반도체 웨이퍼(W)가 미리 정해진 온도가 될 때까지의 반응관(2) 내의 온도와 시간의 관계를 나타낸 모델이다. 도 4에 강온 레이트 모델의 일례를 나타낸다. 도 4에 도시된 바와 같이, 강온 레이트 모델은, 예컨대, 반응관(2) 내에 수용된 반도체 웨이퍼(W)를 100℃로 가열하는 경우, 스탠바이 온도를 200℃까지 올리고, 그 후, 반응관(2) 내의 온도를 100℃까지 서서히 강온하는 강온 레이트를 나타낸 모델이다.
일반적으로, 반응관(2) 내에 웨이퍼 보트(9)가 반입됨으로써 복수의 반도체 웨이퍼(W)가 반응관(2) 내에 로드되고, 반도체 웨이퍼(W)를 미리 정해진 온도로 가열하는 경우, 반응관(2)의 상부 영역(TOP)에 수용된 반도체 웨이퍼(W)의 온도와, 하부 영역(BTM)에 수용된 반도체 웨이퍼(W)의 온도 사이에는 차이가 발생하기 쉽다. 본 발명에서는, 이러한 반도체 웨이퍼(W)의 면간 온도차를 저감하기 위해서, 예컨대, 존에 따라, 강온 레이트가 상이한 강온 레이트 모델을 지정하고, 반도체 웨이퍼(W)를 미리 정해진 온도로 가열한다. 예컨대, 반응관(2) 내의 TOP(ZONE1)에 강온 레이트가 빠른 강온 레이트 모델을 지정하고, 반응관(2) 내의 BTM(ZONE5)측으로 진행함에 따라 강온 레이트가 느린 강온 레이트 모델을 지정한다. 이에 따라, 반응관(2) 내에 수용된 반도체 웨이퍼(W)의 온도가 균일하게 되어, 반응관(2) 내에 수용되는 반도체 웨이퍼(W)의 면간 온도차를 저감할 수 있다.
레시피 기억부(52)에는, 이 열처리 장치(1)에서 실행되는 성막 처리의 종류에 따라, 제어 절차를 정하는 프로세스용 레시피가 기억되어 있다. 프로세스용 레시피는, 사용자가 실제로 행하는 처리(프로세스)마다 준비되는 레시피로서, 반응관(2)으로의 반도체 웨이퍼(W)의 로드에서부터, 처리를 끝낸 반도체 웨이퍼(W)를 언로드할 때까지의 온도, 시간, 가스 유량 등을 규정한다. 구체적으로는, 각부의 온도 변화, 반응관(2) 내의 압력 변화, 가스의 공급 개시 및 정지의 타이밍, 공급량 등을 규정한다.
ROM(53)은, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리, 하드 디스크 등으로 구성되며, CPU(56)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(54)은, CPU(56)의 워크 에이리어 등으로서 기능한다.
I/O 포트(55)는, 온도, 압력, 가스의 유량에 관한 측정 신호를 CPU(56)에 공급함과 더불어, CPU(56)가 출력하는 제어 신호를 각부(압력 조정부(5), 히터(11∼15)의 히터 컨트롤러(16∼20), 유량 조정부(24∼26) 등)에 출력한다. 또한, I/O 포트(55)에는, 조작자가 열처리 장치(1)를 조작하는 조작 패널(58)이 접속되어 있다.
CPU(56)는, 제어부(50)의 중추를 구성하고, ROM(53)에 기억된 동작 프로그램을 실행하며, 조작 패널(58) 등의 지시에 따라, 레시피 기억부(52)에 기억되어 있는 프로세스용 레시피를 따라 열처리 장치(1)의 동작을 제어한다.
버스(57)는, 각부 사이에서 정보를 전달한다.
다음에, 이상과 같이 구성된 열처리 장치(1)를 이용한 열처리 방법(열처리)에 대해서 설명한다. 이하, 본 실시형태에서는, 200℃로 가열한 반응관(2) 내에 복수의 반도체 웨이퍼(W)를 로드하여, 이들 반도체 웨이퍼(W)를 100℃로 가열하는 경우를 예로 설명한다. 도 5는 열처리를 설명하기 위한 흐름도이다. 또한, 이하의 설명에 있어서, 열처리 장치(1)를 구성하는 각부의 동작은, 제어부(50)(CPU(56))에 의해 제어되어 있다.
우선, CPU(56)는, 강온 레이트 모델 기억부(51)에 기억되어 있는 강온 레이트가 상이한 복수의 강온 레이트 모델 중에서, 존마다, 강온 레이트 모델을 설정한다(단계 S1). 예컨대, CPU(56)는, 반응관(2) 내의 TOP(ZONE1)에 강온 레이트가 가장 빠른 강온 레이트 모델(도 4의 가장 강온 구배가 급한 강온 레이트 모델)을 설정하고, 반응관(2) 내의 BTM(ZONE5)측으로 진행함에 따라, 강온 레이트가 느린 강온 레이트 모델(도 4의 강온 구배가 완만한 강온 레이트 모델)을 설정하도록, ZONE1∼ZONE5에 각각 상이한 강온 레이트의 강온 레이트 모델을 설정한다.
다음에, CPU(56)는, 히터(11∼15)의 히터 컨트롤러(16∼20)를, 각각 설정한 강온 레이트 모델의 온도, 예컨대, 도 4에 도시된 바와 같이, 200℃가 되도록 제어한다. 또한, CPU(56)는, 보트 엘리베이터(7)(덮개(6))를 강하시켜, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(9)를 덮개(6) 상에 배치한다. 계속해서, CPU(56)는 보트 엘리베이터(7)(덮개(6))를 상승시켜, 웨이퍼 보트(9)(반도체 웨이퍼(W))를 반응관(2) 내에 로드한다(단계 S2).
반도체 웨이퍼(W)가 반응관(2) 내에 로드되면, CPU(56)는, 히터 컨트롤러(16∼20)를 제어하여 히터(11∼15)를, 각각 설정한 강온 레이트 모델의 온도로 강온시키고, 예컨대, 도 4에 도시된 바와 같이, 반도체 웨이퍼(W)가 100℃가 되도록 가열한다(단계 S3). 그리고, 반도체 웨이퍼(W)가 100℃로 가열되면, CPU(56)는, 원하는 열처리를 실행(단계 S4)한 후, 보트 엘리베이터(7)(덮개(6))를 강하시켜, 웨이퍼 보트(9)(반도체 웨이퍼(W))를 반응관(2) 밖으로 언로드하고(단계 S5), 이 처리를 종료한다.
다음에, 본 발명의 효과를 확인하기 위해, 상기 실시형태의 열처리에 의해 반도체 웨이퍼(W)를 가열한 경우에 대해서, 각 존의 반도체 웨이퍼(W)의 온도와 로드 후의 시간의 관계를 측정하였다. 결과를 도 6에 나타낸다. 또한, 비교를 위해, 하나의 강온 레이트 모델만을 이용한 열처리에 의해 반도체 웨이퍼(W)를 가열한 경우에 있어서의 각 존의 반도체 웨이퍼(W)의 온도와 로드 후의 시간의 관계를 측정한 결과를 도 7에 나타낸다.
도 6 및 도 7에 도시된 바와 같이, 반응관(2) 내의 TOP에 강온 레이트가 가장 빠른 강온 레이트 모델을 설정하고, 반응관(2) 내의 BTM측으로 진행함에 따라, 강온 레이트가 느린 강온 레이트 모델을 설정함으로써, 반응관(2) 내에 수용된 반도체 웨이퍼(W)의 온도가 균일하게 되어, 반도체 웨이퍼(W)의 면간 온도차를 절반인 10℃로 저감할 수 있는 것이 확인되었다.
이와 같이, 반도체 웨이퍼(W)의 면간 온도차를 저감할 수 있기 때문에, 반도체 웨이퍼(W)에 가해지는 열(열 이력)을 가지런히 할 수 있다. 반도체 웨이퍼(W)에 가해지는 열 이력이 가지런해지면, 열처리의 변동을 적게 할 수 있어, 열처리의 재현성을 향상시킬 수 있다. 또한, 열처리 장치(1)에서는, 반도체 웨이퍼(W)의 온도가 안정되는 것을 대기하고 나서 열처리를 행하는 것이기 때문에, 반도체 웨이퍼(W)의 온도가 빠르게 안정되게 되어, 열처리의 시간을 단축할 수 있어, 열처리의 생산성을 향상시킬 수 있다.
또한, 예컨대, 불순물이 주입되어 있는 기판을 처리하는 경우에, 열이 가해지면 불순물이 확산되는 경우가 있는 바와 같이, 처리에 따라서는, 이전의 공정에서 행해진 비처리체의 열이력이 문제가 되는 경우가 있다. 본 실시형태에서는, 반도체 웨이퍼(W)에 가해지는 열이력이 가지런해져 있기 때문에, 열이력을 조정하지 않고, 열처리의 재현성을 향상시킬 수 있다.
이상 설명한 바와 같이, 본 실시형태에 따르면, 반응관(2) 내의 TOP에 강온 레이트가 가장 빠른 강온 레이트 모델을 설정하고, 반응관(2) 내의 BTM측으로 진행함에 따라, 강온 레이트가 느린 강온 레이트 모델을 설정하고 있기 때문에, 반응관(2) 내에 수용된 반도체 웨이퍼(W)의 온도가 균일하게 되어, 반도체 웨이퍼(W)의 면간 온도차를 저감할 수 있다.
또한, 본 발명은, 상기한 실시형태에 한정되지 않고, 여러 가지 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시형태에 대해서 설명한다.
상기 실시형태에서는, 모든 존에 상이한 강온 레이트의 강온 레이트 모델을 설정한 경우를 예로 본 발명을 설명하였지만, 반응관(2) 내에 수용된 반도체 웨이퍼(W)가 가열되기 쉬운 개소에서 강온 레이트가 가장 빠른 강온 레이트 모델을 설정하거나, 반응관(2) 내에 수용된 반도체 웨이퍼(W)가 가열되기 어려운 개소에서 강온 레이트가 가장 느린 강온 레이트 모델을 설정하고 있으면 되고, 강온 레이트 모델을 여러 가지로 설정 가능하다. 예컨대, 반응관(2) 내의 TOP에 강온 레이트가 가장 빠른 강온 레이트 모델을 설정하고, 반응관(2) 내의 BTM에 강온 레이트가 가장 느린 강온 레이트 모델을 설정함과 더불어, 이들 사이의 3개의 존에 양자의 중간인 강온 레이트의 강온 레이트 모델을 설정하도록, 상이한 존에 동일한 강온 레이트의 강온 레이트 모델을 설정하여도 좋다. 이 경우에도, 반도체 웨이퍼(W)의 면간 온도차를 저감할 수 있다.
상기 실시형태에서는, 히터의 단수(존의 수)가 5단인 경우를 예로 본 발명을 설명하였지만, 4단 이하여도 좋고, 6단 이상이어도 좋다. 또한, 각 존으로부터 추출하는 반도체 웨이퍼(W)의 수 등은 임의로 설정할 수 있다.
상기 실시형태에서는, 단관 구조의 배치식 열처리 장치의 경우를 예로 본 발명을 설명하였지만, 예컨대, 반응관(2)이 내관과 외관으로 구성된 이중관 구조의 배치식 종형 열처리 장치에 본 발명을 적용하는 것도 가능하다. 본 발명은, 반도체 웨이퍼(W)의 처리에 한정되지 않고, 예컨대, FPD(Flat Panel Display) 기판, 유리 기판, PDP(Plasma Display Panel) 기판 등의 처리에도 적용할 수 있다.
본 발명의 실시형태에 따른 제어부(50)는, 전용의 시스템에 상관없이, 통상의 컴퓨터 시스템을 이용하여 실현할 수 있다. 예컨대, 범용 컴퓨터에, 전술한 처리를 실행하기 위한 프로그램을 저장한 기록 매체(플렉시블 디스크, CD-ROM(Compact Disc Read Only Memory) 등)로부터 상기 프로그램을 인스톨함으로써, 전술한 처리를 실행하는 제어부(50)를 구성할 수 있다.
그리고, 이들 프로그램을 공급하기 위한 수단은 임의이다. 전술한 바와 같이 미리 정해진 기록 매체를 통해 공급할 수 있는 것 이외에, 예컨대, 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급하여도 좋다. 이 경우, 예컨대, 통신 네트워크의 게시판(BBS: Bulletin Board System)에 상기 프로그램을 게시하고, 이것을 네트워크를 통해 반송파에 중첩시켜 제공하여도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하여, OS(Operating System)의 제어 하에서, 다른 애플리케이션 프로그램과 마찬가지로 실행함으로써, 전술한 처리를 실행할 수 있다.
본 발명은 반도체 웨이퍼 등의 피처리체를 열처리하는 열처리 장치, 열처리 방법, 및 프로그램에 유용하다.
1 : 열처리 장치
2 : 반응관
3 : 매니폴드
6 : 덮개
9 : 웨이퍼 보트
10 : 히터부
11∼15 : 히터
16∼20 : 히터 컨트롤러
21∼23 : 처리 가스 공급관
24∼26 : 유량 조정부
50 : 제어부
51 : 강온 레이트 모델 기억부
52 : 레시피 기억부
53 : ROM
54 : RAM
56 : CPU
W : 반도체 웨이퍼

Claims (5)

  1. 복수 장의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과,
    상기 처리실 내에 상기 복수 장의 피처리체를 수용하고 나서, 상기 복수 장의 피처리체가 미리 정해진 온도가 될 때까지의 처리실 내의 온도 및 시간을 나타내는 강온(降溫) 레이트 모델을 기억하는 강온 레이트 모델 기억 수단과,
    상기 강온 레이트 모델 기억 수단에 기억된 강온 레이트 모델을 설정하고, 상기 처리실 내를 상기 강온 레이트 모델에서 나타내는 온도 및 시간으로 하는 열처리 실행 수단을 포함하며,
    상기 강온 레이트 모델 기억 수단에는, 강온 레이트가 상이한 복수의 강온 레이트 모델이 기억되고,
    상기 처리실은 복수의 존으로 구분되며, 이 존마다 상기 강온 레이트 모델을 설정 가능하고,
    상기 열처리 실행 수단은, 적어도, 상기 처리실 내에 수용된 피처리체가 가열되기 쉬운 존에 강온 레이트가 빠른 강온 레이트 모델을 설정하거나 또는 상기 처리실 내에 수용된 피처리체가 가열되기 어려운 존에 강온 레이트가 느린 강온 레이트 모델을 설정하여, 상기 처리실 내에 수용된 복수 장의 피처리체를 가열하는 것을 특징으로 하는 열처리 장치.
  2. 제1항에 있어서, 상기 열처리 실행 수단은, 상기 처리실 내의 상부 존에 강온 레이트가 가장 빠른 강온 레이트 모델을 설정하고, 상기 처리실 내의 하부 존측으로 진행함에 따라, 강온 레이트가 느린 강온 레이트 모델을 설정하는 것을 특징으로 하는 열처리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 열처리 실행 수단은, 상기 존마다 상이한 강온 레이트 모델을 설정하는 것을 특징으로 하는 열처리 장치.
  4. 복수 장의 피처리체를 수용하는 처리실 내를 가열하는 가열 공정과,
    상기 처리실 내에 상기 복수 장의 피처리체를 수용하고 나서, 상기 복수 장의 피처리체가 미리 정해진 온도가 될 때까지의 처리실 내의 온도 및 시간을 나타내는 강온 레이트 모델을 기억하는 강온 레이트 모델 기억 공정과,
    상기 강온 레이트 모델 기억 공정에서 기억된 강온 레이트 모델을 설정하고, 상기 처리실 내를 상기 강온 레이트 모델에서 나타내는 온도 및 시간으로 하는 열처리 실행 공정을 포함하며,
    상기 강온 레이트 모델 기억 공정에서는, 강온 레이트가 상이한 복수의 강온 레이트 모델이 기억되고,
    상기 처리실은 복수의 존으로 구분되며, 이 존마다 상기 강온 레이트 모델을 설정 가능하고,
    상기 열처리 실행 공정에서는, 적어도, 상기 처리실 내에 수용된 피처리체가 가열되기 쉬운 존에 강온 레이트가 빠른 강온 레이트 모델을 설정하거나 또는 상기 처리실 내에 수용된 피처리체가 가열되기 어려운 존에 강온 레이트가 느린 강온 레이트 모델을 설정하여, 상기 처리실 내에 수용된 복수 장의 피처리체를 가열하는 것을 특징으로 하는 열처리 방법.
  5. 컴퓨터를,
    복수 장의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단,
    상기 처리실 내에 상기 복수 장의 피처리체를 수용하고 나서, 상기 복수 장의 피처리체가 미리 정해진 온도가 될 때까지의 처리실 내의 온도 및 시간을 나타내는 강온 레이트 모델을 기억하는 강온 레이트 모델 기억 수단,
    상기 가열 수단에, 상기 강온 레이트 모델 기억 수단에 기억된 강온 레이트 모델을 설정하고, 상기 처리실 내를 상기 강온 레이트 모델에서 나타내는 온도 및 시간으로 하는 열처리 실행 수단으로서 기능시키며,
    상기 강온 레이트 모델 기억 수단에는, 강온 레이트가 상이한 복수의 강온 레이트 모델이 기억되고,
    상기 처리실은 복수의 존으로 구분되며,
    상기 가열 수단은, 상기 존마다 상기 강온 레이트 모델을 설정 가능하고,
    상기 열처리 실행 수단은, 적어도, 상기 처리실 내에 수용된 피처리체가 가열되기 쉬운 존에 강온 레이트가 빠른 강온 레이트 모델을 설정하거나 또는 상기 처리실 내에 수용된 피처리체가 가열되기 어려운 존에 강온 레이트가 느린 강온 레이트 모델을 설정하여, 상기 처리실 내에 수용된 복수 장의 피처리체를 가열하는 것을 특징으로 하는, 매체에 저장된 프로그램.
KR1020160038356A 2015-03-31 2016-03-30 열처리 장치, 열처리 방법 및 프로그램 KR102013484B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015074088A JP6358977B2 (ja) 2015-03-31 2015-03-31 熱処理装置、熱処理方法、及び、プログラム
JPJP-P-2015-074088 2015-03-31

Publications (2)

Publication Number Publication Date
KR20160117331A true KR20160117331A (ko) 2016-10-10
KR102013484B1 KR102013484B1 (ko) 2019-08-22

Family

ID=57016301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160038356A KR102013484B1 (ko) 2015-03-31 2016-03-30 열처리 장치, 열처리 방법 및 프로그램

Country Status (4)

Country Link
US (1) US9905442B2 (ko)
JP (1) JP6358977B2 (ko)
KR (1) KR102013484B1 (ko)
TW (1) TWI618150B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023182031A1 (ja) * 2022-03-24 2023-09-28 東京エレクトロン株式会社 基板処理装置、および基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161640A (ja) * 1993-12-02 1995-06-23 Matsushita Electric Ind Co Ltd 熱処理炉の温度制御方法
KR100282464B1 (ko) * 1993-09-09 2001-04-02 마쓰바 구니유키 열처리장치의 온도제어방법 및 장치
JP2002334844A (ja) 2001-03-05 2002-11-22 Tokyo Electron Ltd 熱処理装置及び熱処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181549A (ja) * 1998-12-17 2000-06-30 Kokusai Electric Co Ltd 熱処理炉の温度制御方法
JP4553227B2 (ja) * 2000-02-18 2010-09-29 東京エレクトロン株式会社 熱処理方法
EP1320124B1 (en) * 2000-07-25 2008-03-12 Tokyo Electron Limited Method of determining heat treatment conditions
JP4514915B2 (ja) * 2000-07-25 2010-07-28 東京エレクトロン株式会社 熱処理装置、基板の熱処理方法、および処理レシピを記録した媒体
JP2002252220A (ja) * 2000-10-27 2002-09-06 Tokyo Electron Ltd 熱処理システム及び熱処理方法
JP4222461B2 (ja) * 2000-11-07 2009-02-12 東京エレクトロン株式会社 バッチ式熱処理方法
US6864466B2 (en) * 2001-03-08 2005-03-08 Aviza Technology, Inc. System and method to control radial delta temperature
JP5040213B2 (ja) * 2006-08-15 2012-10-03 東京エレクトロン株式会社 熱処理装置、熱処理方法及び記憶媒体
US8354135B2 (en) * 2008-03-17 2013-01-15 Tokyo Electron Limited Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
JP5049303B2 (ja) * 2008-03-17 2012-10-17 東京エレクトロン株式会社 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP5043776B2 (ja) * 2008-08-08 2012-10-10 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282464B1 (ko) * 1993-09-09 2001-04-02 마쓰바 구니유키 열처리장치의 온도제어방법 및 장치
JPH07161640A (ja) * 1993-12-02 1995-06-23 Matsushita Electric Ind Co Ltd 熱処理炉の温度制御方法
JP2002334844A (ja) 2001-03-05 2002-11-22 Tokyo Electron Ltd 熱処理装置及び熱処理方法

Also Published As

Publication number Publication date
JP2016195167A (ja) 2016-11-17
TWI618150B (zh) 2018-03-11
US20160293457A1 (en) 2016-10-06
US9905442B2 (en) 2018-02-27
KR102013484B1 (ko) 2019-08-22
TW201705294A (zh) 2017-02-01
JP6358977B2 (ja) 2018-07-18

Similar Documents

Publication Publication Date Title
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US20070148606A1 (en) Vertical heat treatment device and method controlling the same
US10096499B2 (en) Substrate processing method, program, control apparatus, film forming apparatus, and substrate processing system
US10640871B2 (en) Heat treatment system, heat treatment method, and program
KR101578576B1 (ko) 열처리 시스템, 열처리 방법 및 기록 매체
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR102103618B1 (ko) 열 처리 장치, 열 처리 장치의 조정 방법 및 프로그램
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
KR101654631B1 (ko) 열처리 장치 및 열처리 장치의 제어 방법
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
KR20160117331A (ko) 열처리 장치, 열처리 방법 및 프로그램
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
JP2016143794A (ja) 処理システム、処理方法、及び、プログラム
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP2002158217A (ja) 縦型熱処理装置及び熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right