KR20160111791A - 플레이트부의 제조 방법 및 프로브 카드 - Google Patents

Abstract

플레이트부의 제조 방법이 개시되며, 상기 플레이트부의 제조 방법은, 상기 복수 개의 상호 접속 구조체의 하부가 상하로 관통 배치되는 제1 적층체를 형성하는 단계; 상기 복수 개의 상호 접속 구조체의 상부가 상하로 관통 배치되는 제2 적층체를 형성하는 단계; 상기 제1 적층체 및 상기 제2 적층체 사이에 적층되어 상기 복수 개의 상호 접속 구조체의 적어도 일부가 관통 배치되는 n 개의 적층체를 형성하는 단계; 및 상기 제1 적층체, 상기 제2 적층체 및 상기 n 개의 적층체를 적층하는 단계를 포함한다.

Description

플레이트부의 제조 방법 및 프로브 카드{METHOD FOR MANUFACTURING PLATE AND PROBE CARD}

본원은 플레이트부의 제조 방법 및 프로브 카드에 관한 것이다.

일반적으로 반도체 패키지는 최종적으로 검사 장치에 의해 각종 전기 시험을 통한 특성 측정 또는 불량 검사를 받게 된다. 이때, 검사 장치에 설치된 검사용 인쇄 회로 기판의 회로 패턴과 반도체 패키지를 전기적으로 연결하기 위해 프로브 카드가 사용된다.

일반적으로, 이러한 프로브 카드는, 프로브 및 프로브가 삽입되는 전도성 범프를 포함하며, 이러한 프로브 카드의 제조 방법이 등록특허 제10-0823310호에 개시된바 있다. 개시된 프로브 카드 제조 방법은 전도성 범프를 소정의 높이로 형성한후, 형성된 전도성 범프의 내부에 프로브 삽입홀을 형성함으로써 프로브가 삽입되는 전도성 범프를 형성한다.

그런데, 이러한 전도성 범프의 형성 방법에 의하면, 프로브 삽입홀이 형성되기 전에, 전도성 범프의 높이가 설정되는바, 프로브의 높이에 변화가 발생하는 경우, 전도성 범프가 프로브의 높이 변화에 대응하지 못한다는 문제점이 있었다.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 상호 접속 구조체의 높이 변화에 능동적 대응이 가능한 플레이트부를 구현하는 플레이트부의 제조 방법을 제공하는 것을 목적으로 한다.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제1 측면에 따른 플레이트부는, 상기 복수 개의 상호 접속 구조체의 하부가 상하로 관통 배치되는 제1 적층체를 형성하는 단계; 상기 복수 개의 상호 접속 구조체의 상부가 상하로 관통 배치되는 제2 적층체를 형성하는 단계; 상기 제1 적층체 및 상기 제2 적층체 사이에 적층되어 상기 복수 개의 상호 접속 구조체의 적어도 일부가 관통 배치되는 n 개의 적층체를 형성하는 단계; 및 상기 제1 적층체, 상기 제2 적층체 및 상기 n 개의 적층체를 적층하는 단계를 포함할 수 있다.

전술한 본원의 과제 해결 수단에 의하면, 플레이트부가 제1 적층체, 제2 적층체 및 n 개의 적층체의 적층에 의해 형성되는바, 상호 접속 구조체의 높이에 변화가 발생하는 경우, 상호 접속 구조체의 높이에 대응하여 제1 적층체, 제2 적층체 및 n 개의 적층체의 적층 개수를 조절해 플레이트부의 높이를 설정할 수 있다.

도 1은 본원의 일 실시예에 따라 제1 적층체를 형성하는 단계를 설명하기 위한 개략적인 개념도이다.
도 2a는 본원의 일 실시예에 따라 제1 적층체 및 n 개의 적층체를 적층하는 단계를 설명하기 위한 개략적인 개념도이다
도 2b는 적층된 제1 적층체 및 n 개의 적층체를 절단하는 단계를 설명하기 위한 개략적인 개념도이다.
도 3은 상호 접속 구조체가 관통 배치된 플레이트부를 도시한 개략적인 단면도이다.
도 4는 본원의 다른 구현예에 따라 형성된 n 개의 적층체를 포함하는 플레이트부를 설명하기 위해 상호 접속 구조체가 관통 배치된 플레이트부를 도시한 개략적인 단면도이다.
도 5는 상호 접속 구조체를 설명하기 위한 개략적인 단면도이다.
도 6의 (a)는 도 5에 도시된 상호 접속 구조체의 컨택터의 개략적인 사시도이다.
도 6의 (b)는 도 5에 도시된 상호 접속 구조체의 개략적인 사시도이다.
도 6의 (c)는 도 6의 (b)에 도시된 상호 접속 구조체에 있어서, 제1 접촉부와 제2 접촉부가 접촉된 부분을 도시하기 위해 서로 접촉된 제1 접촉부와 제2 접촉부를 두께 방향으로 절개한 개략적인 단면도이다.
도 7은 팁부의 다양한 형상을 설명하기 위한 개략적인 단면도이다.
도 8의 (a)는 본원의 다른 구현예에 따른 컨택터의 개략적인 사시도이다.
도 8의 (b)는 본원의 다른 구현예에 따른 상호 접속 구조체의 개략적인 사시도이다.
도 8의 (c)는 도 8의 (b)에 도시된 상호 접속 구조체에 있어서, 제1 접촉부와 제2 접촉부가 접촉된 부분을 두께 방향으로 절개한 개략적인 단면도이다.
도 9의 (a)는 본원의 또 다른 구현예에 따른 컨택터의 개략적인 사시도이다.
도 9의 (b)는 본원의 또 다른 구현예에 따른 상호 접속 구조체의 개략적인 사시도이다.
도 9의 (c)는 9의 (b)에 도시된 상호 접속 구조체에 있어서, 제1 접촉부와 제2 접촉부가 접촉된 부분을 두께 방향으로 절개한 개략적인 단면도이다.
도 10은 본원의 일 실시예에 따라 컨택터를 형성하는 단계를 설명하기 위한 개략적인 개념도이다.
도 11은 본원의 일 실시예에 따라 전면에 경사면이 형성된 컨택터를 형성하는 단계를 설명하기 위한 개략적인 개념도이다.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.

참고로, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 상단, 하측, 하단 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들어 도 2a를 보았을 때, 전반적으로 12시 방향이 상측, 전반적으로, 12시 방향을 향하는 단부가 상단, 전반적으로 6시 방향이 하측, 전반적으로, 6시 방향을 향하는 단부가 하단 등이 될 수 있다.

본원은 복수 개의 상호 접속 구조체가 관통 배치되는 플레이트부의 제조 방법에 관한 것이다.

이하에서는, 본원의 일 실시예에 따른 플레이트부(이하 '본 제조 방법'이라 함)에 대해 설명한다.

본 제조 방법은, 복수 개의 상호 접속 구조체(1)의 하부가 상하로 관통 배치되는 제1 적층체(21)를 형성하는 단계, 복수 개의 상호 접속 구조체(1)의 상부가 상하로 관통 배치되는 제2 적층체(24)를 형성하는 단계, 제1 적층체(21) 및 제2 적층체(24) 사이에 적층되어 복수 개의 상호 접속 구조체(1)의 적어도 일부가 관통 배치되는 n 개의 적층체(22, 23)를 형성하는 단계 및 제1 적층체, 제2 적층체 및 n 개의 적층체(22, 23)를 적층하는 단계를 포함한다.

이러한 본 제조 방법에 의하면, 플레이트부는 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23)의 적층에 의해 형성될 수 있다. 이에 따라, 플레이트부에 요구되는 높이에 따라, 플레이트부를 구현하는 적층체의 개수가 설정될 수 있고, 플레이트부에 요구되는 높이가 용이하게 구현될 수 있다.

또한, 본 제조 방법은, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23) 각각의 표면에 절연 박막(93)을 형성하는 단계를 포함할 수 있다. 이에 따라, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23) 각각의 표면에는 절연 박막(93)이 형성될 수 있다.

절연 박막(93)은, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23)를 관통하며 배치되는 상호 접속 구조체(1)에 전기적 신호가 흐를 때, 전기적 신호가 누설되는 것을 막을 수 있고, 전기적 신호의 전달성을 향상시킬 수 있다.

이하에서는, 본 제조 방법을 보다 구체적으로 설명한다.

제1 적층체(21)를 형성하는 단계는, 도 1의 (a)에 나타난 바와 같이, 기판(91)을 준비하는 단계를 포함할 수 있다.

또한, 제1 적층체(21)를 형성하는 단계는, 도 1의 (b)에 나타난 바와 같이, 기판(91)에 복수 개의 상호 접속 구조체(1) 각각의 하부와 대응되는 형상의 홀(95) 복수 개가 패터닝이 된 포토레지스트층(92)을 형성하는 단계를 포함할 수 있다.

홀(95)이 상호 접속 구조체(1)의 하부와 대응되는 형상이라는 것은, 홀(95)이 상호 접속 구조체(1)의 하부가 관통 배치되는 형상을 갖는 것을 의미할 수 있다. 다시 말해, 홀(95)은 컨택터(12)의 팁부(121)의 단면의 형상과 대응되는 형상일 수 있다.

또한, 제1 적층체(21)를 형성하는 단계는, 도 1의 (c)에 나타난 바와 같이, 포토레지스트층(92)에 근거하여 홀(95) 복수 개를 형성하는 단계를 포함할 수 있다.

또한 제1 적층체(21)를 형성하는 단계는, 도 1의 (d)에 나타난 바와 같이, 홀(95) 복수 개가 형성된 기판(91)의 표면에 절연 박막(93)을 형성하는 단계를 포함할 수 있다.

절연 박막(93)을 형성하는 단계는, thermal oxidation 및 LPCVD 공정 등을 이용하여 절연 박막(93)을 형성할 수 있으며, 추가적으로 열기화 및 스핀코팅 공정 등을 수행 할 수 있다. 예시적으로, 절연 박막(93)은 실리콘 산화막 또는 질화막일 수 있다. 참고로, 기판(91)의 표면이라 함은, 도 11의 (d)에 나타난 바와 같이, 기판(91)의 외면 및 내면을 의미할 수 있다.

또한, 상술한 바와 같이, 본 제조 방법은, 제2 적층체(24)를 형성하는 단계를 포함한다. 제2 적층체(24)를 형성하는 단계는, 제1 적층체(21)를 형성하는 단계와 유사하게 또는 동일하게 수행될 수 있다. 따라서, 제2 적층체(24)를 형성하는 단계의 설명은 도 1을 이용하여 설명한다.

도 1의 (a)를 참조하면, 제2 적층체(24)를 형성하는 단계는, 기판(91)을 준비하는 단계를 포함할 수 있다.

또한, 제2 적층체(24)를 형성하는 단계는, 도 1의 (b)를 참조하면, 기판(91)에 복수 개의 상호 접속 구조체(1) 각각의 상부와 대응되는 형상의 홀(95) 복수 개가 패터닝이 된 포토레지스트층(92)을 형성하는 단계를 포함할 수 있다.

또한, 이 단계에서 형성되는 홀(95)은 연결체(11)의 상부(111)와 대응되는 형상일 수 있다.

다시 말해, 제1 적층체(21)를 형성하는 과정 중에 형성되는 홀(95)은 컨택터(12)의 팁부(121)의 단면의 형상과 대응되고, 제2 적층체(24)를 형성하는 과정 중에 형성되는 홀(95)은 연결체(11)의 상부(111)의 단면의 형상과 대응되는바, 제1 적층체(21)를 형성하는 과정 중에 형성되는 홀(95)과 제2 적층체(24)를 형성하는 과정 중에 형성되는 홀(95)의 형상은 다를 수 있다.

또한, 제2 적층체(24)를 형성하는 단계는, 도 1의 (c)를 참조하면, 포토레지스트층(92)에 근거하여 복수 개의 홀(95)을 형성하는 단계를 포함할 수 있다.

또한 제2 적층체(24)를 형성하는 단계는, 도 1의 (d)를 참조하면, 홀(95) 복수 개가 형성된 기판(91)의 표면에 절연 박막(93)을 형성하는 단계를 포함할 수 있다.

또한, n 개의 적층체를 형성하는 단계는, n 개의 적층체 중 하나의 적층체를 형성하는 단계를 포함할 수 있다.

하나의 적층체를 형성하는 단계는, 기판을 준비하는 단계, 기판에 하나의 적층체에 관통 배치되는 상기 복수 개의 상호 접속 구조체 각각의 적어도 일부와 대응되는 형상의 홀 복수 개가 패터닝이 된 포토레지스트층을 기판 상에 형성하는 단계, 포토레지스트층에 근거하여 홀 복수 개를 형성하는 단계를 포함할 수 있다.

또한, 하나의 적층체를 형성하는 단계는, 홀 복수 개가 형성된 기판의 표면에 절연 박막을 형성하는 단계를 포함할 수 있다. 이와 같이 하나의 적층체를 형성하는 단계는, 상술한 제1 적층체(21)를 형성하는 단계와 유사 또는 동일할 수 있다.

또한, n 개의 적층체를 형성하는 단계는, 다른 적층체를 형성하는 단계를 포함할 수 있다. 다른 적층체를 형성하는 단계는, 하나의 적층체를 형성하는 단계와 유사하게 수행될 수 있다.

또한, 본 제조 방법에 있어서, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23)를 적층하는 단계는, 도 2a를 참조하면, 제1 적층체(21) 및 n 개의 적층체(22, 23)를 적층하는 단계를 포함할 수 있다.

예시적으로, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23) 각각이 상호 접속 구조체(1)가 관통 배치되는 홀(95) 복수 개를 포함하는 경우, 도 2a에 나타난 바와 같이, 제1 적층체(21) 및 n 개의 적층체(22, 23)는, 각각에 형성된 복수 개의 홀(95)이 상하 방향으로 서로 겹치도록, 상하로 적층될 수 있다.

이때, 제1 적층체(21) 및 n 개의 적층체(22, 23)는, 고온 고압 방식의 폴리머 본딩 공정에 의해 적층 및 접합될 수 있다.

이에 따라, 제1 적층체(21) 및 n 개의 적층체(22, 23) 각각의 사이에는, 폴리머 재질로 이루어진 접착층이 형성될 수 있다.

또한, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23)를 적층하는 단계는, 도 2b에 나타난 바와 같이, 적층된 제1 적층체(21) 및 n 개의 적층체(22, 23)를 복수 개의 홀(95)이 서로 분리되도록, 격벽을 따라 절단하여 블록 플레이트 복수 개를 형성하는 단계를 포함할 수 있다.

이러한 절단은 다이싱 공정 또는 브릿지 방식에 의해 수행될 수 있다.

또한, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23)를 적층하는 단계는, 형성된 복수 개의 블록 플레이트 각각에 상호 접속 구조체 각각을 관통 배치시키는 단계를 포함할 수 있다.

또한, 도 3을 참조하면, 상호 접속 구조체가 배치된 복수 개의 블록 플레이트를 정렬할 수 있다. 예시적으로, 블록 플레이트는, 각각에 배치된 상호 접속 구조체가 바둑판 형상으로 정렬되도록, 배열될 수 있다. 이와 같이, 정렬된 상호 접속 구조체의 상부에 제2 적층체(24)가 거치되도록, 도 3에 나타난 바와 같이, 복수 개의 블록 플레이트 상에 제2 적층체(24)가 적층될 수 있다.

제2 적층체(24)는 상술한 고온 고압 방식의 폴리머 본딩 공정에 의해 n 개의 적층체(22, 23) 상에 적층 및 접합될 수 있다. 또한, 제2 적층체(24)는 고정 볼트 또는 에폭시에 의해 n 개의 적층체(22, 23) 상에 고정될 수 있다.

또한, 본 제조 방법의 다른 구현예로서, n 개의 적층체를 형성하는 단계에서, 하나의 적층체를 형성하는 단계는, 기판(91)을 준비하는 단계, 기판(91)에 상기 복수 개의 상호 접속 구조체(1)가 관통 배치되는 하나의 홀(221)을 형성하는 단계를 포함할 수 있다. 또한, n 개의 적층체를 형성하는 단계에서, 다른 적층체를 형성하는 단계는, 기판(91)을 준비하는 단계, 기판(91)에 상기 복수 개의 상호 접속 구조체(1)가 관통 배치되는 하나의 홀(231)을 형성하는 단계를 포함할 수 있다. 이러한 다른 구현예에 따라 구현되는 플레이트부는 도 4에 도시된바와 같을 수 있다. 참고로, 도 4에는 상호 접속 구조체(1) 또한 도시되어있다.

이하에서는 본원의 일 실시예에 따른 프로브 카드(이하 '본 프로브 카드'라 함)에 대해 설명한다. 다만, 앞서 살핀 본원의 일 실시예에 따른 플레이트부의 제조 방법에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.

본 프로브 카드는, 복수 개의 상호 접속 구조체(1)를 포함한다.

도 5를 참조하면, 상호 접속 구조체(1)는 컨택터(12)를 포함할 수 있다.

컨택터(12)는 멤스(MEMS)공정을 통해 형성될 수 있다. 이에 따라, 컨택터(12)는 종래의 상호 접속 구조체와 반대로 반도체 미세 패터닝 공정을 이용한 전기 도금 공정을 통해 다양한 미세 형상을 가지도록 구현될 수 있으며, 미세 피치를 가질 수 있다. 이하에서 구체적으로 설명한다.

도 5를 참조하면, 컨택터(12)는 반도체 패키지와 접촉되는 팁부(121)를 포함한다.

예시적으로, 반도체 패키지에 대한 검사가 수행될 때, 팁부(121)는 반도체 패키지에 접촉되어, 반도체 패키지에 전기적 신호를 전달하거나, 반도체 패키지로부터 전기적 신호를 전달받을 수 있다.

또한, 도 6의 (a)에 나타난 바와 같이, 팁부(121)는, 전면 및 후면 각각이 평면일 수 있다.

이에 따라, 도 7의 (a) 내지 (e)를 참조하면, 팁부(121)의 단면의 형상은 다양할 수 있다.

종래의 상호 접속 구조체는 전면 및 후면이 평면이 아닌 입체적인 형상인바, 반도체 패키지와 접촉되는 말단부를 다양한 형상으로 가공하기 위해서는 추가 가공이 필요하였다.

그러나, 상호 접속 구조체(1)에 의하면, 팁부(121)의 전면 및 후면 각각이 평면인바, 이러한 팁부(121)를 포함하는 컨택터(12)는 기판에 대한 식각 공정 및 패터닝 공정을 통해 추가 공정 없이 용이하게 제조될 수 있다. 다시 말해, 상호 접속 구조체(1)는 단순한 공정을 통해 제조될 수 있는바, 종래의 상호 접속 구조체비해 가공 단가의 경쟁력을 확보할 수 있다.

또한, 상술한 바와 같이, 컨택터(12)가 멤스 공정을 통해 제조되는바, 컨택터(12)의 팁부(121)는 미세피치를 가지도록 형성될 수 있다

또한, 도 5를 참조하면, 컨택터(12)는 팁부(121)로부터 상측 방향으로 연장 형성되는 제1 접촉부(122)를 포함한다. 제1 접촉부(122)는 팁부(121)와 전기적 신호를 주고받을 수 있다. 제1 접촉부(122)는 이하에서 후술하는 연결체(11)의 제2 접촉부(112)와 접촉될 수 있다

도 5를 참조하면, 상호 접속 구조체(1)는, 연결체(11)를 포함할 수 있다. 연결체(11)는 컨택터(12)와 인쇄 회로 기판(pcb 기판)을 연결한다.

또한, 연결체(11)는 멤스 공정을 통해 형성될 수 있다. 이에 따라, 연결체(11)는 상술한 바와 같이, 다양한 미세 형상을 가질 수 있으며, 미세 피치를 가질 수 있다.

연결체(11)에 대해 보다 구체적으로 설명한다.

도 5 및 도 6을 함께 참조하면, 연결체(11)는 제2 접촉부(112)를 포함한다. 제2 접촉부(112)는, 컨택터(12)의 제1 접촉부(122)와 상하 방향을 따라 서로 겹쳐지며 면접촉된다.

이와 같이, 제1 접촉부(122)와 제2 접촉부(112)가 서로 접촉되는바, 컨택터(12)와 연결체(11)는 안정적으로 전기적 신호를 주고 받을 수 있다.

이와 같이, 제1 접촉부(122)와 면제1 접촉부(112)가 서로 면접촉되는바, 상호 접속 구조체는, 종래의 상호 접속 구조체에 비해 저항 특성 및 전류 특성을 향상시킬 수 있다.

구체적으로, 종래의 상호 접속 구조체는, 상부 프로브 핀, 상부 프로브 핀과 이격되어 상부 프로브 핀의 하측에 배치되는 하부 프로브 핀, 상부 프로브핀과 하부 프로브 핀을 감싸는 스프링, 및 상부 프로브 핀, 하부 프로브 핀 및 스프링을 감싸는 하우징을 포함한다.

이러한 상호 접속 구조체에 의하면, 전기적 신호의 전달이 스프링의 기울어짐을 통해 형성되는 상부 프로브 핀, 스프링, 하우징 및 하부 프로브 핀 간의 접촉 지점을 따라 이루어졌다. 또한, 이에 따르면, 전기적 신호의 이동 경로가, 상부 프로브 핀, 스프링, 하우징 및 하부 프로브 핀을 순차적 또는 역순차적으로 형성되는바, 전기적 신호의 이동 경로가 복잡했다. 또한, 전기적 신호의 이동 경로가 복잡한바, 반도체 패키지의 검사 시간이 오래 걸릴 수 있었고, 인피던스 매칭 구간이 감소된다는 문제점이 있었다.

또한, 종래의 상호 접속 구조체는, 전기적 신호의 전달을 위해, 하우징이 꼭 구비되어야 했다. 또한, 전기적 신호의 전달을 위해서는 스프링의 기울어짐이 필요한바, 스프링의 기울어짐을 유도하기 위해, 상호 접속 구조체의 전체적 길이가 일정 이상으로 요구되었고, 상부 프로브 핀과 하부 프로브 핀 사이에 위치하는 스프링의 길이로 인해 상호 접속 구조체의 전체적 길이가 증가되는 단점이 있었다. 이와 같은, 길이에 대한 요구조건은, 상호 접속 구조체의 스크로크 길이를 제한한다. 또한, 상호 접속 구조체에 요구되는 길이의 증가는 전기적 신호의 이동 시간을 상승시키는 문제점 또한 유발시켰다.

또한, 이러한 상호 접속 구조체에 의하면, 전기적 신호가, 상부 프로브 핀, 스프링, 하우징 및 하부 프로프 핀간의 점 접촉에 의해 전달되는바, 전기적 신호의 전달시 노이즈의 발생율이 높았고, 전달성이 낮았다.

그러나, 상호 접속 구조체 의하면, 컨택터(12) 및 연결체(11)가 탄성체(13) 내에서 면접촉되는바, 상호 접속 구조체의 길이를 최소화할 수 있다. 또한, 스트로크 길이를 최대한으로 확보할 수 있다.

이와 같이, 상호 접속 구조체는, 그 전체적 길이를 최소화하면서 스트로크 길이를 향상시킴으로써, 고주파수의 대역폭(bandwidth), 낮은 인덕턴스(inductance)와 높은 전류(current)의 전기적 특성을 확보할 수 있다.

다시 말해, 종래의 상호 접속 구조체는, 신호 전달성 측면에서 보면, 상부 프로브 핀, 하우징, 하부 프로브 핀이 점접촉하여 2개의 접촉부를 형성한다. 반면에 본 상호 접속 구조체의 경우에는, 상부 프로브 핀 및 하부 프로브 핀이 면접촉하여 넓은 접촉 면적을 갖는 하나의 접촉부를 통해 바로 접촉되기 때문에 컨택 저항, 임피던스, 자체 인덕턴스을 낮춰 전류 흐름성을 향상 시킬 수 있고, 이를 통해, 높은 주파수에도 대응이 가능하다.

또한, 도 6의 (a) 및 (c)를 참조하면, 제1 접촉부(122)는 그 두께(도 4 및 도 5 각각의 (c)를 참조하면, 3시 ­ 9시 방향) 방향으로 경사 각도를 갖는 경사면이 길이 방향을 따라 형성된 것일 수 있다. 이때, 도 2의 (b) 및 (c)를 참조하면, 제2 접촉부(112)는 컨택터(12)의 제1 접촉부(122)와 대칭되는 형상일 수 있다.

이에 따라, 제1 접촉부(122)와 제2 접촉부(112)는 최소한의 접촉 면을 항상 유지할 수 있고, 이를 통해, 제1 접촉부(122)와 제2 접촉부(112) 사이의 전기적 신호의 전달성을 향상시킬 수 있다.

또한, 도 8 및 도 9 각각의 (a) 및 (c)를 참조하면, 제1 접촉부(122)는 그 경사면 중 적어도 일부가 그 두께 방향으로 함몰될 수 있다. 이때, 도 4 및 도 5를 참조하면, 제2 접촉부(112)는 컨택터(12)의 제1 접촉부(122)와 대칭되는 형상일 수 있다. 이러한 형상에 의하면, 제1 접촉부(122)와 제2 접촉부(112)의 접촉이 보다 긴밀하게 이루어질 수 있다.

또한, 연결체(11)는 제2 접촉부(112)로부터 상측 방향으로 연장 형성되는 상부(111)를 포함한다.

상부(111)는 상술한 인쇄 회로 기판에 접촉될 수 있다.

상부(111)는, 전면 및 후면 각각이 평면일 수 있다. 이에 따라, 연결체(11)는 용이하게 제조될 수 있다.

또한, 상호 접속 구조체(1)는 컨택터(12)의 제1 접촉부(122)와 연결체(11)의 제2 접촉부(112)를 감싸며 배치되는 탄성체(13)를 포함한다.

탄성체(13)는 제1 접촉부(122)와 제2 접촉부(112)의 접촉을 유지시킬 수 있다.

다시 말해, 제1 접촉부(122)와 제2 접촉부(112)의 접촉은 탄성체(13) 내에서 이루어질 수 있다. 이러한 상호 접속 구조체(1)에 의하면, 제1 접촉부(122), 제2 접촉부(112) 및 탄성체(13)를 감싸는 하우징이 필요없다.

또한, 도 5에 나타난 바와 같이, 탄성체(13)는 그 하단은 하측 단턱부(123)에 지지되고, 그 상단은 상측 단턱부(113)에 지지되게 배치될 수 있다.

예시적으로, 탄성체(13)는 마이크로 스프링일 수 있다.

또한, 본 프로브 카드는, 전술한 상호 접속 구조체(1) 복수 개가 관통 배치되는 플레이트부를 포함한다.

플레이트부는 전술한 본 제조 방법에 의해 형성될 수 있다.

또한, 도 3을 참조하면, 플레이트부는 복수 개의 본 상호 접속 구조체 각각의 하부가 상하로 관통 배치되는 제1 적층체(21)를 포함한다.

이때, 도 3에 나타난 바와 같이, 제1 적층체(21)에는 컨택터(12)의 팁부(121)가 상하로 관통 배치될 수 있다. 이때, 팁부(121)는 그 하단을 하측으로 돌출하며 배치될 수 있다.

또한, 도 3을 참조하면, 플레이트부는 복수 개의 본 상호 접속 구조체(1) 각각의 상부가 상하로 관통 배치되는 제2 적층체(24)를 포함한다.

도 3에 나타난 바와 같이, 제2 적층체(24)에는 본 상호 접속 구조체(1)의 연결체(11)의 상부(111)가 상하로 관통 배치될 수 있다. 이때, 상부(111) 그 상단을 상측으로 돌출하며 상하로 관통 배치될 수 있다.

또한, 도 3을 참조하면, 플레이트부는, 제1 적층체(21) 및 제2 적층체(24) 사이에 적층되어, 상호 접속 구조체(1)의 적어도 일부가 관통 배치되는 n 개의 적층체(22, 23)를 포함한다.

예시적으로, n 개의 적층체(22, 23) 각각은 제3 적층체(22) 및 제4 적층체(23)일 수 있다. 도 3에 나타난 바와 같이, 제3 적층체(22)에는 컨택터(12)의 제1 접촉부(122) 및 하측 단턱부(123)가 관통 배치될 수 있다. 상호 접속 구조체(1)에 하측 방향으로 외력이 가해지면, 하측 단턱부(123)의 하단은 제1 적층체(21) 상면 상에 지지될 수 있다.

또한, 제4 적층체(23)에는 연결체(11)의 제2 접촉부(112) 및 상측 단턱부(113)가 관통 배치될 수 있다. 상호 접속 구조체(1)에 상측 방향으로 외력이 가해지면, 상측 단턱부(113)의 상단은 제2 적층체(24)의 하면 상에 지지될 수 있다.

또한, 도 3에 나타난 바와 같이, n 개의 적층체(22, 23) 각각은 복수 개의 상호 접속 구조체(1) 각각의 적어도 일부가 관통 배치되는 홀(221, 231) 복수 개를 포함할 수 있다.

다시 말해, 도 3에 나타난 바와 같이, 제3 적층체(22)은 제1 접촉부(122)가 관통 배치되는 홀(221)을 포함할 수 있다. 또한, 제4 적층체(23)는 제2 접촉부(112)가 관통 배치되는 홀(231) 복수 개를 포함할 수 있다.

또는, 다른 구현예로서, 도 4를 참조하면, n 개의 적층체(22, 23) 각각은 복수 개의 상호 접속 구조체(1) 각각의 적어도 일부가 관통 배치되는 하나의 홀(221, 231) 및 하나의 홀(221, 231)의 외주를 따라 형성되는 테두리(222, 232)를 포함할 수 있다.

또한, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23)는 멤스 공정을 통해 형성될 수 있다. 이에 따라, 마이크로 단위 공차의 제작이 가능하며, 상호 접속 구조체(1)가 미세 피치를 갖더라도, 미세 피치를 갖는 상호 접속 구조체(1)와 결합될 수 있다.

또한, 플레이트부는, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23) 각각의 사이에 형성되는 접착층을 포함할 수 있다. 접착층은 폴리머 재질로 이루어질 수 있다.

또한, 본 프로브 카드에 있어서, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23) 각각의 표면에는 절연 박막이 형성될 수 있다.

제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23) 각각의 표면이라 함은, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23) 각각의 외면 및 내면을 의미할 수 있다. 이에 따라, 제1 적층체(21), 제2 적층체(24) 및 n 개의 적층체(22, 23)를 관통하며 배치되는 상호 접속 구조체(1)에 전기적 신호가 흐를 때, 전기적 신호가 누설되는 것을 막을 수 있고, 전기적 신호의 전달성을 향상시킬 수 있다.

한편, 상호 접속 구조체(1)는 이하와 같은 방법으로 형성될 수 있다

도 10은 본원의 일 실시예에 따라 컨택터를 형성하는 단계를 설명하기 위한 개략적인 개념도이고, 도 11은 본원의 일 실시예에 따라 전면에 경사면이 형성된 컨택터를 형성하는 단계를 설명하기 위한 개략적인 개념도이다.

상호 접속 구조체(1)를 형성하는 방법은, 컨택터(12)를 형성하는 단계를 포함할 수 있다.

도 10의 (a)를 참조하면, 컨택터(12)를 형성하는 단계는, 기판(81)을 준비하는 단계를 포함할 수 있다. 기판(81)은 실리콘 웨이퍼일 수 있다.

또한, 도 10의 (b)를 참조하면, 컨택터(12)를 형성하는 단계는, 시드층(82)을 형성하는 단계를 포함할 수 있다. 도 10의 (b)에 나타난 바와 같이, 시드층(82)은 기판(81) 상에 형성될 수 있다.

이에 따라, 후술하는 금속층(84)이 효과적으로 증착될 수 있다. 만약, 시드층(84)이 증착되지 않는다면, 금속층(84)이 기판(81) 상에 증착되기 어렵고, 금속층(84)이 기판(81) 상에 증착된다하더라도, 금속층(84)이 기판(81) 상에 증착되는 중에, 금속층(84)의 적어도 일부가 기판(81)으로부터 분리될 수 있기 때문이다. 따라서, 기판(81) 상에 시드층(82)을 형성하는 단계가 수행됨이 바람직하다.

예시적으로, 시드층(82)은 금 또는 구리 등이 사용될 수 있으며, 시드층(340)은 이베퍼레이션(evaporation) 또는 스퍼터링(sputtering) 등의 일반적인 반도체 제조 과정에 사용되는 물리적 진공증착법에 의해 형성될 수 있다.

또한, 도 10의 (c)를 참조하면, 컨택터(12)를 형성하는 단계는, 기판(81) 상에 컨택터(12)의 형상과 대응되는 패터닝이 된 포토레지스트층(83)을 형성하는 단계를 포함할 수 있다. 컨택터(12)의 형상과 대응되는 패터닝이라 함은, 예시적으로, 도 6, 도 8 및 도 9 각각의 (a)에 나타난 컨택터(12)를 길이와 수직한 방향(도 2 참조 2시 8시 방향)으로 절단한 단면의 형상이 패터닝된 것을 의미할 수 있다. 다시 말해, 포토레지스트층(83)은 팁부(121), 하측 단턱부(123) 및 제1 접촉부(122)가 패터닝된 것일 수 있다.

또한, 예시적으로, 기판(81) 상에 전체적으로 포토레지스트층(83)을 증착하고, 그 후, 컨택터(12)의 형상과 대응되는 패턴을 갖는 마스크를 이용하여 노광 및 현상 공정을 수행함으로써, 컨택터(12)의 형상과 대응되는 패터닝이 된 포토레지스트층(83)이 형성될 수 있다.

또한, 도 10의 (d)에 나타난 바와 같이, 컨택터(12)를 형성하는 단계는, 패터닝된 포토레지스트층(83)에 근거하여 금속층(84)을 형성하는 단계를 포함할 수 있다. 금속층(84)은 Ni 및 Ni 합금, Au, Cu, Rho 중 하나 이상을 포함하는 재질로 이루어질 수 있다. 또한, 금속층(84)은 도금 공정, 화학적 기상 증착법(CVD) 및 물리적 기상 증착법(PVD) 중 하나 이상에 의해 형성될 수 있다.

또한, 도 10의 (e)에 나타난 바와 같이, 컨택터(12)를 형성하는 단계는, 금속층(84)을 연마하는 단계를 포함할 수 있다.

금속층(84)을 연마하는 단계는, 금속층(84)이 포토레지스트층(83)의 높이에 대응되게 금속층(84)을 연마할 수 있다. 금속층(84)을 연마하는 단계는, 화학적 기계적 연마(CMP: Chemical Mechanical Polishing) 공정을 이용해 금속층(84)을 연마할 수 있다. 화학적 기계적 연마에 따르면, 금속층(84)의 두께 조절이 가능하다. 이에 따라, 금속층(84)의 두께는 정밀한 값을 가질 수 있다.

금속층(84)의 미리 설정된 두께는, 컨택터(12)의 두께 값을 의미할 수 있다.

또한, 도 10의 (f)에 나타난 바와 같이, 컨택터(12)를 형성하는 단계는, 포토레지스트층(83) 및 기판(81)을 제거하는 단계를 포함할 수 있다. 이에 따라, 금속층(84)만 남게될 수 있고, 남게된 금속층(84)은 컨택터(12)가 될 수 있다.

또한, 포토레지스트층(83) 및 기판(81)을 제거하는 단계에서, 기판(81) 상에 형성된 컨택터(12)는 복수 개 이며, 복수 개의 컨택터(12)는 브릿지 형태로 서로 연결되어 있을 수 있다. 이러한 경우, 포토레지스트층(83) 및 기판(81)을 제거하는 단계는, 브릿지 형태로 서로 연결된 복수 개의 컨택터(12)를 개별적으로 분리할 수 있다.

또한, 도 11을 참조하면, 컨택터(12)가 그 전면에 경사면을 갖는 경우, 컨택터를 형성하는 단계는, 기판을 준비하는 단계(도 10의 (a) 및 도 11의 (a) 참조)와 포토레지스트층을 형성하는 단계(도 10의 (c) 및 도 11의 (c) 참조) 사이에, 경사면을 형성하는 단계(도 11의 (b-1) 내지 (b-5) 참조)를 포함할 수 있다.

구체적으로, 경사면을 형성하는 단계는, 도 11의 (b-1)에 나타난 바와 같이, 기판(81)에 습식식각 마스크 박막(86)을 증착하는 단계를 포함할 수 있다.

또한, 경사면을 형성하는 단계는, 도 11의 (b-2)에 나타난 바와 같이, 패터닝된 마스크층(87)을 형성하는 단계를 포함할 수 있다.

또한, 경사면을 형성하는 단계는, 도 11의 (b-3)에 나타난 바와 같이, 패터닝된 마스크층(87)에 근거하여, 습식식각 마스크 박막(86)을 패터닝하는 단계를 포함할 수 있다.

또한, 경사면을 형성하는 단계는, 도 11의 (b-4)에 나타난 바와 같이, 기판을 이방성 에칭액으로 습식 에칭하는 단계를 포함할 수 있다. 이 단계를 통해, 기판(81)에는 경사면이 형성될 수 있다. 이방성 에칭액은 KOH 용액, IPA 용액 및 TMAH 용액 중 하나 일 수 있다.

또한, 경사면을 형성하는 단계는, 도 11의 (b-5)에 나타난 바와 같이, 시드층(82)을 형성하는 단계를 포함할 수 있다.

이 후, 기판(81) 상에 컨택터(12)의 형상과 대응되는 패터닝이 된 포토레지스트층(83)을 형성하는 단계, 패터닝된 포토레지스트층(83)에 근거하여 금속층(84)을 형성하는 단계, 금속층(84)을 연마하는 단계 및 포토레지스트층(83)과 기판(81)을 제거하는 단계가 수행될 수 있다.

이에 따라, 전면에 경사면을 갖는 컨택터(12)가 구현될 수 있다. 참고로, 구현되는 컨택터(12)의 제1 접촉부(122)에 경사면이 형성되어야 할 경우, 제1 접촉부(122)가 형성될 영역에 대하여 경사면이 형성될 수 있다.

또한, 상호 접속 구조체(1)를 형성하는 방법dms, 연결체(11)를 형성하는 단계를 포함한다. 연결체(11)를 형성하는 단계는, 컨택터(12)를 형성하는 단계와 유사 또는 동일하게 수행될 수 있다. 상세한 설명은 생략한다.

또한, 상호 접속 구조체(1)를 형성하는 방법은, 컨택터(12)와 연결체(11)를 접촉시키는 단계를 포함한다. 컨택터(12)와 연결체(11)를 접촉시키는 단계에서, 컨택터(12)와 연결체(11)는 제1 접촉부(122)와 제2 접촉부(112)가 상하 방향을 따라 서로 겹치며 면접촉되게 접촉될 수 있다.

또한, 상호 접속 구조체(1)를 형성하는 방법은, 서로 접촉된 컨택터(12)의 제1 접촉부(122)와 연결체(11)의 제2 접촉부의 둘레를 따라 탄성체(13)를 배치하는 단계를 포함할 수 있다.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

1: 상호 접속 구조체 11: 연결체
111: 상부 112: 제2 접촉부
113: 상측 단턱부 12: 컨택터
121: 팁부 122: 제1 접촉부
123: 하측 단턱부 13: 탄성체
21: 제1 적층체 22: 제3 적층체
221: 홀 222: 테두리
23: 제4 적층체 231: 홀
232: 테두리 24: 제2 적층체
81: 기판 82: 시드층
83: 포토레지스트층 84: 금속층
86: 습식식각 마스크 박막 87: 마스크층
91: 기판 92: 포토레지스트층
93: 절연 박막 95: 홀

Claims (14)

1. 복수 개의 상호 접속 구조체가 관통 배치되는 플레이트부의 제조 방법에 있어서,
   상기 복수 개의 상호 접속 구조체의 하부가 상하로 관통 배치되는 제1 적층체를 형성하는 단계;
   상기 복수 개의 상호 접속 구조체의 상부가 상하로 관통 배치되는 제2 적층체를 형성하는 단계;
   상기 제1 적층체 및 상기 제2 적층체 사이에 적층되어 상기 복수 개의 상호 접속 구조체의 적어도 일부가 관통 배치되는 n 개의 적층체를 형성하는 단계; 및
   상기 제1 적층체, 상기 제2 적층체 및 상기 n 개의 적층체를 적층하는 단계를 포함하는 플레이트부의 제조 방법.
2. 제1항에 있어서,
   상기 제1 적층체를 형성하는 단계는,
   기판을 준비하는 단계;
   상기 기판에 상기 복수 개의 상호 접속 구조체 각각의 하부와 대응되는 형상의 홀 복수 개가 패터닝이 된 포토레지스트층을 형성하는 단계;
   상기 포토레지스트층에 근거하여 상기 복수 개의 홀을 형성하는 단계를 포함하는 것인 플레이트부의 제조 방법.
3. 제1항에 있어서,
   상기 제2 적층체를 형성하는단계는,
   기판을 준비하는 단계;
   상기 기판에 상기 복수 개의 상호 접속 구조체 각각의 상부와 대응되는 형상의 홀 복수 개가 패터닝이 된 포토레지스트층을 형성하는 단계;
   상기 포토레지스트층에 근거하여 상기 복수 개의 홀을 형성하는 단계를 포함하는 것인 플레이트부의 제조 방법.
4. 제1항에 있어서,
   상기 n 개의 적층체를 형성하는 단계는,
   상기 n 개의 적층체 중 하나의 적층체를 형성하는 단계를 포함하되,
   상기 하나의 적층체를 형성하는 단계는,
   기판을 준비하는 단계;
   상기 하나의 적층체에 관통 배치되는 상기 복수 개의 상호 접속 구조체 각각의 적어도 일부와 대응되는 형상의 홀 복수 개가 패터닝이 된 포토레지스트층을 상기 기판 상에 형성하는 단계;
   상기 포토레지스트층에 근거하여 상기 홀 복수 개를 형성하는 단계를 포함하는 것인 플레이트부의 제조 방법.
5. 제1항에 있어서,
   상기 n 개의 적층체를 형성하는 단계는,
   상기 n 개의 적층체 중 하나의 적층체를 형성하는 단계를 포함하되,
   상기 하나의 적층체를 형성하는 단계는,
   기판을 준비하는 단계;
   상기 기판에 상기 복수 개의 상호 접속 구조체가 관통 배치되는 하나의 홀을 형성하는 단계를 포함하는 것인 플레이트부의 제조 방법.
6. 제1항에 있어서,
   상기 제1 적층체, 상기 제2 적층체 및 상기 n 개의 적층체를 적층하는 단계는, 상기 제1 적층체 및 상기 n 개의 적층체를 적층하는 단계를 포함하는 것인 플레이트부의 제조 방법.
7. 제6항에 있어서,
   상기 제1 적층체, 상기 제2 적층체 및 상기 n 개의 적층체 각각은 상기 상호 접속 구조체가 관통 배치되는 홀 복수 개가 형성된 것이고,
   상기 제1 적층체 및 상기 n 개의 적층체를 적층하는 단계에서,
   상기 제1 적층체 및 상기 n 개의 적층체는, 각각에 형성된 상기 복수 개의 홀이 상하 방향으로 서로 겹치도록, 상하로 적층되는 것인 플레이트부의 제조 방법.
8. 제7항에 있어서,
   상기 제1 적층체, 상기 제2 적층체 및 상기 n 개의 적층체 중 적어도 두개 이상을 적층하는 단계는,
   상기 제1 적층체 및 상기 n 개의 적층체를 적층하는 단계 이후에,
   적층된 상기 제1 적층체 및 상기 n 개의 적층체를 상기 복수 개의 홀 사이에 형성된 격벽을 따라 절단하여 블록 플레이트 복수 개를 형성하는 단계;
   상기 복수 개의 블록 플레이트 각각에 상기 상호 접속 구조체를 관통 배치하는 단계; 및
   상기 상호 접속 구조체가 배치된 상기 복수 개의 블록 플레이트를 정렬하고, 정렬된 상기 상호 접속 구조체의 상부에 상기 제2 적층체가 거치되도록, 상기 복수 개의 블록 플레이트 상에 상기 제2 적층체를 적층하는 단계를 포함하는 것인 플레이트부의 제조 방법.
9. 제1항에 있어서,
   상기 플레이트부를 형성하는 단계는,
   상기 제1 적층체, 상기 제2 적층체 및 상기 n 개의 적층체 각각의 표면에 절연 박막을 형성하는 단계를 더 포함하는 것인 플레이트부의 제조 방법.
10. 프로브 카드에 있어서,
    복수 개의 상호 접속 구조체;
    상기 복수 개의 상호 접속 구조체가 관통 배치되는 플레이트부를 포함하되,
    상기 플레이트부는 제1항에 따른 플레이트부의 제조 방법에 의해 형성된 것인 프로브 카드.
11. 제10항에 있어서,
    상기 n 개의 적층체 각각은, 상기 복수 개의 상호 접속 구조체 각각의 적어도 일부가 관통 배치되는 홀 복수 개를 포함하는 것인 프로브 카드.
12. 제10항에 있어서,
    상기 n 개의 적층체 각각은, 상기 복수 개의 상호 접속 구조체 각각의 적어도 일부가 관통 배치되는 하나의 홀 및 상기 하나의 홀의 외주를 따라 형성되는 테두리를 포함하는 것인 프로브 카드.
13. 제10항에 있어서,
    상기 상호 접속 구조체는,
    반도체 패키지와 접촉되는 팁부 및 상기 팁부로부터 상측 방향으로 연장 형성되는 제1 접촉부를 포함하는 컨택터;
    상기 컨택터의 제1 접촉부와 상하 방향을 따라 서로 겹쳐지며 면접촉되는 제2 접촉부 및 상기 제2 접촉부로부터 상측 방향으로 연장 형성되는 상부를 포함하는 연결체; 및
    상기 컨택터의 제1 접촉부와 상기 연결체의 제2 접촉부를 감싸며 배치되는 탄성체를 포함하는 것인 프로브 카드.
14. 제13항에 있어서,
    상기 n개의 적층체는, 제3 적층체 및 제4 적층체이되,
    상기 제1 적층체에는 상기 팁부가 관통 배치되고, 상기 제2 적층체에는 상기 접촉부가 관통 배치되며, 상기 제3 적층체에는 상기 제2 접촉부가 관통 배치되고, 상기 제4 적층체에는 상기 상부가 관통 배치되는 것인 프로브 카드.
    

Images