KR20160108118A - 병렬 저항기를 가지는 고전압 소자 - Google Patents

병렬 저항기를 가지는 고전압 소자 Download PDF

Info

Publication number
KR20160108118A
KR20160108118A KR1020150164268A KR20150164268A KR20160108118A KR 20160108118 A KR20160108118 A KR 20160108118A KR 1020150164268 A KR1020150164268 A KR 1020150164268A KR 20150164268 A KR20150164268 A KR 20150164268A KR 20160108118 A KR20160108118 A KR 20160108118A
Authority
KR
South Korea
Prior art keywords
region
doped
drift region
drain
substrate
Prior art date
Application number
KR1020150164268A
Other languages
English (en)
Inventor
커시아오 후오
신치 치앙
이후안 첸
춘 린 차이
이민 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160108118A publication Critical patent/KR20160108118A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

고전압 반도체 소자가 기판 내에 배치되며 제1 전도성 유형을 가지는 소스 및 제1 전도성 유형을 가지는 드레인; 소스와 드레인 사이에서 기판의 표면 상에 배치된 제1 유전체 컴포넌트; 기판 내에 배치된 드리프트 영역으로서, 그러한 드리프트 영역이 제1 전도성 유형을 가지고; 제1 전도성 유형과 반대되는 제2 전도성 유형을 가지고 유전체 컴포넌트 아래의 드리프트 영역 내에 배치된 제1 도핑 영역; 제2 전도성 유형을 가지고 드리프트 영역 내에 배치된 제2 도핑 영역으로서, 제2 도핑 영역이 소스 및 드레인 중 하나를 적어도 부분적으로 둘러싸는, 제2 도핑 영역; 유전체 컴포넌트 상에 직접적으로 배치되는 저항기; 및 유전체 컴포넌트 상에 직접적으로 배치되고, 저항기에 전기적으로 커플링되는 게이트를 포함한다.

Description

병렬 저항기를 가지는 고전압 소자{HIGH VOLTAGE DEVICE WITH A PARALLEL RESISTOR}
본 발명은 반도체 집적 회로에 관한 것이고, 보다 구체적으로는 병렬 저항기를 가지는 고전압 소자에 관한 것이다.
반도체 집적 회로(IC) 산업이 급속한 성장을 경험하고 있다. IC 재료 및 디자인에서의 기술적인 진보가 IC의 세대들을 만들었고, 각각의 세대는 이전 세대 보다 더 작고 더 복잡한 회로를 갖는다. 그러나, 이러한 진보는 IC의 프로세싱 및 제조의 복잡성을 증가시켰고, 이러한 진보를 실현하기 위해서는, IC 프로세싱 및 제조에서의 유사한 개발을 필요로 한다. IC 혁신의 과정 중에, 기능적 밀도(즉, 칩 면적당 상호 연결된 소자의 수)가 대체로 증대되는 한편, 기하형태적 크기(즉, 제조 프로세스를 이용하여 생성될 수 있는 가장 작은 컴포넌트)가 감소되었다.
이러한 IC가 고전압 반도체 소자를 포함한다. 기하형태 크기가 계속적으로 축소됨에 따라, 기존의 고전압 반도체 소자가 특정의 성능 기준을 달성하는 것이 점점 더 어려워지고 있다. 예로서, 항복 전압(breakdown voltage)이 통상적인 고전압 반도체 소자에 대한 성능 한계가 될 수 있을 것이다. 통상적인 고전압 반도체 소자에서, 드리프트 영역 도핑(drift region doping)을 감소시키는 것에 의해서 항복 전압을 개선하는 것이 소자의 온-상태(on-state) 저항의 바람직하지 못한 증가를 초래할 수 있을 것이다.
그에 따라, 기존의 고전압 반도체 소자가 그들의 의도된 목적에 대해서 대체로 적합하지만, 그러한 소자가 모든 양태에서 전체적으로 만족스러운 것은 아니다.
첨부 도면과 함께 고려할 때, 이하의 구체적인 설명으로부터 본 개시 내용의 양태가 가장 잘 이해될 수 있을 것이다. 산업계에서의 표준 실무에 따라서, 여러 가지 특징부(feature)가 실척(scale)으로 도시되지 않았다는 것을 주목하여야 할 것이다. 사실상, 명료한 설명을 위해서, 여러 가지 특징부의 치수가 임의적으로 확대 또는 축소되어 있을 수 있을 것이다.
도 1은 본 개시 내용의 여러 가지 양태에 따른 고전압 반도체 소자를 제조하기 위한 방법을 설명하는 흐름도이다.
도 2 내지 도 5는 본 개시 내용의 여러 가지 양태에 따른 고전압 반도체 소자의 여러 가지 실시예의 개략적인 부분적이고 횡단면적인 측면도이다.
이하의 개시 내용이, 발명의 상이한 특징들을 실시하기 위한, 많은 상이한 실시예들, 또는 예들을 제공한다는 것을 이해할 수 있을 것이다. 본 개시 내용을 단순화하기 위해서, 컴포넌트 및 배열에 관한 구체적인 예가 이하에서 설명된다. 물론, 그러한 구체적인 예는 단지 예시적인 것이고 제한적인 것은 아니다. 또한, 이하의 설명에서 제2특징부 상에 또는 그 위에 제1 특징부를 형성하는 것이, 제1 및 제2 특징부들이 직접적으로 접촉되어 형성되는 실시예들을 포함할 수 있을 것이고, 또한 제1 및 제2 특징부들이 직접적으로 접촉하지 않을 수 있도록 부가적인 특징부가 제1 및 제2 특징부들 사이에 형성될 수 있는 실시예를 포함할 수 있을 것이다. 여러 가지 특징부가 간결함 및 명료함을 위해서 상이한 축척으로 임의적으로 도시되어 있을 수 있을 것이다.
도 1은 본 개시 내용의 여러 가지 양태에 따른 고전압 반도체 소자를 제조하기 위한 방법(10)을 설명하는 흐름도이다. 방법(10)은 동작(12)으로 시작하고, 그러한 동작(12)에서 드리프트 영역이 기판 내에 형성된다. 드리프트 영역이 상이한 유형의 전도성(conductivity)을 가지는 도핑 영역들을 포함한다. 이어서, 방법(10)이 동작(14)으로 계속되고, 그러한 동작(14)에서 유전체 격리 구조물이 드리프트 영역 위에 형성된다. 일부 실시예에서, 유전체 격리 구조물이, 기판의 표면 외부로 돌출하는 실리콘의 부분적 산화(local oxidation of silicon)(LOCOS)를 포함한다. 그러한 방법(10)이 동작(16)으로 추가적으로 계속되고, 그러한 동작(16)에서 트랜지스터의 게이트가 유전체 격리 구조물의 일부 위에 형성된다. 게이트가 형성된 후에, 방법(10)이 동작(18)으로 계속되고, 그러한 동작(18)에서 저항기 소자가 유전체 격리 구조물 위에 형성된다. 저항기 소자가 복수의 권선 세그먼트(winding segment)를 포함한다. 일부 실시예에서, 권선 세그먼트들이 실질적으로 균일한 치수 및 간격을 갖는다. 후속하여, 방법(10)이 동작(20)에서 종료되고, 그러한 동작(20)에서 소스 및 드레인이 기판 내에 형성된다. 보다 구체적으로, 소스 및 드레인이 드리프트 영역 및 유전체 격리 구조물에 의해서 분리되고, 저항기 소자 및 게이트가 소스와 드레인 사이에 배치된다. 일부 예시적인 실시예에 따라서, 저항기 소자 및 게이트가 전기적으로 커플링된다.
게이트와 저항기 소자를 전기적으로 커플링시키는 것에 의해서, 드리프트 영역 위에 형성된 저항기 소자로 트랜지스터의 게이트와 동일한 전압 레벨이 인가될 수 있을 것이다. 그에 따라, 전압이 게이트로 인가될 때, 반전 층(inversion layer)이 드리프트 영역과 유전체 격리 구조물 사이의 계면에 형성된다. 여기에서, 예로서, 반전은 일반적으로, 제1 유형의 전도성을 가지는 반도체 구조물에서, 반대되는 유형의 전도성이 그러한 반도체 구조물 내에서 부분적으로 유도된다는 것을 의미한다. 본원에서 설명된 고전압 반도체 소자의 예에서, 드리프트 영역이 P-타입 도핑 부분을 가질 수 있을 것이고, N-타입 도핑 반전 층은, 전압이 게이트로 인가될 때, 드리프트 영역과 유전체 격리 구조물 사이의 계면에 형성된다. 다른 예에서, 드리프트 영역이 N-타입 도핑 부분을 가질 수 있을 것이고, P-타입 도핑 반전 층은, 전압이 게이트로 인가될 때, 드리프트 영역과 유전체 격리 구조물 사이의 계면에 형성된다.
일반적으로, 높은 항복 전압을 가지는 고전압 소자를 유지하기 위해서, 낮은 도핑 농도가 고전압 소자의 드리프트 영역 내에서 이용될 수 있을 것이다. 그러나, 도핑 농도를 낮추는 것은 낮은 전도적(conductive) 트랜지스터 즉, 높은 전도 저항, 또는 단순히 온(ON) 저항을 초래한다. 그러한 증가된 온 저항이 다시, 느린 속력, 큰 임피던스, 등과 같은, 전체적인 트랜지스터의 성능에 부정적인 영향을 미칠 수 있을 것이다. 성능을 손상시키지 않으면서, 유도된 반전 층을 가지는 본원에서 설명된 소자는, 고전압 소자가 바람직한 준위(level)의 (큰) 항복 전압 및 (낮은) 전도 저항 각각을 동시에 가지도록 하기 위한 수단(route)을 유리하게 제공한다.
고전압 반도체 소자의 제조를 완료하기 위해서 부가적인 단계가 실시될 수 있다는 것을 이해할 수 있을 것이다. 예를 들어, 방법은, 인터커넥트 구조물이 기판 위에 형성되는 단계를 포함할 수 있을 것이다. 인터커넥트 구조물이 저항기 소자를 트랜지스터에 병렬로 전기적으로 커플링시키거나, 저항기를 전기적으로 플로팅(floating) 유지한다.
도 2는 본 개시 내용의 실시예에 따른 고전압 반도체 소자(20A)의 개략적인 부분적이고 횡단면적인 측면도를 도시한다. 도 2가 본 개시 내용의 발명적인 개념의 보다 양호한 이해를 위해서 단순화되었다는 것을 이해할 수 있을 것이다.
도 2를 참조하면, 고전압 반도체 소자(20A)가 기판(30)의 일부를 포함한다. 기판(30)이 붕소와 같은 P-타입 도펀트로 도핑된다. 다른 실시예에서, 기판(30)이 인 또는 비소와 같은 N-타입 도펀트로 도핑될 수 있을 것이다. 기판(30)이 또한 다이아몬드 또는 게르마늄과 같은 다른 적절한 원소 반도체 재료; 실리콘 탄화물, 인듐 비화물, 또는 인듐 인화물과 같은 적절한 화합물 반도체; 또는 실리콘 게르마늄 탄화물, 갈륨 비소 인화물, 또는 갈륨 인듐 인화물과 같은 적합한 합금 반도체를 포함할 수 있을 것이다.
매립된 웰(buried well)(35)이 이온 주입 프로세스를 통해서 기판(30)의 일부 내에 형성된다. 매립된 웰(35)이 기판(30)의 전도성 유형과 반대되는 유형의 전도성으로 형성된다. 도시된 실시예에서, 매립된 웰(35)이 N-타입 도핑되는데, 이는 여기에서 기판(30)이 P-타입 기판이기 때문이다. 기판(30)이 N-타입 기판인 다른 실시예에서, 매립된 웰(35)이 P-타입 도핑된다. 매립된 웰(35)이 약 1 x 1012 원자/cm2 내지 약2 x 1012 원자/cm2 범위의 투여량(dose)을 가지는 주입 프로세스에 의해서 형성된다. 매립된 웰(35)이 약 1 x 1015 원자/cm3 내지 약 1 x 1016 원자/cm3 범위의 도핑 농도를 갖는다.
고전압 도핑 웰(50)이 기판(30) 내에 형성된다. 고전압 도핑 웰(50)이 이온 주입 프로세스에 의해서 형성된다. 예를 들어, 도핑 웰(50)이 약 3 x 1012 원자/cm2 내지 약4 x 1012 원자/cm2 범위의 투여량을 가지는 주입 프로세스에 의해서 형성된다. 실시예에서, 고전압 도핑 웰이 약 1 x 1015 원자/cm3 내지 약 1 x 1016 원자/cm3 범위의 도핑 농도를 갖는다. 패터닝된 포토레지스트 층(미도시)이 주입 프로세스 중에 마스크로서 기판(30) 위에 형성될 수 있을 것이다.
고전압 도핑 웰(50)이 매립된 웰(35)과 동일한 유형의 전도성(즉, 기판(30)의 전도성 유형과 반대)으로 도핑된다. 그에 따라, 도시된 실시예에서, 고전압 도핑 웰(50)이 고전압 N-웰(HVNW)이다. 고전압 도핑 웰(50)이 또한 드리프트 영역(50)으로서 지칭될 수 있을 것이다.
복수의 격리 구조물, 예를 들어 도 2에 도시된 격리 구조물(80 및 81)이 드리프트 영역(50) 위에 형성된다. 격리 구조물(80-81)이 유전체 재료를 포함할 수 있을 것이다. 도 2에 도시된 실시예에서, 격리 구조물(80-81)이 실리콘의 부분적 산화(LOCOS) 소자(또한, 전계 산화물(field oxide)로서 지칭됨)이다. LOCOS 소자가 질화물 마스크의 이용 및 마스크 개구부를 통한 산화물 재료의 열적-성장으로 형성될 수 있을 것이다. LOCOS 소자의 적어도 일부가 드리프트 영역(50) 내로 아래로 돌출하고, 드리프트 영역(50) 외부로 위쪽으로 돌출한다. 또한, LOCOS 소자가 불균일한 두께(또는 깊이)를 가질 수 있을 것이다. 예를 들어, LOCOS 소자의 연부 부분이 테이퍼링된(tapered) 형상을 가질 수 있을 것이고 그에 따라 더 얇은 두께를 가질 수 있을 것이다. 일부 실시예에서, LOCOS 소자의 비-연부(non-edge) 부분이 두께(90)를 가지며, 특정 실시예에서 그러한 두께가 약 0.2 미크론(㎛) 내지 약 1 ㎛의 범위일 수 있을 것이다.
대안적으로, 격리 구조물(80-81)이 쉘로우 트렌치 아이솔레이션(STI) 소자 또는 딥 트렌치 아이솔레이션(deep trench isolation)(DTI) 소자를 포함할 수 있을 것이다. 유전체 구조물(80-81)이 추후에 형성되는 특정의 도핑 영역의 경계, 예를 들어 전계 효과 트랜지스터(FET) 소자의 소스 영역 및 드레인 영역의 경계를 형성하는데 도움이 된다.
도핑 연장 영역(100)이 드리프트 영역(50) 내에 형성된다. 도시된 실시예에서, 도핑 연장 영역(100)이 고전압 도핑 웰(50)과 매립된 웰(35) 사이에 형성된다. 도핑 연장 영역(100)이 기판(30)과 동일한 유형의 전도성을 가지나, 드리프트 영역(50)과 반대되는 유형의 전도성을 갖는다. 그에 따라, 도시된 실시예에서, 도핑 연장 영역(100)이 P-타입의 전도성을 갖는다.
특정 실시예에서, 도핑 연장 영역(100)이 2개의 분리된 이온 주입 프로세스에 의해서 형성될 수 있을 것이다. 제1 이온 주입 프로세스가 드리프트 영역(50)의 상부 부분(드리프트 영역(50)의 상부 표면 근처) 내에서 적어도 부분적으로 도핑 영역을 형성한다. 제2 이온 주입 프로세스가 측방향 외향으로 "연장" 또는 "돌출"하는 더 깊은 그리고 더 넓은 도핑 영역을 형성한다. 후속하여, 열적 프로세스를 실시하여, 2개의 도핑 영역을 내부-확산(inter-diffuse)시키고 단일의 도핑 영역으로 병합시키며, 그에 의해서 도핑 연장 영역(100)을 형성한다. 결과적으로, 도핑 연장 영역(100)이, 측방향으로 연장하거나 드리프트 영역(50) 내로 부분적으로 돌출하는 돌출 부분(105)(또는 돌출 선단부)를 갖는다. 그에 따라, 도핑 연장 영역(100)이 또한 여기에서 P-본체 연장 영역(100)으로서 지칭될 수 있을 것이다.
도 2에 도시된 바와 같이, 돌출 부분(105)이, 드리프트 영역(50)의 상부 표면 근처에 위치되는 대신에, 드리프트 영역(50) 내부에 매립된다. 다시 말해서, 돌출 부분(105)이 드리프트 영역(50)의 표면으로부터 멀리 위치된다. 돌출 부분(105)에 의해서 제공되는 하나의 장점은, 트랜지스터의 온-상태 저항을 감소시키기 위한 여분의(extra) 전도 경로를 그러한 돌출 부분이 제공할 수 있다는 것이다.
일 실시예에서, 도핑 연장 영역(100)을 형성하는 동일한 주입 프로세스를 이용하여, 도핑 격리 영역(110)이 또한 형성된다. 실시예에서, 도핑 격리 영역(110)이 제2 이온 주입 프로세스(보다 넓고 보다 깊은 도핑 영역을 형성하는 이온 주입 프로세스)를 이용하여 형성된다. 도핑 격리 영역(110)의 측방향 크기를 규정하기 위해서, 개구부를 가지는 패터닝된 포토레지스트 마스크 층이 형성될 수 있을 것이고, 도핑 격리 영역(110)을 형성하기 위한 개구부를 통해서 전술한 제2 이온 주입 프로세스가 실시될 수 있을 것이다. 달리 설명하면, 도핑 격리 영역(110)이 또한 도핑 연장 영역(100)의 돌출 부분(105)의 형성 중에 형성된다. 그에 따라, 도핑 격리 영역(110)이, 돌출 부분(105)의 도펀트 농도 준위와 대략적으로 동일한 도펀트 농도 준위를 가질 수 있을 것이다.
게이트(120)가 드리프트 영역(50) 위에 형성된다. 구체적으로, 게이트(120)가 격리 구조물(80)의 일부 위에 형성될 수 있을 것이다. 게이트(120)가 복수의 침착(deposition) 및 패터닝 프로세스에 의해서 형성될 수 있을 것이다. 일부 실시예에서, 게이트(120)가, 실리사이드화(silicided) 표면을 가지는 폴리실리콘 재료를 포함한다. 실리사이드화 표면이 예를 들어 텅스텐 실리사이드를 포함할 수 있을 것이다.
저항기 소자(130)가 격리 구조물(80) 위에 형성된다. 일부 실시예에서, 저항기 소자(130)가 폴리실리콘 재료를 포함하고, 그에 따라 폴리실리콘 저항기로서 지칭될 수 있을 것이다. 예를 들어, 저항기 소자(130)가 도핑되지 않은 폴리실리콘 재료, P-도핑된 폴리실리콘 재료, 또는 폴리실리콘 재료 상의 실리사이드를 포함할 수 있을 것이다. 저항기 소자(130)가 고전압, 예를 들어 약 100 볼트 초과의 전압을 취급하도록 디자인되고, 몇백 볼트 정도로 높을 수 있을 것이다. 그에 따라, 저항기 소자(130)가 또한 고전압 저항기 소자로서 지칭될 수 있을 것이다. 일부 실시예에서, 저항기 소자(130)가 동시에 게이트(120)로서 형성된다. 다른 실시예에서, 저항기 소자(130) 및 게이트(120)가 상이한 프로세스들을 이용하여 별개의 시간들에 형성된다.
본 개시 내용의 여러 가지 양태에 따라서, 저항기 소자(130)가 세장형 및 권선 형상을 갖는다. 도 2에 도시된 횡단면도에서, 저항기 소자(130)가 복수의 권선 세그먼트로 보여진다. 비록 저항기 소자(130)의 권선 세그먼트들이 횡단면도에서 별개로 분산된 것으로 보이지만, 이러한 권선 세그먼트가 실제적으로 개별적인 세장형 저항기 소자(130)의 일부일 수 있다는 것을 이해할 수 있을 것이다. 일부 실시예에서, 저항기 소자(130)의 권선 세그먼트가 실질적으로 균일한 수직 치수 및 측방향 치수(즉, 높이/두께 및 폭)을 갖는다. 예를 들어, 각각의 권선 세그먼트의 수직 치수 및 측방향 치수가 다른 권선 세그먼트의 치수들의 몇 퍼센트 정도(point)(또는 1 퍼센트 정도 미만) 내에서 달라질 수 있을 것이다. 일부 실시예에서, 저항기 소자(130)의 인접한 권선 세그먼트들 사이의 간격이 또한 실질적으로 균일하다. 일부 대안적인 실시예에서, 저항기 소자(130)의 인접한 권선 세그먼트들 사이의 간격이 적절한 적용예에서 변동될 수 있을 것이다.
중도핑 드레인 영역(150)이 격리 구조물(80)의 일 측부(side) 상에서 드리프트 영역(50)의 상부 표면에 형성되고, 중도핑 소스 영역(160)이 격리 구조물(80)의 반대 측부 상에서 도핑 연장 영역(100)의 상부 표면에 형성된다. 다시 말해서, 드레인 영역(150) 및 소스 영역(160)이 격리 구조물(80)의 대향 측부들 상에 위치된다. 중도핑 영역(161)이 또한 소스 영역(160)에 인접하여 형성된다. 일부 실시예에서, 중도핑 영역(161)이 보호(guard) 링으로서의 역할을 할 수 있을 것이다.
드레인 영역(150) 및 소스 영역(160)이 드리프트 영역(50)과 동일한 유형의 전도성을 가지고, 중도핑 영역(161)이 도핑 연장 영역(100)과 동일한 유형의 전도성을 갖는다. 그에 따라, 도 2에 도시된 실시예에서, 드레인 영역(150) 및 소스 영역(160)이 N-타입 도핑되고, 중도핑 영역(161)이 P-타입 도핑된다. 드레인 영역(150) 및 소스 영역(160)이, 드리프트 영역(50)의 도펀트 농도 준위 보다 상당히 더 높은 도펀트 농도 준위를 갖는다. 중도핑 영역(161)이, 도핑 연장 영역(100)의 도펀트 농도 준위 보다 상당히 더 높은 도펀트 농도 준위를 갖는다. 그에 따라, 도시된 실시예에서, 드레인 영역(150) 및 소스 영역(160)이 N+ 영역으로서 지칭될 수 있을 것이고, 중도핑 영역(161)이 P+ 영역으로서 지칭될 수 있을 것이다. 패드(170)와 같은 전도성 패드가 또한 소스 또는 드레인 영역 및 도핑 격리 영역(110) 상에 형성될 수 있을 것이고, 그에 따라 그러한 소스 영역과 드레인 영역에 대한 전기적인 연결을 구축하는데 도움을 줄 수 있을 것이다.
(드레인 영역(150)과 소스 영역(160) 사이에 위치되는) 게이트(120), 드레인 영역(150), 및 소스 영역(160)이 전계-효과 트랜지스터(FET) 소자의 컴포넌트이다. FET 소자가 본 개시 내용에서 고전압을 취급하도록 구성된 고전압 트랜지스터이다. 예를 들어, FET 소자가 몇백 볼트 정도로 높은 전압 하에서 동작하도록 구성된다.
인터커넥트 구조물(200)이 기판(30)의 표면 위에 형성된다. 다시 말해서, 인터커넥트 구조물(200)이 격리 구조물(80-81), 게이트(120), 저항기 소자(130), 그리고 소스 및 드레인 영역(160 및 150), 등등의 위에 형성된다. 인터커넥트 구조물(200)이, 회로들, 입력부들/출력부들, 및 여러 가지 도핑된 피쳐들(features)(예를 들어, 드리프트 영역(50)) 사이의 상호 연결(예를 들어, 배선)을 제공하는 복수의 패터닝된 유전체 층 및 전도성 층을 포함한다. 보다 구체적으로, 인터커넥트 구조물(200)이, 금속 층으로서 또한 지칭되는, 복수의 인터커넥트 층을 포함할 수 있을 것이다. 인터커넥트 층의 각각이, 금속 라인으로서 또한 지칭되는 복수의 인터커넥트 피쳐를 포함한다. 금속 라인이 알루미늄 인터커넥트 라인 또는 구리 인터커넥트 라인일 수 있을 것이고, 알루미늄, 구리, 알루미늄 합금, 구리 합금, 알루미늄/실리콘/구리 합금, 티탄, 티탄 질화물, 탄탈, 탄탈 질화물, 텅스텐, 폴리 실리콘, 금속 실리사이드, 또는 그 조합과 같은 전도적인 재료를 포함할 수 있을 것이다. 금속 라인이 물리기상증착(PVD), 화학기상증착(CVD), 스퍼터링, 도금, 또는 그 조합을 포함하는 프로세스에 의해서 형성될 수 있을 것이다.
인터커넥트 구조물(200)이, 인터커넥트 층들 사이의 격리를 제공하는 층간 유전체(ILD)를 포함한다. ILD가 저-k재료와 같은 유전체 재료 또는 산화물 재료를 포함할 수 있을 것이다. 인터커넥트 구조물(200)이 또한, 소스 영역(160) 및 드레인 영역(150) 또는 저항기 소자(130)와 같은, 기판 상의 상이한 피쳐 및/또는 상이한 인터커넥트 층들 사이의 전기적인 연결을 제공하는 복수의 콘택들/콘택들을 포함한다.
예를 들어, 인터커넥트 구조물(200)의 일부로서, 다중 콘택(210-215)이 형성되어 도핑 격리 영역(110), 게이트(120), 저항기 소자(130), 드레인 영역(150), 및 소스 영역(160)에 대한 전기 연결을 제공한다. 도 2에 도시된 실시예에서, 콘택(211-212)이, 저항기 소자(130)의 대향하는 원위(distal) 단부들 상에 형성되고 그러한 단부들에 전기적으로 커플링된다.
인터커넥트 구조물(200)이 또한, 콘택(210-215)으로 전기적으로 커플링된 금속 라인(또는 인터커넥트 라인)을 포함한다. 예를 들어, 금속 라인(220)이 콘택(212 및 213)으로 전기적으로 커플링되고, 금속 라인(221)이 콘택(210 및 214)으로 전기적으로 커플링되며, 금속 라인(222)이 콘택(211 및 215)으로 전기적으로 커플링된다. 다시 말해서, 저항기 소자(130)의 일 단부가 드레인 영역(150)으로 전기적으로 커플링되고, 저항기 소자(130)의 타 단부가 게이트(120)로 전기적으로 커플링된다. 이러한 방식으로, 저항기 소자(130)가 FET 소자로 병렬로 전기적으로 커플링되고, 구체적으로 FET 소자의 드레인 및 게이트로 병렬로 전기적으로 커플링된다. 그에 따라, 높은 게이트 전압이 인가될 때 드리프트 영역(50)과 격리 구조물(80) 사이의 계면에서 반전 층(60)이 형성되도록, 게이트와 동일한 전압 준위가 저항기 소자(130)로 인가된다. 반전 층(60)의 형성은 트랜지스터가 보다 전도적이 되도록 하는 한편, 동시에, 트랜지스터의 항복 전압을 바람직하게 높은 값에서 유지한다.
또한, 본 개시 내용의 여러 가지 양태에 따라서, 병렬-커플링된 저항기 소자(130)가 드리프트 영역(50) 내의 전기장의 균일성을 개선한다. 전술한 바와 같이, 저항기 소자(130)가 복수의 실질적으로 균일한 권선 세그먼트를 구비하고, 그러한 권선 세그먼트들 사이의 간격이 또한 실질적으로 균일하다. 그에 따라, 각각의 권선 세그먼트가 실질적으로 고정된 그리고 균일한 양의 전기 전압을 견딜 수 있다. 다시 말해서, 큰 전기 전압(예를 들어, 몇백 볼트 단위)이 소스와 드레인 사이에서 FET로 인가될 때, 그러한 큰 전기 전압이 또한 저항기 소자(130)로 인가되는데, 이는 그러한 저항기 소자가 FET 트랜지스터로 병렬로 전기적으로 커플링되어 있기 때문이다. 저항기 소자(130) 세그먼트들의 치수 및 간격의 균일성은, 큰 전기 전압이 저항기 소자(130)의 전장(span)에 걸쳐서 균일하고 균질하게 확장(spread)될 수 있게 하고, 그에 의해서 저항기 소자(130) 아래의 드리프트 영역(50) 내의 전기장의 균일성을 개선한다. 보다 균일하게 분산된 전기장의 결과로서, FET 트랜지스터의 항복 전압이 또한 증가된다. 테스팅 중에, 본 개시 내용에 따라서 병렬 저항기 소자를 구현하는 것에 의해서, 항복 전압이 수백 볼트 초과만큼 증가될 수 있다는 것이 관찰되었다.
도 3 내지 도 5는 본 개시 내용의 대안적인 실시예에 따른 고전압 반도체 소자의 개략적인 부분적이고 횡단면적인 측면도를 도시한다. 일관성 및 명료함을 이유로, 도 2 내지 도 5 전반을 통해서 유사한 컴포넌트로 동일한 라벨을 부여하였다(labeled).
도 3을 참조하면, 고전압 반도체 소자(20B)가 많은 것과 관련하여 고전압 반도체 소자(20A)와 유사하다. 고전압 반도체 소자(20A)와 고전압 반도체 소자(20B) 사이의 하나의 차이점은, 고전압 반도체 소자(20B)가 인터커넥트 구조물(200)의 일부로서 전기적으로 플로팅되는 금속 전도체(230)를 포함한다는 것이다. 전기적으로-플로팅되는 금속 전도체(230)가 저항기 소자(130) 위에 배치되나, 이는 FET 트랜지스터의 컴포넌트에 대한 직접적인 전기적 연결을 가지지 않는다.
이제, 도 4를 참조하면, 고전압 반도체 소자(20C)가 많은 것과 관련하여 고전압 반도체 소자(20A)와 유사하다. 고전압 반도체 소자(20A)와 고전압 반도체 소자(20C) 사이의 하나의 차이점은, 고전압 반도체 소자(20C)가, 기판(30)으로 연장하는 하나의 유형의 전도성을 가지는 드리프트 영역(50)을 포함한다는 것이다. 도시된 실시예에서, 고전압 반도체 소자(20C)가 N-타입 드리프트 영역을 갖는다. 이와 비교하여, 고전압 반도체 소자(20A)의 드리프트 영역(50)은 N-타입 도핑 부분(예를 들어, 매립된 N-웰(35) 및 HVNW(50)) 및 P-타입 도핑 부분(예를 들어, P-본체 연장부(100)) 모두를 포함한다. FET 트랜지스터 소자의 소스 영역(160)이, 실시예에서 P-웰 내에 도시된, 도핑 웰(250) 내에 형성된다(또는 그에 의해서 둘러싸인다). 실시예에서, 도핑 웰(250)이 드리프트 영역(50) 내에 형성된다. 도핑 웰(250)이 기판(30)과 동일한 유형의 전도성을 가지나, 드리프트 영역(50)과 반대되는 유형의 전도성을 갖는다. 그에 따라, 도시된 실시예에서, 도핑 웰(250, 100)이 P-타입의 전도성을 갖는다.
이제 도 5를 참조하면, 고전압 반도체 소자(20D)가 많은 것과 관련하여 도 4의 고전압 반도체 소자(20C)와 유사하다. 하나의 차이는, 고전압 반도체 소자(20D)가 드리프트 영역(50) 내에서 도핑된, 매립된 층(260)을 더 포함한다는 것이다. 도핑된, 매립된 층(260)이 드리프트 영역(50)의 전도성과 반대되는 유형의 전도성을 갖는다. 그에 따라, 도핑된, 매립된 층(260)이 도 5에 도시된 실시예에서 P-매립된 층이다. 기능적으로, 도핑된, 매립된 층(260)이 전술한 P-본체 연장부(100)와 유사하다. 그러나, 도시된 바와 같이, 도핑된, 매립된 층(260)이 도핑 웰(250)로부터 불연속적이다.
고전압 반도체 소자(20A-20D)의 실시예의 각각의 양태들이, 디자인 요구 및 제조 요건에 따라서, 서로 조합될 수 있다는 것을 이해하여야 할 것이다. 예를 들어, 고전압 반도체 소자의 실시예가 (도 3에 도시된 실시예에서와 같은) 전기적으로-플로팅되는 저항기 소자 및 (도 4에 도시된 실시예와 같은) 단일 유형의 전도성을 가지는 드리프트 영역을 가질 수 있다는 것을 이해할 수 있을 것이다. 단순함을 이유로, 전술한 실시예의 각각의 가능한 조합을 본원에서 구체적으로 설명하지 않았다.
고전압 반도체 소자의 제조를 완료하기 위해서 부가적인 프로세싱 단계가 실시될 수 있을 것이다. 예를 들어, 인터커넥트 구조물이 형성된 후에, 고전압 반도체 소자에 대해서 부동태화(passivation) 프로세스를 실시할 수 있을 것이다. 다른 예로서, 고전압 반도체 소자가 또한 웨이퍼 합격 테스팅 프로세스와 같은 하나 이상의 테스팅 프로세스를 포함할 수 있을 것이다. 단순함을 이유로, 이러한 부가적인 제조 프로세스가 본원에서 구체적으로 설명되지 않는다.
본 개시 내용의 보다 넓은 형태들 중 하나가 소자를 포함하고, 그러한 소자가: 기판 내에 배치되며 제1 전도성 유형을 가지는 소스 및 제1 전도성 유형을 가지는 드레인; 소스와 드레인 사이에서 기판의 표면 상에 배치된 제1 유전체 컴포넌트; 기판 내에 배치되고, 제1 전도성 유형을 가지는 드리프트 영역; 제1 전도성 유형과 반대되는 제2 전도성 유형을 가지고, 유전체 컴포넌트 아래의 드리프트 영역 내에 배치된 제1 도핑 영역; 제2 전도성 유형을 가지고, 드리프트 영역 내에 배치된 제2 도핑 영역으로서, 제2 도핑 영역이 소스 및 드레인 중 하나를 적어도 부분적으로 둘러싸는, 제2 도핑 영역; 유전체 컴포넌트 상에 직접적으로 배치되는 저항기; 및 유전체 컴포넌트 상에 직접적으로 배치되며, 저항기에 전기적으로 커플링되는 게이트를 포함한다.
본 개시 내용의 보다 넓은 형태들 중 다른 하나가 반도체 소자를 포함하고, 그러한 소자는, 게이트, 소스, 및 드레인을 구비하는 트랜지스터로서, 소스 및 드레인이 도핑된 기판 내에 형성되고 기판의 드리프트 영역에 의해서 분리되며, 게이트가 드리프트 영역 위에 그리고 소스와 드레인 사이에 형성되고, 트랜지스터는 적어도 수백 볼트의 고전압 조건을 취급하도록 구성되는 것인, 트랜지스터; 트랜지스터의 소스와 드레인 사이에 형성된 유전체 구조물로서, 유전체 구조물이 기판의 내부로 그리고 외부로 돌출하고, 유전체 구조물의 상이한 부분들이 불균일한 두께들을 가지는, 유전체 구조물; 및 유전체 구조물 위에 형성되고, 실질적으로 균일하게 이격된 복수의 권선 세그먼트를 가지는 저항기를 포함한다. 여러 가지 실시예에 따라서, 저항기가 트랜지스터의 게이트로 전기적으로 커플링된다.
본 개시 내용의 보다 넓은 하나 이상의 형태가 고전압 반도체 소자를 제조하는 방법을 포함한다. 그러한 방법이: 기판 내에 드리프트 영역을 형성하는 단계로서, 드리프트 영역이 상이한 유형의 전도성을 가지는 도핑 영역을 포함하는, 드리프트 영역을 형성하는 단계, 드리프트 영역 위에 유전체 격리 구조물을 형성하는 단계, 유전체 격리 구조물 위에 트랜지스터의 게이트를 형성하는 단계, 유전체 격리 구조물 위에 저항기 소자를 형성하는 단계로서, 저항기 소자가 복수의 권선 세그먼트를 포함하는, 저항기 소자를 형성하는 단계, 그리고 기판 내에 소스 및 드레인을 형성하는 단계로서, 소스 및 드레인이 드리프트 영역 및 유전체 격리 구조물에 의해서 분리되고, 저항기 소자 및 게이트가 소스와 드레인 사이에 배치되며, 저항기 소자 및 게이트가 전기적으로 커플링되는, 소스 및 드레인을 형성하는 단계를 포함한다.
당업자가 이하의 상세한 설명을 보다 잘 이해할 수 있도록, 전술한 내용이 몇몇 실시예의 특징을 개략적으로 설명하였다. 당업자들이 본원에서 소개된 실시예와 동일한 목적을 달성하고 및/또는 동일한 장점을 성취하기 위해서 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기본으로서 본 개시 내용을 용이하게 이용할 수 있다는 것을, 당업자는 이해하여야 할 것이다. 또한, 당업자는, 그러한 균등한 구성이 본원 개시 내용의 사상 및 범위를 벗어나지 않는다는 것을, 그리고 본원 개시 내용의 사상 및 범위를 벗어나지 않고도 당업자가 여러 가지 변화, 치환, 대안을 안출할 수 있다는 것을 이해하여야 할 것이다.

Claims (10)

  1. 기판 내에 배치되며 제1 전도성 유형을 가지는 소스 및 제1 전도성 유형을 가지는 드레인;
    상기 소스와 상기 드레인 사이에서 상기 기판의 표면 상에 배치된 제1 유전체 컴포넌트;
    상기 기판 내에 배치되고, 상기 제1 전도성 유형을 가지는 드리프트 영역(drift region);
    상기 제1 전도성 유형과 반대되는 제2 전도성 유형을 가지고, 상기 유전체 컴포넌트 아래의 상기 드리프트 영역 내에 배치된 제1 도핑 영역;
    상기 제2 전도성 유형을 가지고, 상기 드리프트 영역 내에 배치된 제2 도핑 영역으로서, 상기 소스 및 상기 드레인 중 하나를 적어도 부분적으로 둘러싸는, 상기 제2 도핑 영역;
    상기 유전체 컴포넌트 상에 직접적으로 배치되는 저항기; 및
    상기 유전체 컴포넌트 상에 직접적으로 배치되며, 상기 저항기에 전기적으로 커플링되는 게이트
    를 포함하는, 소자.
  2. 제1항에 있어서,
    상기 제1 도핑 영역 및 상기 제2 도핑 영역이 서로 교차하여, 연속적인 도핑 연장 영역을 형성하는 것인, 소자.
  3. 제1항에 있어서,
    상기 드리프트 영역의 일부가 상기 제1 도핑 영역과 상기 제2 도핑 영역 사이에서 연장하도록, 상기 제1 도핑 영역은 상기 제2 도핑 영역으로부터 불연속적인 것인, 소자.
  4. 제1항에 있어서,
    상기 기판에 배치되고, 상기 제2 도핑 영역과의 계면을 갖는 제2 유전체 컴포넌트를 더 포함하는, 소자.
  5. 제4항에 있어서,
    상기 기판 내에 배치되고, 상기 제2 유전체 컴포넌트와의 계면을 갖고, 상기 제2 전도성을 가지는 도핑 격리 영역을 더 포함하는, 소자.
  6. 제1항에 있어서,
    상기 드리프트 영역은, 전압이 상기 게이트에 인가될 때 상기 제2 전도성 유형을 가지는 반전 층(inversion layer)을 포함하는 것인, 소자.
  7. 제6항에 있어서,
    상기 반전 층은 상기 제1 유전체 컴포넌트와 상기 드리프트 영역 사이의 계면에서 위치결정되는 것인, 소자.
  8. 제1항에 있어서,
    상기 저항기는 전기적으로 플로팅(floating)되는 것인, 소자.
  9. 게이트, 소스, 및 드레인을 구비하는 트랜지스터로서,
    상기 소스 및 상기 드레인은 도핑된 기판 내에 형성되고, 상기 기판의 드리프트 영역에 의해서 분리되며, 상기 드리프트 영역은 P-도핑된 부분 및 N-도핑된 부분 모두를 포함하고,
    상기 게이트은 상기 드리프트 영역 위, 및 상기 소스와 상기 드레인 사이에 형성되고,
    상기 트랜지스터는 적어도 수백 볼트의 고전압 조건을 취급하도록 구성되는 것인, 상기 트랜지스터;
    상기 트랜지스터의 상기 소스와 상기 드레인 사이에 형성된 유전체 구조물로서, 상기 유전체 구조물은 상기 기판의 내부 및 외부로 돌출하고, 상기 유전체 구조물의 상이한 부분들은 불균일한 두께들을 가지는 것인, 유전체 구조물; 및
    상기 유전체 구조물 위에 형성되고, 균일하게 이격된 복수의 권선 세그먼트를 가지는 저항기
    를 포함하고,
    상기 저항기는 상기 트랜지스터의 게이트에 전기적으로 커플링되는 것인, 소자.
  10. 기판 내에 드리프트 영역 - 상기 드리프트 영역은 상이한 유형의 전도성을 가지는 도핑 영역을 포함함 - 을 형성하는 단계;
    상기 드리프트 영역 위에 유전체 격리 구조물을 형성하는 단계;
    상기 유전체 격리 구조물 위에 트랜지스터의 게이트를 형성하는 단계;
    상기 유전체 격리 구조물 위에 저항기 소자 - 상기 저항기 소자는 복수의 권선 세그먼트를 포함함 - 를 형성하는 단계; 및
    상기 기판 내에 소스 및 드레인을 형성하는 단계로서, 상기 소스 및 상기 드레인은 상기 드리프트 영역 및 상기 유전체 격리 구조물에 의해서 분리되고, 상기 저항기 소자 및 상기 게이트는 상기 소스와 상기 드레인 사이에 배치되며, 상기 저항기 소자 및 상기 게이트는 전기적으로 커플링되는 것인, 상기 소스 및 드레인을 형성하는 단계
    를 포함하는, 방법.
KR1020150164268A 2015-03-04 2015-11-23 병렬 저항기를 가지는 고전압 소자 KR20160108118A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/638,407 2015-03-04
US14/638,407 US20160260704A1 (en) 2015-03-04 2015-03-04 High Voltage Device with a Parallel Resistor

Publications (1)

Publication Number Publication Date
KR20160108118A true KR20160108118A (ko) 2016-09-19

Family

ID=56850139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164268A KR20160108118A (ko) 2015-03-04 2015-11-23 병렬 저항기를 가지는 고전압 소자

Country Status (4)

Country Link
US (1) US20160260704A1 (ko)
KR (1) KR20160108118A (ko)
CN (2) CN105938851A (ko)
TW (1) TWI616982B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190003287A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고전압 레지스터 디바이스

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자
DE102017120574B4 (de) * 2017-06-30 2022-05-05 Taiwan Semiconductor Manufacturing Co. Ltd. Hochspannungs-widerstandsbauelement
US10262938B2 (en) * 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide
CN110085574B (zh) * 2018-01-26 2020-11-03 联华电子股份有限公司 用于动态随机存取存储器的电阻器
US11296075B2 (en) * 2018-08-31 2022-04-05 Texas Instruments Incorporated High reliability polysilicon components
US11349025B2 (en) * 2018-10-31 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-channel device to improve transistor speed
CN111326583B (zh) * 2018-12-13 2022-07-29 中芯集成电路（宁波）有限公司 栅驱动集成电路及其形成方法
US11152356B2 (en) 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US11152454B2 (en) * 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a resistor and structure therefor
US11362085B2 (en) * 2020-07-10 2022-06-14 Vanguard International Semiconductor Corporation High-voltage semiconductor device
CN111725321B (zh) * 2020-07-20 2021-06-18 西安电子科技大学 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN114267717B (zh) * 2021-11-19 2024-03-01 深圳深爱半导体股份有限公司 半导体器件及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
JP5040387B2 (ja) * 2007-03-20 2012-10-03 株式会社デンソー 半導体装置
US8786050B2 (en) * 2011-05-04 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor with biased-well
US8624322B1 (en) * 2012-07-17 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with a parallel resistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190003287A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고전압 레지스터 디바이스

Also Published As

Publication number Publication date
TWI616982B (zh) 2018-03-01
TW201633460A (zh) 2016-09-16
US20160260704A1 (en) 2016-09-08
CN113206155A (zh) 2021-08-03
CN105938851A (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
US11676997B2 (en) High voltage resistor with high voltage junction termination
KR20160108118A (ko) 병렬 저항기를 가지는 고전압 소자
US8624322B1 (en) High voltage device with a parallel resistor
TWI647843B (zh) 半導體裝置
US8159029B2 (en) High voltage device having reduced on-state resistance
US9224827B2 (en) High voltage resistor
US10121890B2 (en) High voltage transistor structure
US10103223B2 (en) High voltage resistor with pin diode isolation
US9209183B2 (en) Dummy gate for a high voltage transistor device
US9111849B2 (en) High voltage resistor with biased-well
CN109065623B (zh) 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
US9324800B1 (en) Bidirectional MOSFET with suppressed bipolar snapback and method of manufacture
US9647109B2 (en) Semiconductor device
US9070766B1 (en) Semiconductor device and method of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application