KR20160104845A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20160104845A
KR20160104845A KR1020150027588A KR20150027588A KR20160104845A KR 20160104845 A KR20160104845 A KR 20160104845A KR 1020150027588 A KR1020150027588 A KR 1020150027588A KR 20150027588 A KR20150027588 A KR 20150027588A KR 20160104845 A KR20160104845 A KR 20160104845A
Authority
KR
South Korea
Prior art keywords
code
voltage
level
latch
internal
Prior art date
Application number
KR1020150027588A
Other languages
English (en)
Inventor
이명환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150027588A priority Critical patent/KR20160104845A/ko
Priority to US14/723,592 priority patent/US9478260B2/en
Publication of KR20160104845A publication Critical patent/KR20160104845A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체장치는 패드를 통해 입력되는 상한전압 및 하한전압에 응답하여 제1 및 제2 타겟전압을 생성하는 타겟전압생성부; 상기 제1 및 제2 타겟전압과 제1 및 제2 내부전압의 레벨을 비교하여 제1 및 제2 비교신호를 생성하는 비교신호생성부; 상기 제1 및 제2 비교신호에 응답하여 글로벌코드를 래치하여 상기 제1 및 제2 래치코드로 출력하는 래치코드생성부; 및 상기 테스트모드인에이블신호에 응답하여 상기 글로벌코드 또는 상기 제1 및 제2 래치코드로부터 상기 제1 및 제2 내부전압의 레벨을 조절하기 위한 제1 및 제2 선택코드를 생성하는 선택코드생성부를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 다수의 내부전압들의 레벨들을 조절할 수 있는 반도체장치 및 반도체시스템에 관한 것이다.
통상적으로 반도체메모리장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압을 생성하여 사용하고 있다. 반도체메모리장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(VCORE), 워드라인을 구동하거나 오버드라이빙 시에 사용되는 고전압(VPP), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB) 등이 있다.
여기서, 코어전압(VCORE)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 고전압(VPP)은 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 백바이어스전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 고전압(VPP)과 백바이어스전압(VBB)을 공급하기 위해서는 각각 고전압(VPP)과 백바이어스전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
본 발명은 글로벌코드를 통해 다수의 내부전압들의 레벨들을 조절할 수 있는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 상한전압, 하한전압, 테스트모드인에블신호 및 글로벌코드를 출력하는 컨트롤러; 및 상기 상한전압 및 상기 하한전압에 응답하여 제1 및 제2 타겟전압을 생성하고, 상기 제1 및 제2 타겟전압에 응답하여 상기 글로벌코드로부터 제1 및 제2 래치코드를 생성하며, 상기 테스트모드인에이블신호에 응답하여 상기 글로벌코드 또는 상기 제1 및 제2 래치코드로부터 상기 제1 및 제2 내부전압의 레벨을 조절하기 위한 제1 및 제2 선택코드를 생성하는 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 패드를 통해 입력되는 상한전압 및 하한전압에 응답하여 제1 및 제2 타겟전압을 생성하는 타겟전압생성부; 상기 제1 및 제2 타겟전압과 제1 및 제2 내부전압의 레벨을 비교하여 제1 및 제2 비교신호를 생성하는 비교신호생성부; 상기 제1 및 제2 비교신호에 응답하여 글로벌코드를 래치하여 상기 제1 및 제2 래치코드로 출력하는 래치코드생성부; 및 상기 테스트모드인에이블신호에 응답하여 상기 글로벌코드 또는 상기 제1 및 제2 래치코드로부터 상기 제1 및 제2 내부전압의 레벨을 조절하기 위한 제1 및 제2 선택코드를 생성하는 선택코드생성부를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 패드를 통해 외부에서 인가된 상한전압 및 하한전압을 이용하여 타겟전압들을 생성하고, 타겟전압들과 다수의 내부전압의 레벨을 비교하여 생성된 비교신호들을 통해 글로벌코드를 래치함으로써, 다수의 내부전압들의 레벨들을 용이하게 조절할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 타겟전압생성부의 일 실시예에 따른 구성을 도시한 도면이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 비교신호생성부의 일 실시예에 따른 구성을 도시한 도면이다.
도 4는 도 1에 도시된 반도체시스템에 포함된 래치코드생성부의 일 실시예에 따른 구성을 도시한 도면이다.
도 5는 도 1에 도시된 반도체시스템에 포함된 선택코드생성부의 일 실시예에 따른 구성을 도시한 도면이다.
도 6 내지 도9는 도 1 내지 도 5에 도시된 반도체시스템의 내부전압 트리밍동작을 설명하기 위한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체시스템은 컨트롤러(11) 및 반도체장치(12)를 포함할 수 있다. 컨트롤러(11)는 상한전압(VH), 하한전압(VL), 테스트모드인에이블신호(TM_EN) 및 글로벌코드(GC<1:2>)를 반도체장치(12)에 인가한다. 반도체장치(12)는 트리밍제어부(13) 및 내부전압생성부(14)를 포함할 수 있다. 트리밍제어부(13)는 타겟전압생성부(131), 비교신호생성부(132), 래치코드생성부(133) 및 선택코드생성부(134)를 포함할 수 있다.
타겟전압생성부(131)는 제1 패드(121)를 통해 상한전압(VH)을 입력받고, 제2 패드(122)를 통해 하한전압(VL)을 수신하여 제1 타겟전압(TV1) 및 제2 타겟전압(TV2)을 생성할 수 있다. 타겟전압생성부(131)는 상한전압(VH) 및 하한전압(VL)의 레벨에 따라 레벨이 조절되는 제1 타겟전압(TV1) 및 제2 타겟전압(TV2)을 생성할 수 있다. 타겟전압생성부(131)의 보다 구체적인 구성 및 동작은 도 2를 참고하여 후술한다.
비교신호생성부(132)는 제1 타겟전압(TV1)과 제1 내부전압(VINT1)의 레벨을 비교하여 제1 비교신호(CP1)를 생성할 수 있다. 비교신호생성부(132)는 제2 타겟전압(TV2)과 제2 내부전압(VINT2)의 레벨을 비교하여 제2 비교신호(CP2)를 생성할 수 있다. 비교신호생성부(132)의 보다 구체적인 구성 및 동작은 도 3을 참고하여 후술한다.
래치코드생성부(133)는 제1 비교신호(CP1)에 응답하여 글로벌코드(GC<1:2>)를 래치하여 제1 래치코드(LC1<1:2>)로 출력한다. 래치코드생성부(133)는 제2 비교신호(CP2)에 응답하여 글로벌코드(GC<1:2>)를 래치하여 제2 래치코드(LC2<1:2>)로 출력한다. 래치코드생성부(133)의 보다 구체적인 구성 및 동작은 도 4를 참고하여 후술한다.
선택코드생성부(134)는 테스트모드인에이블신호(TM_EN)에 응답하여 글로벌코드(GC<1:2>) 또는 제1 래치코드(LC1<1:2>)를 제1 선택코드(SC1<1:2>)로 출력한다. 선택코드생성부(134)는 테스트모드인에이블신호(TM_EN)에 응답하여 글로벌코드(GC<1:2>) 또는 제2 래치코드(LC2<1:2>)를 제2 선택코드(SC2<1:2>)로 출력한다. 선택코드생성부(134)의 보다 구체적인 구성 및 동작은 도 5를 참고하여 후술한다.
내부전압생성부(14)는 제1 선택코드(SC1<1:2>)에 따라 레벨이 조절되는 제1 내부전압(VINT1)을 생성한다. 내부전압생성부(14)는 제2 선택코드(SC2<2:2>)에 따라 레벨이 조절되는 제2 내부전압(VINT2)을 생성한다. 예를 들어, 제1 선택코드(SC1<1:2>)가 '00', '01', '10', '11'로 1비트씩 업카운팅되는 경우 제1 내부전압(VINT1)의 레벨이 선형적으로 상승하거나 하강하도록 설정할 수 있다. 제1 선택코드(SC1<1:2>)가 '01'이라함은 SC1<1>이 로직하이레벨, SC<2>가 로직로우레벨임을 의미한다. 제1 선택코드(SC1<1:2>) 및 제2 선택코드(SC2<2:2>)의 레벨 조합에 따라 설정되는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨은 실시예에 따라서 다양하게 설정될 수 있다. 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)은 반도체장치(12) 내부에서 생성되는 내부전압, 예를 들어, 코어전압(VCORE), 고전압(VPP) 및 백바이어스전압(VBB) 등으로 설정될 수 있다.
도 2를 참고하면 타겟전압생성부(131)는 저항소자들(R21, R22, R23)을 포함한다. 저항소자(R21)는 상한전압(VH)과 노드(nd21) 사이에 연결된다. 저항소자(R22)는 노드(nd21)과 노드(nd22) 사이에 연결된다. 저항소자(R23)는 노드(nd22)과 하한전압(VL) 사이에 연결된다. 타겟전압생성부(131)는 저항소자들(R21, R22, R23)의 저항값에 따라 전압분배를 수행하여 노드(nd21)로 제1 타겟전압(TV1)을 출력하고, 노드(nd22)로 제2 타겟전압(TV2)을 출력한다. 제1 타겟전압(TV1)은
Figure pat00001
이고, 제2 타겟전압(TV2)은
Figure pat00002
이다. 제1 타겟전압(TV1) 및 제2 타겟전압(TV2)의 레벨은 상한전압(VH) 또는 하한전압(VL)의 레벨이 커질수록 커진다.
도 3을 참고하면 비교신호생성부(132)는 제1 비교부(31) 및 제2 비교부(32)를 포함할 수 있다. 제1 비교부(31)는 제1 타겟전압(TV1)보다 제1 내부전압(VINT1)의 레벨이 낮은 경우 로직로우레벨의 제1 비교신호(CP1)를 생성할 수 있다. 제1 비교부(31)는 제1 타겟전압(TV1)보다 제1 내부전압(VINT1)의 레벨이 높은 경우 로직하이레벨의 제1 비교신호(CP1)를 생성할 수 있다. 제1 타겟전압(TV1) 및 제1 내부전압(VINT1)의 비교에 따른 제1 비교신호(CP1)의 논리레벨은 실시예에 따라서 다양하게 설정할 수 있다. 제2 비교부(32)는 제2 타겟전압(TV2)보다 제2 내부전압(VINT2)의 레벨이 낮은 경우 로직로우레벨의 제2 비교신호(CP2)를 생성할 수 있다. 제2 비교부(32)는 제2 타겟전압(TV2)보다 제2 내부전압(VINT2)의 레벨이 높은 경우 로직하이레벨의 제2 비교신호(CP2)를 생성할 수 있다. 제2 타겟전압(TV2) 및 제2 내부전압(VINT2)의 비교에 따른 제2 비교신호(CP2)의 논리레벨은 실시예에 따라서 다양하게 설정할 수 있다.
도 4를 참고하면 래치코드생성부(133)는 제1 래치부(41) 및 제2 래치부(42)를 포함할 수 있다. 제1 래치부(41)는 제1 비교신호(CP1)가 로직로우레벨에서 로직하이레벨로 천이하는 경우 글로벌코드(GC<1:2>)를 래치하여 제1 래치코드(LC1<1:2>)로 출력할 수 있다. 실시예에 따라서 제1 래치부(41)는 제1 비교신호(CP1)가 로직하이레벨에서 로직로우레벨로 천이하는 경우 글로벌코드(GC<1:2>)를 래치하여 제1 래치코드(LC1<1:2>)로 출력할 수도 있다. 제2 래치부(42)는 제2 비교신호(CP2)가 로직로우레벨에서 로직하이레벨로 천이하는 경우 글로벌코드(GC<1:2>)를 래치하여 제2 래치코드(LC2<1:2>)로 출력할 수 있다. 실시예에 따라서 제2 래치부(42)는 제2 비교신호(CP2)가 로직하이레벨에서 로직로우레벨로 천이하는 경우 글로벌코드(GC<1:2>)를 래치하여 제2 래치코드(LC2<1:2>)로 출력할 수도 있다.
도 5를 참고하면 선택코드생성부(134)는 제1 코드선택부(51) 및 제2 코드선택부(52)를 포함할 수 있다. 제1 코드선택부(51)는 테스트모드인에이블신호(TM_EN)가 인에이블되는 경우 글로벌코드(GC<1:2>)를 제1 선택코드(SC1<1:2>)로 출력할 수 있고, 테스트모드인에이블신호(TM_EN)가 디스에이블되는 경우 제1 래치코드(LC1<1:2>)를 제1 선택코드(SC1<1:2>)로 출력할 수 있다. 테스트모드인에이블신호(TM_EN)는 카운팅되는 글로벌코드(GC<1:2>)를 인가하여 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨들을 조절하는 테스트가 수행되는 구간동안 인에이블되도록 설정되는 것이 바람직하다. 테스트모드인에이블신호(TM_EN)가 인에이블되는 레벨은 실시예에 따라서 다양하게 설정할 수 있다. 제2 코드선택부(52)는 테스트모드인에이블신호(TM_EN)가 인에이블되는 경우 글로벌코드(GC<1:2>)를 제2 선택코드(SC2<1:2>)로 출력할 수 있고, 테스트모드인에이블신호(TM_EN)가 디스에이블되는 경우 제2 래치코드(LC2<1:2>)를 제2 선택코드(SC2<1:2>)로 출력할 수 있다.
도 6에 도시된 바와 같이, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨이 제1 선택코드(SC1<1:2>) 및 제2 선택코드(SC2<1:2>)의 레벨조합이 '00', '01', '10', '11'로 1비트씩 업카운팅됨에 따라 선형적으로 상승하는 경우를 가정하여 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨들이 조절되는 동작을 도 7을 참고하여 살펴보면 다음과 같다.
도 7을 참고하면 컨트롤러(11)가 반도체장치(12)에 인에이블된 테스트모드인에이블신호(TM_EN)를 인가하는 상태에서 '00', '01', '10', '11'로 1비트씩 업카운팅되는 글로벌코드(GC<1:2>)를 인가하면 제1 선택코드(SC1<1:2>) 및 제2 선택코드(SC2<2:2>)는 글로벌코드(GC<1:2>)와 동일한 레벨 조합으로 생성된다. 제1 선택코드(SC1<1:2>)가 '00', '01', '10', '11'로 1비트씩 업카운팅됨에 따라 제1 내부전압(VINT1)의 레벨은 'LEV1', 'LEV2', 'LEV3', 'LEV4'로 순차적으로 조절된다. 제2 선택코드(SC2<1:2>)가 '00', '01', '10', '11'로 1비트씩 업카운팅됨에 따라 제2 내부전압(VINT2)의 레벨은 'LEV5', 'LEV6', 'LEV7', 'LEV8'로 순차적으로 조절된다. 제1 타겟전압(TV1)이 'LEV1'와 'LEV2' 사이의 레벨이므로, 제1 선택코드(SC1<1:2>)가 '01'로 설정되어 제1 내부전압(VINT1)이 'LEV2'로 생성될 때 제1 비교신호(CP1)는 로직로우레벨에서 로직하이레벨로 천이한다. 이때, 제1 래치코드(LC1<1:2>)는 '01'로 래치되어 출력된다. 한편, 제2 타겟전압(TV2)은 'LEV6'와 'LEV7' 사이의 레벨이므로, 제2 선택코드(SC2<1:2>)가 '10'로 설정되어 제2 내부전압(VINT2)이 'LEV7'로 생성될 때 제2 비교신호(CP2)는 로직로우레벨에서 로직하이레벨로 천이한다. 이때, 제2 래치코드(LC2<1:2>)는 '10'로 래치되어 출력된다. 테스트가 종료되어 테스트모드인에이블신호(TM_EN)가 디스에이블되는 경우 '01'로 설정된 제1 래치코드(LC1<1:2>)가 제1 선택코드(SC1<1:2>)로 전달되어 제1 내부전압(VINT1)이 'LEV2'로 생성된다. 또한, 테스트모드인에이블신호(TM_EN)가 디스에이블된 상태에서 '10'으로 설정된 제2 래치코드(LC2<1:2>)가 제2 선택코드(SC2<1:2>)로 전달되어 제2 내부전압(VINT2)이 'LEV7'로 생성된다.
도 8에 도시된 바와 같이, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨이 제1 선택코드(SC1<1:2>) 및 제2 선택코드(SC2<1:2>)의 레벨조합이 '11','10', '01', '00'으로 1비트씩 다운카운팅됨에 따라 각가 선형적으로 하강하는 경우를 가정하여 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨들이 조절되는 동작을 도 9를 참고하여 살펴보면 다음과 같다.
도 9를 참고하면 컨트롤러(11)가 반도체장치(12)에 인에이블된 테스트모드인에이블신호(TM_EN)를 인가하는 상태에서 '11','10', '01', '00'으로 1비트씩 다운카운팅되는 글로벌코드(GC<1:2>)를 인가하면 제1 선택코드(SC1<1:2>) 및 제2 선택코드(SC2<2:2>)는 글로벌코드(GC<1:2>)와 동일한 레벨 조합으로 생성된다. 제1 선택코드(SC1<1:2>)가 '11','10', '01', '00'으로 1비트씩 다운카운팅됨에 따라 제1 내부전압(VINT1)의 레벨은 'LEV4', 'LEV3', 'LEV2', 'LEV1'로 순차적으로 조절된다. 제2 선택코드(SC2<1:2>)가 '11','10', '01', '00'으로 1비트씩 다운카운팅됨에 따라 제2 내부전압(VINT2)의 레벨은 'LEV8', 'LEV7', 'LEV6', 'LEV5'로 순차적으로 조절된다. 제1 타겟전압(TV1)이 'LEV3'와 'LEV2' 사이의 레벨이므로, 제1 선택코드(SC1<1:2>)가 '01'로 설정되어 제1 내부전압(VINT1)이 'LEV2'로 생성될 때 제1 비교신호(CP1)는 로직로우레벨에서 로직하이레벨로 천이한다. 이때, 제1 래치코드(LC1<1:2>)는 '01'로 래치되어 출력된다. 한편, 제2 타겟전압(TV2)은 'LEV8'와 'LEV7' 사이의 레벨이므로, 제2 선택코드(SC2<1:2>)가 '10'로 설정되어 제2 내부전압(VINT2)이 'LEV7'로 생성될 때 제2 비교신호(CP2)는 로직로우레벨에서 로직하이레벨로 천이한다. 이때, 제2 래치코드(LC2<1:2>)는 '10'로 래치되어 출력된다. 테스트가 종료되어 테스트모드인에이블신호(TM_EN)가 디스에이블되는 경우 '01'로 설정된 제1 래치코드(LC1<1:2>)가 제1 선택코드(SC1<1:2>)로 전달되어 제1 내부전압(VINT1)이 'LEV2'로 생성된다. 또한, 테스트모드인에이블신호(TM_EN)가 디스에이블된 상태에서 '10'으로 설정된 제2 래치코드(LC2<1:2>)가 제2 선택코드(SC2<1:2>)로 전달되어 제2 내부전압(VINT2)이 'LEV7'로 생성된다.
이상 살펴본 바와 같이 본 실시예에 따른 반도체시스템은 컨트롤러(11)에서 순차적으로 업카운팅 또는 다운카운팅되는 글로벌코드(GC<1:2>)를 반도체장치(12)에 인가하고, 반도체장치(12)는 상한전압(VH) 및 하한전압(VL)에 의해 생성된 제1 타겟전압(TV1) 및 제2 타겟전압(TV2)에 응답하여 글로벌코드(GC<1:2>)에 따라 제1 및 제2 내부전압(VINT1, VINT2)의 레벨들을 순차적으로 조절한다. 즉, 본 실시예에 따른 반도체시스템은 글로벌코드(GC<1:2>)를 이용하여 다수의 내부전압들을 동시에 조절할 수 있다.
11: 컨트롤러 12: 반도체장치
13: 트리밍제어부 14: 내부전압생성부
131: 타겟전압생성부 132: 비교신호생성부
133: 래치코드생성부 134: 선택코드생성부
31: 제1 비교부 32: 제2 비교부
41: 제1 래치부 42: 제2 래치부
51: 제1 코드선택부 52: 제2 코드선택부

Claims (20)

  1. 상한전압, 하한전압, 테스트모드인에블신호 및 글로벌코드를 출력하는 컨트롤러; 및
    상기 상한전압 및 상기 하한전압에 응답하여 제1 및 제2 타겟전압을 생성하고, 상기 제1 및 제2 타겟전압에 응답하여 상기 글로벌코드로부터 제1 및 제2 래치코드를 생성하며, 상기 테스트모드인에이블신호에 응답하여 상기 글로벌코드 또는 상기 제1 및 제2 래치코드로부터 상기 제1 및 제2 내부전압의 레벨을 조절하기 위한 제1 및 제2 선택코드를 생성하는 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 글로벌코드는 상기 테스트모드인에이블신호가 인에이블된 상태에서 1 비트씩 업카운팅되거나 다운카운팅되는 반도체시스템.
  3. 제 1 항에 있어서, 상기 상한전압은 상기 하한전압보다 높은 레벨로 설정되고, 상기 제1 및 제2 타겟전압은 상기 상한전압과 상기 하한전압 사이의 레벨로 설정되는 반도체시스템.
  4. 제 1 항에 있어서, 상기 반도체장치는
    상기 상한전압과 상기 제1 타겟전압이 출력되는 제1 노드 사이에 연결된 제1 저항소자;
    상기 제1 노드와 상기 제2 타겟전압이 출력되는 제2 노드 사이에 연결된 제2 저항조사; 및
    상기 제2 노드와 상기 하한전압 사이에 연결된 제3 저항소자를 포함하는 반도체시스템.
  5. 제 1 항에 있어서, 상기 반도체장치는
    상기 제1 및 제2 타겟전압과 상기 제1 및 제2 내부전압의 레벨을 비교하여 제1 및 제2 비교신호를 생성하는 비교신호생성부; 및
    상기 제1 및 제2 비교신호에 응답하여 상기 글로벌코드를 래치하여 상기 제1 및 제2 래치코드로 출력하는 래치코드생성부를 포함하는 반도체시스템.
  6. 제 5 항에 있어서, 상기 비교신호생성부는
    상기 제1 타겟전압과 상기 제1 내부전압의 레벨을 비교하여 상기 제1 비교신호를 생성하는 제1 비교부; 및
    상기 제2 타겟전압과 상기 제2 내부전압의 레벨을 비교하여 상기 제2 비교신호를 생성하는 제2 비교부를 포함하는 반도체시스템.
  7. 제 5 항에 있어서, 상기 래치코드생성부는
    상기 제1 비교신호에 응답하여 상기 글로벌코드를 래치하여 상기 제1 래치코드로 출력하는 제1 래치부; 및
    상기 제2 비교신호에 응답하여 상기 글로벌코드를 래치하여 상기 제2 래치코드로 출력하는 제2 래치부를 포함하는 반도체시스템.
  8. 제 1 항에 있어서, 상기 반도체장치는
    상기 테스트모드인에이블신호가 인에이블되는 경우 상기 글로벌코드를 상기 제1 및 제2 선택코드로 출력하고, 상기 테스트모드인에이블신호가 디스에이블되는 경우 상기 제1 및 제2 래치코드를 상기 제1 및 제2 선택코드로 출력하는 선택코드생성부를 포함하는 반도체시스템.
  9. 제 1 항에 있어서, 상기 반도체장치는
    상기 제1 선택코드의 레벨조합에 따라 레벨이 조절되는 상기 제1 내부전압을 생성하고, 상기 제2 선택코드의 레벨조합에 따라 레벨이 조절되는 상기 제2 내부전압을 생성하는 내부전압생성부를 포함하는 반도체시스템.
  10. 제 9 항에 있어서, 상기 제1 내부전압은 상기 제1 선택코드가 1 비트씩 카운팅될 때 선형적으로 레벨이 증가하고, 상기 제2 내부전압은 상기 제2 선택코드가 1 비트씩 카운팅될 때 선형적으로 레벨이 증가하는 반도체시스템.
  11. 제 9 항에 있어서, 상기 제1 내부전압은 상기 제1 선택코드가 1 비트씩 카운팅될 때 선형적으로 레벨이 감소하고, 상기 제2 내부전압은 상기 제2 선택코드가 1 비트씩 카운팅될 때 선형적으로 레벨이 감소하는 반도체시스템.
  12. 패드를 통해 입력되는 상한전압 및 하한전압에 응답하여 제1 및 제2 타겟전압을 생성하는 타겟전압생성부;
    상기 제1 및 제2 타겟전압과 제1 및 제2 내부전압의 레벨을 비교하여 제1 및 제2 비교신호를 생성하는 비교신호생성부;
    상기 제1 및 제2 비교신호에 응답하여 글로벌코드를 래치하여 상기 제1 및 제2 래치코드로 출력하는 래치코드생성부; 및
    상기 테스트모드인에이블신호에 응답하여 상기 글로벌코드 또는 상기 제1 및 제2 래치코드로부터 상기 제1 및 제2 내부전압의 레벨을 조절하기 위한 제1 및 제2 선택코드를 생성하는 선택코드생성부를 포함하는 반도체장치.
  13. 제 12 항에 있어서, 상기 글로벌코드는 상기 테스트모드인에이블신호가 인에이블된 상태에서 1 비트씩 업카운팅되거나 다운카운팅되는 반도체장치.
  14. 제 12 항에 있어서, 상기 상한전압은 상기 하한전압보다 높은 레벨로 설정되고, 상기 제1 및 제2 타겟전압은 상기 상한전압과 상기 하한전압 사이의 레벨로 설정되는 반도체장치.
  15. 제 12 항에 있어서, 상기 타겟전압생성부는
    상기 상한전압과 상기 제1 타겟전압이 출력되는 제1 노드 사이에 연결된 제1 저항소자;
    상기 제1 노드와 상기 제2 타겟전압이 출력되는 제2 노드 사이에 연결된 제2 저항조사; 및
    상기 제2 노드와 상기 하한전압 사이에 연결된 제3 저항소자를 포함하는 반도체장치.
  16. 제 12 항에 있어서, 상기 비교신호생성부는
    상기 제1 타겟전압과 상기 제1 내부전압의 레벨을 비교하여 상기 제1 비교신호를 생성하는 제1 비교부; 및
    상기 제2 타겟전압과 상기 제2 내부전압의 레벨을 비교하여 상기 제2 비교신호를 생성하는 제2 비교부를 포함하는 반도체장치.
  17. 제 12 항에 있어서, 상기 래치코드생성부는
    상기 제1 비교신호에 응답하여 상기 글로벌코드를 래치하여 상기 제1 래치코드로 출력하는 제1 래치부; 및
    상기 제2 비교신호에 응답하여 상기 글로벌코드를 래치하여 상기 제2 래치코드로 출력하는 제2 래치부를 포함하는 반도체장치.
  18. 제 12 항에 있어서, 상기 반도체장치는
    상기 제1 선택코드의 레벨조합에 따라 레벨이 조절되는 상기 제1 내부전압을 생성하고, 상기 제2 선택코드의 레벨조합에 따라 레벨이 조절되는 상기 제2 내부전압을 생성하는 내부전압생성부를 더 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 제1 내부전압은 상기 제1 선택코드가 1 비트씩 카운팅될 때 선형적으로 레벨이 증가하고, 상기 제2 내부전압은 상기 제2 선택코드가 1 비트씩 카운팅될 때 선형적으로 레벨이 증가하는 반도체장치.
  20. 제 18 항에 있어서, 상기 제1 내부전압은 상기 제1 선택코드가 1 비트씩 카운팅될 때 선형적으로 레벨이 감소하고, 상기 제2 내부전압은 상기 제2 선택코드가 1 비트씩 카운팅될 때 선형적으로 레벨이 감소하는 반도체장치.
KR1020150027588A 2015-02-26 2015-02-26 반도체장치 및 반도체시스템 KR20160104845A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150027588A KR20160104845A (ko) 2015-02-26 2015-02-26 반도체장치 및 반도체시스템
US14/723,592 US9478260B2 (en) 2015-02-26 2015-05-28 Semiconductor device and semiconductor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150027588A KR20160104845A (ko) 2015-02-26 2015-02-26 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20160104845A true KR20160104845A (ko) 2016-09-06

Family

ID=56798420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150027588A KR20160104845A (ko) 2015-02-26 2015-02-26 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (1) US9478260B2 (ko)
KR (1) KR20160104845A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844913A (en) * 1997-04-04 1998-12-01 Hewlett-Packard Company Current mode interface circuitry for an IC test device
JP2000163961A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 同期型半導体集積回路装置
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100806608B1 (ko) * 2006-11-02 2008-02-25 주식회사 하이닉스반도체 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치
US7692996B2 (en) * 2007-07-30 2010-04-06 Micron Technology, Inc. Method, system, and apparatus for voltage sensing and reporting
US8013579B2 (en) 2007-08-02 2011-09-06 Micron Technology, Inc. Voltage trimming
KR101083682B1 (ko) 2010-09-03 2011-11-16 주식회사 하이닉스반도체 반도체 장치

Also Published As

Publication number Publication date
US9478260B2 (en) 2016-10-25
US20160254033A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
JP2005176590A (ja) マルチレベル高電圧発生装置
KR101086877B1 (ko) 반도체 장치
KR102062365B1 (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
US20150006926A1 (en) Semiconductor device
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
KR20150030502A (ko) 내부전압생성회로 및 이를 포함하는 반도체장치
KR20160104845A (ko) 반도체장치 및 반도체시스템
KR20150019000A (ko) 기준 전류 생성 회로 및 이의 구동 방법
KR20130064991A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR20150031054A (ko) 정전압 발생 장치
US9915964B2 (en) Semiconductor apparatus
KR20180047209A (ko) 레퍼런스 선택 회로
KR20150037035A (ko) 내부전압 생성회로
KR20160107842A (ko) 반도체장치 및 반도체시스템
US9299413B1 (en) Semiconductor systems
KR20150093084A (ko) 레벨감지회로 및 이를 포함한 반도체장치
KR20150014613A (ko) 내부전압생성회로
KR101030273B1 (ko) 내부전원 생성장치
KR102010091B1 (ko) 내부전압 생성회로
KR102317536B1 (ko) 반도체장치 및 반도체시스템
KR20150018736A (ko) 고전압 발생 장치
KR20140080381A (ko) 내부전압 생성회로
KR20080001054A (ko) 내부 전압 발생 장치
KR20160084526A (ko) 전압감지부를 포함하는 반도체장치 및 반도체시스템
KR20160121233A (ko) 반도체 메모리 장치